TWI269532B - Semiconductor circuit - Google Patents

Description

1269532 4 九、發明說明： 【發明所屬之技術領域】 本發明係有關於半導體電路之發明，尤其係有關於呈 有濾波功能之半導體電路。 【先前技術】 自以往存在包括雜訊之濾波功能和信號之延遲功能之 半導體電路。習知技術之半導體電路利用串聯之複數反相 電路和接在既定之反相電路間之連接點和接地之間之電容 器構成。 而，藉著調整電容器和位於該電容器之前段之反相電 路決定時間常數。 在該習知技術之半導體電路決定時間常數，使得在既 定之反相電路間之連接點信號之上升之斜率和下降之斜率 相異。 而，利用該信號之上升之斜率和下降之斜率相異及後 段之反相器之臨限值具有濾波效果。 此外，在習知技術上也有專利文獻丨之發明，但是該 發明之目的不在於得到濾波效果。即，在對輸入信號連續 的重疊微細寬度之複數雜訊脈衝之情況，難對於該雜訊脈 衝正確的濾波。 [專利文獻1]特開平7-95022號公報（圖 【發明内容】

2108-6660-PF 5 1269532 發明要解決之課題 在該習知技術之半導體電路，只對於在本來係「H」信 號之期間中重疊之「L」位準之雜訊或在本來係「L」信號 之期間中重疊之「H」位準之雜訊之其中—方之雜訊具有遽 波效果。 因此，本發明之目的在於提供一種半導體電路，對於 在本來係「H」信號之期間中重疊之「L」位準之雜訊及在 本來係「L」信號之期間中重疊之「H」位準之雜訊之雙方 之雜訊可有效的具有濾波效果。 解決課題之手段 為達成上述之目的，本發明之申請專利範圍第1項之 半導體電路包括：第一延遲電路，包含第一積分電路;、第 二延遲電路’包含第二積分電路；—種裝4，在該第一及 第一延遲電路之一方及另一方各自輸入輸入信號之正相及 反相之信!虎；以及正反器’在第-及第二輸入端子各自接 受來自該第一延遲電路之輸出信號及來自該第二延遲電路 之輸出信號。 【實施方式】 以下，依恥表不實施例之圖面具體說明本發明。 <實施例1> 在圖1表示本實施例之半導體電路之電路圖。 圖1所不之半導體電路由2個延遲電路1、2、"固正

2108-6660-PF 1269532 w 又’各延遲電路j、 反器3以及i個信號反相裝置4構成 2各自包括積分電路。 乐一延遲電 八H ^ ％纷10〜12及構成積 刀電路之弟一電容器14構成。在此， 甘％遲電路1之前段 配設信號反相裝置4。 具體而言，在輸入輸入信號之輸入端子5和正反器3 之s輸入端子之間依次串聯信號反相裝置4及3個第：反 相電路H)〜12。又，在位於既定之第一反相電路之後段之（在 圖！位於反相電路10和反相電路u之間）連接點m和接 地之間連接第一電容器14。 自位於輸入端子5和信號反相裝置4之間之連接點n2 分支後連接第二延遲電路2。 第二延遲電路2由個數和第一反相電路ι〇〜ΐ2之個數 相同之第：反相電路15〜17(在本實施例，第二反相電路 15〜17之個數為3個)及構成積分電路之第二電容器以構 成0 具體而言，在連接點犯和正反器3之尺輸入端子之 間串聯3個第二反相電路15〜17。又，在位於既定之第二 反相電路之後段之（在圖i位於反相電路15和反相電路16 之間）連接點N3和接地之間連接第二電容器18。 如囷1所示，因在連接點N 2和第一延遲電路1之間g己 汉仏唬反相表置4，輸入第一延遲電路丨之輸入信號和輸 入第二延遲電路2之輸人信號變成反相之關係。 此外正反器3之Q輸出端子和輸出端子6連接。

2108-6660-PF 7 1269532 其次，依照圖2所示之時序圖說明圖1所示半導體電 路之動作。在自輸入端子5輸入之輸入信號IN，如圖2所 示，在「H」位準之信號脈衝1Nh重疊「L」位準之雜訊INnl。 又，在輸入信號ΪΝ，在「L」位準之信號脈衝ιΝ1重疊r η」 位準之雜訊ΙΝη2。 此外，輸入信號IN因經由各反相電路而發生一些時間 延遲，但是在圖2所示之時序圖省略該時間延遲。又，在 本實施例，第一及第二電容器14、18之充電速度和放電速 度相異，設定半導體電路’即第一及第二電容器14、18和 位於該電容器14、18之前段之反相電路1〇、15，使得充 電速度緩慢，放電速度急速。 又，因第一及第二電容器14、18之放電速度急速，在 圖2之時序圖當作未發生該放電所引起之時間延遲。 首先，說明在第一延遲電路1之信號之變化。 自輸入端子輸入之輸入信號IN每經由信號反相裝置4 及反相電路1 〇，信號之相位反相。因此，輸入輸入端子5 之輸入信號IN之相位和自反相電路10輸出之信號之相位 係同相。 即’輸入信號IN上升時，自反相電路1 〇輸出之信號 和該上升對應的上升。又，輸入信號IN下降時，自反相電 路1 〇輸出之信號和該下降對應的下降。 而’自反相電路1〇輸出之信號上升時，利用第一電容 盗14開始緩慢的充電。又，自反相電路1〇輸出之信號下 降時，利用第一電容器14開始急速的放電。

2108-6660-PF 1269532 相電二’之自二相:二10輸出之信號上升時.輸入第-反

自反相電路10輪：岐之斜率成曲線的開始上升。又， 之信號A急逮的;降信號下降時’輸入第-反相電路H 依據上述，齡λ m 反相電路η之〇 I 2所示之輸人信號1料，輸入第一 °旒A變成如圖2所示之波形。 即，在輪入作妒m l 「 反办 入輸入端子5時^^上〜位準之信號脈衝腿輸 斜旌沾士 ^ ^ A之電位和該信號脈衝INh之上升 「H」位準之期間，H°❿’在信號脈衝腿係 過在弟一反相電路U ^ 預5又^限值電位而到達「H」位準 為止之知刻，保持該「H」位準。 在此，將自信號A之電位開始緩慢上升 A之電位到達臨限值 J 1口說 ^ 為止之牯間稱為濾波時間。該 慮波時間係判定輪入信!虎m是否是本來…r二 ::而:渡波時間短之輸入信號IN之脈衝信號判定為 :二而’將比遽波時間長之輸入信號…之脈衝信 為本來之信號脈衝。 〜 接著，自輸入端子5輪入和信號脈衝INh重聂之「乙 ㈣之雜㈣nl。於是’如圖2所示，信號皮形和雜 ，刪之下降對應的急速的下降。而且，在雜訊刪為 L」位準之期間，信號A也保持r L」位準。 在自第一個雜訊INnl經過開始至輸入第二個雜吒 …“為止之間，輸入信號IN回到本來之信號脈衝。因

2108-6660-PF 9 1269532 此’“號A之波形和該回到本來之作 + + 琥脈衝INh之時刻對 應的成曲線的開始緩慢的上升。 e可是’因自第-個雜訊INnl經過開始至輸入第二個雜 吼INnl為止之期間比濾波時間短，信冑a之波形未達到臨 限值電位a就急速的下降。 然後，在輸入第二個雜訊INnl之期間，波形a也保持 「L」位準。然後，因輸入信號IN回到本來之信號脈衝INh， 信號A之波形也與其對應的成曲線的開始緩慢的上升。 然後，信號脈衝INh暫時保持「H」位準後下降，接 著。，在輸入信號IN上因輸入「L」位準之信號脈衝工州， 信號A之波形繼續緩慢的上升後，急速的下降。 然後，在信號脈衝IN1係「L」位準之期間，信號A之 波形也保持「L」位準。在信號脈衝IN1途中重疊比濾波時 間紐之雜訊INn2。因而，信號A之波形和該雜訊INn2對 應的成鋸齒狀變化。此外，因雜訊INn2比濾波時間短，該 鑛齒狀之信號A之電位未達到臨限值電位a。 第一反相電路11以臨限值電位a為基準動作。即，在 信號A之電位超過臨限值電位a之時刻，第一反相電路i 1 輸出反相之「L」位準之信號。又，在信號A之電位低於 臨限值電位a之時刻，第一反相電路11輸出反相之r H」 位準之信號。 於疋’在第一反相電路Π輸入圖2所示之信號a時， 該信號A因經過第一反相電路11、12，信號A變成圖2所 不之信號S，該信號S輸入正反器3之S輸入端子。

2108-6660-PF 10 1269532 信號S和信號A之電位超過臨限值電位α之時刻對應 的上升，和信號A之電位低於臨限值電位a之時刻對應的 下降。 其次，說明在第二延遲電路2之信號之變化。 在第二反相電路1 5，輸入信號in之相位反相。因此， 輸入輸入端子5之輸入信號IN之相位和自第二反相電路 1 5輸出之信號之相位係反相。 即’輸入信號IN上升時，自第二反相電路15輸出之 信號和該上升對應的下降。又，輸入信號IN下降時，自第 二反相電路15輸出之信號和該下降對應的上升。 而’自第二反相電路15輸出之信號上升時，利用第二 電容器18，開始缓慢的充電。又，自第二反相電路μ輸 出之信號下降時，利用第二電容器18，開始急速的放電。 依據上述，輸入圖2所示之輸入信號in時，輸入第二 反相電路16之信號B變成如圖2所示之波形。 即，在輸入信號IN上，「H」位準之信號脈衝INh輸 入輸入端子5時，信號B和該信號脈衝iNll之上升對應的 急速的下降。而，在信號脈衝INh係「Η」位準之期間， 信號Β保持「L」位準。 接著，自輸入端子5輸入和信號脈衝INll重疊之「L 位準之雜訊INnl。於是，如圖2所示，信號β之波形和雜 訊INnl之下降對應的成曲線的開始緩慢的上升。因雜气 INn 1之期間比濾波時間短，信號β在達到在第二反相電路 1 6預設之臨限值電位b之前，急速的下降。 2108-6660-PF 11 1269532 在此，將自信號B之電 B之電位到達臨限值電位"之¥刻至信號 飧、士 n士问〆 為止之時間稱為濾波時門哼 濾波時間係判定輸入信 及時間。讜 間。即，將t卜请、± ± 疋疋本來之信號脈衝之時 ’卩將比慮波時間短之輪入信號IN之脈 雜訊。而，將比濾波時間長於 。&判疋為 為本來之信號脈衝。、之輪入…之脈衝信號判定

、在至輸人第二個雜訊咖為止之期間，波形B 位準。然後’輸入第二個雜訊胸時，信號b和其對應的 成曲線的開始缓慢的上 ,,Β. ^ , 因雜訊ΙΝη!之期間比濾 “間短’㈣Β在達到臨限值電位b之前，急速的下降。 然後，因輸入信號IN回到本來之信號脈衝取h B之波形也保持「乙」位準。 。儿 然後’信號脈冑iNh暫時保持「Η」位準後下降。接 著，在輸人信號m上因輸人「L」位準之信號脈衝ΙΝ1， 信號Β之波形和信號脈衝腿之下降對應的成曲線的開始 緩慢的上升。 然後，在信號脈衝IN1係「L」位準之期間，信號Β之 波形繼續緩慢的上升，在超過臨限值電位b而達到「H」位 準之時刻，信號B保持該「Η」位準。 在信號脈衝ΙΝ1途中重疊比濾波時間短之第2個雜可 ΙΝη2。因而，信號β之波形和第一個雜訊ΙΝη2之上升對 應的下降後’成錯齒狀變化。此外，該鑛齒狀之信號Β之 電位未達到臨限值電位b。然後，輸入信號in回到本來之 信號脈衝IN 1時，信號β與其對應的成曲線的開始緩慢的 2108-6660-PF 12 1269532 上升，在超過臨限值電位b而達到「H」位準之時刻，信號 Β保持「Η」位準。 第二反相電路16以臨限值電位b為基準動作。即，在 k號B之電位超過臨限值電位b之時刻，第二反相電路μ 輸出反相之「L」位準之信號。又，在信號b之電位低於 臨限值電位b之時刻，第二反相電路16輸出反相之％ 位準之信號。 i於是，向第二反相電路16輸入圖2所示之信號B時， 該信號B因經過第二反相電路16、17,變成圖2所示之信 號R。而，該信號R輸入正反器3之尺輸入端子。 ° 信號R和信號Β之電位超過臨限值電位b之時刻對應 的上升’和信號B之電位低於臨限值電^之時刻對應^ 下降。 正反^§ 3按照圖3所示之邏輯表動作。 即，正反器3若在S輸入端子輸入「H」位準之信號s、 在R輸入端子輸入「L」位準之信號R，在 ^ ^ , 系輸入期間，自 Q輸出端子輸出「H」位準之信號〇υτ。又，— 端子輸入「L」位準之作於s、力右 S輸入 」1半之乜唬S、在R輸入端子輪入「H」位 準之信號R，在該輸入期間，自Q輸出端子輪 之信號OUT。 」 竿 此外，在S輸入端子及 之信號S、R時，自Q輸出 之信號OUT。 R輸入端子都輪入「L」位準 端子繼續輸“前之輸出位準 2所示之 依據上述，自正反器 之各輸入端子輸入圖

2108-6660-PF 13 1269532 f口號S尺日守，自該正反器3之o於屮被工认 之信號0UT。 Q輪“子輪出圖2所示 圖2侍知，藉著採用本實施例之半導體電路（圖】）， °諕OUT遽除和輸入信號ΙΝ重疊之雜訊咖、刪。 :是，對於自輸入端子5輪入之輸入信號ΙΝ， Π4令相位反相後令輸入一方之延遲電路1，而 7 k用入七號IN直接輸入另—方之延遲電路2。 因而，在一方之延遲電路卜在輸入信號m上升時， 依據在一方之延遲電路1所預設之濾波時間判定後續之户 =否是雜訊（即，藉著在滤波時間之期間連續的觀察輸入 W ’ #1!定上升後之脈衝信號是否是雜訊）。 又，在另一方之延遲電路2，在輸入信號以下降時， 依據在另一方之延遲電路2所預設之滤波時間判定後續之 信號是否是雜訊（即，藉著在滤波時間之期間連續的觀察輸 入信號’判定下降後之脈衝信號是否是雜訊)。 然後，因用正反器3將自兩延遲電路卜2輪出之信號 s、κ整合成一個，作為輸出信號OUT輸出。 因此，藉著使用本實施例之半導體電路，對於在本來 係「H」之信號脈衝之期間中重疊之、位準之雜訊及在 本來係「L」之信號脈衝之期間中重疊之％位準之雜訊 之雙方之雜訊可具有有效的濾波之效果。 又，在本實施例之半導體電路，藉著使用積分電路（電 容器14、18)在滤波時間之期間連續的觀察輸入信號，判定 脈衝信號是否是雜訊。此外，關於在(電容器ΐ4、Μ)之電

2108-6660-PF 14 1269532 之變動速度，藉著使下降時比上升時急速，微細寬度之 複數雜訊脈衝連續的和輸入信號重疊，也可有效的濾除該 複數連續之雜訊脈衝。 實施例2 在圖4表示本實施例之半導體電路。 自圖4得知，本實施例之半導體電路係用NM〇sl〇a、 15a和定電流電路l〇b、15b構成圖1所示之位於電容器 14、之前段之反相電路1〇、15的。 即’第一反相電路10之構造如以下所示。信號反相裝 置4之輸出部和NMOSlOa之閘極連接。NMOSlOa之汲極 和定電流電路l〇b連接。NMOSlOa之源極和接地連接。又， 連接點N10位於NMOSlOa之汲極和定電流電路1〇b之間， 該連接點N1 0和連接點N1連接。 在此’定電流電路10b如定電流向NM;〇Sl〇a流動般動 作。 而，第二反相電路1 5之構造如以下所示。連接點N2 和NMOS15a之閘極連接。NM〇sl5a之汲極和定電流電路 15b連接。NMOS15a之源極和接地連接。又，連接點Nl5 位於NMOS15a之汲極和定電流電路15b之間，該連接點 N15和連接點N3連接。 在此，定電流電路1 5b如定電流向NMOS 1 5a流動般動 作。 因其他之構造和圖1相同，在此省略說明。 其次，依照圖5所示之時序圖說明圖4所示半導體電 2108-6660-PF 15 1269532 路之動作。首先，說明第一延遲電路1側之動作。 、在輸入端子5 ’「H」位準之信號上升後，接著「H」位 準之輸入信號IN時，利用信號反相裝置4將 因而，在—之閑極輸入「L」位準之信號 NMOSlOa變成不導通狀態，自定電流電路1〇b輸出之定電 流經由連接點N10、N1流向第一電容器14。即，和「h」 位準之輸入信號以之上升對應的按照在第一電容器 緩忮開始線性之充電，經過既定之時間後，充電完了。 因而，在輸入端子5輸入圖5所示之ΓΗ」位準之輸入 信號IN時，輸入第一反相電路u之信號a變成如圖7所 不。即，#號A之波形和輸入信號IN之上升對應的開始 緩慢並成線性的上升。然後，在超過在第一反相電路11預 設之臨限值電位a而達到「H」位準之時刻，信號A保持 該「Η」位準。 其次’「Η」位準之輸入信號ΙΝ下降後，接著在輸入 端子5輸入「L」位準之輸入信號ΙΝ時，該「L」位準之 輸入信號IN利用信號反相裝置4反相成r η」位準。 該反相之「Η」位準之信號輪入NM〇sl〇a之閘極時， NMOSlOa變成導通狀態。因此，自定電流電路1〇b輪出之 定電流經由NMOSlOa流向接地，而且在第一電容器14所 儲存之電荷經由NMOS 1 Oa向接地急速的放電。 因而’在輸入端子5輸入圖5所示之「l」位準之於入 信號IN時，輸入第一反相電路11之信號A變成如圖5所 示。即，信號A之波形和輸入信號IN之下降對應的急速 2108-6660-PF 16 1269532 的下降。然後，在低於臨限值電位a而達到「L」位準之時 刻’ k號A保持該「l」位準。 、 其次’說明第二延遲電路2側之動作。 在輸入端子5，「H」位準之信號上升後，接著輸入「H」 位準之輸入信號IN時，NMOS 15a變成導通狀態。因此， 自定電流電路15b輸出之定電流經由NM〇sl5a流向接地， 而且在第二電容器18所儲存之電荷經由NM〇S15a向接地 急速的放電。 因而，在輸入端子5輸入圖5所示之「H」位準之輸入 k唬IN時，輸入第二反相電路16之信號B變成如圖5所 不即，# 5虎B之波形和輸入信號IN之上升對應的急速的 下降。然後，在低於在第二反相電路丨6預設之臨限值電位 b而達到「L」位準之時刻，信號B保持該「L」位準。 其次，「H」位準之輸入信號IN下降後，接著在輸入 端子5輸入「L」位準之輸入信號IN時，NM〇sl5a變成不 導通狀態。因此，自定電流電路15b輸出之定電流經由連 接點N15、N3流向第二電容器18。即，和「H」位準之輪 入“號IN之下降對應的按照在第二電容器丨8之緩慢開始 線性之充電，經過既定之時間後，充電完了。 因而’在輸入端子5輸入圖5所示之「L」位準之輸入 信號IN時，輸入第二反相電路16之信號B變成如圖$所 不。即，信號B之波形和輸入信號IN之下降對應的開始緩 慢並成線性的上升。然後，在超過臨限值電位b而達到「H」 位準之時刻，信號B保持該「H」位準。

2108-6660-PF 17 1269532 參照圖2、5得知，在使用實施例1之半導體電路之情 況’ 1吕號A、B之自r τ a、、隹斗r ττ /上、仕 η 目L」位準在「：Η」位準之上升係曲線， 但是使用本實施例之半導體電路時，信號Α、Β之自「L」 位準往「H」位準之上升變成線性。 」 因此，藉著使用本實施例之半導體電路，因信號A、B 之上升係線性，可容易的設定自信號A、B之電位開始成 線性的上升至信號A、B之電位到達臨限值電位a、b為止 之濾波時間。因而，雜訊之判定處理也迅速化。 此外，在本實施例之半導體電路，藉著將定電流電路 ⑽、15b以後之電路（符號u、16、3 #)之電位設為和 雇OSIGa、i5a之前段之電源相異之值，具有雜訊之遽波 效果，而且也可進行位準挪移。 此外，本實施例之半導體電路當然具有和實施例丨之 半導體電路一樣之效果。 實施例3 在圖6表示本實施例之半導體電路。 自圖6得知，本實施例之半導體電路係用pM〇si〇p、 15P、一定電流電路l〇q、15q以及固定電源1〇r、⑸構成圖 1所不之位於電容器14、18之前段之反相電路1〇、的。 即，第一反相電路10之構造如以下所 置:之輸㈣*職1GP之閘極連接。PM〇sl二= 疋電机電路i〇q連接。PM〇sl〇p之源極和固定電源 連接又，連接點N10位於PMOSlOp之汲極和定電流電 路l〇q之間’該連接點N1〇和連接點N1連接。

2108-6660-PF 18 1269532 而，第二反相電路1 5之構造如以下所示。連接點 和PM0S15p之閘極連接。PMOSl5p之汲極和定電流電路 15q連接。PMOS15p之源極和固定電源15r連接。又，連 接點N15位於PM0S15p之汲極和定電流電路15q之間， 該連接點N1 5和連接點N3連接。 在此，定電流電路10q、15q如向和連接pM〇sl〇p、 1 5p之方向之反方向抽出定電流般動作。 此外，在本實施例之半導體電路，正反器3採用依照 圖7所示之邏輯表動作的。此外，第一延遲電路丨之輸出 部和正反器3之S，輸入端子連接，第二延遲電路2之輸出 部和正反器3之R，輸入端子連接。 於是，將實施形態1之半導體電路之正反器3置換為 按照圖7之邏輯表之正反器3係為了在輸入s，輸入端子和 ㈣人端子之㈣都變成「H」位準之狀態，保持輸入s， 輸入端子和R，輸入端子之信號都變成「H」位準之前之正 反^§ 3之輸出邏輯狀態之動作。 即，藉著採用本實施例之半導體電路，電容器i4、 之時間常數變化。即，對於電容器14、18急速的充電，而 成線性並缓慢的放電。隨著，發生輸入正反器3之一方之 輸入端子之信號係「H」位準之期間和輸入正反器3之另一 方之輸入端子之信號係「H」位準之期間重複之部分。 例如，在圖2所示之時序圖，在輸入信號m自「l」

位準變為「H」位準之正後，又在自「H」位準變為「L」 位準之正後，正反器…輸入端子、汉輸入端子都變成 2I08-6660-PF 19 1269532 「L」位準，按照圖3所示之邏輯表，正反器3之輪出作梦 OUT保持輸入信號IN變化之前之狀態。 〜 一樣的，在本實施例之半導體電路，藉著採用按照圖 7之邏輯表之正反器3,如上述所示，正反器3之雙方之: 入在「H」位準重複之情況，可將正反器、3之輪出信號 保持輸入信號IN變化之前之狀態。 此外，在本實施例之半導體電路，在第一延遲電路工， 當輸入信號IN下降時，依據在該第一延遲電路丨所預設之 遽波時間判定後續之信號是否是雜訊（即，藉著在遽波時間 之期間連續的觀察輸入信號，判定下降後之脈衝信號是否 是雜訊）。 ^，在第二延遲電路2，當輸入信號IN上升時，依相 在該第二延遲電路2所預設之濾波時間判定後續之信號男 否是雜訊(即’藉著在濾波時間之期間連續的觀察輸二, 號，判定上升後之脈衝信號是否是雜訊）。 因其他之構造和圖i相同’在此省略說明。此外，名 使輸入信號m和自正反器3輸出之信號同相之情況，使韓 入端子之連接關係變成相反也可，又，在正反器3之後殺 設置信號反相裝置也可。 其次，依照圖8所示之時序圖說明圖6所示半導體電 路之動作。首先，說明第—延遲電路丨側之動作。 在輸入端子5,「H」位準之信號上升後，接著％位 準之輸入信號IN時’利用信號反㈣置4將該信號反相。 因而，在PM〇SH)P之閘極輸入「L」位準之㈣。於是，

2108-6660-PF 20 1269532 PMOS 1 Op 1成導通狀態，連接點N1之電位急速的變成固 定電源1〇Γ之電位，第一電容器14也急速的充電。 因而，在輪入端子5輸入圖8所示之「Η」位準之輸入 信號IN時’輸入第—反相電路i】之信號a變成如圖8所 示。即，信號A之波形和輸入信號IN之上升對應的急逮 上升號A之電位超過在第一反相電路u預設之臨限值 電位a而達到「H」位準後，保持該「H」位準。 山其次’「H」位準之輸入信號IN下降後，接著在輸入 端子5輸人「L」位準之輪人信號IN時，該「l」位準之 輸入信號m利用信號反相裝置4反相&「H」位準。 該反相之「H」位準之信號輸入PMOSlOp之閘極時， PM〇S1〇P變成不導通狀態。於是，因定電流電路叫抽出 電流’在第一電容器14所儲存之電荷開始成線性並緩慢的 放電。 因而’在輸入端子5給人闰「 圖所不之L」位準之輸入 % ’輸入第—反相電路u之信號A變成如圖8所 示。即’信號A之波形知私λ _ Τχτ 及肜和輪入#唬ΙΝ之下降對應 緩慢並成線性的下降。鋏徭W间始 「 、 ^心後，在低於臨限值電位a而達到 L」位準之時刻’信號A保持該「l」位準。 其次，說明第二延遲電路2側之動作。 在輸入端子5輸入「H」位準之輪入信號 ， 圓S15p變成不導通狀態。因此’因定電流電路叫抽出 電^h — M器18所儲存之電荷開始成線性的放電。 因而，在輸人端子5輪人圖δ所示之「£」㈣之^

2108-6660-PF 21 1269532 信號IN時，輸入第二反相電路〗6之信號B變成如圖8所 不。即，信號B之波形和輸入信號IN之上升對應的成線性 下降。然後’在低於在第二反相電路1 6預設的臨限值電位 b而達到L」位準之時刻，信號b保持該「L」位準。 其次，「H」位準之輸入信號IN下降後，接著在輸入 端子5輸入「L」位準之輸入信號IN時，PM0S15p變成導 通狀恶。因此，連接點N3之電位急速的變成固定電源工& 之電位，第二電容器18也進行充電。 丄口因而，在輸入端子5輸入圖8所示之「L」位準之輸入 一號IN日$輸入第_反相電路i 6之信號b變成如圖8所 ^即’信號B之波形和輸人信號m之下降對應的急速的 上升’信號B之電位超過臨限值電位b而達到「η」位 後，保持該「pj」位準。 參照圖2、8得知，在使用實施们之半導體電路 況，信號A、B之自「τ 办、、隹a「τ 伯m- # 」位準之上升係曲線，

使用本貫施例之半導體電路時，信號a、b之自「H 位準往「L」位準之下降變成線性。 」 因此，藉著使用本實施例之半導 之下降係線性，藉著將自信號二體:：’因信號A、B 至信號A、B之電位到達臨二二之=成線性… 滤波時間’可容易的設定該遽波時間。因：止：％間設為 處理也迅速化。 了 Ί因而，雜訊之判定 此外，在本實施例之半導體， 導體電路一樣，藉著將定電流電 f施例2之半 q 5q以後之電路（符

2108-6660-PF 22 1269532 唬^、16、3等）之電位設為和至PMOSlOp、15p前段為止 :電路之負電極側之電位相異之值，具有雜訊之濾波效 而且也可進行負電極側之位準挪移。 ，此外’本實施例之半導體電路當然具有和實施例i之 半導體電路一樣之效果。 實施例4 在圖9表示本實施例之半導體電路。 自圖9得知，本實施例之半導體電路係使用包含2個 定電流電路iOs、10t、15s、15t之電路構成圖”斤示之位 於電谷斋14、18之前段之反相電路1〇、15的。 即，第一反相電路10之構造如以下所示。信號反相裝 置4之輸出部在連接點N20分支後和各定電流電路i〇s、 i〇t連接。此外，兩定電流電路10s、10t之輸出在連接點 N21共同的連接。又，連接點n21和連接點Νι連接。 另一方’第二反相電路15之構造如以下所示。連接點 N2在連接點N3〇分支後和各定電流電路i5s、i5t連接。 此外’兩定電流電路15S、I5t之輸出在連接點N31共同的 連接。又，連接點N31和連接點N3連接。 在此，依照連接點N20(或N30)之電位擇一的選擇定電 流電路10s(或15s)和定電流電路l〇t(或15t)。 即’定電流電路10s(或15s)在連接點N20(或N30)之電 位係「L」位準之情況動作，在此情況，定電流電路丨〇t(或 15t)不動作。而，定電流電路10t(或15t)在連接點N20(或 N30)之電位係「η」位準之情況動作，在此情況，定電流 2108-6660-PF 23 1269532 電路10s(或15s)不動作。 又，定電流電路l0s、15s如使定電流向送入半導體電 路之方向流動般動作，而，定電流電路l〇t、l5t如使定電 抓向自半導體電路抽出之方向流動般動作。 因其他之構造和圖1相同，在此省略說明。 其次，依照圖10所示之時序圖說明圖9所示半導體電 路之動作。首先，說明第-延遲電路1側之動作。 、、在輸入端子PH」位準之信號上升後，接著「H」位 準之輸入仏號IN時，利用信號反相裝置4將該信號反相。 因而’連接點N20變成「L」位準。連接點N20變成「L」 位：日守’因定電流電⑬10s動作、定電流電路10t不動作， 自定：流電路…輸出之電流經由連接點N21、N1流向第 口電谷為14。即’在第一電容器14和％位準之輸入信 號之上升對應的開始成線性並緩慢的充電，經過既定之 時間後，充電完了。

大而，在輪入端子5輸入圖1〇所示之「H」位準之輸 入信號則，輪入第一反相電路11之信號A變成如圖1〇 所不即4旎Α之波形和輸入信號IN之上升對應的開 始緩慢並成線性的上升。然後，在超過在第-反相電路U 值電位a而達到「H」位準之時刻，信號Α 持該「Η」位準。 * /、人位準之輸入信號IN下降後，接著在輸入 端子5輸a L」位準之輸人信號in時，$「^」位準之 輸入信號IN利用信號反相裝置4反相成％位準。

2108-6660-PF 24 1269532 因而，連接點N20變成「H」位準。 「H」位準時，因定電流電路1〇t動作〜接.點N20變成 動作，利用定電流電路1〇t之定電電流電路心不 社机 之抽出動作，經由遠 接點N21、N1，將在第一電容器14所 放雷如 > μ 储存之電荷成線性的 放電。即，在第一電容器14和「Η

夕πτ牧Μ 士 位丰之輪入信號IN 下降對應的開始成線性的放電，經過 Φ y 逬既疋之時間後，放 电元f。 七」位準之輸 入信號IN時，輸入第一反相電路u之信號a變成如圖1〇 所不。即，信號A之波形和輸入信號⑸之下降對應的開 始緩慢並成線性的下降。然後，在低於臨限值電位&而達 到「L」位準之時刻，信號a保持該「L」位準。 其次’說明第二延遲電路2側之動作。 在輸入端子5,信號上升至「II」位準後，接著輸入 位準之輸入信號IN時，連接點N30變成「H」位準。連接 點N30變成「H」位準時，因定電流電路i5t動作、定電济 電路1 5s不動作，利用定電流電路丨5t之定電流之抽出動 作，經由連接點N31、N3，將在第二電容器18所儲存之電 荷成線性的放電。即，在第二電容器18和「H」位準之輪 入信號IN之上升對應的開始成線性的放電，經過既定之時 間後’放電完了。 因而，在輸入端子5輸入圖10所示之「H」位準之輪 入信號IN時，輸入第二反相電路16之信號B變成如圖i 〇 所示。即，信號B之波形和輸入信號IN之上升對應的開始 2108-6660-PF 25 1269532 2慢並成線性的下降。然後，在低於在第二反相電路16預 設之臨限值電位b而達到「L」位準之時刻，信號b保持 該「L·」位準。 、 其次，「H」位準之輸入信號IN下降後，接著在輪入 端子5輸入l」位準之輸入信號IN時，連接點N3 〇變成 「L」位準，連接點N3〇變成「L」位準時，因定電流電路 15^動作、定電流電路15t不動作，自定電流電路i5s輪出 之疋電抓經由連接點N3 1、N3流向第二電容器丨8。即，在 第一電容器18和「H」位準之輸入信號IN之下降對應的 開始緩慢的成線性之充電，經過既定之時間後，充電完了。 因而，在輸入端子5輸入圖1〇所示之rH」位準之輪 入信號IN日夺，輸入第二反相電路16之信變成如圖= 所:。即，信號Β之波形和輸入信號IN之下降對應的開始 緩慢並成線性的上升。然後，在超過臨限值電位b而達到 「H」位準之時刻，信號B保持該「H」位準。 於是，藉著使用本實施例之半導體電路， 點…3之信號a、b之自「L」位準往「H」位= 升變成線性，還可使信號A、B之自「η a、住&「 、、 &目H」位準往「L·」位 準之下降也變成線性。因而，可滹浊 」應疫之雜訊信號之任務 (duty)之定義變得容易。 之情況，為了 訊完全消除後 A(B)需要放電 即，對於輸入#號，在雜訊連續的重疊 元王；慮除弟2個以後之雜訊，在自第1個雜 至弟2個雜訊輸入為止，例如在圖2在信號 完了。

2108-6660-PF 26 1269532 A(B)之放電至第2個雜訊 之任務及電容器14、18之 而定，在兩者相等況之情 在圖2所示之時序圖，信號 輸入為止是否是完了，依據雜訊 充電電流和放電電流之比之大小 況成為分支點。 在圖2，信號A(B)之放電 电卿間進行，但是實際上信 a(b)放電時也成曲線的下降。 〜 可是，在本實施例，因信梦Δ 疏Α(Β)都以定電流充電•放 電，上升、下降都變成線性。因 , 囚而，本實施例之半導體鹭 路比貫施例1至3容易計算充雷贵、六 ♦刀τ #元寬電流和放電電流之比。 自以上可使可滤波之（連續之彳雜i + y 、咬a爻）雜訊之任務之定義變 容易。 此外，在本實施例之半導體電路，具有和實施例k 半導體電路-樣之效果（渡波效果），也可得到實施例2、3 具有之位準挪移。 此外，圖9所示之電路圖係在概念上表示本實施例之 半導體電路的。在圖9所示之定電流電路1Qs、⑸之具徵 之電路圖上例如有圖n所示的。又，在圖9所示之定電流 電路10t、15t之具體之電路圖上例如有圖。所示的。< 圖11表示在伴隨構成基準電路之電晶體1〇sa之導通 •不導通動作，電流流向該基準電路之情況，構成電流鏡 之從屬電路之電晶體10sb和該基準電路連動的變成導通狀 態’將電容器14、1 8充電之電流流動。 圖12表示在伴隨構成基準電路之電晶體之導通 •不導通動作’電流流向該基準電路之情況，構成電流鏡 2108-6660-PF 27 1269532 之從屬電路之電晶體1 Otb和該基準電路連動的變成導通狀 態，將電容器14、1 8放電之電流流動。 又，在上述，說明了定電流電路l〇s(或15s)和定電流 電路10t(或15t)雙方進行開關動作之情況，但是使得只有 其中一方依照自前段輸入之信號動作也可。在此楕況之具 體之電路圖上有圖13、14所示的。 圖13表示定電流電路i〇t、15t係如依照自前段輸入之 信號動作般構成電路的，定電流電路1 〇s、1 5s不進行開關 動作，使疋電流穩定的持續流動。此外，在圖13之電路構 造之情況，需要使定電流電路lot、15t抽出之定電流比自 定電流電路1 Os、15S流動之定電流大。 圖14表示定電流電路1〇s、15s係如依照自前段輸入 之信號動作般構成電路的，定電流電路1〇t、15t不進行開 關動作，穩定的持續抽出定電流。此外，在圖14之電路^ 造之情況，需要使定電流電路10t、15t抽出之定電流比自 定電流電路10s、15s流動之定電流小。 實施例5 本實施例之半導體電路之特徵為，為了令輸出㈣ 對於輸人錢之延料間增加，串聯複數段實施例工之 導體電路。 圖15表示本實施例之半導體電路之電路圖。此外， 圖15’表示，聯2段實施例！之半導體電路之電路，_ 連接段數未限定如此。如圖15所^前段之半導 正反器3之Q輸出端子和後段之半導體電路之輸入端子

2108-6660-PF 28 1269532 圖15省略）連接。又，各段之半導體電路之構造因和實施 例1相同，在此省略說明。 藉著使用本實施例之半導體電路，可自最後段之正反 器3之Q輸出端子令輸出輸出信號out，而不會令輸入信 號ΪΝ之脈寬減少或消失。 例如’在令輸出信號相對於輸入信號之延遲時間增加 之方法上，如圖16所示，在實施例丨之半導體電路之後段 串聯習知技術之半導體電路。 在此省知技術之半導體電路如圖1 6所示，係串聯反 相電路4卜44之電路，係在位於反相電路間之既定之連接 點N40和接地之間連接了電容器45之電路。 在構成如圖所示之半導體電路之情況，如圖”所 示，輸入信號之脈寬減少，自輪出端子輸出輸出信號。 在此’在圖17之時序圖，最上段之信號係輸入圖16 體電路之輸入端子5之重叠了雜訊之輸入信號 IN。又，弟2段之信號係自圖16所示之正反器 出端子輸出之渡除了雜訊之輪出信號〇υτ。 又，弟3段之信號係在連接點Ν4 下段之信號係自圖16所干Μ山1又’最 〇υτ，。 所不之輪出端子6輪出之輪出信號 此外，在圖17之時序圖，省 号卢OUT，之]a认 、ak遲。又’輸出信 號OUT之脈見比輸入信號IN之脈寬窄。 可是，藉著採用圖15所示 各段之半導俨雷玖如 只施例之半導體電路，在 谷杈之牛¥體電路，在將在第一 你 4¾ 14之充電速度和在

2108-6660-PF 29 1269532 第二電容器18之充電速度設為相同，且將在第一電容器 14之放電速度和在第二電容器18之放電速度設為相同之 1*月况可使得輸入最前段之輸入信號之脈寬和自最後段輸 出之輸出信號之脈寬相等。 因而’採用本實施例之半導體電路，為了令輪出信號 相對於輸入“號之延遲時間增加，串聯複數段半導體電 路’也可防止輸入信號之脈寬減少或消失。 又’藉著令別段之半導體電路具有最前段之半導體電 路之濾波時間以下之延遲時間，在最前段之半導體電路可 决疋濾波時間，在別段之半導體電路可決定延遲時間。即， 可在不同之半導體電路設定濾波時間和延遲時間。 士此外，如上述所示，藉著在最前段配置延遲時間（濾波 蚪間）最長之半導體電路，可抑制誤動作及減少耗電力。這 些效果係基於如下之理由。 在半V體電路邏輯狀態變化時，可能同時誘發雜訊 產生豸/肖耗電力。若在將延遲時間最長之半導體電路 置於比最前段後段之情況，含有脈寬t之雜訊之輸入信 至到達該延遲時間最長之半導體電路為止，經過複數段 導體電路。於是，因含有雜訊之輸人信號過過複數段之 ^體電路^令誘發· | ) J.L· …、i之別的雜訊產生之可能性高漲， 消耗無益之電力。 攻所不，猎者將延遲時間最長之半導 路配置於最前段，在最前p夕坐道规兩 电 ^ 田在取别鉸之丰導體電路，可有效的除去 和輸入Y吕號重璺之可哈土 ^皆 心了除去之脈寬之全部之雜訊。因此，在

2108-6660-PF 30 1269532 第2段以後之半導體電路，可防止令傳達無益之雜訊。 。因而，在第2段以後之半導體電路，因未發生益益之 邏輯狀態之變化，在後段之半導體電路可排除無益之動 作可抑制誤動作，還可在後段之半導體電路減少耗電力。 此外，在上述，言及串聯複數段實施例丨之半導體電 路之情況，但是未限定如此。即，在各段之半導體電路上， 也可採用只施例1之半導體電路至實施例4之半導體電路 之其中之一。 例如，如圖1 8所示，也可串聯複數段實施例2之半導 體電路，又，也可混合採用實施例丨至實施例4之半導體 電路。 、在此情況，可在構造上使全部之定電流電路和同一基 準電路連動。即，用—個基準電路（圖上未示）產生基準電 流，將令和本基準電流路徑電流鏡連接之各從屬電流路徑 各自用作各定電流電路。 藉著照這樣構成，可抑制在定電流電路之製造階段之 、變動。 即，在利用個別之電路製造各定電流電路之情況，因 在各定電流電路間發生在製造階段之變動，在定電流電路 間發生特性之變動。於是，變動造成在設計階段所決定之 延遲％間（濾波時間）和實際所製造之產生之延遲時間（濾波 時間）之間之差異，成為半導體電路誤動作之原因。即，主 要擔任濾波功能之半導體|路和主要擔任延遲功能之半導 體電路在設計階段和實際所製造的相異。

2108-6660-PF 31 1269532 可疋’藉著採用使複數定電流電路和同一基準電路連 動之構造，因在各段之半導體電路共同的產生在製造階段 之變動，在各段間之延遲時間之關係（或在各段間之濾波時 間之關係）在設計階段和實際所製造之產品間不變。 因此，例如，目的在於在不同之半導體電路設定 延遲時間和濾波時間，在設計階段，令別段之半導體電路 具有最刖段之半導體電路之濾波時間以下之延遲時間，在 各段間之延遲時間之大小關係（或在各段間之濾波時間之 大小關係）在設計階段和實際所製造之產品間也不變。因 而’可抑制半導體電路之誤動作。 此外’在圖18’說明了使定電流流動之定電流電路 l〇b、15b ’但是在吸入定電流之定電流電路（圖6之定電流 電路l〇q、15q)有複數之情況，也藉著採用使該吸入用之複 數疋電流電路（圖6之定電流電路i〇q、15q)和同一基準電 路連動之構造（即，電流鏡構造），可得到一樣之效果。 實施例6 如圖1所不之半導體電路所示，在包含將類比信號變 換成數位信號之電路的電路，發生如以下所示之問題。 例如’在具有臨限值電位V s之反相電路輸入如圖19 所示之類比信唬。在該類比信號，在臨限值電位Vs之附近 重璺微小的變化之雜訊。 於疋’自反相電路輸出如圖19所示之數位信號。即， 在所輸出之數位信號發生反映了該雜訊之脈衝（即，發生顫 紋（chattering)) 〇

2108-6660-PF 32 1269532 為了抑制該顫紋，如圖20所示，在反相電路6i(在實 施例1之情況，圖J所 /、半導體電路。以下設為半導體 電路61)之前段配設史米特電路（滞後電路）6〇也可。在此， 史米特電路60具有2猶辟y士 + 種L限值電位。而，利用該2種臨限 值電位之差構成滯後寬。 可是’在此情況，有以下所示之問題。 、圖21〜23係自以往存在之史米特電路6〇之具體之電路 構造圖。目21所示之史米特電路6〇在構造上包含3個 PMOS和3個NMOS。又，圖22、23所示之史米特電路⑼ 在構造上包含選擇電路、比較器以及電阻等。 自圖21〜23得知’在任一情況，都需要很多元件。這 係由於在一個史米特電路6〇設定2種臨限值電位。 在和半‘體電路61另外獨立的配設史米特電路 60之1·月況’有史米特電路6〇之估有面積變大之問題。又， 有該史米特電路60之耗電流也變大之問題。 又’在圖21所示之史米特電路60之情況，藉著調整 各MOS電曰曰體之電流驅動性能之平衡，在該史米特電路 6“曼定2種臨限值電位。可是，因聰電晶體之個數係 複數1¾平衡之凋整很困難。因此，也有該史米特電路6〇 之設計係很困難之問題。 此外’ MQS電晶體之閑極f壓變化時，電流驅動性能 之溫度特性變化。因此，因史米特電路60之設計需要也‘ 慮電流驅動性能之溫度特性，更加困難。 又，已知具有2種臨限值電位之史米特電路6〇對於輸

2108-6660-PF 33 1269532 入仏唬之響應速度慢。即，對於輸入信號之上升或輸入信 號之下降，士 史米特電路60都需要長的響應時間。 因此’在輸入了高頻雜訊（週期比史米特電路60之後 ^ 等體電路（濾波電路）61之濾波時間短）之情況，該史 来特電路60無法追蹤高頻雜訊。因而，自史米特電路60 輸出固定為「H」之信號。 於疋’在半導體電路（濾波電路）6 1輸入比濾波時間長 之該固定為「H」之信號。這意指在圖20所示之構造，在 半導體電路（濾波電路）61無法有效的濾除高頻雜訊。 因此’在本實施例之半導體電路，如以下所示設計實 施例1之半導體電路（圖1)之信號反相裝置（也可當作反相 電路）4和第二反相電路15。 即’將信號反相裝置4設計成具有第一臨限值電位。 又’將第二反相電路15設計成具有第二臨限值電位。此 外’利用第一臨限值電位和第二臨限值電位之差構成滯後 寬。 在圖24、25表示本實施例之信號反相裝置4及第二反 相電路15之具體之電路構造。 如圖24所示，用一個PMOS63和一個NMOS64構成 化號反相裝置4及第二反相電路15。在固定電位和接 地之間，PMOS63和NMOS64串聯。 在此，PMOS63之源極和固定電位VCC連接。pM〇S63 之汲極和NMOS64之汲極連接。NMOS64之源極和接地連 接。又，PMOS63之閘極及NMOS64之閘極夂白$认 ， τ合自和輸入端 2108-6660-PF 34 1269532 子連接。 此外，自PMOS63和NMOS64之連接點向後段之電路 輸出信號。 藉著適當的設計PMOS63之閘極寬度或閘極長度或者 NMOS64之閘極寬度或閘極長度等，可令信號反相裝置4 具有第一臨限值電位，令第二反相電路15具有第二臨限值 電位。 又，如圖25所示，用一個比較器65和電阻66構成信 號反相裝置4及第二反相電路15也可。電阻66接在固定 電位V c c和接地之間。 在此，在比較器65之「+」輸入部輸入來自前段之輸 入信號。又，比較器65之「一」輸入部和在電阻66之連 接點刪連接。又，自比較器65之輸出部向後段之電路輸 出信號。 丄η藉著適當的調整對於電阻66之連接點N6〇之位置，令 信號反相裝置4具有第-臨限值電位咖，令第二反相; 路15具有第二臨限值電位Vth2。 圖26之上段所示之…波形輸入該半導體電路。於是， 自該半導體電路輸出圖26之下段所示之波形。 丰莫=皮形上升’達到第一臨限值電位糊後，經過在 電路所設定之既定之遽波時間時，〇υτ波形上升。 又’ 波形下降，達到 半導體電路所設定…Λ限值電位vth2後，經過在 如r 一 疋之應波時間時，OUT波形下降。 、所不本只施例之半導體電路令信號反相裝置

2108-6660-PF 35 1269532 4(也可當作反相器）具有第一臨限值電位，令第二反相電路 1 5具有第二臨限值電位，還利用第一臨限值電位和第二臨 限值電位構成滯後寬。 因此’信號反相裝置4或第二反相電路15各自只設定 一種臨限值電位（Vthl或Vth2)。 因而，自圖24、25得知，可使電路之佔有面積變小。 又’因電路整體之大小變小，也可減少耗電流。此外，也 可易於設定一種臨限值電位。 例如’在採用圖24之構造之情況，為了設定一種臨限 值電位，只調整2個MOS電晶體63、64之電流驅動性能 之平衡即可。又，在採用圖25之構造之情況，為了設定一 種臨限值電位，只調整和比較器65之「一」輸入部連接之 電阻66之連接點N60之位置即可。 在圖24，設PMOS63之移動率為βρ、閘極電壓為 Vthp、閘極寬為Wp以及閘極長為Lp。又，設NMOS64之 移動率為βη、閘極電壓為Vthn、閘極寬為Wn以及閘極長 為Ln 〇 於是，可依據 Pp*(Wp/Lp) ·(▽0-▽{!!-Vthp)2=pn • (Wn/Ln) · (Vth — Vthn)2設定一種臨限值電位vth。此 外，VO係固定電位Vcc之電壓值。 又，如圖21所示，使用MOS電晶體（MOS電晶體當閘 極電壓變化時電流驅動性能之溫度特性變化）構成一個史 米特電路60。在此情況，第一臨限值電位vth 1之温度特 性之變化和第二臨限值電位Vth2之溫度特性之變化係周 2108-6660-PF 36 1269532 卜事只這係為了依照2種相異之輸入電位決定第一、 苐'一 限值電位。 因此，利用第-臨限值電位vthl和第二臨限值電位

Vth2之差構成之滯後寬△㈣卜咖—彻）具有溫度相 依性。 可是，在採用本實施例之半導體電路之情況，可解決 如上述之問題。這係由於在信號反相裝置*及第二反相電 路15共同的輸入一種輸入信號，依照該輸入信號，決定第 一臨限值電位Vthl及第二臨限值電位Vth2。 例如如圖24所示用MOS電晶體（M〇s電晶體當閘極電 壓變化，電流驅動性能之溫度特性變化）構成信號反相裝 置4及第二反相電路15。可是，如上述所示，因信號反相 裝置4及第二反相電路15輸入相同之輸入信號，第一臨限 值電位Vthl之溫度特性之變化和第二臨限值電位之 溫度特性之變化變成相同。 因此，在本實施例之半導體電路，利用第一臨限值電 位vthl和第二臨限值電位vth2之差構成之滯後寬△ VTH(=Vthl — Vth2)不具有溫度相依性。 又，在本實施例之半導體電路，信號反相裝置4及第 二反相電路15各自只設定一種臨限值電位。因此，高頻雜 訊（週期比半導體電路之渡波時間短）輸入了信號反相裝置 4及第二反相電路15，信號反相裝置4及第二反相電路15 對於該雜訊之上升及下降之其中一方迅速反應。 因而’在比信號反相裝置4及第二反相電路1 5後段之 37

2108-6660-PF 1269532

導體電路也可有效的濾除該高頻雜訊。 訊。因此，在本實施例 間短之南頻雜訊，該半 貫施例之構造之情況 也可。 此外在上述，说明對實施例1之半導體電路應用本 可疋’未限定如此，係以下之形態 即，在上述，在信號反相裝置4設定第一臨限值電位 Vthl，在第二反相電路15設定第二臨限值電位Vth2。 可是’可在第一延遲電路丨之前段新設置第三反相電 路，在第二延遲電路2之前段新設置第四反相電路。 在此’在第三反相電路設定第一臨限值電位，在第四 反相電路設定第二臨限值電位。又，利用第一臨限值電位 和第二臨限值電位之差構成滯後寬。在圖27至圖29表示 該情況之構造例。 圖27、圖28以及圖29各自係將本實施例之構造應用 於實施例2、3、4之半導體電路之例子。 在圖27、圖28以及圖29，在第一延遲電路1之前段 配設第三反相電路71。又，在第二延遲電路2之前段新設 置第四反相電路72。在此，在第三反相電路71設定第一 臨限值電位Vthl，在第四反相電路72設定第二臨限值電 位 Vth2。 此外，第三反相電路71及第四反相電路72之具體之 電路構造應用在上述所說明之圖24、25之構造。 2108-6660-PF 38 1269532 發明之效果 本發明之申請專利範圍第1項之半導體電路因包括第 延遲電路，包含第一積分電路；第二延遲電路，包含第 一積分電路；一種裝置，在該第一及第二延遲電路之一方 及另一方各自輸入輸入信號之正相及反相之信號；以及正 反器，在第一及第二輸入端子各自接受來自該第一延遲電 路之輸出信號及來自該第二延遲電路之輸出信號；可令一 方之延遲電路輸入正相之信號，令另一方之延遲電路輸入 反相之信號。因而，在一方之延遲電路，當輸入信號上升 4 (或下降時），依據在該一方之延遲電路所預設之濾波時 間τ判疋後續之信號是否是雜訊。又，在另一方之延遲電 路’當輸入信號下降時（或上升時），依據在該另一方之延 遲電路所預設之濾波時間可判定後續之信號是否是雜訊。 然後，用正反器將自兩延遲電路輸出之信號整合為一後， 可作為輸出信號輸出。因此，對於在本來係「Η」信號之期 間中重登之「L」位準之雜訊及在本來係「L」信號之期間 中重豐之「H」位準之雜訊之雙方之雜訊可有效的具有濾波 效果。此外’在申請專利範圍第1項之半導體電路，可使 用積分電路在濾波時間之期間連續的觀察輸入信號。因 而’在輸入信號連續的重疊微細寬度之複數雜訊脈衝，也 可有效的濾除該複數雜訊脈衝。 【圖式簡單說明】 圖1係實施例1之半導體電路之電路圖。

2108-6660-PF 39 1269532 圖 2係用以說明實施例 之半導體電路之動作之時序 圖3係表示實施例 作邏輯之圖。 1之半導體電路包含 之正反器之動 ，4係實施例2之半導體電路之電路圖。

圖5係用以說明實施例2之半導體電路之動作之時序 圖6係貝施例3之半導體電路之電路圖 之正反器之動 圖7係表示實施例3之半導體 作邏輯之圖。 匕3 圖 圖8係用 以說明實施例3之半導體電路之動作之時序 圖9係貫施例4之半導體電路之電路圖。 係用以説明實施例4之半導體電路之動作之時序 圖。 圖11係表示定電流電路之具體之構造之電路圖。 : 係表示疋電流電路之具體之構造之電路圖。 圖係表不貫施例4之半導體電路之別的實施例之具 體之電路構造之電路圖。 、 圖14係表7F實施例4之半導體電路之另外之實施例之 具體之別的電路構造之電路圖。 圖丨5係實施例5之半導體電路之電路圖。

圖16係用以說明利用實施例5之半導體電路解決之問 題點之電路圖。 2108-6660-PF 40 1269532 圖1 7係用以說明利用眘 J用貫苑例5之半導體電路解決之 題點之時序圖。

圖1 8係表示實施例5之主道触+ A 電路圖 、β妁：> 之+導體電路之別的串接關係 :係說明依據臨限值電位將在該臨限值電位附近 讯之類比信號變換為數位信號之狀況之圖。 圖20係表示在半導體電路之前段另外配設了史米特 (Schmidt)電路之構造圖。 圖21係表^干丨” & y、 <之史米特（Schmidt)電路之具體之構 造之電路圖。 圖 22 係表干以分 a y、 Y之史米特（Schmidt)電路之具體之構 造之電路圖。 ° 系表示以往之史米特（Schmidt)電路之具體之構 造之電路圖。 圖24係表示可却_令 衣不了，又疋一之臨限值電位之反相電路之具 體之構造之電路圖。 圖25係表示可設定—之臨限值電位之反相電路之具 體之構造之電路圖。 圖26係表不實施例6之半導體電路之輸入信號和輸出 信號之關係圖。 圖27係表示實施例6之半導體電路之別的形態之電路 圖0 圖28係表示實施例6之半導體電路之別的形態之電路

圖。 2108-6660-PF 41 1269532 圖29係表示實施例6之半導體電路 之別的形態之電路 【主要元件符號說明】 1第一延遲電路、 2第二延遲電路、 3正反器、 4信號反相裝置、 5輸入端子、 6輸出端子、 10〜12 第一反相電路、 10a、15a NMOS、10p、15p PMOS、l〇b、15b、10q、 15q、10s、15s、10t、15t 定電流電路、 lOr、15r 固定電源、 14 第一電容器（積分裝置）、 15〜17 第二反相電路、 18 第二電容器（積分裝置）、 N1 〜N3、N15、N20、N21、N30、N31 連接點、 60 史米特電路、 61 半導體電路、 63 PMOS、 64 NMOS、 65 比較器、 66 電阻、 2108-6660-PF 42 1269532 71 第三反相電路、 72 第四反相電路

2108-6660-PF

Claims (1)

1269532 十、申請專利範圍： i種半導體電路，其特徵在於包括： 第延遲電路’包含第一積分電路； 第一延遲電路，包含第二積分電路； 電路部，在該第一及第二延遲電路之—方及另一方各 自輸入輸入信號之正相及反相之信號，·以及 正反器，在第-及第二輸入端子各自接受來 _ i遲電路之輸出信號及來自該第二延遲電路之輪出^口 2·如申請專利範圍第i項之半導體電路，其中°諕。 一積分電路係包含第一電容器之電路； ^ ，該第 該第二積分電路係包含第二電容器之電路。 3·如申請專利範圍第2項之半導體電路，其中 一延遲電路包括： /、，該第 複數第一反相電路，串聯；及 該第一電容器，接在位於既定之第一反相電路間 μ 一連接點和第一固定電位之間； 第 該第二延遲電路包括： 複數第二反相電路，_聯；及 該第二電容器，接在位於既定之第二反相電 . 崎間之第 二連接點和第二固定電位之間。 4 ·如申請專利範圍第3項之半導體電路，其中 外 ，也於 該弟一連接點之前段之該第一反相器包括： 、 第一定電流電路；及 第一Ν型電晶體，接在該第一定電流電路和低電 2108-6660-PF 44 1269532 源之間； :於該第二連接點之前段之該第二反相器包括·· 第二定電流電路；及 低電位電 第二N型電晶體，接在該第二定電流 源之間； 該第一連接點接在該第—定電流電路和該第-㈣ 晶體之間； 型電 該第二連接點接在該第二定電流電路和該第二N 晶體之間。 一 5·如申請專利範圍帛3項之半導體電路，其中，位於 該第一連接點之前段之該第一反相器包括·· 、 第一定電流電路；及 第一 p型電晶體，接在該第一定電流電路和高電位電 源之間； 位於該第二連接點之前段之該第二反相器包括： 第二定電流電路；及 第二P型電晶體，接在該第二定電流電路和高電位電 源之間； 該第一連接點接在該第一定電流電路和該第一 P型電 晶體之間； 該第二連接點接在該第二定電流電路和該第二p型電 晶體之間。 6.如申請專利範圍第3項之半導體電路，其中，位於 該第一連接點之前段之該第一反相器包括： 2108-6660-PF 45 1269532 第一定電流電路；及 第二定電流電路，和該第一定電流電路串聯； 位於該第二連接點之前段之該第二反相器包括： 第三定電流電路；及 第四疋電流電路’和該第三定電流電路串聯； 該第一連接點接在該第一定電流電路和該第二定電流 電路之間； 該第一連接點接在該第三定電流電路和該第四定電流 電路之間； 該第一定電流電路和該第二定電流電路之其中一方依 照自前段輸入之信號動作； 該第三定電流電路和該第四定電流電路之其中一方依 照自前段輸入之信號動作。 7·如申請專利範圍第6項之半導體電路，其中，該第 一定電流電路和該第二定電流電路依照自前段輸入之信號 擇一的動作； 該第三定電流電路和該第四定電流電路依照自前段輸 入之信號擇一的動作。 8.如申請專利範圍第1至7項中任一項之半導體電 路’其中’該半導體電路串聯複數段。 9·如申請專利範圍第8項之半導體電路，其中，串聯 複數段之該半導體電路之中最前段之半導體電路之延遲時 間最長。 10·如申請專利範圍第8項之半導體電路，其中，在該 2108-6660-PF 46 1269532 半導體電路包含複數定電流電路之情況，以和一個基準電 路連動之電路構成該複數定電流電路。 11·如申請專利範圍第3項之半導體電路，其中，在該 第一及第二延遲電路之一方及另一方各自輪入輸入信號之 正相及反相之信號之該裝置具有配設於該第一延遲電路之 前段之第三反相電路； 該第三反相電路具有第一臨限值電位； 位於該第二連接點之前段之一個該第二反相電路具有 第二臨限值電位； 利用該第一臨限值電位和該第二臨限值電位之差構成 滯後寬。 12.如申請專利範圍第！項之半導體電路，其中，還包 括： 第三反相電路，位於該第一延遲電路之前段；及 第四反相電路，位於該第二延遲電路之前段； 該第三反相電路具有第一臨限值電位； 該第四反相電路具有第二臨限值電位； 利用該第一臨限值電位和該第二臨限值電位之差構成 滯後寬。 2108-6660-PF 47