JPH0998074A - ロウパスフィルタ - Google Patents
ロウパスフィルタInfo
- Publication number
- JPH0998074A JPH0998074A JP7254781A JP25478195A JPH0998074A JP H0998074 A JPH0998074 A JP H0998074A JP 7254781 A JP7254781 A JP 7254781A JP 25478195 A JP25478195 A JP 25478195A JP H0998074 A JPH0998074 A JP H0998074A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- potential
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/46—Filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Acoustics & Sound (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 回路しきい値が変動しても、通過最小パルス
幅が“Ｈ”パルスと“Ｌ”パルスとで等しく、かつ、通
過パルスにおいても、パルス幅が“Ｈ”パルスと“Ｌ”
パルスとで等しく、十分長い入力パルスにおいても入力
パルス幅と出力パルス幅が一致し、比較的チップ上の占
有面積が小さいロウパスフィルタを提供すること。 【解決手段】 本発明のロウパスフィルタは、入力信号
と同相及び逆相の信号を発生させる相補信号発生回路１
０と、２つのＣＲ回路１１、１２と、フリップフロップ
回路１５と、１つのＣＲ回路の出力信号を所定のしきい
値で検出し、この検出結果に応じてフリップフロップ回
路１５をセットするセット回路１４と、もう１つのＣＲ
回路の出力信号を同じしきい値で検出し、この検出結果
に応じてフリップフロップ回路１５をリセットするリセ
ット回路１３とを具備する。
幅が“Ｈ”パルスと“Ｌ”パルスとで等しく、かつ、通
過パルスにおいても、パルス幅が“Ｈ”パルスと“Ｌ”
パルスとで等しく、十分長い入力パルスにおいても入力
パルス幅と出力パルス幅が一致し、比較的チップ上の占
有面積が小さいロウパスフィルタを提供すること。 【解決手段】 本発明のロウパスフィルタは、入力信号
と同相及び逆相の信号を発生させる相補信号発生回路１
０と、２つのＣＲ回路１１、１２と、フリップフロップ
回路１５と、１つのＣＲ回路の出力信号を所定のしきい
値で検出し、この検出結果に応じてフリップフロップ回
路１５をセットするセット回路１４と、もう１つのＣＲ
回路の出力信号を同じしきい値で検出し、この検出結果
に応じてフリップフロップ回路１５をリセットするリセ
ット回路１３とを具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路に
用いられる論理回路における遅延回路ないしロウパスフ
ィルタに関する。特に、内部素子の回路しきい値がずれ
ても、通過する“Ｈ”レベルパルスと“Ｌ”レベルパル
スとのパルス幅が等しく、十分な長さを持ったパルスを
入力した場合には出力パルスの幅が入力パルスの幅と等
しく、さらに占有面積の小さなロウパスフィルタに関す
る。
用いられる論理回路における遅延回路ないしロウパスフ
ィルタに関する。特に、内部素子の回路しきい値がずれ
ても、通過する“Ｈ”レベルパルスと“Ｌ”レベルパル
スとのパルス幅が等しく、十分な長さを持ったパルスを
入力した場合には出力パルスの幅が入力パルスの幅と等
しく、さらに占有面積の小さなロウパスフィルタに関す
る。
【０００２】
【従来の技術】従来のロウパスフィルタの構成を図７に
示す。インバータ回路２１、２２を直列に接続し、その
出力端にはＣＲ回路２３を接続し、さらにその出力端に
はインバータ回路２４、２５が接続されている。以上の
ように構成することにより、端子ＩＮに与えられる入力
信号は遅延され、遅延された信号が出力信号として端子
ＯＵＴに与えられる。
示す。インバータ回路２１、２２を直列に接続し、その
出力端にはＣＲ回路２３を接続し、さらにその出力端に
はインバータ回路２４、２５が接続されている。以上の
ように構成することにより、端子ＩＮに与えられる入力
信号は遅延され、遅延された信号が出力信号として端子
ＯＵＴに与えられる。
【０００３】図８に図７の回路の動作を示す。時刻ｔ70
において入力信号が“Ｌ”から“Ｈ”へ立ち上がると、
端子ｈの電位は“Ｌ”から徐々に“Ｈ”に変化する。そ
して、時刻ｔ71においてインバータ２４の回路しきい値
であるＶth（Ｖth＝２．５Ｖ＝１／２・Ｖcc；Ｖss＝０
Ｖ：Ｖcc＝５Ｖ）を超えるとＯＵＴ端子における出力信
号は“Ｌ”から“Ｈ”へと変化する。続いて、時刻ｔ72
において入力信号が“Ｈ”から“Ｌ”へ立ち下がると、
端子ｈの電位は徐々に“Ｌ”側に変化する。そして、時
刻ｔ73においてインバータ２４の回路しきい値であるＶ
thより下回るとＯＵＴ端子における出力信号は“Ｈ”か
ら“Ｌ”へと変化する。以上のように、入力信号が遅延
されていることが理解できる。
において入力信号が“Ｌ”から“Ｈ”へ立ち上がると、
端子ｈの電位は“Ｌ”から徐々に“Ｈ”に変化する。そ
して、時刻ｔ71においてインバータ２４の回路しきい値
であるＶth（Ｖth＝２．５Ｖ＝１／２・Ｖcc；Ｖss＝０
Ｖ：Ｖcc＝５Ｖ）を超えるとＯＵＴ端子における出力信
号は“Ｌ”から“Ｈ”へと変化する。続いて、時刻ｔ72
において入力信号が“Ｈ”から“Ｌ”へ立ち下がると、
端子ｈの電位は徐々に“Ｌ”側に変化する。そして、時
刻ｔ73においてインバータ２４の回路しきい値であるＶ
thより下回るとＯＵＴ端子における出力信号は“Ｈ”か
ら“Ｌ”へと変化する。以上のように、入力信号が遅延
されていることが理解できる。
【０００４】続いて、時刻ｔ74において、入力信号が
“Ｌ”から“Ｈ”へ立ち上がると、端子ｈの電位は
“Ｌ”から徐々に“Ｈ”に変化する。しかし、インバー
タ２４の回路しきい値であるＶthを超えないまま時刻ｔ
75において入力信号が“Ｈ”から“Ｌ”へ立ち下がる
と、端子ｈの電位は徐々に“Ｌ”側に変化する。以上の
ように、入力パルスがある幅より狭いと出力端子に信号
を伝達しないことが理解される。このように、図７の回
路はロウパスフィルタとしての動作をする。
“Ｌ”から“Ｈ”へ立ち上がると、端子ｈの電位は
“Ｌ”から徐々に“Ｈ”に変化する。しかし、インバー
タ２４の回路しきい値であるＶthを超えないまま時刻ｔ
75において入力信号が“Ｈ”から“Ｌ”へ立ち下がる
と、端子ｈの電位は徐々に“Ｌ”側に変化する。以上の
ように、入力パルスがある幅より狭いと出力端子に信号
を伝達しないことが理解される。このように、図７の回
路はロウパスフィルタとしての動作をする。
【０００５】続いて、図７に示す回路の問題点を示す。
これは、入力パルスが“Ｈ”パルスか“Ｌ”パルスかに
よって、伝達される最小幅のパルスが異なるという問題
である。この問題は、インバータ回路２４の回路しきい
値が厳密に１／２・Ｖccでなく、製造プロセス上の原因
に基づいて変動した場合に生じる。図９に入力パルスが
“Ｈ”パルスである場合（ａ）及び“Ｌ”パルスである
場合（ｂ）の例を示す。インバータ回路２４のしきい値
はやや高くなってしまった場合を仮定している。
これは、入力パルスが“Ｈ”パルスか“Ｌ”パルスかに
よって、伝達される最小幅のパルスが異なるという問題
である。この問題は、インバータ回路２４の回路しきい
値が厳密に１／２・Ｖccでなく、製造プロセス上の原因
に基づいて変動した場合に生じる。図９に入力パルスが
“Ｈ”パルスである場合（ａ）及び“Ｌ”パルスである
場合（ｂ）の例を示す。インバータ回路２４のしきい値
はやや高くなってしまった場合を仮定している。
【０００６】はじめに“Ｈ”パルスが入力された場合を
考える。時刻ｔ80において入力信号が“Ｌ”から“Ｈ”
へ立ち上がると、端子ｈの電位は“Ｌ”から徐々に
“Ｈ”に変化する。しかし、インバータ２４の回路しき
い値であるＶthはやや高い電位へとなっているため、こ
れを超えないまま時刻ｔ81において入力信号が“Ｈ”か
ら“Ｌ”へ立ち下がると、端子ｈの電位は徐々に“Ｌ”
側に変化する。以上のようにして、所定幅のパルスが出
力端子へ伝達されないことがわかる。
考える。時刻ｔ80において入力信号が“Ｌ”から“Ｈ”
へ立ち上がると、端子ｈの電位は“Ｌ”から徐々に
“Ｈ”に変化する。しかし、インバータ２４の回路しき
い値であるＶthはやや高い電位へとなっているため、こ
れを超えないまま時刻ｔ81において入力信号が“Ｈ”か
ら“Ｌ”へ立ち下がると、端子ｈの電位は徐々に“Ｌ”
側に変化する。以上のようにして、所定幅のパルスが出
力端子へ伝達されないことがわかる。
【０００７】続いて上述の“Ｈ”パルスと全く同じ幅の
“Ｌ”パルスが入力された場合を考える。時刻ｔ82にお
いて、入力信号が“Ｈ”から“Ｌ”へ立ち下がると、端
子ｈの電位は“Ｈ”から徐々に“Ｌ”に変化する。そし
て、時刻ｔ83においてインバータ２４の回路しきい値で
あるＶthを下回るとＯＵＴ端子における出力信号は
“Ｈ”から“Ｌ”へと変化する。続いて、時刻ｔ84にお
いて入力信号が“Ｌ”から“Ｈ”へ立ち上がると、端子
ｈの電位は徐々に“Ｈ”側に変化する。そして、時刻ｔ
85においてインバータ２４の回路しきい値であるＶthを
超えるとＯＵＴ端子における出力信号は“Ｌ”から
“Ｈ”へと変化する。以上のようにして、上述の“Ｈ”
パルスと全く同じ幅の“Ｌ”パルスが入力された時でも
インバータ回路２４のしきい値はやや高くなってしまっ
た場合には、入力信号を出力に伝達してしまうことがわ
かる。
“Ｌ”パルスが入力された場合を考える。時刻ｔ82にお
いて、入力信号が“Ｈ”から“Ｌ”へ立ち下がると、端
子ｈの電位は“Ｈ”から徐々に“Ｌ”に変化する。そし
て、時刻ｔ83においてインバータ２４の回路しきい値で
あるＶthを下回るとＯＵＴ端子における出力信号は
“Ｈ”から“Ｌ”へと変化する。続いて、時刻ｔ84にお
いて入力信号が“Ｌ”から“Ｈ”へ立ち上がると、端子
ｈの電位は徐々に“Ｈ”側に変化する。そして、時刻ｔ
85においてインバータ２４の回路しきい値であるＶthを
超えるとＯＵＴ端子における出力信号は“Ｌ”から
“Ｈ”へと変化する。以上のようにして、上述の“Ｈ”
パルスと全く同じ幅の“Ｌ”パルスが入力された時でも
インバータ回路２４のしきい値はやや高くなってしまっ
た場合には、入力信号を出力に伝達してしまうことがわ
かる。
【０００８】このように、従来のロウパスフィルタの第
1 の問題点は、入力パルスが“Ｈ”パルスか“Ｌ”パル
スかによって、伝達される最小幅のパルスが異なるとい
う問題が生ずることである。同様に、出力パルスが得ら
れる場合でも、“Ｈ”パルスと“Ｌ”パルスとで出力パ
ルスの幅が異なるという問題も生じる。
1 の問題点は、入力パルスが“Ｈ”パルスか“Ｌ”パル
スかによって、伝達される最小幅のパルスが異なるとい
う問題が生ずることである。同様に、出力パルスが得ら
れる場合でも、“Ｈ”パルスと“Ｌ”パルスとで出力パ
ルスの幅が異なるという問題も生じる。
【０００９】続いて、図７に示す回路の第２の問題点を
示す。ある程度長いパルスを入力した場合でも入力パル
スと出力パルスのパルス幅が異なってしまうという問題
である。図１０に入力パルスが“Ｈ”パルスである場合
の例を示す。インバータ回路２４のしきい値はやや高く
なってしまった場合を仮定している。
示す。ある程度長いパルスを入力した場合でも入力パル
スと出力パルスのパルス幅が異なってしまうという問題
である。図１０に入力パルスが“Ｈ”パルスである場合
の例を示す。インバータ回路２４のしきい値はやや高く
なってしまった場合を仮定している。
【００１０】時刻ｔ90において入力信号が“Ｌ”から
“Ｈ”へ立ち上がると、端子ｈの電位は“Ｌ”から徐々
に“Ｈ”に変化する。そして、時刻ｔ91においてインバ
ータ２４の回路しきい値であるＶthを超えるとＯＵＴ端
子における出力信号は“Ｌ”から“Ｈ”へと変化する。
続いて、時刻ｔ92において入力信号が“Ｈ”から“Ｌ”
へ立ち下がると、端子ｈの電位は徐々に“Ｌ”側に変化
する。そして、時刻ｔ93においてインバータ２４の回路
しきい値であるＶthより下回るとＯＵＴ端子における出
力信号は“Ｈ”から“Ｌ”へと変化する。ここで、図１
０より、入力パルスの幅と出力パルスの幅とが異なって
いることが理解される。こりが従来のロウパスフィルタ
の第２の問題点である。
“Ｈ”へ立ち上がると、端子ｈの電位は“Ｌ”から徐々
に“Ｈ”に変化する。そして、時刻ｔ91においてインバ
ータ２４の回路しきい値であるＶthを超えるとＯＵＴ端
子における出力信号は“Ｌ”から“Ｈ”へと変化する。
続いて、時刻ｔ92において入力信号が“Ｈ”から“Ｌ”
へ立ち下がると、端子ｈの電位は徐々に“Ｌ”側に変化
する。そして、時刻ｔ93においてインバータ２４の回路
しきい値であるＶthより下回るとＯＵＴ端子における出
力信号は“Ｈ”から“Ｌ”へと変化する。ここで、図１
０より、入力パルスの幅と出力パルスの幅とが異なって
いることが理解される。こりが従来のロウパスフィルタ
の第２の問題点である。
【００１１】さらに、インバータのしきい値を調整でき
たと仮定しても、従来のロウパスフィルタはＣＲ回路の
抵抗値及び容量値をやや大きくしなくてはならないとい
う問題があった。これが第３の問題点である。
たと仮定しても、従来のロウパスフィルタはＣＲ回路の
抵抗値及び容量値をやや大きくしなくてはならないとい
う問題があった。これが第３の問題点である。
【００１２】
【発明が解決しようとする課題】上述したように、従来
の論理回路におけるロウパスフィルタはしきい値が１／
２・Ｖccからずれると、通過最小パルス幅が“Ｈ”パル
スと“Ｌ”パルスとで異なる、また、通過パルスにおい
ても、パルス幅が“Ｈ”パルスと“Ｌ”パルスとで異な
る、十分長い入力パルスにおいても入力パルス幅と出力
パルス幅が一致しない、回路のチップ上の占有面積が大
きくなる等の問題点が存在した。
の論理回路におけるロウパスフィルタはしきい値が１／
２・Ｖccからずれると、通過最小パルス幅が“Ｈ”パル
スと“Ｌ”パルスとで異なる、また、通過パルスにおい
ても、パルス幅が“Ｈ”パルスと“Ｌ”パルスとで異な
る、十分長い入力パルスにおいても入力パルス幅と出力
パルス幅が一致しない、回路のチップ上の占有面積が大
きくなる等の問題点が存在した。
【００１３】本発明は上記欠点を除去することを目的と
し、通過最小パルス幅が“Ｈ”パルスと“Ｌ”パルスと
で等しく、かつ、通過パルスにおいても、パルス幅が
“Ｈ”パルスと“Ｌ”パルスとで等しく、十分長い入力
パルスにおいても入力パルス幅と出力パルス幅が一致
し、比較的チップ上の占有面積が小さいロウパスフィル
タを提供することを目的とする。
し、通過最小パルス幅が“Ｈ”パルスと“Ｌ”パルスと
で等しく、かつ、通過パルスにおいても、パルス幅が
“Ｈ”パルスと“Ｌ”パルスとで等しく、十分長い入力
パルスにおいても入力パルス幅と出力パルス幅が一致
し、比較的チップ上の占有面積が小さいロウパスフィル
タを提供することを目的とする。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明においては、入力端子及び出力端子と、入力
端子に接続され、この入力端子に与えられる信号と同相
の第１の信号及び逆相の第２の信号とを出力する相補信
号発生回路と、第１の信号が入力される第１のＣＲ回路
と、第２の信号が入力される第２のＣＲ回路と、出力端
子に接続されたフリップフロップ回路と、第１のＣＲ回
路の出力に接続されその出力信号を所定のしきい値で検
出し、この検出結果に応じてフリップフロップ回路をセ
ットするセット回路と、第２のＣＲ回路の出力に接続さ
れその出力信号をセット回路と等しいしきい値で検出
し、この検出結果に応じてフリップフロップ回路をリセ
ットするリセット回路とを具備することを特徴とするロ
ウパスフィルタを提供する。ここで、セット回路及びリ
セット回路のしきい値は電源電位と接地電位との中間の
電位よりも低く設定されている。また、セット回路のセ
ット動作とリセット回路のリセット動作とが競合するこ
との無いように設定されている。
に、本発明においては、入力端子及び出力端子と、入力
端子に接続され、この入力端子に与えられる信号と同相
の第１の信号及び逆相の第２の信号とを出力する相補信
号発生回路と、第１の信号が入力される第１のＣＲ回路
と、第２の信号が入力される第２のＣＲ回路と、出力端
子に接続されたフリップフロップ回路と、第１のＣＲ回
路の出力に接続されその出力信号を所定のしきい値で検
出し、この検出結果に応じてフリップフロップ回路をセ
ットするセット回路と、第２のＣＲ回路の出力に接続さ
れその出力信号をセット回路と等しいしきい値で検出
し、この検出結果に応じてフリップフロップ回路をリセ
ットするリセット回路とを具備することを特徴とするロ
ウパスフィルタを提供する。ここで、セット回路及びリ
セット回路のしきい値は電源電位と接地電位との中間の
電位よりも低く設定されている。また、セット回路のセ
ット動作とリセット回路のリセット動作とが競合するこ
との無いように設定されている。
【００１５】より詳細には、本発明のロウパスフィルタ
は、入力端子と、入力端子に接続され、この入力端子に
与えられる信号と同相の第１の信号を第１の端子に出力
し、逆相の第２の信号を第２の端子に出力する相補信号
発生回路と、第１の端子に入力端子が接続され、ＣＲ遅
延出力を第３の端子に出力する第１のＣＲ回路と、第２
の端子に入力端子が接続され、ＣＲ遅延出力を第４の端
子に出力する第２のＣＲ回路と、出力端子と、出力端子
に接続されたフリップフロップ回路と、フリップフロッ
プ回路の一端と電源電位の与えられる端子との間に接続
された第１のＭＯＳトランジスタと、フリップフロップ
回路の一端と接地電位の与えられる端子との間に接続さ
れた第２のＭＯＳトランジスタと、第３の端子の電位が
所定電位以下の時に第１のＭＯＳトランジスタを導通さ
せる第１の手段と、第４の端子の電位が所定電位以下の
時に第２のＭＯＳトランジスタを導通させる第２の手段
とから構成される。第１のＭＯＳトランジスタはＰ型Ｍ
ＯＳトランジスタであり、第１の手段は偶数段のインバ
ータ回路であり、第２のＭＯＳトランジスタはＮ型ＭＯ
Ｓトランジスタであり前記第２の手段は奇数段のインバ
ータ回路であるまた、別の実施例において提供するロウ
パスフィルタは、入力端子と、入力端子に接続され、こ
の入力端子に与えられる信号と逆相の第１の信号を第１
の端子に出力し、同相の第２の信号を第２の端子に出力
する相補信号発生回路と、第１の端子に入力端子が接続
され、ＣＲ遅延出力を第３の端子に出力する第１のＣＲ
回路と、第２の端子に入力端子が接続され、ＣＲ遅延出
力を第４の端子に出力する第２のＣＲ回路と、出力端子
と、出力端子に接続されたフリップフロップ回路と、フ
リップフロップ回路の一端と接地電位の与えられる端子
との間に接続された第１のＭＯＳトランジスタと、フリ
ップフロップ回路の他端と接地電位の与えられる端子と
の間に接続された第２のＭＯＳトランジスタと、第３の
端子の電位が所定電位以上の時に第１のＭＯＳトランジ
スタを導通させる第１の手段と、第４の端子の電位が所
定電位以上の時に第２のＭＯＳトランジスタを導通させ
る第２の手段とから構成される。第１のＭＯＳトランジ
スタはＰ型ＭＯＳトランジスタであり、第１の手段は奇
数段のインバータ回路であり、第２のＭＯＳトランジス
タはＮ型ＭＯＳトランジスタであり第２の手段は偶数段
のインバータ回路である。
は、入力端子と、入力端子に接続され、この入力端子に
与えられる信号と同相の第１の信号を第１の端子に出力
し、逆相の第２の信号を第２の端子に出力する相補信号
発生回路と、第１の端子に入力端子が接続され、ＣＲ遅
延出力を第３の端子に出力する第１のＣＲ回路と、第２
の端子に入力端子が接続され、ＣＲ遅延出力を第４の端
子に出力する第２のＣＲ回路と、出力端子と、出力端子
に接続されたフリップフロップ回路と、フリップフロッ
プ回路の一端と電源電位の与えられる端子との間に接続
された第１のＭＯＳトランジスタと、フリップフロップ
回路の一端と接地電位の与えられる端子との間に接続さ
れた第２のＭＯＳトランジスタと、第３の端子の電位が
所定電位以下の時に第１のＭＯＳトランジスタを導通さ
せる第１の手段と、第４の端子の電位が所定電位以下の
時に第２のＭＯＳトランジスタを導通させる第２の手段
とから構成される。第１のＭＯＳトランジスタはＰ型Ｍ
ＯＳトランジスタであり、第１の手段は偶数段のインバ
ータ回路であり、第２のＭＯＳトランジスタはＮ型ＭＯ
Ｓトランジスタであり前記第２の手段は奇数段のインバ
ータ回路であるまた、別の実施例において提供するロウ
パスフィルタは、入力端子と、入力端子に接続され、こ
の入力端子に与えられる信号と逆相の第１の信号を第１
の端子に出力し、同相の第２の信号を第２の端子に出力
する相補信号発生回路と、第１の端子に入力端子が接続
され、ＣＲ遅延出力を第３の端子に出力する第１のＣＲ
回路と、第２の端子に入力端子が接続され、ＣＲ遅延出
力を第４の端子に出力する第２のＣＲ回路と、出力端子
と、出力端子に接続されたフリップフロップ回路と、フ
リップフロップ回路の一端と接地電位の与えられる端子
との間に接続された第１のＭＯＳトランジスタと、フリ
ップフロップ回路の他端と接地電位の与えられる端子と
の間に接続された第２のＭＯＳトランジスタと、第３の
端子の電位が所定電位以上の時に第１のＭＯＳトランジ
スタを導通させる第１の手段と、第４の端子の電位が所
定電位以上の時に第２のＭＯＳトランジスタを導通させ
る第２の手段とから構成される。第１のＭＯＳトランジ
スタはＰ型ＭＯＳトランジスタであり、第１の手段は奇
数段のインバータ回路であり、第２のＭＯＳトランジス
タはＮ型ＭＯＳトランジスタであり第２の手段は偶数段
のインバータ回路である。
【００１６】また、さらに別の実施例において提供する
ロウパスフィルタは、入力端子と、入力端子に接続さ
れ、この入力端子に与えられる信号と同相の第１の信号
を第１の端子に出力し、逆相の第２の信号を第２の端子
に出力する相補信号発生回路と、第１の端子に入力端子
が接続され、ＣＲ遅延出力を第３の端子に出力する第１
のＣＲ回路と、第２の端子に入力端子が接続され、ＣＲ
遅延出力を第４の端子に出力する第２のＣＲ回路と、出
力端子と、出力端子に接続されたフリップフロップ回路
と、フリップフロップ回路の一端と接地電位の与えられ
る端子との間に接続された第１のＭＯＳトランジスタ
と、フリップフロップ回路の他端と接地電位の与えられ
る端子との間に接続された第２のＭＯＳトランジスタ
と、第３の端子の電位が所定電位以下の時に第１のＭＯ
Ｓトランジスタを導通させる第１の手段と、第４の端子
の電位が所定電位以下の時に第２のＭＯＳトランジスタ
を導通させる第２の手段とから構成される。第１のＭＯ
ＳトランジスタはＮ型ＭＯＳトランジスタであり、第１
の手段は奇数段のインバータ回路であり、第２のＭＯＳ
トランジスタはＮ型ＭＯＳトランジスタであり第２の手
段は奇数段のインバータ回路である。
ロウパスフィルタは、入力端子と、入力端子に接続さ
れ、この入力端子に与えられる信号と同相の第１の信号
を第１の端子に出力し、逆相の第２の信号を第２の端子
に出力する相補信号発生回路と、第１の端子に入力端子
が接続され、ＣＲ遅延出力を第３の端子に出力する第１
のＣＲ回路と、第２の端子に入力端子が接続され、ＣＲ
遅延出力を第４の端子に出力する第２のＣＲ回路と、出
力端子と、出力端子に接続されたフリップフロップ回路
と、フリップフロップ回路の一端と接地電位の与えられ
る端子との間に接続された第１のＭＯＳトランジスタ
と、フリップフロップ回路の他端と接地電位の与えられ
る端子との間に接続された第２のＭＯＳトランジスタ
と、第３の端子の電位が所定電位以下の時に第１のＭＯ
Ｓトランジスタを導通させる第１の手段と、第４の端子
の電位が所定電位以下の時に第２のＭＯＳトランジスタ
を導通させる第２の手段とから構成される。第１のＭＯ
ＳトランジスタはＮ型ＭＯＳトランジスタであり、第１
の手段は奇数段のインバータ回路であり、第２のＭＯＳ
トランジスタはＮ型ＭＯＳトランジスタであり第２の手
段は奇数段のインバータ回路である。
【００１７】さらに、本発明では、入力端子及び出力端
子と、入力端子に接続され、この入力端子に与えられる
信号と同相の第１の信号及び逆相の第２の信号とを出力
する相補信号発生回路と、第１の信号が入力される第１
のＣＲ回路と、第２の信号が入力される第２のＣＲ回路
と、出力端子に接続され、第1 のＣＲ回路の出力により
セットされ、第２のＣＲ回路の出力によりリセットされ
るフリップフロップ回路とを具備することを特徴とする
ロウパスフィルタを提供する。
子と、入力端子に接続され、この入力端子に与えられる
信号と同相の第１の信号及び逆相の第２の信号とを出力
する相補信号発生回路と、第１の信号が入力される第１
のＣＲ回路と、第２の信号が入力される第２のＣＲ回路
と、出力端子に接続され、第1 のＣＲ回路の出力により
セットされ、第２のＣＲ回路の出力によりリセットされ
るフリップフロップ回路とを具備することを特徴とする
ロウパスフィルタを提供する。
【００１８】以上のように構成することにより、通過最
小パルス幅が“Ｈ”パルスと“Ｌ”パルスとで等しく、
かつ、通過パルスにおいても、パルス幅が“Ｈ”パルス
と“Ｌ”パルスとで等しく、十分長い入力パルスにおい
ても入力パルス幅と出力パルス幅が一致し、比較的チッ
プ上の占有面積が小さいロウパスフィルタを提供でき
る。
小パルス幅が“Ｈ”パルスと“Ｌ”パルスとで等しく、
かつ、通過パルスにおいても、パルス幅が“Ｈ”パルス
と“Ｌ”パルスとで等しく、十分長い入力パルスにおい
ても入力パルス幅と出力パルス幅が一致し、比較的チッ
プ上の占有面積が小さいロウパスフィルタを提供でき
る。
【００１９】
【発明の実施の形態】続いて、本発明の最良の実施形態
を図面を参照して説明する。図１は本発明の実施例であ
る。図1 に示すとおり、本発明のロウパスフィルタは、
入力端子ＩＮ、出力端子ＯＵＴ、相補信号発生回路１
０、ＣＲ回路１１、１２、セット回路１４、リセット回
路１３、及びフリップフロップ回路１５から構成され
る。
を図面を参照して説明する。図１は本発明の実施例であ
る。図1 に示すとおり、本発明のロウパスフィルタは、
入力端子ＩＮ、出力端子ＯＵＴ、相補信号発生回路１
０、ＣＲ回路１１、１２、セット回路１４、リセット回
路１３、及びフリップフロップ回路１５から構成され
る。
【００２０】相補信号発生回路１０は入力端子ＩＮに接
続され、この入力端子に与えられる信号と同相の信号及
び逆相の信号とを出力する。この回路はインバータ回路
１、２より構成される。
続され、この入力端子に与えられる信号と同相の信号及
び逆相の信号とを出力する。この回路はインバータ回路
１、２より構成される。
【００２１】ＣＲ回路１１、１２はそれぞれ抵抗Ｒ1 、
Ｒ2 、容量素子Ｃ1 、Ｃ2 から構成され、ＣＲ積分回路
を構成している。フリップフロップ回路１５は出力端子
ＯＵＴに接続され、逆並列接続されたインバータ回路
６、７より構成される。
Ｒ2 、容量素子Ｃ1 、Ｃ2 から構成され、ＣＲ積分回路
を構成している。フリップフロップ回路１５は出力端子
ＯＵＴに接続され、逆並列接続されたインバータ回路
６、７より構成される。
【００２２】セット回路１４はＣＲ回路１２の出力に接
続され、その出力信号を所定のしきい値Ｖthで検出し、
この検出結果に応じてフリップフロップ回路１５をセッ
トする。この回路は電源電位Ｖccが印加される端子とフ
リップフロップの出力側端子との間に接続されたＰ型Ｍ
ＯＳトランジスタＱ1 及びこのゲートを制御する偶数段
のインバータ回路３、４から構成される。
続され、その出力信号を所定のしきい値Ｖthで検出し、
この検出結果に応じてフリップフロップ回路１５をセッ
トする。この回路は電源電位Ｖccが印加される端子とフ
リップフロップの出力側端子との間に接続されたＰ型Ｍ
ＯＳトランジスタＱ1 及びこのゲートを制御する偶数段
のインバータ回路３、４から構成される。
【００２３】リセット回路１３はＣＲ回路１１の出力に
接続されその出力信号をセット回路と等しいしきい値Ｖ
thで検出し、この検出結果に応じてフリップフロップ回
路をリセットする。この回路は接地電位Ｖccが印加され
る端子とフリップフロップの出力側端子との間に接続さ
れたＮ型ＭＯＳトランジスタＱ2 及びこのゲートを制御
する奇数段のインバータ回路５から構成される。
接続されその出力信号をセット回路と等しいしきい値Ｖ
thで検出し、この検出結果に応じてフリップフロップ回
路をリセットする。この回路は接地電位Ｖccが印加され
る端子とフリップフロップの出力側端子との間に接続さ
れたＮ型ＭＯＳトランジスタＱ2 及びこのゲートを制御
する奇数段のインバータ回路５から構成される。
【００２４】以上の構成のロウパスフィルタにおいて、
ＭＯＳトランジスタＱ2 及びＱ1 が同時に同通する（す
なわちセット動作とリセット動作の競合）のを防ぐた
め、セット回路１４及びリセット回路１３の初段のイン
バータ３、５のしきい値Ｖthは電源電位Ｖccと接地電位
Ｖccとの中間の電位よりも低く設定されている。
ＭＯＳトランジスタＱ2 及びＱ1 が同時に同通する（す
なわちセット動作とリセット動作の競合）のを防ぐた
め、セット回路１４及びリセット回路１３の初段のイン
バータ３、５のしきい値Ｖthは電源電位Ｖccと接地電位
Ｖccとの中間の電位よりも低く設定されている。
【００２５】続いて、図１の回路の動作を説明する。図
２はパルス幅の異なる３種類の“Ｈ”パルスを入力した
ときの各ノードの電位を示している。
２はパルス幅の異なる３種類の“Ｈ”パルスを入力した
ときの各ノードの電位を示している。
【００２６】時刻ｔ20において入力信号（ＩＮ）が
“Ｌ”から“Ｈ”へと立ち上がる。これに応じて、ノー
ドａの電位は“Ｈ”から“Ｌ”へ、ノードｂの電位は
“Ｌ”から“Ｈ”へ変化する。またノードｃの電位は
“Ｈ”から徐々に“Ｌ”へと変化し、ノードｄの電位は
“Ｌ”から徐々に“Ｈ”へと変化する。続いて、時刻ｔ
21において、ノードｄの電位がインバータ３、５のしき
い値Ｖthを超えると、ノードｆの電位は“Ｈ”から
“Ｌ”へと変化する。続いて、時刻ｔ22において、入力
信号（ＩＮ）が“Ｈ”から“Ｌ”へと立ち下がる。これ
に応じて、ノードａの電位は“Ｌ”から“Ｈ”へ、ノー
ドｂの電位は“Ｈ”から“Ｌ”へ変化する。また、ノー
ドｃの電位は徐々に“Ｈ”側へと変化し、ノードｄの電
位は徐々に“Ｌ”側へと変化する。続いて、時刻ｔ23に
おいて、ノードｄの電位がしきい値はＶthより下がる
と、ノードｆの電位は“Ｌ”から“Ｈ”へと変化する。
“Ｌ”から“Ｈ”へと立ち上がる。これに応じて、ノー
ドａの電位は“Ｈ”から“Ｌ”へ、ノードｂの電位は
“Ｌ”から“Ｈ”へ変化する。またノードｃの電位は
“Ｈ”から徐々に“Ｌ”へと変化し、ノードｄの電位は
“Ｌ”から徐々に“Ｈ”へと変化する。続いて、時刻ｔ
21において、ノードｄの電位がインバータ３、５のしき
い値Ｖthを超えると、ノードｆの電位は“Ｈ”から
“Ｌ”へと変化する。続いて、時刻ｔ22において、入力
信号（ＩＮ）が“Ｈ”から“Ｌ”へと立ち下がる。これ
に応じて、ノードａの電位は“Ｌ”から“Ｈ”へ、ノー
ドｂの電位は“Ｈ”から“Ｌ”へ変化する。また、ノー
ドｃの電位は徐々に“Ｈ”側へと変化し、ノードｄの電
位は徐々に“Ｌ”側へと変化する。続いて、時刻ｔ23に
おいて、ノードｄの電位がしきい値はＶthより下がる
と、ノードｆの電位は“Ｌ”から“Ｈ”へと変化する。
【００２７】続いて、時刻ｔ24において入力信号（Ｉ
Ｎ）が“Ｌ”から“Ｈ”へと立ち上がる。これに応じ
て、ノードａの電位は“Ｈ”から“Ｌ”へ、ノードｂの
電位は“Ｌ”から“Ｈ”へ変化する。また、ノードｃの
電位は“Ｈ”から徐々に“Ｌ”へと変化し、ノードｄの
電位は“Ｌ”から徐々に“Ｈ”へと変化する。続いて、
時刻ｔ24において、ノードｄの電位がしきい値Ｖthを超
えると、ノードｆの電位は“Ｈ”から“Ｌ”へと変化す
る。続いて、時刻ｔ26において、ノードｃの電位がしき
い値Ｖthよりも低くなると、ノードｅの電位が“Ｈ”か
ら“Ｌ”へと変化する。これによりＭＯＳトランジスタ
Ｑ1 がオンし、フリップフロップ回路１５が反転し、出
力信号（ＯＵＴ）は“Ｌ”から“Ｈ”へと変化する。続
いて、時刻ｔ27において、入力信号（ＩＮ）が“Ｈ”か
ら“Ｌ”へと立ち下がる。これに応じて、ノードａの電
位は“Ｌ”から“Ｈ”へ、ノードｂの電位は“Ｈ”から
“Ｌ”へ変化する。また、ノードｃの電位は徐々に
“Ｈ”側へと変化し、ノードｄの電位は徐々に“Ｌ”側
へと変化する。続いて、時刻ｔ28において、ノードｃの
電位がしきい値Ｖthを超えると、ノードｅの電位は
“Ｌ”から“Ｈ”へと変化する。続いて、時刻ｔ29にお
いて、ノードｄの電位がしきい値Ｖthより下がると、ノ
ードｆの電位は“Ｌ”から“Ｈ”へと変化する。これに
よりＭＯＳトランジスタＱ2 がオンし、フリップフロッ
プ回路１５が反転し、出力信号（ＯＵＴ）は“Ｈ”から
“Ｌ”へと変化する。
Ｎ）が“Ｌ”から“Ｈ”へと立ち上がる。これに応じ
て、ノードａの電位は“Ｈ”から“Ｌ”へ、ノードｂの
電位は“Ｌ”から“Ｈ”へ変化する。また、ノードｃの
電位は“Ｈ”から徐々に“Ｌ”へと変化し、ノードｄの
電位は“Ｌ”から徐々に“Ｈ”へと変化する。続いて、
時刻ｔ24において、ノードｄの電位がしきい値Ｖthを超
えると、ノードｆの電位は“Ｈ”から“Ｌ”へと変化す
る。続いて、時刻ｔ26において、ノードｃの電位がしき
い値Ｖthよりも低くなると、ノードｅの電位が“Ｈ”か
ら“Ｌ”へと変化する。これによりＭＯＳトランジスタ
Ｑ1 がオンし、フリップフロップ回路１５が反転し、出
力信号（ＯＵＴ）は“Ｌ”から“Ｈ”へと変化する。続
いて、時刻ｔ27において、入力信号（ＩＮ）が“Ｈ”か
ら“Ｌ”へと立ち下がる。これに応じて、ノードａの電
位は“Ｌ”から“Ｈ”へ、ノードｂの電位は“Ｈ”から
“Ｌ”へ変化する。また、ノードｃの電位は徐々に
“Ｈ”側へと変化し、ノードｄの電位は徐々に“Ｌ”側
へと変化する。続いて、時刻ｔ28において、ノードｃの
電位がしきい値Ｖthを超えると、ノードｅの電位は
“Ｌ”から“Ｈ”へと変化する。続いて、時刻ｔ29にお
いて、ノードｄの電位がしきい値Ｖthより下がると、ノ
ードｆの電位は“Ｌ”から“Ｈ”へと変化する。これに
よりＭＯＳトランジスタＱ2 がオンし、フリップフロッ
プ回路１５が反転し、出力信号（ＯＵＴ）は“Ｈ”から
“Ｌ”へと変化する。
【００２８】続いて、時刻ｔ30において入力信号（Ｉ
Ｎ）が“Ｌ”から“Ｈ”へと立ち上がる。これに応じ
て、ノードａの電位は“Ｈ”から“Ｌ”へ、ノードｂの
電位は“Ｌ”から“Ｈ”へ変化する。また、ノードｃの
電位は“Ｈ”から徐々に“Ｌ”へと変化し、ノードｄの
電位は“Ｌ”から徐々に“Ｈ”へと変化する。続いて、
時刻ｔ31において、ノードｄの電位がしきい値Ｖthを超
えると、ノードｆの電位は“Ｈ”から“Ｌ”へと変化す
る。続いて、時刻ｔ32において、ノードｃの電位がしき
い値Ｖthよりも低くなると、ノードｅの電位が“Ｈ”か
ら“Ｌ”へと変化する。これによりＭＯＳトランジスタ
Ｑ1 がオンし、フリップフロップ回路１５が反転し、出
力信号（ＯＵＴ）は“Ｌ”から“Ｈ”へと変化する。続
いて、時刻ｔ33において、入力信号（ＩＮ）が“Ｈ”か
ら“Ｌ”へと立ち下がる。これに応じて、ノードａの電
位は“Ｌ”から“Ｈ”へ、ノードｂの電位は“Ｈ”から
“Ｌ”へ変化する。また、ノードｃの電位は徐々に
“Ｈ”側へと変化し、ノードｄの電位は徐々に“Ｌ”側
へと変化する。続いて、時刻ｔ34において、ノードｃの
電位がしきい値Ｖthを超えると、ノードｅの電位は
“Ｌ”から“Ｈ”へと変化する。続いて、時刻ｔ35にお
いて、ノードｄの電位がしきい値Ｖthより下がると、ノ
ードｆの電位は“Ｌ”から“Ｈ”へと変化する。これに
よりＭＯＳトランジスタＱ2 がオンし、フリップフロッ
プ回路１５が反転し、出力信号（ＯＵＴ）は“Ｈ”から
“Ｌ”へと変化する。
Ｎ）が“Ｌ”から“Ｈ”へと立ち上がる。これに応じ
て、ノードａの電位は“Ｈ”から“Ｌ”へ、ノードｂの
電位は“Ｌ”から“Ｈ”へ変化する。また、ノードｃの
電位は“Ｈ”から徐々に“Ｌ”へと変化し、ノードｄの
電位は“Ｌ”から徐々に“Ｈ”へと変化する。続いて、
時刻ｔ31において、ノードｄの電位がしきい値Ｖthを超
えると、ノードｆの電位は“Ｈ”から“Ｌ”へと変化す
る。続いて、時刻ｔ32において、ノードｃの電位がしき
い値Ｖthよりも低くなると、ノードｅの電位が“Ｈ”か
ら“Ｌ”へと変化する。これによりＭＯＳトランジスタ
Ｑ1 がオンし、フリップフロップ回路１５が反転し、出
力信号（ＯＵＴ）は“Ｌ”から“Ｈ”へと変化する。続
いて、時刻ｔ33において、入力信号（ＩＮ）が“Ｈ”か
ら“Ｌ”へと立ち下がる。これに応じて、ノードａの電
位は“Ｌ”から“Ｈ”へ、ノードｂの電位は“Ｈ”から
“Ｌ”へ変化する。また、ノードｃの電位は徐々に
“Ｈ”側へと変化し、ノードｄの電位は徐々に“Ｌ”側
へと変化する。続いて、時刻ｔ34において、ノードｃの
電位がしきい値Ｖthを超えると、ノードｅの電位は
“Ｌ”から“Ｈ”へと変化する。続いて、時刻ｔ35にお
いて、ノードｄの電位がしきい値Ｖthより下がると、ノ
ードｆの電位は“Ｌ”から“Ｈ”へと変化する。これに
よりＭＯＳトランジスタＱ2 がオンし、フリップフロッ
プ回路１５が反転し、出力信号（ＯＵＴ）は“Ｈ”から
“Ｌ”へと変化する。
【００２９】以上説明したように、図１の回路では、２
つのＣＲ回路１１、１２を同時に動作させ、その２つの
出力のうち、しきい値Ｖthとクロスする時点が遅い方の
出力によりフリップフロップ回路１５を反転させてい
る。つまり、入力信号が“Ｌ”から“Ｈ”へと変化する
ときはＣＲ回路１２の出力により、逆に入力信号が
“Ｈ”から“Ｌ”へと変化するときはＣＲ回路１１の出
力により律速される。何れにしても、図２より容易に見
て取れるように、図１の回路は所定パルス幅以下のパス
ルを通過させず、ロウパスフィルタとしての動作を行っ
ていることがわかる。
つのＣＲ回路１１、１２を同時に動作させ、その２つの
出力のうち、しきい値Ｖthとクロスする時点が遅い方の
出力によりフリップフロップ回路１５を反転させてい
る。つまり、入力信号が“Ｌ”から“Ｈ”へと変化する
ときはＣＲ回路１２の出力により、逆に入力信号が
“Ｈ”から“Ｌ”へと変化するときはＣＲ回路１１の出
力により律速される。何れにしても、図２より容易に見
て取れるように、図１の回路は所定パルス幅以下のパス
ルを通過させず、ロウパスフィルタとしての動作を行っ
ていることがわかる。
【００３０】続いて、図３を用いて、“Ｈ”パルスと
“Ｌ”パスルとの両者において、通過パルスの幅が等し
くなることを示す。はじめに“Ｈ”パルスを入力した場
合について説明する。時刻ｔ40において入力信号（Ｉ
Ｎ）が“Ｌ”から“Ｈ”へと立ち上がる。これに応じ
て、ノードａの電位は“Ｈ”から“Ｌ”へ、ノードｂの
電位は“Ｌ”から“Ｈ”へ変化する。また、ノードｃの
電位は“Ｈ”から徐々に“Ｌ”へと変化し、ノードｄの
電位は“Ｌ”から徐々に“Ｈ”へと変化する。続いて、
時刻ｔ41において、ノードｄの電位がしきい値Ｖthを超
えると、ノードｆの電位は“Ｈ”から“Ｌ”へと変化す
る。続いて、時刻ｔ42において、ノードｃの電位がしき
い値Ｖthよりも低くなると、ノードｅの電位が“Ｈ”か
ら“Ｌ”へと変化する。これによりＭＯＳトランジスタ
Ｑ1 がオンし、フリップフロップ回路１５が反転し、出
力信号（ＯＵＴ）は“Ｌ”から“Ｈ”へと変化する。続
いて、時刻ｔ43において、入力信号（ＩＮ）が“Ｈ”か
ら“Ｌ”へと立ち下がる。これに応じて、ノードａの電
位は“Ｌ”から“Ｈ”へ、ノードｂの電位は“Ｈ”から
“Ｌ”へ変化する。また、ノードｃの電位は徐々に
“Ｈ”側へと変化し、ノードｄの電位は徐々に“Ｌ”側
へと変化する。続いて、時刻ｔ44において、ノードｃの
電位がしきい値Ｖthを超えると、ノードｅの電位は
“Ｌ”から“Ｈ”へと変化する。続いて、時刻ｔ45にお
いて、ノードｄの電位がしきい値Ｖthより下がると、ノ
ードｆの電位は“Ｌ”から“Ｈ”へと変化する。これに
よりＭＯＳトランジスタＱ2 がオンし、フリップフロッ
プ回路１５が反転し、出力信号（ＯＵＴ）は“Ｈ”から
“Ｌ”へと変化する。
“Ｌ”パスルとの両者において、通過パルスの幅が等し
くなることを示す。はじめに“Ｈ”パルスを入力した場
合について説明する。時刻ｔ40において入力信号（Ｉ
Ｎ）が“Ｌ”から“Ｈ”へと立ち上がる。これに応じ
て、ノードａの電位は“Ｈ”から“Ｌ”へ、ノードｂの
電位は“Ｌ”から“Ｈ”へ変化する。また、ノードｃの
電位は“Ｈ”から徐々に“Ｌ”へと変化し、ノードｄの
電位は“Ｌ”から徐々に“Ｈ”へと変化する。続いて、
時刻ｔ41において、ノードｄの電位がしきい値Ｖthを超
えると、ノードｆの電位は“Ｈ”から“Ｌ”へと変化す
る。続いて、時刻ｔ42において、ノードｃの電位がしき
い値Ｖthよりも低くなると、ノードｅの電位が“Ｈ”か
ら“Ｌ”へと変化する。これによりＭＯＳトランジスタ
Ｑ1 がオンし、フリップフロップ回路１５が反転し、出
力信号（ＯＵＴ）は“Ｌ”から“Ｈ”へと変化する。続
いて、時刻ｔ43において、入力信号（ＩＮ）が“Ｈ”か
ら“Ｌ”へと立ち下がる。これに応じて、ノードａの電
位は“Ｌ”から“Ｈ”へ、ノードｂの電位は“Ｈ”から
“Ｌ”へ変化する。また、ノードｃの電位は徐々に
“Ｈ”側へと変化し、ノードｄの電位は徐々に“Ｌ”側
へと変化する。続いて、時刻ｔ44において、ノードｃの
電位がしきい値Ｖthを超えると、ノードｅの電位は
“Ｌ”から“Ｈ”へと変化する。続いて、時刻ｔ45にお
いて、ノードｄの電位がしきい値Ｖthより下がると、ノ
ードｆの電位は“Ｌ”から“Ｈ”へと変化する。これに
よりＭＯＳトランジスタＱ2 がオンし、フリップフロッ
プ回路１５が反転し、出力信号（ＯＵＴ）は“Ｈ”から
“Ｌ”へと変化する。
【００３１】続いて、“Ｌ”パルスを入力した場合につ
いて説明する。時刻ｔ46において入力信号（ＩＮ）が
“Ｈ”から“Ｌ”へと立ち下がる。これに応じて、ノー
ドａの電位は“Ｌ”から“Ｈ”へ、ノードｂの電位は
“Ｈ”から“Ｌ”へ変化する。また、ノードｃの電位は
“Ｌ”から徐々に“Ｈ”へと変化し、ノードｄの電位は
“Ｈ”から徐々に“Ｌ”へと変化する。続いて、時刻ｔ
47において、ノードｃの電位がしきい値Ｖthを超える
と、ノードえの電位は“Ｌ”から“Ｈ”へと変化する。
続いて、時刻ｔ48において、ノードｄの電位がしきい値
Ｖthよりも低くなると、ノードｆの電位が“Ｌ”から
“Ｈ”へと変化する。これによりＭＯＳトランジスタＱ
2 がオンし、フリップフロップ回路１５が反転し、出力
信号（ＯＵＴ）は“Ｈ”から“Ｌ”へと変化する。ここ
で、注意すべきことは、時刻ｔ46からｔ48までの時間間
隔はｔ40からｔ42までの時間間隔と等しいことである。
続いて、時刻ｔ49において、入力信号（ＩＮ）が“Ｌ”
から“Ｈ”へと立ち上がる。これに応じて、ノードａの
電位は“Ｈ”から“Ｌ”へ、ノードｂの電位は“Ｌ”か
ら“Ｈ”へ変化する。また、ノードｃの電位は徐々に
“Ｌ”側へと変化し、ノードｄの電位は徐々に“Ｈ”側
へと変化する。続いて、時刻ｔ50において、ノードｄの
電位がしきい値Ｖthを超えると、ノードｆの電位は
“Ｈ”から“Ｌ”へと変化する。続いて、時刻ｔ51にお
いて、ノードｃの電位がしきい値Ｖthより下がると、ノ
ードｅの電位は“Ｈ”から“Ｌ”へと変化する。これに
よりＭＯＳトランジスタＱ1 がオンし、フリップフロッ
プ回路１５が反転し、出力信号（ＯＵＴ）は“Ｌ”から
“Ｈ”へと変化する。ここで、注意すべきことは、時刻
ｔ49からｔ51までの時間間隔はｔ40からｔ42までの時間
間隔及びｔ46からｔ48までの時間間隔と等しいことであ
る。
いて説明する。時刻ｔ46において入力信号（ＩＮ）が
“Ｈ”から“Ｌ”へと立ち下がる。これに応じて、ノー
ドａの電位は“Ｌ”から“Ｈ”へ、ノードｂの電位は
“Ｈ”から“Ｌ”へ変化する。また、ノードｃの電位は
“Ｌ”から徐々に“Ｈ”へと変化し、ノードｄの電位は
“Ｈ”から徐々に“Ｌ”へと変化する。続いて、時刻ｔ
47において、ノードｃの電位がしきい値Ｖthを超える
と、ノードえの電位は“Ｌ”から“Ｈ”へと変化する。
続いて、時刻ｔ48において、ノードｄの電位がしきい値
Ｖthよりも低くなると、ノードｆの電位が“Ｌ”から
“Ｈ”へと変化する。これによりＭＯＳトランジスタＱ
2 がオンし、フリップフロップ回路１５が反転し、出力
信号（ＯＵＴ）は“Ｈ”から“Ｌ”へと変化する。ここ
で、注意すべきことは、時刻ｔ46からｔ48までの時間間
隔はｔ40からｔ42までの時間間隔と等しいことである。
続いて、時刻ｔ49において、入力信号（ＩＮ）が“Ｌ”
から“Ｈ”へと立ち上がる。これに応じて、ノードａの
電位は“Ｈ”から“Ｌ”へ、ノードｂの電位は“Ｌ”か
ら“Ｈ”へ変化する。また、ノードｃの電位は徐々に
“Ｌ”側へと変化し、ノードｄの電位は徐々に“Ｈ”側
へと変化する。続いて、時刻ｔ50において、ノードｄの
電位がしきい値Ｖthを超えると、ノードｆの電位は
“Ｈ”から“Ｌ”へと変化する。続いて、時刻ｔ51にお
いて、ノードｃの電位がしきい値Ｖthより下がると、ノ
ードｅの電位は“Ｈ”から“Ｌ”へと変化する。これに
よりＭＯＳトランジスタＱ1 がオンし、フリップフロッ
プ回路１５が反転し、出力信号（ＯＵＴ）は“Ｌ”から
“Ｈ”へと変化する。ここで、注意すべきことは、時刻
ｔ49からｔ51までの時間間隔はｔ40からｔ42までの時間
間隔及びｔ46からｔ48までの時間間隔と等しいことであ
る。
【００３２】以上説明したように、本発明によれば、回
路しきい値の値がばらついても、パルス幅の等しい
“Ｈ”パルス及び“Ｌ”パルスを入力すると、その出力
パスル幅は“Ｈ”パルスの場合と“Ｌ”パルスの場合と
で等しくなる。さらに、図３より判るように、入力パル
ス幅が十分に長いと、回路しきい値の値がばらついて
も、入力パスル幅と出力パルス幅とが等しくなる。これ
は“Ｈ”パルス及び“Ｌ”パルスに関わらずあてはま
る。そして、Ｖthは０＜ Ｖth ＜１／２・Ｖccの範囲
で設定すればよいので、従来のように１／２・Ｖccに厳
密に一致させる必要はない。
路しきい値の値がばらついても、パルス幅の等しい
“Ｈ”パルス及び“Ｌ”パルスを入力すると、その出力
パスル幅は“Ｈ”パルスの場合と“Ｌ”パルスの場合と
で等しくなる。さらに、図３より判るように、入力パル
ス幅が十分に長いと、回路しきい値の値がばらついて
も、入力パスル幅と出力パルス幅とが等しくなる。これ
は“Ｈ”パルス及び“Ｌ”パルスに関わらずあてはま
る。そして、Ｖthは０＜ Ｖth ＜１／２・Ｖccの範囲
で設定すればよいので、従来のように１／２・Ｖccに厳
密に一致させる必要はない。
【００３３】なお、図１に示す回路の具体的な回路パラ
メータは以下通りである。インバータ回路１、２、４を
構成するＰ型ＭＯＳトランジスタのＷ／Ｌ（ゲート幅／
ゲート長：単位μｍ）は８．０／０．９、Ｎ型ＭＯＳト
ランジスタのＷ／Ｌは４．０／０．８である。また、イ
ンバータ回路３、５はしきい値を１／２・Ｖccより低く
するため、Ｐ型ＭＯＳトランジスタのＷ／Ｌは４．０／
０．９、Ｎ型ＭＯＳトランジスタのＷ／Ｌは８．０／
０．８である。ＭＯＳトランジスタＱ1 のＷ／Ｌは８．
０／０．９、ＭＯＳトランジスタＱ2 のＷ／Ｌは４．０
／０．８である。さらに、フリップフロップ回路１５を
構成するインバータ回路６、７は容易に反転し易くする
ため、Ｐ型ＭＯＳトランジスタのＷ／Ｌは４．０／４．
０、Ｎ型ＭＯＳトランジスタのＷ／Ｌも４．０／４．０
である。また、抵抗素子Ｒ1 、Ｒ2の抵抗値は約１２Ｋ
オーム、容量素子Ｃ1 、Ｃ2 の容量値は約１ｐＦであ
る。以上のように構成することによりインバータ回路
３、５のしきい値は電源電圧５Ｖに対し１．５Ｖとな
り、通過最狭パルスの幅は１０ｎｍ程度となる。
メータは以下通りである。インバータ回路１、２、４を
構成するＰ型ＭＯＳトランジスタのＷ／Ｌ（ゲート幅／
ゲート長：単位μｍ）は８．０／０．９、Ｎ型ＭＯＳト
ランジスタのＷ／Ｌは４．０／０．８である。また、イ
ンバータ回路３、５はしきい値を１／２・Ｖccより低く
するため、Ｐ型ＭＯＳトランジスタのＷ／Ｌは４．０／
０．９、Ｎ型ＭＯＳトランジスタのＷ／Ｌは８．０／
０．８である。ＭＯＳトランジスタＱ1 のＷ／Ｌは８．
０／０．９、ＭＯＳトランジスタＱ2 のＷ／Ｌは４．０
／０．８である。さらに、フリップフロップ回路１５を
構成するインバータ回路６、７は容易に反転し易くする
ため、Ｐ型ＭＯＳトランジスタのＷ／Ｌは４．０／４．
０、Ｎ型ＭＯＳトランジスタのＷ／Ｌも４．０／４．０
である。また、抵抗素子Ｒ1 、Ｒ2の抵抗値は約１２Ｋ
オーム、容量素子Ｃ1 、Ｃ2 の容量値は約１ｐＦであ
る。以上のように構成することによりインバータ回路
３、５のしきい値は電源電圧５Ｖに対し１．５Ｖとな
り、通過最狭パルスの幅は１０ｎｍ程度となる。
【００３４】上記パラメータを変更することにより、動
作を調整することが可能である。例えば、入力のパルス
幅と出力のパルス幅とを等しくしつつ、遅延時間を長く
するためには、インバータ回路３、５の回路しきい値Ｖ
thを低く設定すれば良い。この例を図４を参照して説明
する。
作を調整することが可能である。例えば、入力のパルス
幅と出力のパルス幅とを等しくしつつ、遅延時間を長く
するためには、インバータ回路３、５の回路しきい値Ｖ
thを低く設定すれば良い。この例を図４を参照して説明
する。
【００３５】時刻ｔ61において入力信号（ＩＮ）が
“Ｌ”から“Ｈ”へと立ち上がる。これに応じて、ノー
ドａの電位は“Ｈ”から“Ｌ”へ、ノードｂの電位は
“Ｌ”から“Ｈ”へ変化する。またノードｃの電位は
“Ｈ”から徐々に“Ｌ”へと変化し、ノードｄの電位は
“Ｌ”から徐々に“Ｈ”へと変化する。続いて、時刻ｔ
62において、ノードｄの電位がインバータ３、５のしき
い値Ｖthを超えると、ノードｆの電位は“Ｈ”から
“Ｌ”へと変化する。続いて、時刻ｔ63において、入力
信号（ＩＮ）が“Ｈ”から“Ｌ”へと立ち下がる。これ
に応じて、ノードａの電位は“Ｌ”から“Ｈ”へ、ノー
ドｂの電位は“Ｈ”から“Ｌ”へ変化する。また、ノー
ドｃの電位は徐々に“Ｈ”側へと変化し、ノードｄの電
位は徐々に“Ｌ”側へと変化する。続いて、時刻ｔ64に
おいて、ノードｄの電位がしきい値はＶthより下がる
と、ノードｆの電位は“Ｌ”から“Ｈ”へと変化する。
ここでは図示の通り出力パルスはフィルタリングされて
いる。
“Ｌ”から“Ｈ”へと立ち上がる。これに応じて、ノー
ドａの電位は“Ｈ”から“Ｌ”へ、ノードｂの電位は
“Ｌ”から“Ｈ”へ変化する。またノードｃの電位は
“Ｈ”から徐々に“Ｌ”へと変化し、ノードｄの電位は
“Ｌ”から徐々に“Ｈ”へと変化する。続いて、時刻ｔ
62において、ノードｄの電位がインバータ３、５のしき
い値Ｖthを超えると、ノードｆの電位は“Ｈ”から
“Ｌ”へと変化する。続いて、時刻ｔ63において、入力
信号（ＩＮ）が“Ｈ”から“Ｌ”へと立ち下がる。これ
に応じて、ノードａの電位は“Ｌ”から“Ｈ”へ、ノー
ドｂの電位は“Ｈ”から“Ｌ”へ変化する。また、ノー
ドｃの電位は徐々に“Ｈ”側へと変化し、ノードｄの電
位は徐々に“Ｌ”側へと変化する。続いて、時刻ｔ64に
おいて、ノードｄの電位がしきい値はＶthより下がる
と、ノードｆの電位は“Ｌ”から“Ｈ”へと変化する。
ここでは図示の通り出力パルスはフィルタリングされて
いる。
【００３６】続いて、時刻ｔ65において入力信号（Ｉ
Ｎ）が“Ｌ”から“Ｈ”へと立ち上がる。これに応じ
て、ノードａの電位は“Ｈ”から“Ｌ”へ、ノードｂの
電位は“Ｌ”から“Ｈ”へ変化する。また、ノードｃの
電位は“Ｈ”から徐々に“Ｌ”へと変化し、ノードｄの
電位は“Ｌ”から徐々に“Ｈ”へと変化する。続いて、
時刻ｔ66において、ノードｄの電位がしきい値Ｖthを超
えると、ノードｆの電位は“Ｈ”から“Ｌ”へと変化す
る。続いて、時刻ｔ67において、ノードｃの電位がしき
い値Ｖthよりも低くなると、ノードｅの電位が“Ｈ”か
ら“Ｌ”へと変化する。これによりＭＯＳトランジスタ
Ｑ1 がオンし、フリップフロップ回路１５が反転し、出
力信号（ＯＵＴ）は“Ｌ”から“Ｈ”へと変化する。続
いて、時刻ｔ68において、入力信号（ＩＮ）が“Ｈ”か
ら“Ｌ”へと立ち下がる。これに応じて、ノードａの電
位は“Ｌ”から“Ｈ”へ、ノードｂの電位は“Ｈ”から
“Ｌ”へ変化する。また、ノードｃの電位は徐々に
“Ｈ”側へと変化し、ノードｄの電位は徐々に“Ｌ”側
へと変化する。続いて、時刻ｔ69において、ノードｃの
電位がしきい値Ｖthを超えると、ノードｅの電位は
“Ｌ”から“Ｈ”へと変化する。続いて、時刻ｔ76にお
いて、ノードｄの電位がしきい値Ｖthより下がると、ノ
ードｆの電位は“Ｌ”から“Ｈ”へと変化する。これに
よりＭＯＳトランジスタＱ2 がオンし、フリップフロッ
プ回路１５が反転し、出力信号（ＯＵＴ）は“Ｈ”から
“Ｌ”へと変化する。図４より容易にみてとれるよう
に、Ｖthが低く設定されているため、ノードｃの電位が
降下しＶthとクロスする迄時間が長くなり、その結果入
力パルスの立ち上がりから出力パルスの立ち上がり迄の
時間は長くなる。同時に、ノードｄの電位が降下しＶth
とクロスする迄時間が長くなるので、入力パルスの立ち
下がりから出力パルスの立ち下がり迄の時間も長くな
る。
Ｎ）が“Ｌ”から“Ｈ”へと立ち上がる。これに応じ
て、ノードａの電位は“Ｈ”から“Ｌ”へ、ノードｂの
電位は“Ｌ”から“Ｈ”へ変化する。また、ノードｃの
電位は“Ｈ”から徐々に“Ｌ”へと変化し、ノードｄの
電位は“Ｌ”から徐々に“Ｈ”へと変化する。続いて、
時刻ｔ66において、ノードｄの電位がしきい値Ｖthを超
えると、ノードｆの電位は“Ｈ”から“Ｌ”へと変化す
る。続いて、時刻ｔ67において、ノードｃの電位がしき
い値Ｖthよりも低くなると、ノードｅの電位が“Ｈ”か
ら“Ｌ”へと変化する。これによりＭＯＳトランジスタ
Ｑ1 がオンし、フリップフロップ回路１５が反転し、出
力信号（ＯＵＴ）は“Ｌ”から“Ｈ”へと変化する。続
いて、時刻ｔ68において、入力信号（ＩＮ）が“Ｈ”か
ら“Ｌ”へと立ち下がる。これに応じて、ノードａの電
位は“Ｌ”から“Ｈ”へ、ノードｂの電位は“Ｈ”から
“Ｌ”へ変化する。また、ノードｃの電位は徐々に
“Ｈ”側へと変化し、ノードｄの電位は徐々に“Ｌ”側
へと変化する。続いて、時刻ｔ69において、ノードｃの
電位がしきい値Ｖthを超えると、ノードｅの電位は
“Ｌ”から“Ｈ”へと変化する。続いて、時刻ｔ76にお
いて、ノードｄの電位がしきい値Ｖthより下がると、ノ
ードｆの電位は“Ｌ”から“Ｈ”へと変化する。これに
よりＭＯＳトランジスタＱ2 がオンし、フリップフロッ
プ回路１５が反転し、出力信号（ＯＵＴ）は“Ｈ”から
“Ｌ”へと変化する。図４より容易にみてとれるよう
に、Ｖthが低く設定されているため、ノードｃの電位が
降下しＶthとクロスする迄時間が長くなり、その結果入
力パルスの立ち上がりから出力パルスの立ち上がり迄の
時間は長くなる。同時に、ノードｄの電位が降下しＶth
とクロスする迄時間が長くなるので、入力パルスの立ち
下がりから出力パルスの立ち下がり迄の時間も長くな
る。
【００３７】この様に、本発明において、Ｖthが低けれ
ばそれだけ遅延時間が長くなり、逆に遅延時間が一定で
あれば、Ｒ・Ｃ等の回路定数が小さくてすむ。この結
果、回路の占有面積が大幅に縮小されるため、各種の用
途に好適である。
ばそれだけ遅延時間が長くなり、逆に遅延時間が一定で
あれば、Ｒ・Ｃ等の回路定数が小さくてすむ。この結
果、回路の占有面積が大幅に縮小されるため、各種の用
途に好適である。
【００３８】以上のように構成することにより、本発明
においては、通過最小パルス幅が“Ｈ”パルスと“Ｌ”
パルスとで等しく、かつ、通過パルスにおいても、パル
ス幅が“Ｈ”パルスと“Ｌ”パルスとで等しく、十分長
い入力パルスにおいても入力パルス幅と出力パルス幅が
一致し、比較的チップ上の占有面積が小さいロウパスフ
ィルタを提供できる。
においては、通過最小パルス幅が“Ｈ”パルスと“Ｌ”
パルスとで等しく、かつ、通過パルスにおいても、パル
ス幅が“Ｈ”パルスと“Ｌ”パルスとで等しく、十分長
い入力パルスにおいても入力パルス幅と出力パルス幅が
一致し、比較的チップ上の占有面積が小さいロウパスフ
ィルタを提供できる。
【００３９】続いて、本発明の変形例を示す。図５
（ａ）に本発明の第1 の変形例を示す。インバータ５
３、５４の回路しきい値Ｖthを１／２・Ｖcc ＜ Ｖth
＜ Ｖccの範囲で設定するために構成した回路であ
る。インバータ５１、５２、５３、５４、５５、５６、
５７及び抵抗素子Ｒ3 、Ｒ4 、容量素子Ｃ3 、Ｃ4 、Ｐ
型ＭＯＳトランジスタＱ51、Ｎ型ＭＯＳトランジスタＱ
52等から構成される。インバータ５１、５２は相補信号
発生回路を構成する。インバータ５３及びＰ型ＭＯＳト
ランジスタＱ51はセット回路を構成し、インバータ５
４、５５、Ｎ型ＭＯＳトランジスタＱ52はリセット回路
を構成する。この回路でも図1 の実施例とほぼ同様の動
作をするが、図１の実施例ではインバータ３、５のしき
い値を低く調整するためにＰ型ＭＯＳトランジスタと、
これとほぼ同じ程度の大きさのＮ型ＭＯＳトランジスタ
とを直列接続してインバータ３、５を構成できたのに対
し、図５（ａ）の回路は逆にインバータ５３、５４の回
路しきい値Ｖthを１／２・Ｖcc ＜ Ｖth ＜ Ｖccの
範囲で設定する必要があり、インバータの面積が大きく
なるという問題がある。逆に言えばこれは図１の回路の
利点でもある。
（ａ）に本発明の第1 の変形例を示す。インバータ５
３、５４の回路しきい値Ｖthを１／２・Ｖcc ＜ Ｖth
＜ Ｖccの範囲で設定するために構成した回路であ
る。インバータ５１、５２、５３、５４、５５、５６、
５７及び抵抗素子Ｒ3 、Ｒ4 、容量素子Ｃ3 、Ｃ4 、Ｐ
型ＭＯＳトランジスタＱ51、Ｎ型ＭＯＳトランジスタＱ
52等から構成される。インバータ５１、５２は相補信号
発生回路を構成する。インバータ５３及びＰ型ＭＯＳト
ランジスタＱ51はセット回路を構成し、インバータ５
４、５５、Ｎ型ＭＯＳトランジスタＱ52はリセット回路
を構成する。この回路でも図1 の実施例とほぼ同様の動
作をするが、図１の実施例ではインバータ３、５のしき
い値を低く調整するためにＰ型ＭＯＳトランジスタと、
これとほぼ同じ程度の大きさのＮ型ＭＯＳトランジスタ
とを直列接続してインバータ３、５を構成できたのに対
し、図５（ａ）の回路は逆にインバータ５３、５４の回
路しきい値Ｖthを１／２・Ｖcc ＜ Ｖth ＜ Ｖccの
範囲で設定する必要があり、インバータの面積が大きく
なるという問題がある。逆に言えばこれは図１の回路の
利点でもある。
【００４０】図５（ｂ）に本発明の第２の変形例を示
す。インバータ６３、６４の回路しきい値Ｖthは０ ＜
Ｖth ＜ １／２・Ｖccの範囲である。さらに、イン
バータ回路の個数も少なくなっており、セット回路にＮ
型ＭＯＳトランジスタを用いることができる。回路構成
は、図示するように、インバータ６１、６２、６３、６
４、６６、６７、抵抗素子Ｒ5 、Ｒ6 、容量素子Ｃ5 、
Ｃ6 、Ｎ型ＭＯＳトランジスタＱ53、Ｑ54等から構成さ
れる。インバータ６１、６２は相補信号発生回路を構成
する。インバータ６３及びＮ型ＭＯＳトランジスタＱ53
セット回路を構成し、インバータ６４及びＮ型ＭＯＳト
ランジスタＱ54はリセット回路を構成する。以上のよう
に構成すると、非常に小面積でロウパスフィルタが実現
できる。
す。インバータ６３、６４の回路しきい値Ｖthは０ ＜
Ｖth ＜ １／２・Ｖccの範囲である。さらに、イン
バータ回路の個数も少なくなっており、セット回路にＮ
型ＭＯＳトランジスタを用いることができる。回路構成
は、図示するように、インバータ６１、６２、６３、６
４、６６、６７、抵抗素子Ｒ5 、Ｒ6 、容量素子Ｃ5 、
Ｃ6 、Ｎ型ＭＯＳトランジスタＱ53、Ｑ54等から構成さ
れる。インバータ６１、６２は相補信号発生回路を構成
する。インバータ６３及びＮ型ＭＯＳトランジスタＱ53
セット回路を構成し、インバータ６４及びＮ型ＭＯＳト
ランジスタＱ54はリセット回路を構成する。以上のよう
に構成すると、非常に小面積でロウパスフィルタが実現
できる。
【００４１】続いて、本発明の第３の変形例を図６
（ａ）を参照して示す。このロウパスフィルタは、入力
端子ＩＮ、出力端子ＯＵＴ、相補信号発生回路１０１、
ＣＲ回路１０２、１０３、及びフリップフロップ回路１
０４から構成される。
（ａ）を参照して示す。このロウパスフィルタは、入力
端子ＩＮ、出力端子ＯＵＴ、相補信号発生回路１０１、
ＣＲ回路１０２、１０３、及びフリップフロップ回路１
０４から構成される。
【００４２】相補信号発生回路１０１は入力端子ＩＮに
接続され、この入力端子に与えられる信号と同相の信号
及び逆相の信号とを出力する。この回路はインバータ回
路７１、７２より構成される。
接続され、この入力端子に与えられる信号と同相の信号
及び逆相の信号とを出力する。この回路はインバータ回
路７１、７２より構成される。
【００４３】ＣＲ回路１０２、１０３はそれぞれ抵抗Ｒ
７、Ｒ８、容量素子Ｃ７、Ｃ８から構成され、ＣＲ積分
回路を構成している。フリップフロップ回路１０４は出
力端子ＯＵＴに接続され、インバータ回路７４、７５と
２つのＮＯＲ回路７６、７７より構成される。
７、Ｒ８、容量素子Ｃ７、Ｃ８から構成され、ＣＲ積分
回路を構成している。フリップフロップ回路１０４は出
力端子ＯＵＴに接続され、インバータ回路７４、７５と
２つのＮＯＲ回路７６、７７より構成される。
【００４４】以上の構成のロウパスフィルタにおいても
インバータ７４、７５のしきい値Ｖthは電源電位Ｖccと
接地電位Ｖccとの中間の電位よりも低く設定されてい
る。続いて、本発明の第４の変形例を図６（ｂ）を参照
して示す。このロウパスフィルタは、入力端子ＩＮ、出
力端子ＯＵＴ、相補信号発生回路１０５、ＣＲ回路１０
６、１０７、及びフリップフロップ回路１０８から構成
される。
インバータ７４、７５のしきい値Ｖthは電源電位Ｖccと
接地電位Ｖccとの中間の電位よりも低く設定されてい
る。続いて、本発明の第４の変形例を図６（ｂ）を参照
して示す。このロウパスフィルタは、入力端子ＩＮ、出
力端子ＯＵＴ、相補信号発生回路１０５、ＣＲ回路１０
６、１０７、及びフリップフロップ回路１０８から構成
される。
【００４５】相補信号発生回路１０５は入力端子ＩＮに
接続され、この入力端子に与えられる信号と同相の信号
及び逆相の信号とを出力する。この回路はインバータ回
路８１、８２より構成される。
接続され、この入力端子に与えられる信号と同相の信号
及び逆相の信号とを出力する。この回路はインバータ回
路８１、８２より構成される。
【００４６】ＣＲ回路１０６、１０７はそれぞれ抵抗Ｒ
９、Ｒ１０、容量素子Ｃ９、Ｃ１０から構成され、ＣＲ
積分回路を構成している。フリップフロップ回路１０８
は出力端子ＯＵＴに接続され、２つのＮＡＮＤ回路８
６、８７より構成される。
９、Ｒ１０、容量素子Ｃ９、Ｃ１０から構成され、ＣＲ
積分回路を構成している。フリップフロップ回路１０８
は出力端子ＯＵＴに接続され、２つのＮＡＮＤ回路８
６、８７より構成される。
【００４７】以上の構成のロウパスフィルタにおいても
ＮＡＮＤ回路８６、８７の入力段しきい値Ｖthは電源電
位Ｖccと接地電位Ｖccとの中間の電位よりも低く設定さ
れている。
ＮＡＮＤ回路８６、８７の入力段しきい値Ｖthは電源電
位Ｖccと接地電位Ｖccとの中間の電位よりも低く設定さ
れている。
【００４８】
【発明の効果】以上述べたように、本発明を用いると、
通過最小パルス幅が“Ｈ”パルスと“Ｌ”パルスとで等
しく、かつ、通過パルスにおいても、パルス幅が“Ｈ”
パルスと“Ｌ”パルスとで等しく、十分長い入力パルス
においても入力パルス幅と出力パルス幅が一致し、比較
的チップ上の占有面積が小さいロウパスフィルタを提供
できる。
通過最小パルス幅が“Ｈ”パルスと“Ｌ”パルスとで等
しく、かつ、通過パルスにおいても、パルス幅が“Ｈ”
パルスと“Ｌ”パルスとで等しく、十分長い入力パルス
においても入力パルス幅と出力パルス幅が一致し、比較
的チップ上の占有面積が小さいロウパスフィルタを提供
できる。
【図１】本発明の実施例のロウパスフィルタの回路図で
ある。
ある。
【図２】本発明の実施例のロウパスフィルタの動作波形
図である。
図である。
【図３】本発明の実施例のロウパスフィルタの動作波形
図である。
図である。
【図４】本発明の実施例のロウパスフィルタの動作波形
図である。
図である。
【図５】本発明のロウパスフィルタの変形例である。
【図６】本発明のロウパスフィルタの変形例である。
【図７】従来のロウパスフィルタの回路図である。
【図８】従来のロウパスフィルタの動作波形図である。
【図９】従来のロウパスフィルタの動作波形図である。
【図１０】従来のロウパスフィルタの動作波形図であ
る。
る。
１、２、３、４、５、６、７…インバータ回路， １０…相補信号発生回路， １１、１２…ＣＲ回路， １３…リセット回路， １４…セット回路， １５…フリップフロップ回路， Ｒ…抵抗素子， Ｃ…容量素子， Ｑ…ＭＯＳトランジスタ，
Claims (10)
- 【請求項１】入力端子及び出力端子と、 前記入力端子に接続され、この入力端子に与えられる信
号と同相の第１の信号及び逆相の第２の信号とを出力す
る相補信号発生回路と、 前記第１の信号が入力される第１のＣＲ回路と、 前記第２の信号が入力される第２のＣＲ回路と、 前記出力端子に接続されたフリップフロップ回路と、 前記第１のＣＲ回路の出力に接続されその出力信号を所
定のしきい値で検出し、この検出結果に応じて前記フリ
ップフロップ回路をセットするセット回路と、 前記第２のＣＲ回路の出力に接続されその出力信号を前
記セット回路と等しいしきい値で検出し、この検出結果
に応じて前記フリップフロップ回路をリセットするリセ
ット回路とを具備することを特徴とするロウパスフィル
タ。 - 【請求項２】前記セット回路及び前記リセット回路のし
きい値は電源電位と接地電位との中間の電位よりも低く
設定されていることを特徴とする請求項１記載のロウパ
スフィルタ。 - 【請求項３】前記セット回路のセット動作と前記リセッ
ト回路のリセット動作とが競合することの無いように設
定されていることを特徴とする請求項１記載のロウパス
フィルタ。 - 【請求項４】入力端子と、 前記入力端子に接続され、この入力端子に与えられる信
号と同相の第１の信号を第１の端子に出力し、逆相の第
２の信号を第２の端子に出力する相補信号発生回路と、 前記第１の端子に入力端子が接続され、ＣＲ遅延出力を
第３の端子に出力する第１のＣＲ回路と、 前記第２の端子に入力端子が接続され、ＣＲ遅延出力を
第４の端子に出力する第２のＣＲ回路と、 出力端子と、 前記出力端子に接続されたフリップフロップ回路と、 前記フリップフロップ回路の一端と電源電位の与えられ
る端子との間に接続された第１のＭＯＳトランジスタ
と、 前記フリップフロップ回路の前記一端と接地電位の与え
られる端子との間に接続された第２のＭＯＳトランジス
タと、 前記第３の端子の電位が所定電位以下の時に前記第１の
ＭＯＳトランジスタを導通させる第１の手段と、 前記第４の端子の電位が前記所定電位以下の時に前記第
２のＭＯＳトランジスタを導通させる第２の手段とから
構成されることを特徴とするロウパスフィルタ。 - 【請求項５】前記第１のＭＯＳトランジスタはＰ型ＭＯ
Ｓトランジスタであり、前記第１の手段は偶数段のイン
バータ回路であり、前記第２のＭＯＳトランジスタはＮ
型ＭＯＳトランジスタであり前記第２の手段は奇数段の
インバータ回路であることを特徴とする請求項４記載の
ロウパスフィルタ。 - 【請求項６】入力端子と、 前記入力端子に接続され、この入力端子に与えられる信
号と逆相の第１の信号を第１の端子に出力し、同相の第
２の信号を第２の端子に出力する相補信号発生回路と、 前記第１の端子に入力端子が接続され、ＣＲ遅延出力を
第３の端子に出力する第１のＣＲ回路と、 前記第２の端子に入力端子が接続され、ＣＲ遅延出力を
第４の端子に出力する第２のＣＲ回路と、 出力端子と、 前記出力端子に接続されたフリップフロップ回路と、 前記フリップフロップ回路の一端と接地電位の与えられ
る端子との間に接続された第１のＭＯＳトランジスタ
と、 前記フリップフロップ回路の他端と前記接地電位の与え
られる端子との間に接続された第２のＭＯＳトランジス
タと、 前記第３の端子の電位が所定電位以上の時に前記第１の
ＭＯＳトランジスタを導通させる第１の手段と、 前記第４の端子の電位が前記所定電位以上の時に前記第
２のＭＯＳトランジスタを導通させる第２の手段とから
構成されることを特徴とするロウパスフィルタ。 - 【請求項７】前記第１のＭＯＳトランジスタはＰ型ＭＯ
Ｓトランジスタであり、前記第１の手段は奇数段のイン
バータ回路であり、前記第２のＭＯＳトランジスタはＮ
型ＭＯＳトランジスタであり前記第２の手段は偶数段の
インバータ回路であることを特徴とする請求項６記載の
ロウパスフィルタ。 - 【請求項８】入力端子と、 前記入力端子に接続され、この入力端子に与えられる信
号と同相の第１の信号を第１の端子に出力し、逆相の第
２の信号を第２の端子に出力する相補信号発生回路と、 前記第１の端子に入力端子が接続され、ＣＲ遅延出力を
第３の端子に出力する第１のＣＲ回路と、 前記第２の端子に入力端子が接続され、ＣＲ遅延出力を
第４の端子に出力する第２のＣＲ回路と、 出力端子と、 前記出力端子に接続されたフリップフロップ回路と、 前記フリップフロップ回路の一端と接地電位の与えられ
る端子との間に接続された第１のＭＯＳトランジスタ
と、 前記フリップフロップ回路の他端と前記接地電位の与え
られる端子との間に接続された第２のＭＯＳトランジス
タと、 前記第３の端子の電位が所定電位以下の時に前記第１の
ＭＯＳトランジスタを導通させる第１の手段と、 前記第４の端子の電位が前記所定電位以下の時に前記第
２のＭＯＳトランジスタを導通させる第２の手段とから
構成されることを特徴とするロウパスフィルタ。 - 【請求項９】前記第１のＭＯＳトランジスタはＮ型ＭＯ
Ｓトランジスタであり、前記第１の手段は奇数段のイン
バータ回路であり、前記第２のＭＯＳトランジスタはＮ
型ＭＯＳトランジスタであり前記第２の手段は奇数段の
インバータ回路であることを特徴とする請求項８記載の
ロウパスフィルタ。 - 【請求項１０】入力端子及び出力端子と、 前記入力端子に接続され、この入力端子に与えられる信
号と同相の第１の信号及び逆相の第２の信号とを出力す
る相補信号発生回路と、 前記第１の信号が入力される第１のＣＲ回路と、 前記第２の信号が入力される第２のＣＲ回路と、 前記出力端子に接続され、前記第1 のＣＲ回路の出力に
よりセットされ、前記第２のＣＲ回路の出力によりリセ
ットされるフリップフロップ回路とを具備することを特
徴とするロウパスフィルタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7254781A JPH0998074A (ja) | 1995-10-02 | 1995-10-02 | ロウパスフィルタ |
| KR1019960043652A KR100243488B1 (ko) | 1995-10-02 | 1996-10-02 | 로우 패스 필터 |
| TW085112025A TW307065B (ja) | 1995-10-02 | 1996-10-02 | |
| US08/720,580 US5834968A (en) | 1995-10-02 | 1996-10-02 | Low pass filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7254781A JPH0998074A (ja) | 1995-10-02 | 1995-10-02 | ロウパスフィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0998074A true JPH0998074A (ja) | 1997-04-08 |
Family
ID=17269800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7254781A Pending JPH0998074A (ja) | 1995-10-02 | 1995-10-02 | ロウパスフィルタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5834968A (ja) |
| JP (1) | JPH0998074A (ja) |
| KR (1) | KR100243488B1 (ja) |
| TW (1) | TW307065B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2813460B1 (fr) * | 2000-08-24 | 2003-01-24 | St Microelectronics Sa | Circuit de filtrage de signaux logiques parasites |
| US6956420B2 (en) * | 2003-09-30 | 2005-10-18 | Intel Corporation | Duty cycle compensation in clock circuit |
| JP2005198240A (ja) * | 2003-12-09 | 2005-07-21 | Mitsubishi Electric Corp | 半導体回路 |
| US7629828B1 (en) * | 2007-04-27 | 2009-12-08 | Zilog, Inc. | Glitch-free clock multiplexer that provides an output clock signal based on edge detection |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4137504A (en) * | 1977-08-12 | 1979-01-30 | Digital Equipment Corporation | Digital filter |
-
1995
- 1995-10-02 JP JP7254781A patent/JPH0998074A/ja active Pending
-
1996
- 1996-10-02 KR KR1019960043652A patent/KR100243488B1/ko not_active IP Right Cessation
- 1996-10-02 US US08/720,580 patent/US5834968A/en not_active Expired - Lifetime
- 1996-10-02 TW TW085112025A patent/TW307065B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970024541A (ko) | 1997-05-30 |
| TW307065B (ja) | 1997-06-01 |
| US5834968A (en) | 1998-11-10 |
| KR100243488B1 (ko) | 2000-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3650186B2 (ja) | 半導体装置および比較回路 | |
| JP3756961B2 (ja) | 半導体メモリ装置のチップ初期化信号発生回路 | |
| JP6084764B2 (ja) | 半導体装置 | |
| US5157278A (en) | Substrate voltage generator for semiconductor device | |
| US6980034B2 (en) | Adaptive, self-calibrating, low noise output driver | |
| EP2957985B1 (en) | Control circuit and control system | |
| JPH01200819A (ja) | メモリ集積回路 | |
| JPH0998074A (ja) | ロウパスフィルタ | |
| JP2021129255A (ja) | パルス信号送信回路 | |
| US6346835B1 (en) | Power-on reset signal preparing circuit | |
| US20110166819A1 (en) | Differential sr flip-flop | |
| US11074847B2 (en) | Switch timing controlling circuit, switch timing controlling method and display device | |
| JP2002033653A (ja) | 信号レベル変換回路およびそれを備える半導体装置 | |
| US10475507B1 (en) | Single-ended reading circuit | |
| JP2014011677A (ja) | 遅延回路 | |
| KR960006376B1 (ko) | 어드레스 천이 검출회로 | |
| JPH07303035A (ja) | 電圧オンリセット回路 | |
| US10454458B2 (en) | Latch circuit and comparator circuit | |
| JPH07262781A (ja) | 半導体集積回路 | |
| JPH03102911A (ja) | クロック信号発生回路 | |
| JPH07131308A (ja) | クロックスキュー抑制回路 | |
| JPH01123517A (ja) | シュミットトリガ回路 | |
| JPH05315544A (ja) | 半導体集積回路装置 | |
| TW202137041A (zh) | 處理電路 | |
| US20150069519A1 (en) | Semiconductor device |