TW307065B - - Google Patents

Download PDF

Info

Publication number
TW307065B
TW307065B TW085112025A TW85112025A TW307065B TW 307065 B TW307065 B TW 307065B TW 085112025 A TW085112025 A TW 085112025A TW 85112025 A TW85112025 A TW 85112025A TW 307065 B TW307065 B TW 307065B
Authority
TW
Taiwan
Prior art keywords
terminal
circuit
output
potential
signal
Prior art date
Application number
TW085112025A
Other languages
English (en)
Original Assignee
Toshiba Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Co Ltd filed Critical Toshiba Co Ltd
Application granted granted Critical
Publication of TW307065B publication Critical patent/TW307065B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46Filters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125Discriminating pulses
    • H03K5/1252Suppression or limitation of noise or interference

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Acoustics & Sound (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Description

經濟部中央樣準局貝工消费合作社印製 A7 _B7_五、發明説明(1 ) 〔發明所屬之技術領域〕 本發明係關於使用在半導髏積證電路之邏輯電路之延 遲電路以至低通濾波器•特別是關於即使內部元件之電路 門檻值偏離,通過之* H#水準脈衝與水準脈衝之 脈衝寬度相等,在输入具有充分長度之脈衝之場合,输出 脈衝之寬度和输入脈衝之宽度相等,甚而佔搛面積小之低 通濾波器。 〔先前之技術〕 先前之低通 、2 2串聯連接 其之输出端連接 給與端子I N之 信號給與端子0 在圖8表示 信號由^ L #往 漸變化成^ Η # 之電路門檻值V V c c ; V s s 之输出信號由' ,输入信號由' 往* 側變化 之電路門檻值V 、L,變化。如 本紙張尺度逋用中國國家梂準(CNS ) Α4规格(210Χ297公釐) 濾波器之構成示於圓7 *把反相電路2 1 ,在其之输出端連接CR «路2 3,更於 反相電路24、25 ·介經如以上之構成 輸 入 信 號 被 延 遲 > 被 延 遲 之 信 號 做 爲 輸 出 U T 〇 圖 7 之 電 路 的 動 作 〇 於 時 刻 t 7 0 输 入 Η Μ 建 立 時 » 端 子 h 之 電 位 由 L m 漸 0 而 且 > 於 時 刻 t 7 1 > 超 過 反 相 器 2 4 t h ( V t h = 2 • 5 V 1 / 2 * = 0 V V C C = 5 V ) 時 9 0 U T 端 子 L • 往 Η 錄 變 化 〇 接著 > 於 時 刻 t 7 2 Η 事 往 % L • 下 降 時 端 子 h 之 電 位 渐 渐 ο 而 且 t 於 時 刻 t 7 3 9 低於 反 相 器 2 4 t h 時 t U T 端 子 之 输 出 信 號 由 Η • 往 以 上 者 « 可 以 理 解 输 入 信 aiH 9/C 被 延 運 〇 (請先閲讀背面之注意事項再填寫本頁)
-4 經濟部中央樣準局貝工消费合作社印掣 A7 B7五、發明説明(2 ) 接著,於時刻t 74,输入信號由往建 立時,端子h之電位由〃渐渐往變化。但是, 在未超過反相器2 4之電路門檻值V t h下,於時刻 t 75,输入信號由、H,往下降時,端子h之霉 位漸渐往'"L#側變化•如以上者,可以理解输入脈衝較 某一宽度窄時,不會把信猇依達至输出端子。如此,圖7 之電路做了低通濾波器之動作。 接著,表示圖7所示電路之問題黏。此爲有因输入脈 衝是脈衝或脈衝,被傳達之最小寬度的脈衝 會不同之問題。此問題產生在反相器電路2 4之電路門檻 值嚴格而言並非1/2 · Vc c,而係依據製造流程上之 原因而變動之場合》圖9表示输入脈衝爲脈衝之場 合(a )以及'•脈衝之場合之例•假定反相器 電路2 4之門檻值稱高之場合。 首先,考慮脈衝被输入之場合,於時刻t 80 ,输入信號由往建立時,端子h之電位由、 L,渐渐往變化。但是,由於反相器24之電路門 檻值V t h成爲稍高之電位之故,於未超過此之下’於時 刻t 8 1 ,输入信號由往、下降時’端子h之 電路漸漸往側變化。如以上而爲之,可了解到規定 寬度之脈衝並未傅達至输出端子。 接著,考嫌和上述之* 脈衝完全相同寬度之 '脈衝被输入之場合。於時刻t 82,输入信號由 往、下降時,端子h之電位由渐渐往變 本纸張尺度適用中國國家操率(CNS ) A4规格(210X297公釐) ~* -5 - (請先W讀背面之注意事項再填寫本頁) ^袁. —訂· 經濟部中央樣準局員工消费合作社印装 307065 A7 _._B7 五、發明説明(3 ) 化。而且,於時刻t83,低於反相器24之電路門檻值 V t h時,OUT端子之输出信號由往、L 〃變化 。接著,於時刻t 84,輸入信號由往、建立 時,端子h之電位渐之往側變化。而且,於時刻 t85,超過反相器24之電路門檻值Vth時,OUT 端子之输出信號由〃往〃變化•如以上而爲之, 即使和上述之脈衝完全相同宽度之'L#脈衝被输 入時,在反相器電路2 4之門楹值稱髙之稱合,可以了解 输入信號會傅達至输出。 如此,先前之低通濾波器之第1的問題點爲會產生因 输入脈衝是·脈衝或'L#脈衝,被傳達之最小寬度 之脈衝會不同之問題•同樣地,即使输出脈衝可被獲得之 ,場合,也會產生以脈衝和脈衝其输出脈衝之 宽度不同之問題* 接著,表示圓7所示電路之第2的問題點*即使在把 某種程度之長度的脈衝输入之場合,有输入脈衝和输出脈 衝之脈衝寬度不同之問題。圓10表示输入脈衝爲*Η" 脈衝之場合之例子•假定反相器m路2 4之門檻值稍高之 場合。 於時刻t 90,输入信號由iL4*往建立時, 端子h之電位由渐渐往變化·而且,於時刻 t 9 1 ,超過反相器24之電路門檻值Vt h時,OUT 端子之输出信號由往變化•接著,於時刻 t 9 2,输入信號由''Η·往下降時,端子h之電 本紙張尺度適用肀國國家橾率(CNS ) A4规格(210X297公釐) * -6 - (請先聞讀背面之注意事項再填寫本頁) V装· 訂 經濟部中央標準局貝工消費合作社印簟 A7 B7__ 五、發明説明(4 ) 位漸漸往•L·側變化。而且,於時刻t 9 3,較反相器 2 4之電路門檻值V t h低時,OUT端子之输出信號由 變化。於此,由圓10,可以了解輸入脈 衝之寬度和輸出脈衝之宽度不同。此爲先前之低通濂波器 之第2的問題點》 再者,即使假定可以調整反相器之門檻值,先前之低 通濾波器有不得不使C R電路之電阻值以及電容值稱大之 問題。此爲第3之問題點》 〔發明欲解決之課題〕 如上所述者,先前之邏輯電路之低通濾波器其門檻值 偏離1/2. Vcc時,存在有 通過最小脈衡宽度於脈衡和'Lf脈衝不同, 又,在通過脈衝中,脈衝宽度於脈衝和'脈衝 亦不同· 於十分長之输入脈衝,输入脈衝宽度和输出脈衝寬度 也不一致。 在電路之晶片上的佔有面積變大· 等之問題點。 本發明以去除上述缺點爲目的,在於提供: 通過最小脈衝宽度於脈衝和iL#脈衝相等, 而且,通過脈衝中,脈衝寬度於脈衝和〃脈衝 也相等, 於十分長之输入脈衝•输入脈衝宽度和输出脈衝宽度 本纸張尺度適用中國國家梂率(CNS > A4规格(210X297公釐) 一 -7 - (請先閱讀背面之注意事項再填寫本頁) 訂 307065 經濟部中央掭準局属工消费合作社印製 A7 B7五、發明説明(5 ) 也一致, 比較上在晶片上之佔有面積小, 之低通濾波器。 〔解決課題用之裝置〕 爲了達成上述目的,於本發明中,提供一種低通濾波 器,其特徵爲具備:输入端子以及輪出端子,及和输入端 子連接,输出和給與此输入端子之信號同相之第1信號以 及反相之第2信猇之相補信號產生電路,以及第1信號被 输入之第1的CR «路,以及第2信號被输入之第2的 C R電路,以及連接在输出端子之觸發電路,以及連接在 第1之CR電路之输出,以規定之門檯值檢出其之输出信 號,因應此檢出結果以設定觸發電路之設定電路,以及連 接在第2之CR電路之輸出,以和設定電路相等之門檻值 檢出其之输出信號,因應此檢出結果以重置觸發電路之重 置電路。於此,設定電路以及重置m路之門檻值,設定爲 較電源電位與接地位之中間的電位還低》又,設定電路之 設定動作和重置電路之重置動作設定成不會有競爭之情形 〇 更詳細而言,本發明之低通濾波器係由:输入端子, 以及連接於輸入端子,把和給與此输入端子之信號同相之 第1的信號輸出於第1之端子,將反相之第2的信號输出 於第2之端子之相補信號產生電路,以及輪入端子連接在 第1之端子,將CR延遲输出输出於第3之端子之第1的 (請先Μ讀背面之注意事項再填寫本頁) 本纸伕尺度逋用中國國家標準(CNS ) Α4规格(210Χ W7公釐) 經濟部中央梂準局貝工消費合作社印¾ A7 _,_B7 _五、發明説明(6 ) C R電路,以及输入端子連接於第2之端子*將c R延遲 输出输出於第4之端子之第2的C R電路,以及输出端子 ,以及連接於输出端子之觸發電路,以及連接在觸發電路 之一端與被給與電源電位之端子之間之第1的MO S電晶 體,以及連接在觸發電路之一端與被給與接地電位之端子 之間之第2的MO S電晶體,以及在第3端子之電位低於 規定電位時,使第1之MO S電晶饅導通之第1之手段, 以及在第4之端子的電位低於規定電位時,使第2之 MO S電晶體導通之第2之手段所構成。第1之MO S電 晶髗爲?型1^10 S電晶鼉,第1之手段爲偶數段之反相器 電路,第2之MO S電晶體爲N型MO S電晶髏,上述第 2之手段爲奇數段之反相器電路。 又,於其他之實施例提供之低通濾波器係由:输入端 子,以及連接在输入端子,把和給與此输入端子之信號反 相之第1的信號输出於第1之端子,將同相之第2的信號 输出於第2之端子之相補信號產生電路,以及输入端子連 接在第1之端子,將CR延遲输出输出於第3之端子之第 1的CR電路,以及输入端子連接在第2之端子,將CR 延遲输出输出於第4之端子之第2的CR電路,以及输出 端子,以及連接於输出端子之觸發電路,以及連接在觸發 電路之一端與被給與接地電位之端子之間之第1的MO S 電晶體•以及連接在觸發電路之另一端與被給與接地電位 之端子之間之第2的MO S電晶體,以及在第3端子之電 位在規定電位以上時,使第1之MO S電晶體導通之第1 本纸張尺度適用中國國家揉準(CNS ) A4规格(210X297公釐) (請先閱讀背面之注f項再填寫本頁) ’^表· 訂 t -9 - A7 B7 經濟部中央橾準局貝工消费合作社印装 五、發明説明(7 ) 之手段,以及在第4之端子的電位高於規定電位以上時, 使第2之MO S電晶體導通之第2之手段所構成。第1之 MO S電晶《爲P型MO S電晶體,第1之手段爲奇數段 之反相器電路,第2之MO S電晶髏爲N型MO S電晶體 ,第2之手段爲偶數段之反相器電路。 又,進而於別的實施例提供之低通濾波器係由:輸入 端子,以及連接於输入端子,把和給與此输入端子之信號 同相之第1的信號输出於第1之端子,將反相之第2的信 號输出於第2之端子之相補信號產生電路,以及输入端子 連接在第1之端子,將CR延遲输出输出於第3之端子之 第1的CR電路,以及输入端子連接於第2之端子,將 C R延遲输出輸出於第4之端子之第2的C R電路*以及 输出端子,以及連接於输出端子之觸發電路,以及連接在 觸發電路之一端與被給與接地電位之端子之間之第1的 MO S電晶體,以及連接在觸發電路之另一端與被給與接 地電位之間之第2的MO S電晶髏,以及在第3之端子之 電位低於規定電位時,使第1之MO S電晶體導通之第1 之手段,以及在第4之端子的電位低於規定電位時,使第 2之MO S電晶體導通之第2之手段所構成•第1之 MO S電晶體爲N型MO S電晶體,第1之手段爲奇數段 之反相器電路,第2之M〇 S電晶髖爲N型MO S電晶體 ,第2之手段爲奇數段之反相器電路。 再者,在本發明中,提供一種低通濾波器,其特黴爲 具備:输入端子以及输出端子,以及連接在输入端子,把 (請先閲讀背面之注意事項再填寫本頁) ,-gi.. 訂 本紙張尺度適用中國國家梯率(CNS M4規格(210X297公釐) -10- A7 B7 經濟部中央橾準扃負工消费合作社印装 五、發明説明(8 ) 和給與此输入端子之信號同相之第1的信號以及反相之第 2的信號輸出之相補信號產生電路,以及第1之信號被輸 入之第1的CR電路,以及第2之信號被输入之第2的 C R電路,以及連接在输出端子,介經第1之CR電路之 输出而被設定,介經第2之CR電路之輸出而被重叠之觸 發電路。 介經如以上之構成,可以提供:通過最小脈衝寬度於 脈衝和脈衝相等,而且,於通過脈衝中,脈 衝寬度於脈衝和脈衝也相等,於十分長之输 入脈衝中,输入脈衝宽度和输出脈衝也一致,比較上晶片 上之占有面稹小之低通濾波器, 〔發明之實施形態〕 接著,參考_面以說明本發明之最好之實施形態。 圖1爲本發明之實施例•如圓1所示者,本發明之低 通濾波器係由:输入端子IN、输出端子OUT、相補信 號產生電路1 0、CR電路1 1 、1 2、設定電路1 4、 重置電路1 3、以及觸發電路1 5所構成· 相補信號產生電路1 0係連接在输入端子I N,將和 給與此輸入端子之信號同相之信號以及反相之信號输出。 此電路由反相器電路12所構成。 CR電路1 1、1 2分別由電阻Rl、R2、電容元 件Cl、C2所構成,構成CR稹分電路· 觸發電路1 5連接在输出端子OUT,由相反並聯連 (請先聞讀背面之注意事項再填寫本頁) 訂 t 本紙張尺度適用中國國家棣率(CNS ) Μ規格(210X297公釐) 11 經濟部中央標準局員工消费合作杜印製 307065 at __B7_ 五、發明説明(9 ) 接之反相器電路6、7所構成。 設定電路1 4連接在CR電路1 2之輸出,以規定之 門檻值V t h檢出其之输出信號,因應此檢出結果以設定 觸發電路1 5 *此電路由連接在電源電位Vc c被施加之 端子與觸發電路之输出側端子之間之P型MO S電晶髏 Q1以及控制其閘極之偶數段的反相器電路3、4所構成 〇 重置電路13連接於CR電路11之输出,以和設定 電路相等之門檻值V t h檢出其之输出信號,因應此檢出 結果以重置觸發電路•此電路由連接在接地電位V s s被 施加之端子與觸發電路之輸出側端子之間之N型MO S電 晶體Q 2以及控制其閘極之奇數段之反相器電路5所構成 〇 於以上之構成之低通濾波器,爲了防止MO S電晶體 Q 2以及Q 1同時通(即設定動作和重置動作之競爭)之 故,設定電路1 4以及重置電路1 3之初段之反相器3、 5之門檻值V t h,被設定成較電源電位V c c與接地電 位Vs s之中間電位還低。 接著,說明圓1之電路之動作。 '/圖2表示输入脈衝宽度不同之3種類的脈衝時 ,各節點之電位。 於時刻t 20,输入信號(IN)由往 建立。因應於此,節點a之電位由* 往變化, 節點b之電位由往、H#變化。又,節點C之電位 本紙張尺度適用中國國家橾準(CNS ) A4规格(2丨0X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 12 - A7 B7 經濟部中央標準局貝工消费合作社印裝 五、發明説明 ( 10) 1 1 由 Η m 渐 渐 往 % L # 變 化 » 節 黏 d 之 電 位 由 % L 0 往 1 1 1 Η 0 變 化 〇 接 著 > 於 時刻 t 2 1 » 節 點 d 之 電 位 超 過 反 相 1 1 器 3 、 5 之 門 檻 值 V t h 時 » 節 點 f 之 電 位 由 % Η 難 往 % 1 I 請 1 I L 0 變 化 〇 接 著 於 時 刻 t 2 2 输 入 信 號 ( I Ν ) 由 % 先 閱 1 讀 1 | Η 離 往 % L 緣 下 降 〇 因 應 於 此 9 節 點 a 之 電 位 由 % L 糠 往 背 A 1 之 1 % Η Μ 變 化 > 節 黏 b 之 電 位 由 %, Η • 往 % L 廖 變 化 0 又 注 泰 節 點 C 之 電 位 渐 渐 往 % Η • 側 變 化 節 點 d 之 電 位 渐 渐 往 % # 1 % L 側 變 化 〇 接 著 於 時 刻 t 2 3 節 黏 d 之 電 位 下 降 填 窝 本 装 I 至 低 於 門 檻 值 V t h 時 節 點 f 之 電 位 由 L • 往 Η 0 頁 1 1 變 化 〇 1 1 V 接 著 於 時 刻 t 2 4 输 入 信 號 ( I N ) 由 % L Μ 往 1 % Η Μ 建 立 〇 因 應 於 此 節 點 a 之 電 位 由 % Η 往 L 訂 1 變 化 節 點 b 之 電 位 由 % L 雔 往 % Η 0 變 化 ο 又 節 點 C | 之 電 位 由 % Η 渐 渐 往 L • 變 化 節 點 d 之 電 位 由 % L I 難 渐 漸 往 % Η 變 化 〇 接 著 於 時 刻 t 2 5 節 點 d 之 電 1 1 位 超 過 門 檻 值 V t h 時 節 點 f 之 甩 位 由 Η 雖 往 % L 離 1 變 (匕 〇 接 .著 於 時 刻 t 2 6 節 點 C 之 電 位 較 門 檻 值 1 1 V t h 低 時 節 點 e 之 電 位 由 % Η • 往 % L 雔 變 化 0 介 經 1 1 如 此 Μ 0 S 電 晶 髋 Q 1 開 觸 發 電 路 1 5 反 轉 輸 出 信 1 . I 號 ( 0 U Τ ) 由 L 難 往 % Η 變 化 〇 接 著 於 時 刻 1 I t 2 7 输 入 信 號 ( I Ν ) 由 % Η 0 往 L • 下 降 〇 因 ntg 應 1 1 I 於 此 節 點 a 之 電 位 由 % L • 往 Η 0 變 化 節 點 b 之 電 I 1 I 位 由 % Η 朦 往 % L m 變 化 〇 又 節 點 C 之 電 位 渐 渐 往 % Η 1 1 m 側 變 化 * 節 黏 d 之 電 位 渐 渐 往 % L 側 變 化 β 接 著 於 1 1 本紙張尺度逋用中國國家揉準(CNS ) A4洗格(210X29?公釐) -13 - A7 B7 經濟部中央橾準局員工消費合作社印製 五、發明説明(11 ) 時刻t 28,節點C之電位超過門楗值Vt h時,節點C 之電位由、1^,往、1"1,變化。接著,於時刻12 9,節 點d之電位下降至低於門檻值V t h時,節點f之電位由 "L"1往變化。介經如此,MOS電晶IIQ2開, 觸發電路1 5反轉,输出信號(OUT)由往 ,變化。 接著,於時刻t 30,輸入信猇(IN)由* L 〃往 建立•因應於此,節點a之電位由·Η/往 變化,節點b之電位由往變化•又,節點C 之電位由渐渐往、L#變化,節點d之電位由 '漸渐往''H#變化•接著,於時刻t 3 1,節黏d之電 位超過門檻值Vt h時,節點f之電位由、H#往、L, 變化·接著,於時刻t 32,節點C之電位較門檻值 V t h低時,節點e之電位由往、L"變化•介經 如此MOS電晶體Q1開,觸發電路1 5反轉,输出信號 (OUT)由、往'變化•接著,於時刻t 33 ,输入信號(I N)由、Η 〃往下降。因應於此, 節點a之電位由、L#往、變化,節黏b之電位由, 往、L#變化•又,節點C之電位渐渐往、H·側變 化,節點d之髦位渐漸往tL*"側變化。接著,於時刻 t 34,節黏C之電位超過門檻值Vth時,節點e之電 位由•往變化•接著,於時刻t 35,節點d 之電位下降至低於門檻值時,節點f之電位由'L 〃往* 變化•介經如此,MOS電晶《Q2開,觸發電路 (請先Η讀背面之注意事項再填寫本頁) •^^. 訂 r 本纸張尺度適用中國國家橾李(CNS > Α4规格(2丨0X297公釐) Α7 Β7 307065 五、發明説明(12) 1 5反轉,输出信號(OUT)由'往變化。 如以上所說明者,在圖1之電路中’使2個之CR電 路11 、12同時動作,在2個之输出之中,介經和門檻 值V t h交叉之時間點較慢之一方之输出以使觸發«路 1 5反轉•即,输入信號由往'變化時,介經 CR電路12之输出,反之,输入信號由往 變化時,介經CR電路11之输出而被規範速度。不管那 一個,由圖2可以很容易了解的,圖1之電路不使規定脈 衝宽度以下之脈衝通過,進行低通濾波器之動作。 v接著,利用圖3,表示於〃脈衝和脈衝之 兩者,通過脈衝之宽度變成相等* 首先,就輸入脈衝之場合說明之。於時刻 t40,輸入信號(11^)由'[^往建立。因應 於此,節點a之電位由往變化,節點b之電 位由iL"往〃變化。又,節點C之電位由漸 漸往〃變化,節點d之電位由·漸渐往'Η 〃變 化。接著,於時刻t 4 1 ,節點d之電位超過門檻值 V t h時,節點f之電位由,H,往,L,變化。接著, 於時刻t42,節黏C之電位較門檻值Vth低時,節點 e之電位由·"Η"往變化。介經如此,MOS電晶 體Q1開,觸發電路1 5反轉,输出信號(OUT)由, L,往、H,變化。接著,於時刻t43,輸入信號( I N)由,H,往、L,下降•因應於此,節點a之電位 由,L,往、H,變化,節點b之電位由、Η,往、L, 本紙張尺度適用中國a家輮率(CNS > Α4规格(2丨ΟΧ297公釐) (請先閲讀背面之注意事項再填寫本頁) Η4 訂 經濟部中央梯準局貝工消費合作社印裝 A7 ___B7 五、發明説明(13) 變化•又,節黠C之電位渐渐往側變化,節黏d之 電位渐渐往測變化•接著,於時刻t 44,節點C 之電位超過門檻值Vt h時,節點e之電位由iL#往* 變化•接著,於時刻t 45,節點d之電位下降至低 於門檻值Vt h時,節點f之電位由、L 〃往〃變化 。介經如此,MOS電晶體Q2開,觸發電路15反轉, 輸出信號(OUT)由* Η"往〃變化。 經濟部中央橾準扃負工消费合作社印製 (請先閲讀背面之注意事項再填寫本頁) 著,就输入脈衝之場合說明之。於時刻 t46 ,输入信號(IN)由* 往* 下降。因應 於此,節點a之電位由往變化,節點b之電 位由、H*1往、L#變化。又,節點C之電位由漸 漸往變化,節點d之電位由渐渐往'Li變 化。接著,於時刻t 47,節點C之電位超過門檻值 V t h時,節點e之電位由往、變化。接著, 於時刻t 4 8,節點d之電位較門檻值V t h低時,節點 f之電位由、L#往變化•介經如此,MOS電晶 體Q2開、觸發電路1 5反轉,输出信號(OUT)由| 往變化。於此,應注意者爲由時刻t 46至 T48之時間間隔和由t 40至t 42之時間間隔爲相等 。接著,於時刻t49,输入信號(I N)由•往、 建立。因應於此,節點3之電位由* 往變 化,節點b之電位由往變化。又,節點C之 電路漸漸往·側變化,節點d之電位渐漸往側 變化。接著,於時刻t 50,節點d之電位超過門檻值 本紙張尺度中國國家標準(CNS h\4规格(210X297公釐) -16 - 經濟部中央揉準局員工消费合作社印装 A7 _____B7_ _五、發明説明(14) Vt h時,節點f之電位由,H*往變化·接著, 於時刻t 5 1,節點C之電位下降低於門檻值V t h時, 節點e之電位由""Η 〃往iL*變化。介經如此,MOS 電晶體Q 1開,觸發電路1 5反轉,输出信號(OUT) 由、!^往變化·於此,應注意者爲由時刻t49 至t 5 1之時間間隔和由t 40至t 42之時間間隔以及 由t 46至t 48之時間間隔相等。 如以上說明者,依據本發明時,即使電路之門檻值之 值有偏差,输入脈衝宽度相等之脈衝以及脈 衝時,其之输出脈衝宽度於脈衝之場合和·脈 衝之場合變相等。再者,由圖3可明白者,輸入脈衝宽度 充分長時,電路門檻值之值即使有偏差,输入脈衝宽度和 輸出脈衝寬度變成相等•道個不論脈衝以及 脈衝皆適用·而且,V t h由於設定在〇<V t h< 1/2 . Vc c之範圏即可,不需如先前者需和1/2 . Vcc嚴格地一致· 再者,示於圖1之電路之具體的電路參數如下述者。 構成反相器電路1 、2、4之P型MOS電晶體之W/L (閘極寬/閘極長:單位;/m)爲8. 0/0. 9,N型 MOS電晶體之W/L爲4. 0/0_ 8·又,反相器電 路3、5爲了使門檻值較1/2 * Vc c低之故,P型 MOS電晶體之W/L爲4. 0/0. 9,N型MOS電 晶體之W/L爲8. 0/0. 8*MOS電晶體Q1之 W/L 爲 8. 0/0. 9,MOStt 晶HQ2 之 W/L 爲 本ϋ尺度埴用中國國家梂準(CNS ) A4規格(210X297公釐) ~ -17 - (請先閲讀背面之注意事項再填寫本頁) Τ 装· 307065五、發明説明(15) A7 B7 經濟部中央棣準局員工消费合作社印裝 4 . 0/0· 8·再者,構成觸發電路15之反相器電路 6、7爲了容易反轉之故,P型MOS電晶體之W/L爲 4. 0/4. 0,N型MOS電晶體之W/L爲4. 0/ 4 . 0。又,幫阻元件Rl ' R2之電阻值約1 2ΚΩ , 電容元件C 1、C 2之«容值約1 P F。介經如以上之構 成,反相器電路3、5之門檻值對於電源電壓5 V變成 1. 5V,通過最窄脈衝之宽度爲10nm之程度。 介經變更上述參數,可以調整動作。例如,爲了一邊 使输入之脈衝宽度和输出之脈衝宽度相等,一邊使延遢時 間加長,將反相器電路3、5之電路門襤值V t h設定低 些即可•參考114說明此例子· 時刻t61 ,输入僧號(IN)由、L#往* 建立。因應於此,節點a之電位由往、變化, 節點b之電位由* L#往〃變化。又,節點c之電位 由、Η 〃漸渐往、L 〃變化,節點d之《位由〃渐漸 往變化。接著,於時刻t 62,節點d之電位超過 反相器3_、5之門檻值V t h時,節點f之電位由 往·變化。接著,於時刻t63,输入信號(IN) 由往下降•因應於此,節黏a之電位由、L #往變化,節點b之電位由'往、L·變化。 又,節點c之電位漸渐往〃側變化,節點d之電位漸 漸往側變化。接著,於時刻t 64,節點d之電位 低於門檻值Vt h時,節點f之電位由往、變 化。於此,如圖示者,输出脈衝被濾波· (請先聞讀背面之注意事項再填寫本頁) 本纸张尺度適用中國國家揉率(CNS } A4*t格(2丨0X297公釐) -18 - B7 經濟部中央標牟扃貝工消費合作社印裝 、發明説明( 16 ) χβ 著 於 時 刻 t 6 5 > 輪 入 信 號 ( I N ) 由 L 往 % Η • 建 立 ❶ 因 應 於 此 > 節 點 a 之 « 位 由 % Η 雜 往 % L Μ 變 化 節 點 b 之 電 位 由 % L 往 % Η • 變 化 β 又 » 節 點 C /*~S 之 電 位 由 % Η Μ 渐 淅 往 1 L 録 變 化 1 節 黏 d 之 電 位 由 % L 諳 先 閲 歸 渐 渐 往 Η m 變 化 〇 接著 > 於 時 刻 t 6 6 > 節 點 d 之 電 讀 背 面 位 超 過 門 檻 值 V t h 時 1 節 黏 f 之 電 位 由 Η Μ 往 L 之 注 意 變 化 0 接 著 1 於 時 刻 t 6 7 節 黏 C 之 電 位 較 門 檻 值 事 項 V t h 低 時 9 節 點 e 之 « 位 由 Η 雖 往 % L Μ 變 化 0 介 經 窝 本 如 此 Μ 0 s 電 晶 髗 Q 1 開 觸 發 電 路 1 5 反 轉 输 出 信 頁 號 ( 0 U Τ ) 由 L 聲 往 Η • 變 化 〇 接 著 於 時 刻 t 6 8 輸 入 信 號 ( I Ν ) 由 % Η Μ 往 L 朦 下 降 9 因 rrhg m 於 此 節 點 a 之 電 位 由 % L 0 往 % Η 0 變 化 節 點 b 之 電 位 由 Η >r 往 % L 歸 變 化 « 又 節 黏 C 之 電 位 渐 渐 往 % Η 側 變化 節 點 d 之 電 位 渐渐 往 % L 事 側 變 化 〇 接 著 於 時 刻 t 6 9 節 點 C 之 電 位 超 過 門 檻 值 V t h 時 節 黏 e 之 電 位 由 L 往 Η 耱 變 化 接 著 t · 於 時 刻 t 7 6 節 點 d 之 電 位 下 降 至 低 於 門 檻值 V t h 時 節 點 f 之 電 位 由 L • 往 % Η 鼸 變 化 〇 介 經 如 此 Μ 0 S 電 晶 體 Q 2 開 » 觸 發 電 路 1 5 反 轉 « 輸 出 信 號 ( 0 U T ) 由 Η # 往 % L 鼸 變 化 9 由 圓 4 可 以 很 容 易 了 解 地 9 由 於 V t h 被 設 定 成 低 之 故 * 節 點 C 之 電 位 下 降 至 與 V t h 交 叉 爲 止 之 時 間 變 長 » 其 結 果 爲 由 输 入 脈 衝 之建 立 至 输 出 脈 衝 之 建 立 止 之 時 間 變 長 〇 同 時 9 由 於 節 點 d 之 電 位 下 降 費 至 與 V t h 交 叉 爲 止 之 時 間 變 長 之 故 » 由 输 入 脈 衝 之 下 降 至 输 出 脈 衝 之 本紙伕尺度逋用中國國家橾丰(CNS > A4規格(210X297公釐) -19 - 17 A7 B7 經濟部中央標準局属工消费合作社印笨 五、發明説明() 下降止之時間也變長。 如此,於本發明中,V t h低時,延遲時間就變長, 反之,延遲時間一定時,R、C等之電路常數可以小。其 結果,電路之占有面稹被大幅縮小之故,很適合於各種之 用途。 介經如以上之構成,於本發明中,可以提供:通過最 小脈衝宽度於脈衝和'L'脈衝相等,而且,於通 過脈衝中,脈衝宽度於脈衝和脈衝也相等, 於充分長之输入脈衝中,输入脈衢宽度和输出脈衝宽度也 —致,比較上晶片上之占有面積小之低通濾波器。 著,顯示本發明之變形例。 在圖5 (a)表示本發明之第1的變形例。將反相器 53、54之電路門檻值設定在1/2 . Vc c<Vt h <Vcc之範園而構成之幫路。由反相器51 、52、 53、54、55、56、57 以及電阻元件 R3、R4 ,電容元件C3、C4、P型MOS電晶體Q5 1 、N型 MOS電晶體Q5 2等所構成。反相器5 1、52構成相 補信號產生電路。反相器5 3以及P型MO S電晶體 Q5 1構成設定電路,反相器54、55,N型MOS電 晶體Q 5 2構成重置電路•雖然此電路和圖1之實施例幾 乎作同樣之動作*但是,在圖1之實施例中,相對於爲了 將反相器3、5之門檻值調低,將P型MOS電晶體及與 此幾乎相同程度之大小之N型MO S電晶體串聯連接以構 成反相器3、5,圖5 (a)之電路反之有必要將反相器 請 先 閲 讀 背- 面 之 注-
I 頁 裝 訂 本紙張尺度適用中國國家梯準(CNS ) A4规格(210X297公釐) -20 - A7 B7 18 五、發明説明() 53、54之電路門檻值Vt h設定在1/2 · Vc c< V t h<V c c之範園,有反相器之面稹變大之問題,反 過來說,此亦有圓1之電路之優點。 圖5 (b)表示本發明之第2的變形例·反相器63 、64之電路門檻值Vth在〇<Vth<l/2 · V c c之範函•再者,反相器2電路之個數也變少,在設 定電路可以使用N型Μ 0 S電晶«。電路構成如圓示者, 由反相器61、62、63、64、66、67,電阻元 件R5、R6,電容元件C5、C6、Ν型MOS電晶艚 Q53、Q54等所構成·反相器61、62構成相補信 號產生電路。反相器6 3以及Ν型MOS髦晶«Q5 3構 成設定電路。反相器6 4以及Ν型MO S電晶臁Q 5 4構 成重置電路。如以上而構成時,可以實現非常小面積之低 通濾波器。 接著,參考圖6 ( a )表示本發明之第3的變形例。 此低通濾波器由输入接子I N,输出信猇OUT、相補信 號產生電路101、CR電路102、103以及觸發電 路1 0 4所構成。 相補信號產生電路1 0 1連接在输入端子I N,输出 和給與此输入端子之信號同相之信號以及反相之信號。此 電路由反相器電路7 1、7 2所構成。 CR電路102、103分別由電阻R7、R8、電 容元件C7、C8所構成,構成了 CR積分電路。 觸發電路1 0 4連接在輸出端子OUT,由反相器電 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐) " -21 - 19 B7 經濟部中央梂準局貝工消费合作社印装 五、發明説明( 路74、75以及2個之NOR電路76、77所構成。 於以上之構成之低通濂波器中,反相器7 4、7 5之 門檻值V t h設定成較電源電位V c c與接地電位V s s 之中間之電位還低· j著,參考圓6 (b)表示本發明之第4的變形例。 此低通濾波器由输入端子I N,输出端子OUT,相補信 號產生電路1 0 5、CR電路1 〇 6、1 0 7以及觸發電 路1 0 8所構成· 相補信號產生電路1 0 5連接於输入端子,输出和給 與此輸入端子之信號同相之信號以及反相之信猇•此《路 由反相器81、82所構成。 CR電路106、107分別由電阻R9、Rl〇, 電容元件C9、CIO所構成,構成了 CR稹分電路。 觸發電路1 0 8連接於输出端子,由2個之NAND 電路86、87所構成。 於以上之構成之低通濾波器中,NAND電路8 6、 8 7之输入段門檻值V t h也設定成較電源電位V c c與 接地電位Vs s之中間之電位還低· 〔發明之效果〕 如以上所述者,使用本發明時,可以提供: 通過最小脈衝宽度於脈衝和脈衝相等, 而且,於通過脈衝中,脈衝宽度於脈衝和▼脈 衝也相等,於充分長之輸入脈衝中,輸入脈衝宽度和输出 本紙張尺度逋用中國國家標準(CNS > Α4洗格(210X297公釐) 請 先 閲 * 之 注 意 事 項 再 填 寫 本 頁 -22 - 81 經濟部中央梂準扃貝工消費合作社印製 -五.、#明説明(2〇 ) 脈衝寬度也一致,比較上晶片 器。 〔圚面之簡單說明〕 圖1爲本發明之實施例之 圖2爲本發明之實施例之 圓3爲本發明之實施例之 圖4爲本發明之實施例之 圖5 (a) (b)爲本發 圖6 ( a ) ( b )爲本發 圖7爲先前之低通濂波器 圖8爲先前之低通瀘波器 圖9 ( a ) ( b )爲先前 修基 上之占有面稹小之低通嫌波 低通濾波器之電路圓》 低通濾波器之動作波形圖。 低通濾波器之動作波形圖。 低通濾波器之動作波形圓。 明之低通濾波器之變形例。 明之低通濾波器之變形例。 之電路圓。 之動作波形圖。 之低通濾波器之動作波形圖 圖1 0爲先前之低通濾波器之動作波形圓。 〔標號之說明〕 2 、3 、4 、5 、6 、7 •參· · · ··· 反相器電路 (.請先閱讀背面之注意事項再填寫本頁) .裝. 訂 10 4 相捕信號產生電路 12 ......... C R電路
R C Q «· · · • · · · 置電略 …設定電路 …觸發電路 電阻元件 電容元件 Μ 0 S電晶體 本紙張尺度適用中國國家標隼(CNS } Α4规格(210Χ297公釐〉 -23 -

Claims (1)

  1. 307065 A8 B8 C8 D8 經濟部中央標準局肩工消费合作社印製 、申請專利範圍 1 .—種低通濂波器,其特撤爲具備: 输入端子以及输出端子,及 連接於上述输入端子,將和給與此輸入端子之信號同 相之第1的信號以及反相之第2的信號输出之相補信號產 生電路,以及 上述第1之信號被输入之第1之CR電路,以及 上述第2之信號被输入之第2之C R電路,以及 連接在上述输出端子之觸發電路,以及 連接於上述第1之CR電路之输出,以規定之門檻值 檢出其之输出信號,因應此檢出結果將上述觸發電路設定 之設定電路,以及 連接於上述第1之C R電路之輸出*以和上述設定電 路相等之門檻值檢出其之输出信號,因應此檢出結果將上 述觸發電路重置之重置電路。 2. 如申請專利範園第1項所述之低通濾波器,其中 上述設定電路以及上述重置電路之門檻值被設定成較電源 電位與接地電位之中間之電位還低· 3. 如申請專利範圃第1項所述之低通濾波器,其中 上述設定電路之設定動作和上述重置電路之重置動作不會 競爭地被設定著。 4 . 一種低通濾波器,其特徵爲由: 输入端子,以及 連接於上述输入端子,將和給與此输入端子之信號同 相之第1的信號输出於第1之端子,將反相之第2的信號 (請先閎讀背面之注$項系球寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -24 - 、申請專利範圍 输出於第2之端子之相補信號產生電路,以及 输入端子連接於上述第1之端子,把C R延遲输出输 出於第3之端子之第1之CR電路,以及 輸入端子連接於上述第2之端子,把C R延暹输出输 出於第2之端子之第2之CR電路,以及 輸出端子,以及 連接在上述输出端子之觸發電路,以及 連接在上述觸發電路之一端與電源電位被給與之端子 之間之第1之mo sm晶體,以及 連接在上述觸發竃路之一端與接地電位被給與之端子 之間之第2之MO S電晶髖,以及 上述第3之端子之霭位在規定電位以下時,使上述第 1之MO S電晶體導通之第1之手段,以及 上述第4之端子之電位在上述規定電位以下時,使上 述第2之MO S電晶臁導通之第2之手段所構成。 5.如申請專利範圈第4項所述之低通濾波器,其中 上述第1之MOS電晶體爲P型MOS電晶髗,上述第1 之手段爲偶數段之反相電路,上述第2之MO S電晶髋爲 N型MO S電晶體,上述第2之手段爲奇數段之反相器電 路。 6 . —種低通濾波器,其特黴爲由: 输入端子,以及 連接於上述输入端子,將和給與此输入端子之信號反 相之第1之信號输出於第1之端子,將同相之第2之信號 本紙》:尺度適用中國國家揉準(CNS > Α4規格(2丨0X297公釐) 請 it W 讀 背 面 之 注 意 項 i 經濟部中央橾準局Μζ工消費合作社印製 -25 - 、申請專利範園 输出於第2之端子之相補信號產生電路,以及 輸入端子連接於上述第1之端子,把C R延遲输出输 出於第3之端子之第1之CR電路,以及 输入端子連接於上述第2之端子,把C R延遲输出输 出於第4之端子之第2之C R «路,以及 输出端子,以及 連接在上述输出端子之觸發電路,以及 連接在上述觸發電路之一端與電源電位被給與之端子 之間之第1之MO S電晶«,以及 連接在上述觸發電路之另一端與接地電位被給與之端 子之間之第2之MO S電晶«,以及 上述第3之端子之電位在規定電位以上時,使上述第 1之MO S電晶體導通之第1之手段,以及 上述第4之端子之電位在上述規定電位以上時,使上 述第2之MO S電晶體導通之第2之手段所構成。 7.如申請專利範圍第6項所述之低通濾波器,其中 上述第1之MO S電晶體爲P型MO S電晶體,上述第1 之手段爲奇數段之反相電路,上述第2之MO S電晶體爲 N型MO S電晶體,上述第2之手段爲偶數段之反相器電 路。 8 . —種低通濾波器,其特徴爲由: 输入端子,以及 連接於上述输入端子,將和給與此输入端子之信號同 相之第1的信號输出於第1之端子•將反相之第2的信號 本紙張尺度適用中國國家橾準(CNS > Α4洗格(210Χ297公釐) 請 先 閲 讀 背 之 注 意 旁 經濟部中央梯準局員工消費合作社印製 -26 - 經濟部中央橾準局貞工消費合作社印製 A8 ?! _ D8 六、申請專利範圍 输出於第2之端子之相補信號產生電路,以及, 輸入端子連接於上述第1之端子,把CR延遲输出输 出於第3之端子之第1之CR電路,以及 输入端子連接於上述第2之端子,把C R延遲输出输 出於第4之端子之第2之C Rm路,以及 输出端子,以及 連接在上述输出端子之觸發電路,以及 連接在上述觸發電路之一端與電源電位被給與之端子 之間之第1之MO S電晶體,以及 連接在上述觸發電路之另一端與接地電位被給與之端 子之間之第2之MO S電晶體,以及 上述第3之端子之電位在規定電位以下時,使上述第 1之MO S電晶髏導通之第1之手段,以及 上述第4之端子之電位在規定電位以下時,使上述第 2之M0S電晶體導通之第2之手段所構成· 9.如申請專利範園第8項所述之低通濾波器,其中 上述第1之MO S電晶體爲Ρ型MO S電晶體,上述第1 之手段爲偶數段之反相器電路*上述第2之MO S電晶體 爲Ν型MO S電晶體,上述第2之手段爲奇數段之反相器 m路。 1.0. —種低通濾波器,其特徴爲具備: 输入端子以及輸出端子,以及 連接於上述输入端子•將和給與此输入端子之信號同 相之第1之信號以及反相之第2之信號輪出之相補信號產 本紙張尺度適用中國國家梂率(CNS ) A4規格(2丨0X297公釐) (請先聞讀背面之注f項再«寫本頁) f .裝· 訂 -27 - C7G6S a C8 _ D8 __ 六、申請專利範園 生電路,以及 上述第1之信號被输入之第1之CR電路,以及 上述第2之信號被输入之第2之CR電路,以及 連接於上述输出端子,介經上述第1之CR電路之输 出而被設定,介經上述第2之C R電路之输出而被重置之 觸發電路。 請 聞 讀· 背 ιέ 之· 注. I、 寺 裝 訂 線 經濟部中央棣隼局貞工消费合作社印製 本紙張尺度適用中國國家梯準(CNS ) Α4规格(210 X 297公釐) -28 -
TW085112025A 1995-10-02 1996-10-02 TW307065B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7254781A JPH0998074A (ja) 1995-10-02 1995-10-02 ロウパスフィルタ

Publications (1)

Publication Number Publication Date
TW307065B true TW307065B (zh) 1997-06-01

Family

ID=17269800

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085112025A TW307065B (zh) 1995-10-02 1996-10-02

Country Status (4)

Country Link
US (1) US5834968A (zh)
JP (1) JPH0998074A (zh)
KR (1) KR100243488B1 (zh)
TW (1) TW307065B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2813460B1 (fr) * 2000-08-24 2003-01-24 St Microelectronics Sa Circuit de filtrage de signaux logiques parasites
US6956420B2 (en) * 2003-09-30 2005-10-18 Intel Corporation Duty cycle compensation in clock circuit
JP2005198240A (ja) * 2003-12-09 2005-07-21 Mitsubishi Electric Corp 半導体回路
US7629828B1 (en) * 2007-04-27 2009-12-08 Zilog, Inc. Glitch-free clock multiplexer that provides an output clock signal based on edge detection

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4137504A (en) * 1977-08-12 1979-01-30 Digital Equipment Corporation Digital filter

Also Published As

Publication number Publication date
KR100243488B1 (ko) 2000-02-01
KR970024541A (ko) 1997-05-30
US5834968A (en) 1998-11-10
JPH0998074A (ja) 1997-04-08

Similar Documents

Publication Publication Date Title
TW441076B (en) Integrated circuit having controlled impedance
TW538399B (en) Output circuit
TW521480B (en) Charge pump voltage converter
JP2909990B2 (ja) Cmos回路
US7463073B2 (en) Output driver
TW395090B (en) Digital circuit
JP2570471B2 (ja) クロックドライバー回路
TW307065B (zh)
CN101399077A (zh) 用于集成电路元件的高速低功率输入缓冲器
TW200409457A (en) Low ground bounce output driver
TW417280B (en) A voltage generation circuit of a semiconductor memory device
TW317029B (zh)
JPS62261217A (ja) Mosトランジスタ回路
TW406272B (en) Semiconductor integrated circuit
JP2748865B2 (ja) 出力回路
TW451218B (en) A pre-sense amplifier with reduced output swing
TW381385B (en) Signal transmission circuit, CMOS semiconductor device and circuit board
JPH0851347A (ja) 位相整合回路
TW415073B (en) Sensing circuit
TW583833B (en) Fault tolerant of inverter design
JPH04154216A (ja) 半導体集積回路
TWI238599B (en) Input receiver having the sluggish value
JPH0756515Y2 (ja) 2相信号発生回路
JPS59131216A (ja) 高域通過フイルタ
KR20040044876A (ko) 전자 장치

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent