TWI265628B - Semiconductor device for reading signal from photodiode via transistors - Google Patents

Semiconductor device for reading signal from photodiode via transistors Download PDF

Info

Publication number
TWI265628B
TWI265628B TW092122916A TW92122916A TWI265628B TW I265628 B TWI265628 B TW I265628B TW 092122916 A TW092122916 A TW 092122916A TW 92122916 A TW92122916 A TW 92122916A TW I265628 B TWI265628 B TW I265628B
Authority
TW
Taiwan
Prior art keywords
transistor
region
gate
reset
impurity diffusion
Prior art date
Application number
TW092122916A
Other languages
English (en)
Other versions
TW200406914A (en
Inventor
Narumi Ohkawa
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW200406914A publication Critical patent/TW200406914A/zh
Application granted granted Critical
Publication of TWI265628B publication Critical patent/TWI265628B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

1265628 玖、發明說明： 相關申請案之相互參照 此申請案係基於2002年八月29日提出申請之日本專利 申請案第2002-251265號，彼等係藉由參照而使合併進此說 5 明書内。 L發明戶斤屬之技術領域3 發明領域 A) 發明所屬之技術領域 本發明係論及一種半導體裝置，其可讀取每一多數佈 10 置在一半導體基體上面之圖素的電氣信號，使經由一些電 晶體，而至一信號讀取線，此電氣信號將會受到該圖素之 光二極體的光電轉換。 B) 相關技藝之說明 15 一基於互補式MOS(CMOS)程序製成之固態成像裝置 (影像感測器），通常係使用一活性圖素感測器（APS)，其中 之圖素係包括：一可進行光電轉換之光二極體；一可起始 一施加至其光二極體之電壓的重置電晶體；一可將其光二 極體之信號電荷轉換成一電壓信號及使其輸出之源極隨耦 20 電晶體；和一可選擇圖素使讀取上述電壓信號之選擇電晶 體。 第13A圖係一傳統式四電晶體固態成像裝置之圖素的 平面圖。彼等作用區域500係被界定在一矽基體中。此作用 區域500係包括：一矩形區域500A ; —如第13A圖所見自其 1265628 矩形區域500A之右上側向右突出的突出區域500B ; —自此 突出區域500B之前部朝向第13A圖的下部突出之垂直區域 500C ;和一自此垂直區域500C之下緣朝向如第13A圖中所 見之左側延伸的水平區域500D。 5 有一光二極體PD係佈置在其矩形區域500A内。其一傳 輸電晶體TTR之閘極，係使橫越其垂直區域5〇〇C。在其低於 此橫越區域之區域内，有一重置電晶體Trs之閘極，橫越其 垂直區域500C。其一源極隨耦電晶體TsF之閘極，係使橫越 其水平區域500D。在此橫越區域左側上面，有一選擇電晶 1〇 體Tsl之閘極，橫越其水平區域5〇〇D。 其一可使其源極隨耦電晶體TsF之雜質擴散區域和閘 極相互連接之轉接通孔Hfd，係佈置在該等傳輸電晶體& 和重置電晶體TRS之閘極中間。其—可使—雜質擴散區域與 15 厂形成在其上部薄層内之重置電壓供應線相互連接的轉接 通孔hrs ’係佈置在該等重置電晶體Trs和源極隨耦電晶體 SF之閘極中間。其-可使其選擇電晶體之源極區域血一带 =在其上部薄層内之信號讀取線相互連接的轉接通孔 SIG，係佈置在其選擇電晶體k之閘極的左側上面。 在製造-CMQS固態成像裝置中，基本上係使用一些 人‘造一般性邏輯電路組件之程序相類似的程序。在〇3—5 m之年代或純巾，—轉造賴電频件之程序 、私序），係將鎢填入此等轉接通孔内。每__電晶 極和轉接軌’在佈置上雜—位置欠_納人考^甲 第13B圖係一傳統式三電晶體固態成像装置之圖、素的 20 1265628 5 :面圖。其係省略—對應於第13A圖中所顯示之四電晶體固 心成像衣置的傳輪電晶體Ttr之電晶體。其源極隨叙電晶體 SF之閘極係使棱越其作用區域谓之垂直區域5霞，而 接近其下緣。其選擇電晶體TSL之間極，係自—形成在一虚 間極同在-接線薄層内之選擇信號線SEL分岔出。取代上述 通媽D ’其係佈置有一轉接通孔HPD，以使其光二 極體PD之％極與絲極隨㈣㈣TsF之跡相互連接。其 他之基本結構，係與第UA圖中所顯示之四電晶體c霸影 像裝置者相同。
一傳統式一般性CMOS固態成像裝置之圖素，係具有 -购爪為例之四等邊的方形。由於在一圖素内，係佈 置有-光二極體!>D和三或四個電晶體，其他除光二極體pD 外者所佔用之區域將會變大，以及1素Μ光二極體印 所佔用的比率將會變小。 15 # —圖素之區域係、使很小，叫提高-圖素之密度， -微透鏡之光會聚，將會變躲_。由於其光二^所 佔用之區域變小，入射光波將會被縮減，以及其靈敏度將 會被降低。 在其上部薄層内，係佈置有1可將電氣信號供應至 20 -個四電晶體固態成像裝置^個電晶體的閘極之信號 線。由於此等上層接、線無法行經其佈置有光二極體PD之區 域内’其接線佈線係屬不易。 若一圖素之高寬比，可自由加以還裡 i α “埯擇，一光二極體所 佔用之區域的比率’便可相對容易地加以提昇。通常，一 1265628 固態圖素之垂直和水平間距係相等^以及每一圖素係具有 一方形之形狀。一圖素之高寬比因而將無法自由加以選擇。 一CMOS固態成像裝置之明顯難題，係有關其接面漏 電流之降低。一具有大接面漏電流之圖素，將會變為一會 5 劣化其影像性質之白點。誠如第13B圖中所示，在一個三電 晶體固態成像裝置之情況中，姑不論其他，其轉接通孔Hfd 中之銷栓，將會與一光二極體PD之一電極(η-型雜質擴散區 域)相接觸。其銷栓之此種接觸，為其接面漏電流增加之一 因素。 10 【發明内容】 發明概要 本發明之一目的，旨在提供一可提昇一圖素之光二極 體所佔用的區域之比率的半導體裝置。 本發明之另一目的，旨在提供一可降低其接面漏電流 15 及提昇一影像品質之半導體裝置。 依據本發明之一特徵，其中係提供有一種半導體裝 置，其係包括：多數成一矩陣形佈置在一半導體基體上方 之圖素；其中之每一圖素，係包括一光二極體、一重置電 晶體、一源極隨耦電晶體、和一選擇電晶體；其光二極體 20 係包括一堆疊在一厚度方向中之第一導電型雜質擴散區域 和第二導電型雜質擴散區域；每一重置電晶體、源極隨耦 電晶體、和選擇電晶體，係包括一對形成在其半導體基體 之一表面薄層内的第一導電型雜質擴散區域，以及係具有 一在該等雜質擴散區域間之通道區域，和一形成在此通道 1265628 區域上方之閘極；該等光二極體、重置電晶體、源極隨耦 電晶體、和選擇電晶體，係佈置在一作用區域内；此作用 區域係包括一其中佈置有上述光二極體之第一區域，和一 具有一與此第一區域相連之第一端部而包括一沿一第一方 5 向延伸之區域的第二區域；以及該等重置電晶體、源極隨 耦電晶體、和選擇電晶體之每一閘極，係使橫越此第二區 域沿上述第一方向延伸之區域，以及其重置電晶體之閘極 與此第二區域間之橫越區域、其源極隨耦電晶體之閘極與 此第二區域間之橫越區域、和其選擇電晶體之閘極與此第 10 二區域間之橫越區域，係以此一順序佈置在一離開上述第 一端部之方向中，其一内圖素接線，可使上述第一端側上 面之重置電晶體的雜質擴散區域，與此圖素之源極隨耦電 晶體的閘極相互連接；其一重置電壓供應線，係使連接至 該等重置電晶體和源極隨耦電晶體之閘極間的雜質擴散區 15 域，以及係供有一可施加一初始反向偏壓給其光二極體之 重置電壓；有一重置信號線，可施加一重置信號，給其重 置電晶體之閘極；每一列之圖素，係佈置有一選擇信號線， 此選擇信號線，可施加一選擇信號，給一對應列中之圖素 的選擇電晶體之閘極；以及每一行之圖素，係佈置有一信 20 號讀取線，彼等係使連接至一對應行中之圖素的選擇電晶 體在一與上述第一端部相對之一側上面的雜質擴散區域。 在其延伸於第一方向中之區域内的作用區域中，係佈 置有多數之電晶體。相較於上述將電晶體佈置在其作用區 域之彎曲區域的兩側上面之佈線，此等電晶體所佔用之區 1265628 域將可使很小。 圖式簡單說明 第1A圖係一種四電晶體固體成像裝置之方塊圖，第1B 圖係此成像裝置之等效電路圖，以及第1C圖係此成像裝置 5 之時序圖； 第2A至2D圖分別係一些依據一第一實施例之固態成 像裝置的閘極薄層、第一、第二、和第三層金屬接線薄層 之樣式的平面圖， 第3A至3E圖係一些可例示一製造上述第一實施例之 10 固態成像裝置的方法之基體的橫截面圖； 第4A至4D圖分別係一些依據一第二實施例之固態成 像裝置的閘極薄層、矽接線薄層、第一、和第二層接線薄 層之樣式的平面圖； 第5A至5D圖分別係一些依據一第三實施例之固態成 15 像裝置的閘極薄層、第一、第二、和第三層接線薄層之樣 式的平面圖； 第6 A至6 E圖係一些可例示一製造上述第三實施例之 固態成像裝置的方法之基體的橫截面圖； 第7A至7C圖係一些可例示一製造一第四實施例之固 20 態成像裝置的方法之基體的橫截面圖； 第8 A至8 C圖係一些可例示一製造一第五實施例之固 態成像裝置的方法之基體的橫截面圖； 第9A圖係一可顯示三電晶體固體成像裝置之方塊圖， 第9B圖係此成像裝置之等效電路圖，以及第9C圖係此成像 10 1265628 裝置之時序圖； 第1 〇圖係一依據一第六實施例之固態成像裝置的閘極 薄層之樣式的平面圖； 第11圖係此第六實施例之固態成像裝置的橫截面圖； 5 第12圖係一依據一第七實施例之固態成像裝置的閘極 溥層之樣式的平面圖；而 第13A和13B圖則係一些傳統式固態成像裝置之閘極 薄層的樣式之平面圖。
L實施方式3 10 較佳實施例之詳細說明 第1A圖係一依據本發明之第一實施例之四電晶體固體 成像裝置（影像感測器）之方塊圖。在一成像區域内，係有多 數之圖素2被佈置成一矩陣形。對應於每一圖素列，係佈置 有一重置信號線RST、一傳輸信號線TFR、和一選擇信號線 15 SEL。對應於每一圖素行，係佈置有一信號讀取線SIG、和 一重置電壓供應線VR。
其一列選擇電路3，可在稍後將說明之時序下，將電氣 信號傳送給該等重置信號線RST、傳輸信號線TFR、和選擇 信號線SEL。一影像信號係自每一圖素2，經由其信號讀取 20 取線SIG，輸入至一讀取取電路4。 第1B圖係一圖素之等效電路圖。一圖素係包括一光二 極體PD、一傳輸電晶體TTR、一重置電晶體TRS、一源極隨 耦電晶體TSF、和一選擇電晶體TSL。此等電晶體全係由一些 η-通道電晶體製成。 11 1265628 其重置電晶體TRs<& /及極而子，和其源極隨耦 tsf之沒極端子，係使連接至其重置電壓供應線vr。 電晶體Ttr之汲極端子，係使連接至其重置電晶體^之源 極端子，和其源極隨耦電a 啊电日日體rSF之閘極，以及其偉給 體TTR之源極端子，係传 、辱輸弘日日 、連接至，、光二極體PD之陰極。該等 重置電晶體TRS與傳輪雷辦 子袍包晶體TTR間之内接點，係被稱為一 浮接擴散师D。其選擇電晶體TsL之祕端子，係使連接 至其源極隨|馬電晶體了 >
體TsF之源極端子，以及其選擇電晶體TSL 之源極端子’健連接至信號讀取線SIG。 10 15
其重置電晶體Trs、傳輸電晶體TTR、和選擇電晶體TsL 之閘極、:別錢連接至其重置信號線咖、傳輸信號線 丁？尺、和轉信號、線啦。其光二極體1>1)之陽極係、使接地。 第1C圖係各種信號之時序圖。在時間^處，該等傳輸 信號TFR和重置信號收& 11 口疏RST將會上升，以致該等重置電晶體 TRS和傳輸電晶體Ttr，將會變為具導電性。上述之浮接擴 政區域FD，和其光二極體pD之陰極處的電壓扣c，因而係
被初始化為一重置電壓VR。 在該等傳輸信號TFR和重置信號RST下降，以及其重置 電晶體trs和傳輸電晶體Ttr㈣非導電性後，上述之陰極 2〇電壓PDC，將會依據其光二極體叩上面之人射光波的強度 而逐漸下降。在時間ti2處，上述之重置電壓咖將會上升。 上述洋接擴散區域FD之電壓’㈣將會再:欠被初始化至上 述之重置電壓VR。 在上迷重置信號RST下降之後，在時間h處，上述之 12 1265628 選擇信號SEL將會上升，以致其選擇電晶體TSL，將會變為 具導電性。此時，由於上述之重置電壓，正施加至其源極 隨耦電晶體TSF之閘極，一較上述重置電壓低出其源極隨耦 電晶體TSF之臨界電壓之電壓，將會輸出給其信號讀取線 5 SIG。 在時間t14處，上述之傳輸信號TFR將會上升，以致其 傳輸電晶體TTR，將會變為具導電性。其光二極體PD内景積 之信號電荷，將會因而轉移至其浮接擴散區域FD。此浮接 擴散區域FD之電壓，將會依據彼等信號電荷之量而下降， 10 以及其光二極體PD之陰極處的電壓PDC，將會被初始化。 在時間t15處，上述之選擇信號SEL將會上升，以致其選 擇電晶體TSL，將會變為具導電性。此時，有一對應於其浮 接擴散區域FD内之信號電荷量的電壓，將會施加至其源極 隨耦電晶體TSF之閘極。結果，有一對應於上述信號電荷量 15 之信號，將會輸出給其信號讀取線SIG。 其讀取電路4將會得到一在時間t13處輸出給信號讀取 線SIG之電壓與在時間t15處輸出給其信號讀取線SIG之電壓 間的差異。藉由得到此電壓差異，其源極隨耦電晶體Tsf2 臨界電壓將會抵消，以及將可得到上述對應於其所接收之 20 光量的電壓。 在第1C圖中所顯示之時序中，其光二極體PD和浮接擴 散區域FD，係在時間tu處被初始化，其浮接區域FD，將會 在時間t12處再次被初始化，以及其光二極體FD，將會在時 間t14處再次被初始化。所以，於其光電轉換運作在時間T14 1265628 處之脈波下降開始後，其在時間tu處之初始化便非屬必 要。在時間t15之後，上述重置信號RST在時間t12處出現之序 列，可能會被重複。
第2A圖係上述第一實施例之固態成像裝置的圖素之平 5 面圖。有一作用區域10，係由其一石夕基體之表面薄層内的 元件隔離絕緣薄膜來加以界定。此作用區域10，係包括一 矩形區域10A、一如第2A圖中所見自其矩形區域10A之右上 角向右凸出的突出區域10B、和一自此突出區域10B之侧緣 朝向第2A圖中之下部延伸的直條區域10C。此直條區域 10 10C，係沿其矩形區域10A之右側並列。
上述之光二極體PD，係佈置在其矩形區域10A内。其 傳輸電晶體TTR、重置電晶體TRS、源極隨耦電晶體TSF、和 選擇電晶體TSL之閘極，係使橫越其直條區域10C。其傳輸 電晶體TTR之閘極與此直條區域10C間的橫越區域、其重置 15 電晶體TRS之閘極與此直條區域10C間的橫越區域、其源極 隨耦電晶體TSF之閘極與此直條區域10C間的橫越區域，係 循序地依此一順序沿其離開上述直條區域10C在其矩形區 域10A之一側上面的側緣（上側）之方向而被佈置。 其傳輸電晶體TTR和重置電晶體TRS之閘極間的雜質擴 20 散區域，係對應於第1B圖中所顯示之浮接擴散區域FD。 其一可連接至一上部薄層傳輸信號線之轉接通孔 Htfr ’在佈置上係接近其傳輸電晶體Ttr之閘極的右側緣。 其一可連接至一上部薄層重置信號線之轉接通孔HRST，在 佈置上係接近其重置電晶體TRS2閘極的左側緣。其一可連 14 1265628 接擴散區域FD之轉接通孔Hsf，在佈置上係接近料 . 思轉電晶體TSF之閘極的右側緣。 j其-轉接通孔HFD1’係佈置在其浮接擴散區域FD之内 5，區域中。其一中間薄層絕緣薄膜上面之石夕薄膜12，係 、、生由此轉接通孔HFD1，使連接至其浮接擴散區域FD。其一 轉接通孔HFD2，係透過上述覆蓋其石夕薄膜12之中間絕緣薄 '而佈置在其石夕薄膜12内部之區域内，以及係在與其轉 接通孔而⑴錯開之位置處。 /、用以連接至-上部薄層信號讀取線之轉接通a 9 10 hsig ’係佈置在一低於其源極隨輕電晶體κ間極的汲極 區域内之區域内。 、其沿列方向延伸之選擇信號線SEL，係如第2A圖所見 被佈置在|於其作用區域1G之區域内。其選擇信號線 啦，係與其選擇電晶體τ^_佈置在同—接線薄層 15内，以及其選擇電晶體TsL之閘極，係自其選擇信號線狐 分岔出。 第2B圖係顯不上述之第一層金屬接線薄層之樣式，亦 φ 即，上述石夕薄膜12之次一上部薄層。 其沿列方向延伸之重置信號線RST，在佈置上係沿其 20如第2B圖所見之光二極體PD的上侧。此重置信號線抓/，、 係經由其轉接通孔Hrst内之導電性銷栓，使連接至此下層 薄層内之重置電晶體TRS的閘極。 其一内部接線15，可經由其轉接通孔市⑴和之導電 性銷栓’使第2A圖中之石夕薄膜12與其源極隨搞電晶體^ 15 I265628 之閘極相互連接。所以，苴 _ 具，予接擴散區域FD，係經由其矽 缚膜12、接線15、和其轉接通孔hsf之導電性銷栓，而連接 至其源極隨㈣晶體TSF之閘極。其_接線16，可使其轉接 通孔HSIG與一形成穿過— 上口丨中間層蜿緣溥膜之轉接通孔
HsiG2相互連接。 其-⑽式導電性薄膜17，係佈置在其轉接通孔— 币^其-轉接通孔HVR2，係形成在其覆蓋上述隔離式導 賴17之中間絕緣薄膜内，而在其轉接通孔HVR之同- 位置處。其一隔離式導電性镇 10 15 20 u / m由 桃18’係佈置在其轉接通孔 、=位置處。其一轉接通孔HTFR2 ’係使形成在其覆蓋上 述隔離式導電性薄膜18之中間絕緣薄膜内，而在其轉接通 孔HTFR之同一位置處。 第2C圖係顯示其第二層金屬接線薄層之樣式。盆一冰 列方向延伸之騎信號線TFR，在佈置上係料如第⑽ 所見之光二極細的上側。轉輸㈣線TFR，係經由其
轉接通孔HTFR2内之導電性銷栓、第2B 、…… ⑼所顯示之隔離式 V电性溥腠18、和其轉接通孔士叹内 命毛性銷栓，使連 接至第2A圖中所顯示之傳輸電晶體Ttr的閘極。 其一接線19，可使其轉接通孔]^ R2門之導電性銷栓， 與一形成穿過一上層中間絕緣薄膜之轉接 k孔HVR3内的導 電性銷栓相互連接。其轉接通孔HvR3，在 ρ 董上係沿列方 向使偏離其轉接通孔HVR2*HSIG2。 ° 其一隔離式導電性薄膜20，係佈置在甘紅 、轉接通孔HSIC2 上面。其一轉接通孔HSIG3，係使形成在复渔# '、復盍上述隔離式 16 1265628 導電性薄膜2G之中間絕緣薄膜内，而在其轉接通孔11⑽之 同一位置處。 第2D圖係顯示其第三層金屬接線薄層之樣式。其一在 行方向中延伸之重置電壓供應線VR，在佈置上係沿其如第 5 2D圖所見之光二極體PD的右侧。此重置電虔供應線*， 係經由其轉接通孔hVR3内之導電性銷栓、第2C圖中所顯示 之接線19、其轉接通孔知2内之導電性鎖检、第2b圖中所 顯示之隔離式導電性薄膜17、和其轉接通孔Η·内之導電性 鎖栓，而使連接至第2八圖中所顯示之重置電晶體&源極隨 10 輕電晶體TSF的沒極區域。 15 20
其-在行方向中延伸之信號讀取線SIG，在佈置上係沿 其重置電壓供應線VR之右側。此信號讀取線Sig，係經由 其轉接通孔hs1G3内之導電性銷栓、第2C圖中所顯示之隔離 導電性薄獅、其轉接通孔Hsig2内之導電性銷栓、第_ 中所顯示之接線16、和其轉接通孔I内之導電性鎖检， 而使連接至其選擇電晶體TsL之源極區域。
其次’參照第3A至3EH，將說明—可製造此第一實相 例之固態成像裝置的方法。第3M3E圖之每1圖，係董; 應於-沿第2A圖中所顯示之單點鏈線編4所載成的則 面圖。 〜 所不，在—以㈣成之半導體基體3< 表面上，係藉切局部氧化作用（L〇c〇s)，形成有一為 為250至35Gnm(-般或主要之條件為· _)之元件隔韻 緣薄膜3卜此元件隔離絕緣薄膜3卜可界定出—些:用 17 1265628 域Η)。有-P-型井區32,係使形成在其半導體基體3〇之作 . 用區域10的表面薄層内’除其要形成光二極體PD之區域 外。此元件隔離絕緣薄膜31，可藉由形成—具有大約3〇〇_ 之深度的溝迢，而利用淺溝道隔離(STI)，來加以形成。 5 在其作用區域1〇之表面上，係藉由熱氧化作用，形成 有一厚度為3至8 nm之閘極氧化物薄膜37。有一厚度為％ 至100nm(-般條件為50nm)及摻雜有填(p)之石夕薄膜，和一 厚度為100至200 nm(一般條件為15〇 nm)之石夕化鶴(夠薄 膜，係藉由化學蒸氣殿積法(cVD)，使循序形成在其基體表 _ 10面上。在諸圖中’此兩薄膜係被綠製成—間極薄層33。在 此-閘極薄層33上面，係以CVD使形成—厚度㈣〇至細 nm(—般條件為ISO nm)之氧化石夕薄膜34。 其氧化矽薄膜34和閘極薄層33，係加以樣式化，使留 下-傳輸電晶體ttr、重置電晶體Trs、源極隨耗電晶體、 15和選擇電晶體TSL之間極G。㈣，有一選擇信號線sel， 係使留在其元件隔離絕緣薄膜31上面。其氧化石夕薄膜34， 將會保持在此閘極G和選擇信號線SEL上面。 · 藉由使用閘極G作為一遮罩，可在1〇至3〇 KeV(一般條 件為20 KeV)之加速能量和cm_2(一般條件為 20 4xl013 cm 2)之劑量的條件下，使磷(p)離子植入其半導體基 體30之表面薄層内。因而將可形成—些卜通道m〇s電晶體 之源極和汲極的低摻雜區域LDD。 在一20至300 KeV(—般條件為200 KeV)之加速能量和 1x10至5x10 cm (—般條件為1χι〇ΐ3 cm_2)之劑量的條件 18 1265628 下，可使磷(P)離子植入其要佈置光二極體PD之區域内。因 而將可形成一些η-型埋入式薄層35。此η-型埋入式薄層35 之外周緣，係與其元件隔離絕緣薄膜31之邊界，約相隔0.20 //m，以致此η-型埋入式薄層35，並不會接觸到其元件隔離 5 絕緣薄膜31。此η-型埋入式薄層35在其傳輸電晶體TTR—側 上面之邊界，係以一自我排齊方式，由其傳輸電晶體丁伙之 閘極來加以界定。 在5至10 KeV之加速能量和ΐχΐ〇13至5χΐ〇14 cm-2之劑量
的條件下，可使硼(B)離子植入其要佈置光二極體pD之區域 1〇内。BF2離子可在'一30 KeV之加速能量下被植入。因而將 可形成一作為其光一極體PD之陽極的p+-型薄層36。此p+_ ^型薄層36，係與其接地之P-型井區32，保持在一相同之電 位下。藉由此一離子植入技術，將可形成一些第3A圖中未 繪出之P-通逗MOS電晶體的源極和汲極之低雜質濃度區 15 域0
级將a兒明截直第3B圖中所示狀態之程序。在其基體; 面上，係以CVD形成-厚度為50至15〇 _(一般條件為1( 誰)之氮切薄膜。此氡切薄膜之表面，在自光二極體p
之上表面經由傳輸電晶體TTR之上表面而至重置電晶體T 20之閘極的上表面之區域内，# t ^ ^ ^你後以一抗蝕薄膜。藉由使> 此抗姓薄膜作為一遮罩， 上达之虱化矽薄膜，將會受到 向異性之蝕刻，而留下一 ‘罩溥胰40。此時，會有一此/ 壁隔片Sw，留在其間極G之側壁上面。 一 藉由使用該等閘極G、側壁隔片 调土1同片SW、和遮罩薄膜4〇> 19 1265628 為一遮罩，將可在10至30 KeV(—般條件為20 KeV)之加速 能量和lxl〇15至5xl01:> cm·2(—般條件為2xl01:>cm_2)之劑量 的條件下植入磷離子。因而將可形成該等η-通道MOS電晶 體之源極和汲極的高摻雜濃度區域。 5 其重置電晶體TRS和源極隨耦電晶體TSF之閘極G間的
雜質擴散區域41，係作用為此兩電晶體之汲極區域。其源 極隨耦電晶體TSF和選擇電晶體TSL之閘極G間的雜質擴散 區域42，係作用為其源極隨耦電晶體TSF之源極區域，和其 選擇電晶體TSL之汲極區域。其選擇電晶體TSL之閘極G與其 10 元件隔離絕緣薄層31間之雜質擴散區域43，係作用為其選 擇電晶體Tsl之源極區域。 其傳輸電晶體TTR和重置電晶體TRS之閘極G間由第3A 圖中所顯示之程序所形成的雜質擴散區域LDD(第2A圖中 所顯示之浮接擴散區域FD)，係作用為其重置電晶體TRS之 15 源極區域和其傳輸電晶體丁]^之 >及極區域。就第3 A圖中所顯
示之程序所形成的η-型埋入式薄層35而言，其接近傳輸電 晶體TTR之閘極G的區域，係作用為其傳輸電晶體TTR之源極 區域。 為形成第3B圖中未示出之週邊邏輯電路區域内的p-通 20 道MOS電晶體之源極和汲極的高雜質濃度區域，所執行係 離子植入。在此一情況中，係在一5至10 KeV(—般條件為7 KeV)之加速能量和lxlO15至5xl015 cm·2(—般條件為2xl015 cm_2)之劑量的條件下植入硼離子。 在藉由喷鍍技術澱積一鈦（Ti)或鈷（Co)之金屬薄膜 20 1265628 後’將會執行熱處理，藉以在料雜f擴散區域41、42、 和43上面’形成一些金屬石夕化物薄膜。彼等未被處理之 金屬薄膜將會被移除。由於鱗光二極體pD和浮接擴散區 域阳，係覆有上述之遮罩薄膜4〇，在此等區域上面，將不 5會形成金屬矽化物薄膜。 誠如第3C圖中所示，有一氧化石夕中間層絕緣薄膜50將 會形成。此中間層絕緣薄膜5〇,在形成上係藉由以《CVD 澱積-厚度為700至1500細(一般條件為麵·)之氧化石夕 薄膜，以及接著藉由化機拋光平面技術(CMp)，平面處理此 鲁 10 氧化矽薄膜之表面。 有-轉接通孔HFD1，係使形成穿過其中間層絕緣薄膜 、遮罩薄膜4〇、和閘極絕緣薄膜33，藉以暴露出其浮接 擴散區域FD之部份表面。在該轉接通孔I形成之後，可 在10至50 KeV之加速能量和1χ1〇41χΐ〇15咖.2之劑量的 15條件下，將碟離子植入其暴露在上述轉接通孔η咖之底部 上面的基體表面薄層内。 有-厚度為50至100 nm及摻雜有磷之非晶形石夕薄膜， · 係以CVD使形成在其基體表面上。此非晶形石夕薄膜，係加 以樣式化，使在一包含上述轉接通孔Ηρ⑴之區域内，留下 20 -㈣膜12。切薄膜12係使連接至其浮接擴散區域叩。 取代此石夕薄膜12的，可使用一具有雙薄層結構之薄膜，使 其具有一厚度為5〇 nm之非晶形石夕薄膜和一厚度為刚腿 之石夕化鶴薄層。 戒如第3D圖中所不’在其中間層絕緣薄膜5〇上面，係 21 !265628 使开乂成有另一中間層絕緣薄膜％。此中間層絕緣薄膜Μ， . 在形成上係藉由以電漿CVD澱積一厚度為3〇〇至5〇〇 (一 件為500 nm)之氧化碎薄膜，以及接著執行C娜。 $ 彼等轉接通孔Hfd2、HVR、和HSIG，係使形成穿過該等 中間層纟巴緣薄膜55和50。有些導電性銷栓56，係使埋入此 等I接通孔内。此等導電性銷栓56，在形成上係藉由殿積 一厚度為10至50 nm<鈦薄膜、一厚度為10至100 rnn之氮化 鈦ΓΠΝ)薄膜、和一厚度為1〇〇至8〇〇1^之鎢（w)薄膜，以及 隨後以CMP移除彼等不必要之區域。 · 1〇 誠如第爛中所示，在其中間層絕緣薄膜55上面，係 使形成有第2；8、20：、和21)圖中所顯示之多層接線薄層。第 3E圖中所顯示之組成元件，係以一些與第2b、2c、和21)圖 中所顯示之對應組成元件相同的參考符號，來加以表示。 此等多層接線薄層，係以習見之薄膜成形、照相平版印刷 15技術、和CMP，來加以形成。 在上文所述之第一實施例中，誠如第2八圖中所示，有 四個笔曰曰體係使成列佈置在其作用區域1 〇之直條區域1 · 内。在第13A和13B圖中所顯示之傳統佈線的情況中。其佈 置有電晶體之作用區域5〇〇係使彎曲，以及此等彎曲部分， 2〇係為一寬雜質擴散區域所佔用。在此第一實施例中，並無 彎曲部分，以致上述佈置有電晶體之作用區域5〇〇可使很 小。其係有可能增加一光二極體區域對一圖素區域之比率。 在第13A圖中所顯示之傳統式四電晶體固態成像裝置 中，-光二極體所佔用之區域對一圖素區域的比率，約為 22 1265628 20至30%。在此第一實施例中，一光二極體所佔用之區域 對一圖素區域的比率，係被提昇至大約40%。
而且，在此第一實施例中，誠如第2A圖中所示，其選 擇信號線SEL，在形成上係使用一與彼等MOS電晶體之閘 5 極相同的接線薄層。其次一上列中之圖素有關的選擇信號 線SEL，係佈置在第2A圖中所顯示之作用區域10上方。所 以，另一接線便無法被佈置在第2A圖中所顯示之作用區域 10上方。其選擇信號線SEL，係可使形成在一上部接線薄層 内，以及第2C圖中所顯示之傳輸信號線TFR，在形成上係 10 使用一與該等閘極相同之接線薄層。 藉由使用一與彼等MOS電晶體之閘極相同的接線薄 層，來形成該等選擇信號線SEL或傳輸信號線TFR，一上薄 層之佈線便可使很容易。
而且，在此第一實施例中，誠如第3E圖中所示，與其 15 浮接擴散區域FD相接觸的，並非為一鎢等製成之銷栓，而 為其矽薄膜12。其因而將有可能避免一金屬銷栓與其擴散 區域之接觸所造成的接面漏電流之增加。當彼等對應於光 接收量之信號電荷，被轉移至其浮接擴散區域FD時，該等 信號電荷因接面漏電流所造成之降低，將不可能會發生。 20 其影像品質將可免於降級。 同時，當植入離子以形成第3A圖中所顯示之η-型埋入 式薄層35時，離子將可被植入該等傳輸電晶體TTR*重置電 晶體TRS之閘極間的基體表面薄層内。藉由此一離子植入， 第3E圖中所顯示之浮接擴散區域FD，將會變得較深，以致 23 1265628 其接面漏電流將會被降低。其浮接擴散區域FD，可藉由在 10至30 KeV之加速能量和lxlO14至5xl015 cm_2之劑量的條 件下，使磷離子植入其浮接擴散區域FD内，而使之更深。 其次，將藉由參照第4A至4D圖，來說明一依據一第二 5 實施例之四電晶體固態成像裝置。 第4圖係此第二實施例之四電晶體固態成像裝置的圖 素之平面圖。一作用區域10、每一電晶體、轉接通孔、和 一選擇信號線SEL之佈線，係與第2A圖中所顯示之第一實 施例的固態成像裝置之此等元件的佈線相類似。 10 第4 B圖係顯示一對應於第2 A圖中所顯示之第一實施 例的矽薄膜12之矽接線薄層的樣式。其一内圖素接線15A， 係經由一轉接通孔HFD1，使連接至其浮接擴散區域FD，以 及經由一轉接通孔HSF，使連接至一源極隨耦電晶體TSFi 閘極。其一在列方向中延伸之重置信號線RST，係經由其 15 轉接通孔Hrst ’使連接至一重置電晶體Trs之閘極。 該等内圖素接線15A和重置信號線RST，係具有一厚度 為50 nm及摻雜有填之非晶形石夕薄層和一厚度為100 nm之 石夕化鎢薄層的雙薄層結構。 第4C圖係顯示一第一層金屬接線薄層之樣式。此一接 20 線樣式，係相當於第2C圖中所顯示之第一實施例的固態成 像裝置之第二層金屬接線樣式。在上述之第一實施例中， 其可使該等第一和第二層金屬接線薄層相互連接之轉接通 孔HSIG2，以平面圖中視之，係使佈置在一與其可使該等第 二和第三層金屬接線薄層相互連接之轉接通孔HSIG3相同的 24 1265628 位置處。在此第二種實施例中，其可使該等第一和第二層 金屬接線薄層相互連接之轉接通孔HsiG2，係使佈置在一: 列和行兩者之方向中自一下層轉接通孔Hsig偏離的位置 處。其一接線20A，可使該等埋入其轉接通孔仏1〇和出脱 5 内之導電性銷栓互相連接。 第4D圖係顯示一第二層金屬接線薄層之樣式。此一接 線樣式，係相當於第2D圖中所顯示之第一實施例的固熊成 像裝置之第二層金屬接線樣式。與上述之第一實施例相類 似，其一重置電壓供應線VR和一信號讀取線SIG，係延伸 10 在行方向中。Μ與上述之弟一貫施例相比較，由於盆作號 讀取線SIG有關之轉接通孔，係在上述之第一層金屬接線薄 層中沿列方向偏移，該等重置電壓供應線VR與信號讀取線 SIG間之空間係較寬。 而且，在此第二實施例中，第4Β圖中所顯示之石夕的内 15 圖素接線15Α，係使連接至第4Α圖中所顯示之浮接擴散區 域FD。由於一以金屬製成之導電性銷栓，並未與其浮接擴 散區域FD相接觸，其接面漏電流將可被抑制。 上述之第一實施範例，將需要三片金屬接線薄層。在 此第二實施例中，上述具有第4Β圖中所顯示之矽薄層和鎢 20 薄層的雙薄層結構之接線薄層，係同時作用為第2Α圖中所 顯示之第一實施例的石夕薄膜12，和第2Β圖中所顯示之第一 層金屬接線薄層。此第二實施例使用兩片金屬接線薄層便 已足夠。 其次，將藉由參照第5Α至6Ε圖，來說明〜依據一第三 25 1265628 實施例之四電晶體固態成像裝置。 第5A圖係此第三實施例之固態成像裝置的圖素之平面 圖。茲將針對一些不同於第2A圖中所顯示之第一實施例的 固態成像裝置之結構的觀點而加以說明。 5 在上述之第一實施例中，該等在其雜質擴散區域上方
之電晶體的閘極和轉接通孔，在佈置上係具有某些位置排 齊裕度。在此第三實施例中，誠如下文將做之說明，彼等 轉接通孔在形成上係與彼等閘極自我排齊。所以，一傳輸 電晶體Ttr、一重置電晶體Trs、一源極隨搞電晶體Tsf、和 10 一選擇電晶體TSL之閘極間的距離，係短於第2A圖中所顯示 之第一實施例的閘極間之距離。此外，一些可使彼等閘極 和上部接線薄層相互連接之轉接通孔Htfr、Hrst、和Hsf ’ 在佈置上並不具有相對於該等閘極之寬度方向（通道長度 方向、載體傳輸方向）的位置排齊裕度。 15 上述可使該等傳輸電晶體Ttr、重置電晶體Trs、和源
極隨耦電晶體TSF、和上部接線薄層相互連接之轉接通孔 Htfr、Hrst、 和Hsf ’係佈置在列方向中之相同位置處。 第5B圖係顯示一第一層金屬接線薄層-亦即其閘極薄 層之次一上部薄層-的樣式。一在列方向中延伸之傳輸信號 20 線TFR，如第5B圖中所見，在佈置上係沿一光二極體PD之 上側。其傳輸信號線TFR，係經由其轉接通孔HTFR之導電性 銷栓，使連接至其傳輸電晶體TTR之閘極。一内圖素接線 15B，係經由一轉接通孔HFD之導電性銷栓，使連接至其浮 接擴散區域FD，以及係經由其轉接通孔HSF之導電性銷栓， 26 1265628 使連接至其祕隨!^晶體 其一隔離式導雷/ 陡溥膜60，係佈置在一對 通孔HRST之區域内 其轉接 # ^ ，、一轉接通孔Hrst2，係使$ :次:上部懷绝緣薄膜内。其—隔離式導電= 係佈置在對應於—轉接通孔Η⑽之區域内，以及立一 轉接通孔HVR2’係使形 :： 内。其-隔離式導電性薄膜62，係二中間層、%編 通孔Η一内，以及T轉::在—對應於， 其次-上部中間層絕緣薄膜内。 成在 10 15
第5C圖係顯示—第二層金屬接線薄層之樣式。並一在 行方向中延伸之重置信號線讀，如第冗圖所見q佈置 ^係沿其光二極體阳之上側。其重置信號線咖，係經由 二轉接通孔hRST2之導電性銷栓、第5B圖中所顯示之隔離式 導電性薄膜6G、和其轉接通孔Hrst之導電性銷栓，使連接 至其重置電晶體TRS之閘極。
…其一轉接通孔HVR3，係佈置在其次—上部中間層絕緣 溥膜内，而在偏離其轉接通孔HVR2之位置處。其—接線65 係可使其兩轉接通孔HVR2和Hvr3之導電性鎖检相互連接。 其-隔離式導電性薄膜66，係佈置在_對應於其轉接通孔 20 HSIG2之位置4，以及其一轉接通肋_，係使形成在其次 一上部中間層絕緣薄膜内。 第5D圖係顯示一第三層金屬接線薄層之樣式。其一在 行方向中延伸之重置電壓供應線VR，如第513圖中所見，在 佈置上係沿其光二極體PD之右側。其重置電壓供應線vr， 27 1265628 係經由其轉接通孔HVR3之導電性銷栓、第5C圖中所顯示之 接線65、其轉接通孔HvR2之導電性銷栓、第5B圖中所顯示 之隔離式導電性薄膜61、和其轉接通孔Hvr之導電性銷栓， 而使連接至第5A圖中所顯示之重置電晶體Trs和源極隨耦 5 電晶體TSF的共用汲極區域。 其一在行方向中延伸之信號讀取線SIG，在佈置上係沿 其重置電壓供應線VR之右侧。其信號讀取線，係經由 其轉接通孔HSIG3之導電性銷栓、第5C圖中所顯示之隔離式 導電性薄膜66、其轉接通孔HsiG2之導電性銷栓、第5B圖中 10所顯不之隔離式導電性薄臈62、和其轉接通孔nSIG之導電 性銷栓，而使連接至其選擇電晶體Tsl之源極區域。 其次，將藉由參照第6A至6E圖，來說明一製造此第三 貝知例之固悲成像裝置的方法。第6八至6(^圖和第6£圖，係 對應於一沿第5A圖中所顯示之單點鏈線au_a11所截成的 15杈截面圖，以及第6D圖係對應於一沿第5A圖中所顯示之單 點鏈線A12-A12所截成的橫截面圖。 誠如第6A圖中所示，在一矽基體3〇之表面上，係使形 成有一可界定出一些作用區域1〇之元件隔離絕緣薄膜31。 其一 P-型井區32，係使形成在其半導體基體3〇之作用區域 10的表面薄層内，除其要形成光二極體pD之區域外。在其 作用區域10之表面薄層内及上方，係形成有一化型埋入式 溥層35、-些MOS電晶體之源極和汲極的低雜質濃度區域 LDD、一ρ -型薄層36、-間極氧化物薄膜37、彼等M〇s電 晶體之閘極G、和-氧切薄膜34。上文所說明之主要製造 28 1265628 係與σ亥等形成第3A圖中所顯示之第〜告a 之程序相類似。 只施例的結構 下文將說明—些不同於第一實施例… 點。在形成其氣化石夕薄膜34之後，此氧化=程序的觀 ;自該等要形成1可使該等雜味 ^购，將會 接之轉接通物域蝴除。其後，^線咖互連 和間極薄㈣，將會加以嫌，使留;^ =賴 10 15 20 合佯持在今等賴，如第6Α圖中所示，將 :保持在越作用區域iG之閉極g上面。替 中所不，在該等要形成其轉接通孔之邮 之上表面上的氧化石夕薄膜將會被移除。彼等問^^ 離，係短於第3A圖中所顯示之第—實施例。 盆2=Γ些截至第6B圖中所顯示之狀態的程序。在 ^表係以CVD形成一厚度為5〇至15〇麵之氮化 Si 夕薄膜，將會受到各向異性之關，而在 =之側壁上面’留下一些側壁隔片SW。誠如第仍圖 ^鱗側壁隔片sw，亦使形成在其元件隔離絕緣薄 ^上方之閘極G的側壁上面。 主其:抗餘薄膜在形成上，係使覆蓋其自光二極體PD之 、（傳輸電晶體Ttr之上表面而至其重置電晶體 RS甲1極的上表面之區域。藉由使用此等抗钱薄膜、問極 G、、和側壁隔片SW作為—遮罩，便可在财職乂(一般條 、15 2 )之加速此量和1x10,5至5xl015cm—2(-般條件為 Μ⑽）之劑量的條件下植入碟離子。因而將可形成該 29 1265628 等η-通道MOS電 41、42、和 43 〇 晶體之源極和汲極的高摻雜濃度區 區域 在此Λ把例中，相對於該等傳輸電晶體TTR和重置電 晶體TRS之閘極G間的浮接擴散區域FD，係僅執行低雜質濃 5度區域LDD有關之離子植入。相對於其浮接擴散區域fd， 在某些情況中，係可能執行高雜質濃度區域有關之離子植 入0 覆盍其整個基體表面的，有—厚度為2G_之氧化石夕薄
膜8係以CVD形成。藉由以一抗♦虫薄膜覆蓋其圖素區域， 1〇將可各向異性祕刻成其氧化石夕薄膜68。藉由此-钱刻運 ^ 其氧化石夕薄膜68，將會保持在第6B圖中所顯示之週邊 域輯電路的MOS電晶體之閘極的侧壁上面。換言之，在其 週邊邏輯電路區域内，將會留下該等側壁隔片SW和氧化故 薄自。 化夕 15 離子植入將會被執行，藉以形成彼等P-通道m〇s電晶
體之源極和没極的高雜質濃度區域。在此一情況中，= 一 5至10 KeV(—般條件為7 KeV)之加速能量和 cm之劑量的條件下植入硼離子。 、在殿積-鈦或钻金屬薄膜之後，將會執行熱處理，藉 20以在其未覆有氧化石夕薄膜68之週邊電路區域内的源極和沒 極之表面上，形成一些金屬矽化物薄膜。在每一圖素之MOS 電晶體的汲極和源極表面上，以及在其光二極體PD之表0面8 上三並未形成上述之金屬矽化物薄膜。在其熱處理之後面 彼等未被處理之金屬薄膜將會被移除。 30 1265628 誠如第6C和6D圖中所示，覆蓋其整個基體表面的，有 —以鼠化梦製成及厚度為7〇聰之姓刻止動薄膜％，係以電 襞CVD或低壓力CVD形成。在此㈣止動薄卿上面，係⑽D形成-以氧切製成及厚度為職侧( 一般條件為1000 nm)之中間声绍έ矣發时，，τη層蟯緣_卜此中間層絕緣薄膜八之表面，將會以CMP加以平面處理。 ν iSr ί u rlf 10 15 20 , SIG、Htfr、HRSt、和 HSf 在形成上係使穿過其中間層 θ、、巴緣溥臊71。在此一情況中 地I間層絕緣薄膜71’係相對於其餘刻止動薄膜7〇選擇 :餘刻，其方式係於其㈣止動薄㈣暴露出時，並 4動作便會停止。其暴露在 /、 H u x寻轉接通孔HFD、HVR、:HSK tfr、HRST、和hsf之底部 縣^ 一 上面的蝕刻止動薄膜70，將會 化矽τ層之魏残細。此暴露出之 物沾將會被_，如 雜質擴散區域41、42、和43之表面/、讀擴政£卿: 其氧化矽薄膜68，相軺於货π 成的閘極rw 〃 圖中所_之程序和 ° 上面之氧化發薄腺344甘/ 薄。心·女 #勝34和其側壁隔片SW係非1 薄動4和侧壁隔片SW。再生產力’留下該等氧化石 即使該等轉接通孔Hfd、 排齊，复門朽r、， ^ VR和馬扣，存在有位置4 ”閘極G亚不會在此等轉 内異雨山 和稷通孔、IiVR、和 β暴路出，因為其閘極G係 Si 片SW。亦gp使― 有5亥寺虱化矽薄膜34和側壁嗎 亦即，其轉接通孔Ηρη、H $ 會盥复門托r A L _ VR、和Hsig，在形成上網 〜間極G自編。如此之結構係被稱為自我排齊式接
31 1265628 點結構。減如弟5 A圖中所示，兮举 w痒轉接通孔HFD、hvr、和 HSIG’在佈置上係相對於其作用區域1〇之外周緣，而 一位置欠排齊裕度。 ’、有 減如弟6D圖中所示，在复p弓 仕，、閘極G連接至其上部接 5層之區域内，其閘極G上面之氣丨按琛潯 ^ ^ 化矽溥膜34，係事先加以移 除。所以’其閘極G之上表面， 糸使暴露在該等轉接通孔 HtF—R、HrST、和Hsf内。該等轉接通孔htfr、Hrst、和Hsf， 如第6D圖中所見，係約略偏離其右側之理想位置，以及复 凡件隔離絕緣薄膜31，將會暴露在此等轉接通孔Htf/、、
1〇 Η·、和如之底部上面。由於其氧切薄獅係很薄，A 兀件隔離絕緣薄膜31，即使有仿 /、 有位置欠排齊，將不會大幅被 f虫刻。 有一厚度約為300 nm之摻雜式非晶形石夕薄膜將會形 成，以及將會執行CMP，藉以在該等轉接通孔^ 15 hsig、Htfr、Hrst、和Hsf内，留下一些導電性銷检。 20 有厚度為200至500 nm(—般條件為5〇〇随)之氧化 石夕的中間層絕緣薄膜75，係以電聚⑽使形成在其中間層 、、巴、、彖薄膜71上面。藉由㈣該等中間層絕緣薄膜75和， 將a化成些轉接通孔，其方式可在其餘刻止動薄膜％處 =止射|卜其暴露在此等轉接通孔之底部上面㈣刻止動 薄膜70，將會被移除。 上述之钱刻將會在其導電性銷检73之上表面處停止， 若如第6C圖中所示，該等形成穿過其下部中間層絕緣薄膜 71之轉接通孔HFD、Hvr、HSIG與其上部中間層絕緣薄膜乃 32 1265628 内所形成之轉接通孔間，並無位置欠排齊。 然而’誠如第6D圖中所示，若料形衫過其下部中 間層絕緣薄膜71之轉接通孔htfr、Hrst、和HSF與其上部中 間^緣賴75内所形成之轉接通關，赫在有位置欠 排片上述之#㈣會前進至其似彳止動薄卿之底部表 面，以及魏切薄_將會被暴露出。 10 15 等轉接通孔形成之同時，將會形成該等對應於1 週邊邏輯電純域中之她電晶體的祕和汲極區域之位 置處的轉接通孔。其氧切薄靡8，在此週邊邏輯電路區 域内係早已被移除。所以，彼等m〇S電晶體之源極和沒 極區域的表面’將會暴露在該等形成穿過其中間層絕緣薄 膜乃和幼薄咖之轉接軌職部上面。 、”人彼等轉接通孔在形成上，可使其週邊邏輯電路 區域内之Μ O S電晶體的閘極與其上部接線薄層相互連接。 第6Α圖中所顯示之閘極的氧切薄膜34，將會留在其週邊 邏輯電路區域内之每一M〇s電晶體的間極上面。所以，在 該等轉接通孔形成穿過其中間層絕緣薄膜75和71之後，其 邊在母II接通孔之底部上面的姓刻止動薄膜灣會被移 除’以及接著其·上面之氧化碎薄膜34將會被移除。 覆蓋其整個基體表面的，係使形成有-厚度為10至50 腿之鈦的黏著性薄層、一厚度為1G至__之氮化鈦的障 壁金屬、和-厚度為_至_麵之鎢的導電性薄層。此三 片薄層將會使經歷CMP，而在該等轉接通 之導電性銷栓76。 l 20 1265628 誠如第6E圖所示，在其中間層絕緣薄膜75上面，係使 形成有一第一層金屬接線薄層。其第一層金屬接線薄層内 之每一接線，係由一厚度為400至1000 nm之鋁合金薄膜所 製成。此第一層金屬接線薄層，係包括一内圖素接線15B， 5 和一些隔離式導電性薄膜61和62。 在此第一層金屬接線薄層上面，係使形成有第5D圖中 所顯示之第二層金屬接線薄層和第5C圖中所顯示之第三層 接線。
在此第三實施例中，其圖素之四個電晶體的閘極間之 10 距離，係可使縮短。其圖素區域因而可使縮減。由於姑不 論其他，其浮接擴散區域之區域可使縮減，其將一些信號 電荷轉換成一電壓信號之靈敏度，將可使提昇。
其次，將藉由參照第7A至7C圖，來說明一依據一第四 實施例之固態成像裝置。而且，在此第四實施例中，彼等 15 轉接通孔與上述之第三實施例相類似，在形成上係與彼等 閘極自我排齊。此轉接通孔成形方法，係不同於上述之第 三實施例。此第四實施例之固態影像裝置的平面圖，係與 第5A至5D圖中所顯示之第三實施例的固態成像裝置者相 同。第7A和7B圖係對應於一沿第5A圖中所顯示之點鏈線 20 All-All所截成的橫截面圖，以及第7C圖係對應於一沿第 5A圖中所顯示之點鏈線A12-A12所截成的橫截面圖。 誠如第7A圖中所示，藉由使用一些與該等形成第6A圖 中所顯示之第三實施例的結構之程序相類似的程序，將可 形成該等閘極G、氧化矽薄膜34、該等源極和汲極區域之低 34 l265628 10 15 20 雜質濃度區域励、1_型埋 36。覆蓋其整個基體表面的，有：樣5、和-，型薄層 化石夕薄麟，係以CVD形成。予度為50至⑽腿之氮 其週細^顧域如㈣心 向兴性地被蝕刻，而不蝕刻其一：。各 以在彼等閘極之側壁上面；〜大石夕薄膜⑽，藉 心成一些側壁隔 :會被執行，藉以形成其週邊邏輯祕 體的源極和汲極之高雜質濃度區域。 曰曰 第糊中所示，在其整個基體表面上，將會以CVD 形成一厚度為10至30 nm之氮化矽薄膜81 ^ . 專胰81。在此氮化矽薄膜 81上面，將會以CVD形成一厚度為7〇〇 、 ^丁 ’精以平面處理其甲間層絕緣薄膜82之表面。 心ΐ寺轉接通孔Hfd、Hvr、和Hsig，將會形成穿過1中 :層^薄顏，其方式可使_在其氮切薄膜81處停 止。其暴露在該等轉接通孔H 的氮―，和其— 之钱刻。該等閘極氧化物薄膜37,因而將會暴露在該等轉 接通孔hfd、Hvr、和Hsig之底部上面，以及其氮化石夕薄; ⑽，將會留在其閘極G之側壁上面。其暴露之閑極氧化物薄 膜37 ’將會被移除。 “ 由於其閘極G之上表面，係覆有上述之氧化残膜μ， 即使其中存在有位置欠排齊’該等閘極將不會暴露在該等 轉接通孔HFD、Hvr、和HSIG内。此等轉接通孔^、‘、
35 1265628 和Η 因 而在形成上可使與該等閘極自我排齊。 破荨以#雜式非晶形㈣成之 〃 入該等轉接通孔HFD、HVR、和Η一。巧：’：使埋 上述第二每γ / τ ，、緊接之程序係與 例之固態成像裝置有關的製造程序相類似。 圖巾賴示之轉 時，第中所顯示之問極氧化㈣、和如 除。在此m 彳_顿37,最終將會被移 HRST = 其暴露在該等轉接通孔％、 T SF之底部上面的元件隔離絕緣薄膜31之m 10 題發生
J里係很小，以致並不會有實際之問 中間轉接通峨穿過其中間層絕緣薄膜75之上部 、H物82時，其氮切薄獅最終將會被钱刻。 所以’即使其轉接通孔之位置係偏離其陳g，其氧化石夕之 70件隔離絕緣薄膜31，卻很難被蝕刻。 15 其次，將藉由參照第8A至8C圖，來說明一依據一第五
貝她例之固恶成像裝置。而且，在此第五實施例中，彼等 轉接通孔在形成上，係與上述之第三實施例相類似，使與 彼等閘極自我排齊。此轉接通孔成形方法，係不同於上述 之第三實施例者。此第五實施例之固態成像裝置的平面 20圖，係與第5A至5D圖中所顯示之第三實施例的固態成像裝 置者相同。第8A和8B圖係對應於一沿第5A圖中所顯示之點 鏈線All-All所截成的橫截面圖，以及第8C圖係對應於一 沿第5A圖中所顯示之點鏈線A12-A12所截成的橫裁面圖。 誠如第8 A圖中所示，藉由使用一些與該等形成第6 a圖 36 1265628 中所顯不之第三實施例的結構之程序相類㈣程序，將可 %成該等_G、氧切_34、該料極和沒極區域之低 雜質濃度區域LDD、n里入式薄層％、和一广型薄層 6。覆盖其整個基體表面的，有一厚度為5〇至12〇麵之氮 化石夕薄膜90，係以CVD形成。 大 在上述之第三實施例中，此一氧化石夕薄膜，將會受到 σ向/、1'生之蝕刻’藉以形成第6B圖中所顯示之側壁隔片 時。在此第五實施例中，藉由以一抗#薄膜覆蓋其圖素區 域，其氧切薄膜9〇，將會受到各向異性之關。所以， 在其週邊邏輯電路區域内，彼等閘極之側壁上面，將會形 成些側壁隔片，以及在其圖素内留下其氧化石夕薄膜如。 此時’誠如第_中所示，其閘極G上面之氧化石夕_〇， 將不會被移除。 在其週邊邏輯電路區域内， 15 20
、 將會形成一些MOS電晶 之源極和没極與金屬石夕化物薄膜。 誠如第8B圖中所示，一厚产 又為10至3〇 nm之氮化石夕薄 91，將會以CVD形成。在此氮^卜功# ^ 、
y 夕溥膜91上面，將會以c\ 形成一厚度為700至1500 nm(一 ^ I 奴條件為1〇〇〇 nm)之氧化 的中間層絕緣薄層92。CMP將备站说一 ㈢破執行，藉以平面處理 中間層絕緣薄膜92之表面。 彼等延伸過其中間層絕緣薄 家4馭％及達至其半導體基 =表面的轉接通孔Hfd、h_Hsig，係使在彼等氧化 人亂化㈣之小似彳選擇比的條件 150麵(一般條件為100 nm)之氡^ 為 乳化矽薄膜或氮化矽薄膜， 37 1265628 使澱積在其整個基體表面上，以及將會向後蝕刻，藉以在 該等轉接通孔Hfd、Hvr、和Hsig之内壁上面’形成一些側 壁隔片94。 此等側壁隔片94，可使彼等要埋入其轉接通孔HFD、
5 Hvr、和Hsig内之導電性銷检’以電氣方式與其閘極G相絕 緣。所以，即使其閘極G由於緊接該等轉接通孔形成後之位 置欠排齊所致，係暴露在該等轉接通孔Hfd、Hvr、和Hsig 内，該等閘極G與導電性銷栓間之電氣絕緣，最終將仍可被 保留。 10 誠如第8C圖中所示，若彼等轉接通孔HTFr、HRST、和 HSF係偏離該等閘極G，其元件隔離絕緣薄膜31，將會部份 地被蝕刻。然而，此等被蝕刻之區域，將會被側壁隔片94a 埋入。所以’即使該等轉接通孔Htfr、Hrst、和Hsf ’延伸 過其元件隔離絕緣薄膜31，以及達至其半導體基體30，該 15 等導電性銷栓和半導體基體30，仍可使避免電氣短路。
雖然如第8B圖所見，在該等轉接通孔Hfd、Hvr、和Hsig 與該等閘極間，並未提供位置排齊裕度，其係可提供一0.1 /zm之位置排齊裕度。 其次，將藉由參照第9A圖至第11圖，來說明一依據一 20 第六實施例之固態成像裝置。此第六實施例之固態成像裝 置的圖素，係由一光二極體和三個電晶體所構成。 第9A圖係一種三電晶體固態成像裝置之方塊圖。在此 三電晶體成像裝置中，係省略了第1A圖中所顯示之四電晶 體成像裝置的傳輸信號線TFR。其他之結構係與上述之四 38 1265628 電晶體固態成像裝置者相類似。 第9B圖係一圖素之等效電路 乐圖中所顯示之四 笔晶體固態成像裝置的傳輸電晶體Ttr係被省略，以及 四電晶體固態成像 =ΓΓΓ’係使直接連接至其源極輸晶體^ 之閘極。其他之電路結構，係與上述之 裝置者相類似。
10 15 20 第9C圖係-種三電晶體固態成像裝置之各種信號的時 序圖。在時間t21下，-重置信號咖將會上升，以致盆光 二極體PD之陰極電壓PDC將會被初始化。當上述之重置作 號RST下降時，-些對應於光接收量之電子，將會景積: 其光二極體PD之陰㈣，以及其陰極電位咖將會下降。 在日t間t22下，-選擇信號SEL將會上升，以致一對應於 其光二極體PD之陰極電壓PDC的電氣信號，將會輸出至一 信號讀取線SIG。在時間t23下，上述之重置信號RST將會上 升，以致其光二極體PD之陰極電壓PDC，將會被初始化。
在時間U下，上述之選擇信號SEL將會上升，以致一對應於 此初始化之陰極電壓PDC的電氣信號，將會輸出至其信號 讀取線SIG。在時間丁25下，上述之重置信號RST將會下降， 以致其光二極體PD之陰極電壓pdc，將會依據其光接收量 而開始下降。 其在時間h下所讀取之電氣信號與時間t24下所讀取之 電氣信號間的差異將可被得到，以致可得到一獨立於一源 極隨耗電晶體TSF之臨界電壓的影像信號。 在第9C圖中所顯示之時序圖中，其光二極體Pd將會在 39 1265628 時間h下被初始化，以及將會在時間t23下再次被初始化。 所以’在彼等信號電荷在時間t25開始景積之後，其在時間 t22下所項取之彳吕〗虎序列，將可使重複。 第10圖係其第六實施例之固態成像裝置的圖素之平面 5圖。此一實施例係省略了第2A圖中所顯示之第一實施例的 傳輸電晶體ttr之閘極和轉接通孔Hfdi。取代此轉接通孔 HFD1的’有一可連接至其光二極體Pd之陰極區域的轉接通 孔Hpd，係佈置在其光二極體PD内，而使接近其右下角處。 由於其傳輸電晶體TTR之閘極係被省略，一圖素沿行方向之 10 長度將會變短。 15 20
第11圖係一沿第10圖中所顯示之點鏈線A20-A20所截 成的橫截Φ®。兹將朗-些不同於第3D圖巾所顯示之第 貝％例的固恶成像裝置之橫截面圖的觀點。第11圖中所 ’、、’員不之每組成70件，係以—與第3D®巾所顯示之對應組 成元件相同的符號來表示。f3D圖中所顯示之傳輸電晶體 Ttr係被痛略。有—作為其光二極體pD之陰極的〜型埋入式
薄層35、’錢延伸至其重的邊界，以i 亦作用為此重置電晶體TRS之源極區域。 L 从你一對應於其形 二型埋入式薄層35及未形成1+·型薄層36之區域έ :有一残膜12Α，係使形成在其巾間層 份表面區域上面，以及在其轉接通孔恨 薄膜以，係經由其轉接通孔Hpd，連接至其二土面 層35。軸未顯衫第u射，其係㈣成有 40 1265628 =中所顯不之内圖素接線Μ相類似 其矽薄膜12Λ，係絲丄# 口享接線，以及 連接〜由弟1G®巾所顯示之轉接通孔HSF，使 連接至其源極隨_晶體^之閘極。 在第11圖中，古± 卜埋入類型之光二極體被採用，其中 方」/ 1埋入式薄層35 ’係使埋在P+-型薄層36下 “—η·型薄層，可使形成在其基體30之表面薄層内， 而使其基射作料其光二極„把_。 在此第六實施例中，#可使上述光二極體阳之陰極連 10 15
妾至其源極隨耗TSF之間極的轉接通孔1^叩，並未被佈置在 其作用區域10之突出區域_或直條區域1〇(：内，而係在其 巨2區域1GA内。右此轉接通孔HpD，與第13B圖中所顯示 之h况相類似，係佈置在第1G圖中所顯示之突出區域_ 内其便必需在此轉接通孔Ηρ〇與其重置電晶體丁以之問極 間，提供一位置排齊裕度。若其圖素在行方向中之尺寸係 明確，其三個電晶體便無法被佈置在一垂直行内，以及其
尺平區域500D在佈置上，將需要藉由使其作用區域彎曲來 加以形成。 上述佈置有第圖中所顯示之轉接通孔Hpd的區域，並 恶去被用作其光二極體。然而，誠如由第1(^σ13Β圖間之比 20較可以顯見，第1〇圖中所顯示之第六實施例，可使其光二 極體PD之區域增加，而使多於第13β圖之佈線。 此第六貫施例之二晶體固態成像裝置的轉接通孔，與 上述第二至第五貫施例相類似，在形成上可使與其閘極自 哉i排。 41 1265628 其次，將藉由參照第12圖，來說明一依據一第七實施 例之固態成像裝置。茲將針對一些不同於第2A圖中所顯示 之第一實施例的固態成像裝置之結構的觀點，而加以說明。 在此第七實施例之固態成像裝置中，其作用區域10之 5 矩形區域10A在行方向中之長度係很短，以及其直條區域 10C，係成90°而使彎曲朝向其光二極體側。其選擇電晶體 TSL之閘極，係使彎曲及橫越一在列方向中延伸之區域10D。
其另一傳輸電晶體TTR、重置電晶體TRS、和源極隨耦 電晶體TSF之閘極，與第2A圖中所顯示之第一實施例相類 10 似，係使橫越其在行方向中延伸之直條區域10C。
該等傳輸電晶體TTR和重置電晶體TRS之閘極間的距 離，係短於第2A圖中所顯示之第一實施例者。所以，其要 被佈置在上述對應於其浮接擴散區域FD之區域内的轉接通 孔HFD，與第5A圖中所顯示之第三實施例相類似，在形成上 15 係與其閘極自我排齊。其因而將有可能縮減其浮接擴散區 域FD之區域。隨著其浮接擴散區域FD之區域的變小，其將 彼等信號電荷轉換成一電壓信號之靈敏度，將可使提昇。 其一内圖素接線15C之一端部，係經由其轉接通孔 HFD，使連接至其浮接擴散區域FD，以及其另一端係使連 20 接至其源極隨耦電晶體TSF之閘極。此内圖素接線15C，與 第4B圖中所顯示之内圖素接線15A相類似，係由一矽薄層 和金屬石夕化物薄層之雙薄層結構所構成。 誠如沿一平行於其基體表面之法線的線所見，其内圖 素接線15C在佈置上，係内含其浮接擴散區域FD。由於其 42 1265628 浮接擴散區域FD，係覆有上述之内圖素接線15C，其浮接 擴散區域FD有關之光遮蔽功能，將可被增強。由於其並不 需要藉由使用一上金屬接線薄層來形成其内圖素接線 15C，其金屬接線薄層内之接線布局，將可輕易地加以設計。 5 本發明係已參照該等較佳實施例加以說明。本發明並 非僅受限於以上諸實施例。本技藝之專業人員，很顯然將 可製成各種不同之修飾體、改良形式、結合體、等等。 L圖式簡單說明3
第1A圖係一種四電晶體固體成像裝置之方塊圖，第1B 10 圖係此成像裝置之等效電路圖，以及第1C圖係此成像裝置 之時序圖； 第2A至2D圖分別係一些依據一第一實施例之固態成 像裝置的閘極薄層、第一、第二、和第三層金屬接線薄層 之樣式的平面圖， 15 第3 A至3 E圖係一些可例示一製造上述第一實施例之 固態成像裝置的方法之基體的橫截面圖；
第4A至4D圖分別係一些依據一第二實施例之固態成 像裝置的閘極薄層、矽接線薄層、第一、和第二層接線薄 層之樣式的平面圖； 20 第5A至5D圖分別係一些依據一第三實施例之固態成 像裝置的閘極薄層、第一、第二、和第三層接線薄層之樣 式的平面圖， 第6A至6E圖係一些可例示一製造上述第三實施例之 固態成像裝置的方法之基體的橫截面圖； 43 1265628 第7A至7C圖係一些可例示一製造一第四實施例之固 態成像裝置的方法之基體的橫截面圖； 第8A至8C圖係一些可例示一製造一第五實施例之固 態成像裝置的方法之基體的橫截面圖； 5 第9A圖係一可顯示三電晶體固體成像裝置之方塊圖， 第9B圖係此成像裝置之等效電路圖，以及第9C圖係此成像 裝置之時序圖；
第10圖係一依據一第六實施例之固態成像裝置的閘極 薄層之樣式的平面圖； 10 第11圖係此第六實施例之固態成像裝置的橫截面圖； 第12圖係一依據一第七實施例之固態成像裝置的閘極 薄層之樣式的平面圖，而 第13A和13B圖則係一些傳統式固態成像裝置之閘極 薄層的樣式之平面圖。 15
44 1265628 【圖式之主要元件代表符號表】 FD...浮接擴散區域 SW...侧壁隔片 G...閘極 TFR...傳輸信號線 Ηπ>..轉接通孔 TRS...選擇電晶體 Hfdi···轉接通孔 Tsf...源極隨搞電晶體 HfD2.··轉接通孔 TSL…選擇電晶體 Hpd...轉接通孔 Ttr...傳輸電晶體 Hrs...轉接通孔 VR...選擇電壓供應線 HrsT···轉接通孔 1...成像區域 HrsT2·.·轉接通孔 2…圖素 Hsf...轉接通孔 3...列選擇電路 Hsig.··轉接通孔 4...讀取電路 HsiG2...轉接通孔 10...作用區域 HsiG3…轉接通孔 10A...矩形區域 Htfr…轉接通孔 10B...突出區域 HtfR2...轉接通孔 10C...直條區域 hvr...轉接通孔 10D...區域 HvR2…轉接通孔 12...石夕薄膜 HVR3.··轉接通孔 12A...石夕薄膜 LDD...輕摻雜源極和没極區域 15...内部接線 PD...光二極體 15...内圖素接線 RST...選擇信號線 15A…内圖素接線 SEL...選擇信號線 15B...内圖素接線 SIG...信號讀取線 16…接線
45 1265628 17…隔離式導電性薄膜 18.. .隔離式導電性薄膜 19.. .接線 20…隔離式導電性薄膜 30…半導體基體 31.. .元件隔離絕緣薄膜 32···ρ-型井區 33.. .閘極薄層 34.. .氧化矽薄膜 35.. . η-型埋入式薄層 36·..ρ+-型薄層 37.. .閘極氧化物薄膜 40…遮罩薄膜 41.. .雜質擴散區域 42.. .雜質擴散區域 43.. .雜質擴散區域 45.. .金屬石夕化物薄膜 50.. .中間層絕緣薄膜 55.. .中間層絕緣薄膜 56.. .導電性鎖检 60.. .隔離式導電性薄膜 61.. .隔離式導電性溥膜 62.. .隔離式導電性薄膜 65…接線 66…隔離式導電性薄膜 68…氧化矽薄膜 70.. .蝕刻止動薄膜 71.. .中間層絕緣薄膜 73…導電性銷栓 75.. .中間層絕緣薄膜 76.. .導電性銷栓 80.. .氮化矽薄膜 81…氮化矽薄膜 82.. .中間層絕緣薄膜 90…氮化矽薄膜 91…氮化矽薄膜 92.. .中間層絕緣薄膜 94.. .側壁隔片 500.. .作用區域 500Α...矩形區域 500Β...突出區域 500C...垂直條區域 500D...水平區域
46

Claims (1)

1265628 拾、申請專利範圍： 1. 一種半導體裝置，其係包括： 多數成一矩陣形使佈置在一半導體基體上方之圖 素； 5 其中： 每一圖素係包括一光二極體、一重置電晶體、一源 極隨耦電晶體、和一選擇電晶體；
其光二極體，係包括一堆疊在厚度方向中之第一導 電型雜質擴散區域和第二導電型雜質擴散區域； 10 每一重置電晶體、源極隨耦電晶體、和選擇電晶 體，係包括一對形成在其半導體基體之一表面薄層内的 第一導電型雜質擴散區域，以及係具有一在此等雜質擴 散區域間之通道區域，和一形成在此通道區域上方之閘 極； 15 該等光二極體、重置電晶體、源極隨耦電晶體、和
選擇電晶體，係佈置在一作用區域内； 此作用區域係包括一其中佈置有上述光二極體之 第一區域和一具有一與此第一區域相連之第一端部而 包括一沿一第一方向延伸之區域的第二區域；以及 20 該等重置電晶體、源極隨耦電晶體、和選擇電晶體 之每一閘極，係使橫越其第二區域沿上述第一方向延伸 之區域，以及其重置電晶體之閘極與此第二區域間的橫 越區域、其源極隨耦電晶體之閘極與此第二區域間的橫 越區域、和其選擇電晶體之閘極與此第二區域間的橫越 47 1265628 區域，係以此一順序佈置在一離開上述第一端部之方向 中， 其一内圖素接線，可使上述第一端側上面之重置電 晶體的雜質擴散區域，與此圖素之源極隨耦電晶體的閘 5 極相互連接； 其一重置電壓供應線，係使連接至該等重置電晶體 和源極隨耦電晶體之閘極間的雜質擴散區域，以及係供 有一可施加一初始反向偏壓給其光二極體之重置電壓；
其一重置信號線，可施加一重置信號，給其重置電 10 晶體之閘極； 每一列之圖素，係佈置有一選擇信號線，此選擇信 號線，可施加一選擇信號，給一對應列中之圖素的選擇 電晶體之閘極；以及 每一行之圖素，係佈置有一信號讀取線，彼等係使 15 連接至一對應行中之圖素的選擇電晶體在一與上述第
一端部相對之一侧上面的雜質擴散區域。 2.如申請專利範圍第1項之半導體裝置，其中： 每一圖素進一步係包括一傳輸電晶體，其係被佈置 在其第二區域内，以及係具有一對雜質擴散區域，而在 20 此等雜質擴散區域間，係形成有一通道區域，以及在此 通道區域上方，係形成有一閘極； 其傳輸電晶體之閘極，係使橫越其第二區域延伸於 上述第一方向中之區域，而在一較其重置電晶體之閘極 與上述第二區域間的橫越區域更接近上述第一端部之 48 1265628 區域内，以及上述第-端側上面之傳輪電晶體的雜質於 =域以:使連接至其光二極體之第—導電型雜質擴散 —此半導體裝置，進-步係包括—可施加—傳輪信號 給其傳輸電晶體之閘極的傳輸信號線。 3·如申請專利範圍第2項之半導體裝置，其中之 t係與其傳輸電晶體之間極，佈置在_相同之導 薄層内。 10 15 20 4·如申請專利範圍第丨項之半導體裝 ^ 重置作跋 線，係與其重置電晶體之閘極。-薄層内。 弗置在相问之導電性 5·如申請專利範圍第丨項之半導體裝 /、重置作缺 π ，係與其選擇電晶體之閘極， & 薄層内。 置在相问之導電性 6.如申請專利範圍第旧之半導體裝置，其中用以連接上 =第一端側上面之重置電晶體的雜質擴散區域之内圖 素接線，至少有一部份區域係由矽製成。 7·=申請專利範圍第1項之半導體褒置，其中進_步係包 顺-些上部閘極保護性薄膜，其係覆蓋該等重置電晶 粗、源極隨麵電晶體、和選擇電晶體之間極的表面’· -些側閘極保護性薄膜，其係覆蓋該等重置電晶 體、源極隨截電晶體、和選擇電晶體之間極的侧辟· 一尹間層絕緣賴，其係飾絲其轉體絲上 49 1265628 方，以及使覆蓋該等重置電晶體、源極隨耦電晶體、和 選擇電晶體； 一形成穿過此中間層絕緣薄膜之第一轉接通孔，上 述第一端側上面之重置電晶體的雜質擴散區域之上表 5 面，係出現在此第一轉接通孔之底部上面；
一形成穿過此中間層絕緣薄膜之第二轉接通孔，該 等重置電晶體和源極隨耦電晶體之閘極間的雜質擴散 區域之上表面，係出現在此第二轉接通孔之底部上面；和 一形成穿過此中間層絕緣薄膜之第三轉接通孔，其 10 一與上述第一端側相對之侧部上面的選擇電晶體之雜 質擴散區域的上表面，係出現在此第三轉接通孔之底部 上面； 其中： 其内圖素接線，係經由其第一轉接通孔，使連接至 15 上述第一端側之重置電晶體的雜質擴散區域；
其重置電壓供應線，係經由其第二轉接通孔，使連 接至該等重置電晶體和源極隨耦電晶體之閘極間的雜 質擴散區域；以及 其信號讀取線，係經由其第三轉接通孔，使連接至 20 其一與上述第一端部相對之側部上面的選擇電晶體之 雜質擴散區域；以及 其中： 上述覆蓋其重置電晶體之閘極的側壁之側部閘極 保護性薄層，係出現在其第一轉接通孔之一側部上面； 50 1265628 ^上^盍其重置電晶體之祕的側壁之側部間極 ”蓴層和上述覆蓋其源極隨㈣晶體之間極的侧 土之側部間極保護性薄層，係出現在其第二轉接通孔之 一側部上面；或 上迷覆盖其選擇電晶體之側壁的側部間極保罐性 薄層’係出現在其第三轉接通孔之_側部上面。X 8·如：請專利範圍第7項之半導料置，其中之中間層絕 緣薄膜’係包括-可覆蓋上述未出現在其第一至第三轉 接通孔之側部上面的上部閑極保護性薄膜和側部間極 φ 保護性薄膜之區域的薄層，此薄層係由-具有不同於此 #上部間極保護性薄膜和側部開極保護性薄膜之钱刻 特性的材料所製成。 9_如申請專利範圍第7項之半導體裝置，其中： 母-圖素進-步係包括—傳輸電晶體，其係佈置在 上逑之第二區域内，以及係具有一對雜質擴散區域，而 在此等雜質擴散區域間，係使形成有—通域，以及 在此通道區域上方，係使形成有_閘極； 鲁 其傳輸電晶體之閘極，係使橫越其第二區域延伸於 上述第一方向中之區域，而在一較其重置電晶體之問極 與上述第二區域間的橫越區域更接近上述第一端部之 區域内，以及上述第-端側上面之傳輪電晶體的雜質擴 散區域’係使連接至其光二極體之第—導電型雜質擴散 區域；以及 此半導體裝置，進一步係包括： 51 1265628 一可施加一傳輸信號給其傳輸電晶體之閘極的傳 輸信號線； 一可覆蓋其傳輸電晶體之閘極的上表面之上部閘 極保護性薄膜；和 5 一可覆蓋其傳輸電晶體之閘極的側壁之側部閘極 保護性薄膜， 其中覆蓋其傳輸電晶體之閘極的側壁之閘極保護 性薄膜，係出現在其第一轉接通孔之一側部上面。
10.如申請專利範圍第9項之半導體裝置，其進一步係包括： 10 —中間層絕緣薄膜，其係使形成在其半導體基體上 方，以及使覆蓋該等重置電晶體、源極隨耦電晶體、和 選擇電晶體； 一形成穿過此中間層絕緣薄膜之第一轉接通孔，上 述第一端側上面之重置電晶體的雜質擴散區域之上表 15 面，係出現在此第一轉接通孔之底部上面；
一形成穿過此中間層絕緣薄膜之第二轉接通孔，該 等重置電晶體和源極隨耦電晶體之閘極間的雜質擴散 區域之上表面，係出現在此第二轉接通孔之底部上面； 一形成穿過此中間層絕緣薄膜之第三轉接通孔，其 20 —與上述第一端側相對之側部上面的選擇電晶體之雜 質擴散區域的上表面，係出現在此第三轉接通孔之底部 上面；和 一側壁隔片，其係由一絕緣材料製成，以及可覆蓋 每一第一至第三轉接通孔之側部， 52 1265628 其中： 其内圖素接線，係經由其第一轉接通孔，使連接至 上述第一端側之重置電晶體的雜質擴散區域； 其重置電壓供應線，係經由其第二轉接通孔，使連 5 接至該等重置電晶體和源極隨耦電晶體之閘極間的雜 質擴散區域；以及
其信號讀取線，係經由其第三轉接通孔，使連接至 其一與上述第一端部相對之侧部上面的選擇電晶體之 雜質擴散區域。 10 11.如申請專利範圍第10項之半導體裝置，其中之重置電晶 體的閘極之侧壁，係出現在其第一轉接通孔之一側部上 面，該等重置電晶體和源極隨耦電晶體之閘極的側壁， 係出現在其第二轉接通孔之一侧壁上面，以及其選擇電 晶體之閘極的侧壁，係出現在其第三轉接通孔之一侧壁 15 上面。
12.如申請專利範圍第10項之半導體裝置，其中： 每一圖素進一步係包括一傳輸電晶體，其係被佈置 在其第二區域内，以及係具有一對雜質擴散區域，而在 此等雜質擴散區域間，係形成有一通道區域，以及在此 20 通道區域上方，係形成有一閘極；以及 其一傳輸信號線，可施加一傳輸信號給其傳輸電晶 體之閘極， 其中： 其傳輸電晶體之閘極，係使橫越其第二區域延伸於 53 !265628 上述第:方向中之區域’而在—較其重置電晶體之間極 與上述第二區域間的橫越區域更接近上述第一端部之 區域内，以及上述第—端側上面之傳輸電晶體的雜質擴 散區域，係使連接至盆光—' 5 咬侵主/、尤一極體之弟一導電型雜質擴散 區域；以及 其傳輸電晶體之間極的侧壁，係、出現在其第一轉接 通孔之一側壁上面。 10 15 20 13.如申請專利範圍第旧之半導體褒置，其中自—連接至 其第-端側上面之重置電晶體的雜質擴散區域之區域 至一連接至其源極隨耗電晶體之閑極的區域内之圖素 接線，係由一内含一作為一最低薄層之石夕薄層的石夕薄層 或疊片薄層所構成。 申請專利範圍第13項之半導體裝置，其中之重置㈣ 線和選擇信號線中的一個，係與其内圖素接線一起佈置 在一相同之導電性薄層内。 15·如:請專利範圍第2項之半導體裝置，其中自_連接至 -第端側上面之重置電晶體的雜質擴散區域之區域 至-連接至其源極_電晶體之間極的區域之内圖素 接線，係由一内含一石夕薄層而作為一最低薄層之卿 或疊片薄層所構成。 曰 置，射之重置信號 、、泉％擇化號線、和選擇彳 、释乜唬線中的一個，係與其内圖 ’、妾線-起佈置在一相同之導電性薄層内。 17.如申請專利範圍第！項之半導體裝置，纟中之第—區 54 1265628 域，係由一直條外周緣所構成，以及其第二區域沿上述 第一方向延伸之區域，係平行於上述第一區域之直條外 周緣而延伸。 18. —種半導體裝置，其係包括： 5 多數成一矩陣形使佈置在一半導體基體上方之圖 素； 其中：
每一圖素係包括一光二極體、一重置電晶體、一源 極隨耦電晶體、和一選擇電晶體； 10 其光二極體係包括一堆疊在厚度方向中之第一導 電型雜質擴散區域和第二導電型雜質擴散區域， 每一重置電晶體、源極隨耦電晶體、和選擇電晶 體，係包括一對形成在其半導體基體之一表面薄層内的 第一導電型雜質擴散區域，以及係具有一在此等雜質擴 15 散區域間之通道區域，和一形成在此通道區域上方之閘
極； 該等光二極體、重置電晶體、源極隨耦電晶體、和 選擇電晶體，係佈置在一作用區域内； 此作用區域係包括一佈置有上述光二極體之第一 20 區域，和一具有一與此第一區域相連而呈長形之第一端 部的第二區域；以及 該等重置電晶體、源極隨耦電晶體、和選擇電晶體 之每一閘極，係使橫越其第二區域，以及其重置電晶體 之閘極與此第二區域間的橫越區域、其源極隨耦電晶體 55 1265628 之閘極與此第二區域間的橫越區域、和其選擇電晶體之 閘極與此第二區域間的橫越區域，係以此一順序佈置在 一離開上述第一端部之方向中， 其一内圖素接線，可使上述第一端側上面之重置電 5 晶體的雜質擴散區域，與此圖素之源極隨耦電晶體的閘
極相互連接，其連接至上述第一端侧上面之重置電晶體 的雜質擴散區域之内圖素接線，至少有一部份區域係由 矽製成； 其一重置電壓供應線，係使連接至該等重置電晶體 10 和源極隨耦電晶體之閘極間的雜質擴散區域，以及係供 有一可施加一初始反向偏壓給其光二極體之重置電壓； 其一重置信號線，可施加一重置信號，給其重置電 晶體之閘極； 每一列之圖素，係佈置有一選擇信號線，此選擇信 15 號線，可施加一選擇信號，給一對應列中之圖素的選擇
電晶體之閘極；以及 每一行之圖素，係佈置有一信號讀取線，彼等係使 連接至一對應行中之圖素的選擇電晶體在一與上述第 一端部相對之一側上面的雜質擴散區域。 20 19.如申請專利範圍第18項之半導體裝置，其中： 每一圖素進一步係包括一傳輸電晶體，其係被佈置 在其第二區域内，以及係具有一對雜質擴散區域，而在 此等雜質擴散區域間，係使形成有一通道區域，以及在 此通道區域上方，係使形成有一閘極； 56 1265628 其傳輸電晶體之閘極，係使橫越其重置電晶體之閘 極與上述第二區域間的第二區域，以及上述第一端側上 面之傳輸電晶體的雜質擴散區域，係使連接至其光二極 體之第一導電型雜質擴散區域；以及 5 此半導體裝置，進一步係包括一可施加一傳輸信號 給其傳輸電晶體之閘極的傳輸信號線。
20. 如申請專利範圍第18項之半導體裝置，其中自一連接至 其第一端侧上面之重置電晶體的雜質擴散區域之區域 至一連接至此圖素之源極隨耦電晶體的閘極之區域内 10 的圖素接線，係由一内含一作為一最低薄層之石夕薄層的 $夕薄層或疊片薄層所構成。 21. 如申請專利範圍第20項之半導體裝置，其中之重置信號 線和選擇信號線中的一個，係與其内圖素接線一起佈置 在一相同之導電性薄層内。 15 22. —種半導體裝置，其係包括：
多數成一矩陣形使佈置在一半導體基體上方之圖 素； 其中： 每一圖素係包括一光二極體、一重置電晶體、一源 20 極隨I馬電晶體、和一選擇電晶體； 其光二極體係包括一堆疊在厚度方向中之第一導 電型雜質擴散區域和第二導電型雜質擴散區域； 每一重置電晶體、源極隨耦電晶體、和選擇電晶 體，係包括一對形成在其半導體基體之一表面薄層内的 57 1265628 第一導電型雜質擴散區域，以及係具有一在此等雜質擴 散區域間之通道區域，和一形成在此通道區域上方之閘 極； 該等光二極體、重置電晶體、源極隨耦電晶體、和 選擇電晶體，係佈置在一作用區域内； 此作用區域係包括一佈置有上述光二極體之第一 區域，和一具有一與此第一區域相連而呈長形之第一端 部的第二區域；以及 10 該等重置電晶體、源極隨耦電晶體、和選擇電晶體 之每一閘極，係使橫越其第二區域，以及其重置電晶體 之閘極與此第二區域間的橫越區域、其源極隨耦電晶體 之閘極與此第二區域間的橫越區域、和其選擇電晶體之 閘極與此第二區域間的橫越區域，係以此一順序佈置在 一離開上述第一端部之方向中， 15 其一内圖素接線，可使上述第一端側上面之重置電 晶體的雜質擴散區域，與此圖素之源極隨耦電晶體的閘 極相互連接； 20
其一重置電壓供應線，係使連接至該等重置電晶體 和源極隨耦電晶體之閘極間的雜質擴散區域，以及係供 有一可施加一初始反向偏壓給其光二極體之重置電壓； 其一重置信號線，可施加一重置信號，給其重置電 晶體之閘極； 每一列之圖素，係佈置有一選擇信號線，此選擇信 號線，可施加一選擇信號，給一對應列中之圖素的選擇 58 1265628 電晶體之閘極； 每一行之圖素，係佈置有一信號讀取線，彼等係使 連接至一對應行中之圖素的選擇電晶體在一與上述第 一端部相對之一側上面的雜質擴散區域； 5 其一上部閘極保護性薄膜，可覆蓋該等重置電晶 體、源極隨耦電晶體、和選擇電晶體閘極之上表面； 其一側部閘極保護性薄膜，可覆蓋該等重置電晶 體、源極隨耦電晶體、和選擇電晶體閘極之侧壁； 其一形成穿過其半導體基體之中間層絕緣薄膜，可 10 覆蓋該等選擇電晶體、源極隨耦電晶體、和選擇電晶體； 其一第一轉接通孔，係使形成穿過此中間層絕緣薄 膜，上述第一端侧上面之重置電晶體的雜質擴散區域之 上表面，係出現在此第一轉接通孔之底部上面，以及其 重置電晶體之閘極的側壁之侧部閘極保護性薄膜，係出 15 現在此第一轉接通孔之側壁上面； 其一第二轉接通孔，係使形成穿過此中間層絕緣薄 膜，該等重置電晶體和源極隨耦電晶體之閘極間的雜質 擴散區域之上表面，係出現在此第二轉接通孔之底部上 面，以及上述覆蓋其重置電晶體之閘極的侧壁之側部閘 20 極保護性薄膜，和上述覆蓋其源極隨耦電晶體之側壁的 側部閘極保護性薄膜，係出現在此第二轉接通孔之側壁 上面；以及 其一第三轉接通孔，係使形成穿過此中間層絕緣薄 膜，其一與上述第一端側相對之側部上面的選擇電晶體 59 1265628 之雜質擴散區域的上表面，係出現在此第三轉接通孔之 底部上面，以及上述覆蓋其選擇電晶體之閘極的側壁之 侧部閘極保護性薄膜，係出現在此第三轉接通孔之一側 壁上面； 5 其中： 其内圖素接線，係經由其第一轉接通孔，使連接至 上述第一端側之重置電晶體的雜質擴散區域；
其重置電壓供應線，係經由其第二轉接通孔，使連 接至該等重置電晶體和源極隨耦電晶體之閘極間的雜 10 質擴散區域；以及 其信號讀取線，係經由其第三轉接通孔，使連接至 其一與上述第一端部相對之側部上面的選擇電晶體之 雜質擴散區域。 23.如申請專利範圍第22項之半導體裝置，其中之中間層絕 15 緣薄膜，係包括一可覆蓋上述未出現在其第一至第三轉
接通孔之側部上面的上部閘極保護性薄膜和側部閘極 保護性薄膜之區域的薄層，此薄層係由一具有不同於此 等上部閘極保護性薄膜和側部閘極保護性薄膜之蝕刻 特性的材料所製成。 20 24. —種半導體裝置，其係包括： 多數成一矩陣形佈置在一半導體基體上方之圖素； 其中： 每一圖素係包括一光二極體、一重置電晶體、一源 極隨耦電晶體、和一選擇電晶體； 60 1265628 其光二極體係包括一堆疊在厚度方向中之第一導 電型雜質擴散區域和第二導電型雜質擴散區域； 每一重置電晶體、源極隨耦電晶體、和選擇電晶 體，係包括一對形成在其半導體基體之一表面薄層内的 第一導電型雜質擴散區域，以及係具有一在此等雜質擴 散區域間之通道區域，和一形成在此通道區域上方之閘 極； 該等光二極體、重置電晶體、源極隨搞電晶體、和 選擇電晶體，係佈置在一作用區域内； 10 此作用區域係包括一佈置有上述光二極體之第一 區域，和一具有一與此第一區域相連而呈長形之第一端 部的第二區域；以及 15 該等重置電晶體、源極隨耦電晶體、和選擇電晶體 之每一閘極，係使橫越其第二區域，以及其重置電晶體 之閘極與此第二區域間的橫越區域、其源極隨耦電晶體 之閘極與此第二區域間的橫越區域、和其選擇電晶體之 閘極與此第二區域間的橫越區域’係以此^一順序佈置在 一離開上述第一端部之方向中， 20
其一内圖素接線，可使上述第一端側上面之重置電 晶體的雜質擴散區域，與此圖素之源極隨耦電晶體的閘 極相互連接； 其一重置電壓供應線，係使連接至該等重置電晶體 和源極隨耦電晶體之閘極間的雜質擴散區域，以及係供 有一可施加一初始反向偏壓給其光二極體之重置電壓； 61 1265628 其一重置信號線，可施加一重置信號，給其重置電 晶體之閘極； 每一列之圖素，係佈置有一選擇信號線，此選擇信 號線，可施加一選擇信號，給一對應列中之圖素的選擇 電晶體之閘極， 每一行之圖素，係佈置有一信號讀取線，彼等係使 連接至一對應行中之圖素的選擇電晶體在一與上述第 一端部相對之一側上面的雜質擴散區域； 10 其一中間層絕緣薄膜，係使形成在其半導體基體上 方，以及係使覆蓋該等重置電晶體、源極隨耦電晶體、 和選擇電晶體； 其一第一轉接通孔，係使形成穿過此中間層絕緣薄 膜，上述第一端側上面之重置電晶體的雜質擴散區域之 上表面，係出現在此第一轉接通孔之底部上面； 15 其一第二轉接通孔，係使形成穿過此中間層絕緣薄 膜，該等重置電晶體和源極隨耦電晶體之閘極間的雜質 擴散區域之上表面，係出現在此第二轉接通孔之底部上 面； 20
其一第三轉接通孔，係使形成穿過此中間層絕緣薄 膜，其一與上述第一端側相對之側部上面的選擇電晶體 之雜質擴散區域的上表面，係出現在此第三轉接通孔之 底部上面，以及 其一側壁隔片，係由一絕緣材料製成，以及可覆蓋 每一第一至第三轉接通孔之侧部， 62 1265628 其中： 其内圖素接線，係經由其第一轉接通孔，使連接至 上述第一端側之重置電晶體的雜質擴散區域； 其重置電壓供應線，係經由其第二轉接通孔，使連 5 接至該等重置電晶體和源極隨耦電晶體之閘極間的雜 質擴散區域；以及
其信號讀取線，係經由其第三轉接通孔，使連接至 其一與上述第一端部相對之侧部上面的選擇電晶體之 雜質擴散區域。 10 25.如申請專利範圍第24項之半導體裝置，其中之重置電晶 體的閘極之側壁，係出現在其第一轉接通孔之一側壁上 面，該等重置電晶體和源極隨耦電晶體之閘極的侧壁， 係出現在其第二轉接通孔之一側壁上面，以及其選擇電 晶體之閘極的側壁，係出現在其第三轉接通孔之一側壁 15 上面。
26. —種半導體裝置，其係包括： 多數成一矩陣形使佈置在一半導體基體上方之圖 素； 其中： 20 每一圖素係包括一光二極體、一重置電晶體、一源 極隨耦電晶體、和一選擇電晶體； 其光二極體係包括一堆疊在厚度方向中之第一導 電型雜質擴散區域和第二導電型雜質擴散區域； 每一重置電晶體、源極隨耦電晶體、和選擇電晶 63 1265628 體，係包括一對形成在其半導體基體之一表面薄層内的 第一導電型雜質擴散區域，以及係具有一在此等雜質擴 散區域間之通道區域，和一形成在此通道區域上方之閘 極； 該等光二極體、重置電晶體、源極隨耦電晶體、和 選擇電晶體，係佈置在一作用區域内； 此作用區域係包括一佈置有上述光二極體之第一 區域，和一具有一與此第一區域相連之第一端部而包括 一沿一第一方向延伸之區域的第二區域；以及 10 15 該等重置電晶體、源極隨耦電晶體、和選擇電晶體 之每一閘極，係使橫越其第二區域沿上述第一方向延伸 之區域，以及其重置電晶體之閘極與此第二區域間的橫 越區域、其源極隨耦電晶體之閘極與此第二區域間的橫 越區域、和其選擇電晶體之閘極與此第二區域間的橫越 區域，係以此一順序佈置在一離開上述第一端部之方向中， 其一内圖素接線，可使上述第一端側上面之重置電 晶體的雜質擴散區域，與此圖素之源極隨耦電晶體的閘 極相互連接； 20
其一重置電壓供應線，係使連接至該等重置電晶體 和源極隨耦電晶體之閘極間的雜質擴散區域，以及係供 有一可施加一初始反向偏壓給其光二極體之重置電壓； 其一重置信號線，可施加一重置信號，給其重置電 晶體之閘極； 每一列之圖素，係佈置有一選擇信號線，此選擇信 64 1265628 號線，可施加一選擇信號，給一對應列中之圖素的選擇 電晶體之閘極； 每一行之圖素，係佈置有一信號讀取線，彼等係使 連接至一對應行中之圖素的選擇電晶體在一與上述第 5 一端部相對之一側上面的雜質擴散區域； 其一些上部閘極保護性薄膜，可覆蓋該等重置電晶 體、源極隨柄電晶體、和選擇電晶體閘極之上表面， 其一些側部閘極保護性薄膜，可覆蓋該等重置電晶 體、源極隨耦電晶體、和選擇電晶體閘極之側壁； 10 其一形成穿過其半導體基體之中間層絕緣薄膜，可 覆蓋該等選擇電晶體、源極隨耦電晶體、和選擇電晶體； 其一第一轉接通孔，係使形成穿過此中間層絕緣薄 膜，上述第一端侧上面之重置電晶體的雜質擴散區域之 上表面，係出現在此第一轉接通孔之底部上面； 15 其一第二轉接通孔，係使形成穿過此中間層絕緣薄 膜，該等重置電晶體和源極隨耦電晶體之閘極間的雜質 擴散區域之上表面，係出現在此第二轉接通孔之底部上 面；以及 其一第三轉接通孔，係使形成穿過此中間層絕緣薄 20 膜，其一與上述第一端側相對之側部上面的選擇電晶體 之雜質擴散區域的上表面，係出現在此第三轉接通孔之 底部上面， 其中之每一第一轉接通孔、第二轉接通孔、和第三 轉接通孔，係具有自我排齊之結構。 65
TW092122916A 2002-08-29 2003-08-20 Semiconductor device for reading signal from photodiode via transistors TWI265628B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002251265A JP3795846B2 (ja) 2002-08-29 2002-08-29 半導体装置

Publications (2)

Publication Number Publication Date
TW200406914A TW200406914A (en) 2004-05-01
TWI265628B true TWI265628B (en) 2006-11-01

Family

ID=31492608

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092122916A TWI265628B (en) 2002-08-29 2003-08-20 Semiconductor device for reading signal from photodiode via transistors

Country Status (6)

Country Link
US (1) US6930299B2 (zh)
EP (1) EP1394858B1 (zh)
JP (1) JP3795846B2 (zh)
KR (1) KR100873879B1 (zh)
CN (1) CN100350622C (zh)
TW (1) TWI265628B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI478331B (zh) * 2011-03-17 2015-03-21 Omnivision Tech Inc 具有減少暈光及電遮光器之背側照射式影像感測器

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005573A (ja) * 2003-06-13 2005-01-06 Fujitsu Ltd 撮像装置
US7112286B2 (en) * 2003-12-04 2006-09-26 Texas Instruments Incorporated Thin film resistor structure and method of fabricating a thin film resistor structure
US20050274994A1 (en) * 2004-06-14 2005-12-15 Rhodes Howard E High dielectric constant spacer for imagers
JP2006040986A (ja) * 2004-07-23 2006-02-09 Sony Corp 固体撮像装置及びその製造方法
KR100614650B1 (ko) * 2004-09-16 2006-08-22 삼성전자주식회사 이미지 센서 및 그 형성 방법
US20060071290A1 (en) * 2004-09-27 2006-04-06 Rhodes Howard E Photogate stack with nitride insulating cap over conductive layer
KR100684870B1 (ko) * 2004-12-07 2007-02-20 삼성전자주식회사 씨모스 이미지 센서 및 그 형성 방법
US7345330B2 (en) * 2004-12-09 2008-03-18 Omnivision Technologies, Inc. Local interconnect structure and method for a CMOS image sensor
KR100690880B1 (ko) * 2004-12-16 2007-03-09 삼성전자주식회사 픽셀별 광감도가 균일한 이미지 센서 및 그 제조 방법
US7115925B2 (en) * 2005-01-14 2006-10-03 Omnivision Technologies, Inc. Image sensor and pixel having an optimized floating diffusion
KR100697279B1 (ko) * 2005-02-03 2007-03-20 삼성전자주식회사 수직형 광검출기를 가지는 이미지 센서 및 그 제조 방법
JP4340248B2 (ja) 2005-03-17 2009-10-07 富士通マイクロエレクトロニクス株式会社 半導体撮像装置を製造する方法
US7214920B2 (en) * 2005-05-06 2007-05-08 Micron Technology, Inc. Pixel with spatially varying metal route positions
US7432491B2 (en) * 2005-05-06 2008-10-07 Micron Technology, Inc. Pixel with spatially varying sensor positions
US7446357B2 (en) * 2005-05-11 2008-11-04 Micron Technology, Inc. Split trunk pixel layout
US8253214B2 (en) 2005-06-02 2012-08-28 Omnivision Technologies, Inc. CMOS shared amplifier pixels with output signal wire below floating diffusion interconnect for reduced floating diffusion capacitance
US8018015B2 (en) * 2005-06-29 2011-09-13 Micron Technology, Inc. Buried conductor for imagers
US20070012962A1 (en) * 2005-07-18 2007-01-18 Omnivision Technologies, Inc. Method for making image sensor with reduced etching damage
JP2007049018A (ja) * 2005-08-11 2007-02-22 Sharp Corp 固体撮像素子および固体撮像素子の製造方法
KR100720534B1 (ko) 2005-09-28 2007-05-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
US20070108546A1 (en) * 2005-11-15 2007-05-17 Canon Kabushiki Kaisha Photoelectric converter and imaging system including the same
JP5175030B2 (ja) 2005-12-19 2013-04-03 ルネサスエレクトロニクス株式会社 固体撮像装置
JP4779702B2 (ja) * 2006-02-27 2011-09-28 日本ビクター株式会社 固体撮像素子
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US7943967B2 (en) 2006-03-09 2011-05-17 Tela Innovations, Inc. Semiconductor device and associated layouts including diffusion contact placement restriction based on relation to linear conductive segments
US8245180B2 (en) 2006-03-09 2012-08-14 Tela Innovations, Inc. Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US8225239B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining and utilizing sub-resolution features in linear topology
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US8247846B2 (en) 2006-03-09 2012-08-21 Tela Innovations, Inc. Oversized contacts and vias in semiconductor chip defined by linearly constrained topology
US8225261B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining contact grid in dynamic array architecture
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US7932545B2 (en) 2006-03-09 2011-04-26 Tela Innovations, Inc. Semiconductor device and associated layouts including gate electrode level region having arrangement of six linear conductive segments with side-to-side spacing less than 360 nanometers
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US7908578B2 (en) 2007-08-02 2011-03-15 Tela Innovations, Inc. Methods for designing semiconductor device with dynamic array section
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
JP4876235B2 (ja) * 2006-03-17 2012-02-15 株式会社Ｊｖｃケンウッド 固体撮像素子及びその製造方法
KR100757654B1 (ko) * 2006-05-26 2007-09-10 매그나칩 반도체 유한회사 시모스 이미지 센서 및 그 제조 방법
JP5172829B2 (ja) * 2006-06-07 2013-03-27 ポリヴァロール ソシエテ アン コマンディト カラー画像センサ
JP5110820B2 (ja) * 2006-08-02 2012-12-26 キヤノン株式会社 光電変換装置、光電変換装置の製造方法及び撮像システム
JP2010500766A (ja) * 2006-08-10 2010-01-07 アイスモス・テクノロジー・リミテッド ウエハ貫通ビアを備えたフォトダイオードアレイの製造方法
US8286107B2 (en) 2007-02-20 2012-10-09 Tela Innovations, Inc. Methods and systems for process compensation technique acceleration
JP4110192B1 (ja) * 2007-02-23 2008-07-02 キヤノン株式会社 光電変換装置及び光電変換装置を用いた撮像システム
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US20080258188A1 (en) * 2007-04-23 2008-10-23 United Microelectronics Corp. Metal oxide semiconductor device and method of fabricating the same
KR101344441B1 (ko) * 2007-07-16 2013-12-23 삼성전자 주식회사 이미지 센서 및 그 제조 방법
US8059222B2 (en) * 2007-07-19 2011-11-15 Sharp Kabushiki Kaisha Display device and method for manufacturing the same
DE102008046035A1 (de) * 2007-09-07 2009-04-16 Dongbu Hitek Co., Ltd. Bildsensor und Verfahren zu seiner Herstellung
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
JP5038188B2 (ja) * 2008-02-28 2012-10-03 キヤノン株式会社 撮像装置及びそれを用いた撮像システム
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
MY152456A (en) 2008-07-16 2014-09-30 Tela Innovations Inc Methods for cell phasing and placement in dynamic array architecture and implementation of the same
TWI581409B (zh) * 2008-08-01 2017-05-01 索尼半導體解決方案公司 固態成像裝置，製造固態成像裝置之方法，及成像裝置
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
JP5476745B2 (ja) * 2009-03-05 2014-04-23 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5290923B2 (ja) 2009-10-06 2013-09-18 キヤノン株式会社 固体撮像装置および撮像装置
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
JP5723094B2 (ja) * 2009-12-11 2015-05-27 キヤノン株式会社 固体撮像装置およびカメラ
CN102725961B (zh) 2010-01-15 2017-10-13 株式会社半导体能源研究所 半导体器件和电子设备
JP5717357B2 (ja) * 2010-05-18 2015-05-13 キヤノン株式会社 光電変換装置およびカメラ
WO2012012900A1 (en) 2010-07-26 2012-02-02 Corporation De L'ecole Polytechnique De Montreal Photodetector for determining light wavelengths
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
JP2011228748A (ja) * 2011-08-04 2011-11-10 Renesas Electronics Corp 固体撮像装置
CN102324430B (zh) * 2011-09-20 2013-04-24 天津大学 电荷快速转移的四管有源像素及其制作方法
JP5930650B2 (ja) * 2011-10-07 2016-06-08 キヤノン株式会社 半導体装置の製造方法
KR101313689B1 (ko) * 2011-12-19 2013-10-02 주식회사 동부하이텍 이미지센서
CN107257445B (zh) 2011-12-28 2021-02-05 株式会社尼康 固体成像元件和拍摄装置
JP5955005B2 (ja) * 2012-01-31 2016-07-20 キヤノン株式会社 固体撮像装置、及び固体撮像装置の製造方法
WO2013190759A1 (ja) 2012-06-21 2013-12-27 パナソニック株式会社 固体撮像素子及びその製造方法
JP6122649B2 (ja) * 2013-02-13 2017-04-26 セイコーＮｐｃ株式会社 浅い接合を有する紫外線受光素子
CN103681722B (zh) * 2013-12-30 2018-11-09 上海集成电路研发中心有限公司 一种用于图像传感器的结构的制造方法
US9729809B2 (en) 2014-07-11 2017-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device or electronic device
US9379151B1 (en) * 2015-01-20 2016-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device with white pixel improvement
CN109256157B (zh) * 2017-07-12 2022-04-01 格科微电子（上海）有限公司 多值存储器的实现方法
CN111048536A (zh) * 2018-10-15 2020-04-21 松下知识产权经营株式会社 摄像装置
US11172156B2 (en) * 2018-11-30 2021-11-09 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of manufacture
DE102019118390A1 (de) 2018-11-30 2020-06-04 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleitervorrichtung und Herstellungsverfahren

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614744A (en) * 1995-08-04 1997-03-25 National Semiconductor Corporation CMOS-based, low leakage active pixel array with anti-blooming isolation
US5789774A (en) * 1996-03-01 1998-08-04 Foveonics, Inc. Active pixel sensor cell that minimizes leakage current
US6137127A (en) * 1997-08-07 2000-10-24 Foveonics, Inc. Low leakage active pixel using spacer protective mask compatible with CMOS process
US6107655A (en) * 1997-08-15 2000-08-22 Eastman Kodak Company Active pixel image sensor with shared amplifier read-out
US6160282A (en) * 1998-04-21 2000-12-12 Foveon, Inc. CMOS image sensor employing silicide exclusion mask to reduce leakage and improve performance
US6587146B1 (en) * 1998-11-20 2003-07-01 Eastman Kodak Company Three transistor active pixel sensor architecture with correlated double sampling
US6326652B1 (en) * 1999-06-18 2001-12-04 Micron Technology, Inc., CMOS imager with a self-aligned buried contact
US6339248B1 (en) * 1999-11-15 2002-01-15 Omnivision Technologies, Inc. Optimized floating P+ region photodiode for a CMOS image sensor
JP3664939B2 (ja) 2000-04-14 2005-06-29 富士通株式会社 Ｃｍｏｓイメージセンサ及びその製造方法
JP2002083949A (ja) 2000-09-07 2002-03-22 Nec Corp Ｃｍｏｓイメージセンサ及びその製造方法
US6943051B2 (en) * 2000-10-19 2005-09-13 Quantum Semiconductor Llc Method of fabricating heterojunction photodiodes integrated with CMOS

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI478331B (zh) * 2011-03-17 2015-03-21 Omnivision Tech Inc 具有減少暈光及電遮光器之背側照射式影像感測器

Also Published As

Publication number Publication date
TW200406914A (en) 2004-05-01
JP2004095636A (ja) 2004-03-25
CN1490879A (zh) 2004-04-21
US6930299B2 (en) 2005-08-16
JP3795846B2 (ja) 2006-07-12
KR20040019988A (ko) 2004-03-06
EP1394858A3 (en) 2006-01-25
CN100350622C (zh) 2007-11-21
KR100873879B1 (ko) 2008-12-15
EP1394858B1 (en) 2013-04-24
US20040169127A1 (en) 2004-09-02
EP1394858A2 (en) 2004-03-03

Similar Documents

Publication Publication Date Title
TWI265628B (en) Semiconductor device for reading signal from photodiode via transistors
TW479269B (en) Solid state imaging device and method for manufacturing the same
TWI359501B (en) Solid-state imaging device and manufacturing metho
TWI281744B (en) Image sensor having pinned floating diffusion diode
TWI244329B (en) Improved image sensor light shield
TWI249843B (en) Semiconductor device and its manufacturing method, and electronic apparatus
TW494574B (en) Solid state imaging device, method of manufacturing the same, and solid state imaging system
US6835637B2 (en) Multi-layered gate for a CMOS imager
KR100746222B1 (ko) 이미지 센서의 제조방법들
TWI289927B (en) CMOS image sensor and method of fabrication
US6639261B2 (en) Method for forming a low leakage contact in a CMOS imager
TWI310239B (en) Image sensor devices and optical electronic devices
TWI314780B (en) Isolation process and structure for cmos imagers
TW201003907A (en) Solid-state imaging device, drive method thereof and electronic apparatus
US6291280B1 (en) CMOS imager cell having a buried contact and method of fabrication
TW200824109A (en) Solid-state imaging device and electronic device
TW200822351A (en) Image sensor devices and methods for forming the same
TWI308795B (en) Pixel with transfer gate with no isolation edge
TWI255549B (en) Solid-state image pickup device
TW201242003A (en) Method for producing semiconductor device and semiconductor device
TW200834901A (en) Solid-state imaging device and method for fabricating the same
CN109411490B (zh) 用于减少暗电流的凸起电极
TWI222216B (en) CMOS image sensor and method of fabricating the same
CN100483683C (zh) Cmos图像传感器及其制造方法
TW518754B (en) CMOS image sensor and method of manufacturing the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees