TWI262589B - Silicon-on-insulator chip with multiple crystal orientations and method of fabricating the same - Google Patents

Silicon-on-insulator chip with multiple crystal orientations and method of fabricating the same Download PDF

Info

Publication number
TWI262589B
TWI262589B TW092118818A TW92118818A TWI262589B TW I262589 B TWI262589 B TW I262589B TW 092118818 A TW092118818 A TW 092118818A TW 92118818 A TW92118818 A TW 92118818A TW I262589 B TWI262589 B TW I262589B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
germanium
wafer
type
Prior art date
Application number
TW092118818A
Other languages
English (en)
Other versions
TW200421591A (en
Inventor
Yee-Chia Yang
Fu-Liang Yang
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200421591A publication Critical patent/TW200421591A/zh
Application granted granted Critical
Publication of TWI262589B publication Critical patent/TWI262589B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Description

1262589 五、發明說明（1) 發明所屬之技術領域 本發明係有關於一種絕緣層上覆石夕的晶片，且特別是 有關於一種表面具有多種不同方位孤立矽層的絕緣層上覆 矽晶片及其製法。 9 先前技術 互補式金屬氧化物半導體（complementary metal-oxide-semiconductor ; CMOS)係目前超大積體電路 (ultra-large scale integrated)之主流。而傳統上，互 補式金屬氧化物半導體（CMOS)是以晶體結構為（1⑽）之石夕 材質作為基底，換句話說，CMOS常用之該矽基底的垂直其 表面的方向為[1 〇〇 ]。因此，習知平面金氧半場效電晶體' (metal-oxide-semiconductor fie Id-effect transistors ;M0SFETs)係形成於（100)矽表面，並且在矽 基底之（100)平面上形成有閘極介電層，以石夕基底的（1〇〇) 平面做為通道。 由於（100)矽具有以下幾個優點，所以適合用來做為 半導體基底。第一，相較於其他結晶面，例如（丨丨0)和 (111)平面，（100)平面具有較低之表面狀態密度㈠…化“ state density)。第二，（1 00)平面具有較高的表面電子 遷私率（surface mobility 〇f eiectron)，可參見期刊 Physical Review之第4期第6號第1 9 5 6頁之第2圖 mobility anisotropy 〇f electron in inversion layers in oxidized silicon surfaces"，所以，將n 型
1262589 五、發明說明（2) 電晶體（N-channel transistor)製作於（100)矽表面，將 可以使 >及極/源極之間的電流（s 0 u r c e 一 t 〇 - d r a i n c u r r e n t) 增加到最大。第三，使用（1 〇 〇 )矽，將有利於後續將晶圓 切割成一塊塊的晶片。然而，當p型電晶體製作於（丨〇〇 )石夕 表面時，相較於製作於其他晶面上，P型電晶體的電洞遷 移率卻是最低的。 電晶體尺寸的減小，對於操作速度、電流密度以及價 格方面提供了有效的改善。但是當元件尺寸小於1 0 0 n m以 下，必須面臨相當多的問題。因此，無人嘗試以改良應變 感應帶結構（strain-induced band -structure)以及提升傘 遷移率的方式以增加電晶體的驅動電流。另外，以非傳統 的結晶方位材質做為半導體基板的方式，亦極具有發展潛 力。 M· Kinugawa等人之美國專利第4857986號揭示一種 (110)晶體平面上之短通道互補金屬氧化半導體（short channel CMOS on (110) crystal plane)，即在（110)石夕 單晶平面上形成CMOS。 8.丫&111&281^等人之美國專利第633523 1號揭示一種高 可靠度絕緣層上覆石夕基板之製作方法（me thod 〇f ^ fabricating a high reliable SOI substrate)，其絕緣 層上覆矽基板之主要表面便係（11 〇 )方位。 另外，美國專利第4 8 5 7 9 8 6號與第6 3 3 5 2 3 1號皆係利用 在表面為（110)方位之矽基板上製作N型或p型通道平面電 晶體，並且，兩者之間夾設一閘極介電層於（Π 〇 )表面
0503-9838twf(Nl);tsmc2003-0112;Felicia.ptd 第6頁 1262589 五、發明說明（3) 上。 一般說來，在（100)平面上的電子遷移率較（11〇)平面 為佳。美國專利第4857986號曾揭示製作於（1〇〇)與（11〇) 基板之短通道N型電晶體會具有相似的驅動電流。然而， 從最近的實驗結果中發現，美國專利第4 8 5 7 9 8 6號之論點 與實驗結果不相符合，實驗結果顯示製作於（丨丨〇 )矽基板 之CMOS具有較差之性能。 Μ· Aoki等人之美國專利第476 80 76號揭示一種利用再 結晶方法備製不同晶體平面的CMOS(recrystallized CMOS with different crystal planes)，NM0S 形成於（100)平 _ 面，而PMOS則形成於（11 0 )平面，將COMS整合晶片堆疊製 作於具（110)或（023)平面之半導體基底上，以增加操作速 度，然而，該堆疊半導體元件的製作相當困難。 L· Forbes寺人之美國專利弟6483171號揭不' —種沿著 高階方位切割基板並且製作垂直深次微米N型或P型電晶體 於該基板之（110)、（111)、（311)、或（511)表面的方法， 有別於習知之平面電晶體，L · F 〇 r b e s等人將沒極/源極製 作於垂直晶圓表面的方向，並具有側壁閘極層或背向閘 極，然而，該方法的製作困難度亦相當高。 S. Yoshikawa等人之美國專利第5384473號 M semiconductor body having element formation surfaces with different orientations” ，利用將兩塊 不同結晶平面（（100)與（110))的基板結合為一，再將n型 通道電晶體製作於（100)面上，且將P型通道電晶體製作於
0503-9838twf(Nl);tsmc2003-0112;Felicia.ptd 第 7 頁 1262589 五、發明說明（4) — (110)面上。 Μ· Hasegawa等人之美國專利第4933298號揭示一種製 作向速度之絕緣層上覆石夕之半導體元件（meth〇d of making high speed semiconductor device having a silicon - on-insulator substrate)，利用一（110)矽基板 與一（1 0 0 )矽層製作絕緣層上覆矽基板，在絕緣層上形成 一開口以露出（110)面，再於（11〇)面上形成（11〇)矽層， 然而’固相蠢晶（s〇Hd phase epitaxial)成長速度相當 緩慢，需耗費相當多的製程時間。 為了大幅提升電晶體的操作速度，符合p型電晶體在 $ (1 1 0 )石夕表面有最大電洞遷移率以及N型電晶體在（丨〇 〇 )矽 表面有最大電子遷移率的精神，此外還配合半導體基板演 進為絕緣層上覆矽（Si 1 icon 〇ri insulat〇r ; s〇i)的趨 勢’吾人積極研究一種新的半導體元件結構。 有鑑於此’為了解決上述問題，本發明主要目的在於 提供一種具有多方位之絕緣層上覆矽晶片及其製造方法， 該方法可應用於習知之半導體製程技術。 發明内容 本發明之主要目的在於提供一種具有多方位之絕緣層 ’ 上覆矽晶片及其製造方法，利用在絕緣層上覆矽基底表面 形成多種不同方位的結晶面，使p型與N型電晶體可分別設 置於適當的方位結晶面，例如：p型電晶體形成於（丨丨〇 )面 上方且N型電晶體形成於（1 〇 〇 )面上方，以大幅提升整個晶
1262589 五、發明說明（5) 片的操作速度。 本發明之主要特徵在於在單一絕緣層上覆矽晶片上形 成有多種不同方位的孤立矽層，並且將P型電晶體設置於 表面方位為（1 1 0 )的孤立矽層上方，將N型電晶體設置於表 面方位為（1 0 0 )的孤立矽層上方。如此一來，P型電晶體會 具有良好之電洞遷移率，N型電晶體會具有良好之電子遷 移率。 為獲致上述之目的，本發明提出一種具有多方位之絕 緣層上覆矽晶片，主要係包括：一矽基底、設置於上述矽 基底表面之一絕緣層、設置於上述絕緣層之部分表面之一 孤立第一矽層以及設置於上述絕緣層之部分表面之一孤立 第二石夕層。上述絕緣層。上述孤立第一石夕層之表面具有一 第一方位，且上述孤立第二矽層之表面具有一第二方位。 根據本發明，該具有多方位之絕緣層上覆矽晶片更包 括：設置於上述孤立第一矽層表面之一第一型電晶體與設 置於上述孤立第二矽層表面之一第二型電晶體。 根據本發明之一種實施樣態，上述第一方位為 (1 1 0 )，上述第一型電晶體則為P型通道電晶體。上述第二 方位為（1 0 0 )，上述第二型電晶體則為N型通道電晶體。 根據本發明之另一種實施樣態，上述第一方位為 (0 2 3 )，上述第一型電晶體則為P型通道電晶體。上述第二 方位為（1 0 0 )，第二型電晶體則為N型通道電晶體。 如前所述，上述孤立第一矽層與上述孤立第二矽層皆 分別可以由多層不同方位之堆疊層所構成。上述孤立第一
0503-9838twf(Nl);tsmc2003-0112;Felicia.ptd 第9頁 1262589 五、發明說明（6) 矽層之堆疊層至少包括：一（100)層以及設置於上述（1 00) 層表面之一（I10)層。上述（110)層之厚度大體為1〇〜500 A。另外，上述孤立第二矽層之堆疊層至少包括：設置於 表面之一（1〇〇)層。 如前所述’上述孤立第一矽層之厚度大體為1〇〜1〇〇〇 A，而上述孤立第二矽層之厚度分別大體為丨〇〜丨〇 〇 〇 A。 其中，上述孤立第一矽層與上述孤立第二矽層分別具有不 相同之厚度。 如前所述’上迷孤立第一石夕層與上述孤立第二矽層可 以具有純化或圓化之角落（corner)。 如前所述，上述絕緣層可為一介電材質（dielectric material)，也可為結晶性材質（crystai line ma t er i a 1 ) ’或是至少包括：一結晶層，設置於上述絕緣層 與上述第一石夕層或上述第二矽層之間的界面處。上述絕緣 層例如為氧化石夕或氧化铭。 又’本發明也提出一種具有多方位之絕緣層上覆矽晶 片，主要係包括：一矽基底、設置於上述矽基底表面之一 絕緣層、設置於上述絕緣層之部分表面之—孤立第一矽層 以及设置於上述絕緣層之部分表面之一孤立第二石夕層。上 述第一矽層具有（11〇)表面，並且上述第二矽層具有（1〇〇) 表面。 另外，本發明亦提出一種具有多方位之絕緣層上覆矽 晶片的製作方法，該方法主要包括： 首先，提供堆疊之一矽基底與一絕緣層。接著，形成
0503-9838twf(Nl);tsmc2003-0112；Felicia.ptd 1262589 五、發明說明（7) 一第一矽層於上述絕緣層之部分表面，其中上述第一矽層 表面具有一第一方位。最後，形成一第二石夕層於上述絕緣 層之部分表面，其中上述第二石夕層表面具有一第二方位。 如前所述，更包括：先形成一第一型電晶體於上述第 一矽層表面。然後，再形成一第二型電晶體於上述第二矽 層表面。 如前所述，上述第一方位係（110)，且上述第二方位 係（1 0 0 )。並且，上述第一型電晶體係P型電晶體，且上述 第二型電晶體係N型電晶體。 如前所述，上述絕緣層例如為氧化铭或氧化石夕。 如前所述，上述第一矽層之厚度大體為10〜1000A， 且上述第二矽層之厚度大體為10〜1000A。 另外，本發明尚提出一種具有多方位之絕緣層上覆矽 晶片的製作方法，該方法主要包括： 首先，提供堆疊之一矽基底與一絕緣層。接著，形成 一第一石夕層於上述絕緣層表面，其中上述第一石夕層表面具 有一第一方位。接著，形成一非晶質石夕層於部分上述第一 石夕層内。最後，再結晶上述非晶質石夕層，以形成表面具有 一第二方位之一第二石夕層。 另外，本發明更提出一種具有多方位之絕緣層上覆矽 晶片的製作方法，該方法主要包括： 首先，提供堆疊之一矽基底與一絕緣層。接著，形成 一第一石夕層於上述絕緣層表面’其中上述第一石夕層表面具 有一第一方位。接著，形成一第二石夕層於上述第一石夕層表
0503-9838twf(Nl);tsmc2003-0112;Felicia.ptd 第11頁 1262589 五、發明說明（8) 面，其中上述第二石夕層表面具有一第二方位。接著，去除 部份上述第二石夕層，以露出上述第一石夕層表面。最後，去 除部份上述第一矽層與部分上述第二矽層，以於露出上述 第一矽層之區域形成一孤立第一矽層，且於上述未去除上 述第二矽層之區域形成一孤立堆疊之第一矽層與第二矽 層。 另外，本發明更提出一種具有多方位之絕緣層上覆矽 晶片的製作方法，該方法主要包括： 首先，提供堆疊之一矽基底與一絕緣層。接著，形成 一石夕層於上述絕緣層表面。接著，形成一第一石夕層，覆蓋 於上述石夕層之部分表面，其中上述第一石夕層表面具有一第 一方位。最後，蠢晶成長一第二石夕層於未被上述第一石夕層 覆蓋之上述石夕層表面，其中上述第二石夕層表面具有一第二 方位。 另外，本發明更提出一種具有多方位之絕緣層上覆矽 晶片的製作方法，該方法主要包括： 首先，提供堆疊之一矽基底與一絕緣層。接著，形成 一石夕層於上述絕緣層表面。接著，形成一第一石夕層於上述 石夕層表面，其中上述第一石夕層表面具有一第一方位。接 著，實施一離子佈植程序於部分上述第一矽層，以形.成一 非晶質矽層。最後，再結晶上述非晶質矽層，以形成表面 具有一第二方位之一第二矽層。 另外，本發明更提出一種具有多方位之絕緣層上覆矽 晶片的製作方法，該方法主要包括：
0503-9838twf(Nl);tsmc2003-0112;Felicia.ptd 第12頁 1262589 五、發明說明（9) 首先，提供堆疊之一矽基底與一絕緣層。接著，形成 一第一矽層於上述絕緣層表面，其中上述第一矽層表面具 有一第一方位。接著，去除部份上述第一矽層，以露出部 分上述絕緣層表面。最後，磊晶成長一第二矽層於露出之 上述絕緣層表面，其中上述第二矽層表面具有一第二方 位。 為使本發明之上述目的、特徵和優點能更明顯易懂， 下文特舉較佳實施例，並配合所附圖式，作詳細說明如 下： 實施方式 以下請配合參考第1 A圖至第1 D圖之結構剖面圖以及第 2圖之部分結構立體圖，說明根據本發明之較佳實施例。 請參照第1 A圖，本發明之具有多方位之絕緣層上覆矽 晶片，主要可包括：一石夕基底1 0 0、一絕緣層1 0 2、一孤立 第一矽層1 0 4以及一孤立第二矽層1 0 6。 絕緣層1 0 2設置於矽基底1 0 0表面，其材質例如為一介 電材質（d i e 1 e c t r i c m a t e r i a 1 )，例如氧化石夕或氧化铭， 並且絕緣層1 Ο 2可以整個材質皆為結晶性材質 (c r y s t a 1 1 i n e m a t e r i a 1)，或是至少包括一結晶層，使結 晶層設置於絕緣層1 0 2與孤立第一矽層1 0 4或孤立第二矽層 106之間的界面處。 孤立第一矽層1 0 4設置於絕緣層1 0 2之部分表面，且孤 立第一石夕層104之表面具有一第一方位（h， k， 1)。並且，
0503-9838twf(Nl);tsmc2003-0112;Felicia.ptd 第13頁 1262589 五、發明說明（10) 且孤立第 O 弟一方 孤立第二矽層106設置於絕緣層丨02之部分表 二矽層106之表面具有一第二方位（h，， k， 位（h， k， 1)與第二方位（h，，k，， Γ)相里 (_)、（〇23)、（3 ⑴、（511)、⑴η 或任何 2 為 方位。一較佳實施例為：孤立第一矽層丨〇4之當' —之結晶 k， 1)為（110)，則後續將可於孤立第一矽岸弟:方位（h， 一P型通道電晶體，至於孤立第二矽層106| 表面設置 k， i ;則為（1 〇 〇 )，後續將可於孤立第二矽 f位（h， 置-N型通道電晶體。另—較佳實施例為：孤：表面設 ⑽之第-方位(h，k’…(。⑶’則後續將可心立曰 一矽層1 04表面設置一P型通道電晶體，至於孤 弟 T之第二方位(h，’ k，’ Γ)則為(1。。），後續將 第一矽層106表面設置一 N型通道電晶體。 請參照第1B圖，孤立第一矽層104可由一整個 姓 晶塊材所構成，則該結晶即為第一方位（h， k， i )，、$ 了 以由複數堆疊層所構成，則堆疊層至少包括·_ (1 〇 了 120與一（11〇)層，而（11〇)層12〇設置於（1〇〇)層上方，層艮 為孤立第一石夕層104之頂層（top layer)，且（u〇)居 ^ 度大體為10〜500A。另外，孤立第二矽層1〇6可由二=厚 連續結晶塊材所構成，則該結晶即為第二方位（h，一^個 1’），也可以由複數堆疊層所構成，則堆疊層至小’勺杠，— (1 0 0 )層，且設置於孤立第二矽層丨〇 6之頂層。 0 10〜1000A，而孤立第 1 0 6之厚度&分別大體為
1262589 五、發明說明（11) 10〜1000A。孤立第一矽層104之厚度、與孤立第二矽層1〇6 之厚度t2可不相同，兩者厚度之關係在此並不加以限&。 再者，孤立第一矽層1 0 4與孤立第二矽層1 〇 6皆可以為複 數，而同樣具有第一方位（h，k， 1 )之各個孤立第一石夕層 104也可以具有不相同的厚度，同樣具有第二方位（h，曰 k’， 1’）之各個孤立第二矽層1〇6也可以具有不相同的严 度。 、子
請參照第1 D圖，孤立第一矽層1 〇 4與孤立第二石夕層工〇 6 可以具有鈍化或圓化之角落（corner )，以避免漏電济 (leakage current)的產生 。
請繼續參考第1 A圖，本發明之具有多方位之絕緣声上 覆矽晶片，更可包括：一第一型電晶體112與一第二型\ 晶體118。弟一型電晶體112設置於孤立第一石夕層104表“ 面’且第二型電晶體118設置於孤立第二石夕層表面。第 一型電晶體1 1 2可至少包括：一閘極介電層1 〇 8、一閘極層 11 0以及一汲極/源極（S / D )，第二型電晶體11 8可至少包 括：一閘極介電層11 4、一閘極層11 6以及一汲極/源極 (S/D)，第一型電晶體1 12與第二型電晶體1 18例如為任何 習知電晶體結構，在此並不加以贅述。特別注意的是’當 孤立第一矽層1 0 4之第一方位（h，k， 1)或孤立第二石夕層 106之第二方位（h，，k，， 1，）係為（110)時，設置於其上曰方 的電晶體最好為P型電晶體，則設置於（11 0 )上的P裂電曰曰广 體會具有良好的電洞遷移率（m 〇 b i 1 i t y )，另外’ ^ » 一矽層104之第一方位（h，k， 1 )或孤立第二矽層106之第
1262589 五、發明說明（12) 二方位（h，， k，， 1，）係為（100)時，設置於其上方的電晶 體最好為N型電晶體，則設置於（1 〇 〇 )上的N型電晶體會具 有良好的電子遷移率（mobility)。然而’P型電晶體並不 僅限於設置於（11 0)面上方，N型電晶體並不僅限於設置於 (100)面上方，皆可形成於其他方位面上方。 請參照第2圖，係顯示尚未形成電晶體之本發明之具 有多方位之絕緣層上覆矽晶片。孤立矽層1 〇 4、1 0 5與1 0 6 皆可以為孤立第一矽層或孤立第二矽層，且孤立第一矽層 與孤立第二矽層的數目可以為單數或複數，在此並不加以 限制，只要符合本發明之主要精神，即單一絕緣層上覆矽 〇 晶片上具有各種不同方位的孤立矽層，而P型電晶體最好 設置於表面為（11 0)方位之孤立矽層上方，N型電晶體最好 設置於表面為（100)方位之孤立矽層上方。 本發明之具有多方位之絕緣層上覆石夕晶片，後續更可 依據習知或任何半導體技術，視需要而設置内連導線，並 且以介電材質隔離各層内連導線，更可以一保護層包覆整 個晶片。 實施例1 以下請參照第3 A圖到第3 E圖，說明根據本發明之具有 多方位之絕緣層上覆石夕晶片的製作方法之一較佳實施例。 首先’清先參知、第3 A圖’先提供一石夕基底3 〇 〇，再例 如以適當之沉積法，例如化學氣相沉積法（chem丨ca 1 vapor deposition ;CVD)，形成一絕緣層 3〇2於矽基底 3〇〇 表面’以形成堆疊之矽基底3 〇 〇與絕緣層3 〇 2。絕緣層3 〇 2
0503-9838twf(Nl);tsmc2003-0112;Felicia.ptd 第16頁 1262589 五、發明說明（13)
之材質例如為氧化鋁或氧化矽。絕緣層3 0 2可以整個材質 ^為結晶性材質（c r y s t a 1 1 i n e m a t e r i a 1)，但至少表面為 一結晶層，使結晶層設置於絕緣層3 02與後續形成之矽層 之間的界面處。然後，再例如以適當之沉積法，例如化學 氣相沉積法（chemicai vap0r deposition ;CVD)，形成 _ 第一矽層3 04於絕緣層30 2表面，其中第一矽層3〇2表面具 有一第一方位（h， k， 1)。第一矽層304可由一整個連續結 晶塊材所構成，則該結晶即為第一方位（h，k， 1 )，也可° 以由複數堆疊層所構成，則堆疊層至少包括：一（1〇〇)層」與 一（110)層，而（110)層設置於（100)層上方，即為第」石夕、 層104之頂層，且（110)層之厚度大體為1〇〜5〇〇入。 接著’睛先參照第3 Β圖，先例如利用旋塗法（s p i η coating)形成一光阻層3 06於第一矽層3〇4之特定區域表 面，然，，以光阻層30 6為罩幕，實施一離子佈植程序 S 3 0 0戶' 行方法例如射線式離子佈植（b e a m - 1 i n e i 〇 n implantation)或浸入式電漿離子佈植（pUsma immersion lon implantati〇n ; pn n，例如以矽離子、 鍺離子或氬離子，佈植深度約為第一矽層3〇4厚度的一
半，使受到離子佈植S30 0的第一矽層3〇4區域轉變形成一 非晶質石夕層308。 例如於溫度約為5〇〇〜6〇〇 t epi t axy )程序，使得非晶 為做為晶種，發生再結晶， ，k’，厂）之一第二矽層 接著，請先參照第3 C圖， 進行一固相蠢晶（solid phase 質矽層3 0 8區域，以絕緣層3 0 2 以形成表面具有一第二方位（h，
1262589 五、發明說明（14) 3 1 0。絕緣層3 0 2可以為整個結晶性材質，也可以由複數堆 疊層所構成’但至少表面為一結晶層，則堆疊層至少包括 一（100)層，且設置於孤立第二矽層106之頂層。因此，絕 緣層3 0 2之一較佳實施例為氧化鋁，即藍寶石 (sapphire)，另一較佳實施例為堆疊在一氧化矽材質上方 之一監實石層。其中，第二方位（h，， k，，丨，）與第一方位 (h， k， 1 )並不相同。較佳實施例為第一方位（h，k，㈠係 (110)，第二方位（h’， k’， 1，）係（1〇〇)，而絕緣層3〇2表 層為（0， 1，-1， 2)之藍寶石設置於一氧化矽材質上方。
然後去除光阻層3 0 6。而第二矽層3 1 〇之厚度t2分別大體為 10〜1 000 A。第一矽層1〇4之厚度與第二矽層31〇之厚度可 以不相同，兩者厚度之關係在此並不加以限制。 接著，請參照第3D圖，再利用適當的光阻層做為遮 蔽’選擇性蝕刻第一矽層3 〇 4與第二矽層3 1 〇，以分別將第 一石夕層304與第二矽層310形成一孤立第一矽層314與孤立 第二石夕層3 11。 隶後，#參知、苐3 E圖，分別形成一第一型電晶體3 2 6 於孤立第一矽層314上方與一第二型電晶體32〇於孤立第二 層311上方。第一型電晶體32β與第二型電晶體32〇可以為 任何習知之電晶體結構，包括一閘極層318、324以及設置 於閘極層318、324與孤立矽層（孤立第一矽層314與孤^第 二矽層311)之間之一閘極介電層316、322。較佳實施例 為··當孤立第一矽層3 1 4表面之方位為（11 〇 )時，、一 晶體326為P型電晶體，則可提升電洞遷移 ^ 而當孤立弟
1262589 五、發明說明（15) " ---- 二矽層311表面之方位為（1〇〇)時，第二型電晶體32〇*Ns 電晶體’則可提升電子遷移率。纟中，第一型電晶體326 與第二型電晶體320可依據任何習知電晶體之製作方法而 形成，並非本發明之主要重點，在此並不加以贅述。最後 再例如利用離子佈植法形成一源極/汲極（S/D)於第一型電 晶體3 2 6與第二型電晶體3 2 〇兩側之基底内。 實施例2 ^ 以下請參照第4A圖到第4F圖，說明根據本發明之具有 多方位之絕緣層上覆矽晶片的製作方法之另一較佳實施 例。 首先，請先參照第4 A圖，先提供一矽基底4 〇 〇，再例 如以適當之沉積法，例如化學氣相沉積法（chem丨ca 1 vapor deposition ;CVD)，形成一絕緣層 402 於矽基底 400 表面，以形成堆疊之矽基底4 〇 〇與絕緣層4 〇 2。絕緣層4 〇 2 之材質例如為氧化叙或氧化石夕。絕緣層4 〇 2可以整個材質 皆為結晶性材質（c r y s t a 1 1 i n e m a t e r i a 1)，但表面至少為 一結晶層。然後’再例如以適當之沉積法，例如化學氣相 沉積法（chemical vapor deposition ;CVD)，依序形成一 第一矽層404於絕緣層402表面以及依第二矽層406於第一 矽層404表面，其中第一矽層404表面具有一第一方位（h k， 1 )。第一矽層4 0 4可由一整個連續結晶塊材所構成，則 該結晶即為第一方位（h，k， 1 )，也可以由複數堆疊層所 構成，則堆疊層至少包括：一（1 〇 〇 )層與一（11 〇 )層，而 (110)層設置於（100)層上方，即為第一矽層404之頂層，
1262589 發明說明（16) ___ 且（110)層之厚度大體為10〜 5 0 0 A。同樣的 表面具有一第一 弟一矽層406 效個、查婊 ， ，1 )。第二石夕層4 0 6可由— 正連、，、、、口晶塊材所構成，則該結晶即為第-方 ，），也可以由複數堆疊層所構成，則堆疊_ 二 括:-⑴(〇層，設置於第二石夕層權之頂層隹：層至少包 厚度大體為10〜500 A。 且（100)層之 接著叫先參照第4 B圖，先例如利用旋塗法 :一)形成—光阻層4。8於第二彻6之特定(二表 ” ’請先參照第4C圖，以光阻層4 -適當姓刻程4，例如非等向性乾飯刻法巧罩幕只施 二光阻層4。8所覆蓋之第…4。6，α去除部 406，露出部分第一主 刀弟一石夕層 4〇6a 〇卩U #層4〇4表面’且留下部分第二石夕層 408接者，睛先麥照第4D圖以適當溶液去除光阻層 J著’請先參照第4£圖，再以適當之選 部“-石夕層404與部分殘留第二石夕層4〇6 除 -石夕層404之區域形成一孤立第一石夕層4。“，且於 :夕層406a之區域形成一孤立堆疊之第一石夕層與第二石夕層 方〜r : ί 一 ：：如、第4F圖’分別形成一第一型電晶體414 孤：：-矽層404a上方與一第二型電晶體42〇於孤立堆 $之弟一矽層與第二矽層408上方。第一型電晶體川與第
1262589 五、發明說明（17) -------- 一型電晶體420可以為任何習知之電晶體結構，包括一閘 極層4 1 2、4 1 8以及設置於閘極層4 1 2、4 1 8與孤立矽層（孤 立第一矽層404a與孤立堆疊之第一矽層與第二矽層4〇8)之 間之一閘極介電層410、416。較佳實施例為：當孤立第一 矽層404a表面之方位為（ι10)時，第一型電晶體414為p型 電晶體，則可提升電洞遷移率，而當孤立堆疊之第一矽層 與第二矽層408的表面之方位為（1〇〇)時，第二型電晶體 4 2 0為N型電晶體，則可提升電子遷移率。其中，第一型電 曰曰體4 1 4與第二型電晶體4 2 〇可依據任何習知電晶體之製作 方法而形成，並非本發明之主要重點，在此並不加以贅 ‘ 述。最後再例如利用離子佈植法形成一源極/汲極（s / D)於 第一型電晶體414與第二型電晶體4 20兩側之基底内。 實施例3 以下請芩照第5 A圖到第5 E圖，說明根據本發明之具有 多方位之絕緣層上覆矽晶片的製作方法之一較佳實施例。 首先，請先參照第5 A圖，先提供一矽基底5 0 0，再例 如以適當之沉積法，例如化學氣相沉積法（c h e m i c a 1 vapor deposition ;CVD)，形成一絕緣層 502 於矽基底 500 表面，以形成堆疊之矽基底5〇〇與絕緣層5〇2。絕緣層5〇2 ^ 之材質例如為氧化鋁或氧化矽。絕緣層5 〇 2可以整個材質 皆為結晶性材質（c r y s t a 1 1 i n e m a t e r i a 1)，但表面至少為 一結晶層’使結晶層設置於絕緣層5 〇 2與後續形成之矽層 之間的界面處。然後，再例如以適當之沉積法，例如化學 氣相沉積法（CVD )，形成一矽層504於絕緣層5 0 2表面。然
1262589 五、發明說明（18) ^ ^ t ^^ ^ a,a ^^ y成 弟一矽層506於矽層504表面，j：中第 =6表面具有—第一方位(h，k，n。第—：層中二； 正個連續結晶塊材所構成，則該結晶即為第一方位 ,^ k，丨），也可以由複數堆疊層所構成，則堆疊層至少 ^括··-⑴0)層與—⑴Q)層，⑴Q)層設置於（⑽）層1 10巧弟一矽層5 0 6之頂層，且（110)層之厚度大體為 接著，請先參照第5Β圖，先例如利用旋塗法（spin c〇atlng)形成一光阻層5〇8於第一矽層5〇6之特定區域表 + 面然後，以光阻層5 0 8為罩幕，實施一適當蝕刻程序， =如f等向性乾蝕刻法，選擇性蝕刻未被光阻層508所覆， 蓋之第一矽層50 6，以去除部份第一矽層5〇6，露出部分矽 層5 04表面，且留下部分第一矽層5〇63。 接著’請先參照第5 C圖，例如於溫度約為5 0 〇〜9 0 0 °c 進行 ^擇性蠢晶成長（selective epitaxy growth)程 序’例如以化學氣相沉積法（CVD)進行，以矽烷（silane) 和氣化氫（hydrogen chloride)作為前驅物，於矽層504上 方形成表面具有一第二方位（h，， k，， 1，）之一第二矽層 讀| 51〇 ’其中預先形成的矽層504可先形成表面具有一第二方 位（h，k， 1 ’）’石夕層5 0 4可由一整個連續結晶塊材所構 成’則該結晶即為第二方位（h，， k，， 1，），也可以由複數 堆疊層所構成，則堆疊層至少包括：一（丨〇 〇 )層，設置矽層 504之頂層，且（1〇〇)層之厚度大體為1〇〜5〇〇人。並且，第
0503-9838twf(Nl)；tsmc2003-0112;Felicia.ptd
1262589 五、發明說明（19) --- 二石夕層5 1 〇可以為整個結晶性材質所構成，則該結晶即為 第二方位（h’，k’， 1’），也可以由複數堆疊層所構成，則 堆疊層至少包括：一（丨〇 〇 )層，設置第二矽層5丨〇之頂層， 且（100)層之厚度大體為1〇〜5〇〇A。第一方位（h，k， 1)與 弟一方位（h ， k ， 1 )相異。而殘留苐—石夕層5〇6a與第二 矽層510之厚度分別大體為丨〇〜1〇〇〇 a。殘留第一矽層5〇6a 與第二石夕層5 1 0之厚度可以不相同，兩者厚度之關係θ在此 並不加以限制。 接著，請參照第5D圖，先以適當溶液去除光阻層5〇8 後，再利用其他適當的光阻層做為遮蔽，選擇性蝕刻殘留 第一矽層5 0 6 a與第二矽層5 1 〇，以分別將殘留第一矽層 506a與第二石夕層510形成堆疊於殘留矽層5〇4a上方之一孤 立弟一石夕層506b與一孤立第二石夕層5i〇a。 最後，請參照第5E圖，分別形成一第一型電晶體5 2 6 於孤立第一矽層5 0 6b上方與一第二型電晶體52〇於孤立第 二層510a上方。第一型電晶體52 6與第二型電晶體52〇可以 為任何習知之電晶體結構，包括一閘極層524、5丨8以及設 置^閘極層5 24、5 18與孤立矽層（孤立第一矽層5〇讣與孤 立第一矽層5 1 0 a )之間之一閘極介電層5 2 2、5丨6。較佳實 施例為：當孤立第一矽層50 6 b表面之方位為（11〇)時，、一 型電晶體52 6為P型電晶體，則可提升電洞遷移率，而當孤 =第二石夕層510a表面之方位為（1〇〇)時，第二型電晶體52〇 為N型電晶體，則可提升電子遷移率。其中， 體526與第二型電晶體520可依撼/工/ 曰曰 J依據任何習知電晶體之製作方
0503-9838twf(Nl);tsnic2003-0112;Felicia.ptd 第23頁 1262589 五、發明說明（20) 法而形成’並非本發明之主要重點，在此並不加以贅述。 最後再例如利用離子佈植法形成一源極/汲極（S/D)於第一 型電晶體5 2 6與第二型電晶體5 2 〇兩側之基底内。 實施例4 以下請參照第6A圖到第6F圖，說明根據本發明之具有 多方位之絕緣層上覆矽晶片的製作方法之一較佳實施例。 首先 明先參知第6 A圖’先提供一碎基底6 〇 〇，再例 如以適當之沉積法，例如化學氣相沉積法（〇：“111丨(：&;1 vapor deposition ;CVD)，形成一絕緣層 602 於矽基底6〇〇 表面’以形成堆疊之矽基底6 〇 〇與絕緣層6 〇 2。絕緣層6 〇 2 之材質例如為氧化鋁或氧化矽。絕緣層6 〇 2可以整個材質 皆為結晶性材質（crystalHne material)，但表面至少為 一結晶層，使結晶層設置於絕緣層6 〇 2與後續形成之矽層 ，間=界面處。然後，再例如以適當之沉積法，例如化學 氣相沉積法（chemical vapor dep〇siti〇n ;CVD)，形成一 石夕層604於絕緣層602表面。接著’再例如以適當之沉積 法，例如化學氣相沉積法（chemical vap〇r dep〇siU〇n ; CVD)，形成一第一矽層6〇6於矽層6〇4表面，其中第一矽岸 =6表面具有一第一方位（h， k,丨），第一矽層6〇6可由一曰 ^個連續結晶塊材所構成，則該結晶即為第一方位（h，匕 1)，也可以由複數堆疊層所構成，則堆疊層至少包括：一’ : = :⑴。)層’而(11〇)層設置於(1〇〇)層上方，即 1層為弟一石夕層6 0 6之頂層，且⑴〇)層之厚度 1 U 〜5 0 ◦ Α 。
1262589 五、發明說明（21) 接著，請先參照第6B圖，先例如利用旋塗法（spin coating)形成一光阻層608於第一矽層606之特定區域表 面。 然後’清先參照第6 C圖’以光阻層6 0 8為罩幕，實施 一離子佈植程序S60 0，實行方法例如射線式離子佈植 (beam-line ion implantation)或浸入式電漿離子佈植 (plasma immersion ion implantation ;PIII)，例如以 矽離子、鍺離子或氬離子，佈植深度可能大於第一矽層 6 0 6，也就是第一矽層6 0 6下方的矽層6 0 4也可能被施以離 子佈植S6 0 0，如此一來，受到離子佈植36〇〇的區域會轉變讀| 形成一非晶質矽層6 1 0。 接著，請先參照第6D圖，例如於溫度約為500〜6 0 0 °C ’ 進行一固相蠢晶（s ο 1 i d p h a s e e p i t a X y )程序，使得非晶 質矽層6 1 0區域’以其下方的石夕層6 〇 4為做為晶種，發生再 結晶，以形成表面具有一第二方位（h，， k，， 1，）之結晶 層，則結晶層與其下方夂矽層6 〇 4共同形成一第二矽層 612 ’其中預先形成之石夕層6〇4表面可先形成一第二方位 (h ’，k ’， 1 ’），矽層6 0 4可由一整個連續結晶塊材所構 成，則a亥結晶即為第一方位（h ’， k ’， 1，），也可以由複數 堆疊層所構成，則堆疊層至少包括：一（1 0 0 )層設置於矽層 604上方，且（1〇〇)層之厚度大體為10〜50〇a。如此一來， 以矽層6 0 4為晶種而在結晶所形成之第二矽層6丨2，也會具 有一第二方位（h，， k’， 1，）。其中，第二方位（h，， k，， 1’）與第一方位（h， k， 1 )並不相同。較佳實施例為第一方
0503-9838twf(Nl);tsmc2003-0112;Felicia.ptd 第25頁 1262589
五、發明說明（22) 位（h，k， 1)係（11〇)，第二方位（h，， k，，厂）係（1〇〇)。 然後’去除光阻層6〇8。而第一矽層6〇6a與第二矽層612之 厚度分別大體為1〇〜1〇〇〇人。第一石夕層⑽之厚度與第二 石夕層6 1 2之厚度可以不相同，兩者厚度之關係在此並不加 以限制。 务接著’請參照第6 E圖，再利用適當的光阻層做為遮 蔽’選擇性蝕刻第一矽層6 〇 6 a與第二矽層6 1 2，以分別將 弟一矽層60 6a與第二矽層612形成堆疊於殘留矽層61 2a表 面之一孤立第一石夕層與孤立第二矽層614。
最，’請參照第6F圖，分別形成一第一型電晶體622 於孤立第一矽層60613上方與一第二型電晶體628於孤立第 一層614上方。第一型電晶體622與第二型電晶體628可以 為任何習知之電晶體結構，包括一閘極層62〇、626以及言 置於閘極層620、62 6與孤立矽層（孤立第一矽層6〇讣與孤> 立弟二矽層614)之間之一閘極介電層618、624。較佳實农 例為：當孤立第一矽層60 6b表面之方位為（ιι〇)時，第二 電晶體622為P型電晶體，則可提 ^ 第二石夕層614表面之方位電：遷移率，而當心 划雷曰Μ目I丨叮担此干為（守，第二型電晶體628為丨 i電曰曰肢’則可k升電子遷移率。其中，第一型電
622與第二型電晶體628可依據任何習知電晶體之製作方 而形成’並非本發明之主要重點，」 ^ 後再例如利用離子佈植法形《 在亚不加以贅述。聋 雷曰細楚-刑J日 成一源極/汲極“几）於第—f 電日日肢622與弟一型電晶體628兩側 5 實施例5 坻門
1262589 五、發明說明（23) 以下請參照第7A圖到第7F圖，說明根據本發明之具有 多方位之絕緣層上覆矽晶片的製作方法之一較佳實施例。 首先，請先參照第7A圖，先提供一矽基底70 0，再例 如以適當之沉積法，例如化學氣相沉積法（chem i ca 1 vapor deposition ;CVD)，形成一絕緣層 70 2 於矽基底 700 表面，以形成堆疊之矽基底7 0 0與絕緣層7 0 2。絕緣層7 0 2 之材質例如為氧化鋁或氧化矽。絕緣層7 〇 2可以整個材質 皆為結晶性材質（crystal Hne mater ial)，，也可以由複 數堆疊層所構成，至少包括一結晶層，使結晶層設置於絕 緣層7 0 2與後續形成之矽層之間的界面處，結晶層例如為 一（1 0 0 )層。然後，再例如以適當之沉積法，例如化學氣 相 /儿積法（chemical vapor deposition ;CVD)，形成一第 石夕層704於絕緣層702表面。其中第一石夕層704表面具有 一第一方位（h， k， 1)，第一矽層7 04可由一整個連續結晶 兔材所構成’則该結晶即為第一方位（h， k， 1 )，也可以 由複數堆豐層所構成，則堆疊層至少包括：一（丨〇 〇 )層與一 (〇)層而（11〇)層設置於（100)層上方，即（HQ)声為第 一石夕層m之頂層，且⑴0)層之厚度大體為為弟 接者，請先參照第7B圖，先例如利用旋塗法（spin 了1:。形成—光阻層7〇6於第一石夕層704之特定區域表 性蝕Γί、二適當蝕刻程序’例如非等向性乾蝕刻，選擇 702二留下？所遮蔽的第一石夕層7°4 ’以露出絕緣層 W表面，留下殘留第一矽層704a。 然後，請先參照第7C圖’例如於溫度約為5 0 0〜60 0 t
J262589
進行一遙晶成長程序，例如以化學氣相沉積法（CVD)進 订’以形成一第二矽層7〇8，第二矽層708表面具有一第二 方位（h’， k’， 1’），第二矽層708可由一整個連續結晶塊 材所構成’則或結晶即為第二方位（h ’， k ’， 1’），也可以 由複數堆疊層所構成，則堆疊層至少包括：一（丨〇 〇 )層設置 於第二石夕層708之頂層，且（110)層之厚度大體為10〜500 =°其中，第二方位（h，， k，， 1，）與第一方位（h， k， 1) 亚不相同。較佳實施例為第一方位（h，k， i)係（no)，第 二方位（h，，k，， 1，）係（1〇〇)。 然後’請先參照第7 D圖，例如以適當溶液去除光阻層f 7〇6。殘留第一矽層7〇4a與第二矽層7〇8之厚度分別大體為 10〜1 000 A。第一矽層7〇4a與第二矽層708之厚度可以不相 同’兩者厚度之關係在此並不加以限制。 ^ 接著’請芩照第7 E圖，再利用適當的光阻層做為遮 蔽’遥擇性姓刻殘留第一石夕層7 4 a與第二石夕層了 Q 8，以分 別將殘留第一矽層704a與第二矽層708形成一孤立第一矽 層704b與孤立第二矽層7〇8a。 最後，請參照第7F圖，分別形成一第一型電晶體7 i 4 於孤立第一矽層7〇4b上方與一第二型電晶體72()於孤立第 | 二層70 8a上方。第一型電晶體714與第二型電晶體72〇可以 為任何習知之電晶體結構，包括一閘極層7丨2、7丨8以及設 置於閘極層710、716與孤立矽層（孤立第一矽層7〇札與孤 立第二矽層70 8a)之間之一閘極介電層71〇、716。較佳實 施例為：當孤立第一矽層7〇4b表面之方位為（丨丨〇 )時，第一
1262589 五、發明說明（25) 型！晶體714為P型電晶體’則可提升電洞遷移率而當孤 iw第剂一：曰層J〇8a纟面之方位為(1〇〇)時，第·^型電晶體720 為N型電日日體，則可提升電子漂 ^ ^扠开兔千遷移率。其中，第一型電晶 體714與弟二型電晶體720可依揸仅y π 法而郴Α 廿# 士政 據紐何習知電晶體之製作方 在而升y成，亚非本發明之主要會 曰从名y , , η⑺至黑占，在此並不加以贅述。 取後再例如利用離子佈植法形忠 、 刑+曰M71 斤 ❿成〜源極/汲極（S/D)於第一 型電日日體714與弟二型電晶體 土电日日兩側之基底内。 發明優點： 晶片’可 以發揮元 面上方且 的P型與N 提升整個 晶片的製 導體製程 雜。 用以限定 本發·明之 本發明之 1.根據本發明之具有多方位之絕緣層上覆石夕 依需要將不同類型的元件放在不同方位的表面， 件的最佳效能，例如可將P型電晶體設置於（11〇) 將N型電晶體設置於（1 00)面上方，使同一曰片上 型電晶體皆具有最大的遷移率，如此，可=大幅 晶片的操作速度。 2 ·根據本發明之具有多方位之絕緣層上覆矽 作方法，提供多種製作方法，皆·可利用目前之半 技術加以完成，方法簡單，容易掌控，技術不複 本發明雖以較佳貫施例揭露如上，然其並非 本發明的範圍，任何熟習此項技藝者，在不脫離 精神和範圍内’當可做各種的更動與潤飾，因此 保護範圍當視後附之申請專利範圍所界定者為準
1262589 圖式簡單說明 第1 A圖至第1 D圖係分別顯示根據本發明之具有多方位 之絕緣層上覆矽晶片之不同較佳實施例之結構剖面圖。 第2圖係顯示根據本發明之具有多方位之絕緣層上覆 矽晶片之一較佳實施例之部份結構立體圖。 第3A圖至第3E圖係分別顯示根據本發明之具有多方位 之絕緣層上覆矽晶片之製作方法之一較佳實施例之製程剖 面圖 。 第4A圖至第4F圖係分別顯示根據本發明之具有多方位 之絕緣層上覆矽晶片之製作方法之另一較佳實施例之製程 剖面圖。 第5A圖至第5E圖係分別顯示根據本發明之具有多方位 之絕緣層上覆矽晶片之製作方法之另一較佳實施例之製程 剖面圖。 ’ 第6A圖至第6F圖係分別顯示根據本發明之具有多方位 之絕緣層上覆矽晶片之製作方法之另一較佳實施例之製程 剖面圖。 第7A圖至第7F圖係分別顯示根據本發明之具有多方位 之絕緣層上覆矽晶片之製作方法之另一較佳實施例之製程 剖面圖。 符號說明 100、300、400、500、600、700 〜矽基底； 1 0 2、3 0 2、4 0 2、5 0 2、6 0 2、7 0 2 〜絕緣層； 104 、 314 、 404a 、 506b 、 606b 、 704b 〜孤立第一矽
0503-9838twf(Nl);tsmc2003-0112;Felicia.ptd 第 30 頁 1262589 圖式簡單說明 層； 106、311、510a、614、708a 〜孤立第二矽層； (h， k， 1)〜第一方位； (h，， k’， 1’）〜第二方位； 120〜（100)層； t〜孤立第一石夕層之厚度； t2〜孤立第二矽層之厚度； 112 、326 、414 、526 、622 、714〜第一型電晶體； 118、320、420、520、628、720 〜第二型電晶體； 108、114、316、322、 、410、416、522、516、 618、624、710、716〜問極介電層； 110 、 116 、 318 、 324 、 412 、 418 、 524 、 518 、 620 、 6 2 6、7 1 0、7 1 6〜閘極層； 1 0 5〜孤立矽層； 304、404、506、606、704 〜第一矽層； 306、408、508、608 〜光阻層； S3 0 0、S6 0 0〜離子佈植程序； 3 0 8〜非晶質矽層； 310、406、510、612、708 〜第二石夕層； 40 6a〜殘留第二石夕層； 408〜孤立堆疊之第一矽層與第二矽層； 504、604〜矽層； 506a、606a、704a〜殘留第一石夕層； 6 1 0〜非晶質矽層；
0503-9838twf(Nl);tsmc2003-0112;Felicia.ptd 第 31 頁 1262589
0503-9838twf(Nl);tsmc2003-0112;Felicia.ptd 第32頁

Claims (1)

1262589 案號 92118818
煩 靖 委 員 明 本 案 修 正 後 是 否 六、申請專利範圍 1 · 一種具有多方位之絕緣層上覆矽晶片，包桂： 一砍基底； ^ —# 'x] 一絕緣層，設置於上述矽基底表面；充 一孤立第一石夕層，設置於上述絕緣層之—ϋϋ，其 中上述孤立，一矽層之表面具有一第一方位；以及 一孤立第二矽層，設置於上述絕緣層之部分表面，其 中上述孤立第一矽層之表面具有一第二方位，且上述孤立 第一矽層與上述孤立第二矽層分別具有不相同之厚度。 2 ·如申清專利範園第1項所述之具有多方位之絕緣層 上覆矽晶片，其中更包括： 及 一第一型電晶體，設置於上述孤立第一矽層表面； 以 ：Λ[ 3. 上覆矽 電晶體 4. 上覆矽 電晶體 5. 上覆矽 電晶體 6. 上覆矽 第二型電晶體，設置於上述孤立第二矽層表面。 如申請專利範園第2項所述之具有多方位之絕緣層 晶片’其中上述第一方位係（Π 〇 )，且上述第一型 係Ρ型通道電晶體。 如申請專利範園第2項所述之具有多方位之絕緣層 晶片’其中上述第二方位係（1〇〇)，且上述第二型 係Ν型通道電晶體。 如申請專利範園第2項所述之具有多方位之絕緣層 晶片，其中上述第一方位係（023)，且上述第一型 係Ρ型通道電晶體。 如申請專利範圍第2項所述之具有多方位之絕緣層 晶片，其中上述第二方位係（1 0 0 )，且第二型電晶
0503-9838TWFl(Nl).ptc 第32頁 1262589 案號 92118818 年月日 修正 六、申請專利範圍 體係N型通道電晶體。 7. 如申請專利範圍第1項所述之具有多方位之絕緣層 上覆矽晶片，其中上述孤立第一矽層係由多層不同方位之 堆疊層所構成。 8. 如申請專利範圍第7項所述之具有多方位之絕緣層 上覆矽晶片，其中上述孤立第一矽層之堆疊層包括： 一（1 0 0 )層；以及 一（110)層，設置於上述（100)層表面。 9. 如申請專利範圍第8項所述之具有多方位之絕緣層 上覆矽晶片，其中上述（110)層之厚度大體為10〜500A。 1 0.如申請專利範圍第1項所述之具有多方位之絕緣層 上覆矽晶片，其中上述孤立第二矽層係由多層不同方位之 堆疊層所構成。 11.如申請專利範圍第1 〇項所述之具有多方位之絕緣 層上覆矽晶片，其中上述孤立第二矽層之堆疊層至少包 括：設置於表面之一（100)層。 1 2.如申請專利範圍第1項所述之具有多方位之絕緣層 上覆矽晶片，其中上述孤立第一矽層之厚度大體為 10〜1 0 0 0 A。 1 3.如申請專利範圍第1項所述之具有多方位之絕緣層 上覆矽晶片，其中上述孤立第二矽層之厚度分別大體為 10〜1 0 0 0 A 〇 1 4.如申請專利範圍第1項所述之具有多方位之絕緣層 上覆矽晶片，其中上述孤立第一矽層具有鈍化或圓化之角
0503-9838TWFl(Nl).ptc 第33頁 1262589 ___案號 六、申請專利範圍 92118818 年 修正 落（corner) 〇 1 5 ·如申請專利範圍第1項戶斤述之具有多方位之絕緣層 上覆矽晶片，其中上述孤立第 > 矽層具有鈍化或圓化之角 落（corner) 〇 1 6 ·如申請專利範圍第1項所述之具有多方位之絕緣層 上覆矽晶片，其中上述絕緣層包拉一 71電材吳 (dielectric material) 〇 17·如申請專利範圍第1項所述之具有多方位之絕緣層 上覆矽晶片，其中上述絕緣層係結晶性材質（crystalline material) 〇 1 8.如申請專利範圍第1項所述之具有多方位之絕緣層 上覆矽晶片，其中上述絕緣層炱少包括：一結晶層，設置 於上述絕緣層與上述孤立第一矽層或上述孤立第二矽層之 間的界面處。 1 9·如申請專利範圍第1項所述之具有多方位之絕緣層 上覆石夕晶片，其中上述絕緣層包括氧化矽或氧化鋁。 2 0 · —種具有多方位之絕緣層上覆矽晶片，包括·· 一矽基底； 一絕緣層，設置於上述矽基底表面； =孤立第一矽層，設置於上述絕緣層之部分表面，其 中上述孤立第一矽層具有（丨i 〇 )表面；以及 由u :ί立第二矽層，設置於上述絕緣層之部分表面，其 述弟二矽層具有（1〇〇)表面，且上述孤立第一矽層與 上述孤立第二矽層分別具有不相同之厚度。
案號 9211SS1R 1262589 年 曰 六、申請專利範圍 2 1 ·如申請專利範圍第2 0項所遂之具有多方位之絕緣 層上覆碎晶片，其中更包括· 一 P型電晶體，設置於上述孤立第一矽層表面；以及 一N型電晶體，設置於上述孤立第二矽層表面。 2 2 ·如申請專利範圍第2 0項所述之具有多方位之絕緣 層上覆矽晶片，其中上述孤立第，石夕層之厚度大體為 10〜1 0 0 0 A 〇 2 3 ·如申請專利範圍第2 〇項所述之具有多方位之絕緣 層上覆矽晶片，其中上述孤立第二石夕層之厚度大體為 10〜1 00 0 A。 24 ·如申請專利範圍第2 〇項所述之具有多方位之絕緣 層上覆矽晶片，其中上述孤立第〆矽層具有鈍化或圓化之 角落（corner)。 2 5 ·如申請專利範圍第2 〇項所述之具有多方位之絕緣 層上覆矽晶片，其中上述孤立第二·矽層具有鈍化或圓化之 角落（corner) 〇 26·如申請專利範圍第2〇項所述之具有多方位之絕緣 層上覆矽晶片，其中上述絕緣層包括一介電材質 (dielectric material) ° 2 7 ·如申請專利範圍第2 〇項所述之具有多方位之絕緣 層上覆矽晶片，其中上述絕緣層係結晶性材質 (crystalline material) 〇 28·如申請專利範圍第20項所述之具有多方位之絕緣 層上覆矽晶片，其中上述絕緣層裏少包括：一結晶層’設
0503-9838TWFl(Nl).ptc 第35頁 1262589 Γ---ES_J2U8818 车 月_L 修壬 1 六、申請翻範圍 -- 一-- 一 置於上述絕緣層與上述第一矽層戒上述第二矽層之間的界 面處。 2 9 ·如申請專利範圍第2 〇項所述之具有多方位之絕緣 層上覆石夕晶片，其中上述絕緣層包括氧化矽或氧化鋁。 3 〇 · —種具有多方位之絕緣層上覆矽晶片的製作方 法，包括： 提供堆疊之一矽基底與一絕緣層； 形成一第一矽層於上述絕緣層表面，其中上述第一矽 層表面具有一第一方位； 开> 成一非晶質矽層於部分上述第一矽層内；以及 再結晶上述非晶質矽層，以形成表面具有一第二方位 之一第二矽層。 31 ·如申請專利範圍第3 0項所述之具有多方位之絕緣 層上覆石夕晶片的製作方法，其中再結晶上述非晶質矽層之 後更包括： 形成一第一型電晶體於上述第一矽層表面；以及 形成一第二型電晶體於上述第二矽層表面。 32·如申請專利範圍第3〇項所述之具有多方位之絕緣 層上覆石夕晶片的製作方法，其中上述第一方位係（丨丨〇 )， 且上述第二方位係（1 〇 〇 )。 33·如申請專利範圍第31與32項所述之具有多方位之 絕緣層上覆矽晶片的製作方法，其中上述第一型電晶體係 P型電晶體，且上述第二型電晶體係N型電晶體。 34·如申請專利範圍第3〇項所述之具有多方位之絕緣
0503-9838TWFl(Nl).ptc 第36頁 案號 9211881« 1262589 六、申請專利範圍 層上覆矽晶片的製作方法，其中上述絕緣層係氧化鋁。 35·如申請專利範圍第34項所述之具有多方位之絕緣 層上覆矽晶片的製作方法，其中上述氧化鋁之結晶面為 (0，1，-1，2 )。 3 6 ·如申請專利範圍第3 〇項所述之具有多方位之絕緣 層上覆矽晶片的製作方法，其中上述第一矽層之厚度大體 為 10〜1 000 A。 3 7 ·如申請專利範圍第3 0項所述之具有多方位之絕緣 層上覆矽晶片的製作方法，其中上述第二矽層之厚度大體 為 10〜1 000 A。 ’、 3 8 ·如申請專利範圍第3 0項所述之具有多方位之絕緣 層上覆矽晶片的製作方法，其中形成上述非晶質矽層於部 刀上述第石夕層内之方法包括：實施一離子佈植程序於部 分上述第一發層。 39.如申請專利範圍第3〇項所述之具有多方位之絕 層上覆碎晶片的製作方、、表 甘rtr $ 、 、 方法包括：實施一固相磊曰，〃二S曰上述非晶質矽層之 上述非晶質石夕層，使上Sa〇1jd Phase 程序於 你曰使上述非晶質矽層再結晶。 法，包括^ I有多方位之絕緣層上覆石夕晶片的製作方 :堆Ϊ之一矽基底與 '絕緣層; 矽 成主；目士 ^ v上迷絕緣層表面，盆中t什馀 層表面具有一第一方位· /、甲上迷第一 形成一第二矽層於上 34弟―妙層表面，其中上述第 0503-9838TWFl(Nl).ptc 第37頁 I262589 ，、申顿懷圍 ------ -~~--—_ 矽層表面具有一第二方位； 以及去除部份上述第二矽層，以露出上述第一矽層表面； 出上ΐί:份上述第—矽層與部分上述第二矽㉟，以於露 矽層之區域形成一孤立第一矽層’且 =述第二碎層之區域形成4立堆疊之第—妙層3 41.如申請專利範圍第40項所述之具有多方位之接 丄覆矽晶片的製作方法，纟中形成上述孤立第—矽層； ’L孤立堆疊之第一矽層與第二矽層之後更包括： 9 /、 ^成弟一型電晶體於上述孤立弟一石夕層表面；以及 升/成苐一型電晶體於上述孤立堆豐之第一石夕声鱼筮 二矽層表面。 θ /、弟 42·如申請專利範圍第4〇項所述之具有多方位之絕緣 層上覆石夕晶片的製作方法，其中上述第一方位係（11 〇)， 且上述第二方位係（1 〇 〇)。 43·如申請專利範圍第41與42項所述之具有多方位之 絕緣層上覆石夕晶片的製作方法，其中上述第一型電晶體係 Ρ型電晶體’且上述第二型電晶體係Ν型電晶體。 44.如申請專利範圍第4〇項所述之具有多方位之絕緣 層上覆石夕晶片的製作方法，其中上述第一矽層之厚度大體 為 10〜1 0 0 0 A 〇 4 5 ·如申晴專利範圍第4 0項所述之具有多方位之絕緣 層上覆矽晶片的製作方法，其中上述第二矽層之厚度大體
0503-9B38TWFl(Nl).ptc 第38頁 1262589 案號 92118818 修正 六、申請專利範圍 為 10〜1 0 0 0 A。 46.如申請專利範圍第40項所述之π具有多方位之絕緣 層上覆矽晶片的製作方法，其中上述絕緣層包括一介電材 質（dielectric material) 〇 47·如申請專利範圍第40項所述之具有多方位之絕緣 層上覆矽晶片的製作方法，其中上述絕緣層係結晶性材質 (crystalline material) ° 48·如申請專利範圍第4〇項所述之具有多方位之絕緣 層上覆矽晶片的製作方法，其中上述絕緣層至少包括··一 結晶層’設置於上述絕緣層與上述第一石夕層或上述第二石夕 層之間的界面處。 4 9 ·如申請專利範圍第4 0項所述之具有多方位之絕緣 層上覆石夕晶片的製作方法，其中上述絕緣層包括氧化石夕。 5 0 · —種具有多方位之絕緣層上覆矽晶片的製作 法，包括： 桅併堆疊 ^基底與一❿w… 形成二矽層於上述絕緣層表面； :成：Ϊ —矽層’覆蓋於上述矽層之部分表面，复中 上述第：石夕層表面具有一第一方位；以及 由其中 =成，I第二矽層於未被上述第一矽層覆蓋之、+、 石夕層表面，其中卜、+、》 ^ ^ 说至t上逑 51.如申請專利第二石夕層表面具有一第二方位。 層上覆石夕晶片的製f圍第50項所述之具有多方位之絕緣 後更包括： 作方法’其中再結晶上述非晶質石夕層之
0503-9838TWFl(Nl).ptc 第39頁 1262589 皇號 9211 SRI R 六、申請專利範圍 形成一第一型電晶體於上述第/石夕層表面；以及 形成一第二型電晶體於上述第二矽層表面。 52·如申請專利範圍第5 1項所述之具有多方位之絕緣 層上覆石夕晶片的製作方法，其中上述第一方位係（1 1 〇 )， 且上述第二方位係（100)。 53·如申睛專利範圍第51與52項所述之具有多方位之 絕緣層上覆矽晶片的製作方法，其中上述第一型電晶體係 P型電晶體，且上述第二型電晶體係N型電晶體。 54·如申請專利範圍第5〇項所述之具有多方位之絕緣 層上覆石夕晶片的製作方法，其中上述絕緣層係氧化鋁或 化矽。 5 5·如申請專利範圍第5〇項所述之具有多方位之絕緣 層上覆石夕晶片的製作方法，其中上述第一矽層之 為10〜1 000人。 篮 5 6·如申請專利範圍第5〇項所述之具有多方位之絕緣 層上覆矽晶片的製作方法，其中上述第二矽層之厚度大 為 10〜1 000 A。 57· —種具有多方位之絕緣層上復矽晶片的製作方 法，包括： 提供堆疊之一矽基底與一絕緣層； 形成一矽層於上述絕緣層表面； 形成一第一石夕層於上述石夕層表面，其中上述第一石夕居 表面具有一第一方位； 9 實施一離子佈植程序於部分上述第一矽層，以形成_
曰 修正 之一當ϋ14非晶質石夕層，以形成表面具有一第二方位 声上申·^請專利範圍第57項所述之具有多方位之絕緣 i更包括曰曰的製作方法，其中再結晶上述非晶質矽層之 形成一第一型電晶體於上述第一矽層表面；以及 形成一第二型電晶體於上述第二矽層表面。 59.如申請專利範圍第57項所述之具有多方位之絕緣 i卜片的製作方法’其中上述第—方位係（110)， 上迷苐二方位係（1 0 0 )。 奶60.如申请專利範圍第Μ與gg項所述之具有多方位之 絶緣層上覆矽晶片的製作方法，其中上述第—型電晶 P型電晶體，且上述第二型電晶體係N型電晶體。 ,、 61.如申請專利範圍第57項所述之具有多方位之絕緣 層上覆矽晶片的製作方法，其中上述絕緣層係氧化鋁 化碎。 62·如申請專利範圍第57項所述之具有多方位之絕緣 層上覆矽晶片的製作方法，其中上述第一矽層之厚度大體 為10〜1 0 0 0人。 又 6 3 ·如申請專利範圍第5 γ項所述之具有多方位之絕緣 層上覆矽晶片的製作方法，其中上述第二矽層之厚度大體 為 10 〜1000A。 ~ 64· —種具有多方位之絕緣廣上覆矽晶片的製作方
1262589 案號 92118818 年 月 曰 修正 六、申請專利範圍 法，包括： 提供堆疊之一矽基底與一絕緣層； 形成一第一矽層於上述絕緣層表面，其中上述第一石夕 層表面具有一第一方位； 去除部份上述第一矽層，以露出部分上述絕緣層表 面；以及 蟲晶成長一第二矽層於露出之上述絕緣層表面，其中 上述苐二石夕層表面具有一第二方位。 65·如申請專利範圍第64項所述之具有多方位之絕緣 層上覆石夕晶片的製作方法，其中再結晶上述非晶質矽層之 後更包括： ' 形成一第一型電晶體於上述第一矽層表面；以及 形成一第二型電晶體於上述第二矽層表面。 66·如申請專利範圍第64項所述之具有多方位之絕緣 層上覆石夕晶片的製作方法，其中上述第一方位係（11 〇 )， 且上述第二方位係（1 〇 〇 )。 67·如申請專利範圍第65與66項所述之具有多方位之 絕緣層上覆石夕晶片的製作方法，其中上述第一型電晶體係 P型電晶體’且上述第二型電晶體係N型電晶體。 6 8 ·如申請專利範圍第6 4項所述之具有多方位之絕緣 層上覆石夕晶片的製作方法，其中上述絕緣層係氧化鋁或氧 化矽。 69.如申請專利範圍第64項所述之具有多方位之絕緣 層上覆石夕晶片的製作方法，其中上述第一矽層之厚度大體
0503-9838TWFl(Nl).ptc 第42頁 修正
1262589 --號 9211 SRI ft 六、申請專利範圍 為 10〜1 0 0 0 A 〇 7 0 ·如申請專利範圍第W項戶斤述之具有夕方位之絕緣 層上覆矽晶片的製作方法，其中上述第二矽層之厚度大體 為 10〜1 0 0 0 A 〇 71 · —種具有多方位之絕緣層上覆石夕晶片的製作方 法’包括： 提供堆疊之一矽基底與一絕緣層； 形成一第一矽層於上述絕緣層之部分表面，其中上述 第一矽層表面具有一第一方位；以及 形成一第二矽層於上述絕緣層之部分表面，其中上述 第二矽層表面具有一第二方位，且上述孤立第一矽層與上 述孤立第二矽層分別具有不相同之厚度。 7 2 ·如申請專利範圍第7丨項所述之具有多方位之絕緣 層上覆石夕晶片的製作方法，其中再結晶上述非晶質矽層之 後更包括： 形成一第一型電晶體於上述第一矽層表面；以及 形成一第二型電晶體於上述第二矽層表面。 73·如申請專利範圍第71項所述之具有多方位之絕緣 層上覆矽晶片的製作方法，其中上述第一方位 且上述第二方位係（100)。 74·如申請專利範圍第72與73項所述之具有多方仿夕 P型雷曰麟 α 布 2=·电日日體係 也曰曰體且上述第二型電晶體係ν型電晶體。 75·如申請專利範圍第71項所述之具有多方位之絕緣
第43頁 1262589 _案號92118818_年月曰 修正__ 六、申請專利範圍 層上覆矽晶片的製作方法，其中上述絕緣層係氧化鋁或氧 化矽。 7 6.如申請專利範圍第71項所述之具有多方位之絕緣 層上覆矽晶片的製作方法，其中上述第一矽層之厚度大體 為 10〜1 0 0 0 A。 7 7.如申請專利範圍第71項所述之具有多方位之絕緣 層上覆矽晶片的製作方法，其中上述第二矽層之厚度大體 為 10〜1 0 0 0 A。
0503-9838TWFl(Nl).ptc 第44頁
TW092118818A 2003-04-04 2003-07-10 Silicon-on-insulator chip with multiple crystal orientations and method of fabricating the same TWI262589B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/408,081 US6902962B2 (en) 2003-04-04 2003-04-04 Silicon-on-insulator chip with multiple crystal orientations

Publications (2)

Publication Number Publication Date
TW200421591A TW200421591A (en) 2004-10-16
TWI262589B true TWI262589B (en) 2006-09-21

Family

ID=33097696

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092118818A TWI262589B (en) 2003-04-04 2003-07-10 Silicon-on-insulator chip with multiple crystal orientations and method of fabricating the same

Country Status (4)

Country Link
US (3) US6902962B2 (zh)
CN (2) CN1320659C (zh)
SG (1) SG115654A1 (zh)
TW (1) TWI262589B (zh)

Families Citing this family (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6902962B2 (en) * 2003-04-04 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-on-insulator chip with multiple crystal orientations
US7329923B2 (en) * 2003-06-17 2008-02-12 International Business Machines Corporation High-performance CMOS devices on hybrid crystal oriented substrates
US6909151B2 (en) 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US7456476B2 (en) 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US6815278B1 (en) * 2003-08-25 2004-11-09 International Business Machines Corporation Ultra-thin silicon-on-insulator and strained-silicon-direct-on-insulator with hybrid crystal orientations
US7023055B2 (en) * 2003-10-29 2006-04-04 International Business Machines Corporation CMOS on hybrid substrate with different crystal orientations using silicon-to-silicon direct wafer bonding
US7545001B2 (en) * 2003-11-25 2009-06-09 Taiwan Semiconductor Manufacturing Company Semiconductor device having high drive current and method of manufacture therefor
US20050116290A1 (en) * 2003-12-02 2005-06-02 De Souza Joel P. Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers
US6995456B2 (en) * 2004-03-12 2006-02-07 International Business Machines Corporation High-performance CMOS SOI devices on hybrid crystal-oriented substrates
US7154118B2 (en) 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US6998684B2 (en) 2004-03-31 2006-02-14 International Business Machines Corporation High mobility plane CMOS SOI
US7208815B2 (en) * 2004-05-28 2007-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS logic gate fabricated on hybrid crystal orientations and method of forming thereof
US7094634B2 (en) * 2004-06-30 2006-08-22 International Business Machines Corporation Structure and method for manufacturing planar SOI substrate with multiple orientations
US7042009B2 (en) 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
US7186622B2 (en) * 2004-07-15 2007-03-06 Infineon Technologies Ag Formation of active area using semiconductor growth process without STI integration
JP2006040911A (ja) * 2004-07-22 2006-02-09 Renesas Technology Corp 半導体装置及びその製造方法
US7348284B2 (en) 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
US7422946B2 (en) 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
JP4603845B2 (ja) * 2004-10-12 2010-12-22 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
CN100423265C (zh) * 2004-10-15 2008-10-01 中国科学院上海微系统与信息技术研究所 三维互补金属氧化物半导体晶体管的制备方法
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7235433B2 (en) * 2004-11-01 2007-06-26 Advanced Micro Devices, Inc. Silicon-on-insulator semiconductor device with silicon layers having different crystal orientations and method of forming the silicon-on-insulator semiconductor device
DE102004060961B4 (de) * 2004-12-17 2010-06-02 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Hybridhalbleitersubstrats über einer vergrabenen Isolierschicht
KR100849177B1 (ko) * 2005-01-04 2008-07-30 삼성전자주식회사 패싯 채널들을 갖는 모스 트랜지스터를 채택하는 반도체집적회로 소자들 및 그 제조방법들
US7405436B2 (en) * 2005-01-05 2008-07-29 International Business Machines Corporation Stressed field effect transistors on hybrid orientation substrate
US7494852B2 (en) * 2005-01-06 2009-02-24 International Business Machines Corporation Method for creating a Ge-rich semiconductor material for high-performance CMOS circuits
US7285473B2 (en) * 2005-01-07 2007-10-23 International Business Machines Corporation Method for fabricating low-defect-density changed orientation Si
US7271043B2 (en) * 2005-01-18 2007-09-18 International Business Machines Corporation Method for manufacturing strained silicon directly-on-insulator substrate with hybrid crystalline orientation and different stress levels
US7220626B2 (en) * 2005-01-28 2007-05-22 International Business Machines Corporation Structure and method for manufacturing planar strained Si/SiGe substrate with multiple orientations and different stress levels
US7298009B2 (en) * 2005-02-01 2007-11-20 Infineon Technologies Ag Semiconductor method and device with mixed orientation substrate
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US7268377B2 (en) * 2005-02-25 2007-09-11 International Business Machines Corporation Structure and method of fabricating a hybrid substrate for high-performance hybrid-orientation silicon-on-insulator CMOS devices
US6972478B1 (en) * 2005-03-07 2005-12-06 Advanced Micro Devices, Inc. Integrated circuit and method for its manufacture
US20060202266A1 (en) 2005-03-14 2006-09-14 Marko Radosavljevic Field effect transistor with metal source/drain regions
US7388278B2 (en) * 2005-03-24 2008-06-17 International Business Machines Corporation High performance field effect transistors on SOI substrate with stress-inducing material as buried insulator and methods
US7288821B2 (en) * 2005-04-08 2007-10-30 International Business Machines Corporation Structure and method of three dimensional hybrid orientation technology
US7102166B1 (en) * 2005-04-21 2006-09-05 International Business Machines Corporation Hybrid orientation field effect transistors (FETs)
US20060249784A1 (en) * 2005-05-06 2006-11-09 International Business Machines Corporation Field effect transistor device including an array of channel elements and methods for forming
US7291539B2 (en) * 2005-06-01 2007-11-06 International Business Machines Corporation Amorphization/templated recrystallization method for hybrid orientation substrates
US20060272574A1 (en) * 2005-06-07 2006-12-07 Advanced Micro Devices, Inc. Methods for manufacturing integrated circuits
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7432149B2 (en) * 2005-06-23 2008-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS on SOI substrates with hybrid crystal orientations
US7611937B2 (en) * 2005-06-24 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. High performance transistors with hybrid crystal orientations
US7279375B2 (en) 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US7348248B2 (en) * 2005-07-12 2008-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS transistor with high drive current and low sheet resistance
US7382029B2 (en) * 2005-07-29 2008-06-03 International Business Machines Corporation Method and apparatus for improving integrated circuit device performance using hybrid crystal orientations
KR100655437B1 (ko) 2005-08-09 2006-12-08 삼성전자주식회사 반도체 웨이퍼 및 그 제조방법
US7402875B2 (en) 2005-08-17 2008-07-22 Intel Corporation Lateral undercut of metal gate in SOI device
US20070040235A1 (en) 2005-08-19 2007-02-22 International Business Machines Corporation Dual trench isolation for CMOS with hybrid orientations
US20070048980A1 (en) * 2005-08-24 2007-03-01 International Business Machines Corporation Method for post-rie passivation of semiconductor surfaces for epitaxial growth
US20070063306A1 (en) * 2005-09-22 2007-03-22 Intel Corporation Multiple crystal orientations on the same substrate
US20070090416A1 (en) 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7479421B2 (en) 2005-09-28 2009-01-20 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
US7696574B2 (en) * 2005-10-26 2010-04-13 International Business Machines Corporation Semiconductor substrate with multiple crystallographic orientations
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
CN101322240B (zh) * 2005-12-02 2011-12-14 国立大学法人东北大学 半导体装置
CN101346820B (zh) * 2005-12-22 2010-11-03 国立大学法人东北大学 半导体器件
US8319285B2 (en) 2005-12-22 2012-11-27 Infineon Technologies Ag Silicon-on-insulator chip having multiple crystal orientations
US8530355B2 (en) * 2005-12-23 2013-09-10 Infineon Technologies Ag Mixed orientation semiconductor device and method
US7790581B2 (en) * 2006-01-09 2010-09-07 International Business Machines Corporation Semiconductor substrate with multiple crystallographic orientations
FR2896620B1 (fr) * 2006-01-23 2008-05-30 Commissariat Energie Atomique Circuit integre tridimensionnel de type c-mos et procede de fabrication
US20070190795A1 (en) * 2006-02-13 2007-08-16 Haoren Zhuang Method for fabricating a semiconductor device with a high-K dielectric
US7544584B2 (en) 2006-02-16 2009-06-09 Micron Technology, Inc. Localized compressive strained semiconductor
US7531392B2 (en) * 2006-02-27 2009-05-12 International Business Machines Corporation Multi-orientation semiconductor-on-insulator (SOI) substrate, and method of fabricating same
JP2007288142A (ja) * 2006-03-24 2007-11-01 Sanyo Electric Co Ltd 半導体装置
US7396407B2 (en) * 2006-04-18 2008-07-08 International Business Machines Corporation Trench-edge-defect-free recrystallization by edge-angle-optimized solid phase epitaxy: method and applications to hybrid orientation substrates
US7435639B2 (en) * 2006-05-31 2008-10-14 Freescale Semiconductor, Inc. Dual surface SOI by lateral epitaxial overgrowth
US7671421B2 (en) * 2006-05-31 2010-03-02 International Business Machines Corporation CMOS structure and method for fabrication thereof using multiple crystallographic orientations and gate materials
US7625776B2 (en) * 2006-06-02 2009-12-01 Micron Technology, Inc. Methods of fabricating intermediate semiconductor structures by selectively etching pockets of implanted silicon
US7709341B2 (en) * 2006-06-02 2010-05-04 Micron Technology, Inc. Methods of shaping vertical single crystal silicon walls and resulting structures
US7628932B2 (en) 2006-06-02 2009-12-08 Micron Technology, Inc. Wet etch suitable for creating square cuts in si
US7560758B2 (en) * 2006-06-29 2009-07-14 International Business Machines Corporation MOSFETs comprising source/drain recesses with slanted sidewall surfaces, and methods for fabricating the same
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
US8962447B2 (en) * 2006-08-03 2015-02-24 Micron Technology, Inc. Bonded strained semiconductor with a desired surface orientation and conductance direction
US7820501B2 (en) * 2006-10-11 2010-10-26 International Business Machines Corporation Decoder for a stationary switch machine
US20080128813A1 (en) * 2006-11-30 2008-06-05 Ichiro Mizushima Semiconductor Device and Manufacturing Method Thereof
US7781278B2 (en) * 2007-01-18 2010-08-24 International Business Machines Corporation CMOS devices having channel regions with a V-shaped trench and hybrid channel orientations, and method for forming the same
US7575968B2 (en) * 2007-04-30 2009-08-18 Freescale Semiconductor, Inc. Inverse slope isolation and dual surface orientation integration
US7767510B2 (en) * 2007-06-11 2010-08-03 Texas Instruments Incorporated Semiconductor device made by the method of producing hybrid orientnation (100) strained silicon with (110) silicon
US7855111B2 (en) * 2007-06-11 2010-12-21 Texas Instruments Incorporated Border region defect reduction in hybrid orientation technology (HOT) direct silicon bonded (DSB) substrates
US8183628B2 (en) * 2007-10-29 2012-05-22 Unisantis Electronics Singapore Pte Ltd. Semiconductor structure and method of fabricating the semiconductor structure
US7863712B2 (en) * 2007-10-30 2011-01-04 International Business Machines Corporation Hybrid orientation semiconductor structure with reduced boundary defects and method of forming same
JP5317343B2 (ja) 2009-04-28 2013-10-16 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
US8598650B2 (en) * 2008-01-29 2013-12-03 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and production method therefor
US8211786B2 (en) 2008-02-28 2012-07-03 International Business Machines Corporation CMOS structure including non-planar hybrid orientation substrate with planar gate electrodes and method for fabrication
US7528027B1 (en) 2008-03-25 2009-05-05 International Business Machines Corporation Structure and method for manufacturing device with ultra thin SOI at the tip of a V-shape channel
US20090261346A1 (en) * 2008-04-16 2009-10-22 Ding-Yuan Chen Integrating CMOS and Optical Devices on a Same Chip
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
JP2010067930A (ja) * 2008-09-12 2010-03-25 Toshiba Corp 半導体装置およびその製造方法
US20100171201A1 (en) * 2009-01-06 2010-07-08 Wyant M Todd Chip on lead with small power pad design
JP5356970B2 (ja) * 2009-10-01 2013-12-04 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
US8212294B2 (en) 2010-01-28 2012-07-03 Raytheon Company Structure having silicon CMOS transistors with column III-V transistors on a common substrate
KR101211442B1 (ko) 2010-03-08 2012-12-12 유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드 고체 촬상 장치
US8487357B2 (en) 2010-03-12 2013-07-16 Unisantis Electronics Singapore Pte Ltd. Solid state imaging device having high sensitivity and high pixel density
JP5066590B2 (ja) 2010-06-09 2012-11-07 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置とその製造方法
JP5087655B2 (ja) 2010-06-15 2012-12-05 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
US20120100166A1 (en) 2010-07-15 2012-04-26 Zyngenia, Inc. Ang-2 Binding Complexes and Uses Thereof
US8492839B2 (en) * 2010-08-24 2013-07-23 International Business Machines Corporation Same-chip multicharacteristic semiconductor structures
US20120199888A1 (en) * 2011-02-09 2012-08-09 United Microelectronics Corporation Fin field-effect transistor structure
CA2837169C (en) 2011-05-24 2021-11-09 Zyngenia, Inc. Multispecific complexes comprising angiopoietin-2-binding peptide and their uses
US8716072B2 (en) 2011-07-25 2014-05-06 International Business Machines Corporation Hybrid CMOS technology with nanowire devices and double gated planar devices
US8564034B2 (en) 2011-09-08 2013-10-22 Unisantis Electronics Singapore Pte. Ltd. Solid-state imaging device
US8669601B2 (en) 2011-09-15 2014-03-11 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device having pillar-shaped semiconductor
US8772175B2 (en) 2011-12-19 2014-07-08 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US8916478B2 (en) 2011-12-19 2014-12-23 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US8748938B2 (en) 2012-02-20 2014-06-10 Unisantis Electronics Singapore Pte. Ltd. Solid-state imaging device
US8837082B2 (en) 2012-04-27 2014-09-16 International Business Machines Corporation Magnetic recording head having quilted-type coating
US8883616B2 (en) * 2012-07-31 2014-11-11 Hewlett-Packard Development Company, L.P. Germanium on insulator apparatus
US9036297B2 (en) 2012-08-31 2015-05-19 International Business Machines Corporation Magnetic recording head having protected reader sensors and near zero recession writer poles
US20140087089A1 (en) * 2012-09-21 2014-03-27 International Business Machines Corporation Methods for hardening amorphous dielectric films in a magnetic head and other structures
US8823146B1 (en) * 2013-02-19 2014-09-02 Raytheon Company Semiconductor structure having silicon devices, column III-nitride devices, and column III-non-nitride or column II-VI devices
BR112015023752B1 (pt) 2013-03-15 2023-11-14 Zyngenia, Inc. Domínio de reconhecimento modular (mrd), complexo compreendendo mrd e cetuximabe, usos do complexo para inibir a angiogênese e tratar câncer e composição farmacêutica compreendendo o dito complexo
US10086317B2 (en) 2013-10-30 2018-10-02 Hewlett-Packard Development Company, L.P. Island etched filter passages
JP6171097B2 (ja) 2013-10-30 2017-07-26 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． 非平行アイランドエッチング
US9490161B2 (en) 2014-04-29 2016-11-08 International Business Machines Corporation Channel SiGe devices with multiple threshold voltages on hybrid oriented substrates, and methods of manufacturing same
US9263586B2 (en) 2014-06-06 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum well fin-like field effect transistor (QWFinFET) having a two-section combo QW structure
US9583507B2 (en) * 2015-03-23 2017-02-28 International Business Machines Corporation Adjacent strained <100> NFET fins and <110> PFET fins
US10438838B2 (en) 2016-09-01 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and related method
FR3076292B1 (fr) * 2017-12-28 2020-01-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de transfert d'une couche utile sur un substrat support
US11502106B2 (en) * 2020-02-11 2022-11-15 Globalfoundries U.S. Inc. Multi-layered substrates of semiconductor devices

Family Cites Families (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3964942A (en) * 1970-10-16 1976-06-22 International Business Machines Corporation Chemical polishing of single crystal dielectrics
CA1040321A (en) * 1974-07-23 1978-10-10 Alfred C. Ipri Polycrystalline silicon resistive device for integrated circuits and method for making same
US4768076A (en) * 1984-09-14 1988-08-30 Hitachi, Ltd. Recrystallized CMOS with different crystal planes
JPS6292361A (ja) * 1985-10-17 1987-04-27 Toshiba Corp 相補型半導体装置
US4753896A (en) * 1986-11-21 1988-06-28 Texas Instruments Incorporated Sidewall channel stop process
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
JPH01264254A (ja) * 1988-04-15 1989-10-20 Agency Of Ind Science & Technol 積層型半導体装置の製造方法
JPH02143416A (ja) * 1988-11-24 1990-06-01 Seiichi Hasegawa 絶縁体基板上に配向結晶軸をもつ大粒径の多結晶シリコン膜を作製する方法
US4908328A (en) * 1989-06-06 1990-03-13 National Semiconductor Corporation High voltage power IC process
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
US5849627A (en) * 1990-02-07 1998-12-15 Harris Corporation Bonded wafer processing with oxidative bonding
US5024723A (en) * 1990-05-07 1991-06-18 Goesele Ulrich M Method of producing a thin silicon on insulator layer by wafer bonding and chemical thinning
US5364930A (en) * 1990-10-16 1994-11-15 Northwestern University Synthetic C1q peptide fragments
US5171703A (en) * 1991-08-23 1992-12-15 Intel Corporation Device and substrate orientation for defect reduction and transistor length and width increase
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3017860B2 (ja) * 1991-10-01 2000-03-13 株式会社東芝 半導体基体およびその製造方法とその半導体基体を用いた半導体装置
US5213986A (en) * 1992-04-10 1993-05-25 North American Philips Corporation Process for making thin film silicon-on-insulator wafers employing wafer bonding and wafer thinning
JP3321882B2 (ja) * 1993-02-28 2002-09-09 ソニー株式会社 基板はり合わせ方法
US5659192A (en) * 1993-06-30 1997-08-19 Honeywell Inc. SOI substrate fabrication
US5461243A (en) * 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
US5468657A (en) * 1994-06-17 1995-11-21 Sharp Microelectronics Technology, Inc. Nitridation of SIMOX buried oxide
JPH0832039A (ja) 1994-07-12 1996-02-02 Nippondenso Co Ltd 半導体装置およびその製造方法
US5633588A (en) * 1994-09-16 1997-05-27 Hitachi Medical Corporation Superconducting magnet apparatus using superconducting multilayer composite member, method of magnetizing the same and magnetic resonance imaging system employing the same
FR2725074B1 (fr) * 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
JP3171764B2 (ja) * 1994-12-19 2001-06-04 シャープ株式会社 半導体装置の製造方法
US6022799A (en) * 1995-06-07 2000-02-08 Advanced Micro Devices, Inc. Methods for making a semiconductor device with improved hot carrier lifetime
US5683588A (en) * 1995-09-21 1997-11-04 Betzdearborn Inc. Stabilization of catalyzed aqueous sulfite and bisulfite ion solutions
US5904539A (en) * 1996-03-21 1999-05-18 Advanced Micro Devices, Inc. Semiconductor trench isolation process resulting in a silicon mesa having enhanced mechanical and electrical properties
US5882981A (en) * 1996-07-30 1999-03-16 Texas Instruments Incorporated Mesa isolation Refill Process for Silicon on Insulator Technology Using Flowage Oxides as the Refill Material
US6023082A (en) * 1996-08-05 2000-02-08 Lockheed Martin Energy Research Corporation Strain-based control of crystal anisotropy for perovskite oxides on semiconductor-based material
CA2225131C (en) * 1996-12-18 2002-01-01 Canon Kabushiki Kaisha Process for producing semiconductor article
US6146979A (en) * 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
KR100400808B1 (ko) * 1997-06-24 2003-10-08 매사츄세츠 인스티튜트 오브 테크놀러지 그레이드된 ＧｅＳｉ층 및 평탄화를 사용한 Ｓｉ상의 Ｇｅ의 쓰레딩 전위 밀도 제어
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
GB2343550A (en) * 1997-07-29 2000-05-10 Silicon Genesis Corp Cluster tool method and apparatus using plasma immersion ion implantation
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
US6143070A (en) * 1998-05-15 2000-11-07 The United States Of America As Represented By The Secretary Of The Air Force Silicon-germanium bulk alloy growth by liquid encapsulated zone melting
US6171927B1 (en) * 1998-06-08 2001-01-09 Kuo-Tung Sung Device with differential field isolation thicknesses and related methods
JP3403076B2 (ja) * 1998-06-30 2003-05-06 株式会社東芝 半導体装置及びその製造方法
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2785087B1 (fr) * 1998-10-23 2003-01-03 St Microelectronics Sa Procede de formation dans une plaquette de silicium d'un caisson isole
US6350993B1 (en) * 1999-03-12 2002-02-26 International Business Machines Corporation High speed composite p-channel Si/SiGe heterostructure for field effect devices
US6355541B1 (en) * 1999-04-21 2002-03-12 Lockheed Martin Energy Research Corporation Method for transfer of thin-film of silicon carbide via implantation and wafer bonding
US6455398B1 (en) * 1999-07-16 2002-09-24 Massachusetts Institute Of Technology Silicon on III-V semiconductor bonding for monolithic optoelectronic integration
JP2001036054A (ja) * 1999-07-19 2001-02-09 Mitsubishi Electric Corp Ｓｏｉ基板の製造方法
US6483171B1 (en) * 1999-08-13 2002-11-19 Micron Technology, Inc. Vertical sub-micron CMOS transistors on (110), (111), (311), (511), and higher order surfaces of bulk, SOI and thin film structures and method of forming same
US6368938B1 (en) * 1999-10-05 2002-04-09 Silicon Wafer Technologies, Inc. Process for manufacturing a silicon-on-insulator substrate and semiconductor devices on said substrate
US6690043B1 (en) * 1999-11-26 2004-02-10 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6252284B1 (en) * 1999-12-09 2001-06-26 International Business Machines Corporation Planarized silicon fin device
US6326285B1 (en) * 2000-02-24 2001-12-04 International Business Machines Corporation Simultaneous multiple silicon on insulator (SOI) wafer production
TW452866B (en) * 2000-02-25 2001-09-01 Lee Tien Hsi Manufacturing method of thin film on a substrate
JP2001298192A (ja) * 2000-04-13 2001-10-26 Seiko Epson Corp 半導体装置およびその製造方法
US6429061B1 (en) * 2000-07-26 2002-08-06 International Business Machines Corporation Method to fabricate a strained Si CMOS structure using selective epitaxial deposition of Si after device isolation formation
US6624488B1 (en) * 2000-08-07 2003-09-23 Advanced Micro Devices, Inc. Epitaxial silicon growth and usage of epitaxial gate insulator for low power, high performance devices
DE10041748A1 (de) * 2000-08-27 2002-03-14 Infineon Technologies Ag SOI-Substrat sowie darin ausgebildete Halbleiterschaltung und dazugehörige Herstellungsverfahren
JP2002076336A (ja) * 2000-09-01 2002-03-15 Mitsubishi Electric Corp 半導体装置およびｓｏｉ基板
US6555891B1 (en) * 2000-10-17 2003-04-29 International Business Machines Corporation SOI hybrid structure with selective epitaxial growth of silicon
US6583440B2 (en) * 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
US6497763B2 (en) * 2001-01-19 2002-12-24 The United States Of America As Represented By The Secretary Of The Navy Electronic device with composite substrate
US6414355B1 (en) * 2001-01-26 2002-07-02 Advanced Micro Devices, Inc. Silicon-on-insulator (SOI) chip having an active layer of non-uniform thickness
JP3754897B2 (ja) * 2001-02-09 2006-03-15 キヤノン株式会社 半導体装置用基板およびｓｏｉ基板の製造方法
US6410371B1 (en) * 2001-02-26 2002-06-25 Advanced Micro Devices, Inc. Method of fabrication of semiconductor-on-insulator (SOI) wafer having a Si/SiGe/Si active layer
US6603156B2 (en) * 2001-03-31 2003-08-05 International Business Machines Corporation Strained silicon on insulator structures
US6410938B1 (en) * 2001-04-03 2002-06-25 Advanced Micro Devices, Inc. Semiconductor-on-insulator device with nitrided buried oxide and method of fabricating
KR100456526B1 (ko) * 2001-05-22 2004-11-09 삼성전자주식회사 식각저지막을 갖는 에스오아이 기판, 그 제조방법, 그위에 제작된 에스오아이 집적회로 및 그것을 사용하여에스오아이 집적회로를 제조하는 방법
JP2002359293A (ja) 2001-05-31 2002-12-13 Toshiba Corp 半導体装置
US6759282B2 (en) * 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices
JP3875047B2 (ja) * 2001-06-22 2007-01-31 シャープ株式会社 半導体基板の面方位依存性評価方法及びそれを用いた半導体装置
US6358806B1 (en) * 2001-06-29 2002-03-19 Lsi Logic Corporation Silicon carbide CMOS channel
JP2003031495A (ja) * 2001-07-12 2003-01-31 Hitachi Ltd 半導体装置用基板の製造方法および半導体装置の製造方法
JP4322453B2 (ja) * 2001-09-27 2009-09-02 株式会社東芝 半導体装置およびその製造方法
EP1306890A2 (en) * 2001-10-25 2003-05-02 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate and device comprising SiC and method for fabricating the same
US6861326B2 (en) * 2001-11-21 2005-03-01 Micron Technology, Inc. Methods of forming semiconductor circuitry
JP2003173951A (ja) * 2001-12-04 2003-06-20 Tokyo Electron Ltd 電子ビーム描画用マスクの製造方法および電子ビーム描画用マスクブランクス
US6967351B2 (en) * 2001-12-04 2005-11-22 International Business Machines Corporation Finfet SRAM cell using low mobility plane for cell stability and method for forming
US6600170B1 (en) * 2001-12-17 2003-07-29 Advanced Micro Devices, Inc. CMOS with strained silicon channel NMOS and silicon germanium channel PMOS
JP2003188274A (ja) * 2001-12-19 2003-07-04 Toshiba Corp 半導体装置及びその製造方法
JP2003203967A (ja) * 2001-12-28 2003-07-18 Toshiba Corp 部分ｓｏｉウェーハの製造方法、半導体装置及びその製造方法
JP2003229577A (ja) 2002-02-06 2003-08-15 Sony Corp 半導体装置の製造方法。
US6649492B2 (en) * 2002-02-11 2003-11-18 International Business Machines Corporation Strained Si based layer made by UHV-CVD, and devices therein
US6562703B1 (en) * 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
JP2003289144A (ja) 2002-03-28 2003-10-10 Toshiba Corp 半導体装置およびその製造方法
US20030227057A1 (en) * 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US6902962B2 (en) * 2003-04-04 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-on-insulator chip with multiple crystal orientations
US6815278B1 (en) * 2003-08-25 2004-11-09 International Business Machines Corporation Ultra-thin silicon-on-insulator and strained-silicon-direct-on-insulator with hybrid crystal orientations
US6949420B1 (en) * 2004-03-12 2005-09-27 Sony Corporation Silicon-on-insulator (SOI) substrate having dual surface crystallographic orientations and method of forming same

Also Published As

Publication number Publication date
CN1320659C (zh) 2007-06-06
CN2710164Y (zh) 2005-07-13
TW200421591A (en) 2004-10-16
US20080160727A1 (en) 2008-07-03
US7704809B2 (en) 2010-04-27
US20040195646A1 (en) 2004-10-07
US6902962B2 (en) 2005-06-07
US7368334B2 (en) 2008-05-06
SG115654A1 (en) 2005-10-28
US20060084244A1 (en) 2006-04-20
CN1536676A (zh) 2004-10-13

Similar Documents

Publication Publication Date Title
TWI262589B (en) Silicon-on-insulator chip with multiple crystal orientations and method of fabricating the same
TWI297170B (en) Method for manufacturing semiconductor substrate and semiconductor substrate
US7524740B1 (en) Localized strain relaxation for strained Si directly on insulator
TWI293478B (en) Manufacturing method for semiconductor substrate and manufacturing method for semiconductor device
US7528056B2 (en) Low-cost strained SOI substrate for high-performance CMOS technology
TW595003B (en) Thin-film transistor and method for manufacturing same
JP5454984B2 (ja) 半導体装置の製造方法
US20130187234A1 (en) Structure and method for stress latching in non-planar semiconductor devices
TW200414539A (en) Double and triple gate MOSFET devices and method for making same
TW200822361A (en) Improved CMOS devices with stressed channel regions, and methods for fabricating the same
JP5452211B2 (ja) 半導体装置、および、半導体装置の製造方法
TWI267118B (en) Enhancing strained device performance by use of multi-narrow section layout
CN104835744A (zh) 具有松弛硅/锗鳍片的集成电路
TW200524155A (en) Semiconductor structure with different lattice constant materials and method for forming the same
TW200818503A (en) A transistor having a strained channel region including a performance enhancing material composition
JPWO2008117464A1 (ja) 半導体装置およびその製造方法
TW201119043A (en) Method of fabricating polysilicon layer, thin film transistor, organic light emitting diode display device including the same, and method of fabricating the same
TWI298911B (en) Sige/soi cmos and method of making the same
US6793731B2 (en) Method for recrystallizing an amorphized silicon germanium film overlying silicon
TWI258172B (en) Transistor device with strained Ge layer by selectively grown and fabricating method thereof
TW201205685A (en) Transistor with longitudinal strain in channel induced by buried stressor relaxed by implantation
JP2010141263A (ja) 半導体装置
US8016941B2 (en) Method and apparatus for manufacturing a semiconductor
JP2010123633A (ja) 半導体装置
JP2007067399A (ja) 単結晶シリコン層の形成方法、及びこれを利用した薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees