TWI257700B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TWI257700B
TWI257700B TW092115964A TW92115964A TWI257700B TW I257700 B TWI257700 B TW I257700B TW 092115964 A TW092115964 A TW 092115964A TW 92115964 A TW92115964 A TW 92115964A TW I257700 B TWI257700 B TW I257700B
Authority
TW
Taiwan
Prior art keywords
fuse
block
macro cells
normal
macro
Prior art date
Application number
TW092115964A
Other languages
English (en)
Other versions
TW200401429A (en
Inventor
Hiroshi Shimizu
Wataru Yokozeki
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW200401429A publication Critical patent/TW200401429A/zh
Application granted granted Critical
Publication of TWI257700B publication Critical patent/TWI257700B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/812Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a reduced amount of fuses
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/848Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by adjacent switching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)

Description

1257700 玖、發明說明: 【發明所屬之技術領域3 發明領域 本發明係有關於一種半導體裝置,更特別地,係有關 5 於一種具有一個包括數個宏細胞與一溶絲之宏細胞,及一 溶絲的半導體裝置。 發明背景 例如,就半導體裝置而言,像記憶體般,後面的方法 10 業已被採用。一個細胞陣列係被分割成數個區塊。如果一 個區塊不好好地工作的話,另一個區塊係被使用代替這區 塊。藉由採用這方法,良率能夠被提升。 第14圖是為顯示這習知方法之例子的圖示。 在第14圖中,一半導體裝置10包含宏細胞1〇&至1〇(1、 15 熔絲10e至10h、及連接線l〇i至1〇1。 該宏細胞10a包括,例如,一個被分割成數個區塊的細 胞陣列。該等區塊中之一者疋為一几餘區塊而餘下的是為 正常區塊。 所有的熔絲l〇e到l〇h具有相同的結構。以該炫絲1〇e作 20為例子的說明將會被提供。如在第15圖中所示,該溶絲1〇e 包括一個上拉電阻20、一個連接部份21、一個炫絲元件 群組22、及一解碼器23。如果被包括在該宏細胞1〇a内的一 預定正常區塊不好好地工作的話,要被代替的該正常區塊 係藉由雷射光束之使用來把被包括於該熔絲元件群組22内 1257700 之一熔絲元件嫁化成預定的圖案來被指定。 現在,於以上之習知方法中被執行的運作將會作說 明。說明將會在該等宏細胞l〇a至10d中之每一者包括十個 正常區塊與/個冗餘區塊的假設下被提供。 5 假設在該宏細胞l〇a内的一個第一正常區塊不好好地 工作,假設在該宏細胞l〇c内的一個第三正常區塊不好好地 工作,及假設該等餘下的宏細胞10b和10d是為正常。 那麼在該熔絲l〇e内之對應於在該宏細胞i〇a内之第一 正常區塊的熔絲係藉著雷射光束的使用來被鎔化而在該熔 10 絲l〇g内之對應於在該宏細胞10c内之第三正常區塊的熔絲 係藉著雷射光束的使用來被鎔化。 結果,在該熔絲10e中來自該被鎔化之熔絲的輸出變 成’’L”狀態而來自其他熔絲的輸出變成”η”狀態。該解碼器 23把這些從該熔絲元件群組22輸出的訊號解碼並且把它們 15 供應到該宏細胞10a。 在該宏細胞l〇a中,該第一正常區塊係響應於一個從該 溶絲10e内之解碼器23供應出來的訊號來由一冗餘區塊代 替。結果,該第一正常區塊係被除去而該冗餘區塊係取而 代之被使用。該宏細胞l〇a因此能夠正常地運作。 2〇 相同的運作將會在該熔絲10g和宏細胞10c内被執行, 因此該第三正常區塊係由一冗餘區塊代替。該宏細胞l〇c係 因此能夠正常地運作。 該等宏細胞l〇b和l〇d是正常,所以替換將不會被作成。 順便一提,近年來,用於製作半導體裝置的方法已變 1257700 得更精細,所以該等宏細胞l〇a至10d的尺寸傾向於縮減。 另一方面,在該等熔絲10e到10h内之個別的熔絲必須在適 度的間隔下被定位,因為它們必須藉由雷射光束之使用來 被選擇地鎔化。因此,雖然該等宏細胞l〇a到10d的尺寸係 5 藉由採用一種精細處理來被縮減,該等熔絲10e到10h的尺 寸不被縮減。這是在縮減該半導體裝置之整個尺寸上的瓶 頸。 【發明内容】 發明概要 10 本發明係在以上所述的背景情況下被作成。本發明之 目的是為使得要縮減一種具有數個宏區塊與一熔絲之半導 體裝置的尺寸是有可能的。 為了達成以上之目的,一種半導體裝置係被提供,該 半導體裝置包含數個宏細胞及一個由該數個宏細胞分享的 15 熔絲,該數個宏細胞各包括數個正常區塊和一冗餘區塊, 該數個正常區塊各包括各具有一預定功能的電路,該冗餘 區塊具有與該等正常區塊所具有與使用相同的功能,在該 等正常區塊中之一者不好好地工作的情況中,該冗餘區塊 代替該正常區塊,該熔絲係用於指定該要由該被包括於該 20 宏細胞内之冗餘區塊所代替的正常區塊。 本發明之以上及其他目的、特徵和優點將會由於後面 配合該等附圖的說明而變得清楚了解,該等附圖指繪本發 明之作為例證的較佳實施例。 圖式簡單說明 1257700 【實施冷式3 較佳實施例之詳細說明 本發明,實施例現在將會配合該等_式作說明。 弟1圖是為用於說明為本發明中之運作基礎之原 理的 3二圖中所示,本發明的半導體裝置包含宏細胞 、熔絲35和36、及一選擇電路37。 所有的宏細胞31到34具有相同的結構。以該宏細胞Μ <、,、例子的說明將會被提供。該宏細胞Μ包括正常區塊 -1到3M0及-個冗餘區塊3M1。 10 15 該等正常區祕之每一者包括,例如,一 Η忉車歹】忒几餘區塊3Ml包括與該等正常區塊31-1到 中之每一者包括之相同的細胞陣列。如果該等正常區 “到3M〇中之一者不好好地工作的話,該冗餘區塊 31_U將會運作代替該正常區塊。 ^ ^炫絲35包括數個溶絲元件、一解碼器、等等。藉由 雷射光束之使用來純該㈣絲元件中之一者,—個要由 該冗餘區塊代替的正常區塊係被指定。 “熔絲36包括數個熔絲元件、一解碼器、等等。這是 與雜絲35相同。藉由雷射光束之使用來齡—個預定的 、、、、、、_件 個要被連接到該溶絲35的宏細胞係被指定。 "亥選擇電路37根據該熔絲36的狀態來選擇地連接該等 左、、、田胞31到34中之一者與該熔絲%。 見在’在第1圖中的運作將會作說明。於此後,假設僅 β等左細胞31到34中之該宏細胞31内的正常區塊3卜2不好 20 1257700 好地工作。 如果在該宏細胞31内之正常區塊31-2不好好地工作的 事實係在該半導體裝置被生產之後被知道的話,在該熔絲 36内之一個預定的熔絲元件係首先藉著雷射光束的使用來 5 被銘:化。 在這例子中,該半導體裝置包括該四個宏細胞31到 34。為了選擇這些宏細胞中之一者,該熔絲36應該包括至 >兩個熔絲元件。例如,為了選擇該宏細胞31,該兩個熔 絲兀件中之對應於一低_位位元之一者係被鎔化而”丨,,係被 1〇表不。藉由如此做,該宏細胞31將會由該選擇電路37選擇。 在遠熔絲36被鎔化之後,該熔絲35係被鎔化。在這例 子中,該宏細胞31包括該十個正常區塊31_丨到31_1()。為了 才曰定這些正常區塊中之一者,該熔絲35應該包括至少四個 熔絲元件。為了指定該正常區塊31_2,該四個熔絲元件中 15之對應於该第二最低位元之一者會藉由雷射光束的使用來 被鎔化。 當在該等溶絲35和36内之預定之熔絲元件的鎔化係這 樣完成時,該選擇電路37根據該熔絲36内的連接狀態來選 擇該宏細胞31並且把它連接到該熔絲35。該宏細胞31的内 2〇部連接狀態係根據該炫絲35内的連接狀態來被改變以致於 該正常區塊31-2將會由該冗餘區塊代替。結果,該正常區 塊31-2不被使用而且係由該冗餘區塊^ —丨丨代替。因此,該 半導體裝置能夠正常地運作。 如以上所述,在本發明中,該溶絲35係由該數個宏細 10 1257700 胞31到34分享。因此,與每一個宏細胞有一個溶絲的情況 比較起來,半導體裝置的尺寸能夠被縮減。 以上的結構無法應付數個宏細胞同時不好好地工作的 情況。然而,數個宏細胞會同時不好好地工作的機率係很 5 低,所以這不是問題。 現在,本發明之一第一實施例將會作說明。 第2圖是為顯示本發明之一第一實施例之結構的圖 示。如在第2圖中所示,本發明之第一實施例的半導體裝置 50包含宏細胞50a到50d、一個熔絲51、一個選擇器52、及 10 一個熔絲53。 該熔絲51包括數個熔絲元件等等。在該熔絲51内的一 熔絲元件係被鎔化成一預定圖案。藉由如此做,一個要由 冗餘區塊代替之不好好地工作且被包括在該等宏細胞50a 到50d中之一者内的正常區塊係被指定。 15 該選擇器52係根據該熔絲53的狀態來選擇地把該熔絲 51連接到該等宏細胞50a到50d中之一者。 該熔絲53包括數個熔絲元件。這是與該熔絲51相同。 在該熔絲53内之多於一個熔絲元件係被鎔化成一預定圖 案。藉由如此做,該熔絲51係被選擇地連接到該等宏細胞 20 50a到50d中之一者。 該等宏細胞50a到50d中之每一者包括一個具有正常區 塊與一冗餘區塊的細胞陣列。一個不好好地工作的正常區 塊將會由該冗餘區塊代替。 第3圖是為顯示該等熔絲51和53之結構的詳細圖示。如 1257700 在第3圖中所示,該炫絲51包括-個上拉電阻器80、-個連 接部份81、一個炼絲元件群組82、及-個解碼器83。該熔 絲53包括-個上拉電阻器84、一個連接部份85、一個溶絲 元件群組86、及一個解碼器87。 5 该上拉電阻器80經由該連接部份81來把電源供應電壓
Vdd供應到該溶絲元件群組82俾可把它上拉。 該連接部份81連接該熔絲元件群組82和該上拉電阻器 80 〇 在這例子中,該熔絲元件群組82包括十四個熔絲元 1〇件。该熔絲元件群組82係被鎔化成一預定圖案。藉由如此 做,一個要由一冗餘區塊代替的正常區塊係被指定。 該解碼器8 3把一個形成於該熔絲元件群組8 2的鎔化圖 案解碼、把它轉換成平行訊號、及把該訊號供應到該選擇 器52作為一個冗餘區塊選擇訊號。 15 該上拉電阻器84經由該連接部份85來把電源供應電壓 乂仙供應到該炼絲元件群組86俾可把它上拉。 該連接部份85連接該熔絲元件群組86和該上拉電阻器 84 〇 在這例子中,該熔絲元件群組86包括兩個溶絲元件。 20該炫絲元件群組86係被鎔化成一預定圖案。藉由如此做, 一個被供應有來自該解碼器83之輸出的宏細胞係被選擇。 該解碼器8 7把一個被形成於該熔絲元件群組8 6的鎔化 圖案解碼、把它轉換成一平行訊號、及把該訊號供應到該 選擇器52。 12 1257700 該選擇器52把從該解碼器87供應出來的資料解碼、選 擇一個由該資料所指定的宏細胞、並且把從該解碼器83供 應出來的資料(冗餘區塊選擇訊號)供應到它選擇的該宏細 胞。 5 第4圖是為顯示該等宏細胞50a到50d之結構的詳細圖 不。如在第4圖所示,該等宏細胞50a到5〇d中之每一者包括 一個細胞陣列6〇、一個列電路61、一個解碼器62、及一個 時鐘脈衝產生器(CPG)63。 該細胞陣列60包括數個像一陣列一樣排列的記憶體細 1〇胞而且能夠儲存資料。如務後所述,該細胞陣列60係被分 割成數個正常區塊和一個冗餘區塊。如果一個正常區塊不 好好地工作,它將會由該冗餘區塊代替。 該列電路61包括一個感應放大器等等。該列電路以寫 入資料或者從該細胞陣列中之一預定的列讀取資料。此 15外,如果有一個不好好地工作的正常區塊的話,該列電路 61執行以一冗餘區塊把它替換的處理。 該解碼器62根據輸入的位址資料來選擇一個資料將會 經由一字線被寫人或讀取的細胞群組。該CPG 63藉由,例 如,把從外部供應之時鐘訊號的頻率分割來產生一内部時 20鐘訊號並且把它供應到刻電路61和解碼器62。 第5圖是為顯示在第4圖中所示之細胞陣_與列電路 61之結構的詳細圖示。 如在第5圖中射,一細胞陣列70係對應於該細胞陣列 6〇而該列電路61包括—個列開關(sw)7l、—個感應放大器 13 1257700 72、一個電路改變開關(SW)73、一個輪出緩衝器%、一個 OR閘75、及一個AND閘76。 該細胞陣列70包括一個冗餘區塊7如和數個正常區塊 70b 〇 5 該列SW71係被使用來選擇來自每一列的輸出。 該感應放大器72係被使用來放大一個從該細胞陣列% 中之一位元線輸出的訊號。 如果有必要以-冗餘區塊替換-正常區塊的話,該電 路改變SW 73選擇下一個區塊。如果沒有必要以一冗餘區塊 10替換一正常區塊的話,該電路改變SW 73選擇正好在其之上 的該區塊。 該輸出緩衝器74閂鎖從該電路改變SW73輸出的資料。 該OR閘75求得來自纟左側之下一個〇R問之輸出與來 自正好在它下面之AND閘之輸出的邏輯總和並且把它輸 15出。最左邊的OR閘求得來自正好在它下面之and閉之輸出 與該地電位”L”的邏輯總和並且把它輸出。 該AND閘76求得冗餘區塊選擇訊號的邏輯乘積並且把 它輸出。 現在,在該第一實施例中的運作將會作說明。 20 冑設在第5圖中所示之宏細胞50a内之-第三正常區塊 70b(從左邊起第三個正常區塊)不好好地工作的事實係被知 道。那麼,該炼絲元件群組%係首先藉著雷射光束的使用 來被嫁化成-預定圖案俾可從該等宏細胞s〇a到观當中選 擇該宏細胞50a。 14 1257700 該熔絲元件群組82亦被鎔化成一預定圖案俾可指定該 第三正常區塊。 例如,僅在該熔絲元件群組86内之對應於一個低-位位 元的熔絲元件係藉著雷射光束的使用來被鎔化以致於表示 5 該宏細胞50a的”1”將會被獲得。另一方面,在該熔絲元件 群組82内之對應於兩個低-位位元的熔絲元件係藉著雷射 光束的使用來被鎔化以致於表示該第三正常區塊的”3”將 會被獲得。 結果,在該溶絲元件群組86内之對應於一低-位位元的 10 熔絲元件變成”L”狀態。在該熔絲元件群組86内的其他熔絲 元件係由該上拉電阻器84上拉並且變成’Ή”狀態。該解碼器 8 7把對應於這些狀態的資料供應到該選擇器5 2。 另一方面,來自該熔絲元件群組82内之該等熔絲元件 中之每一者之對應於兩個低-位位元的輸出變成”L”狀態而 15 來自該熔絲元件群組82内之其他熔絲元件中之每一者的輸 出變成’ Ή ”狀態。該解碼器8 3把對應於這些狀態的資料供應 作為一冗餘區塊選擇訊號。 該選擇器52選擇一個對應於從該解碼器87供應出來之 資料的宏細胞並且供應從該解碼器83供應出來的資料。在 20 這例子中,僅該熔絲元件群組86内之對應於一個低-位位元 的熔絲元件被鎔化。因此,該選擇器52選擇該宏細胞50a並 且供應從該解碼器83輸出的資料。 在該宏細胞50a中,從該解碼器83輸出的資料(冗餘區 塊選擇訊號)係被供應到該AND閘76。 15 1257700 以該冗餘區塊選擇訊號為基礎,來自該正好在一個必 須被替換之正常區塊(不好好地工作的正常區塊)下面之 AND閘76的輸出變成’Ή”狀態而來自其他AND閘76的輸出 變成”L”狀態。在這例子中,在第5圖中的第三正常區塊(從 5 左邊起第三個正常區塊)不好好地工作,所以僅來自該從左 邊起之第三AND閘76的輸出變成,Ή,,狀態。
然後,來自該從左邊起之第三OR閘75的輸出變成,Ή,, 狀態。被定位在該第三OR閘75之右邊的OR閘75接受來自在 左邊之下一個〇R閘75的輸出作為輸入,所以來自被定位在 1〇該第三OR閘75之右邊之全部〇R閘75的輸出係變成,Ή”狀 態。
一個從一 O R閘7 5輸出的訊號係被輸入到一個正好名 它之上的電路改變SW 73。如果這訊號係處於”L,,狀態含 話’那麼該電路改變SW73選擇—個正好在它之上的正常@ 15塊(或者該冗餘區塊)。如果這訊號係處於”h,,狀態的話,男 麼該電路改變sw 73選擇在該正好在它之上之正常區塊》 右邊的下—個正常區塊(或者冗餘區塊)。在這例子中,來! 該第一_ 75的輸出係處於”L”狀態而來自該第二_ 7 的輸出亦處於該”L”狀態。因此,該第一正常區塊爲制 20接到一個正好在它之下的輪出缕;# 询出緩衝态74。該第二正常區相 70b亦連接到一個正好在 , 匕之下的輸出缓衝器74。來自該驾 二OR閘75的輸出係處於,,jj 狀%而來自該等被定位於該驾 三OR閘75之右邊之⑽問 ^ ^ 肿能 +如 中之母一者的輸出係處於,Ή 狀悲。因此,在該第三正常 ^塊之右邊的下一個第四正, 16 1257700 區塊爲係連接到該第三輸出緩衝H 74。類似地,被定位於 該第三輸出緩衝器74之右邊之該等輸出緩衝器财之每一 者係與在該正好在它之上之正常區塊之右邊的下一個正常 區塊70b連接。②冗餘區塊術將會被連接到最右邊的輸出 5緩衝器74。那就是說,每一個輸出緩衝器%和在該正好在 匕之上之正爷區塊之右邊的下一個正常區塊(或者冗餘區 塊)係與該被跳過的第三正常區塊爲連I結果,該不好 好地工作的第三正常區塊70b將會由該冗餘區塊7〇a代替。 在该等溶絲凡件群組82和86被銘化之後,相同的運作 1〇將會在每次電力被施加時被執行。那就是說,該不好好地 工作的第三正常區塊將會被替換。 如以上所述,在本發明的第一實施例中,該溶絲川系 由該數個宏細胞50a到駕分享。因Λ,與該等宏細胞伽到 50d中之每—者有一娜絲的情況比較起來…個晶片的尺 15 寸係能夠被縮減。 再者,在本發明的第一實施例中,該熔絲53係被包括 以供選擇該等宏細胞50a到50d中之一者之用而且該等宏細 胞50a到5Gd中之-者係根據該料53的狀態來被選擇。因 此,在該熔絲53被鎔化之後,替換將會在電力被施加之時 20 自動地作成。 在以上的實施例中,新的炫絲53必須被加入。然而, 被包括在該溶絲53内之炼絲元件的數目係比被包括在該溶 絲51内之炼絲元件的數目少。因此,與每一個宏細胞係有 -個炼絲51的情況比較起來,—個晶片的面積係能夠被縮 17 1257700 減。 此外,在以上的實施例中,數個宏細胞同時不好好地 工作的情況係無法被應付。然而,數個宏細胞同時不好好 地工作的機率係很低,所以由這引起的良率下降係可忽略 5的。 、 現在,本發明的第二實施例將會作說明。
第6圖是為顯示本發明之第二實施例之結構的圖示。如 在第6圖中所示,本發明之第二實施例的半導體裝置卯包含 宏細胞90a至90d及一熔絲91。 1〇 該等宏細胞9加到90d中之每一者的結構係與在第4和5 圖中所示的結構相同,所以它們的詳細說明將會被省略。 在弟7圖中所示,该炼絲91包括一個上拉電阻器 1〇〇、一個連接部份1(Π、一個熔絲元件群組1〇2、及一個解 碼器103。來自該解碼器1〇3的輸出係被供應到所有的宏細 15 胞 90a到 90d。 見在在本發明之第二實施例中的運作將會作說明。 如在第8圖中所示,假設在該宏細胞9〇a内之-預定的 正常區塊(第四正常區塊’例如)係不好好地工作且在該等宏 細胞_到9_之所有的正常區塊係正常地工作。 那麼’在贿絲元件群組1G2内之對應於三個低·位位
20 —的炼4元件%在第7圖巾所示,係藉著雷射*束的使用 來被鎔化錢於表示該第四正常區塊的”4”會被指定。結 果,來自該_絲元件巾之每—者之對應於 三個低-位位元 的輸出變成” L”狀態而來自其他熔絲元件中之每—者的輸 18 1257700 出變成’Ή”狀態。 該解碼器103產生對應於該熔絲元件群組1〇2之狀態的 資料並且把相同的資料供應到所有的宏細胞9〇a至9〇d作為 一個冗餘區塊選擇訊號。 5 因此,如在第8圖中所示,該第四正常區塊將會由一個 在該等宏細胞90a到90d中之每一者内的冗餘區塊代替。在 該宏細胞90a内之不好好地工作的第四正常區塊係被替 換,所以該宏細胞90a能夠正常地運作。替換將會以相同的 方式在該等宏細胞90b至90d内被作成。然而,該等宏細胞 10 90b到90d係在沒有改變下正常地運作而且將不會由於替換 的結果而紊亂。 以上的說明係在該等宏細胞9〇a到9〇d中之每一者的結 構是相同的假設下被提供。然而,該等宏細胞9〇a到9〇d在 區塊結構上可以是不同的。 15 例如,該等宏細胞90a到90d在區塊位址的深度上可以 是不同。那就是說,該宏細胞9〇a可以包括2kWx 8區塊而 該宏細胞90b可以包括1 kW X 8區塊。 此外,該等宏細胞90a到90d在區塊的數目上可以是不 同的。那就是說,該宏細胞9〇a可以包括2 kWx 4區塊而該 20宏細胞_可以包括2 kWx 8區塊。在這情況中,於第7圖中 所不的解碼器1〇3必須具有適應一個包括較大數目之區塊 之宏細胞的功能。 如以上所述,在本發明的第二實施例中,該熔絲91係 由該等宏細胞90a到90d分享。因此,與該等宏細胞9〇a到9〇d 19 1257700 中之每一者係有一個熔絲的情況比較起來,一個晶片的尺 寸係能夠被縮減。再者,被包括於該第一實施例中的熔絲 53和選擇器52是不需要的而—個晶片的尺寸係由於那樣而 能夠進一步被縮減更多。 5 在本發明的第二實施例中,數個宏細胞同時不好好地 工作的情況係無法應付。這是與該第一實施例相同。然而, 如以上所述,數個宏細胞同時不好好地工作的機率係很 低,所以良率下降的機率將會被 現在,本發明的第三實施例將會作說明。 修 10 第9圖是為顯示本發明之第三實施例之結構的圖示。如 在第9圖中所示,本發明的第三實施例包含宏細胞㈣至 110d及溶絲112和113。 該等宏細胞ll〇a至110d包括内建的選擇器丨丨^到 llld’選擇器的結構係分別與在第2圖中所示之選擇器^的 15結構相同。除了這之外,該等宏細胞110a到l10d中^每一 者的結構係與在第4和5圖中所示的結構相同。 該炼絲112包括在第3圖中所示的上拉電阻器⑽、連接 · 部份81、熔絲元件群組82、及解碼器83。 該炼絲113包括在第3圖中所示的上拉電阻器料、連接 2〇 部伤85、炼絲元件群組86、及解碼号们。 現在,本發明之第三實施例中的運作將會作說明。 假設該宏細胞_内之第三正常區塊(從第5圖中左邊 起第三個正常區塊)不好好地工作的事實係被知道。那麼, 被包括於S亥熔絲113内的熔絲元件群組86係首先藉著雷射 20 1257700 光束的使用來被鎔化成一預定圖案俾可選擇該宏細胞 110a。 被包括於該熔絲112内的熔絲元件群組82亦被鎔化成 一預定圖案俾可指定該第三正常區塊。 5 例如,僅在該熔絲113内之熔絲元件群組86中之對應於 一個低_位位元的熔絲元件係藉著雷射光束的使用來被鎔 化以致於表示該宏細胞110a的”1”將會被指定。另一方面, 於該熔絲112内之熔絲元件群組82中之對應於兩個低-位位 元的熔絲元件係被鎔化以致於表示該第三正常區塊的”3” 10 將會被指定。 結果,來自該熔絲元件群組86内之對應於一個低-位位 元之熔絲元件的輸出變成”L”狀態而來自該熔絲元件群組 8 6内之由該上拉電阻器8 4上拉之其他熔絲元件的輸出變 成” Η ”狀態。該解碼器8 7把對應於這些狀態的資料供應到該 15 等選擇器111a到llld。 另一方面,來自該熔絲元件群組82内之對應於兩個低_ 位位元之熔絲元件中之每一者的輸出變成” L ”狀態而來自 該熔絲元件群組82内之其他熔絲元件中之每一者的輸出變 成” Η ”狀態。該解碼器8 3把對應於這些狀態的資料供應作為 20 一個冗餘區塊選擇訊號。 藉由以該解碼器83解碼來被獲得的資料(冗餘區塊選 擇訊號)係分別被供應到該等被包括於該等宏細胞110 a到 110d内的選擇器111a到llld。 該等選擇器111a到11 Id中之每一者參考從該解碼器87 21 1257700 供應的資料而且,在它被選擇的情況中,輸入從該解碼器 83供應出來的資料。在這例子中,僅在該熔絲元件群組% 内之對應於一個低-位位元的熔絲元件係被鎔化,所以該宏 細胞110a輸入從該解碼器83輸出的資料。 5 與以上所述之相同的處理將會在該宏細胞111a中被執 行。那就是說,每一個輸出緩衝器74及在該正好在它之上 之正常區塊之右邊的下一個正常區塊(或冗餘區塊)將會與 該被跳過的第三正常區塊70b連接。結果,不好好地工作的 該弟二正常區塊70b將會由該冗餘區塊7〇a替換。 10 在該等熔絲元件群組82和86被鎔化之後,相同的運作 將會在每次電力被施加時被執行。那就是說,該不好好地 工作的第三正常區塊將會被替換。 如以上所述,在本發明的第三實施例中,該熔絲112係 由該數個宏細胞ll〇a至ll〇d分享。因此,與該等宏細胞ii〇a 15至110d中之每一者係有一個熔絲的情況比較起來,一個晶 片的尺寸係能夠被縮減。 再者,該熔絲113係被包括以供選擇該等宏細胞ll〇a到 U〇d中之每一者之用而該等宏細胞ll〇a到110d中之每一者 係根據該熔絲113的狀態來被選擇。因此,在該熔絲113内 20 的溶絲元件群組86被鎔化之後,替換將會被自動地作成。 此外,在該第三實施例中,該等宏細胞ll〇a到110d分 別包括内建的選擇器111a到llld。然而,該等宏細胞110a 到ll〇d原來具有的功能係能夠被使用代替該等選擇器uia 到llld執行的功能。因此,以上的功能係能夠在沒有加入 1257700 新的電路下被達成。 在以上的實施例中,該新的溶絲113必須被加入。然 而’被包括於該熔絲113内之熔絲元件的數目係比被包括於 ”亥炫絲112内之溶絲元件的數目少。因此,與每一個宏細胞 5係有一個熔絲113的情況比較起來,一個晶片的面積係能夠 被縮減。 此外,在以上的實施例中’數個宏細胞同時不好好地 工作的情況係無法應付。然而,數個宏細胞會同時不好好 地工作的機率是為小,所以由這所引起的良率下降係幾乎 10 可忽略的。 現在,本發明的第四實施例將會作說明。 第10圖是為顯示本發明之第四實施例之結構的圖示。 如在第10圖中所示,本發明之第四實施例的半導體裝置120 包含宏細胞120a到120d、熔絲121到124、及一選擇器125。 15 該等宏細胞12〇a至120d中之每一者的結構係與在第4 和5圖中所示的結構相同。 該等熔絲121至124中之每一者包括在第3圖中所示的 上拉電阻器80、連接部份81、熔絲元件群組82、及解碼器 83 5亥專溶絲121和122在需要時能夠適當地從該半導體裝 20置120脫離。 該選擇器125決定該等熔絲121到124應該如何連接到 該等宏細胞120a到120d。 現在,於本發明之第四實施例中的運作將會作說明。 在大量生產的開始階段中,用於製造半導體裝置和電 23 1257700 路的方法不是完全地被建立而一些東西不會好好地工作的 機率是為高。因此,如在第11(A)圖中所示,在大量生產的 開始階段中該等熔絲121到124係由該選擇器125以一對一 的基礎來連接到該等宏細胞120a到120d。藉由如此做,該 5 等宏細胞120a到120d中之兩個或更多個同時不好好地工作 的情況係能夠應付。 然而,當一預定的時間周期在大量生產的開始之後已 過去時,用於製造半導體裝置與該等電路的處理將會被完 全地建立而且良率將會上升。結果,該等宏細胞120a到120d 10 中之兩個或更多個會同時不好好地工作的機率係下降。因 此,在鑒於縮減晶片之面積之如此的埸合,該等熔絲121至 124為了該等宏細胞120a至120d而係以一對一之基礎來被 定位是不合意的。 如果用於製造半導體裝置的處理業已被建立的話,該 15 等熔絲121和122係在第10圖中所示的虛線處脫離而僅該等 熔絲123和124被使用。在這情況中,該熔絲124係被用於選 擇該等宏細胞120a到120d中之一者。這是與在第2圖中所示 的熔絲53相同。該熔絲123係用於指定一個要被替換的正常 區塊。 20 第11(B)圖顯示該選擇器125在該等熔絲121和122被分 離的情況中係如何連接該等熔絲123和124與該等宏細胞 120a到120d。如在第11(B)圖中所示,如果該等熔絲121和 122被分離的話,該選擇器125根據來自該熔絲124的輸出來 選擇地把來自該熔絲123的輸出供應到該等宏細胞120a到 24 1257700 120d。藉由如此做,與在第2圖中所示之第一實施例中執行 之運作相同的運作係能夠被執行。 如以上所述,在本發明的第四實施例中,熔絲的數目 能夠根據用於製造半導體裝置之處理已被建立的程度來被 5 改變。 現在,本發明的第五實施例將會作說明。 第12圖是為顯示本發明之第五實施例的圖示。如在第 12圖中所示,本發明之第五實施例的半導體裝置13〇包含宏 細胞130&到130(1、宏細胞131&至131(1、宏細胞1323到132(1、 10 宏細胞133a到133d、熔絲134到137、一選擇器138、及一熔 絲 139 〇 該等宏細胞130a到130d、宏細胞131a至131d、宏細胞 132a到132d、及宏細胞133a到133d中之每一者的結構係與 在第4和5圖中所示的結構相同。 15 該專溶絲丨34到中之每一者包括在第3圖中所示的 上拉電阻器80、連接部份81、熔絲元件群組π、及解碼器 83 〇 該選擇器138根據從該溶絲139供應的資料來決定該等 熔絲134到137係應該如何連接到該等宏細胞13加到13〇d、 20宏細胞131&至131(1、宏細胞132a到132d、及宏細胞i33a到 133d 〇 该熔絲139包括在第3圖中所示的上拉電阻器8〇、連接 部份81、熔絲元件群組82、及解碼器83。在該熔絲元件群 組82内之熔絲元件的數目必須根據宏細胞的總數目來被適 25 1257700 當地改變。 現在’於以上之第五實施例中的運作將會被說明。 在第12圖中所示的第五實施例中,該等溶絲134到137 係能夠以一對一的基礎來連接到一個由該等宏細胞13〇a到 5 130d構成的群組、一個由該等宏細胞131a至131d構成的群 組、一個由該等宏細胞132a到132d構成的群組、及一個由 該等宏細胞133a到133d構成的群組。兩個或更多個熔絲亦 能夠被連接到一個由宏細胞構成的群組。 那就疋說’在本發明的第五實施例中,來自被包括於 10 由宏細胞(該等宏細胞130a到130d、該等宏細胞131&至 13Id、該等宏細胞132a到132d、及該等宏細胞133a到133d) 構成之群組内之宏細胞的訊號線係平行地延伸而且係連接 到該選擇器138。因此,該等熔絲134到137能夠以一對一的 基礎來被連接到被包括於一個由宏細胞構成之群組内的宏 15細胞。一個熔絲亦能夠被連接到所有被包括於一個由宏細 胞構成之群組内的宏細胞。 在第13(A)圖中,該等熔絲134到137係以一對一的基礎 來被連接到一個由該等宏細胞13加到130(1構成的群組、一 個由該等宏細胞131a至131d構成的群組、一個由該等宏細 20胞132&到132d構成的群組、及一個由該等宏細胞133&到 133d構成的群組。第13(A)圖係被簡化。實際上,—個熔絲 係連接到母一個被包括於一個由宏細胞構成之群組内的宏 細胞。 藉由採用這種連接方法,與在第6圖中所示之第二實施 26 1257700 例中被執行之運作相同的替換運作係能夠被達成。那就是 說’如在第8圖中所示,如果一個在一由宏細胞構成之群組 中之一者内的正常區塊不好好地工作的話,在所有該等宏 細胞内之對應於該不好好地工作之正常區塊的正常區塊係 5由冗餘區塊代替。結果,不好好地工作的宏細胞係能夠被 消除。 另一方面,在第13(B)圖中,該等熔絲134和135係連接 到一個由該等宏細胞i3〇a到130d構成的群組而該等熔絲 136和137係連接到一個由該等宏細胞13la到13Id構成的群 10 組。具體地,這表示,例如,該等熔絲134到137係分別被 連接到該等宏細胞130&,130(:,131(:,和1314。 在以上的實施例中,零個、一個或更多個熔絲係能夠 由$亥由數個左細胞構成的群組連接。因此,即使在其中一 個群組内的數個宏細胞不好好地工作,它們係能夠藉由使 15用一個不由其他群組所使用的熔絲來被消除。 如在第4和5圖中所示,該等以上的說明係就列電路61 選擇不好好地工作之正常區塊7〇1)作為例子的情況來被提 供。然而,該解碼器62係可以選擇一個不好好地工作的正 常區塊。 20 再者,如在第4圖中所示,一個宏細胞包括一個細胞陣 列60、一個列電路61、一個解碼器62、及一個CPG 63。然 而,一個宏細胞係可以包括分享一個解碼器62和一個cpg 63的兩個列電路和兩個細胞陣列。 在以上之實施例中所示的該等電路是為簡單的例子。 27 1257700 況 本發明的範圍係理所當然不受限於這此情 如在敎麟,在本發明巾,係由數 有數個正常區塊與-冗餘區塊的宏如跑所分享。蕪 由移去一個不必要的熔絲,一半導 藉 縮減。 凌置的尺寸係能夠被 則文係被考置為僅作為本發明之原理的例證。此外, 由於各式各樣的變化和改變對於熟知此項技術的人仕來說 10 將會隨時出現’本發明係不受限於被顯示與說明之確實的 結構和應用,而據此,所有適當的變化和等效物係會被視 為落在於後附之申請專利範圍與其之等效物中之本發明的 範圍之内。
【圖式《簡Q月J 第1圖是為用於說明為在本發明中之運作基礎之原理 的圖示。 第2圖是為顯示本發明之一第一實施例之結構的圖示。 第3圖是為顯示在第2圖中所示之熔絲和選擇器之結構 的圖示。 第4圖是為顯示在第2圖中所示之宏細胞之結構的圖 >|\ 〇 第5圖是為顯示在第4圖中所示之宏細胞之結構之更詳 細的圖示。 第6圖是為顯示本發明之一第二實施例之結構的圖示。 第7圖疋為顯不在第6圖中所示之嫁絲之結構的圖。 第8圖是為用於說明為在第6圖中所示之第二實施例中 28 1257700 36 熔絲 37 選擇電路 31-1 正常區塊 31-2 正常區塊 31-3 正常區塊 31-4 正常區塊 31-5 正常區塊 31-6 正常區塊 31-7 正常區塊 31-8 正常區塊 31-9 正常區塊 31-10 正常區塊 31-11 冗餘區塊 50 半導體裝置 50a 宏細胞 50b 宏細胞 50c 宏細胞 50d 宏細胞 51 熔絲 52 選擇器 53 熔絲 80 上拉電阻器 81 連接部份 82 熔絲元件群組 83 解碼器 84 上拉電阻器 85 連接部份 86 熔絲元件群組 87 解碼器 60 細胞陣列 61 列電路 62 解碼器 63 時鐘脈衝產生器 70 細胞陣列 71 列開關 72 感應放大器 73 電路改變開關 74 輸出緩衝器 75 OR閘 76 AND閘 70a 冗餘區塊 70b 正常區塊 90 半導體裝置 90a 宏細胞 90b 宏細胞 90c 宏細胞 90d 宏細胞 91 熔絲
30 1257700 100 上拉電阻器 101 連接部份 102 熔絲元件群組 103 解碼器 110 半導體裝置 110a 宏細胞 110b 宏細胞 110c 宏細胞 llOd 宏細胞 112 熔絲 113 熔絲 111a 選擇器 111b 選擇器 111c 選擇器 llld 選擇器 120 半導體裝置 120a 宏細胞 120b 宏細胞 120c 宏細胞 120d 宏細胞 121 熔絲 122 熔絲 123 熔絲 124 熔絲 125 選擇器 130 半導體裝置 130a 宏細胞 130b 宏細胞 130c 宏細胞 130d 宏細胞 131a 宏細胞 131b 宏細胞 131c 宏細胞 131d 宏細胞 132a 宏細胞 132b 宏細胞 132c 宏細胞 132d 宏細胞 133a 宏細胞 133b 宏細胞 133c 宏細胞 133d 宏細胞 134 熔絲 135 熔絲 136 熔絲 137 熔絲 138 選擇器 139 熔絲
31

Claims (1)

1257700 拾、申請專利範圍: 1. 一種半導體裝置,包含: 數個宏細胞,該數個宏細胞各包括數個各包括各具有 一預定功能之電路的正常區塊和一個具有與該等正常區 5 塊所具有與使用之功能相同之功能的冗餘區塊,在該等 正常區塊中之一者不好好地工作的情況中,該冗餘區塊 代替該正常區塊;及 一熔絲,該熔絲係用於保持用以指定該要由被包括於 該宏細胞内之冗餘區塊所代替之正常區塊的資訊, 10 其中,該熔絲係由該數個宏細胞分享。 2. 如申請專利範圍第1項所述之半導體裝置,更包含一個用 於選擇一要被連接到該熔絲之預定之宏細胞的選擇電 路。 3. 如申請專利範圍第2項所述之半導體裝置,其中,該選擇 15 電路係根據另一個用於決定一連接方法的熔絲來選擇該 要被連接到該熔絲之預定的宏細胞。 4·如申請專利範圍第2項所述之半導體裝置,其中,該數個 宏細胞中之每一者具有内建的選擇電路。 5. 如申請專利範圍第2項所述之半導體裝置,其中,數個熔 20 絲與該數個宏細胞係經由該選擇電路來被連接。 6. 如申請專利範圍第5項所述之半導體裝置,其中,該數個 熔絲中的部份係能夠被脫離。 7·如申請專利範圍第1項所述之半導體裝置,其中,如果該 不好好地工作的正常區塊係被包括在該數個分享該熔絲 32 1257700 之宏細胞中之一者内的話,不僅在該數個宏細胞中之一 者内的正常區塊係由於該熔絲而以該冗餘區塊代替,且 在其他宏細胞内之對應的正常區塊亦由於該熔絲而以該 等冗餘區塊代替。 5 8.如申請專利範圍第2項所述之半導體裝置,其中,該選擇 電路係由該由該數個宏細胞構成的群組來連接該熔絲。
33
TW092115964A 2002-06-28 2003-06-12 Semiconductor device TWI257700B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002190800A JP4311917B2 (ja) 2002-06-28 2002-06-28 半導体装置

Publications (2)

Publication Number Publication Date
TW200401429A TW200401429A (en) 2004-01-16
TWI257700B true TWI257700B (en) 2006-07-01

Family

ID=29774342

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092115964A TWI257700B (en) 2002-06-28 2003-06-12 Semiconductor device

Country Status (5)

Country Link
US (1) US6822912B2 (zh)
JP (1) JP4311917B2 (zh)
KR (1) KR100882344B1 (zh)
CN (1) CN1329925C (zh)
TW (1) TWI257700B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7415640B1 (en) * 2003-10-13 2008-08-19 Virage Logic Corporation Methods and apparatuses that reduce the size of a repair data container for repairable memories
KR100587076B1 (ko) 2004-04-28 2006-06-08 주식회사 하이닉스반도체 메모리 장치
JP4566621B2 (ja) * 2004-05-14 2010-10-20 富士通セミコンダクター株式会社 半導体メモリ
KR100604868B1 (ko) * 2004-06-11 2006-07-31 삼성전자주식회사 트위스트 비트라인 구조를 갖는 메모리 장치의 리던던시회로 및 불량 셀 구제 방법
US7082065B2 (en) * 2004-09-17 2006-07-25 International Business Machines Corporation Method and apparatus for efficient utilization of electronic fuse source connections
JP4584773B2 (ja) * 2005-05-31 2010-11-24 富士通セミコンダクター株式会社 半導体記憶装置
JP2007227883A (ja) * 2006-01-27 2007-09-06 Matsushita Electric Ind Co Ltd ベース半導体チップ、半導体集積回路装置及びその製造方法
JP4899557B2 (ja) 2006-03-17 2012-03-21 富士通セミコンダクター株式会社 半導体装置
JP2007323726A (ja) * 2006-05-31 2007-12-13 Matsushita Electric Ind Co Ltd 半導体装置
JP4891748B2 (ja) * 2006-12-11 2012-03-07 株式会社東芝 半導体集積回路およびそのテスト方法
JP2009043328A (ja) * 2007-08-08 2009-02-26 Toshiba Corp 半導体集積回路
US9229887B2 (en) * 2008-02-19 2016-01-05 Micron Technology, Inc. Memory device with network on chip methods, apparatus, and systems
US8086913B2 (en) 2008-09-11 2011-12-27 Micron Technology, Inc. Methods, apparatus, and systems to repair memory
US9123552B2 (en) 2010-03-30 2015-09-01 Micron Technology, Inc. Apparatuses enabling concurrent communication between an interface die and a plurality of dice stacks, interleaved conductive paths in stacked devices, and methods for forming and operating the same
US8929165B2 (en) 2011-12-21 2015-01-06 Samsung Electronics Co., Ltd. Memory device
CN115295059B (zh) * 2022-10-09 2023-03-03 浙江力积存储科技有限公司 半导体器件及其操作方法、装置和计算机可读存储介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208782A (en) * 1989-02-09 1993-05-04 Hitachi, Ltd. Semiconductor integrated circuit device having a plurality of memory blocks and a lead on chip (LOC) arrangement
US6282145B1 (en) * 1999-01-14 2001-08-28 Silicon Storage Technology, Inc. Array architecture and operating methods for digital multilevel nonvolatile memory integrated circuit system
US6363020B1 (en) * 1999-12-06 2002-03-26 Virage Logic Corp. Architecture with multi-instance redundancy implementation
JP2001167595A (ja) * 1999-12-08 2001-06-22 Mitsubishi Electric Corp 半導体記憶装置
US6249465B1 (en) * 2000-02-18 2001-06-19 Hewlett-Packard Company Redundancy programming using addressable scan paths to reduce the number of required fuses
JP2002074981A (ja) * 2000-09-05 2002-03-15 Mitsubishi Electric Corp 半導体集積回路装置

Also Published As

Publication number Publication date
JP2004039680A (ja) 2004-02-05
CN1471164A (zh) 2004-01-28
TW200401429A (en) 2004-01-16
KR20040002693A (ko) 2004-01-07
KR100882344B1 (ko) 2009-02-12
JP4311917B2 (ja) 2009-08-12
US6822912B2 (en) 2004-11-23
CN1329925C (zh) 2007-08-01
US20040001384A1 (en) 2004-01-01

Similar Documents

Publication Publication Date Title
TWI257700B (en) Semiconductor device
JPS583422B2 (ja) ロンリカイロアレイ
US4538247A (en) Redundant rows in integrated circuit memories
JP2003157694A (ja) 半導体集積回路
JP4627865B2 (ja) 半導体集積回路装置
KR19990086743A (ko) 반도체 메모리 장치의 리던던시 디코더 인에이블회로
JP2001222896A (ja) ローリペア方式を用いる半導体メモリ素子
JPH0348599B2 (zh)
JPH11134895A (ja) 半導体記憶装置
JPH09293375A (ja) メモリ回路の並列出力バッファ
US6788587B2 (en) Small anti-fuse circuit to facilitate parallel fuse blowing
JPWO2004095471A1 (ja) 半導体記憶装置
JP3544929B2 (ja) 半導体記憶装置およびそのリダンダンシ回路置換方法
JP2003518773A (ja) 高信頼性、金属プログラマブル論理回路を有する集積回路
JPH0896595A (ja) 集積半導体メモリ用の冗長回路装置
JP2003036691A (ja) 半導体装置
JPS6150294A (ja) 半導体記憶装置の冗長回路
KR100443508B1 (ko) 반도체 메모리 모듈
JP2000048594A (ja) フリ―デコ―ダ
KR0172348B1 (ko) 로우 리던던시 회로를 가지는 반도체 메모리 장치
KR950003400B1 (ko) 시리얼 리드/라이트 액세스 메모리 장치의 퓨우즈박스
JP2531105B2 (ja) 半導体集積回路
JPH02183493A (ja) 半導体メモリ装置
JP2004259341A (ja) 半導体装置
JPH05250892A (ja) 冗長アドレス発生回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees