CN1471164A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1471164A
CN1471164A CNA031452809A CN03145280A CN1471164A CN 1471164 A CN1471164 A CN 1471164A CN A031452809 A CNA031452809 A CN A031452809A CN 03145280 A CN03145280 A CN 03145280A CN 1471164 A CN1471164 A CN 1471164A
Authority
CN
China
Prior art keywords
fuse
macrocell
common piece
semiconductor device
redundant block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031452809A
Other languages
English (en)
Other versions
CN1329925C (zh
Inventor
清水宏
横关亘
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1471164A publication Critical patent/CN1471164A/zh
Application granted granted Critical
Publication of CN1329925C publication Critical patent/CN1329925C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/812—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a reduced amount of fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/848—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by adjacent switching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)

Abstract

提供一种包括宏单元和较小尺寸熔断器的半导体器件。每个宏单元包括多个通常块和一个冗余块。每个通常块包括分别具有预定功能的多个电路。冗余块具有与通常块相同的功能。如果通常块之一不能正常工作，则将用冗余块替换它。熔断器保持指定信息，该指定信息用于指定要用包含在宏单元中的冗余块替换的通常块。该熔断器由多个宏单元共享。

Description

半导体器件
技术领域
本发明涉及半导体器件，特别涉及一种具有宏单元(macro cell)和熔断器的半导体器件，该宏单元包括多个宏单元和一个熔断器。
背景技术
例如，对于半导体器件，如存储器，已经采用了以下方法。将一个单元阵列分成多个块(block)。如果一个块工作不良，则使用另一块代替这个块。采用该方法可以增加生产率。
图14是表示这种常规方法的例子的示意图。
在图14中，半导体器件10包括宏单元10a-10d、熔断器10e-10h以及连接线10i-10l。
宏单元10a包括例如被分割成多个块的单元阵列。其中一个块是冗余块，其余的是通常块(normal block)。
所有的熔断器10e-10h具有相同的结构。下面以熔断器10e为例进行说明。如图15所示，熔断器10e包括上拉电阻器20、连接部件21、熔断器元件组22以及解码器23。如果包含在宏单元10a中的预定通常块工作不良，则通过采用激光光束将包含在熔断器元件组22中的一个熔断器元件熔融成预定图形来指定要被代替的通常块。
现在介绍在上述常规方法中进行的操作。在假设每个宏单元10a-10d包括十个通常块和一个冗余块的基础上进行说明。
假设宏单元10a中的第一通常块工作不良，宏单元10c中的第三通常块工作不良，并且其余宏单元10b和10d都工作正常。
对应于宏单元10a中的第一通常块的熔断器10e中的熔断器通过采用激光束被熔断，并且对应于宏单元10c中的第三通常块的熔断器10g的熔断器通过采用激光束被熔断。
结果是，在熔断器10e中，来自被熔断的熔断器的输出进入“L”状态，来自其它熔断器的输出进入“H”状态。解码器23对从熔断器元件组22输出的这些信号进行解码并将它们输送到宏单元10a。
在宏单元10a中，响应从熔断器10e中的解码器23输送的信号，第一通常块被冗余块代替。结果是，第一通常块被排除而使用冗余块。因此宏单元10a可以正常工作。
在熔断器10g和宏单元10c中将进行相同的操作，以便第三通常块被冗余块代替。因此宏单元10c可以正常工作。
宏单元10b和10d都正常，因此不用进行代替。
借此，在近年来，用于制造半导体器件的工艺变得更加精密，因此宏单元10a-10d的尺寸趋于减小。另一方面，熔断器10e-10h中的单个熔断器必须以适当的间隔设置，因为必须采用激光束选择性地熔断它们。因此，尽管通过采用精密工艺减小了宏单元10a-10d的尺寸，但是熔断器10e-10h的尺寸没有减小。这对减小半导体器件的总尺寸是个障碍。
发明内容
在上述背景技术的情况下做出了本发明。本发明的目的是使得可以减小具有多个宏单元和一个熔断器的半导体器件的尺寸。
为了实现上述目的，提供一种半导体器件，其包括多个宏单元和一个熔断器，每个宏单元包括多个通常块和一个冗余块，每个通常块包括分别具有预定功能的多个电路，冗余块具有与通常块相同的功能，在其中一个通常块不能正常工作的情况下，冗余块可代替通常块，熔断器被多个宏单元共享，用于保持指定信息，该指定信息用于指定要用包含在宏单元中的冗余块代替的通常块。
通过下面结合附图借助例子的说明使本发明的上述和其它目的、特点和优点更加明显，其中附图示出了本发明的优选实施例。
附图说明
图1是表示本发明的工作原理的示意图。
图2是表示本发明的第一实施例的结构的示意图。
图3是表示图2中所示的熔断器和选择器的结构的示意图。
图4是表示图2中所示的宏单元的结构的示意图。
图5是表示图4中所示的宏单元的结构的更详细的示意图。
图6是表示本发明第二实施例的结构的示意图。
图7是表示图6中所示的结构的示意图。
图8是介绍图6中所示的第二实施例中的工作原理的示意图。
图9是表示本发明第三实施例的结构的示意图。
图10是表示本发明第四实施例的结构的示意图。
图11是表示图10中所示的第四实施例中的工作原理的示意图。
图12是表示本发明第五实施例的结构的示意图。
图13(A)和13(B)是表示图12中所示的第五实施例中的工作原理的示意图。
图14是表示常规半导体器件的结构的示意图。
图15是表示图14中所示的熔断器的结构的示意图。
具体实施方式
下面参照附图介绍本发明的实施例。
图1是介绍本发明的工作原理的示意图。如图1所示，根据本发明的半导体器件包括宏单元31-34、熔断器35和36以及选择电路37。
所有宏单元31-34具有相同结构。下面以宏单元31为例进行说明。宏单元31包括通常块31-1到31-10以及冗余块31-11。
每个通常块31-1到31-10例如包括一个单元阵列。冗余块31-11包括与每个通常块31-1到31-10所包括的单元阵列相同的单元阵列。如果通常块31-1到31-10之一不能正常工作，则冗余块31-11代替该通常块进行工作。
熔断器35包括多个熔断器元件、一个解码器等。通过采用激光束熔断其中一个熔断器元件，可指定用冗余块代替的通常块。
熔断器36包括多个熔断器元件、一个解码器等。这与熔断器35相同。通过采用激光束熔断一个预定熔断器元件，指定要连接到熔断器35的宏单元。
选择电路37根据熔断器36的状态选择性地连接宏单元31-34之一和熔断器35。
现在，将介绍图1中的操作。下面假设只有宏单元31-34中的宏单元31中的通常块31-2不能正常工作。
如果在已经制造半导体器件之后知道宏单元31中的通常块31-2不能正常工作，则通过采用激光束首先熔断熔断器36中的预定熔断器元件。
在本例中，半导体器件包括四个宏单元31-34。为选择这些宏单元之一，熔断器36应该包括至少两个熔断器元件。例如，为选择宏单元31，对应于一个低阶位的两个熔断器元件之一被熔断并表示“1”。这样，宏单元31将被选择电路37选择。
熔断器36被熔断之后，熔断熔断器35。在本例中，宏单元31包括十个通常块31-1到31-10。为指定这些通常块之一，熔断器35应该包括至少四个熔断器元件。为指定通常块31-2，应该采用激光束熔断对应于第二最低有效位的四个熔断器元件之一。
当通过这种方式完成了熔断器35和36中的预定熔断器元件的熔断时，选择电路37根据熔断器36中的连接状态选择宏单元31并将其连接到熔断器35。宏单元31的内部连接状态根据熔断器35中的连接状态而改变，使得通常块31-2将被冗余块代替。结果是，通常块31-2不被使用并用冗余块31-11代替。因此，该半导体器件可以正常工作。
如上所述，在本发明中，熔断器35由多个宏单元31-34共享。因此，与每个宏单元有一个熔断器的情况相比，可以减小半导体器件的尺寸。
上述结构不能应付多个宏单元同时不能正常工作的情况。然而，多个宏单元同时不能正常工作的可能性很低，因此这不成为问题。
现在，将介绍本发明的第一实施例。
图2是表示本发明第一实施例的结构的示意图。如图2所示，根据本发明第一实施例的半导体器件50包括宏单元50a-50d、熔断器51、选择器52以及熔断器53。
熔断器51包括多个熔断器元件等。熔断器51中的熔断器元件被熔化成预定图形。由此指定要用冗余块代替的通常块，该通常块不能正常工作并包含在宏单元50a-50d之一中。
选择器52根据熔断器53的状态选择性地将熔断器51连接到宏单元50a-50d之一。
熔断器53包括多个熔断器元件。这与熔断器51相同。熔断器53中一个以上的熔断器元件被熔化成预定图形。由此，熔断器51选择性地连接到宏单元50a-50d之一。
宏单元50a-50d中的每个包括一个具有多个通常块和一个冗余块的单元阵列。不能正常工作的通常块被冗余块代替。
图3是表示熔断器51和53的结构的详细示意图。如图3所示，熔断器51包括上拉电阻器80、连接部件81、熔断器元件组82和解码器83。熔断器53包括上拉电阻器84、连接部件85、熔断器元件组86和解码器87。
上拉电阻器80经过连接部件81向熔断器元件组82提供电源电压Vdd，以上拉(pull up)它。
连接部件81连接熔断器元件组82和上拉电阻器80。
在本例中，熔断器元件组82包括十四个熔断器元件。熔断器元件组82被熔化成预定图形。由此指定要用冗余块代替的通常块。
解码器83对形成在熔断器元件组82中的熔化图形进行解码，将其转换成并行信号，并将该信号输送给选择器52，作为冗余块选择信号。
上拉电阻器84经连接部件85向熔断器元件组86输送电源电压Vdd，以上拉它。
连接部件85连接熔断器元件组86和上拉电阻器84。
在本例中，熔断器元件组86包括两个熔断器元件。熔断器元件组86被熔化成预定图形。借此，选择向哪个宏单元输送来自解码器83的输出。
解码器87对熔断器元件组86中的熔化图形进行解码，将其转换成并行信号，并将该信号输送给选择器52。
选择器52对从解码器87输送的数据进行解码，选择由该数据指定的宏单元，并将从解码器83输送的数据(冗余块选择信号)输送给被选择的宏单元。
图4是表示宏单元50a-50d的结构的详细示意图。如图4所示，每个宏单元50a-50d包括单元阵列60、列电路61、解码器62以及时钟脉冲发生器(CPG)63。
单元阵列60包括排列成阵列的多个存储单元并能存储数据。如后面所述，单元阵列60被分成多个通常块和一个冗余块。如果通常块不能正常工作，用冗余块代替它。
列电路61包括读出放大器等。列电路61向单元阵列中的预定列写数据或从其读取数据。而且，如果存在不能正常工作的通常块，则列电路61进行用冗余块代替它的处理。
解码器62根据地址数据输入来选择其中将要通过字线写或读数据的单元组。
CPG63通过分割例如从其外部输送的时钟信号的频率产生内部时钟信号，并将其输送给列电路61和解码器62。
图5是表示图4中所示的单元阵列60和列电路61的结构的详细示意图。
如图5所示，单元阵列70对应于单元阵列60，并且列电路61包括列开关(SW)71、读出放大器72、电路改变开关(SW)73、输出缓冲器74、OR门75以及AND门76。
单元阵列70包括一个冗余块70a和多个通常块70b。
列SW71用于选择来自每个列的输出。
读出放大器72用于放大从单元阵列70中的位线输出的信号。
如果需要用冗余块代替通常块，电路改变SW73选择下一个块。如果不必用冗余块代替通常块，则电路改变SW73选择正好在其上面的块。
输出缓冲器74锁存从电路改变SW73输出的数据。
OR门75得到来自左侧的下一个OR门的输出和来自正好位于其下面的AND门的输出的逻辑和并输出它。最左边的OR门得到来自正好位于其下的AND门的输出和地电位“L”的逻辑和并输出它。
AND门76得到冗余块选择信号的逻辑积并输出它。
下面介绍第一实施例中的操作。
假设已经知道图5所示的宏单元50a中的第三通常块70b(从左边数的第三个通常块)不能正常工作。则采用激光束首先将熔断器元件组86熔化成预定图形，以便从宏单元50a-50d当中选择宏单元50a。
熔断器元件组82也被熔化成预定图形以指定第三通常块。
例如，仅采用激光束熔化对应于一个低阶位的熔断器元件组86中的熔断器元件，因此将获得表示宏单元50a的“1”。另一方面，采用激光束熔化对应于两个低阶位的熔断器元件组82中的熔断器元件，以便得到表示第三通常块的“3”。
结果是，对应于一个低阶位的熔断器元件组86中的熔断器元件进入“L”状态。熔断器元件组86中的另一熔断器元件被上拉电阻器84上拉并进入“H”状态。解码器87向选择器52输送对应于这些状态的数据。
另一方面，来自对应于两个低阶位的熔断器元件组82中的每个熔断器元件的输出进入“L”状态，来自熔断器元件组82中的每个其它熔断器元件的输出进入“H”状态。解码器83输送对应于这些状态的数据，作为冗余块选择信号。
选择器52选择对应于从解码器87输送的数据的宏单元并输送从解码器83输送的数据。在本例中，只有对应于一个低阶位的熔断器元件组86中的熔断器元件被熔断。因此，选择器52选择宏单元50a并输送从解码器83输出的数据。
在宏单元50a中，从解码器83输出的数据(冗余块选择信号)被输送给AND门76。
在冗余块选择信号的基础上，来自正好位于必须被替换的通常块(不能正常工作的通常块)下面的AND门76的输出进入“H”状态，来自其它AND门76的输出进入“L”状态。在本例中，图5中的第三通常块(从左边数第三个通常块)不能正常工作，因此只有来自左边的第三AND门76的输出进入“H”状态。
然后来自左边第三OR门75的输出进入“H”状态。位于第三OR门75的右边的OR门75接收来自左边下一个OR门75的输出作为输入，因此来自位于第三OR门75的右边的所有OR门75的输出进入“H”状态。
从OR门75输出的信号被输入到正好位于其上的电路改变SW73。如果这个信号处于“L”状态，则电路改变SW73选择正好位于其上方的通常块(或冗余块)。如果这个信号处于“H”状态，则电路改变SW73选择在正好位于其上方的通常块的右边的下一个通常块(或冗余块)。在本例中，来自第一OR门75的输出处于“L”状态，来自第二OR门75的输出处于“L”状态。因此，第一通常块70b连接到正好位于其下的输出缓冲器74。第二通常块70b也连接到正好位于其下的输出缓冲器74。来自第三OR门75的输出处于“H”状态，来自位于第三OR门75右侧的每个OR门75的输出处于“H”状态。因此，在第三通常块右侧的下一个第四通常块70b连接到第三输出缓冲器74。同样，位于第三输出缓冲器74右侧的每个输出缓冲器74与正好位于其上方的通常块的右侧的下一通常块70b连接。冗余块70a将连接到最右侧输出缓冲器74。就是说，每个输出缓冲器74和正好位于其上方的通常块右侧的下一通常块(或冗余块)与跳过的第三通常块70b连接。结果是，将用冗余块70a代替不能正常工作的第三通常块70b。
在熔断器元件组82和86熔断之后，在每次施加电源时进行相同的操作。就是说，不能正常工作的第三通常块将被替换。
如上所述，在本发明的第一实施例中，熔断器51由多个宏单元50a-50d共享。因此，与每个宏单元50a-50d有一个熔断器的情况相比，可以减小芯片的尺寸。
此外，在本发明的第一实施例中，包含熔断器53，用于选择宏单元50a-50d之一，并根据熔断器53的状态选择宏单元50a-50d之一。因此，熔断器53被熔断之后，在施加电源时将自动进行替换。
在上述实施例中，必须增加新熔断器53。然而，熔断器53中包含的熔断器元件的数量比熔断器51中包含的熔断器元件的数量少。因此，与每个宏单元有一个熔断器51的情况相比，可以减小芯片的面积。
此外，在上述实施例中，不能处理多个宏单元同时不能正常工作的情况。然而，多个宏单元同时不正常工作的概率非常低，由此引起的生产率下降可以忽略。
下面将介绍本发明的第二实施例。
图6是表示本发明第二实施例的结构的示意图。如图6所示，根据本发明第二实施例的半导体器件90包括宏单元90a-90d和熔断器91。
每个宏单元90a-90d的结构与图4和5中所示的结构相同，因此省略了它们的详细说明。
如图7所示，熔断器91包括上拉电阻器100、连接部件101、熔断器元件组102、以及解码器103。来自解码器103的输出被输送给所有的宏单元90a-90d。
下面介绍本发明的第二实施例中的操作。
如图8所示，假设宏单元90a中的预定通常块(例如第四通常块)不能正常工作，并且宏单元90b-90d中的所有的通常块都正常工作。
如图7所示，采用激光束熔化对应于三个低阶位的熔断器元件组102中的熔断器元件，以便指定表示第四通常块的“4”。结果是，来自对应于三个低阶位的每个熔断器元件的输出进入“L”状态，并且来自每个其它熔断器元件的输出进入“H”状态。
解码器103产生对应于熔断器元件组102的状态的数据并将该数据作为冗余块选择信号输送给所有的宏单元90a-90d。
因而，如图8所示，将用每个宏单元90a-90d中的冗余块代替第四通常块。不能正常工作的宏单元90a中的第四通常块被替换，因此宏单元90a可以正常工作。用相同的方式在宏单元90b-90d中进行替换。然而，宏单元90b-90d正常工作而没有变化，并且不会因为该替换结果而发生故障。
前面已经在假设每个宏单元90a-90d的结构相同的基础上进行了说明。然而，宏单元90a-90d的块结构可以不同。
例如，宏单元90a-90d在块地址的深度上可以不同。就是说，宏单元90a可包括2kw×8个块，宏单元90b可包括1kw×8个块。
而且，宏单元90a-90d在块数量上可以不同。就是说，宏单元90a可包括2kw×4个块，宏单元90b可包括2kw×8个块。在这种情况下，图7中所示的解码器103必须具有适应于包括最大数量块的宏单元的功能。
如上所述，在本发明的第二实施例中，熔断器91由宏单元90a-90d共享。因此，与每个宏单元90a-90d具有一个熔断器的情况相比，可以减小芯片的尺寸。此外，不需要第一实施例中包含的选择器52和熔断器53，这可进一步减小芯片尺寸。
在本发明的第二实施例中，不能处理多个宏单元同时不能正常工作的情况。然而，如上所述，多个宏单元同时不能正常工作的概率很低，因此生产率下降的可能性非常小。
下面将介绍本发明的第三实施例。
图9是表示本发明第三实施例的结构示意图。如图9所示，本发明的第三实施例包括宏单元110a-110d和熔断器112和113。
宏单元110a-110d包括内置选择器111a-111d，其结构分别与图2中所示的选择器52相同。除此之外，每个宏单元110a-110d的结构与图4和5中所示的相同。
熔断器112包括上拉电阻器80、连接部件81、熔断器元件组82以及解码器83，如图3所示。
熔断器113包括上拉电阻器84、连接部件85、熔断器元件组86、以及解码器87，如图3所示。
下面说明本发明第三实施例中的操作。
假设已经知道宏单元110a中的第三通常块(从图5的左边数第三个通常块)不能正常工作。则首先采用激光束将包含在熔断器113中的熔断器元件组86熔化成预定图形，以便选择宏单元110a。
包含在熔断器112中的熔断器元件组82也被熔化成预定图形，以便指定第三通常块。
例如，仅采用激光束熔断对应于一个低阶位的熔断器113中的熔断器元件组86中的一个熔断器元件，因此将指定表示宏单元110a的“1”。另一方面，对应于两个低阶位的电容器112中的熔断器元件组82中的熔断器元件被熔断，因此将指定表示第三通常块的“3”。
结果是，来自对应于一个低阶位的熔断器元件组86中的熔断器元件的输出进入“L”状态，来自由上拉电阻器84上拉的熔断器元件组86中的另一熔断器元件的输出进入“H”状态。解码器87向选择器111a-111d输送对应于这些状态的数据。
另一方面，来自对应于两个低阶位的熔断器元件组82中的每个熔断器元件的输出进入“L”状态，并且来自熔断器元件组82中的其它熔断器元件的输出进入“H”状态。解码器83输送对应于这些状态的数据，作为冗余块选择信号。
由解码器83解码获得的数据(冗余块选择信号)被输送给分别包含在宏单元110a-110d中的选择器111a-111d。
每个选择器111a-111d参考从解码器87输送的数据，在它被选择的情况下，输入从解码器83输送的数据。在本例中，只有对应于一个低阶位的熔断器元件组86中的熔断器元件被熔断，因此宏单元110a输入从解码器83输出的数据。
在宏单元110a中将进行与上述相同的过程。就是说，每个输出缓冲器74和正好位于其上方的通常块右侧的下一通常块(或冗余块)将与跳过的第三通常块70b连接。结果是，将用冗余块70a代替不能正常工作的第三通常块70b。
熔断器元件组82和86被熔断之后，在每次施加电源时进行相同的操作。就是说，不能正常工作的第三通常块将被替换。
如上所述，在本发明的第三实施例中，熔断器112由多个宏单元110a-110d共享。因此，与每个宏单元110a-110d有一个熔断器的情况相比，可减小芯片尺寸。
此外，包含熔断器113用于选择宏单元110a-110d之一，并根据熔断器113的状态选择宏单元110a-110d之一。因此，熔断器113中的熔断器元件组86被熔化之后，将自动进行替换。
而且，在第三实施例中，宏单元110a-110d分别包括内置选择器111a-111d。然而，可以使用宏单元110a-110d最初具有的功能代替选择器111a-111d执行的功能。因此，在不增加新电路的情况下可以实现上述功能。
在上述实施例中，必须添加新熔断器113。然而，包含在熔断器113中的熔断器元件的数量少于包含在熔断器112中的熔断器元件的数量。因此，与每个宏单元有一个熔断器113的情况相比，可减小芯片的面积。
此外，在上述实施例中，不能处理多个宏单元同时不正常工作的情况。然而，多个宏单元同时不正常工作的概率很小，因此由此造成的生产率下降可以忽略。
下面介绍本发明的第四实施例。
图10是表示本发明的第四实施例的结构的示意图。如图10所示。根据本发明第四实施例的半导体器件120包括宏单元120a-120d、熔断器121-124以及选择器125。
每个宏单元120a-120d的结构与图4和5中所示的结构相同。
每个熔断器121-124包括上拉电阻器80、连接部件81、熔断器元件组82、以及解码器83，如图3所示。在需要的时候，熔断器121和122可与半导体器件120断开。
选择器125确定熔断器121-124应该怎样连接到宏单元120a-120d。
下面将介绍本发明的第四实施例中的操作。
在批量生产的开始阶段，没有完全建立用于制造半导体器件和电路的工艺，并且不正常工作的概率很高。因而，如图11(A)所示，在批量生产的开始阶段，熔断器121-124在一对一基础上通过选择器125连接到宏单元120a-120d上。这样，可以处理两个或更多个宏单元120a-120d同时不正常工作的情况。
然而，在批量生产开始之后的预定时间周期过去时，将完全建立用于制造半导体器件和电路的工艺，并且生产率将上升。结果是，两个或更多个宏单元120a-120d同时不正常工作的概率下降。因此，从减小芯片面积方面考虑，不希望在这种情况中熔断器121-124在一对一基础上被设置用于宏单元120a-120d。
如果已经建立用于制造半导体器件的工艺，熔断器121和122在图10所示虚线断开，并且只使用熔断器123和124。在这种情况下，使用熔断器124，用于选择宏单元120a-120d之一。这与图2中所示的熔断器53相同。熔断器123用于指定要被代替的通常块。
图11(B)表示在熔断器121和122断开的情况下选择器125怎样连接熔断器123和124与宏单元120a-120d。如图11(B)所示，如果熔断器121和122断开，则选择器125根据来自熔断器124的输出选择性地将来自熔断器123的输出输送到宏单元120a-120d。借此，可以进行与图2中所示第一实施例中进行的相同的操作。
如上所述，在本发明的第四实施例中，熔断器的数量可以根据已经建立用于制造半导体器件的工艺的程度而改变。
下面介绍本发明的第五实施例。
图12是表示本发明的第五实施例的结构的示意图。如图12所示，根据本发明第五实施例的半导体器件130包括宏单元130a-130d、宏单元131a-131d、宏单元132a-132d、宏单元133a-133d、熔断器134-137、选择器138以及熔断器139。
宏单元130a-130d、宏单元131a-131d、宏单元132a-132d、宏单元133a-133d的每个的结构与图4和5中所示的相同。
熔断器134-137分别包括上拉电阻器80、连接部件81、熔断器元件组82以及解码器83，如图3所示。
选择器138根据从熔断器139输出的数据确定熔断器134-137应该怎样连接到宏单元130a-130d、宏单元131a-131d、宏单元132a-132d、和宏单元133a-133d。
熔断器139包括上拉电阻器80、连接部件81、熔断器元件组82以及解码器83，如图3所示。在熔断器元件组82中包含的熔断器元件的数量必须根据宏单元的总数量适当改变。
下面将介绍上述第五实施例中的操作。
在图12中所示的第五实施例中，熔断器134-137可在一对一基础上连接到由宏单元130a-130d构成的组、由宏单元131a-131d构成的组、由宏单元132a-132d构成的组、以及由宏单元133a-133d构成的组。两个或更多个熔断器也可以连接到一组宏单元。
就是说，在本发明的第五实施例中，来自包含在宏单元组中的宏单元(宏单元130a-130d、宏单元131a-131d、宏单元132a-132d、和宏单元133a-133d)的信号线并排布置并连接到选择器138。因此，熔断器134-137可以在一对一基础上连接到包含在一宏单元组中的宏单元。一个熔断器也可以连接到被包含在一宏单元组中的所有宏单元。
在图13(A)中，熔断器134-137在一对一基础上连接到由宏单元130a-130d构成的组、由宏单元131a-131d构成的组、由宏单元132a-132d构成的组、以及由宏单元133a-133d构成的组。简化了图13(A)。实际上，熔断器连接到被包含于一组宏单元中的每个宏单元。
通过采用这种连接方法，可以实现与图6中所示的第二实施例中进行的相同的替换操作。就是说，如图8所示，如果一组宏单元之一中的一个通常块不能正常工作，则用冗余块代替对应于不正常工作的通常块的所有宏单元中的通常块。结果是，可以补救不正常工作的宏单元。
另一方面，在图13(B)中，熔断器134和135连接到由宏单元130a-130d构成的组，熔断器136和137连接到由宏单元131a-131d构成的组。具体地说，这意味着例如熔断器134-137分别连接到宏单元130a、130c、131c和131d。
在上述实施例中，通过由多个宏单元构成的组可连接零、一个或多个熔断器。因此，即使一组中的多个宏单元不能正常工作，可通过采用不被其它组使用的熔断器对它们进行补救。
如图4和5所示，前面已经关于列电路61选择不正常工作的通常块70b的情况作为例子进行了说明。然而，解码器62可选择不正常工作的通常块。
此外，如图4所示，宏单元包括一个单元阵列60、一个列电路61、一个解码器62、和一个CPG63。然而，宏单元可包括共享一个解码器62和一个CPG63的两个单元阵列和两个列电路。
上述实施例中所示的电路是简单的例子。当然，本发明的范围不限于这些例子。
如前面所述的，在本发明中，熔断器由多个宏单元共享，每个宏单元具有多个通常块和一个冗余块。因此，通过除去不需要的熔断器，可减小半导体器件的尺寸。
前述例子只是用于表示本发明的原理。此外，由于本领域技术人员可以做各种修改和改变，因此不希望本发明限制到所述和所示的精确结构和应用，相应地，所有的合适的修改和等效形式应当落入由所附权利要求书和及其等效形式限定的本发明的范围之内。

Claims (8)

1、一种半导体器件，包括：
多个宏单元，每个宏单元包括多个通常块和一个冗余块，每个通常块包含分别具有预定功能的多个电路，该冗余块具有与通常块相同的功能，并在通常块之一不能正常工作的情况下可代替通常块；和
熔断器，用于保持指定信息，该指定信息用于指定要用宏单元中包含的冗余块替换的通常块，
其中该熔断器由多个宏单元共享。
2、根据权利要求1的半导体器件，还包括用于选择要连接到熔断器的预定宏单元的选择电路。
3、根据权利要求2的半导体器件，其中选择电路在用于确定连接方法的另一熔断器的基础上选择要连接到熔断器的预定宏单元。
4、根据权利要求2的半导体器件，其中多个宏单元分别具有内置的选择电路。
5、根据权利要求2的半导体器件，其中多个熔断器和多个宏单元经过选择电路连接。
6、根据权利要求5的半导体器件，其中多个熔断器中的部分熔断器可以断开。
7、根据权利要求1的半导体器件，其中如果在共享该熔断器的多个宏单元中的一个宏单元中包含不能正常工作的通常块，不仅该一个宏单元中的通常块通过熔断器被冗余块代替，而且其它宏单元中的相应通常块也通过熔断器被冗余块代替。
8、根据权利要求2的半导体器件，其中选择电路按由多个宏单元构成的组来连接熔断器。
CNB031452809A 2002-06-28 2003-06-27 半导体器件 Expired - Fee Related CN1329925C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002190800A JP4311917B2 (ja) 2002-06-28 2002-06-28 半導体装置
JP190800/2002 2002-06-28

Publications (2)

Publication Number Publication Date
CN1471164A true CN1471164A (zh) 2004-01-28
CN1329925C CN1329925C (zh) 2007-08-01

Family

ID=29774342

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031452809A Expired - Fee Related CN1329925C (zh) 2002-06-28 2003-06-27 半导体器件

Country Status (5)

Country Link
US (1) US6822912B2 (zh)
JP (1) JP4311917B2 (zh)
KR (1) KR100882344B1 (zh)
CN (1) CN1329925C (zh)
TW (1) TWI257700B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100452236C (zh) * 2004-05-14 2009-01-14 富士通株式会社 具有需要刷新操作的动态存储器单元的半导体存储器
CN115295059A (zh) * 2022-10-09 2022-11-04 浙江力积存储科技有限公司 半导体器件及其操作方法、装置和计算机可读存储介质

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7415640B1 (en) * 2003-10-13 2008-08-19 Virage Logic Corporation Methods and apparatuses that reduce the size of a repair data container for repairable memories
KR100587076B1 (ko) 2004-04-28 2006-06-08 주식회사 하이닉스반도체 메모리 장치
KR100604868B1 (ko) * 2004-06-11 2006-07-31 삼성전자주식회사 트위스트 비트라인 구조를 갖는 메모리 장치의 리던던시회로 및 불량 셀 구제 방법
US7082065B2 (en) * 2004-09-17 2006-07-25 International Business Machines Corporation Method and apparatus for efficient utilization of electronic fuse source connections
JP4584773B2 (ja) * 2005-05-31 2010-11-24 富士通セミコンダクター株式会社 半導体記憶装置
JP2007227883A (ja) * 2006-01-27 2007-09-06 Matsushita Electric Ind Co Ltd ベース半導体チップ、半導体集積回路装置及びその製造方法
JP4899557B2 (ja) 2006-03-17 2012-03-21 富士通セミコンダクター株式会社 半導体装置
JP2007323726A (ja) * 2006-05-31 2007-12-13 Matsushita Electric Ind Co Ltd 半導体装置
JP4891748B2 (ja) * 2006-12-11 2012-03-07 株式会社東芝 半導体集積回路およびそのテスト方法
JP2009043328A (ja) * 2007-08-08 2009-02-26 Toshiba Corp 半導体集積回路
US9229887B2 (en) * 2008-02-19 2016-01-05 Micron Technology, Inc. Memory device with network on chip methods, apparatus, and systems
US8086913B2 (en) * 2008-09-11 2011-12-27 Micron Technology, Inc. Methods, apparatus, and systems to repair memory
US9123552B2 (en) 2010-03-30 2015-09-01 Micron Technology, Inc. Apparatuses enabling concurrent communication between an interface die and a plurality of dice stacks, interleaved conductive paths in stacked devices, and methods for forming and operating the same
US8929165B2 (en) 2011-12-21 2015-01-06 Samsung Electronics Co., Ltd. Memory device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208782A (en) * 1989-02-09 1993-05-04 Hitachi, Ltd. Semiconductor integrated circuit device having a plurality of memory blocks and a lead on chip (LOC) arrangement
US6282145B1 (en) * 1999-01-14 2001-08-28 Silicon Storage Technology, Inc. Array architecture and operating methods for digital multilevel nonvolatile memory integrated circuit system
US6363020B1 (en) * 1999-12-06 2002-03-26 Virage Logic Corp. Architecture with multi-instance redundancy implementation
JP2001167595A (ja) * 1999-12-08 2001-06-22 Mitsubishi Electric Corp 半導体記憶装置
US6249465B1 (en) * 2000-02-18 2001-06-19 Hewlett-Packard Company Redundancy programming using addressable scan paths to reduce the number of required fuses
JP2002074981A (ja) * 2000-09-05 2002-03-15 Mitsubishi Electric Corp 半導体集積回路装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100452236C (zh) * 2004-05-14 2009-01-14 富士通株式会社 具有需要刷新操作的动态存储器单元的半导体存储器
CN115295059A (zh) * 2022-10-09 2022-11-04 浙江力积存储科技有限公司 半导体器件及其操作方法、装置和计算机可读存储介质

Also Published As

Publication number Publication date
TWI257700B (en) 2006-07-01
KR20040002693A (ko) 2004-01-07
US6822912B2 (en) 2004-11-23
KR100882344B1 (ko) 2009-02-12
JP2004039680A (ja) 2004-02-05
CN1329925C (zh) 2007-08-01
US20040001384A1 (en) 2004-01-01
JP4311917B2 (ja) 2009-08-12
TW200401429A (en) 2004-01-16

Similar Documents

Publication Publication Date Title
CN1265457C (zh) 具有冗余系统的半导体存储器件
CN1471164A (zh) 半导体器件
CN1269041C (zh) 半导体集成电路和存储器测试方法
CN1797604A (zh) 半导体存储器装置的校正电路及其操作方法
CN1658327A (zh) 半导体存储器
CN100346285C (zh) 处理器芯片与存储控制系统及方法
CN1467746A (zh) 不良芯片的补救率提高了的半导体存储器
CN1892891A (zh) 半导体记忆装置
CN1848010A (zh) 程序变换装置
CN1794459A (zh) 单元、标准单元、标准单元库、使用标准单元的布局方法和半导体集成电路
CN1177784A (zh) 纹理数据的方法和设备
CN1144230C (zh) 带有小规模电路冗余解码器的半导体存储器件
CN1823392A (zh) 半导体存储器件
CN1771722A (zh) 固态摄像装置和摄像方法
CN1767068A (zh) 非易失性存储器装置
CN1368734A (zh) 可控制读出放大器工作定时的半导体存储器
CN1210722C (zh) 半导体数据存储电路装置及其检查方法以及替换该装置中有缺陷单元的方法
CN1135567C (zh) 半导体存储装置的块选择线选择电路
CN1601652A (zh) 半导体存储装置及其检测方法
CN1969458A (zh) 可编程逻辑电路控制装置、可编程逻辑电路控制方法和程序
CN1410859A (zh) 具有时钟信号传送线的半导体集成电路器件
CN1956102A (zh) 半导体存储器件
CN1305137C (zh) 半导体器件
CN1822222A (zh) 采用熔断电路的半导体器件及选择熔断电路系统的方法
CN1881471A (zh) 半导体集成电路器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081017

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081017

Address after: Tokyo, Japan, Japan

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Kawasaki, Kanagawa, Japan

Patentee before: Fujitsu Ltd.

C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP03 Change of name, title or address

Address after: Kanagawa

Patentee after: Fujitsu Semiconductor Co., Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070801

Termination date: 20200627

CF01 Termination of patent right due to non-payment of annual fee