TWI244107B - Device with effective period function and semiconductor integrated circuit - Google Patents

Device with effective period function and semiconductor integrated circuit Download PDF

Info

Publication number
TWI244107B
TWI244107B TW092118626A TW92118626A TWI244107B TW I244107 B TWI244107 B TW I244107B TW 092118626 A TW092118626 A TW 092118626A TW 92118626 A TW92118626 A TW 92118626A TW I244107 B TWI244107 B TW I244107B
Authority
TW
Taiwan
Prior art keywords
time
circuit
varying
gate
switch
Prior art date
Application number
TW092118626A
Other languages
English (en)
Other versions
TW200405399A (en
Inventor
Hiroshi Watanabe
Kazuya Matsuzawa
Riichiro Shirota
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002336961A external-priority patent/JP3959340B2/ja
Priority claimed from JP2003188792A external-priority patent/JP4068519B2/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of TW200405399A publication Critical patent/TW200405399A/zh
Application granted granted Critical
Publication of TWI244107B publication Critical patent/TWI244107B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07C—TIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
    • G07C9/00—Individual registration on entry or exit
    • G07C9/20—Individual registration on entry or exit involving the use of a pass
    • G07C9/28—Individual registration on entry or exit involving the use of a pass the pass enabling tracking or indicating presence
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0806—Details of the card
    • G07F7/0813—Specific details related to card security
    • G07F7/082—Features insuring the integrity of the data on or in the card
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0806—Details of the card
    • G07F7/0833—Card having specific functional components
    • G07F7/084—Additional components relating to data transfer and storing, e.g. error detection, self-diagnosis
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2137—Time limited access, e.g. to a computer or data
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07C—TIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
    • G07C9/00—Individual registration on entry or exit
    • G07C9/00174—Electronically operated locks; Circuits therefor; Nonmechanical keys therefor, e.g. passive or active electrical keys or other data carriers without mechanical keys
    • G07C2009/00968—Electronically operated locks; Circuits therefor; Nonmechanical keys therefor, e.g. passive or active electrical keys or other data carriers without mechanical keys shape of the data carrier
    • G07C2009/00976—Electronically operated locks; Circuits therefor; Nonmechanical keys therefor, e.g. passive or active electrical keys or other data carriers without mechanical keys shape of the data carrier card
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Business, Economics & Management (AREA)
  • Manufacturing & Machinery (AREA)
  • Software Systems (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Accounting & Taxation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Description

1244107 (1) 玖、發明說明 【發明所屬之技術領域】 本發明是關於可利用附有有效期限功能之裝置。特別 是關於以與時間一起輸出的變化的經時變化裝置（老化裝 置）構成的半導體積體電路。而且，關於控制該老化裝置 的壽命的電路技術。再者，關於在與電池切斷的狀態或線 外（Offline)狀態下正確地運轉的可積集的電子定時器。 【先前技術】 在代碼或密碼設定有效期限的安全系統（security system)習知以來便已被廣泛地使用。例如在衛星廣播中 在代碼鍵設定有效期限，每一某一定期間使用者附有密碼 的變更義務以提高安全。 例如使用資料保持壽命被任意設定的非揮發性半導體 記憶體於記憶卡或定期車票等，藉由保持一定期間資料並 且在一定期間經過後抹除資料，以無法使用記憶卡或定期 車票等的技術已被報告（例如參照日本特開平1 0- 1 8 97 8 0 號公報）。 但是’此非揮發性半導體記憶體藉由調整構成記憶體 的非揮發性記憶體的一個一個的閘絕緣膜中的原子構成 比，決定資料的保持壽命。因此，有再現正確的保持壽命 困難的問題。而且，爲了形成複數個任意決定有效期限的 記憶體區域，必須將具有由不同的原子構成比構成的閘絕 緣膜的記憶體製作到同一基板，有製法繁雜的問題。而 -5- (2) 1244107 且’也有錯由在非揮發性記憶體存取（a c c e s s )更新（r e f r e s h ) 資料而可容易延長保持時間的問題。 而且，即使在電源供給被遮斷之後再投入電源時，算 出現在的時刻，可自動地設定的技術也被報告（例如參照 日本特開平9- 1 2 72 7 1號公報）。 此技術係利用 EPROM元件等的記憶元件的臨限値 (threshold value)的變化測定經過時間，由電源遮斷時到 電源再投入時爲止的記憶元件的臨限値的變化計算經過時 間，藉由加到電源遮斷時的時刻以得到現在的時刻。 而且，由電荷儲存元件透過絕緣材失去其靜電荷的放 電率決定經過時間的時間胞（time cell)技術也被報告。此 時間胞係用以選擇應測定的特定的期間而可程式（例如参 照日本特開2002-2468 8 7號公報）。 後者的兩件係以進行經過時間的計測爲目的而進行， 臨限値的時間變化、放電率的時間變化都是利用來自浮閘 (floating gate)的遺漏電流（leakage current)，本質上係同 等，可爲經時變化裝置（device)(老化裝置：aging device)。 但是，實現無須電池的電子定時器（timer)的一個手段 被考慮使用非揮發性記憶胞（non-volatile memory cell)。 浮閘與控制閘的兩層閘極構造的EEPROM —般具有1〇年 左右的電荷保持功能，但藉由薄薄地形成基板與浮閘之間 的隧穿氧化膜（tunneling oxide)爲7nm以下，可縮短電荷 保持期間（壽命），藉由高明地控制此電荷保持期間可實現 無電池電子定時器（BLET)。 (3) 1244107 但是，在這種EEP ROM中若隧穿氧化膜的膜厚有製 造誤差則壽命會顯現大的誤差。例如在謀求隧穿氧化膜的 膜厚6 n m的製程中希望使全位元的膜厚收敛於土 5 %的誤 差內。此時如第1 9圖所示，決定老化裝置的壽命的閘極 遺漏電流係-5 %爲2 0倍大，+ 5 %爲2 0分之一小。這種遺 漏電流的大變動會招致壽命（lifetime)的大的偏差’並非 當作電子定時器可允許的。 而且，在老化裝置的胞發生不良的情形有顯著地損及 使用老化裝置的半導體積體電路的可靠度之虞。 如此，若使用輸出與時間的經過一起變化的老化裝置 想實現無電池的電子定時器，因老化裝置的製造誤差會給 予壽命影響，故設定正確的動作時間很困難。 因此，可抑制不良位元的混入或老化裝置的構造參數 (隧穿絕緣膜厚、雜質濃度、接合面積、閘極端形狀等）的 製造誤差給予老化裝置的壽命的影響，可在記憶資訊設定 有效期限化，可提高電子定時器時間的控制性之半導體積 體電路的實現被期望。 【發明內容】 與本發明的第一樣態有關的可利用附有有效期限功能 之裝置，包含： 第一功能塊（1); 第二功能塊（2); 連接前述第一功能塊與前述第二功能塊之間，可利用 (4) 1244107 藉由這些功能塊相互存取而產生的所希望的功能之訊號線 (7);以及 中介存在或連接於前述訊號線（7)，第一預定的時間 經過後，前述第一功能塊（1)以及前述第二功能塊（2)間的 前述相互存取實質上不可能，或者實質上可能的半導體定 時開關（3,3X)。 與本發明的第二樣態有關的半導體積體電路，包含： 在與電源切斷的狀態下引起經時變化，並聯連接在讀 出時被感測的輸出訊號與時間一起變化的複數個經時變化 裝置（181，301，351，411)而成的經時變化電路 (181c，301c，351c，411c);以及 比較前述經時變化電路的前述輸出訊號與參照訊號 (1〇)的感測電路（3 5 5,4 1 2)。 與本發明的第三樣態有關的半導體積體電路，包含： 在與電源切斷的狀態下引起經時變化，在讀出時被感 測的輸出訊號與時間一起變化的複數個經時變化裝置； 具有對應前述複數個經時變化裝置而配設的複數個演 算電路、前述複數個演算電路的每一個至少具有三個端 子，第一端子輸入前述複數個經時變化裝置的前述輸出訊
Prfe · m， 分別電性連接於前述複數個演算電路的第二端子，記 憶預定的訊號位準的複數個第一記憶體區域； 根據比較前述複數個經時變化裝置的前述輸出訊號與 前述預定的訊號位準而演算的前述複數個演算電路的演算 -8 - (5) 1244107 結果，遮斷前述複數個演算電路的輸出的複數個斷路器 (breaker); 與前述複數個演算電路的第三端子電性連接’合算出 現在前述第三端子的輸出訊號的合算電路； 記憶預定的參照訊號的第二記憶體區域；以及 比較前述合算電路的輸出訊號與記憶於前述第二記憶 體區域的前述參照訊號的感測電路。 【實施方式】 以下使用圖面詳細地說明本發明的實施形態 (embodiment)。此外，本發明並非限定於以下的實施形 態，可進行種種工夫而使用。 (實施形態1) 在本實施形態中如第1圖所示，顯示積集化有記憶區 域（記憶體）作爲第一功能塊1，與自第一功能塊（記憶區 域）1讀出資訊用的解碼器2作爲第二功能塊2，與在這些 功能塊之間經由訊號線7連接，在預定的時間經過後開關 斷開（off)的半導體定時開關（自動斷開型老化裝置）3的積 體電路（LSI)4。 如第1圖所不在記憶體1與解碼器2之間配置有老化 裝置。在此情形下，老化裝置3的一方係與記憶體！連 接，他方與解碼器2連接，解碼器2與記憶體1係可存 取。 -9 - (6) 1244107 老化裝置3若經過預先設定的預定時間則開關會成爲 斷開狀態，記憶體1與解碼器2的連接會切斷。如此，解 碼器2無法在記憶體1存取，LS14的功能變成不全。例 如記億體1記憶有用以解讀代碼用的解碼鍵的情形，解碼 器2無法讀取記億於記憶體1的解碼鍵’代碼的有效期限 . 化被實現。 (實施形態2) φ 在本實施形態中如第2圖所示，顯示積集化有演算區 域（MPU)l作爲第一功能塊，與解碼器2作爲弟一功能 塊，與在這些功能塊之間經由訊號線7連接’在預定的時 、 間經過後開關斷開的半導體定時開關（老化裝置）3的積體 ^ 電路（LSI)4。 如第2圖所示在MPU1與解碼器2之間配置有老化裝 置3。在此情形下，老化裝置3的一方係與MPU1連接， 他方與解碼器2連接，MPU1與解碼器2係可存取。 擊 老化裝置3若經過預先設定的預定時間則開關會成爲 斷開狀態，MPU 1與解碼器2的連接會切斷。如此’ MPU1與解碼器2無法存取，LSI4的功能變成不全。例如 解碼器2無法讀取Μ P U 1所解讀的代碼資訊’代碼的有 效期限化被實現。 · (實施形態3) 在本實施形態中如第3圖所不’顯不積集化有演算區 -10- 1244107 (7) 域（MPU)l作爲第一功能塊，與記憶區域（記憶體）2作爲第 二功能塊，與在這些功能塊之間經由訊號線7連接’在預 定的時間經過後開關斷開.的半導體定時開關（老化裝置）3 的積體電路（L S I) 4。 如第3圖所示在MPU 1與記憶體2之間配置有老化裝 置3。在此情形下，老化裝置3的一方係與MPU1連接， 他方與記憶體2連接，MPU 1與記憶體2係可存取。 老化裝置3若經過預先設定的預定時間則開關會成爲 斷開狀態，MPU 1與記憶體2的連接會切斷。如此， Μ P U 1與記憶體2無法存取，L S 14的功能變成不全。例如 MPU 1無法讀取記憶於記憶體2的解碼鍵，無法解讀代 碼。如此代碼的有效期限化被實現。 (實施形態4) 在本實施形態中如第4圖所示，顯示積集化有記憶區 域（記憶體）la以及演算區域（MPU)lb作爲第一功能塊，與 解碼器2作爲第二功能塊，與在這些功能塊之間經由訊號 線7連接，在預定的時間經過後開關斷開的半導體定時開 關（老化裝置）3的積體電路（LSI)4。 如第4圖所示在記憶體1 a以及MPU 1 b與解碼器2之 間配置有老化裝置3。在此情形下，老化裝置3的一方係 與記憶體1 a以及MPU 1 b連接，他方與解碼器2連接’記 億體la以及MPUlb與解碼器2係可存取。 老化裝置3若經過預先設定的預定時間則開關會成爲 -11 - 1244107 (8) 斷開狀態’記憶體1 a以及MPU 1 b與解碼器2的連接會切 斷。如此，記憶體1 a以及MPU 1 b與解碼器2無法存取， L S 14的功能變成不全。例如解碼器2無法讀取記憶於記 憶體2的解碼鍵，或者使用記憶於記憶體1 a的解碼鍵， 解碼器2無法讀取MPUlb所解讀的代碼文，代碼的有效 期限化被實現。 (實施形態5 ) φ 在本實施形態中如第5圖所示，顯示積集化有記憶區 域（記憶體）la、演算區域（MPU)lb以及解碼器lc作爲第 一功能塊，與電源2作爲第二功能塊，與在這些功能塊之 · 間經由訊號線7連接，在預定的時間經過後開關斷開的半 . 導體定時開關（老化裝置）3的積體電路（LSI)4。 如第5圖所示在記憶體1 a、MPU 1 b以及解碼器1 c與 電源2之間配置有老化裝置3。在此情形下，老化裝置3 的一方係與記憶體1 a、MPU 1 b以及解碼器1 c連接，他方 $ 與電源2連接，記憶體1 a、MPU 1 b以及解碼器1 c係由電 源2供給電力。 老化裝置3若經過預先設定的預定時間則開關會成爲 斷開狀態，記憶體1 a、MPU 1 b以及解碼器1 c與電源2的 連接會切斷。如此，記憶體1 a、MPU 1 b以及解碼器1 c無 法由電源2供給電力，LS 14的功能變成不全。 在此實施形態中雖然老化裝置3與電源2連接，但使 用第7 6圖在後述的強調經時變化的功能區域Π 1並非與 -12- 1244107 (9) 電源連接。因此，老化裝置的經時變化特性無 受到影響。此點在（實施形態6)以及（貫施形悲 (實施形態6) 在本實施形態中如第6圖所示’顯示積集 域（記憶體）la以及演算區域（MPU)lb作爲第一 電源2作爲第二功能塊，與在這些功能塊之間 7連接，在預定的時間（壽命）經過後開關斷開 體定時開關（老化裝置，與解碼器lc作 塊，與電源2作爲第二功能塊’與連接於這 間，在預定的時間經過後開關斷開的第二半導 (老化裝置）3b的積體電路（LSI)4。老化裝置3: 命不同的話，L S 14的功能會階段性地喪失。 如第6圖所示在記憶體la以及MPUlb與 配置有第一老化裝置3 a。在此情形下，第一 5 的一方係與記憶體1 a以及MPU 1 b連接，他方 接，記憶體1 a以及MPU1 b係由電源2供給電 在解碼器1 c與電源2之間配置有第二老化裝 情形下，第二老化裝置3 b的一方係與解碼器 方與電源2連接，解碼器1 c係由電源2供給賃 第一老化裝置3a以及第二老化裝置3b若 定的預定時間則開關會成爲斷開狀態，記憶 MPUlb與電源2的連接會切斷。而且，解碼| 2的連接會切斷。如此，記憶體1 a、Μ P U 1 b 因電源2而 7)也一樣。 化有記億區 功能塊，與 經由訊號線 的第一半導 爲第一功能 些功能塊之 體定時開關 i與3 b的壽 電源2之間 g化裝置 3 a 與電源2連 力。而且， 置3b。在此 1 c連接，他 i力。 經過預先設 體1a以及 赛1 c與電源 以及解碼器 -13· 1244107 (10) lc無法由電源2供給電力，LS 14的功能變成不全。 (實施形態7) 在本貫施形態中如第7圖所不’威不積集化有1己彳思區 域（記憶體）1 a作爲第一功能塊，與電源2作爲第二功能 塊，與在這些功能塊之間經由訊號線7連接，在預定的時 間經過後開關斷開的第一半導體定時開關（老化裝置）3 a， 與解碼器1 c作爲第一功能塊，與電源2作爲第二功能 塊，與在這些功能塊之間經由訊號線7連接，在預定的時 間經過後開關斷開的第二半導體定時開關（老化裝置）3b的 積體電路（LSI)4。更於LSI4上，演算區域（MPU)lb經由 第三老化裝置3 c與記憶體1 a連接。 如第7圖所示在記憶體1 a與電源2之間配置有第一 老化裝置3 a。在此情形下，第一老化裝置3 a的一方係與 記憶體1 a連接，他方與電源2連接，記憶體1 a係由電源 2供給電力。而且，MPUlb係經由第三老化裝置3c、言己 憶體1 a以及第一老化裝置3 a與電源2連接，由電源2供 給電力。而且，在解碼器lc與電源2之間配置有第二老 化裝置3 b。在此情形下，第二老化裝置3 b的一方係與解 碼器1 c連接，他方與電源2連接，解碼器1 c係由電源2 供給電力。 第一老化裝置3a、第二老化裝置3b以及第三老化裝 置3 c若經過預先設定的預定時間（壽命）則開關會成爲斷 開狀態，與記憶體1 a以及MPU 1 b的連接會切斷。而且， -14- (11) 1244107 這些元件與電源2的連接會切斷。更進一步’解碼器lc 與電源2的連接會切斷。如此’記憶體1 a、Μ P U 1 b以及 解碼器lc無法由電源2供給電力，而且’ MPUlb與記億 體〗a成爲無法存取，LSI4的功能變成不全。老化裝置 3a、3b以及3c的壽命不同的話，LS 14的功能會階段性地 喪失。 在上述實施形態1至7中使用在複數個功能塊間連接 有老化裝置，預定的期間（壽命）經過後自動地斷開功能塊 間的自動斷開型（正常斷開（normally off)型）老化裝置。與 此相反，也能使用在預定的期間（壽命）經過後自動地接通 的自動接通型（正常接通（normally on)型）老化裝置於實施 形態1〜7。[在實施形態8至1 3中，說明這種實施形態] 此情形在預定的時間（壽命）經過前功能不全的LS 14 在預定的時間（壽命）經過後恢復功能。而且，在（實施形 態3 8)如後述，僅預定的期間（例如r A到r B)成爲接通的 老化裝置也能實現。此時，功能區域1與功能區域2之間 的存取狀態僅r A與Γ B之間的期間成爲接通’可設定 LS 14的功能成爲有效的期間。而且，僅預定的期間（例如 r A到r B)成爲斷開的老化裝置也能實現。此情形’功能 區域1與功能區域2之間的存取狀態僅r A與r B之間的 期間成爲斷開，可設定LS 14的功能成爲無效的期間。 如此，若以一般的說法的話，藉由使功能區域1與功 能區域2之間的存取狀態與時間一起變化，可使LS14的 功能與時間一起變化。 • 15- (12) 1244107 而且，上述存取狀態係指即使是作爲以連結功能區域 1與功能區域2之間的訊號線往來的訊號的強度也可以。 此情形意味著在功能區域1與功能區域2之間往來的訊號 的強度與時間的經過一起變化。例如令功能區域1爲發送 裝置，令功能區域2爲訊號感測部的情形，在訊號感測部 被感測的訊號成爲藉由老化裝置與時間一起變化。 如此，在依照本發明的老化裝置中，可使前述第一功 能塊以及前述第二功能塊間的存取狀態經時變化。此經時 變化也能依照使用者的要求作成可變，且由導通（接通）狀 態到非導通（斷開）狀態或由斷開狀態到接通狀態，也能作 成二元。由這種觀點，特別是可視本發明中的老化裝置爲 經時變化裝置（詳細於後述）。而且，特別是壽命控制的目 的，也能以並聯化複數個前述經時變化裝置的經時變化電 路（詳細於後述）作爲定時開關使用。 以上係針對在功能塊1與功能塊2之間中介存在以老 化裝置實現的半導體定時開關的情形（架橋型）來敘述。以 下，在實施例8 - 1 3中針對在功能塊1與功能塊2之間的 訊號線連接以老化裝置實現的半導體定時開關（箝位 (c lamp)型）來說明。爲了避免說明的重複，在實施形態8-1 3中使用自動接通型（正常接通型）老化裝置，惟也能將其 置換成自動斷開型。 即在實施形態8至1 3中，連接於輸入輸出端子的第 一功能塊與儲存資訊或功能的內部電路之第二功能塊係以 訊號線連接，在訊號線與地線或其他訊號線或電源線或者 -16- (13) 1244107 在其他內部電路（第三功能塊）之間連接有預定的時間經過 的話成爲電性導通狀態的自動接通型（正常斷開型）老化裝 置。 此外’在實施形態8至13中的輸入輸出端子5可連 接實施形態1至7的功能塊1 ’內部電路6與功能塊2等 價。在輸入輸出端子5可連接複數個第一功能塊，第二功 能塊係可具備複數個內部電路° (實施形態8) 在本實施形態中如第8圖所示，第一功能塊1與第二 功能塊2係以訊號線7連接，在訊號線7與接地（GND)(其 他的訊號線或電源線也可以）之間連接有預定的時間經過 的話成爲電性導通狀態的自動接通型老化裝置3 X。 如果依照本構成，若預定的時間經過則訊號線7的電 位被位準固定（clamp)於GND(其他的訊號線或電源線）的 電位，訊號無法在第一功能塊1與第二功能塊2之間傳 播。藉由此功能可在儲存於第二功能塊2的資訊或功能設 定有效期限。 在本實施例中’取代自動接通型老化裝置3X也能使 用自動斷開型老化裝置。 (實施形態9) 在本實施形態中如第9圖所示，第一功能塊1 [I/O端 子5]與第二功能塊2(第一內部電路）係導通狀態，惟若預 (14) r 1244107 定的時間經過則自動接通型老化裝置3 X接通，輸入輸出 端子5(以後稱爲I/O端子5)與第三功能塊35(第二內部電 路）也成爲電性導通狀態。第一功能塊1連接於I / Ο端子 5。據此，第二功能塊2(第一內部電路）與I/O端子5之間 的訊號加上擾亂，預定時間經過後係使儲存於第二功能塊 2(第一內部電路）的資訊或功能無法利用。 或者，預定時間經過後第二功能塊2(第一內部電路） 的訊號加上第三功能塊3 5 (第二內部電路）的訊號輸出也可 以。或者，預定時間經過後對第二功能塊2(第一內部電 路）與第三功能塊35(第二內部電路）用以由第一功能塊1 經由I/O端子5輸入同一訊號也可以。 在本實施例中，取代自動接通型老化裝置3X也能使 用自動斷開型老化裝置。 (實施形態1〇) 在本實施形態中如第1 〇圖所示，在連接有第一功能 塊1的I/O端子5與第二功能塊（第一內部電路）2之間連 接有斷開型開關8，在I/O端子5與第三功能塊（第二內部 電路）3 5之間連接有接通型開關9，在斷開型開關8與接 通型開關9連接有經時變化電路塊1 〇，預定時間經過後 藉由來自自動接通型經時變化電路塊1 〇的輸出，斷開型 開關8由接通狀態變成斷開狀態，接通型開關9由斷開狀 態變成接通狀態。 此外，經時變化塊1 〇基本上與老化裝置3 X相同， -18- (15) 1244107 惟在老化裝置爲了動作穩定而附加若干個電路元件，詳細 在實施形態3 6說明。 藉由此電路構成，預定時間經過後訊號會在I/O端子 5與第三功能塊（第二內部電路）3 5之間傳播。即在預定時 間經過後可自動地切換由I/O端子5看的內部電路的資訊 或功能。各功能塊（內部電路）2、3共有電路的一部分也可 以。 在本實施例中，可置換斷開型開關8成接通型開關， 可置換接通型開關9成斷開型開關，可置換自動接通型經 時變化塊1 0成自動斷開型經時變化塊。即可變換開關的 接通到斷開、斷開到接通的極性。 (實施形態M) 在本實施形態中如第1 1圖所示，由對應第二功能塊 2的N個（N爲自然數）內部電路與N -1個經時變化電路塊 與N-1個斷開型開關與N-1個接通型開關構成，第η個 (其中η爲1 ^ η ^ Ν的自然數）的斷開型開關8 η係連接於 第η個內部電路6η’第η個接通型開關9η係連接於第η 個斷開型開關8η與第η+1個斷開型開關8(η+1)之間，第 η個經時變化電路塊1 0 η的輸出線係連接於第η個斷開型 開關8 η與第η個接通型開關9 η。經時變化電路塊〗〇 η係 依第1、第2 '第3的順序動作，使對應的斷開型開關由 接通成爲斷開，對應的接通型開關由斷開成爲接通。 藉由此電路構成，可階段性地使可由連接有第一功能 -19- (16) 1244107 塊1的I/O端子5利用的內部電路的資訊或功能變化。各 內部電路6 η共有電路的一部分也可以。 在本實施例中，可置換斷開型開關8 η成接通型開 關，可置換接通型開關9η成斷開型開關，可置換自動接 通型經時變化塊1 On成自動斷開型經時變化塊。即可變換 開關的接通到斷開、斷開到接通的極性。 (實施形態12) 在本實施形態中如第1 2圖所示，在連接有第一功能 塊1的I/O端子5與第二功能塊（第一內部電路）2之間連 接有自動斷開型經時變化電路塊36，在I/O端子5與第 三功能塊（第二內部電路）35之間連接有自動接通型經時變 化電路塊1 0。預定時間經過後自動斷開型經時變化電路 塊3 6由接通變成斷開狀態，自動接通型經時變化電路塊 1 〇由斷開變成接通狀態。 藉由此電路構成，預定時間經過後訊號會在I / 〇端子 5與第三功能塊（第二內部電路）3 5之間傳播。即在預定時 間經過後可自動地切換由I/O端子5看的內部電路的資訊 或功能。 第1 〇個實施形態（第1 〇圖）所示的電路構成的情形， 若預定時間經過則第二功能塊（第一內部電路）2與第三功 能塊（第二內部電路）3 5同時切換。本實施形態的情形藉由 使自動接通型經時變化電路塊1 〇的壽命比自動斷開型經 時變化電路塊3 6的壽命還長，第二功能塊（第一內部電 -20- (17) 1244107 路）2不能使用後，在預定時間經過後可利用第三功能塊 (第二內部電路）35的資訊或功能。各內部電路共有電路的 一部分也可以。 在本實施例中，颠倒自動斷開型經時變化電路塊3 6 與自動接通型經時變化電路塊1 〇的開關的極性也可以。 (實施形態13) 在本實施形態中如第1 3圖所示，由相當於第二功能 塊2的N個（N爲自然數）內部電路與N-1個自動斷開型經 時變化電路塊與N-1個自動接通型經時變化電路塊構成， 第η個（其中η爲l^n^N的自然數）的自動斷開型經時變 化電路塊3 6η係連接於第η個內部電路，第η個自動接通 型經時變化電路塊係連接於第η個自動斷開型經時變化電 路塊與第η+ 1個自動斷開型經時變化電路塊之間。 自動斷開型經時變化電路塊3 6η與自動接通型經時變 化電路塊1 On係依第1、第2、第3的順序進行狀態變化 (動作）。藉由此電路構成，在預定時間中可階段性地使可 由I/O端子5利用的內部電路的資訊或功能變化。各內部 電路共有電路的一部分也可以。 其次，針對老化裝置的具體的構造及其動作方法，舉 自動斷開型爲例，在實施形態1 4至24說明。 (實施形態14) 第1 4圖係與實施形態1 4有關的老化裝置的剖面圖。 -21 - (18) 1244107 此老化裝置係在η型半導體基板1 1上形成有閘絕緣膜 1 2，在其上形成有閘電極1 3。用以夾著閘絕緣膜1 2形成 有Ρ +源極區域14以及ρ +汲極區域15，在這種pMOSFET 的閘電極1 3連接pn接合1 6的η層，連接p層於外部端 子形成有老化裝置。 在老化裝置的源極區域1 4連接有第一功能塊1，在 汲極區域1 5連接有第二功能塊2。 在這種老化裝置如第1 5圖所示，對pn接合1 6的ρ 層施加電壓VI <0。 於是，如第1 6圖所示自p型區域到η型區域由於帶 (band)間穿隧（ΒΒΤ)或 pn接合的累增崩潰（avalanche breakdown)現象，電子會流動。據此，植入電子到閘電極 1 3。植入電子後切斷施加於pn接合1 6的p層的電壓 VI。或者在物理地剝下端子後進行封裝（packaging)。 據此，如第17圖所示即使電壓VI爲〇伏特也成爲 通道（channel)開啓的狀態。如此，老化裝置的源極區域 ]4以及汲極區域1 5間成爲導通狀態（接通）。 其次，如第1 8圖所示因在閘電極1 3儲存多餘的電 子，故藉由擴散電流電子由pn接合1 6的η層朝p層逃 出，隨著時間的經過，施加於通道的電場變弱。而且，這 種儲存電子的漏出若閘絕緣膜1 2的厚度十分薄的話，即 使是閘電極13與通道之間或者閘電極13與源極區域14 或汲極區域15的擴散層之間的直接穿隧（tunneling)(直接 穿隧閘極遺漏）也會發生。如此，通道不反轉時，在源極 -22- 1244107 (19) 區域1 4以及汲極區域1 5之間電流不會流動。即老化裝置 成爲斷開狀態。 老化裝置的有效期限（壽命）即老化裝置由接通到成爲 斷開狀態的時間因與儲存於閛電極1 3的電子的量成比 例，與擴散電流以及直接穿隧閘極遺漏成反比，故藉由調 節電子的植入時間、閘極體積、接合面積、接合部的雜質 濃度、絕緣膜厚、通道面積、延伸（extension)區域等可收 斂於預定的範圍。 第1 9圖是顯示廉價地實現本實施形態的老化裝置用 的疊層構造。如第1 9圖所示，藉由在閘絕緣膜1 2上形成 pn接合3 2成縱型，可廉價地製作本實施形態的老化裝 置。 (實施形態1 5 ) 第2 0圖係與實施形態1 5有關的老化裝置的剖面圖。 此老化裝置係在p型半導體基板1 1上形成有閘絕緣膜 12’在其上形成有閘電極13。用以夾著閘絕緣膜12形成 有n +源極區域14以及n +汲極區域15，在閘電極13連接 pn接合1 6的p層，連接η層於外部端子形成有老化裝 置。 老化裝置的源極區域ϊ 4係連接有第一功能塊1，汲 極區域1 5連接有第二功能塊2。 在這種老化裝置如第21圖所示，對ρ η接合1 6的η 層施加電壓V1〉0。 -23- 1244107 (20) 於是，如第2 2圖所示自n型區域到P型區域由於帶 間穿隧（band-to-band tunneling)(BBT)或累增崩潰現象， 電洞（h ο 1 e )會流動。據此，植入電洞到閘電極1 3。植入電 洞後切斷施加於Ρ η接合1 6的η層的電壓V 1。或者在物 理地剝下端子後進行封裝。 據此，如第2 3圖所示即使電壓V 1爲0伏特也成爲 通道開啓的狀態。如此’老化裝置成爲接通狀態。 其次，如第24圖所示因在閘電極1 3儲存多餘的電 洞，故電洞藉由擴散電流由Ρη接合1 6的Ρ層朝η層逃 出，隨著時間的經過’施加於通道的電場變弱。而且，這 種儲存電洞的漏出若閘絕緣膜1 2的厚度十分薄的話，即 使是閘電極1 3與通道之間或者閘電極1 3與源極區域1 4 或汲極區域1 5的擴散層之間的直接穿隧（直接穿隧閘極遺 漏）也會發生。如此’通道不反轉時，在源極區域1 4以及 汲極區域1 5之間電流不會流動。即老化裝置成爲斷開狀 態。 老化裝置的有效期限（壽命）即老化裝置由接通到成爲 斷開狀態的時間因與儲存於閘電極1 3的正電荷的量成比 例，與擴散電流以及直接穿隧閘極遺漏成反比，故藉由調 節電洞的植入時間、閘極體積、接合面積、接合的濃度、 絕緣膜厚、通道面積、延伸區域等可收斂於預定的範圍。 第2 5圖是顯示廉價地實現本實施形態的老化裝置用 的疊層構造。如第2 5圖所示，藉由在閘絕緣膜1 2上形成 ρη接合3 3成縱型，可廉價地製作本實施形態的老化裝 -24- (21) 1244107 置。 (實施形態16) 第2 6圖係與實施形態1 6有關的老化裝置的剖 此老化裝置係在P型半導體基板1 1上形成有閘 1 2 ’在其上形成有閘電極1 3。用以夾著閘絕緣膜 有η +源極區域1 4以及η +汲極區域1 5，在閘電極 ρηρ接合17的一方的Ρ層，連接另一方的ρ層於 子，連接η層於外部端子，形成有老化裝置。 老化裝置的源極區域1 4係連接有第一功能塊 極區域1 5連接有第二功能塊2。 在這種老化裝置，對ρηρ接合17的另一方的 加電壓Vl>〇，對η層施加電壓V2<0。其結果如凳 所示，電洞自右側的P型區域經由η型區域流到左 型區域，電洞植入到閘電極1 3。植入電洞後切斷 ρηρ接合17的ρ層以及η層的電壓VI以及V2， 物理地剝下端子後進行封裝。 據此，如第27圖所示即使電壓VI以及V2爲 也成爲通道開啓的狀態。如此，老化裝置成爲導通 其次，因在閘電極1 3儲存多餘的電洞’故電 擴散電流由ρηρ接合1 7的閘極側的Ρ層經由η層 方的Ρ層逃出，隨著時間的經過，施加於通道的 弱。 而且，這種儲存電洞的漏出與實施形態1 4以2 面圖。 絕緣膜 1 2形成 13連接 外部端 1，汲 Ρ層施 "6圖 :側的Ρ 施加於 或者在 〇伏特 狀態。 洞藉由 朝另一 電場變 乏15 一 -25- (22) 1244107 樣，即使是直接穿隧閘極遺漏也會發生。如此，通道不反 轉時，在源極區域1 4以及汲極區域1 5之間電流不會流 動。即老化裝置成爲斷開狀態。老化裝置的有效期限（壽 命）與實施形態1 5 —樣可調節。 本實施形態的老化裝置也與實施形態1 4或1 5 —樣， 在閘電極1 3上若形成pup接合1 7成縱型的話可廉價地實 現老化裝置。 (實施形態17) 第2 8圖係與實施形態1 7有關的老化裝置的剖面圖。 此老化裝置係在P型半導體基板1 1上形成有閘絕緣膜 1 2，在其上形成有閘電極1 3。用以夾著閘絕緣膜1 2形成 有n +源極區域1 4以及n +汲極區域1 5，在閘電極1 3連接 n + nn +接合18的一方的n +層，連接另一方的n +層於外部 端子，連接η層於外部端子，形成有老化裝置。 老化裝置的源極區域1 4係連接有第一功能塊1，汲 極區域1 5連接有第二功能塊2。 在這種老化裝置，對η + ηη +接合18的另一方的η +層 施加電壓V1>0，對η層施加電壓V2>0。 於是如第28圖所示，電子自閘電極13經由n + nn +接 合1 8被拔出。據此，使閘電極1 3帶正電。然後，切斷施 加’於η + ηη +接合1 8的n +層以及η層的電壓VI以及V2。 或者在物理地剝下端子後進行封裝。 據此，即使電壓V1以及V2爲0伏特也成爲通道開 (23) 1244107 啓的狀態。如此，老化裝置成爲導通狀態（接通）。 其次，因在閘電極1 3不足的電子藉由擴散電流經由 n + nn +接合1 8流到閘電極1 3。如此’隨著時間的經過，施 加於通道的電場變弱。而且，這種電子的植入若閘絕緣膜 12的厚度十分薄的話，即使是閘電極13與通道之間或者 閘電極1 3與源極區域1 4或汲極區域1 5的擴散層之間的 直接穿隧（直接穿隧閘極遺漏）也會發生。如此，通道不反 轉時，在源極區域14以及汲極區域1 5之間電流不會流 動。即老t裝置成爲斷開狀態。 老化裝置的有效期限（壽命）即老化裝置成爲斷開狀態 的時間因與由閘電極1 3抽出的電子的量成比例，與擴散 電流以及直接穿隧閘極遺漏成反比，故藉由調節電性的抽 出時間、閘極體積、接合面積、接合部的雜質濃度、絕緣 膜厚、通道面積、延伸區域等可收斂於預定的範圍。 本實施形態的老化裝置也與實施形態1 4或1 5 —樣， 在閘電極13上若形成n + nn +接合18成縱型的話可廉價地 實現老化裝置。 (實施形態18) 第2 9圖係與實施形態1 8有關的老化裝置的剖面圖。 此老化裝置係在P型半導體基板1 1上形成有閘絕緣膜 1 2，在其上形成有閘電極1 3。用以夾著閘絕緣膜1 2形成 有n +源極區域14以及n +汲極區域15，在閘電極13連接 P + PP +接合的一方的P +層，連接另一方的P +層於外部 -27· (24) 1244107 端子，連接P層於外部端子，形成有老化裝置。 老化裝置的源極區域1 4係連接有第一功能塊1，汲 極區域1 5連接有第二功能塊2。 在這種老化裝置，對P + PP +接合19的另一方的P +層 施加電壓V1>0，對p層施加電壓V2<0。 於是，對閘電極13經由P + PP +接合1 9植入電洞，使 閘電極13帶正電。然後，切斷施加於P + PP +接合19的〆 層以及P層的電壓V 1以及V 2。或者在物理地剝下端子後 進行封裝。 據此，即使電壓VI以及V2爲0伏特也成爲通道開 啓的狀態。如此，老化裝置成爲導通狀態（接通）。 其次如第3 0圖所示，藉由擴散電流閘電極1 3的電洞 經由P + PP +接合19被拔出。如此’隨著時間的經過’施加 於通道的電場變弱。 而且，這種電洞的拔出在實施形態1 4以及1 5即使是 直接穿隧也會發生。如此，通道不反轉時’在源極區域 1 4以及汲極區域1 5之間電流不會流動。即老化裝置成爲 斷開狀態。老化裝置的有效期限（壽命）與實施形態1 5 一 樣可調節。 本實施形態的老化裝置也與實施形態1 4或1 5 一樣’ 在閘電極13上若形成p + pp +接合19成縱型的話可廉價地 實現老化裝置。 (實施形態19) -28- (25) 1244107 第3 1圖係與實施形態1 9有關的老化裝置的剖面圖。 此老化裝置係在P型半導體基板1 1上形成有閘絕緣膜 12’在其上形成有聞電極13。用以夾著閘絕緣膜12形成 有η源極區域14以及n +汲極區域15，在閘電極13連接 npn接合20的一方的η層，連接另一方的η層於外部端 子，連接Ρ層於外部端子，形成有老化裝置。 老化裝置的源極區域1 4係連接有第一功能塊1，汲 極區域1 5連接有第二功能塊2。 在這種老化裝置，對npn接合20的另一方的η層施 加電壓Vl>〇，對ρ層施加電壓V2>0。 於是如第31圖所示，自閘電極13經由npn接合20 電子被抽出。據此，使閘電極1 3帶正電。然後，切斷施 加於npn接合20的η層以及ρ層的電壓VI以及V2。或 者在物理地剝下端子後進行封裝。 據此，即使電壓V 1以及V2爲0伏特也成爲通道開 啓的狀態。如此，老化裝置成爲導通狀態（接通）。 其次如第32圖所示，因在閘電極13不足的電子藉由 擴散電流經由npn接合20流到閘電極1 3。如此，隨著時 間的經過，施加於通道的電場變弱。 而且，這種電子的植入與實施形態1 7 —樣即使是直 接穿隧閘極遺漏也會發生。如此，通道不反轉時’在源極 區域1 4以及汲極區域1 5之間電流不會流動。即老化裝置 成爲斷開狀態。老化裝置的有效期限（壽命）與實施形態1 7 一樣可調節。 -29- (26) 1244107 本實施形態的老化裝置也與實施形態1 4或1 5 —樣， 在閘電極13上若形成npn接合20成縱型的話可廉價地實 現老化裝置。 (實施形態20) 第3 3圖係與實施形態2 0有關的老化裝置的剖面圖。 此老化裝置係在P型半導體基板1 1上形成有閘絕緣膜 1 2，在其上形成有閘電極1 3。用以夾著閘絕緣膜1 2形成 有n +源極區域14以及η +汲極區域15。在閘電極13連接 金屬/η型矽的肖特基（Schottky)接合21的η型矽，連接金 屬層於外部端子，形成有老化裝置。 在老化裝置的源極區域1 4係連接有第一功能塊1， 在汲極區域1 5連接有第二功能塊2。 對這種老化裝置，對肯特基接合2 1的金屬層施加電 壓 V 1 >0。 於是，自閘電極1 3經由肯特基接合2 1電子被抽出。 據此，使閘電極1 3帶正電。然後，切斷施加於肯特基接 合2 1的金屬層的電壓V 1。或者在物理地剝下端子後進行 封裝。 據此，即使電壓V1爲〇伏特也成爲通道開啓的狀 態。如此，老化裝置成爲導通狀態（接通）。 其次，藉由電子的肖特基穿隧，經由肖特基接合2 1 在閘電極1 3不足的電子被植入。如此，隨著時間的經 過，施加於通道的電場變弱。 -30- (27) 1244107 而且，這種電子的植入與實施形態1 7 一樣直接穿隧 閘極遺漏也會發生。如此’通道不反轉時’在源極區域 1 4以及汲極區域1 5之間電流不會流動。即老化裝置成爲 斷開狀態。老化裝置的有效期限（壽命）與實施形態1 7 一 樣可調節。 第34圖是顯示廉價地實現本實施形態的老化裝置用 的疊層構造。如第3 4圖所示，藉由在閘絕緣膜1 2上形成 肯特基接合3 4成縱型，可廉價地製作本實施形態的老化 裝置。 (實施形態21) 第3 5圖係與實施形態2 1有關的老化裝置的剖面圖。 此老化裝置係在η型半導體基板1 1上形成有閘絕緣膜 1 2，在其上形成有閘電極1 3。用以夾著閘絕緣膜1 2形成 有Ρ +源極區域14以及ρ +汲極區域1 5。在這種pMOSFET 的閘電極1 3連接金屬/p型矽的肯特基接合22的p型矽， 連接金屬層於外部端子，形成有老化裝置。 在老化裝置的源極區域1 4係連接有第一功能塊1， 在汲極區域1 5連接有第二功能塊2。 對這種老化裝置，對肯特基接合22的金屬層施加電 壓 V1<0 。 於是，電洞經由肯特基接合22自閘電極1 3被拔出。 據此，使閘電極1 3帶負電。然後，切斷施加於肯特基接 合2 2的金屬層的電壓V 1。或者在物理地剝下端子後，封 -31 - (28) 1244107 裝老化裝置。 據此，即使電壓V 1爲〇伏特也成爲通道開啓的狀 態。如此，老化裝置/成爲導通狀態（接通）。 其次，藉由電洞的肯特基穿隧，經由肖特基接合22 在閘電極1 3不足的電洞被植入。如此，隨著時間的經 過，施加於通道的電場變弱。 而且，這種電洞的植入（電子的脫離）與實施形態1 4 一樣即使是直接穿隧閘極遺漏也會發生。如此，通道不反 轉時，在源極區域1 4以及汲極區域1 5之間電流不會流 動。即老化裝置成爲斷開狀態。老化裝置的有效期限（壽 命）與實施形態1 4 一樣可調節。 第3 6圖是顯示廉價地實現本實施形態的老化裝置用 的疊層構造。如第3 6圖所示，藉由在閘極1 2上形成肯特 基接合3 5成縱型，可廉價地製作本實施形態的老化裝 置。 (實施形態22) 第3 7圖係與實施形態22有關的老化裝置的剖面圖。 此老化裝置係在P型半導體基板1 1上形成有閘絕緣膜 1 2，在其上形成有閘電極1 3。用以夾著閘絕緣膜1 2形成 有n +源極區域14以及n +汲極區域15，在閘電極13連接 nMOSFET23的n +源極區域，連接閘極以及n +汲極區域於 外部端子，形成有老化裝置。 在老化裝置的源極區域1 4係連接有第一功能塊1， -32- (29) 1244107 在汲極區域1 5連接有第二功能塊2。 對這種老化裝置，對 nMOSFET23的閘極施加電壓 V2>0，對n +汲極區域施加電壓V1>0。 於是，電子通過 nMOSFET23由閘電極 13脫離。據 此，使閘電極13帶正電。然後，切斷HMOSFET23的閘 極電壓V2後切斷汲極電壓V 1。或者在物理地剝下端子後 進行封裝。 據此，即使電壓VI以及電壓V2爲0伏特也成爲源 極區域1 4以及汲極區域1 5間爲導通狀態。如此，老化裝 置成爲導通狀態（接通）。 其次，在閘電極 13 藉由遺漏電流電子經由 nMOSFET23被植入。如此，隨著時間的經過，施加於通 道的電場變弱。而且，這種電子的植入若閘絕緣膜1 2的 厚度十分薄的話，即使是閘電極1 3與通道之間以及閘電 極13與源極區域14或汲極區域15的擴散層之間的直接 穿隧（直接穿隧閘極遺漏）也會發生。如此，通道不反轉 時，在源極區域1 4以及汲極區域1 5之間電流不會流動。 即老化裝置成爲斷開狀態。 老化裝置的有效期限（壽命）與實施形態17 —樣可調 節。而且，藉由調節nMOSFET的閘極寬、閘極長、擴散 層濃度、通道濃度、絕緣膜厚、延伸區域等可收斂於預定 的範圍。 (實施形態23) -33 - (30) 1244107 第3 8圖係與實施形態2 3有關的老化裝置的剖面圖。 此老化裝置係在p型半導體基板1 1上形成有閘絕緣膜 1 2，在其上形成有閘電極1 3。用以夾著閘絕緣膜1 2形成 有n +源極區域14以及Π +汲極區域15，在閘電極13連接 PMOSFET24的p +源極區域，連接閘極以及p +汲極區域於 外部端子，形成有老化裝置。 在老化裝置的源極區域1 4係連接有第一功能塊1， 在汲極區域1 5連接有第二功能塊2。 對這種老化裝置，對PMOSFET24的閘極施加電壓 V2<0，對n +汲極區域施力口電壓V1>0。 於是，電洞通過PMOSFET2 4植入閘電極13。據此， 使閘電極1 3帶正電。然後，切斷pMOSFET24的閘極電 壓V 2後切斷汲極電壓V 1。或者在物理地剝下端子後進行 封裝。 據此，即使電壓V1以及電壓V2爲0伏特也成爲源 極區域1 4以及汲極區域1 5間爲導通狀態。如此，老化裝 置成爲導通狀態（接通）。 其次，在閘電極 13藉由遺漏電流電洞經由 PMOSFET24遺漏。如此，隨著時間的經過，施加於通道 的電場變弱。而且，這種電洞的遺漏若閘絕緣膜1 2的厚 度十分薄的話，即使是在閘電極1 3與通道之間以及閘電 極1 3與源極區域1 4或汲極區域1 5的擴散層之間的電洞 的穿隧（直接穿隧閘極遺漏）也會發生。如此，通道不反轉 時，在源極區域1 4以及汲極區域1 5之間電流不會流動。 -34- (31) 1244107 即老化裝置成爲斷開狀態。 老化裝置的有效期限（壽命）與實施形態15 —樣可調 卽。而且’藉由g周節pMOSFET24的鬧極寬、闊極長、擴 散層濃度、通道濃度、絕緣膜厚、延伸區域等可收斂於預 定的範圍。 (實施形態24) 第3 9圖係老化裝置的剖面圖。此老化裝置係在η型 半導體基板1 1上形成有閘絕緣膜1 2，在其上形成有閘電 極13。用以夾著閘絕緣膜12形成有ρ +源極區域14以及 Ρ+汲極區域 15。在這種 pMOSFET的閘電極 13連接 nMOSFET25的n +源極區域，連接閘極以及n +汲極區域於 外部端子，形成有老化裝置。 在老化裝置的源極區域1 4係連接有第一功能塊1， 在汲極區域1 5連接有第二功能塊2。 對這種老化裝置，對 nMOSFET25的閘極施加電壓 V2>0，對n +汲極區域施加電壓V1<0。 於是，電子通過nMOSFET25植入閘電極13。據此， 使閘電極13帶負電。然後，切斷HMOSFET25的閘極電 壓V2後切斷汲極電壓V 1。或者在物理地剝下端子後進行 封裝。 據此，即使電壓VI以及電壓V2爲0伏特也成爲源 極區域1 4以及汲極區域1 5間爲導通狀態。如此，老化裝 置成爲導通狀態（接通）。 -35- (32) 1244107 其次，自閘電極 13藉由遺漏電流電子經由 nMOSFET25脫離。如此，隨著時間的經過，施加於通道 的電場變弱。而且，這種電子的脫離與實施形態Γ4 一樣 直接穿隧閘極遺漏也會發生。如此，通道不反轉時，在源 極區域1 4以及汲極區域1 5之間電流不會流動。即老化裝 置成爲斷開狀態。 老化裝置的有效期限（壽命）與實施形態14 一樣可調 節。而且，藉由調節nMOSFET25的閘極寬、閘極長、擴 散層濃度、通道濃度、絕緣膜厚等可收斂於預定的範圍。 (實施形態25) 第40圖係與實施形態25有關的老化裝置的剖面圖。 此老化裝置係在η型半導體基板1 1上形成有閘絕緣膜 1 2，在其上形成有閘電極1 3。用以夾著閘絕緣膜1 2形成 有Ρ +源極區域14以及ρ +汲極區域1·5。在閘電極13連接 PMOSF£T26的ρ +源極區域，連接閘極以及ρ +汲極區域於 外部端子，形成有老化裝置。 在老化裝置的源極區域1 4係連接有第一功能塊1， 在汲極區域1 5連接有第二功能塊2。 對這種老化裝置，對 PMOSFET26的閘極施加電壓 V2<0，對n +汲極區域施加電壓V1<0。 於是，電洞自閘電極13通過pMOSFET26被拔出。 據此，使閘電極13帶負電。然後，切斷pMOSFET26的 閘極電壓V2後切斷汲極電壓V 1。或者在物理地剝下端子 -36- (33) 1244107 後進ί了封裝。 據此，即使電壓V1以及電壓V2爲0伏特也成爲源 極區域1 4以及汲極區域1 5間爲導通狀態。如此，老化裝 置成爲導通狀態（接通）。 其次，在閘電極 13 藉由遺漏電流電洞經由 PMOSFET26植入。如此，隨著時間的經過，施加於通道 的電場變弱。而且，這種電洞的植入若閘絕緣膜1 2的厚 度十分薄的話，即使是在閘電極1 3與通道之間以及閘電 極1 3與源極區域1 4或汲極區域1 5的擴散層之間的電洞 的直接穿隧（直接穿隧閘極遺漏）也會發生。如此，通道不 反轉時，在源極區域1 4以及汲極區域1 5之間電流不會流 動。即老化裝置成爲斷開狀態。 老化裝置的有效期限（壽命）即老化裝置成爲斷開狀態 的時間因與由閘電極1 3抽出的電洞的量成比例，與擴散 電流以及直接穿隧閘極遺漏成反比，故藉由調節電洞的抽 出時間、閘極體積、接合面積、接合部的雜質濃度、絕緣 膜厚、通道面積、延伸區域等可收斂於預定的範圍。 而且，藉由調節PMOSFET26的閘極寬、閘極長、擴 散層濃度、通道濃度、絕緣膜厚、延伸區域等也可收斂於 預定的範圍。 (實施形態26) 第4 1圖係與實施形態2 6有關的老化裝置的剖面圖。 此老化裝置係在η型半導體基板1 1上形成有閘絕緣膜 -37- (34) 1244107 1 2，在其上形成有浮閘2 7。在浮閘2 7上形成有絕緣膜 28 ’在其上形成有控制閘29。用以夾著閘絕緣膜1 2形成 有P +源極區域1 4以及p +汲極區域1 5。控制閘2 9係連接 於外部端子，形成有老化裝置。 在老化裝置的源極區域1 4係連接有第一功能塊1， 在汲極區域1 5連接有第二功能塊2。 第42圖係說明對這種老化裝置的浮閘27植入電子的 方法的圖。 首先，對控制閘29施加正的電壓V1>0，藉由FN穿 隧由η型半導體基板11對浮閘27植入電子。 第43圖係顯示對浮閘27植入電子的其他方法的圖。 對控制閘29施加負的電壓VI <0，藉由FN穿隧由控 制閘29對浮閘27植入電子。 如此，施加於控制閘29的電壓V1係越使FN穿隧發 生越十分高則與正負極性無關，可對浮閘27植入電子。 而且，浮閘27與半導體基板1 1間的閘絕緣膜1 2的 厚度十分薄的話，或者控制閘29與浮閘27間的絕緣膜 2 8的厚度十分薄的話，依照直接穿隧的電子的植入也可 能。 然後，切斷控制閘29的電壓V 1。或者在物理地剝下 端子後，封裝老化裝置。 據此，即使電壓V 1爲0伏特也成爲源極區域1 4以 及汲極區域1 5間爲導通狀態。如此，老化裝置成爲導通 (接通）狀態。 -38· (35) 1244107 其次如第44圖與第45圖所示，自浮閘27藉由依照 直接穿隧的遺漏電流’電子被拔出於半導體基板1 1、源 極區域1 4、汲極區域1 5以及控制閘2 9。如此，隨著時間 的經過，施加於通道的電場變弱。如此，通道不反轉時， 在源極區域1 4以及汲極區域1 5之間電流不會流動。即老 化裝置成爲斷開狀態。 若浮閘2 7與半導體基板1 1間的閘絕緣膜1 2比浮閘 2 7與控制閘2 9間的絕緣膜2 8還薄的話，第4 4圖所示的 電子的放出變的顯著。另一方面，若浮閘2 7與控制閘2 9 間的絕緣膜2 8比浮閘2 7與半導體基板1 1之間的閘絕緣 膜1 2還薄的話，第45圖所示的電子的放出變的顯著。絕 緣膜2 8與閘絕緣膜1 2薄到相同程度的話，電子的放出成 爲兩方的遺漏電流的和。 老化裝置的有效期限（壽命）即老化裝置成爲斷開狀態 的時間因與儲存於浮閘27的電子的量成比例，與遺漏電 流（leakage current)成反比，故藉由調節電子的植入時 間、閘極體積、閘極面積、雜質濃度、絕緣膜厚、通道面 積、延伸區域等可收斂於預定的範圍。 或者，取代使用η型半導體基板以p型半導體基板， 取代Ρ型擴散層的源極以及汲極，由η型擴散層的源極與 汲極構成的老化裝置也同樣可實現。此情形，僅最初植入 浮閘的係正電荷（以電子的FN穿隧放出實現），被放出者 也成爲正電荷（以電子的直接穿隧植入實現），動作原理與 構造都一樣。 -39- (36) 1244107 (實施形態27) 第46A圖係與實施形態27有關的老化裝置的模式的 斜視圖。此老化裝置係在η型半導體基板1 1上形成有閘 絕緣膜1 2，在其上形成有浮閘2 7。在η型半導體基板1 1 上形成有控制閘29以接鄰於浮閘27。 在浮閘2 7與控制閘2 9之間形成有絕緣膜未顯示於第 4 6 Α 圖。 用以夾著閘絕緣膜12形成有P +源極區域14以及p + 汲極區域1 5。控制閘29係連接於外部端子，形成有老化 裝置。 在老化裝置的源極區域1 4係連接有第一功能塊1， 在汲極區域1 5連接有第二功能塊2。 第4 6B圖係由頂面看這種老化裝置的圖。 如第4 6 B圖所示，在面對浮閘2 7的短邊的位置形成 有控制閘29，在其間形成有以第46A圖省略的絕緣膜 2 8。而且，控制閘2 9係配置於空間上自擴散層的源極區 域1 4以及汲極區域1 5隔離的位置。據此，控制閘2 9可 減小給予擴散層的影響。 而且，藉由製作閘極寬（短邊）的不同的裝置於同一基 丰反上，可使老化裝置成爲斷開狀態的時間不同。 第47圖係說明對這種老化裝置的浮閘27植入電子的 方法的圖。 首先，對控制閘29施加負的電壓V1<0，藉由FN穿 (37) 1244107 隧由控制閘2 9對浮閘2 7植入電子。 控制閘29與浮閘27間的絕緣膜28的厚度十分 話，依照直接穿隧的電子的植入也可能。據此，源極 1 4以及汲極區域1 5成爲導通狀態。 第48圖係電子以直接穿隧由這種老化裝置的浮| 放出到控制閘2 9的圖。 因直接穿隧電流與面對的部分的面積成比例，故 調節浮閘2 7與控制閘2 9面對面的面積，可收斂壽命 定的範圍。 而且’取代使用η型半導體基板以p型半導體基 取代Ρ型擴散層的源極以及汲極，由η型擴散層的源 汲極構成的老化裝置也同樣可實現。此情形，僅最初 浮閘的係正電荷（以電子的FN穿隧放出實現），被放 也成爲正電荷（以電子的直接穿隧植入實現），動作原 構造都一樣。 (實施形態28) 第49圖係與實施形態28有關的老化裝置的剖面 此老化裝置係在η型半導體基板1 1上形成有閘絕 】2，在其上形成有浮閘2 7。在浮閘2 7上形成有絕 28，在其上形成有控制閘29。用以夾著閘絕緣膜12 有Ρ +源極區域1 4以及Ρ +汲極區域1 5。控制閘29係 於外部端子，形成有老化裝置。 在老化裝置的源極區域1 4係連接有第一功能塊 薄的 區域 S 2 7 藉由 於預 板， 極與 植入 出者 理與 圖。 緣膜 緣膜 形成 連接 -41 - (38) 1244107 在汲極區域1 5連接有第二功能塊2。 此老化裝置係閘絕緣膜1 2在其端部3 0中比其他部分 還薄。而且，浮閘2 7突出於源極區域1 4上。 第5 0圖係說明對這種老化裝置的浮閘2 7植入電子的 方法的圖。如第5 0圖所示，對控制閘2 9施加正的電壓 VI >0，藉由FN穿隧由半導體基板1 1對浮閘27植入電 子。 若半導體基板1 1與浮閘27間的閘絕緣膜12的厚度 十分薄的話，藉由直接穿隧植入電子也可能。 第5 1圖係說明對這種老化裝置的浮閘2 7植入電子的 其他方法的圖。 如第5 1圖所示，對控制閘2 9施加負的電壓V1 <0， 藉由FN穿隧由控制閘29對浮閘27植入電子。 若控制閘29與浮閘27間的閘絕緣膜28十分薄的 話，藉由直接穿隧植入電子也可能。 對浮閘27植入電子後，切斷施加於控制閘29的電壓 V 1。或者在物理地剝下端子後進行封裝。 據此，使源極區域14以及汲極區域1 5成爲導通狀 態。即即使在控制閘2 9的電壓爲0伏特中也成爲接通狀 態。 如第5 2圖所示，多餘地儲存於浮閘2 7的電子通過閘 絕緣膜1 2的薄的端部3 0，藉由直接穿隧閘極遺漏被放出 到源極區域14。如此，隨著時間的經過，施加於通道的 電場變弱，通道不反轉時，在源極區域1 4以及汲極區域 -42- (39) 1244107 1 5之間電流不會流動。如此，第一功能塊1與第二功能 塊2成爲無法存取，成爲斷開狀態。 老化裝置的有效期限（壽命）因與植入閘極的負電荷量 成比例，與直接穿隧閘極遺漏成反比，故藉由調節植入時 間、浮閘2 7的體積、浮閘2 7突出於源極區域14上的端 部3 0的閘絕緣膜1 2的厚度、浮閘2 7突出於源極區域1 4 上的端部30的重疊面積等可收斂於預定的範圍。 而且，取代使用η型半導體基板以p型半導體基板， 取代Ρ型擴散層的源極以及汲極，由η型擴散層的源極與 汲極構成的老化裝置也同樣可實現。此情形，僅最初植入 浮閘的係正電荷（以電子的FN穿隧放出實現），被放出者 也成爲正電荷（以電子的直接穿隧植入實現），動作原理與 構造都一樣。而且，製作端部3 0於汲極1 5側也一樣。 (實施形態29) 第5 3圖係與實施形態2 9有關的老化裝置的剖面圖。 此老化裝置係在η型半導體基板1 1上形成有閘絕緣膜 12，在其上形成有浮閘27。在浮閘27上形成有絕緣膜 28，在其上形成有控制閘29。在控制閘29以及浮閘27 的側面形成有側面閘極3 1。在側面閘極3 1與控制閘2 9 以及浮閘2 7之間形成有，絕緣膜係未圖示° 用以夾著閘絕緣膜12形成有Ρ +源極區域14以及Ρ + 汲極區域1 5。控制閘29係連接於外部端子’形成有老化 裝置。 -43- (40) 1244107 在老化裝置的源極區域1 4係連接有第一功能塊1， 在汲極區域1 5連接有第二功能塊2。 在此老化裝置中，閘絕緣膜1 2在側壁閘極3 1側的端 部3 0中比其他部分還厚。 第5 4圖係說明對浮閘2 7由半導體基板1 1植入電子 的方法的圖。如第5 4圖所示，對控制閘2 9施加正的電壓 VI >0，藉由FN穿隧由半導體基板1 1對浮閘27植入電 子。 · 若半導體基板1 1與浮閘2 7間的閘絕緣膜1 2的厚度 十分薄的話，依照直接穿隧的電子植入也可能。 第5 5圖係說明對浮閘2 7植入電子的其他方法的圖。 如第55圖所示，對控制閘29施加負的電壓VI <0，藉由 FN穿隧由控制閘29對浮閘27植入電子。 若控制閘29與浮閘27間的絕緣膜28十分薄的話， 依照直接穿隧的電子植入也可能。 對浮閘2 7植入電子後，切斷施加於控制閘2 9的電壓 $ V 1。或者在物理地剝下端子後進行封裝。 據此，使源極區域1 4以及汲極區域1 5成爲導通狀 態。即即使在控制閘29的電壓爲0伏特中也成爲接通狀 態。 如第5 6圖所示，多餘地儲存於浮閘2 7的電子藉由直 接穿隧放出到半導體基板1 1、控制閘2 9以及側面閘極 3 1。側面閘極3 1的電位爲浮置或一定電位都無妨。 如此，隨著時間的經過，施加於通道的電場變弱，通 -44- (41) 1244107 道不反轉時，在源極區域1 4以及汲極區域1 5之間電流不 會流動，成爲斷開狀態。 老化裝置的有效期限（壽命）因與儲存於浮閘27的負 電荷量成比例，與直接穿隧電流成反比，故藉由調節電子 的植入時間、浮閘27的體積、閘極面積、浮閘27與側面 閘極3 1的面對面面積、半導體基板1 1與浮閘27之間的 閘絕緣膜12的厚度、浮閘27與控制閘29之間的絕緣膜 28的厚度、浮閘27與側面閘極31之間的絕緣膜（未圖示） 的厚度、延伸區域等可收斂於預定的範圍。 而且，取代使用η型半導體基板以p型半導體基板， 取代Ρ型擴散層的源極以及汲極，由η型擴散層的源極與 汲極構成的老化裝置也同樣可實現。此情形，僅最初植入 浮閘的係正電荷（以電子的FN穿隧放出實現），被放出者 也成爲正電荷（以電子的直接穿隧植入實現），動作原理與 構造都一樣。而且，側面閘極3 1以及端部3 0形成於源極 區域1 4側也可以。 對於製造在到此爲止的實施形態所說明的雙重閘極構 造的老化裝置，最低需要兩次製膜製程易成爲高價。因 此，在實施形態3 0至3 4說明積集度下降，惟以僅使用一 個多晶矽（poly silicon)閘電極的單閘極構造實現長壽命且 廉價的老化裝置的方法。 (實施形態30) 第5 7 A圖是與實施形態3 0有關的老化裝置的頂視 -45- (42) 1244107 圖，第57B圖是沿著第57A圖的57B-57B線的剖面圖， 第5 7C圖是沿著第57A圖的57C-57C線的剖面圖。 在本實施形態中，控制閘4 5被製作到半導體基板4 i 內，藉由利用 LOCOS(Local Oxidation of Silicon:區域氧 化法）的元件分離區域4 7電性分離控制閘4 5與源極4 2 /通 道4 6/汲極43區域（以後稱爲SGD區域）之間（第5 7C圖）。 SGD區域的剖面如第57B圖所示具有通常的MOS構 造，在源極區域42與汲極區域43之間於（浮置）閘電極44 之下形成有通道區域46。 浮閘電極4 4係由多晶矽形成，如第5 7 C圖所示，如 橋接控制閘45與SGD區域的通道區域46，經由閘絕緣膜 48、49與元件分離區域47形成於半導體基板41上。元 件分離區域47的兩側的閘絕緣膜（隧穿氧化膜）48、49的 膜厚可設成同一。 第5 8A圖-第58C圖係說明本實施形態的老化裝置的 動作原理的圖，顯示正常斷開型（自動斷開型）的例子。第 58A圖係對應第57C圖的圖，在η型基板41形成有p +型 擴散層的源極/汲極層42、43以及由ρ +型擴散層構成的控 制閘45。若對控制閘45施加負的高電壓則電子會因電洞 穿隧植入由η +型多晶矽構成的浮閘44。 此電子擴散到SGD區域上的（浮置）閘44，如第58Β 圖所示電洞被拉到M0SFET的通道區域46，形成有通 道，M0SFET導通。植入浮閘44的電子藉由[與實施形態 1 4 一樣]直接穿隧，穿過閘絕緣膜48遺漏到通道區域 -46 - (43) 1244107 46。而且，在預定期間經過後MO SFET成爲斷開。 第58C圖係顯示MOSFET的汲極電流Id的經時變 化。在預定時間經過後成爲斷開係正常斷開型的特徵。 第59A圖·第59C圖係說明本實施形態的其他老化裝 置的動作原理的圖，顯示正常接通型（自動接通型）的例 子。第59A圖係對應第57C圖的圖，在η型基板41形成 有η +型擴散層的源極/汲極層42、43以及由ρ +擴散層構 成的控制閘4 5。若對控制閘4 5施加負的高電壓則電子會 因電洞穿隧植入由η +型多晶矽構成的浮閘44。 此電子擴散到SGD區域上的（浮置）閘44，如第59Β 圖所示電洞被拉到MOSFET的通道區域46，MOSFET成 爲非導通（斷開）。植入浮閘44的電子藉由[與實施形態14 一樣]直接穿隧，穿過閘絕緣膜48遺漏到通道區域46。 而且，在預定期間經過後MOSFET成爲接通。 第59C圖係顯示MOSFET的汲極電流ID的經時變 化。在預定時間經過後成爲接通係正常接通型的特徵。 第60A圖-第60C圖係說明本實施形態的再其他老化 裝置的動作原理的圖，顯示正常接通型的例子。第60A 圖係對應第57C圖的圖，在p型基板41形成有p +型擴散 層的源極/汲極層42、43以及由n +擴散層構成的控制閘 4 5。若對控制閘4 5施加正的高電壓則電洞會因電洞穿隧 植入由P +型多晶矽構成的浮閘44。 此電洞擴散到S G D區域上的（浮置）閘4 4 ’如第6 0 B 圖所示電子被拉到MOSFET的通道區域46，MOSFET成 -47- (44) 1244107 爲非導通（斷開）。植入浮閘44的電洞與實施形態1 4 一 樣，藉由直接穿隧，穿過閘絕緣膜4 8遺漏到通道區域 46。而且，在預定期間經過後MOSFET成爲接通。 第60C圖係顯示MOSFET的汲極電流ID的經時變 化。在預定時間經過後成爲接通係正常接通型的特徵。 第61 A圖-第6 1C圖係說明本實施形態的再其他老化 裝置的動作原理的圖，顯示正常斷開型的例子。第61A 圖係對應第57C圖的圖，在p型基板41形成有n +型擴散 層的源極/汲極層42、43以及由n +擴散層構成的控制閘 4 5。若對控制閘4 5施加正的高電壓則電洞會因電洞穿隧 植入由P +型多晶矽構成的浮閘44。 此電洞擴散到SGD區域上的（浮置）鬧44’如弟61B 圖所示電子被拉到MOSFET的通道區域46’ MOSFET成 爲導通（接通）。植入浮閘4 4的電洞與實施形態1 4 一樣’ 藉由直接穿隧，穿過閘絕緣膜48遺漏到通道區域46。而 且，在預定期間經過後MOSFET成爲斷開。 第61C圖係顯示MOSFET的汲極電流Id的經時變 化。在預定時間經過後成爲斷開係正常接通型的特徵。 (實施形態31) 第62A圖是與實施形態31有關的老化裝置的頂視 圖，第62B圖是沿著第62A圖的62B-62B線的剖面圖。 沿著A-A’線的剖面圖因與第57C圖相同故省略。 本實施形態爲實施形態 30的變形例，爲以 -48- (45) 1244107 STI(Shallow T r e n c h I s ο 1 a t i ο η :淺渠溝隔離）形成元件 區域4 7的例子。其他與實施形態3 0相同，故詳細說 略。 (實施形態32) 第 63A圖是與實施形態32有關的老化裝置的 圖，第63B圖是沿著第63A圖的63B-63B線的剖面 沿著A-A’線的剖面圖因與第57B圖相同故省略。 本實施形態爲實施形態3 0的變形例，浮閘 44!、442係在控制閘45之上與SGD區域的通道區J 分別以多晶矽形成，兩個浮閘電極4 4 !、4 4 2係以金 線50連接。即使是這種構成，由控制閘45植入的電 電洞因由浮閘4叫經由金屬配線50擴散到浮閘442， 進行與實施形態3 0同樣的動作。 (實施形態33) 第 6 4 A圖是與實施形態3 3有關的老化裝置的 圖，第64B圖是沿著第64A圖的64B-64B線的剖面 沿著A-A’線的剖面圖因與第57B圖相同故省略。 本實施形態爲取代利用實施形態32的LOCOS構 元件分離區域47成STI。即使是這種構成也能進行 施形態3 0同樣的動作。 (實施形態34) 分離 明省 頂視 圖， 電極 t 46 屬配 子或 故可 頂視 圖。 成的 與實 (46) 1244107 第6 5 A圖是與實施形態3 4有關的老化裝置的頂視 圖，第65B圖是沿著第65A圖的65B-65B線的剖面圖。 在本實施形態中，藉由利用LOCOS或STI(在第65B圖中 爲STI)的元件分離區域47電性分離控制閘45與源極/汲 極擴散層42、43之間。而且在控制閘45與源極/汲極擴 散層42、43之上分別形成有由多晶矽構成的浮閘電極 4 4 i、4 4 2，此兩個浮閘電極4 4 i、4 4 2係以金屬配線5 0連 接。 與實施形態33不同的點爲配置控制閘45於MOSFET 的通道46的方向。如此，若使用金屬配線50的話，電性 分離的控制閘45與源極/汲極42、43的佈局可自由地決 定。 而且，元件分離區域47的兩側的閘絕緣膜（隧穿氧化 膜）4 8、49的膜厚可作成同一。動作原理與實施形態30 相同。 其次，針對適用於實施形態8〜13的老化裝置（經時變 化裝置）或經時變化電路塊來說明。 (實施形態3 5 ) 本貫施形態如第 66圖所示爲使用 of grounded gate MOSFET(以下稱爲GGMOS)的實施形態8的具體的電路構 成例。使構成老化裝置3X的M0SFET61成爲正常接通型 而調整閘絕緣膜或基板側雜質濃度或閘極材料的功函數 (work function)。在電荷儲存閘極 62與之前所述的實施 -50- (47) 1244107 形態一樣，在經時變化開始時儲存有過剩電子，藉由此過 剩電子MOSFET61成爲斷開狀態。 此外，過剩電子· ·的植入方法可適用藉由之前所述的 pn接合、pnp接合、n + nn +接合、p + pp +接合、npn接合、 肯特基接合、單閘極（single gate)或疊層閘極型MOS電晶 體的任一個植入前述閘極的方法。而且，使用浮閘的情 形，可由包圍浮閘的絕緣材的一部分使用FN隧穿植入電 子。 在電荷儲存閘極62連接有pn二極體63。若預定時 間經過的話，藉由連接於η型的電荷儲存閘極62的pn接 合63的擴散電流，過剩電子被放電於地線（GND)。據 此，因MOSFET61移行到接通狀態，故訊號線的電位被 位準固定（clamp)於接地電位，訊號無法在訊號線與內部 電路之間傳播。此情形取代接地電位，用以連接於其他訊 號線或電源線的電位也可以。 在第67圖顯示使用GGMOS的本實施形態的老化裝 置的構造的通道長方向的剖面圖。每一個老化裝置係以利 用STI的元件分離絕緣區域66與其他區域電性分離。訊 號線7係連接於汲極區域64。 對於對電荷儲存用閘極62植入電子，例如對訊號線 7施加寫入用的高電壓，在汲極64的n +區域與p-well68 的接合使碰撞離子產生。將此時生成的二次電子植入電荷 儲存用閘極62。 若電子被植入電荷儲存用閘極62，則老化裝置3X成 -51 - 1244107 (48) 爲斷開狀態。在此狀態下，訊號在I/O端子5與內部電路 6之間傳播。若電荷儲存閘極6 2中的電子被放電的話， 訊號線7的電位被位準固定（clamp)於接地（GND)(或其他 訊號線或電源線）的電位，訊號無法在訊號線7與內部電 路6之間傳播。 在第68A圖與第68B圖顯示使用GGMOS的本實施形 態的老化裝置的頂視圖與通道寬方向的剖面圖。藉由配設 連接於電荷儲存用閘極62所形成的n+區域的地線 (GND)(或其他訊號線或電源線）側的p +區域67，可作成容 易實現本發明的功能的老化裝置。 在第69A圖與第69B圖顯示與使用GGMOS的本實施 形態的變形例有關的老化裝置的頂視圖與通道寬方向的剖 面圖。藉由電荷儲存用閘極62與p +區域67改變形成pn 接合的部分的面積，調整過剩電子的放電時間。 在本實施形態中雖然利用pn接合63來對過剩電子放 電，但取代pn接合形成使用絕緣體的隧穿接合，藉由隧 穿電流來對過剩電子放電也可以。而且，使用宵特基接合 也可以。 而且，在本實施形態中雖然使用nMOSFET記述自動 接通型的老化裝置3X，惟使用pMOSFET也可以。此情 形，過剩電洞被寫入電荷儲存用閘極62。 (實施形態36) 本實施形態中如第7 〇圖所示顯示第1 0個實施形態 •52- (49) 1244107 (第1 〇圖）的具體的電路構成。斷開型開關8是以 nMOSFET構成，接通型開關9是以ρ Μ Ο S F E T構成，在各 個閘極連接有經時變化電路塊1 〇的輸出線。 經時變化電路塊10係以串聯連接於Vdd與Vss間的 負荷電阻6 8與自動接通型老化裝置3 X構成。即在電荷 儲存閘極過剩電子存在的期間因自動接通型老化裝置3 X 位於斷開狀態，故來自經時變化電路塊1 〇輸出高的電壓 (在圖中記載爲Vdd)。在此狀態下因nMOSFET 8爲接通 狀態，pMOSFET 9爲斷開狀態，故訊號在I/O端子5與第 一內部電路6 !之間傳播。 隨著時間的經過自動接通型老化裝置3 X移行到接通 狀態，經時變化電路塊1 〇的輸出係輸出低的電壓（在圖中 記載爲 Vss)。在此狀態下因nMOSFET 8爲斷開狀態， pMOSFET 9爲接通狀態，故訊號在I/O端子5與第二內部 電路62之間傳播。 第7 1圖係顯示本實施形態的變形例。如第7 0圖所不 的經時變化電路塊1 〇的構成的情形，因藉由負荷電阻6 8 與自動接通型老化裝置3X的通道電阻的電阻分配決定輸 出電壓，故未必成爲Vdd或Vss的電壓位準。 因此，如第71圖所示藉由在自動接通型老化裝置3X 的輸出連接偶數段的反相器（inverte〇69、70以穩定化經 時變化電路塊1〇的輸出於Vdd或Vss° 此外，雖然在實施形態1 2所示的經時變化塊3 6使用 自動斷開型老化裝置’惟此自動斷開型老化裝置例如也能 -53- (50) 1244107 藉由變形第67圖〜第69A圖與第69B圖的裝置來實現。 即對正常斷開型的MOSFET的電荷儲存閘極植入使通道 反轉的過剩載子（carrier)，藉由隨著時間的經過放出過剩 載子來實現。而且，也能使用實施形態1 4至2 9的自動斷 開型老化裝置3。 其次，顯示計算上述實施形態所示的老化裝置由導通 狀態成爲非導通狀態的時間（壽命）的方法。 首先，令保持電荷的閘電極（包含浮閘）的面積爲S， 令其閘電極下的閘絕緣膜的厚度爲Tox，令氧化物的介電 常數爲ε ox。而且，令此閘絕緣膜的臨限電壓（threshold voltage)爲Vth，令來自此閘極的遺漏電流爲lag，則可由 以下的數式計算老化裝置的壽命。 ag εοχ^ Tox ln(Iag(A〇)) 一 — 1η (工ag(〜g)) 其中 Δ〇 = — · Qs, Aag = B〇 ^ox B〇
"SI 2 丨 Vth| B〇 q . NB · Tox2 / εοχ"
Qs爲植入閘電極的電荷所產生的閘電極下的表面電 -54 - (51) 1244107 何松度 € Si爲5夕的介電吊數’ q爲素電荷（eiernentary charge) ’ NB爲基板的雜質濃度。Iag係表式因實施形態而 不同。在連接實施形態1 4以及實施形態！ 5的PN接合於 閘電極的例子中， lag{A{t)) = qAll±^ exp[?-*2^] + 迄 np。+》Pn。) . 竞㈣:'
▽ef f ㈦=夸·〔1 + 朝-1 的公式成立。其中，A爲接合面積，△ (t)爲老化電位 (aging potential)，t 爲時間，ni 爲本徵載子濃度（intrinsic carrier concentration)，r〇爲在空乏層內的載子的壽命， WD爲接合周圍的空乏層寬，kB爲波茲曼常數（Boltzmann constant)，T爲絕對溫度，De爲電子的擴散係數，Le爲電 子的擴散長，np。爲在p型矽內的電子濃度，Dh爲電洞的 擴散係數，Lh爲電洞的擴散長’ Pn。爲在η型矽內的電洞 濃度。 對應實施形態1 6到實施形態1 9的lag是以以下的公 式被給予。
qA τ0 WD exp • Veff(t) 2kBT 》 (2e VLe np〇 + 7^* ?n0 Lh j exr q(Veff(t> - VB) 其中，VB爲基極電壓。 -55- (52) 1244107 使用實施形態2 0以及實施形態2 1的肯特基接合的情 形爲
I ag
A · R · T2 exp i叫 (q * veff(t)'l 一 1 l kBTj 0Xp l kBT J 其中R爲Richardson常數，0 b爲肖特基位障（Schottky barrier)的高度。 對應實施形態22到實施形態25的lag是以以下的公 式被給予。
Iaq(A(t))=生 hcox[(vG - vTH)veff(七)-(Veff(t) )2] 其中 WG爲連接於使電荷保持的閘極的M0SFET的閛極 寬，U爲連接於使電荷保持的閘極的 M0SFET的Μ極 長，// η爲連接於使電荷保持的閘極的MOSFET的邊移率 (mobility)，0^爲連接於使電荷保持的閘極的M0SFET的 閘極電容，VG爲施加於連接於使電荷保持的閘^ @ Μ Ο S F E T的閘極的電壓。 對應實施形態26到實施形態29的lag爲以下的& 式。
Iag(A(t)) = Ai^EE jdE. V(E - ECl) - (E > - (fl(A(t) ) - f2) x D(E) -56- (53) 1244107 其中 mDE爲狀態密度有效質量（density-of-state effective mass)，£C!爲浮閘的傳導帶端，EC2爲控制閘或矽表面的 傳導帶端，f!爲在浮閘的電子的佔有機率（occupation probability)，f2爲在控制閘的電子的佔有機率，D(E)爲能 量E的電子隧穿浮閘與控制閘或矽表面之間的機率。而 且，計算方法揭示於日本特開2002-763 3 8。 以上均記述本實施形態的lag的表式。接著，一例顯 示藉由使用PN接合的lag的壽命（rag)的計算結果。藉 由此計算明瞭對應決定老化裝置的構造的各種參數，rag 如何變化，製造上的條件或系統的性能或依照使用者的要 望等決定最佳的裝置構造。此外，使用其他的lag的計算 因可與此處說明的例子大致一樣地進行，故詳細說明省 略。 第72圖係表示臨限電壓依存性。橫軸顯示臨限値， 縱軸顯不壽命。 如此得知若提高臨限電壓則壽命變短。顯示使用半導 體基板或多晶矽的雜質濃度，適合在由數週間到數個月間 調節壽命。 第73圖係顯示閘絕緣膜的膜厚依存性。橫軸顯示閘 絕緣膜的厚度，縱軸顯示壽命。 如此若增加閘絕緣膜的厚度則臨限電壓値變高，結果 壽命變短。因在1 Onm以上膜厚依存性變弱，故使用膜厚 依存性以數個月單位進行壽命的調整時有利。 -57- (54) 1244107 第74圖係顯示依存性對PN接合的接合面積，橫軸 顯示PN接合的接合面積，縱軸顯示壽命。 如此得知若接合面積變大則遺漏電流增大，壽命縮 短。雖然也與閘極面積有關，惟大體上對由數個月到數年 的壽命調整適當。 第75圖係顯示PN接合的雜質濃度依存性。橫軸是 以對數顯示接合的受體（acceptor)濃度，縱軸顯示壽命。 如此施體（donor)或受體都具有越高濃度壽命越長的 傾向。對於壽命的調整，在圖中使用斜率較低的區域爲有 利。例如若施體濃度爲lxl〇16crtT3，則可設計在受體濃度 爲1 X 1 0 17 c πΓ3以上的地方誤差少的壽命。 而且’壽命如在第74圖也能看到的，與接合面積成 比例而變短。若與此性質一起倂用的話，可在小的誤差的 範圍自由地調整壽命。 如果依照以上說明的實施形態·，在預定的時間經過 後，藉由中介存在於或連接於第一以及第二功能塊間的訊 號線的半導體定時開關，可切斷或連接第一以及第二功能 塊之間，可對藉由合倂兩個功能而得到的所希望的功能設 定有效期限。而且，預定時間經過後’可切換可由I/O端 子利用的內部電路的資訊或功能。 半導體定時開關的壽命藉由調整電荷對M0S構造的 植入時間、閘極體積、接合面積、接合部的雜質濃度、絕 緣膜厚、通道面積、延伸區域等可設定正確的動作壽命。 而且，因以裝置的構造參數決定的壽命僅在設計以及初期 -58- (55) 1244107 的電荷植入時可設定’故可提供可防止壽命被竄改的可利 用附有有效期限功能之裝置。 在上述可利用附有有效期限功能之裝置中，第一功能 塊係儲存被編碼的代碼鍵的記憶體，第二功能塊係解碼代 碼鍵的解碼器，所希望的功能爲被解碼的代碼鍵較佳。 若能廉價地提供如上述的壽命控制技術的話，可搭載 於像微晶片（micro-chip)的無線1C標籤（RFID)。搭載藉由 固體老化裝置有效期限化的代碼鍵的RFID的應用例有無 數個。簡單地說明其中的幾個。 第一例爲應用於輸送系統。一個一個檢查貨櫃中的包 裝有界限，有以恐怖主義爲目的大量毀滅性武器的原料或 違法藥物等混入一般的輸送系統的危險性。因此，爲了確 保輸送系統的安全性，有賦予對所有的輸送用包裝添附 RFID的義務的動向。 但是，在使用正規使用的包裝的' RFID後剝下，不正 地更新竄改後的內部資訊，再利用在技術上並不那麼難， 需賦予使用後RFID的回收義務。即使稍微的RFID由此 回收作業洩漏，若此被交到恐怖主義者的手則會成爲大的 社會不安的種。而且，回收需多餘的成本。因此，以固體 老化裝置使記錄於標籤的代碼鍵有效期限化的話，可省下 回收的勞力可無損於安全性而實現成本降低。 第二例爲應用於具有消費期限的商品。有對生鮮食品 的包裝添附RFID以確保測定器精度可靠性（traceability) 的動向’竄改標籤或重塗或交換包裝的話其效果會減半。 -59- (56) 1244107 因此’需藉由固體老化裝置使公的機關所一元管 代碼鍵有效期限化。若不在消費期限內流通的話 RFID的代碼鍵無法讀取，消費者藉由埋入行動 感測器可得知商品是否在消費期限內（OK?)。 第三例爲應用於品牌價値維持。有廉售消費 的口紅或香水等的店，製造商若降低品牌商品的 發生無法維持銷售額的狀況。消費者不太意識到 有消費期限。與第二例子一樣，若藉由固體老化 載於RFID的代碼鍵有效期限化，則購買添附該 品牌化妝品而瞭若指掌時，可對行動電話自動地 期限到期。據此，對消費者可告知這種商品也 限。 第四例爲夾入藉由固體老化裝置有效期限化 的印章。若使用此印章的話，即使無高價的1C 由貼附此印章，可對會員證或入場卷等設定有效 情形一般的消費者（個人商店、學校、職場、： 友、社團等）可輕易地發行附有有效期限的認證 應用於投票用紙或公文書的例子也會出現吧。如 組合固體老化裝置與RFID，無數的應用例會出現 固體老化裝置的應用例可大致區分爲兩個。 電池的電子定時器，搭載於系統LSI有希望。另 有有效期限的代碼鍵，搭載於RFID有希望。對 器的應用例於後述。 而且，本實施例中的半導體定時開關係具備 理散發的 ，搭載於 電話等的 期限到期 價格則會 這種商品 裝置使搭 RFID 的 通知消費 有消費期 :的 RFID 卡等僅藉 期限。此 家庭、朋 。而且， 此，藉由 〇 一個爲無 一個爲附 電子定時 在半導體 -60- (57) 1244107 層內分離而形成的源極區域以及汲極區域’與形成於源極 區域以及汲極區域間的通道區域上的閘極’第一功能塊連 接於源極區域以及汲極區域的一方，第二功能塊連接於源 極區域以及汲極區域的他方，即令源極區域以及汲極區域 爲開關的連接端較佳。 而且，半導體定時開關藉由對閘極預先供給有電荷使 源極區域以及汲極區域間成爲導通狀態，電荷由閘極隨著 時間的經過而脫離，在預定的時間經過後源極區域以及汲 極區域間成爲非導通狀態較佳。 或者，半導體定時開關藉由對前述閘極預先供給有電 荷使源極區域以及汲極區域間成爲非導通狀態，電荷由閘 極隨著時間的經過而脫離，使在預定的時間經過後源極區 域以及汲極區域間成爲導通狀態也可以。 而且，經由ρη接合、pnp接合、n + nn +接合、p + pp +接 合、npn接合、肯特基接合的任一個對閘極植入電荷較 佳。 而且，半導體定時開關的閘極係 pn接合、pnp接 合、n + nn +接合、p + pp +接合、npn接合或肖特基接合對半 導體層疊層於垂直方向較佳。 而且，半導體定時開關具備在半導體層內分離而形成 的源極區域以及汲極區域，與形成於源極區域以及汲極區 域間的通道區域上的浮閘，與形成於浮閘附近的控制閘， 第一功能塊連接於源極區域以及汲極區域的一方，第二功 能塊連接於源極區域以及汲極區域的他方較佳。 -61 - (58) 1244107 而且，定時開關藉由對浮閘預先供給有電荷使源極區 域以及汲極區域間成爲導通狀態或非導通狀態，電荷由前 述浮閘隨著時間的經過而脫離，隨著時間的經過源極區域 以及汲極區域間成爲非導通狀態或導通狀態較佳。 而且，由浮閘到源極區域、汲極區域、通道區域或控 制閘的至少一個電荷脫離較佳。 而且，使用浮閘的情形，由包圍浮閘的絕緣材的一部 分使用FN隧穿而植入較佳。 而且，在浮閘的側面附近形成有側面電極，由浮閘到 前述側面閘極電荷脫離較佳。 在到此爲止所述的實施形態中，主要由系統的觀點說 明可利用附有有效期限功能之裝置其構成。在之後的實施 形態中提供可抑制不良位元的混入或老化裝置的構造參數 (隧穿絕緣膜厚、雜質濃度、接合面積、閘極端形狀等）的 製造誤差給予老化裝置的壽命影響，可提高電子壽命的控 制性的半導體積體電路的實施形態。 • 如果依照後述的實施形態，藉由並聯連接複數個經時 變化裝置（老化裝置）而不是單一的經時變化裝置，壽命長 的胞（cell)(其中去除最長的壽命）係決定經時變化電路的 壽命而設計，可抑制像使用單一的老化裝置的情形的誤 差，而且可防止不良位元所造成的誤差。 因此，可抑制不良位元的混入或老化裝置的構造參數 的製造誤差給予老化裝置壽命的影響，可提高電子定時器 時間的控制性。 -62- (59) 1244107 因此，取代上述所有的實施形態中的老化裝置，若使 用後述的經時變化電路的話，可得到更好的控制性。 針對老化裝置已經說明完具體的實施形態，惟在說明 後續的實施形態前，針對老化裝置進行總括。 第76圖是顯示老化裝置的基本構成圖。老化裝置的 中心部爲經時變化的功能區域1 1 1與感測此經時變化的經 時變化感測部1 1 2。在經時變化感測部1 1 2由輸入部 (input part)113輸入輸入訊號，依照此輸入訊號由輸出部 (output part)114輸出輸出訊號。在積體電路中此經時變 化的功能區域係在與電源切斷的狀態下使用伴隨著遺漏現 象的電荷儲存層較佳。而且，感測部以將場效變換成電阻 的通道等較佳。 第77圖是實現此老化裝置的基本構成的第一具體例 (相當於前述的第41圖等）。在Si基板120的表面部分源 極區域1 2 1與汲極區域1 22係分離配設，在源極區域1 2 1 與汲極區域122之間的通道123上隔著隧穿絕緣膜（第一 閘絕緣膜）1 24形成有浮閘125。在其上夾著絕緣膜（第二 閘絕緣膜）1 2 6形成有控制閘1 2 7。在源極區域1 2 1以及汲 極區域122分別配設有源電極（source elecU〇de)128與汲 電極（drain electrode)129 。 此構成基本上與兩層閘極構造的EEPR0M —樣，惟 與一般的記憶胞比較，隧穿絕緣膜1 24的膜厚變薄。具體 上相對於一般的記憶胞的隧穿絕緣膜的膜厚約1 〇nm左 右，老化裝置所使用的記憶胞的隧穿絕緣膜約薄到 -63- (60) 1244107 1 〜6 n m。 其中，經時變化的功能區域係浮閘1 2 5所 變化感測部係通道1 2 3所對應，輸入部係源電極 電極1 2 9所對應，輸入訊號係源極區域1 2 1與 122之間的電位差所對應，輸出部係汲電極129 輸出訊號係汲極電流所對應。 第78 A圖-第7 8F圖係說明以第77圖所示的 有當作老化裝置的功能的圖。例子爲源極以及汲 型擴散層，基板係以η型Si。前處理係由控制 界面與浮閘之間施加高電場，電子藉由FN隧穿 入浮閘。此時，基板界面反轉電洞集中，如第 基板界面形成有通道。 由此狀態隨著時間的經過，浮閘的電子直接 板界面，使通道電場減少。本來因這種直接隧穿 電場的減少因電子的電荷小而連續地進行，惟爲 簡單起見，若令在時刻t!不連續地發生電場的 如第7 8 B圖、第7 8 C圖的圖所示，以汲極電流 出訊號的時間變化變成不連續。 然後，如第7 8D圖所示在時刻t2直接隧 生，成爲像第78E圖的狀態。再者，在時刻t3 發生的話，如第78F圖所示植入浮閘的電子全脫 消失在時刻t3以後，輸出訊號不流動。在此例 化裝置的壽命係指儲存的電荷脫離的壽命。因此 接通型老化裝置中輸出訊號增大的時間也能稱爲 f應，經時 1 2 8與汲 •汲極區域 所對應， f具體例具 極係以P 閘對基板 由通道植 78 A圖在 隧穿於基 所造成的 了使說明 減少，則 顯現的輸 穿再度發 直接隧穿 離，通道 子中，老 ，在正常 壽命。 -64 - (61) 1244107 此說明如上述，爲了期望說明的簡單而導出不連續的 輸出訊號的時間變化，惟實際上如第79圖所示輸出訊號 的變化係連續。在時刻’ta到tb之間電場的減少發生，最 後通道消失，輸出訊號降低到雜訊位準。老化裝置係時刻 ta到tb之間的利用此經時變化者。而且，即使變換電子 與電洞的角色，或交換η與p也同樣可說明，故詳細省 略。 第80圖是實現老化裝置的基本構成的第二具體例（相 當於前述的第14圖）。在η型Si基板150的表面部ρ +型 源極區域151與p +型汲極區域152係分離配設，在這些 源極區域1 5 1與汲極區域1 5 2之間的通道區域1 5 3上隔著 隧穿絕緣膜1 5 4形成有閘極1 5 5，在其上具有控制遺漏電 流用的ρ η接合1 5 6。在源極區域1 5 1以及汲極區域1 5 2 分別配設有源電極1 5 8與汲電極1 5 9。 其中，經時變化的功能區域係閘極1 5 5與ρη接合 1 5 6所對應，經時變化感測部係通道1 5 3所對應，輸入部 係源電極1 5 8與汲電極1 5 9所對應，輸入訊號係源極區域 1 5 1與汲極區域1 5 2之間的電位差所對應，輸出部係汲電 極1 5 9所對應，輸出訊號係汲極電流所對應。 經時變化的功能的說明若置換直接隧穿成ρη接合的 遺漏電流則因與第一具體例一樣，故省略。而且，即使變 換電子與電洞的角色或交換η與ρ也同樣可說明，故此點 詳細也省略。 第8 1圖是實現老化裝置的基本構成的第三具體例（相 -65- (62) 1244107 當於前述的第33圖）。與第80圖所示的第二具體例不同 者爲取代pn接合1 5 6 ’設置肖特基接合1 5 7。此情形，經 時變化的功能區域係閘極1 5 5與肖特基接合1 5 7所對應。 而且’經時變化的功能的說明若將直接隧穿置換成肯特基 接合的遺漏電流則因與第一具體例一樣，故省略。而且， 即使變換電子與電洞的角色或交換η與p也同樣可說明， 故此點詳細也省略。 據此，在上述任一個老化裝置中，在與電源切斷的狀 態下引起經時變化，限於讀出時與電源連接，感測的輸出 訊號與時間一起變化。以下，說明使用此種老化裝置的半 導體積體電路的實施形態。 (實施形態37) 在如前述第77圖所示的老化裝置中，如第82圖所示 晶片上的隧穿絕緣膜（例如氧化膜）的膜厚（Τ ο X)係考慮爲呈 半値寬（ful】 width at half maximum)的窄的正規分布。若 令此分布函數爲位元數密度（Z(Tox))，則（全位元數）· Ζ(Τοχ) · δ Tox係隧穿氧化膜的膜厚成爲位於[Τοχ· 5 Τοχ/2，Τοχ+ό Τοχ/2]之間的晶片上的全位元數。 如第83圖所示並聯連接具有這種隧穿膜厚分布的Ν 個老化裝置的端子（在此例爲汲極層）。圖中的1 8 1係老化 裝置1 8 1 c並聯連接於老化裝置1 8 1的電路，1 8 2爲源 極，1 8 3爲汲極。此時，全汲極電流ID可用各老化裝置 181的汲極電流Id’的和定義，可寫爲下式（8)。 -66- (63) 1244107
Id = N · 5 dTox · Z (T〇 x ) · ID1 ( To x , r ) ...(8) 其中，r係表示時間的參數。藉由儲存於浮閘的電荷與時 間r 一起脫離，此ID成爲與r 一起降低。如第84圖所示 若爲正常斷開型則可視此ID爲降低到設定爲比全體的汲 極遺漏或雜訊位準還高的位置的參照訊號1〇爲止時的τ 爲全體的壽命τΑ0。此點意味著藉由1〇的設定，去除雜 訊或斷開遺漏的影響。 顯示實現此點的製程於第8 5圖。首先，調整製程得 到所希望的Z(步驟S1)。其次，由裝置模擬或實測求出各 老化裝置的閘極電流（步驟S2)。當然此爲每一膜厚所得到 者。而且，並聯的胞無須一列，例如如第8 6圖所示，擴 張於晶片上的全域而分布也可以。此外，圖中的2 1 0爲晶 片，211爲胞，212係顯示由合算胞211的輸出訊號的電 流讀取某些資訊用的解碼器。據此，藉由設計（design)並 聯的胞的個數（N)或晶片上的排列來決定（步驟S3)。 如此使用數式（8)可預想全體的汲極電流ID。藉由解 開此Id與參照訊號1〇相等的方程式（步驟S4)，可令全體 的壽命r AG爲N、Z、1〇的函數而求出（步驟S5)。 以上雖然說明由晶片內的膜厚分布決定rAG的方 法，惟現實上可考慮在晶片彼此分布的平均値或分散等有 若干不同。此時，若極度降低1〇最長壽命的胞決定全體 的壽命r A G的話，因在分布Z的右側裙部有每一晶片的 -67- (64) 1244107 誤差，故反而在r a G誤差會混入。 相反地，若開發減小可忽視晶片間的分布誤差程 製程，則意味著並聯的老化裝置之中最長壽命者可決 體的壽命Γ A(3。但是，開發無晶片間的誤差的製程很 並非現實。在本實施例中提出不僅晶片內的誤差，晶 的製造誤差也能容許的壽命的決定方法。 具體上，在雜訊位準與參照訊號1〇之間設定預 偏移（offset)，定義老化裝置的輸出訊號ID到達參照 位準1〇爲止的時間爲全體的壽命r AG。如此定義的 比晶片內最大膜厚的壽命（最長壽命）還短。再者，因 壽命係每一晶片有誤差，故即使在最長壽命爲最短的 中，也必須以1〇定義的r AG比該當晶片的最長壽命 來選擇1〇。而且，製程也需每一此晶片的最長壽命的 收斂於一定範圍內而調整。考慮這種事情後設定1〇， 實行第8 5圖所示的製程。 實際的裝置構成如後述的第1 〇 1圖所示，在老化 的並聯電路（老化電路）的後段配設記憶參照訊號1〇的 體，與比較複數個老化裝置的輸出訊號的合算輸出與 訊號1〇的感測電路，由感測電路的比較判定老化電 壽命的話佳。 但是，影響壽命的構造參數不只是隧穿絕緣膜厚 第87圖所示因基板濃度也會影響閘極遺漏現象， 要。而且，得知井、HALO、擴散層、閘極多晶矽等 質濃度也會影響壽命。上述方法係以隧穿絕緣膜厚爲 度的 定全 難， 片間 定的 訊號 Γ A G 最長 晶片 還短 誤差 重新 裝置 記憶 參照 路的 。如 故重 的雜 例來 -68· (65) 1244107 說明，將隧穿絕緣膜厚置換成井、HALO、擴散層、閘極 多晶矽、基板等的雜質濃度也相同。 同樣地置換成閘極面積或閘極端形狀也相同。再者， 上述手法特、別是以胞構造爲非揮發記憶體型的情形爲例來 說明，在MOSFET的閘極連接pn接合或肖特基接合，或 者作入的胞構造也同樣。即成爲接合的雜質濃度或接合面 積等也會給予壽命影響的構造參數，成爲適用上述方法的 對象。而且，單一電子電晶體也一樣。 影響在以上所提出的壽命的構造參數只是應考慮的所 有的構造參數之中的一部分。利用本實施例的手法可變形 成最適合於所對應的構造參數的形而使用。此點在後面說 明的修整（trimming)法也相同。 其次，顯示本實施例可應付不良位元。如第8 8 A圖 與第8 8 B圖所示，考慮串聯連接複數個老化裝置的情形。 此情形若串聯連接的N個胞之中一個壽命到期，則最右 端的汲極電流不會流動，藉由系統判斷全體的壽命已到。 此點與並聯型相反，意味著壽命最短的老化裝置決定全體 的壽命rAG。但是，即使是此N個老化裝置之中一個也 會因某些理由而發生不良，若訊號比本來設定的壽命還早 中斷，則全體的壽命係依照此而提前。 另一方面，在如本實施形態的並聯型中決定全體的壽 命係壽命長的位元的群。即因至少藉由非不良位元者來決 定，故因這種不良位元所造成的壽命的最小化不發生。不 良位元存在的情形僅前述第82圖所示的膜厚度數分布（Z) (66) 1244107 的左側的裙部（壽命短者）擴大。 不良位元的原因一般有很多。決定壽命的構造參數若 注目於隧穿絕緣膜，則可考慮與 SILC(Stress-induced Leakage Current:應力引發遺漏電流）或缺陷等非揮發性記 憶體的不良位元相同的原因。而且，若注目於pn接合或 肖特基接合的話，可考慮陷入（trap)等。藉由使胞並聯， 藉由如上述的簡單的處方箋，可同時應付如此的各種不良 的原因。 對於實現上述處方箋，必須增加位元數密度Z可以十 分正規分布近似程度並聯的胞的數N。此N如以下說明爲 20以上。正規分布的妥當性一般以Stirling的公式： Ν! = (2 π )1/2 · Nn+1/2 · e'"(9) 成立的程度來保證。第89圖爲Stirling的公式的左邊與 右邊的相對誤差對自然數η所畫的圖。得知在20以上 Stirling的公式大致成立。 如此如果依照本實施形態，藉由使用如第77圖所示 的老化裝置，可積集化於半導體基板上。可實現無須電池 的電子定時器。而且，此情形藉由並聯連接複數個老化裝 置，以壽命長的胞（但是去除最長壽命）的集團決定壽命而 設計，可去除老化裝置的製造誤差給予壽命的影響。此 時，以合算汲極電流與參照訊號1〇相等的時間定義的老 化電路的壽命比並聯的老化裝置的壽命的平均値還長，比 -70- (67) 1244107 並聯的老化裝置的最長綦命還短。再者，不良位元的影響 也能去除。 (實施形態3 8 ) 以上的說明係以壽命到來的話訊號（Id)消滅的正常斷 開型老化裝置爲例來進行。相反地即使是壽命到來的話訊 號（I D )產生的正常接通型老化裝置，使用本發明也同樣地 可去除不良位元造成的壽命的最小化或製造誤差對壽命的 影饗。 其中’整理正常接通型與正常斷開型的分類於第90 圖。 正常斷開型係電荷被植入閘極前爲斷開狀態。在此處 植入電荷作成接通狀態。藉由遺漏電流，植入閘極的電荷 脫離，輸出訊號（Id)與時間一起減少。在第91A圖的圖顯 不其樣子。表不在時間τ !通道反轉，訊號減少的樣子。 植入閘極若爲pMOSFET型的話爲電子，若爲nMOSFET 型的話爲電洞。此爲實現[以壽命r 1忘記]之功能。 但是，此說明因想定1位元，故藉由通道反轉定義壽 命r 1。實際上爲了避免的誤差，如上述並聯使用複數 個位元。此時，壽命r i是藉由上述方法使用參照訊號1〇 重新決定。 正常接通型係預先在通道擴散雜質，在閘極植入電荷 前馬接通狀態。電荷植入此處，作成斷開狀態。藉由遺漏 胃流，植入閘極的電荷脫離，輸出訊號（Id)與時間一起增 -71 - (68) 1244107 大。在第91B圖的圖顯示其樣子。表示在時間r2通道反 轉，訊號急遽增大的樣子。植入閘極若爲pMOSFET型的 話爲電洞，若爲nMOSFET型的話爲電子。此爲實現[以壽 命r 2記得]之功能。 但是，此說明因想定1位元，故藉由通道反轉定義壽 命r2。實際上爲了避免r2的誤差，如上述並聯使用複數 個位元。此時，壽命r 2是藉由上述方法使用參照訊號1〇 重新決定。 接著，串聯連接正常接通型與正常斷開型看看。例如 在第92圖顯示其剖面圖。圖中的261爲STI，262爲源極 /汲極區域，263爲浮閘，264爲控制閘，26 5爲層間絕緣 膜（interlayer dielectric film)，266 係顯示 A1 配線。 在以中央A1等的配線連接的STI的左側配置壽命r 2 的正常接通型的老化裝置，在右側配置壽命r !的正常斷 開型的老化裝置。如圖所示，在橫跨STI的配線兩裝置係 串聯連接。滿足i 2 < ^ 1的條件時’如弟9 1 C圖所不輸出 訊號的時間變化成爲凸型。 但是，爲了避免在此說明所使用的r !、1： 2的誤差， 實際上如上述藉由並聯的胞與參照訊號1〇的組合決定r i、r2。具體上如第93圖所示，對並聯連接正常接通型 的胞271的電路27 1C決定r 2，對並聯連接正常斷開型的 胞272的電路272C決定Γι，藉由串聯連接兩者來實現。 此外，圖中的271爲正常接通型的胞，272爲正常斷開型 的胞，273爲STI，274爲配線，275爲共通源極，276係 (69) 1244107 顯示共通汲極。 接著，並聯連接正常接通型與正常斷開型看看。基本 構成與前述第83圖一樣，如第94圖所示’正常接通型的 老化裝置2 8 1的N個與正常斷開型的老化裝置2 8 2的Μ 個係並聯連接。由上述並聯與參照訊號決定壽命，分別記 述正常接通型的壽命爲r 2，正常斷開型的壽命爲r !，則 滿足τ !< r 2的條件時，如第9 1 D圖的圖所示輸出訊號的 時間變化成爲凹型。 如此，如果依照本實施形態，當然可得到與實施形態 3 7同樣的功效，藉由組合正常接通型與正常斷開型的老 化裝置，由開始到一定時間經過後ON，ON之後一定時間 經過後OFF，或者可實現其相反的動作。即可設定輸出訊 號的期限或不輸出訊號的期限。 (實施形態39) 其次，針對電子定時器的實現方法說明兩個方法。 電子定時器的第一實現方法如第83圖以及第86圖所 示，利用並聯連接的胞的合算輸出訊號（ID)與時間一起變 化的性質。對於讀取輸出訊號需要使讀出放大器（sense amplifier)動作。僅此時需要連接於電源。不讀取之間因 藉由遺漏電流而植入閘極的電荷慢慢地喪失，故在時刻t! 進行讀取時的輸出訊號I】與在之後時刻t2進行讀取時的 輸出訊號不同。其中ti<t2。 正常斷開型的情形I !比12大，訊號隨著時間減少。 -73- (70) 1244107 相反地，正常接通型的情形I 1比12小，訊號隨著時間增 大。如此，若由每次讀取所觀測的輸出訊號的時間變化測 定時間的話佳。不進行讀取之間因無須電源，故可實現無 須電源的可積集化的電子定時器。 此處應注意者爲即使是正常接通型或正常斷開型也能 使輸出訊號h，12...對應時刻tl5 t2...。具體的方法可考慮 幾個，一例可舉出經驗的方法。例如植入電荷一次後每一 適當的時間測定輸出，記憶對應該時刻的輸出訊號。如 此，可在 12 ·· • 12 I m · • · t m In . ·· t n 的情況製作對應碼。此對應碼相同地也能適用所製造的經 時變化電路或經時變化裝置。其他方法開發高精度的老化 模擬器，計算由m= 1到N對應時刻tm的輸出Im的話佳。 本發明的特徵到底是爲了控制壽命，以由並聯的經時變化 電路組成的構成作爲基本，惟因製造技術的進步，以單體 的經時變化裝置可構成同樣的電子定時器的可能性仍殘 留。 電子定時器的第二實現方法可僅藉由將揭示於日本特 開平1 0-2 6 1 7 8 6號公報的頻率計數器裝置的頻率置換成時 -74- (71) 1244107 間而實現。使用第95圖具體地說明。首先，準備N個具 有壽命τι、Γ2…rn的正常斷開型經時變化電路283。爲 了抑制r !、r 2…r n的每一個的誤差，使用上述並聯方 式與參照訊號1〇。即如第95圖所示的經時變化電路283 是由並聯化的複數個老化裝置構成。 其次，假設滿足^ 1 < ^ 2<^·· < r η。其中，由第一個經 時變化電路2 8 3i到第m個經時變化電路2 8 3 m爲斷開狀 態，由第m + 1個經時變化電路2 8 3 m + !到第N個經時變化 電路2 8 3N爲接通狀態時，此電子定時器係指rm與rm+1 之間的時刻。 這種方法可藉由可積集化的老化裝置首先實現。而 且，老化裝置使用正常接通型的情形，若更換接通與斷開 而考慮的話，上述手法同樣地可適用。 爲了檢測並聯化的老化裝置（經時變化電路2 8 3 )的各 輸出訊號，需要感測電路，惟例如每一經時變化電路配設 感測電路，以比較各個經時變化電路的輸出訊號與相同訊 號位準的話佳。其中，在各感測電路中也能比較使經時變 化電路的各輸出訊號不同的訊號位準。特別是像以N等 份N個經時變化電路的最短壽命與最長壽命的差的時間 間隔計時時刻的情形，嚴密地控制各個經時變化電路的壽 命很難，若調整爲了補正此點而比較的訊號的位準的話 佳。 預先記憶每一個上述經時變化電路所配設的感測電 路、訊號位準的記錄或經時變化電路的輸出訊號與經過時 -75- (72) 1244107 間的對應碼的記憶體係內裝於解碼器2 8 7，上述處理均在 解碼器287之中進行。 而且，電子定時器的最簡便的利用方法爲豎立老化旗 標（aging flag)。此爲以讀出放大器讀取輸出訊號時，藉由 比參照訊號1〇大或小而豎立旗標的話佳。 構成方法如第96圖所示，若使用並聯化的老化裝置 的話佳。圖中的301爲老化裝置，3 0 5爲共通源極，306 爲共通汲極，311爲讀出放大器，312爲韌體（firm ware)， 3 13係顯示CPU。如此，可以無須電池的可積集化的構成 豎立老化旗標。 具體上以讀出放大器3 1 1檢測複數個老化裝置3 0 1的 合算輸出，在合算輸出成爲參照訊號1〇的位準的時點由 讀出放大器311輸出旗標。而且，藉由依照此旗標使韌體 3 12動作，可對CPU3 13告知依照電子定時器的設定時間 的經過。此外，韌體3 1 2未必需要，用以將讀出放大器 3 1 1的輸出直接給予CPU3 1 3也可以。 (實施形態40) 晶片間的製造誤差可預料爲不同批（lot)間的情形比同 一批內還大。即使在同一批內藉由降低參照訊號1〇可控 制，批不同的情形也有不可控制的可能性。 第98A圖係表示晶片間的製造誤差造成的度數分布 對每一位元（電晶體）的汲極電流。第98B圖係表示合算具 有這種分布的位元的汲極電流的時間變化。第9 8 B圖中的 (73) 1244107 虛線係對應在第98A圖的高電流側（右）偏移（shift)的分 布，實線係對應在第9 8 A圖的低電流側（左）偏移的分布。 隨著時間的經過，電流位準減少，虛線與實線接近。若兩 分布的平均値的偏移小的話，藉由充分低地取1〇可控制 壽命，惟當兩分布的平均値的偏移大時，要求高精度的壽 命控制的話必須降低1〇到雜訊位準，成爲不可實現。 爲了通過這種嚴格的條件，需更進一步的工夫，由壽 命演算的對象刪除不要的位元（電晶體）的修整之槪念被導 入。使用第99A圖與第99B圖說明修整的想法。第99A 圖係顯示汲極電流與位元數的關係圖，第99B圖係擴大第 99A圖的一部分而顯示的圖。 首先，僅合算對應以兩者的平均値包圍的部分的位元 的汲極電流。此時，若假定汲極電流的誤差的原因僅爲穿 隧絕緣膜厚，則修整後的汲極電流爲最低左側的邊緣係對 應厚膜邊緣。相反地，右側對應薄膜邊緣。在厚膜邊緣附 近具有平均値的分布爲實線，在薄膜邊緣附近具有平均値 的分布爲虛線。 其中厚膜邊緣係意味著穿隧絕緣膜厚厚的邊緣，薄膜 邊緣係意味著穿隧絕緣膜厚薄的邊緣。 第100A圖與第100B圖係比較修整前後的合算汲極 電流的時間變化的圖。第100A圖係修整前，第100B圖 係顯示修整後。修整後因削掉高汲極電流側的裙部的影響 兩分布其初期電流位準都降低。隨著時間的經過由薄膜邊 緣電流先不流動，合算汲極電流急遽減少。此減少的斜率 -77- (74) 1244107 因與在薄膜邊緣的位元數成比例，故虛線較爲急峻。因 此，此減少開始後薄膜邊緣側的分布與厚膜邊緣側的分布 的合算電流位準逆轉。 這種逆轉因在修整前電流不降低到雜訊位準程度的話 不發生，故現實上考慮爲幾乎不發生也無影響。而且，在 修整前電流位準的減少緩慢地開始係位元數少的薄膜側的 裙部的壽命到期爲原因。再者，若時間經過的話，厚膜邊 緣成爲壽命到期，兩分布其合算汲極電流都一口氣降低到 雜訊位準。若以此作爲全體的壽命到期而定義的話，可更 正確地控制每一分布的誤差。此時，參照訊號1〇若設定 比在厚膜邊緣的虛線的合算電流位準（IA乘以在厚膜邊緣 的虛線分布的位元數）低，比雜訊位準高的話佳。 顯示安裝這種修整於並聯化電路之中的方法於第1 0 1 圖。以圖中的一點鏈線包圍的部分爲修整電路3 5 0。另一 方面，以虛線圓包圍的部分爲合算電路（adder)3 5 8。在合 算老化裝置的位元前，串聯於快閃記憶體與演算電路。此 外，圖中的351爲老化裝置，351C爲並聯化老化裝置351 的老化電路，3 5 2具有浮閘以及控制閘的兩層閘極構成的 快閃記憶體（修整用電晶體），3 5 3爲演算電路，3 54爲記 憶Ια、IB的記憶體，3 5 5爲感測電路，3 5 6爲記憶參照訊 號1〇的記憶體，3 5 7爲感測電路的輸出部。 此外，演算電路3 5 3具備四個端子，第一端子與修整 用電晶體3 5 2的擴散層電性連接，第二端子與記憶體354 電性連接，第三端子與合算電路連接，第四端子與修整用 -78« (75) 1244107 電晶體3 5 2的控制閘電性連接。 首先，對快閃記億體3 5 2植入電荷，作成接通狀態。 實際上，作成接通狀態的方法係因此快閃記憶體爲正常接 通型或正常斷開型或者源極/汲極區域是否爲η型或p型 而不同，依照其型植入電荷（電子或電洞），或者放出而實 現。其中，簡單起見僅使用[植入電荷成爲接通狀態]的情 形來說明，惟即使是[放出電荷成爲接通狀態]的情形本發 明的本質也不變。當然，此快閃記憶體的電荷保持特性必 須遠比老化裝置的壽命還長。 接著，使用此演算電路3 5 3對老化裝置3 5 1施加汲極 電壓。以演算電路3 5 3感測該汲極電流，比較預先設定的 電流位準ΙΑ、ΙΒ。此ΙΑ、ΙΒ係分別爲第99Β圖所示的厚 膜邊緣與薄膜邊緣的電流位準。其中若不在所感測的汲極 電流ΙΑ與ΙΒ之間的話，對快閃記憶體3 5 2的控制閘施加 電壓變更成斷開狀態。如此，作成無法合算該當位元。如 此，藉由快閃記憶體的臨限値的重寫，實行修整。 另一方面，此處若所感測的汲極電流位於ΙΑ與ΙΒ之 間的話，維持原樣進行合算。以第1 0 1圖右側的感測電路 3 5 5感測合算的値，比較記憶於記憶體3 5 6的參照訊號 I 〇 0 將此修整結果的資訊記憶於重新準備的記億體（磁性 記憶體、MRAM、非揮發性記憶體、ROM等），之後在讀 出合算電流時用以參照此資訊的話，修整用電晶體的臨限 値的重寫未必需要。而且，此記憶體用以內裝於修整電路 -79- (76) 1244107 內的演算電路或可存取而配置較佳。此時，修整用電晶體 也能以通常的MOSFET或雙載子電晶體代用。 顯示內裝記憶修整結果的記憶體的情形的電路圖於第 102圖（但是，在第102圖中記憶修整結果的記億體未圖 示），與第101圖比較，僅快閃記憶體3 5 2取代成通常的 MOSFET3 62，其他在外觀上完全一樣。顯示可存取記憶 修整結果的記憶體3 6 3而配置的電路圖於第1 〇 3圖。而 且，以雙載子電晶體3 62 ’代用修整用電晶體的情形，如 第104A圖與第104B圖所示，連接射極（E)與集極（C)於老 化裝置351的輸出端子以及演算電路353的第一端子，連 接基極（B)於演算電路3 5 3的第二端子較佳。當然使射極 與集極相反也可以。 而且，取代重寫臨限値，即使切斷修整電路3 5 0內的 演算電路3 5 3的電性連接也能得到同樣的功效。切斷之處 主要有三個位置。第一切斷位置如第1 05圖所示係修整用 電晶體3 62的閘極（雙載子電晶體的情形爲基極）與演算電 路3 5 3的第四端子之間的連接。此外，切斷位置以電阻 365標記。在第106圖〜第107圖中也一樣。 第二切斷位置如第106圖所示係修整用電晶體3 62的 輸出端子（雙載子電晶體的情形爲射極或集極）與演算電路 3 5 3的第一端子之間的切斷。 第三切斷位置如第107圖所示係到合算演算電路353 的第三端子與輸出的合算電路爲止之間。前述三個切斷位 置之中任一個都可以，且兩個也可以，再者三個也可以。 -80- (77) 1244107 在第107圖中與其他電路圖（第101圖〜第103、1〇5、ι〇6 圖）一樣，單純並聯的部分構成合算電路。 右以虛線圓包圍被切斷的電阻365的話，以第1〇5圖 〜第107圖所示的切斷爲僅圖面上最上面的演算電路 353，惟實際上關於圖面上的哪一演算電路353被切斷或 關於其被切斷的演算電路3 5 3的個數係依照修整結果而決 定。 而且，對於這些切斷可使用電子遷移（electron migration)或在出貨前以雷射燒斷的方法。對於電子遷移 可使用一時地流過大電流燒斷導線的周知的方法，惟此情 形在第105圖〜第107圖中電阻3 65使用極細線較佳。 而且，切斷導線的方法的情形也能省略修整用電晶 體。此情形切斷位置如第1 0 8圖所示爲兩個位置。實際切 斷的爲任一方均可，且爲兩方也可以。 而且，如第109圖所示老化裝置' 351的擴散層3 72與 修整用電晶體3 5 2的擴散層3 72分別共有較佳。而且，老 化裝置3 5 1與修整用電晶體3 5 2的兩者使用快閃記憶體型 的兩層閘極電晶體的情形，老化裝置3 5 1的穿隧絕緣膜 3 74比修整用電晶體3 5 2的穿隧絕緣膜3 84的膜厚還小較 佳。此外，在第109圖中，370爲半導體基板，在老化裝 廪35 1中371爲其他擴散層，3 75爲浮閘，3 76爲閘極間 絕緣膜，3 77爲控制閘，在修整電晶體3 52中3 82爲其他 擴散層，3 8 5爲浮閘，3 8 6爲閘極間絕緣膜’ 3 8 7爲控制 閘。 -81 - 1244107 (78) 而且，Ια與IB未必需要爲各個分布的平均値，只要 本發明的功效所得到的，依照需要調整U與I b可控制經 時變化特性。特別是被修整的合算汲極電流一口氣降低到 雜訊位準的時間即老化電路的壽命可使用Ια進行調整。 此時，可使並聯老化電路的壽命比並聯的老化裝置的壽命 的平均値速短。此點也是修整的功效之一。 對使用修整的壽命控制重要的爲厚膜邊緣，薄膜邊緣 未必需要。在以下，針對省略薄膜邊緣的修整的方法使用 圖面來說明。 首先，在第1 10Α圖與第1 10Β圖顯示忽視薄膜邊緣 的修整的槪念。第1 1 0 Α圖是顯示度數分布對每一位元的 汲極電流，第 Η0Β圖係擴大第110A圖的一部分而顯 示。令在左側平均値偏移的分布（實線）的平均値之處爲厚 膜邊緣，以虛線顯示在右側平均値偏移的分布。 顯示比較此情形的修整前後中的'合算汲極電流的時間 變化的結果於第1 1 1 A圖與第11 1 B圖。第1 1 1 A圖係修整 前，第 Π 1 B圖係修整後。因無薄膜邊緣，故高電流側的 裙部被合算，初期電流位準與修整前幾乎不變。電流位準 的減少隨著時間緩慢地開始，惟此點也是高電流側的裙部 的影響。時間更進一步經過，厚膜邊緣引起壽命到期的瞬 間合算電流一 口氣降低到雜訊位準。此處，像使用薄膜邊 緣時的電流位準的反轉不發生。此時定義全體的壽命到 來。 這種顯示省略薄膜邊緣的修整電路的安裝方法於第 -82- (79) 1244107 1 12圖。在記憶體3 54’除了無IB外與第101圖一樣，針 對動作的詳細說明省略。 再者，與前述第102圖與第103圖一樣，將修整結果 的資訊記憶於重新準備的記憶體（磁性記憶體、MR AM、 非揮發性記憶體、ROM等），之後在讀出合算電流時用以 參照此資訊的話，修整用電晶體的臨限値的重寫未必需 要。而且，此記憶體用以內裝於修整電路內的演算電路或 可存取而配置較佳。此時，修整用電晶體也能以通常的 MOSFET或雙載子電晶體代用。 而且，取代重寫臨限値，如第105圖〜第107圖即使 切斷修整用電晶體與修整電路內的演算電路的電性連接也 能得到同樣的功效。對於此切斷可使用電子遷移或在出貨 前以雷射燒斷的方法。而且，使用此切斷的情形如第108 圖所示，也能省略修整用電晶體。 顯示內裝記憶修整結果的記憶體的情形的電路圖於第 1 1 3圖。與第1 1 2圖比較，僅快閃記憶體3 5 2取代成通常 的 MOSFET3 62，其他在外觀上完全一樣。而且，與第 102圖比較，僅由記憶體 3 54刪除Ib變更成記憶體 3 5 4 ’。因此，與由第1 0 3、1 0 5圖〜第1 〇 7圖所對應的記憶 體（3 5 4)去除IB者相同的實施例係可能。而且，針對每一 個也能使用第104A圖與第104B圖所示的雙載子電晶 體。關於這些因說明重複故省略。 最後敘述針對調整參照訊號1〇以及厚膜邊緣IA、薄 膜邊緣IB的方法（調整（tuning)法）。在以下以1〇爲例來敘 -83- (80) 1244107 述，惟IA、IB也一樣。第1 14圖顯示其構成。圖中的41 1 爲老化裝置，4 1 2爲感測電路，4 1 3係顯示記憶體。以感 測電路4 1 2感測輸入訊號，若輸入訊號比10高則輸出1， 比1〇低則輸出〇係1〇的利用方法，如何記憶1〇爲問題。 最簡單者爲使用R〇M，但此點在製造後無法調整。 其中，記憶體4 1 3若使用快閃記憶體則製造後也能調整。 顯示使用快閃記憶體的調整的方法於第1 1 5圖。此爲以植 入浮閘（F G)的電荷量調節通道電阻。當然此快閃記憶體的 電何保持特性必須速比老化裝置的壽命還長。 但是，以此方法因老化裝置採用快閃記憶體型的胞， 故必須分開製作老化裝置的穿隧氧化膜與快閃記憶體的穿 隧氧化膜的兩方，成本比較貴。因此，使用如第116圖所 示的並聯微細線ΙΊ〜rN的方法也實用。首先，使用感測電 路4 1 2施加電壓V的話，被感測電路4 1 2感測的電流I 〇 由以下的公式表示。但是，r!〜:rN係微細線的電阻値。 I〇 = V/ ri+ V/ r2-f...+ V/ rN …（10) 製造後電子遷移或以雷射燒斷細線之中任一條。例如若令 其爲第N條細線，則電流I 〇由以下的公式表示而變化。 I〇 = V/ r】+ V/ r2+…+ V/ γν·ι …⑴） 據此，在製造後可調整1〇。 -84 - (81) 1244107 此外，在製造中調整的方法有使用第11 7圖所示的擴 散層的方法或應用第1 1 8圖所示的閘極箝位的方法。在使 用擴散層的例子（第1 17圖）中以擴散層濃度.進行調整。在 使用閘極箝位的例子（第1 1 8圖）中可以通道電阻進行調 整。 (變形例） 此外，本發明的經時變化電路並非限定於上述實施形 態3 7〜4 0。使用上述老化電路的所有實施形態若有可正確 地控制每一位元的壽命的誤差之製程的話，可將一位元的 老化裝置置換成構成要素而實現。雖然在現狀的製造技術 中極爲困難，但在將來中可實現的可能性仍殘留。 在實施形態1〜40所主張的老化裝置係指僅感測訊號 時與電源連接，除此之外係在與電源切斷的狀態下輸出訊 號使用經時變化的性質，由於此性質而在線外（offline)狀 態下運轉的經時變化裝置，具有這種性質的可積集的半導 體裝置全般。而且，實施形態37〜40係關於控制這種老化 ^置的經時變化特性的誤差的半導體積體電路。 而且，在實施形態37〜40中雖然主要使用正常斷開型 的老化裝置來說明，惟使用正常接通型的老化裝置也能得 到同樣的功效。 而且，在實施形態3 7中雖然並聯連接老化裝置，惟 不限於並聯，如第97A圖與第 97B圖所示地連接也可 能。即串聯連接複數個老化裝置，並聯連接此串聯連接的 -85- (82) 1244107 複數個。在串聯連接部僅爲一個中雖然因不良胞等的影響 而產生誤差，惟藉由並聯連接複數個串聯連接部可抑制誤 差。此時，老化電路·（經時變化電路）的壽命有比構成電路 的老化裝置的壽命的平均値還短的傾向。而且，如此調節 參照訊號1〇較佳。當然也能視串聯部爲一個爲老化裝 置。而且，使用上述修整法的情形，由於IA的調節情況 相反地也能使老化電路的壽命比構成電路的老化裝置的壽 命的平均値還長。 而且，老化裝置的構成並非限於兩層閘極構成的 EEPROM，第80圖與第81圖所示者係不可言喻，若爲在 與電源切斷的狀態下輸出訊號與時間一起變化的裝置則任 何一個均可使用。 如以上所詳述的如果依照實施形態37〜40的半導體積 體電路，藉由並聯連接複數個經時變化裝置（老化裝置）而 不是單一的經時變化裝置，壽命長的胞（其中去除最長的 壽命）係決定經時變化電路的壽命而設計，可抑制像使用 單一的老化裝置的情形的誤差’而且可防止不良位元所造 成的誤差。再者，藉由修整可更提高壽命的控制性，可提 高在線外狀態且無電池的狀態下運轉的電子定時器時間的 控制性。 因此’可抑制不良位兀的混入或老化裝置的構造參數 (隧穿絕緣膜厚、雜質濃度、接合面積、閘極端形狀等）的 製造誤差給予老化裝置的壽命的影響’可提高壽命的控制 性以及電子定時器時間的控制性° -86- (83) 1244107 據此，在實施形態1〜3 6中取代作爲定時開關使用的 老化裝置，使用上述經時變化電路較佳。 在上述半導體積體電路中，當定義經時變化裝置的輸 出訊號到達預定的位準爲止的時間爲經時變化裝置的壽 命，定義經時變化電路的輸出訊號到達參照訊號爲止的時 間爲經時變化電路的壽命時，令前述經時變化電路的壽命 比經時變化裝置的壽命的平均値長而設定參照訊號的位準 較佳。 而且，參照訊號的位準設定爲僅比經時變化電路的輸 出訊號隨著時間的經過成爲最大的値還小預定的偏移量的 値，或者僅比經時變化電路的輸出訊號隨著時間的經過成 爲最小的値還大預定的偏移量的値較佳。 而且，更具備記憶參照訊號的記憶體，藉由調整記憶 於記憶體的參照訊號的位準，控制經時變化電路的壽命較 佳。 而且，經時變化裝置具有在與電源切斷的狀態下伴隨 著遺漏現象的電荷儲存層較佳。 經時變化裝置串聯連接具有在與電源切斷的狀態下伴 隨著遺漏現象的電荷儲存層的複數個場效裝置也可以。 而且，經時變化電路具備：並聯連接輸出訊號隨著時 間減少的複數個第一經時變化裝置而成的第一次（sub)經 時變化電路；以及並聯連接輸出訊號隨著時間增大的複數 個第二經時變化裝置而成的第二次經時變化電路而成，第 一以及第二次經時變化電路係串聯連接，當定義第一以及 -87- (84) 1244107 第二次經時變化電路的輸出訊號到達參照訊號爲止的時間 爲各個壽命時，第一次經時變化電路的壽命可比第二次經 時變化電路的壽命還長而構成。 經時變化電路具備：並聯連接輸出訊號隨著時間減少 的複數個第一經時變化裝置而成的第一次經時變化電路； 以及並聯連接輸出訊號隨著時間增大的複數個第二經時變 化裝置而成的第二次經時變化電路而成，第一以及第二次 經時變化電路係並聯連接，當定義第一以及第二次經時變 化電路的輸出訊號到達參照訊號爲止的時間爲各個壽命 時，使第一次經時變化電路的壽命比第二次經時變化電路 的壽命還短也可以。 而且，經時變化電路具有複數個次經時變化電路，更 具備預先記憶有複數個次經時變化電路的輸出訊號與經過 時間的對應碼的記憶體區域，感測電路比較複數個次經時 變化電路的輸出訊號與記憶於記憶體區域的對應碼，檢測 經時變化電路的動作經過時間較佳。 而且’經時變化電路具有以合算的輸出訊號到達預定 的位準爲止的時間定義的壽命分別不同的N個次經時變 化電路，感測電路同時比較N個次經時變化電路的各輸 出訊號與參照訊號，檢測動作經過時間較佳。 N個次經時變化電路係每一定時間改變壽命，藉由感 測電路的比較結果，以N等份N個經時變化電路的最短 壽命與最長壽命的差的時間間隔計時時刻也可以。 而且，複數個斷路器的每一個係具有在半導體基板上 -88- (85) 1244107 隔離形成的第一以及第二擴散層，與在第一以及第二擴散 層之間的半導體基板上隔著第一絕緣膜形成的第一閘電 極，與在第一閘電極上隔著第二閘絕緣膜形成的第二鬧電 極，第一擴散層與複數個經時變化裝置所對應的輸出端子 電性連接的兩層閘極構造的修整用電晶體，修整用電晶體 的第二擴散層與複數個演算電路所對應的第一端子電性連 接，修整用電晶體的第二閘電極與複數個演算電路所對應 的第四端子電性連接，複數個演算電路比較透過修整用電 晶體而輸入的前述複數個經時變化裝置的前述輸出訊號， 與記憶於第一記憶體區域的訊號位準，根據比較結果對前 述修整用電晶體的前述第一閘電極進行電荷的植入或放出 較佳。 而且，複數個經時變化裝置的每一個係具有在半導體 基板上隔離形成的第三以及第四擴散層，與在第三以及第 四擴散層之間的前述半導體基板上隔著第三絕緣膜形成的 第三閘電極，與在第三閘電極上隔著第四閘絕緣膜形成的 第四閘電極，複數個經時變化裝置的每一個的第三以及第 四擴散層的一方係與修整用電晶體的第一擴散層共用，複 數個經時變化裝置的每一個的第三閘絕緣膜的膜厚比修整 用電晶體的前述第一閘絕緣膜的膜厚小。 而且，複數個斷路器的每一個係具有在半導體基板上 隔離形成的第一以及第二擴散層，與在第一以及第二擴散 層之間的半導體基板上隔著第一絕緣膜形成的第一閘電 極，與在第一閘電極上隔著第二閘絕緣膜形成的第二閘電 -89 - (86) ^ 1244107 極，第一擴散層與經時變化裝置的輸出端子電性連接的修 整用電晶體，複數個演算電路比較透過修整用電晶體而輸 入的經時變化裝置的輸出訊號，與記憶於第一記憶體區域 的訊號位準，根據比較結果切斷複數個演算電路與前述修 整用電晶體之間的電性連接或複數個演算電路與合算電路 的電性連接較佳。 _ 而且，斷路器爲切斷演算電路的第三端子與前述合算 電路的互連（interconnection)的切斷跡也可以。 φ 而且，更具備記憶演算電路比較輸入演算電路的經時 變化裝置的輸出訊號與記憶於第一記憶體區域的訊號位準 的結果的第三記憶體區域，複數個斷路器的每一個係具有 在半導體基板上隔離形成的第一以及第二擴散層，與在第 一以及第二擴散層之間的半導體基板上隔著第一絕緣膜形 成的第一閘電極，與在第一閘電極上隔著第二閘絕緣膜形 成的第二閘電極，第一擴散層與經時變化裝置的輸出端子 電性連接的修整用電晶體較佳。 φ 而且，當定義複數個經時變化裝置的輸出訊號到達記 憶於第一記憶體區域的預定的訊號位準爲止的時間爲複數 個經時變化裝置的壽命，定義以合算電路合算的輸出到達 記憶於第二記憶體區域的參照訊號的位準爲止的時間爲經 時變化電路的壽命時，藉由調節記憶於第一記憶體區域的 預定的訊號位準，控制經時變化電路的壽命較佳。 而且，構成一個經時變化電路（老化電路）的經時變化 裝置（老化裝置）的型式統一成正常接通型或正常斷開型的 -90- (87) 1244107 任一個較佳。此時，僅以正常接通型經時變化裝置構成的 經時變化電路爲正常接通型經時變化電路，僅以正常斷開 型經時變化裝置構成的經時變化電路爲正常斷開型經時變 化電路。 而且’前述定時開關以前述經時變化電路實現較佳。 而且’隨著製程的進步若能抑制壽命的誤差的話，前述定 時開關以前述經時變化電路裝置實現的可能性仍殘留。 【圖式簡單說明】 第1圖是與本發明的實施形態1有關的可利用附有有 效期限之裝置的槪念圖。 第2圖是與實施形態2有關的可利用附有有效期限之 裝置的槪念圓。 第3圖是與實施形態3有關的可利用附有有效期限之 裝置的槪念圖。 第4圖是與實施形態4有關的可利用附有有效期限之 裝置的槪念圖。 第5圖是與實施形態5有關的可利用附有有效期限之 裝置的槪念_。 第6圖是與實施形態6有關的可利用附有有效期限之 裝置的槪念圖。 第7圖是與實施形態7有關的可利用附有有效期限之 裝置的槪念圖。 第8圖是與實施形態8有關的可利用附有有效期限之 -91 - (88) 1244107 裝置的槪念圖。 第9圖是與實施形態9有關的可利用附有有效期限之 裝置的槪念圖。 第1 〇圖是與實施形態1 〇有關的可利用附有有效期限 之裝置的槪念圖。 第1 1圖是與實施形態1 1有關的可利用附有有效期限 之裝置的槪念圖。 第1 2圖是與實施形態1 2有關的可利用附有有效期限 之裝置的槪念圖。 第1 3圖是與實施形態1 3有關的可利用附有有效期限 之裝置的槪念圖。 第1 4圖是與實施形態1 4有關的老化裝置的模式的剖 面圖以及結線圖。 第1 5圖是說明與實施形態1 4有關的老化裝置的動作 原理的模式的剖面圖以及結線圖。 第1 6圖是說明與實施形態1 4有關的老化裝置的動作 原理的能帶圖。 第1 7圖是說明與實施形態1 4有關的老化裝置的動作 原理的模式的剖面圖以及結線圖。 第1 8圖是說明與實施形態1 4有關的老化裝置的動作 原理的能帶圖。 第1 9圖是顯示與實施形態1 4有關的老化裝置的具體 的構成例的剖面圖以及結線圖。 第20圖是說明與實施形態1 5有關的老化裝置的模式 • 92 - (89) 1244107 的剖面圖以及結線圖。 第2 1圖是說明與實施形態1 5有關的老化裝置的動作 原理的模式的剖面圖以及結線圖。 第22圖是說明與實施形態1 5有關的老化裝置的動作 原理的能帶圖。 第23圖是說明與實施形態1 5有關的老化裝置的動作 原理的模式的剖面圖以及結線圖。 第24圖是說明與實施形態1 5有關的老化裝置的動作 原理的能帶圖。 第25圖是顯示與實施形態15有關的老化裝置的具體 的構成例的剖面圖以及結線圖。 第2 6圖是與實施形態1 6有關的老化裝置的模式的剖 面圖以及結線圖。 第2 7圖是說明與實施形態1 6有關的老化裝置的動作 原理的模式的剖面圖以及結線圖。 第2 8圖是與實施形態1 7有關的老化裝置的模式的剖 面圖以及結線圖。 第29圖是與實施形態1 8有關的老化裝置的模式的剖 面圖以及結線圖。 第3 0圖是與實施形態1 8有關的老化裝置的模式的剖 面圖以及結線圖。 第3 1圖是與實施形態1 9有關的老化裝置的模式的剖 面圖以及結線圖。 第3 2圖是與實施形態1 9有關的老化裝置的模式的剖 -93- (90) 1244107 面圖以及結線圖。 第3 3圖是與實施形態2 0有關的老化裝置的模式的剖 面圖以及結線圖。 第3 4圖是顯示與實施形態2 0有關的老化裝置的具體 的構成例的模式的剖面圖以及結線圖。 第3 5圖是與實施形態2 1有關的老化裝置的模式的剖 面圖以及結線圖。 第36圖是顯示與實施形態21有關的老化裝置的具體 的構成例的模式的剖面圖以及結線圖。 第3 7圖是與實施形態22有關的老化裝置的模式的剖 面圖以及結線圖。 第3 8圖是與實施形態2 3有關的老化裝置的模式的剖 面圖以及結線圖。 第3 9圖是與實施形態24有關的老化裝置的模式的剖 面圖以及結線圖。 第4 0圖是與實施形態2 5有關的老化裝置的模式的剖 面圖以及結線圖。 第4 1圖是與實施形態26有關的老化裝置的模式的剖 面圖以及結線圖。 第42圖是顯示與實施形態26有關的老化裝置的電荷 植入方法的模式的剖面圖以及結線圖。 第43圖是顯示與本發明的實施形態26有關的老化裝 置的其他的電荷植入方法的模式的剖面圖以及結線圖。 第44圖是顯示與實施形態26有關的老化裝置的動作 -94 - (91) 1244107 方法的模式的剖面圖以及結線圖。 第45圖是顯示與實施形態26有關的老化裝置的其他 動作方法的模式的剖面圖以及結線圖。 第46A與46B圖是與實施形態27有關的老化裝置的 模式的斜視圖以及俯視圖。 第4 7圖是顯示與實施形態2 7有關的老化裝置的電荷 植入方法的模式的俯視圖。 第4 8圖是顯示與實施形態2 7有關的老化裝置的動作 方法的模式的俯視圖。 第49圖是與實施形態28有關的老化裝置的模式的剖 面圖以及結線圖。 第5 0圖是顯示與實施形態2 8有關的老化裝置的電荷 植入方法的模式的剖面圖。 第5 1圖是顯示與實施形態2 8有關的老化裝置的其他 電荷植入方法的模式的剖面圖。 第5 2圖是顯示與實施形態2 8有關的老化裝置的動作 方法的模式的剖面圖。 第5 3圖是與實施形態2 9有關的老化裝置的模式的剖 面圖以及結線圖。 第54圖是顯示與實施形態29有關的老化裝置的電荷 植入方法的模式的剖面圖。 第5 5圖是顯示與實施形態2 9有關的老化裝置的其他 電荷植入方法的模式的剖面圖。 第5 6圖是顯示與實施形態29有關的老化裝置的動作 -95- (92) 1244107 方法的模式的剖面圖。 第57A圖是與實施形態30有關的老化裝置的模式的 俯視圖。 第57B圖是沿著第57A圖中的57B-57B線的剖面 圖。 第57C圖是沿著第57A圖中的57C-57C線的剖面 圖。 第58A圖是說明與實施形態30有關的老化裝置的電 荷植入方法用的模式的剖面圖。 第58B圖是說明第58A圖所示的老化裝置的動作原 理用的模式的剖面圖。 第5 8C圖是顯示第58A圖所示的老化裝置所及的壽 命特性圖。 第5 9 A圖是說明與實施形態3 0有關的其他老化裝置 的電荷植入方法用的模式的剖面圖。· 第59B圖是說明第59A圖所示的老化裝置的動作原 理用的模式的剖面圖。 第59C圖是顯示第59A圖所示的老化裝置所及的壽 命特性圖。 第60A圖是說明與實施形態30有關的再其他老化裝 置的電荷植入方法用的模式的剖面圖。 第60B圖是說明第60A圖所示的老化裝置的動作原 理用的模式的剖面圖。 第60C圖是顯示第60A圖所示的老化裝置所及的壽 -96- (93) 1244107 命特性圖。 第6 1 A圖是說明與實施形態3 0有關的再其他老化裝 置的電荷植入方法用的模式的剖面圖。 第6 1 B圖是說明第6 1 A圖所示的老化裝置的動作原 理用的模式的剖面圖。 第6 1 C ®是顯示第6 1 A圖所示的老化裝置所及的壽 命特性圖。 第6 2 A圖是與實施形態3 1有關的老化裝置的模式的 俯視圖。 第62B圖是沿著第62A圖的62B_62B線的剖面圖。 第63A圖是與實施形態32有關的老化裝置的模式的 俯視圖。 第63B圖是沿著第63A圖的63B-6SB線的剖面圖。 第64A圖是與實施形態33有關的老化裝置的模式的 俯視圖。 第64B圖是沿著第64A圖的64B-64B線的剖面圖。 第6 5 A圖是與實施形態3 4有關的老化裝置的模式的 俯視圖。 第6 5 B圖是沿著第6 5 a圖的6 5 B - 6 5 B線的剖面圖。 第66圖是與實施形態35有關的老化裝置的電路圖。 第67圖是與實施形態3 5有關的老化裝置的模式的剖 面圖以及結線圖。 第68A圖是與實施形態35有關的老化裝置的俯視 圖。 -97- (94) 1244107 弟6 8 B圖是沿著第6 8 A圖的6 8 B - 6 8 B線的 第69 A圖是與實施形態3 5的變形例有關 的俯視圖。 第69B圖是沿著第69A圖的69B-69B線的 第7 0圖是與實施形態3 6有關的老化裝置I 第7 1圖是與實施形態3 6的變形例有關的 電路圖。 第72圖是顯示壽命的臨限電壓依存性圖。 第73圖是表示壽命的閘絕緣膜的厚度依存 第74圖是表示壽命的接合面積依存性圖。 第75圖是表示壽命的雜質濃度依存性圖。 第76圖是顯示老化裝置的基本構成圖。 第77圖是顯示實現老化裝置的基本構成 例的圖。 第78A-78F圖是說明第77圖的構成具有 眞的功能用的模式圖。 . 第79圖是顯示第77圖的老化裝置的輸出 變化的圖。 第8 0圖是顯示滿足老化裝置的基本構成 例的圖。 第8 1圖是顯示滿足老化裝置的基本構成 例的圖。 第82圖是顯示膜厚誤差的位元數密度的圖 第83圖是與實施形態37有關的經時變化 剖面圖。 的老化裝置 剖面圖。 的電路圖。 老化裝置的 性圖。 的第一具體 當作老化裝 訊號的經時 的第二具體 的第三具體 〇 電路的模式 -98- (95) 1244107 圖，顯示並聯連接老化裝置的構成。 第84圖是顯示汲極電流特性與壽命的關係圖。 第8 5圖是顯示決定全體的壽命的製程的流程圖。 第8 6圖是顯示分散配置並聯連接的老化裝置的例子 的圖。 第8 7圖是顯示雜質濃度帶給閘極遺漏電流影響的 圖。 第88 A與88B圖是顯示在串聯連接老化裝置的情形 下不良位元支配壽命的圖。 第89圖是顯示Stirling的公式成立的N個値的圖。 第90圖是整理實現[忘記]與[記得]的方法的表。 第 91A-91D圖是顯示各種老化裝置的輸出訊號的 圖。 第92圖是與實施形態3 8有關的經時變化電路的模式 的剖面圖，令僅預定的時間成爲接通狀態而串聯連接正常 接通型的老化裝置與正常斷開型的老化裝置的經時變化電 路的胞剖面。 第93圖是與實施形態3 8有關的其他經時變化電路的 模式的俯視圖，令僅預定的時間成爲接通狀態而分別並聯 連接複數個正常接通型的老化裝置與複數個正常斷開型的 老化裝置後，由上看串聯連接這些元件的經時變化電路的 圖。 第94圖是與實施形態3 8有關的再其他經時變化電路 的模式的俯視圖，由上看僅預定的時間成爲斷開狀態的經 -99- (96) 1244107 時變化電路的圖。 第95圖是顯示依照與實施形態3 9有關的老化裝置的 電子定時器的構成的模式圖。 第96圖是顯示老化旗標的實現方法的圖。 第97A圖是與實施形態37的變形例有關的模式圖， 顯示並聯連接複數個老化裝置的串聯連接的例子圖。 第97B圖是說明藉由第97A圖的構成改善穿隧膜厚 的誤差的影響用的圖。 第98 A與98B圖是顯示因晶片間的製造誤差造成的 度數分布對每一位元的汲極電流，與合算具有這種分布的 位元的汲極電流的時間變化圖。 第99A與99B圖是顯示與實施形態40有關的修整的 槪念圖。 第100A與100B圖是比較修整前後的合算汲極電流 的時間變化而顯示的圖。 第1 〇 1圖是安裝修整電路於並聯化老化電路之中的電 路構成圖。 第102圖是安裝修整電路於並聯化老化電路之中的電 路構成的其他例子圖。 第103圖是顯示藉由第102圖的電路的改良，使之可 存取記憶修整結果的記憶體而配置的例子的圖。 第〗〇4A與104B圖是顯示修整用電晶體使用雙載子 電晶體的例子的圖。 第105圖是顯示藉由第102圖的電路的改良，具備依 -100- (97) 1244107 照修整結果而切斷的保險絲（電阻）的例子的圖。 第106圖是顯不藉由第102圖的電路的改良，具備依 照修整結果而切斷的保險絲（電阻）的其他例子的圖。 第107圖是顯不藉由第102圖的電路的改良，具備依 照修整結果而切斷的保險絲（電阻）的再其他例子的圖。 第108圖是顯示配設修整用的保險絲（電阻）於兩個位 置的例子的圖。 第109圖是顯示共有化老化裝置的擴散層與修整用電 晶體的擴散層的例子的圖。 第110A與11 0B圖是顯示無視薄膜邊緣的修整的槪 念圖。 第1 1 1 A與Π 1 B圖是比較修整前後的合算汲極電流 的時間變化而顯示的圖。 第1 1 2圖是顯示省略薄膜邊緣的修整電路的安裝例的 圖。 第1 1 3圖是顯示省略薄膜邊緣的修整電路的其他安裝 例的圖。 第1 1 4圖是顯示說明參照訊號的利用方法用的電路構 成圖。 第1 1 5圖是顯示使用快閃記憶體的調整的方法圖。 第1 1 6圖是顯示使用並聯微細線的調整的方法圖。 第117圖是顯示使用擴散層的調整的方法圖。 第1 1 8圖是顯示使用閘極箝位電路的調整的方法圖。 第1 1 9圖是顯示穿隧絕緣膜厚誤差給予閘極遺漏電流 -101 - (98) (98)1244107 影響的圖。 [符號說明】 1：記憶體、第一功能塊 1 a、3 5 4、3 5 6 :記憶體 lb: MPU lc:解碼器 2:解碼器、第二功能塊（第一內部電路）、電 3 :半導體定時開關、老化裝置 3a:第一老化裝置、第一半導體定時開關 3b:第二老化裝置、第二半導體定時開關 3 c :第三老化裝置 3X:自動接通型老化裝置
4: LSI 5 :輸入輸出端子 6 :內部電路 7:訊號線 8 :斷開型開關 9 :接通型開關 1 0 :經時變化電路塊 1 1 : η型半導體基板 1 2 :閘絕緣膜 1 3 :閘電極 1 4、1 2 1、1 5 1 :源極區域 -102- (99) (99)1244107 15、64、122、152:汲極區域 16 、 156: pn 接合 17: pup接合 18: n+nn+接合 19: p+pp+接合 20: npn接合 2 1、1 5 7 :肖特基接合
25: nMOSFET
26: pMOSFET 2 7 :浮閘 2 9 :控制閘 3 0 :端部 3 1、1 5 5 :閘極 3 2: ρ η接合 3 5 :第三功能塊（第二內部電路） 3 6 :自動斷開型經時變化電路塊 4 1 :半導體基板 42 ^ 182:源極 4 3、1 8 3 :汲極 44!、442:浮閘電極 4 4、1 2 5 :浮閘 4 5、1 2 7 :控制閘 46 > 153:通道 47:元件分離區域 -103- (100) (100)1244107 4 8 :閘絕緣膜 5 0 :金屬配線
6 1 : MOSFET 62:電荷儲存用閘極 63: pn接合 * 6 6 :元件分離絕緣區域 6 7 : p +區域 6 8 :負荷電阻 鲁 6 9' 70:反相器 1 1 1 :經時變化的功能區域 1 1 2 :經時變化感測部 123:通道 124:隧穿絕緣膜 1 2 8、1 5 8 :源電極 129、159:汲電極 181、 181c、 301、 351:老化裝置 · 2 1 0 :晶片 21 1 :胞
2 1 2 :解碼器 261: STI 262:源極/汲極區域 · 263 > 375:浮閘 2 6 4、3 7 7 ·.控制閘 2 6 5:層間絕緣膜 -104- (101) (101)1244107 2 6 6 : A 1配線 2 8 3 :經時變化電路 3 0 5 :共通源極 3 06:共通汲極 3 1 1 :讀出放大器 3 1 2 :韌體 3 13: CPU 3 5 0 :修整電路 3 5 1 :老化裝置 3 5 1 C :老化電路 3 5 2:修整用電晶體、快閃記憶體 3 5 3 :演算電路 3 5 5 :感測電路 3 5 7:感測電路的輸出部 3 5 8 :合算電路 362’：雙載子電晶體 3 6 5 :電阻 3 74:穿隧絕緣膜 3 76:閘極間絕緣膜 U:厚膜邊緣 IB:薄膜邊緣 I D :汲極電流 1〇:參照訊號 -105-

Claims (1)

12441©^ 第92118626號專利申請案 民國94年3月18日修正 中文申請專利範圍修正本
第一功能塊（1); 第二功能塊（2); 連接該第一功能塊與該第二功能塊之間，可利用藉由 這些功能塊相互存取而產生的所希望的功能之訊號線 (7 );以及 中介存在或連接於該訊號線（7)，第一預定的時間經 過後’該第一功能塊（1)以及該第二功能塊（2)間的該相互 存取貫質上無電力之供給而不可能，或者實質上無電力之 供給而可能的半導體定時開關（3,3 X, 10)。 2、 如申請專利範圍第1項所述之可利用附有有效期 限半導體限時開關功能之裝置，其中該半導體定時開關 (3，3 X，1 0)係該第一預定的時間後，該第一功能塊（1)以及 該第二功能塊（2)間的該相互存取實質上不可能，更進一 步該第二預定的時間經過後，該第一功能塊（丨）以及該第 二功能塊（2)間的該相互存取實質上可能。 3、 如申請專利範圍第1項所述之可利用附有有效期 限半導體限時開關功能之裝置，其中該半導體定時開關 (3，3 X，1 0)係該第一預定的時間後，該第一功能塊（1)以及 該第二功能塊（2)間的該相互存取實質上可能，更進一步 Μ桌一 τ頁疋的時間經過後，該第一功能塊（1)以及該第二 功能塊（2)間的該相互存取實質上不可能。 (2) 1244107 4、如申請專利範圍第1項所述之可利用附有有效期 限半導體限時開關功能之裝置，其中該第二功能塊（2)爲 儲存資訊或功能的第一內部電路（6 i )。 5 '如申請專利範圍第4項所述之可利用附有有效期 限半導體限時開關功能之裝置，其中該第二功能塊（2)除 了該第一內部電路（6i)外更具備N-1個其他內部電路（62-6n)， 關於開關的特性’當定義由接通到斷開的第一開關動 作與由斷開到接通的第二開關動作的任一個爲第一極性， 其他的開關動作爲第二極性時，該半導體定時開關 (3,3乂，10)係由11個第一極性型定時開關（1〇1_1〇心1)與 N-1個第二極性型通常開關與N-1個第一極性型 通常開關（9^9^)構成， 第一個第二極性型通常開關（8 i)係連接於該第一內部 電路（6 1)與該第一功能塊（1)之間， 第η個第二極性型開關（8 n)的一方的端子係連接於第 η個內部電路（6n)(其中η爲自然數）， 第η個第一極性型通常開關（9η)係連接於該第η個第 二極性型通常開關（8η)的他方的端子與第n+l個第二極性 型通常開關（8n + 1)的端子之間， 第η個第一極性型定時開關（1 〇n)係同時驅動該第^ 個第二極性型通常開關（8 η)與該第η個第一極性型通常開 關（9η)， 第Ν-1個第一極性型通常開關（9^)係連接於第Ν-1 (3) 1244107 個第二極性型通常開關（Snu)與第N個內部電路（6n)之 間， 該第一極性型定時開關（l(h-IOn-Ο係由第一到第N-1 依號碼順序動作。 6、 如申請專利範圍第4項所述之可利用附有有效期 限半導體限時開關功能之裝置，其中該第二功能塊除了該 第一內部電路（60外更具備N-1個其他內部電路（62-6N) ’ 該半導體定時開關係由N個自動斷開型定時開關 (36^36》與N-1個自動接通型定時開關（ΙΟ^ΙθΝ-i)構成’ 第一個自動斷開型定時開關（36Q係連接於該第一內 部電路（6!)與該第一功能塊（1)， 第η個自動斷開型定時開關（3 6„)係連接於第η個內 部電路（其中η爲自然數）， 第η個自動接通型定時開關（l〇n)係連接於該第η個 自動斷開型定時開關（36η)與第η+1個自動斷開型定時開 關（36η+1)之間， 該自動斷開型定時開關係由第一到第Ν依 號碼順序動作，該自動接通型定時開關（l(h〜l 0^)係由第 一到第N與該自動斷開型定時開關的序數同步，依號碼 順序動作。 7、 如申請專利範圍第1項所述之可利用附有有效期 限半導體限時開關功能之裝置，其中更具備： 配設於該訊號線（7)的途中的輸入輸出端子（5 ); 該第一功能塊（1)與該半導體定時開關（3,3 X，10)的一 -3- (4) 1244107 方的端子係連接於該輸入輸出端子（5 );以及 連接於該半導體定時開關（3,3 X，10)的他方的端子的第 三功能塊（35)。 8、 如申請專利範圍第7項所述之可利用附有有效期 限半導體限時開關功能之裝置，其中該半導體定時開關 (3,3X，10)包含： 關於開關的特性，當定義由接通到斷開、由斷開到接 通的任一個爲第一極性，其他爲第二極性時，連接於該輸 入輸出端子（5)與該第二功能塊（2)之間的第二極性型通常 開關（8 ); 連接於該輸入輸出端子（5)與該第三功能塊（3 5)之間的 第一極性型開關（9);以及 同時驅動該第二極性型開關（8 )與該第一極性型通常 開關（9)之第一極性型定時開關（10)。 9、 如申請專利範圍第7項所述之可利用附有有效期 限半導體限時開關功能之裝置，其中該半導體定時開關 (3,3X,10)包含： 關於開關的特性，當定義由接通到斷開、由斷開到接 通的任一個爲第一極性，其他爲第二極性時，連接於該輸 入輸出端子（5)與該第二功能塊（2)之間的第二極性型定時 開關（36);以及 連接於該輸入輸出端子（5 )與該第三功能塊（3 5 )之間的 第一極性型定時開關（10)。 1 0、如申請專利範圍第1項所述之可利用附有有效期 -4 - (5) 1244107 限半導體限時開關功能之裝置，其中該半導體定時開關 (3，3 X，1 〇)包含： 在半導體層（1 1)內分離形成的源極區域（1 4)以及汲極 區域（1 5 );以及 絕緣地（insulatively)形成於該源極區域（14)以及該汲 極區域（15)間的通道區域上的閘電極（13,27)， 令該源極區域（I4)以及該汲極區域（15)爲開關的兩個 連接端’其中之一係連接於該第一功能塊，另一個係連接 於第二個該功能塊而成。 1 1、如申請專利範圍第1 〇項所述之可利用附有有效 期限半導體限時開關功能之裝置，其中該半導體定時開關 (3,3X，10)係藉由預先供給電荷給該閘電極（13,27)使該源 極區域（14)以及汲極區域（15)間成爲導通或非導通狀態， 該電荷由該閘電極（13,27)隨著時間的經過而脫離，在該預 定的時間經過後，該源極區域（14)以及該汲極區域（15)間 成爲非導通或導通狀態。 1 2、如申請專利範圍第1 1項所述之可利用附有有效 期限半導體限時開關功能之裝置，其中該電荷係經由自由 pn 接合（16)、pnp 接合（17)、n + nn+接合（18)、p + pp +接合 〇9)、npn接合（20)、肖特基接合（21，22)構成的群選擇的 一個植入該閘電極（1 3,2 7 )，或者由該閘電極（1 3，2 7)遺 漏。 1 3、如申請專利範圍第1 1項所述之可利用附有有效 期限半導體限時開關功能之裝置，其中該閘電極（13,27)被 -5- (6) 1244107 絕緣膜（28)覆蓋，該電荷經由該絕緣材（28)植入該閘電極 (2 7)，或者由該閘電極（2 7)遺漏。 1 4、一種半導體積體電路，包含： 在與電源切斷的狀態下引起經時變化，並聯連接在讀 出時被感測的輸出訊號與時間一起變化的複數個經時變化 裝置（1 8 1,3 0 1,3 5 1，411)而成的經時變化電路 (181c，301c，351c，41 lc);以及 比較該經時變化電路的該輸出訊號與參照訊號（IQ)的 感測電路（3 5 5，4 1 2 )。 1 5、如申請專利範圍第1 4項所述之半導體積體電 路，其中當定義該經時變化裝置（ 1 8 1,3 0 1,3 5 1,4 1 1 )的每一 個該輸出訊號到達預定的位準爲止的時間爲該經時變化裝 置（1 8 1 , 3 0 1 , 3 5 1 5 4 1 1 )的每一個的壽命，定義該經時變化電 路（18 1c，301c，3 5 1c,4 1 lc)的該輸出訊號到達該參照訊號（1〇) 爲止的時間爲該經時變化電路（181c，301c，351c,41 lc)的壽 命時，令該經時變化電路（181(：,3〇1(：，351〇,411(〇的壽命比 該經時變化裝置（1 8 1 , 3 0 1 , 3 5 1，4 1 1)的平均壽命長而設定該 參照訊號（1〇)的位準。 1 6、如申請專利範圍第1 4項所述之半導體積體電 路，其中該參照訊號（I。）的位準係設定爲僅比該經時變化 電路（l8lc,3〇lc，35lc，4l lc)的該輸出訊號隨著時間的經過 成爲最大的値還小預定的偏移量的値，或者僅比該經時變 化電路（1 8 1 c，3 〇 1 c, 3 5 1 c，4 1 1 c)的該輸出訊號隨著時間的經 過成爲最小的値還大該預定的偏移量的値。 -6- (7) 1244107 1 7、如申請專利範圍第1 4項所述之半導體積體電 路，其中更具備記憶該參照訊號（1())的記憶體（3 5 6,4 1 3 )， 藉由調整記憶於該記憶體（3 5 6，4 1 3 )的該參照訊號（I 〇 )的位 準，控制該經時變化電路（181c,301c，351c，41 lc)的壽命。 1 8、如申請專利範圍第1 4項所述之半導體積體電 路，其中該經時變化裝置（1 8 1 , 3 0 1，3 5 1，4 1 1 )具有在與電源 切斷的狀態下伴隨著遺漏現象的電荷儲存層 (125,155,263) 〇 1 9、如申請專利範圍第1 4項所述之半導體積體電 路，其中該經時變化裝置（3 01c)係串聯連接有具有在與電 源切斷的狀態下伴隨著遺漏現象的電荷儲存層 (1 2 5，1 5 5，2 6 3 )的複數個場效裝置（3 〇 1 )而成。 20、如申請專利範圍第1 4項所述之半導體積體電 路’其中該經時變化電路（2 70)具備： 並聯連接該輸出訊號隨著時間減少的複數個第一經時 變化裝置（272)而成的第一次經時變化電路（272c);以及 並聯連接該輸出訊號隨著時間增大的複數個第二經時 變化裝置（271 )而成的第二次經時變化電路（271c)，而成 該第一以及第二次經時變化電路（272c、271c)係串聯 連接，當定義該第一次經時變化電路（2 72 c)的該輸出訊號 到達預定的位準爲止的時間爲該第一次經時變化電路 (2 7 2 c )的壽命，定義該第二次經時變化電路（2 7 1 c)的該輸 出訊號到達預定的位準爲止的時間爲該第二次經時變化電 路（271C)的壽命時，該第一次經時變化電路（272c)的壽命 -7- 1244107 (8) 比該第二次經時變化電路（2 7 1 c)的壽命長。 2 1、如申請專利範圍第1 4項所述之半導體積體電 路，其中該經時變化電路（2 7 0 )具備： 並聯連接該輸出訊號隨著時間減少的複數個第一經時 變化裝置（2 72)而成的第一次經時變化電路（272c);以及 並聯連接該輸出訊號隨著時間增大的複數個第二經時 變化裝置（271)而成的第二次經時變化電路（271c)，而成 該第一以及第二次經時變化電路（272c、27 lc)係並聯 連接，當定義該第一次經時變化電路（2 72 c)的該輸出訊號 到達預定的位準爲止的時間爲該第一次經時變化電路 (2 72c)的壽命，定義該第二次經時變化電路（271c)的該輸 出訊號到達預定的位準爲止的時間爲該第二次經時變化電 路（271c)的壽命時，該第一次經時變化電路（272c)的壽命 比該第二次經時變化電路（2 71c)的壽命短。 22、 如申請專利範圍第14項所述之半導體積體電 路，其中更具備預先記憶有該經時變化電路與經過時間的 對應碼的記憶體區域（413)， 該感測電路（4 1 2)比較該經時變化電路的該輸出訊號 與記憶於該記憶體區域（4 1 3 )的該對應碼，檢測該經時變 化電路（4 1 1 c)的動作經過時間。 23、 如申請專利範圍第14項所述之半導體積體電 路，其中該經時變化電路（4 1 1 c)具有以各該次經時變化電 路合算的輸出訊號到達以各該次經時變化電路準備的預定 的參照訊號爲止的時間定義的壽命分別不同的N個次經 -8- (9) 1244107 時變化電路（283^283^0， 該感測電路（4 1 2 )同時比較該N個次經時變化電路 (2831〜2 831〇的各輸出訊號與該參照訊號（1())，檢測各該次 經時變化電路是否壽命已到。 24、 如申請專利範圍第23項所述之半導體積體電 路，其中該N個次經時變化電路口8^〜283“具有每—定 時間變化的壽命，該壽命係N等份該n個次經時變化電 路（2 8 3 i〜2 8 3 n )的最短壽命與最長壽命的差，該感測電路 (4 1 2 )藉由感測該N個次經時變化電路（2 8 3 i〜2 8 3 N )的各壽 命，檢測經時變化電路（4 1 1 c)的動作經過時間。 25、 一種半導體積體電路，包含： 在與電源切斷的狀態下引起經時變化，在讀出時被感 測的輸出訊號與時間一起變化的複數個經時變化裝置； 具有對應該複數個經時變化裝置而配設的複數個演算 電路、該複數個演算電路的每一個至少具有三個端子，第 一端子輸入該複數個經時變化裝置的該輸出訊號； 分別電性連接於該複數個演算電路的第二端子，記憶 預定的一個以上的訊號位準的複數個第一記憶體區域； 與該複數個演算電路的第三端子電性連接，合算出現 在該第三端子的輸出訊號的合算電路； 根據比較該複數個經時變化裝置的該輸出訊號與該預 定的訊號位準而演算的該複數個演算電路的演算結果’遮 斷該複數個演算電路的輸出的複數個斷路器； 記憶預定的參照訊號的第二記憶體區域；以及 -9- (10) 1244107 比較該合算電路的輸出訊號與記憶於該第二記憶體區 域的該參照訊號的感測電路。 26、 如申請專利範圍第25項所述之半導體積體電 路，其中該複數個斷路器的每一個係具有在半導體基板上 隔離形成的第一以及第二擴散層，與在該第一以及第二擴 散層之間的該半導體基板上隔著第一絕緣膜形成的第一閘 電極，與在該第一閘電極上隔著第二閘絕緣膜形成的第二 閘電極，該第一擴散層與該複數個經時變化裝置所對應的 輸出端子電性連接的兩層閘極構造的修整用電晶體， 該修整用電晶體的該第二擴散層與該複數個演算電路 所對應的該第一端子電性連接，該修整用電晶體的該第二 閘電極與該複數個演算電路所對應的第四端子電性連接， 該複數個演算電路比較透過該修整用電晶體而輸入的 該複數個經時變化裝置的該輸出訊號，與記憶於該第一記 憶體區域的訊號位準，根據比較結果對該修整用電晶體的 該第一聞電極進行電荷的植入或放出。 27、 如申請專利範圍第26項所述之半導體積體電 路，其中該複數個經時變化裝置的每一個係具有在該半導 體基板上隔離形成的第三以及第四擴散層，與在該第三以 及第四擴散層之間的該半導體基板上隔著第三絕緣膜形成 的第二閘電極’與在該第三閘電極上隔著第四閘絕緣膜形 成的第四閘電極’該複數個經時變化裝置的每一個的該第 三以及第四擴散層的一方係與該修整用電晶體的該第一擴 散層共用’該複數個經時變化裝置的每一個的該第三聞絕 -10- (11) 1244107 緣膜的膜厚比該修整用電晶體的該第一聞絕緣膜的膜厚 小0 2 8、如申請專利範圍第2 5項所述之半導體積體電 路，其中該複數個斷路器的每一個係具有在半導體基板上 隔離形成的第一以及第二擴散層，與在該第一以及第二擴 散層之間的該半導體基板上隔著第一絕緣膜形成的第一閘 電極，該第一擴散層與該經時變化裝置的輸出端子電性連 接的修整用電晶體， 該複數個演算電路比較透過該修整用電晶體而輸入的 該經時變化裝置的輸出訊號，與記憶於該第一記憶體區域 的訊號位準，根據比較結果切斷該複數個演算電路所對應 的元件與該修整用電晶體之間的電性連接或該複數個演算 電路所對應的元件與該合算電路的電性連接。 2 9、如申請專利範圍第2 5項所述之半導體積體電 路，其中該斷路器的每一個係切斷該演算電路的第三端子 與該合算電路的互連，或複數個該經時變化裝置之一與複 數個該演算電路之一的切斷跡。 3 0、如申請專利範圍第25項所述之半導體積體電 路，其中更具備記憶該演算電路比較輸入該演算電路的該 經時變化裝置的輸出訊號與記憶於該第一記憶體區域的訊 號位準的結果的第三記憶體區域， 該複數個斷路器的每一個係具有在半導體基板上隔離 形成的第一以及第二擴散層，與在該第一以及第二擴散層 之間的該半導體基板上隔著第一絕緣膜形成的第一聞電 -11 - (12) 1244107 極，該第一擴散層與該經時變化裝置的輸出端子電性連接 的修整用電晶體。 3 1、如申請專利範圍第 2 5項所述之半導體積體電 路，其中當定義該複數個經時變化裝置的該輸出訊號到達 記憶於該第一記憶體區域的該預定的訊號位準爲止的時間 爲該複數個經時變化裝置的壽命，定義該合算電路的輸出 到達記憶於該第二記憶體區域的該參照訊號的位準爲止的 時間爲該經時變化電路的壽命時，藉由調節記憶於該第一 記憶體區域的該預定的訊號位準，控制該經時變化電路的 壽命。
-12-
TW092118626A 2002-07-08 2003-07-08 Device with effective period function and semiconductor integrated circuit TWI244107B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002198144 2002-07-08
JP2002336961A JP3959340B2 (ja) 2002-11-20 2002-11-20 半導体集積回路
JP2003188792A JP4068519B2 (ja) 2002-07-08 2003-06-30 有効期限付き機能利用装置

Publications (2)

Publication Number Publication Date
TW200405399A TW200405399A (en) 2004-04-01
TWI244107B true TWI244107B (en) 2005-11-21

Family

ID=29740562

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092118626A TWI244107B (en) 2002-07-08 2003-07-08 Device with effective period function and semiconductor integrated circuit

Country Status (6)

Country Link
US (4) US7075284B2 (zh)
EP (2) EP1381159B1 (zh)
KR (2) KR100619656B1 (zh)
CN (2) CN1278419C (zh)
DE (2) DE60323014D1 (zh)
TW (1) TWI244107B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856581B1 (en) * 2000-10-31 2005-02-15 International Business Machines Corporation Batteryless, oscillatorless, binary time cell usable as an horological device with associated programming methods and devices
JP2004296928A (ja) * 2003-03-27 2004-10-21 Matsushita Electric Ind Co Ltd 半導体装置、これを用いたシステムデバイスおよびその製造方法
JP4509721B2 (ja) * 2004-09-28 2010-07-21 株式会社東芝 半導体装置
JP2006221364A (ja) * 2005-02-09 2006-08-24 Toshiba Corp 半導体装置及びｂｉｏｓ認証システム
US7128274B2 (en) 2005-03-24 2006-10-31 International Business Machines Corporation Secure credit card with near field communications
DE102005017841B4 (de) * 2005-04-18 2012-11-15 Skidata Ag Zugangskontrollsystem
JP4489000B2 (ja) * 2005-10-12 2010-06-23 株式会社東芝 電子タイマー及びシステムｌｓｉ
DE102005052071A1 (de) * 2005-10-28 2007-05-03 Bundesdruckerei Gmbh Dokument mit einem elektronischen Gerät
JP4435095B2 (ja) * 2006-01-04 2010-03-17 株式会社東芝 半導体システム
US8115600B2 (en) * 2008-11-19 2012-02-14 Greatbatch Ltd. RFID detection and identification system including an RFID reader having a limited transmit time and a time-out period to protect a medical device against RFID-associated electromagnetic interference
FR2904464A1 (fr) * 2006-07-27 2008-02-01 St Microelectronics Sa Circuit eeprom de retention de charges pour mesure temporelle
JP2008103675A (ja) * 2006-09-22 2008-05-01 Toshiba Corp 半導体集積回路
JP4282705B2 (ja) * 2006-09-28 2009-06-24 株式会社東芝 エージングデバイス及びその製造方法
US20090058470A1 (en) * 2006-11-27 2009-03-05 Matsushita Electric Inudstrial Co., Ltd. Self-stop circuit using nonvolatile storage element charge amount as timer
JP4212622B2 (ja) * 2006-11-30 2009-01-21 株式会社東芝 時限スイッチ付き情報担体及び半導体集積回路
JP4679528B2 (ja) * 2007-01-30 2011-04-27 株式会社東芝 リフレッシュトリガー付き半導体記憶装置
JP4469877B2 (ja) 2007-07-12 2010-06-02 株式会社東芝 電子装置
JP4455621B2 (ja) 2007-07-17 2010-04-21 株式会社東芝 エージングデバイス
US7923767B2 (en) * 2007-12-26 2011-04-12 Sandisk Corporation Non-volatile storage with substrate cut-out and process of fabricating
FR2926400A1 (fr) 2008-01-11 2009-07-17 St Microelectronics Rousset Cellule eeprom a perte de charges
JP5221172B2 (ja) * 2008-02-29 2013-06-26 株式会社東芝 Ｎａｎｄ混載型半導体時限スイッチ
US8260708B2 (en) * 2009-04-17 2012-09-04 Empire Technology Development Llc Usage metering based upon hardware aging
US9474137B1 (en) 2009-08-03 2016-10-18 Michael Wein Substrate with lighting effect
US8006899B2 (en) * 2009-08-03 2011-08-30 Michael Wein Entrance ticket with lighting effect
CN102959415B (zh) 2010-07-30 2015-01-07 英派尔科技开发有限公司 基于老化的部件使用度量
US9117832B2 (en) * 2012-06-05 2015-08-25 Phison Electronics Corp. Semiconductor device with physical manipulation detector and corrector
TWI479489B (zh) * 2012-08-13 2015-04-01 Phison Electronics Corp 資料寫入方法、記憶體控制器與記憶體儲存裝置
CN104995841B (zh) 2013-01-06 2018-02-09 英派尔科技开发有限公司 基于老化的泄漏能量减小方法和系统
US8963647B2 (en) * 2013-02-20 2015-02-24 Board Of Trustees Of Michigan State University Self-powered timer apparatus
JP6223729B2 (ja) * 2013-06-25 2017-11-01 株式会社東芝 半導体装置
CN104035017A (zh) * 2014-06-12 2014-09-10 中国科学院上海技术物理研究所 金属半导体接触的非线性传输线模型及参数的拟合方法
FR3054885B1 (fr) 2016-08-03 2018-09-07 Stmicroelectronics (Crolles 2) Sas Procede d'estimation d'un profil d'exploitation d'un circuit integre d'un systeme sur puce, et systeme sur puce correspondant
FR3054949A1 (fr) 2016-08-03 2018-02-09 Stmicroelectronics (Crolles 2) Sas Procede de reglage d'au moins un point de fonctionnement d'au moins un circuit integre d'un systeme sur puce, et systeme sur puce correspondant
KR20180091546A (ko) 2017-02-07 2018-08-16 삼성전자주식회사 반도체 장치 및 반도체 시스템

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1443434A (en) * 1973-01-22 1976-07-21 Mullard Ltd Semiconductor devices
US4588901A (en) * 1985-02-14 1986-05-13 Pentalux Corporation Timer control for television
US4917443A (en) 1989-05-01 1990-04-17 Rockwell International Corporation Antilock brake controller with fail-safe microprocessor
US5074626A (en) * 1989-05-01 1991-12-24 Rockwell International Corporation Antilock brake controller
US5715215A (en) * 1990-01-04 1998-02-03 Temtec, Inc. Convention badge
US5699326A (en) * 1990-01-04 1997-12-16 Temtec, Inc. Time indicator
DE4024300A1 (de) * 1990-07-31 1992-02-06 Porsche Ag Kraftfahrzeug mit einer zentralverriegelungsanlage und einer diebstahl-alarmanlage
JPH05314769A (ja) * 1992-05-13 1993-11-26 Mitsubishi Electric Corp 半導体集積回路装置
SK278480B6 (en) * 1992-12-31 1997-07-09 Ladislav Patrovic Connection of the semiconductor time switch used for lighting control
US5760644A (en) * 1995-10-25 1998-06-02 Nvx Corporation Integrated circuit timer function using natural decay of charge stored in a dielectric
JPH09127271A (ja) 1995-11-01 1997-05-16 Sony Corp 時刻表示装置
JPH09153288A (ja) * 1995-11-30 1997-06-10 Mitsubishi Electric Corp 半導体記憶装置
JP3251486B2 (ja) 1996-01-30 2002-01-28 三菱電機株式会社 回路遮断器およびそのテスト装置
TW318933B (en) * 1996-03-08 1997-11-01 Hitachi Ltd Semiconductor IC device having a memory and a logic circuit implemented with a single chip
JP3607439B2 (ja) * 1996-11-11 2005-01-05 株式会社日立製作所 半導体集積回路装置
JPH10189780A (ja) 1996-12-27 1998-07-21 Sony Corp 不揮発性半導体メモリ装置およびその製造方法
JP3853905B2 (ja) * 1997-03-18 2006-12-06 株式会社東芝 量子効果装置とｂｌトンネル素子を用いた装置
NL1012790C2 (nl) 1999-08-06 2001-02-07 Univ Delft Tech Endoscoop.
US6172907B1 (en) * 1999-10-22 2001-01-09 Cypress Semiconductor Corporation Silicon-oxide-nitride-oxide-semiconductor (SONOS) type memory cell and method for retaining data in the same
JP2002076338A (ja) 2000-09-04 2002-03-15 Toshiba Corp デバイスシミュレーション方法、デバイスシミュレーションシステム、およびシミュレーションプログラムを記録した記録媒体
US6856581B1 (en) 2000-10-31 2005-02-15 International Business Machines Corporation Batteryless, oscillatorless, binary time cell usable as an horological device with associated programming methods and devices
CN2479822Y (zh) 2000-11-09 2002-03-06 王进兴 气垫床
US6752430B2 (en) * 2001-02-05 2004-06-22 Brady Worldwide Corp. Time dependent color-changing security indicator
DE10108913A1 (de) * 2001-02-23 2002-09-12 Infineon Technologies Ag Zeiterfassungsvorrichtung und Zeiterfassungsverfahren unter Verwendung eines Halbleiterelements
US6731158B1 (en) * 2002-06-13 2004-05-04 University Of New Mexico Self regulating body bias generator
JP3959340B2 (ja) 2002-11-20 2007-08-15 株式会社東芝 半導体集積回路
CN2594913Y (zh) 2002-12-11 2003-12-24 翟志荣 一种新的秦胡
JP3929888B2 (ja) * 2002-12-25 2007-06-13 株式会社東芝 Ｉｃカード

Also Published As

Publication number Publication date
KR100736289B1 (ko) 2007-07-09
US7224157B2 (en) 2007-05-29
CN1801393A (zh) 2006-07-12
EP1564887A1 (en) 2005-08-17
US7075284B2 (en) 2006-07-11
CN1801393B (zh) 2011-04-06
EP1381159B1 (en) 2008-08-20
US20060244435A1 (en) 2006-11-02
EP1564887B1 (en) 2008-09-03
DE60323389D1 (de) 2008-10-16
US20040061518A1 (en) 2004-04-01
KR20040005632A (ko) 2004-01-16
CN1484309A (zh) 2004-03-24
US7248034B2 (en) 2007-07-24
CN1278419C (zh) 2006-10-04
KR20060063861A (ko) 2006-06-12
US7208933B2 (en) 2007-04-24
KR100619656B1 (ko) 2006-09-05
DE60323014D1 (de) 2008-10-02
US20060152208A1 (en) 2006-07-13
EP1381159A3 (en) 2004-01-21
US20060244434A1 (en) 2006-11-02
TW200405399A (en) 2004-04-01
EP1381159A2 (en) 2004-01-14

Similar Documents

Publication Publication Date Title
TWI244107B (en) Device with effective period function and semiconductor integrated circuit
TWI251906B (en) Semiconductor storage device and semiconductor integrated circuit
CN102376358B (zh) 电子系统、反熔丝记忆体元件及其提供方法
US8592942B2 (en) Non-volatile semiconductor memory device
US5646438A (en) Programmable semiconductor memory
US6496416B1 (en) Low voltage non-volatile memory cell
US20060092742A1 (en) OTP antifuse cell and cell array
JP4068519B2 (ja) 有効期限付き機能利用装置
KR20150087289A (ko) 집적 회로 디바이스 및 그 제조 방법
US8031506B2 (en) One-time programmable memory cell
US10451489B2 (en) Thermal event sensor
US8976616B2 (en) Multi-time programmable memory
US6936527B1 (en) Low voltage non-volatile memory cell
JPS63286776A (ja) 電圧検知回路
JP5369413B2 (ja) 半導体装置
CN112234063A (zh) 一种反熔丝一次性可编程存储单元
US6930920B1 (en) Low voltage non-volatile memory cell
JP2005310824A (ja) 半導体装置
JPH07326658A (ja) 半導体装置およびその制御方法
TW200532696A (en) Programmable MOS device formed by hot carrier effect
JPH0311764A (ja) 半導体集積回路の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees