JP4435095B2 - 半導体システム - Google Patents
半導体システム Download PDFInfo
- Publication number
- JP4435095B2 JP4435095B2 JP2006000134A JP2006000134A JP4435095B2 JP 4435095 B2 JP4435095 B2 JP 4435095B2 JP 2006000134 A JP2006000134 A JP 2006000134A JP 2006000134 A JP2006000134 A JP 2006000134A JP 4435095 B2 JP4435095 B2 JP 4435095B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor region
- gate electrode
- floating gate
- aging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 90
- 230000032683 aging Effects 0.000 claims description 139
- 238000009792 diffusion process Methods 0.000 claims description 47
- 238000009825 accumulation Methods 0.000 claims description 17
- 230000008878 coupling Effects 0.000 claims description 12
- 238000010168 coupling process Methods 0.000 claims description 12
- 238000005859 coupling reaction Methods 0.000 claims description 12
- 238000009966 trimming Methods 0.000 description 42
- 230000002950 deficient Effects 0.000 description 27
- 238000010586 diagram Methods 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000012937 correction Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000012935 Averaging Methods 0.000 description 2
- 101000658644 Homo sapiens Tetratricopeptide repeat protein 21A Proteins 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 102100034913 Tetratricopeptide repeat protein 21A Human genes 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/02—Structural aspects of erasable programmable read-only memories
- G11C2216/10—Floating gate memory cells with a single polysilicon layer
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
Description
図1は、本発明の第1の実施形態に係わるシングルゲート構造の半導体装置の概略構成(素子レイアウト)を示す平面図である。図2は、その等価回路図である。以下では、エージングデバイスとして用いる例について説明するが、同じ構成でEEPROMに適用することも可能である。
図10及び図11は、本発明の第2の実施形態に係わるシングルゲート構造の半導体装置を説明するためのもので、図10は素子レイアウトを示す平面図、図11は図10の矢視 III−III 断面図である。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
図13は、本発明の第3の実施形態に係わるシングルゲート構造の半導体装置の要部構成を示す断面図である。この断面は、前記矢視I−I断面に相当している。
α=10MV/cm
ここで、TOXはFG1及びFG2下のゲート絶縁膜厚である。C1及びC2は、それぞれFG1及びFG2のゲート容量である。ゲート容量は絶縁膜厚に反比例し、ゲート面積と比誘電率に比例する。この式は、C2がC1に比べて小さくなるほど低いVCGで書き込みができることを意味している。上述した構造は、C1を大きくするために、FG1のゲート面積を大きくしたり、FG1下に High-K 誘電体膜を用いたりしたのである。
本実施形態では、エージングデバイスとしてノーマリオフ型のMOSトランジスタを用いた場合の不良ビット対策について説明する。
本実施形態では、エージングデバイスとしてノーマリオン型のMOSトランジスタを用いた場合の不良ビット対策について説明する。
本実施形態では、オフ→オン→オフ型の不良ビット対策について説明する。なお、ここでは、ノーマリオン型の寿命τ1がノーマリオフ型の寿命τ2よりも短く、不良ビットの寿命は、良ビットの寿命の統計的バラツキの範囲よりも短いものとする。
本実施形態では、オン→オフ→オン型の不良ビット対策及び寿命制御性向上の方法について説明する。なお、ここでは、ノーマリオン型の寿命τ1がノーマリオフ型の寿命τ2よりも長く、不良ビットの寿命が、良ビットの統計的バラツキの範囲よりも短いものとする。ノーマリオン型の直列の並列と、ノーマリオフ型を並列にする。
次に、寿命制御を更に向上するためのトリミング技術について説明する。
次に、トリミング回路を備えた寿命制御回路の他の例について説明する。なお、以下ではエージングデバイスを×印で示している。
図42は、本発明の第10の実施形態に係わるトリミング付き寿命制御回路を示す概略構成図である。
なお、本発明は上述した各実施形態に限定されるものではない。実施形態では、エージングデバイスとして説明したが、本発明は電気的書き換え可能な不揮発性メモリ(EEPROM)として用いることもできる。具体的には、ゲート絶縁膜として酸化膜を用いた場合、酸化膜の膜厚を3.3nm以上にすれば10年以上の電荷保持が可能となり、不揮発性メモリとして用いることができる。
2…素子分離絶縁膜(STI:Shallow Trench Isolation)
10…第1の素子領域(第1の半導体領域)
11…ソース拡散層
12…ドレイン拡散層
15,16,25,26…ビアー電極
20…第2の素子領域(第2の半導体領域)
21…ソース拡散層
22…ドレイン拡散層
24…拡散層
30…浮遊ゲート電極
31…SLコンタクト
32…BLコンタクト
33,34…CGコンタクト
35…ゲート絶縁膜(熱酸化膜)
37…ゲート絶縁膜(High-K膜)
41…ソース線(SL)
42…ビット線(BL)
43…ワード線(WL)
51,251…共通ソース
52,252…共通ドレイン
110…チップ
111…セル
112…デコーダ
200…シリコン基板
201…STI膜
202…素子間の絶縁膜
203…メタル配線
210…ノーマリオン型エージングデバイス
220…ノーマリオフ型エージングデバイス
310,320…機能領域
330…トリミング回路
Claims (8)
- 電荷の蓄積により一定時間オフするエージングデバイスを複数個直列接続した直列回路と、電荷の蓄積により一定時間オンするエージングデバイスを複数個並列接続した並列回路とを、直列に接続して構成される半導体システムであって、前記各エージングデバイスは、
相互に絶縁分離して形成された第1及び第2の半導体領域と、
前記第1及び第2の半導体領域に跨るように前記第1及び第2の半導体領域上に厚さ3nm以下のゲート絶縁膜を介して形成され、且つ前記第1の半導体領域に対する結合容量が前記第2の半導体領域に対する結合容量よりも大きくなるように形成された浮遊ゲート電極と、
前記第1の半導体領域の表面部に、前記浮遊ゲート電極下のチャネル領域を挟んで形成され、一方が第1の配線に接続され他方が第2の配線に接続された第1のソース・ドレイン層と、
前記第2の半導体領域の表面部に、前記浮遊ゲート電極下のチャネル領域を挟んで形成され、第3の配線に共通接続された第2のソース・ドレイン層と、
を具備したことを特徴とする半導体システム。 - 電荷の蓄積により一定時間オフするエージングデバイスを複数個直列接続した直列回路と、電荷の蓄積により一定時間オンするエージングデバイスを複数個並列接続した並列回路とを、直列に接続して構成される半導体システムであって、前記各エージングデバイスは、
相互に絶縁分離して形成された第1及び第2の半導体領域と、
前記第1及び第2の半導体領域に跨るように前記第1及び第2の半導体領域上にゲート絶縁膜を介して形成され、且つ前記第1の半導体領域に対する結合容量が前記第2の半導体領域に対する結合容量よりも大きくなるように形成された浮遊ゲート電極と、
前記第1の半導体領域の表面部に、前記浮遊ゲート電極下のチャネル領域を挟んで形成され、一方が第1の配線に接続され他方が第2の配線に接続されたソース・ドレイン層と、
前記浮遊ゲート電極下を含んで前記第2の半導体領域の表面部に形成され、第3の配線に接続された拡散層と、
を具備したことを特徴とする半導体システム。 - 前記浮遊ゲート電極と前記第1の半導体領域との重なり面積は、前記浮遊ゲート電極と前記第2の半導体領域との重なり面積よりも大きいことを特徴とする請求項1又は2に記載の半導体システム。
- 前記浮遊ゲート電極の形状はT字型であり、前記第1の半導体領域側のゲート幅が前記第2の半導体領域側のゲート幅よりも長いことを特徴とする請求項3記載の半導体システム。
- 前記第1の半導体領域側のゲート絶縁膜の誘電率は、前記第2の半導体領域側のゲート絶縁膜の誘電率よりも高いことを特徴とする請求項1又は2に記載の半導体システム。
- 前記第1及び第2の半導体領域はp型であり、前記各拡散層はn型であることを特徴とする請求項1〜5の何れかに記載の半導体システム。
- 電荷の蓄積により一定時間オフするエージングデバイスを複数個直列接続した直列回路と、電荷の蓄積により一定時間オンするエージングデバイスを複数個並列接続した並列回路とを、直列に接続して構成される半導体システムであって、前記各エージングデバイスは、
相互に絶縁分離して形成された第1及び第2の半導体領域と、
前記第1及び第2の半導体領域に跨るように前記第1及び第2の半導体領域上に厚さ3nm以下のゲート絶縁膜を介して形成され、且つ前記第1の半導体領域側のゲート幅が前記第2の半導体領域側のゲート幅よりも長くなるようにT字型に形成され、前記第1の半導体領域に対する結合容量を前記第2の半導体領域に対する結合容量よりも大きくした浮遊ゲート電極と、
前記第1の半導体領域の表面部に、前記浮遊ゲート電極下のチャネル領域を挟んで形成され、一方がビット線に接続され他方がソース線に接続された第1のソース・ドレイン層と、
前記第2の半導体領域の表面部に、前記浮遊ゲート電極下のチャネル領域を挟んで形成され、ワード線に共通接続された第2のソース・ドレイン層と、
を具備したことを特徴とする半導体システム。 - 前記直列回路に含まれる全てのエージングデバイスがオンするまでの時間が、前記並列回路に含まれる全てのエージングデバイスがオフするまでの時間よりも短いことを特徴とする請求項1,2又は7に記載の半導体システム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006000134A JP4435095B2 (ja) | 2006-01-04 | 2006-01-04 | 半導体システム |
US11/538,631 US7652317B2 (en) | 2006-01-04 | 2006-10-04 | Semiconductor device and semiconductor system |
US12/552,953 US7821054B2 (en) | 2006-01-04 | 2009-09-02 | Semiconductor device and semiconductor system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006000134A JP4435095B2 (ja) | 2006-01-04 | 2006-01-04 | 半導体システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007184321A JP2007184321A (ja) | 2007-07-19 |
JP4435095B2 true JP4435095B2 (ja) | 2010-03-17 |
Family
ID=38231961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006000134A Expired - Fee Related JP4435095B2 (ja) | 2006-01-04 | 2006-01-04 | 半導体システム |
Country Status (2)
Country | Link |
---|---|
US (2) | US7652317B2 (ja) |
JP (1) | JP4435095B2 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4489000B2 (ja) * | 2005-10-12 | 2010-06-23 | 株式会社東芝 | 電子タイマー及びシステムlsi |
JP2008010491A (ja) * | 2006-06-27 | 2008-01-17 | Yield Microelectronics Corp | シングルゲートの不揮発性メモリ及びその操作方法 |
US7755132B2 (en) * | 2006-08-16 | 2010-07-13 | Sandisk Corporation | Nonvolatile memories with shaped floating gates |
JP4282705B2 (ja) * | 2006-09-28 | 2009-06-24 | 株式会社東芝 | エージングデバイス及びその製造方法 |
JP4212622B2 (ja) * | 2006-11-30 | 2009-01-21 | 株式会社東芝 | 時限スイッチ付き情報担体及び半導体集積回路 |
JP4469877B2 (ja) | 2007-07-12 | 2010-06-02 | 株式会社東芝 | 電子装置 |
JP4455621B2 (ja) | 2007-07-17 | 2010-04-21 | 株式会社東芝 | エージングデバイス |
JP5221172B2 (ja) * | 2008-02-29 | 2013-06-26 | 株式会社東芝 | Nand混載型半導体時限スイッチ |
TWI416713B (zh) * | 2008-09-30 | 2013-11-21 | 國立大學法人九州工業大學 | Floating Gate Type Nonvolatile Memory Configuration |
US7989875B2 (en) * | 2008-11-24 | 2011-08-02 | Nxp B.V. | BiCMOS integration of multiple-times-programmable non-volatile memories |
US8208290B2 (en) * | 2009-08-26 | 2012-06-26 | Qualcomm Incorporated | System and method to manufacture magnetic random access memory |
KR101079203B1 (ko) * | 2009-09-28 | 2011-11-03 | 주식회사 하이닉스반도체 | 반도체 장치의 게이트 패턴 및 그의 제조 방법 |
US9535473B2 (en) | 2009-10-30 | 2017-01-03 | Apple Inc. | Compensating for aging in integrated circuits |
US8248095B2 (en) * | 2009-10-30 | 2012-08-21 | Apple Inc. | Compensating for aging in integrated circuits |
US8299825B2 (en) * | 2009-10-30 | 2012-10-30 | Apple Inc. | Electronic age detection circuit |
US8667128B2 (en) | 2011-05-17 | 2014-03-04 | Apple Inc. | Collecting information regarding electronic aging of products |
US8578143B2 (en) | 2011-05-17 | 2013-11-05 | Apple Inc. | Modifying operating parameters based on device use |
US8671170B2 (en) | 2011-05-17 | 2014-03-11 | Apple Inc. | Modifying operating parameters of a device based on aging information |
TWI445051B (zh) * | 2011-06-28 | 2014-07-11 | Univ Nat Chiao Tung | 半導體裝置及其操作方法與應用電路 |
US9230814B2 (en) | 2011-10-28 | 2016-01-05 | Invensas Corporation | Non-volatile memory devices having vertical drain to gate capacitive coupling |
US8873302B2 (en) * | 2011-10-28 | 2014-10-28 | Invensas Corporation | Common doped region with separate gate control for a logic compatible non-volatile memory cell |
US9117832B2 (en) | 2012-06-05 | 2015-08-25 | Phison Electronics Corp. | Semiconductor device with physical manipulation detector and corrector |
EP3015833B1 (en) * | 2014-10-31 | 2020-01-22 | Emberion Oy | A sensing apparatus |
US10276726B2 (en) * | 2016-05-31 | 2019-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Non-volatile memory cell and non-volatile memory |
CN108258033B (zh) * | 2016-12-29 | 2020-12-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
CN112086510A (zh) | 2019-06-13 | 2020-12-15 | 联华电子股份有限公司 | 存储器元件的结构 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06334194A (ja) * | 1993-05-25 | 1994-12-02 | Fuji Electric Co Ltd | 不揮発性半導体メモリ |
JP2663863B2 (ja) * | 1994-04-19 | 1997-10-15 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
US6965142B2 (en) * | 1995-03-07 | 2005-11-15 | Impinj, Inc. | Floating-gate semiconductor structures |
FR2838554B1 (fr) * | 2002-04-15 | 2004-07-09 | St Microelectronics Sa | Dispositif semiconducteur de memoire, non volatile, programmable et effacable electriquement, a une seule couche de materiau de grille, et plan memoire correspondant |
JP3959340B2 (ja) * | 2002-11-20 | 2007-08-15 | 株式会社東芝 | 半導体集積回路 |
JP4068519B2 (ja) * | 2002-07-08 | 2008-03-26 | 株式会社東芝 | 有効期限付き機能利用装置 |
US7075284B2 (en) | 2002-07-08 | 2006-07-11 | Kabushiki Kaisha Toshiba | Time limit function utilization |
US6853583B2 (en) | 2002-09-16 | 2005-02-08 | Impinj, Inc. | Method and apparatus for preventing overtunneling in pFET-based nonvolatile memory cells |
JP3929888B2 (ja) | 2002-12-25 | 2007-06-13 | 株式会社東芝 | Icカード |
JP3822170B2 (ja) | 2003-01-31 | 2006-09-13 | 株式会社東芝 | Icカードの利用期間設定方法、icカード、および、icカードケース |
JP3915729B2 (ja) * | 2003-03-31 | 2007-05-16 | 株式会社デンソー | 可動電荷の検出方法 |
US7078761B2 (en) * | 2004-03-05 | 2006-07-18 | Chingis Technology Corporation | Nonvolatile memory solution using single-poly pFlash technology |
JP4421364B2 (ja) | 2004-04-16 | 2010-02-24 | 株式会社東芝 | 半導体装置 |
JP2006032489A (ja) * | 2004-07-13 | 2006-02-02 | Nec Electronics Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP4537909B2 (ja) * | 2005-08-08 | 2010-09-08 | 株式会社東芝 | 情報記録装置 |
JP4489000B2 (ja) * | 2005-10-12 | 2010-06-23 | 株式会社東芝 | 電子タイマー及びシステムlsi |
JP4282705B2 (ja) * | 2006-09-28 | 2009-06-24 | 株式会社東芝 | エージングデバイス及びその製造方法 |
JP4212622B2 (ja) * | 2006-11-30 | 2009-01-21 | 株式会社東芝 | 時限スイッチ付き情報担体及び半導体集積回路 |
JP4469877B2 (ja) * | 2007-07-12 | 2010-06-02 | 株式会社東芝 | 電子装置 |
JP4455621B2 (ja) * | 2007-07-17 | 2010-04-21 | 株式会社東芝 | エージングデバイス |
-
2006
- 2006-01-04 JP JP2006000134A patent/JP4435095B2/ja not_active Expired - Fee Related
- 2006-10-04 US US11/538,631 patent/US7652317B2/en not_active Expired - Fee Related
-
2009
- 2009-09-02 US US12/552,953 patent/US7821054B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7652317B2 (en) | 2010-01-26 |
US7821054B2 (en) | 2010-10-26 |
US20090321807A1 (en) | 2009-12-31 |
US20070158699A1 (en) | 2007-07-12 |
JP2007184321A (ja) | 2007-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4435095B2 (ja) | 半導体システム | |
CN109841629B (zh) | 每位多单元的非易失性存储器单元 | |
US20150098274A1 (en) | Cell Array with a Manufacturable Select Gate for a Nonvolatile Semiconductor Memory Device | |
US9224743B2 (en) | Nonvolatile memory device | |
EP1425756A1 (en) | Non-volatile semiconductor memory and method of operating the same | |
US9741729B2 (en) | Nonvolatile memory cells, nonvolatile memory cell arrays including the same, and methods of fabricating the same | |
JP2008103675A (ja) | 半導体集積回路 | |
US20140293709A1 (en) | Single-layer gate eeprom cell, cell array including the same, and method of operating the cell array | |
JP4455621B2 (ja) | エージングデバイス | |
JP2008182232A (ja) | 不揮発性メモリ素子及びその動作方法 | |
US20090283814A1 (en) | Single-poly non-volatile memory cell | |
CN106783864B (zh) | 具有横向耦合结构的非易失性存储单元、存储单元阵列 | |
JP2007335717A (ja) | 不揮発性メモリ及びその製造方法 | |
US9171621B2 (en) | Non-volatile memory (NVM) and method for manufacturing thereof | |
US10797063B2 (en) | Single-poly nonvolatile memory unit | |
US10388660B2 (en) | Semiconductor device and method for manufacturing the same | |
KR100908755B1 (ko) | 전하 축적층을 갖는 mis 트랜지스터를 구비한 반도체기억 장치 | |
US20080258200A1 (en) | Memory cell having a shared programming gate | |
JP3375087B2 (ja) | 半導体記憶装置およびその記憶情報読出方法 | |
KR20150120816A (ko) | 단일층의 게이트를 갖는 불휘발성 메모리소자 및 그 동작방법과, 이를 이용한 메모리 셀어레이 | |
TWI694590B (zh) | 單層多晶矽非揮發性記憶體單元 | |
US7777281B2 (en) | Non-volatile transistor memory array incorporating read-only elements with single mask set | |
JP2009164349A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
KR20140119577A (ko) | 싱글 폴리형 이이피롬의 셀 어레이 및 그 동작방법 | |
KR101128715B1 (ko) | 비휘발성 메모리 셀, 그 동작방법 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |