CN112234063A - 一种反熔丝一次性可编程存储单元 - Google Patents

一种反熔丝一次性可编程存储单元 Download PDF

Info

Publication number
CN112234063A
CN112234063A CN202011091103.5A CN202011091103A CN112234063A CN 112234063 A CN112234063 A CN 112234063A CN 202011091103 A CN202011091103 A CN 202011091103A CN 112234063 A CN112234063 A CN 112234063A
Authority
CN
China
Prior art keywords
antifuse
junction
substrate
memory cell
gate dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011091103.5A
Other languages
English (en)
Other versions
CN112234063B (zh
Inventor
李立
王志刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Chuangfeixin Technology Co Ltd
Original Assignee
Zhuhai Chuangfeixin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Chuangfeixin Technology Co Ltd filed Critical Zhuhai Chuangfeixin Technology Co Ltd
Publication of CN112234063A publication Critical patent/CN112234063A/zh
Application granted granted Critical
Publication of CN112234063B publication Critical patent/CN112234063B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

反熔丝一次可编程存储单元包括基板，选择晶体管和反熔丝电容器。选择晶体管包括形成在基板中的第一高压结和形成在基板中的第一低压结。反熔丝电容器包括形成在基板中的第二高压结和形成在基板中的第二低压结。

Description

一种反熔丝一次性可编程存储单元
本申请要求于2019年11月8日提交美国专利局、申请号为16678051、发明名称为“Anovel antifuse OTP structure with hybrid junctions具有混合结的新型反熔丝OTP结构”的美国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本发明涉及半导体存储器的技术领域，尤其涉及一次性可编程(otp)存储器。
背景技术
嵌入式非易失性存储器(envm)技术已被用于许多应用中，诸如后硅调谐，存储器修复，在线现场测试和安全id存储。Envm也是用于自我修复应用的关键组件，其中关于时间相关故障机制(诸如电路老化)的信息必须在系统断电周期期间被保留。反熔丝一次可编程(af-otp)nvm存储器已被广泛用于标准逻辑过程中的存储器修复。
反熔丝在本机未编程状态下是不导电的，并且在被编程时变得导电，因此名称反熔丝。在集成电路中，反熔丝通常由夹在两个导体之间的薄介电层构成。为了编程反熔丝，在两个导体之间施加高电压。这导致薄介电层的物理和永久击穿以及两个导体之间的电流传导路径的形成。因此，反熔丝可以用作存储器元件。反熔丝的编程状态表示数据"1"和未编程状态"0"，反之亦然。一旦被编程，反熔丝存储器就不能恢复到未编程状态，即，它是一次性可编程(otp)存储器。即使在电源被关闭之后，反熔丝也保持导电或不导电状态，从而使数据非易失性。因此，反熔丝存储器是非易失性otp存储器。
为了提供高电压来编程反熔丝电容器，选择晶体管通常被构建为具有高电压结。然而，由于需要更宽的沟道长度和宽度，具有高电压结的晶体管将花费更多的硅面积，并且更多的硅面积将直接与更高的成本相关。另一方面，反熔丝电容器通常用较薄的栅极电介质构建以用于更容易的编程。
因此需要具有更高集成度和更高编程良率的反熔丝otp存储器。
发明内容
鉴于上述情况，本公开提供了一种反熔丝otp存储器位单元，其包括反熔丝电容器和金属氧化物半导体场效应晶体管(mosfet)。Mosfet是被实现为编程或访问反熔丝电容器的选择晶体管。在本发明中，为高电压编程和较小硅面积提供了选择晶体管的新颖的混合高电压/低电压结。提供反熔丝电容器的新颖的混合高电压/低电压结以提高编程良率。
在一个一般方面中，本发明涉及一种反熔丝一次性可编程存储单元，其包括：基板，在基板上形成的选择晶体管，其中，所述选择晶体管包括形成在所述基板上的第一栅极介电层，形成在所述栅极介电层上的第一栅极，在所述基板中形成的第一高压结，所述第一低电压结形成在所述基板中，其中，所述选择晶体管的源极和漏极分别形成所述第一高压结和所述第一低电压结，或分别由所述第一低电压结和所述第一高电压结形成，所述反熔丝电容器形成在所述基板上，其中所述反熔丝电容器包括形成在所述基板上的第二栅极介电层，形成在所述栅极介电层上的第二栅极，形成在所述基板中的第二高压结，以及形成在所述基板中的第二低压结，其中所述反熔丝电容器的源极和漏极分别形成所述第二高压结和所述第二低电压结，或者分别由所述第二低电压结和所述第二高电压结形成。
所述反熔丝一次性可编程存储单元的实施方式可包括以下中的一个或多个。所述第一高压结或所述第二高压结可具有高于3.3伏的阈值结击穿电压。第一高压结或第二高压结可以具有高于5伏的阈值结击穿电压。第一低压结或第二低压结可以具有低于3.2伏的阈值结击穿电压。第一低压结或第二低压结可以具有低于2.3伏的阈值结击穿电压。第一高压结和第二高压结可以电连接。第一高压结或第二高压结中的至少一个可以包括具有不同掺杂水平的两个掺杂区。第一高压结可以包括与第一栅极介电层相邻的第一掺杂区域，该第一掺杂区域处于比远离第一栅极介电层的第二掺杂区域更低的掺杂水平。第二高压结可以包括与第二栅极介电层相邻的第一掺杂区域，该第一掺杂区域处于比远离第二栅极介电层的第二掺杂区域更低的掺杂水平。两个掺杂区中的一个可以具有在3x1017～1x1019原子/cm-3的范围内的掺杂剂水平的电活性浓度，其中两个掺杂区中的另一个具有高于2x1019原子/cm-3的掺杂剂水平的电活性浓度。第一低压结或第二低压结中的至少一个可以包括具有不同掺杂水平的两个掺杂区。第一低电压结可以包括与第一栅极介电层相邻的位于比远离第一栅极介电层的第二掺杂区更低的掺杂水平的第一掺杂区。第二低压结可以包括与第二栅极介电层相邻的第一掺杂区域，该第一掺杂区域处于比远离第二栅极介电层的第二掺杂区域更低的掺杂水平。两个掺杂区中的一个可以具有在3x1017-1x1019原子/cm-3的范围内的掺杂剂水平的电活性浓度，其中两个掺杂区中的另一个具有高于2x1019原子/cm-3的掺杂剂水平的电活性浓度。
在另一个一般方面，本发明涉及一种反熔丝一次性可编程存储单元，其包括基板；形成在所述基板上的选择晶体管，其中所述选择晶体管包括形成在所述基板上的第一栅极介电层，形成在所述栅极介电层上的第一栅极，形成在所述基板中的第一高压结，以及形成在所述基板中的第一低压结，其中所述选择晶体管的源极和漏极分别形成所述第一高压结和所述第一低压结，或者分别由所述第一低压结和所述第一高压结形成；以及形成在所述基板上的反熔丝电容器，其中所述反熔丝电容器包括形成在所述基板上的第二栅极电介质层，形成在所述栅极电介质层上的第二栅极，形成在所述基板中的第二低电压结，以及形成在所述基板中的第三低电压结，其中所述反熔丝电容器的源极和漏极分别形成所述第二低电压结和所述第三低电压结，或者分别由所述第三低电压结和所述第二低电压结形成。
该系统的实施方式可包括以下中的一个或多个。第一高压结可以具有高于3.3伏的阈值结电压。第一高压结可以具有高于5伏的阈值结电压。所述第一低压结或所述第二低压结或所述第三低压结可具有低于3.2伏的阈值结电压。第一低电压结或第二低电压结或第三低电压结可具有低于2.3伏的阈值结电压。第一高压结和第二低压结可以电连接。第一高电压结可以包括在比远离第一栅极介电层的第二掺杂区更低的掺杂水平下与第一栅极介电层相邻的第一掺杂区。第一掺杂区可以具有在3x1017-1x1019原子/cm-3的范围内的掺杂剂水平的电活性浓度，其中第二掺杂区具有高于2x1019原子/cm-3的掺杂剂水平的电活性浓度。在另一个一般方面，本发明涉及一种反熔丝一次性可编程存储单元，其包括基板；在所述基板上形成的选择晶体管，其中所述选择晶体管包括：形成在所述基板上的第一栅极介电层，形成在所述栅极介电层上的第一栅极，形成在所述基板中的第一高压结，以及形成在所述基板中的第二高压结，其中所述选择晶体管的源极和漏极分别形成所述第一高压结和所述第二高压结，或者分别由所述第二高压结和所述第一高压结形成；以及形成在所述基板上的反熔丝电容器，其中所述反熔丝电容器包括形成在所述基板上的第二栅极介电层，形成在所述栅极介电层上的第二栅极，形成在所述基板中的第三高压结和形成在所述基板中的第一低压结，其中所述反熔丝电容器的源极和漏极分别形成所述第三高压结和所述第一低压结，或者分别由所述第一低压结和所述第三高压结形成。
所述系统的实施方式可以包括以下中的一个或多个。所述第一高压结或所述第二高压结或所述第三高压结可具有高于3.3伏的阈值结电压。所述第一高压结或所述第二高压结或所述第三高压结可具有高于5伏的阈值结电压。第一低压结可以具有低于3.2伏的阈值结电压。第一低压结可以具有低于2.3伏的阈值结电压。所述第一高压结或所述第二高压结可以包括与所述第一栅极介电层相邻的第一掺杂区，所述第一掺杂区在比远离所述第一栅极介电层的第二掺杂区低的掺杂水平下邻近所述第一栅极介电层。第一掺杂区可以具有在3x1017-1x1019原子/cm-3的范围内的掺杂剂水平的电活性浓度，其中第二掺杂区可以具有高于2x1019原子/cm-3的掺杂剂水平的电活性浓度。第三高电压结可以包括与第二栅极介电层相邻的第一掺杂区，该第一掺杂区处于比远离第二栅极介电层的第二掺杂区低的掺杂水平。第一掺杂区可以具有在3x1017-1x1019原子/cm-3的范围内的掺杂剂水平的电活性浓度，其中第二掺杂区具有高于2x1019原子/cm-3的掺杂剂水平的电活性浓度。
这些和其他方面，它们的实施方式和其他特征在附图，说明书和权利要求书中被详细描述。
附图说明
为了说明本发明的技术方案，附图中简要描述的实施例需要用于描述实施例。显然，以下附图仅描述了本发明的示例。对于本领域的技术人员，也可以根据这些附图获得其它附图，而无需任何创造性劳动。
图1a是根据本发明的一些实施例的单晶体管一电容器(1t1c)反熔丝otp存储器单元的截面图；
图1b是图1a中所示的单晶体管单电容器(1t1c)反熔丝otp存储器单元的示意图；
图1c是构建图1a中所示的单晶体管单电容器(1t1c)反熔丝otp存储器单元的工艺流程图；
图2a是根据本发明的一些实施例的单晶体管单电容器(1t1c)反熔丝otp存储器单元的截面图；
图2b是图2a中所示的单晶体管单电容器(1t1c)反熔丝otp存储器单元的示意图；
图2c是构建图2a中所示的单晶体管单电容器(1t1c)反熔丝otp存储器单元的工艺流程图；
图3a是根据本发明的一些实施例的单晶体管一电容器(1t1c)反熔丝otp存储器单元的截面图；
图3b是图3a中所示的单晶体管单电容器(1t1c)反熔丝otp存储器单元的示意图；
图3c是构建图3a中所示的单晶体管单电容器(1t1c)反熔丝otp存储器单元的过程流程图。
具体实施方式
在本发明的实施例中参照附图清楚地和完整地描述了本发明的实施例中的技术方案。显然，所描述的实施例仅仅是本发明的一些但不是全部实施例。基于本发明的实施例，本领域的普通技术人员在实施例中获得的固体的前提下不记录所有其它工作，都在本发明的保护范围内。
在一些实施例中，反熔丝otp存储器使用金属氧化物半导体(mos)电容器作为反熔丝元件。Mos电容器连接到称为选择晶体管的存取装置，通常为金属氧化物半导体场效应晶体管(mosfet)以形成单晶体管一电容器(1t1c)反熔丝存储器位单元。参考图2a-2b，一晶体管一电容器(1t1c))反熔丝otp存储单元100包括选择晶体管110和反熔丝电容器120，选择晶体管110包括位于基板105上的栅极电介质116上的栅极115，反熔丝电容器120包括位于基板105上的栅极电介质126上的栅极125)分别由轻掺杂区111，112和深掺杂区113，114形成，反熔丝电容120的结(例如源极或漏极)分别由轻掺杂区121，122和深掺杂区123，124形成。附图中，Antifuse Capacitor表示反熔丝电容器，Select Transistor表示选择晶体管。
轻掺杂区111，112和121，122和深掺杂区113，114和123，124的组合通过在两个掺杂工艺之间施加间隔件结构117，127而形成为沟道的两侧上的源极/漏极区。
反熔丝电容器120和选择晶体管110的源极/漏极和栅极115，125具有相同的导电类型。晶体管沟道区(即，栅极电介质下方的硅基板105)具有相反的导电类型。在选择晶体管110中，例如，如果由掺杂区111，114和掺杂区112，113分别形成的栅极115和源极/漏极是n型，则在栅极电介质116下方的基板105的区域是p型。因此，源极/漏极区与相对掺杂的硅基板105形成pn结。类似地，对于反熔丝电容器120，如果由掺杂区121，124和122，123分别形成的栅极125和源极/漏极是n型，则在栅极电介质126下方的基板105的区域是p型。
掺杂区111，112和121，122是轻掺杂的，其中掺杂剂水平的电活性浓度可以在3x1017-1x1019原子/cm-3的范围内。掺杂区113，114和123，124形成在沟道的两侧上，掺杂区113，114和123，124被深掺杂，其中掺杂剂水平的电活性浓度可以高于2x1019原子/cm-3。
掺杂区113，112连接，并且它们是导电的。类似地，111，114，124和121的掺杂区连接，并且它们是导电的。在反熔丝编程期间，在栅极115上施加电压以接通选择晶体管110，即，在栅极电介质116下方的基板105中形成导电沟道。同时，将编程电压施加到掺杂区域113。通过导电路径，该编程电压实际上施加在栅极电介质126上以引起电介质击穿。将在栅极125和掺杂区124之间测量低电阻。
掺杂区111和114与用于选择晶体管110的基板105形成高压(hv)结，取决于装置的技术节点，结击穿阈值电压可以高于3.3v或高于5v。掺杂区112和113与用于选择晶体管110的基板105形成低压(lv)结，用于lv结的结击穿阈值电压可以低于3.2v，或低于3.3v，这取决于设备的技术节点。掺杂区121和124与用于反熔丝电容器120的基板105形成hv结。掺杂区122和123与用于反熔丝电容器120的基板105形成lv结。
为了使晶体管正常工作，结偏置需要低于结击穿电压。对于低压晶体管，可以使用更浅和更陡的结而不引起击穿。因此，该装置可以具有更好的短通道行为。这种结的形成需要较浅的植入物，较低的温度和较短的退火。对于高压晶体管，避免可能导致击穿的峰值结电场是关键的，因此必须相应地调整结轮廓。为了避免在结处引入非常高的峰值场，优选更渐进的结掺杂分布。这通常意味着更深的植入物，更长的(可能是多个)退火步骤。因此，这种结可以处理较高的偏置电压。
参考图1c，构建单晶体管单电容器(1t1c)反熔丝otp存储单元100的工艺可包括以下步骤。首先提供一基板(步骤180)，在基板上为反熔丝电容器和选择晶体管建立栅极电介质和栅极图案(步骤182)。然后，在单独的掩膜工艺中为HV结和LV结形成轻掺杂区(步骤184),在反熔丝电容器和选择晶体管栅极叠层周围建立间隔件(步骤186)，在单独的掩膜工艺中为HV结和LV结形成深掺杂区(步骤188)。
在本申请的其他实施例中，上述各个步骤还可以包括：首先在基板上生长栅极电介质(步骤180)。用于反熔丝电容器的栅极电介质和栅极图案和基板上的选择晶体管。在基板上形成用于反熔丝电容器的薄栅极介电层(步骤182)，并且在基板上形成用于选择晶体管的较厚栅极介电层。然后，分别在栅极介电层的顶部上形成栅极堆叠件。反熔丝电容器和选择晶体管通过掩蔽和蚀刻来限定。轻掺杂区和深掺杂区的组合通过在两个掺杂工艺之间施加间隔件结构117，127而形成用于hv结的相对浅的掺杂区(例如，图1a和1b中的111，121)和用于lv结的相对浅的掺杂区(例如，图1a和1b中的112，122)通过单独的掩模和离子注入形成(步骤184)。如上所述，可以在掺杂剂注入工艺之后添加退火步骤，其可以被调整以形成hv结和lv结。
围绕反熔丝电容器构造间隔件并选择晶体管栅极堆叠件(步骤186)。用于hv结的深掺杂区(图1a和1b中的114和124)和用于lv结的深掺杂区(图1a和1b中的113，123)形成在单独的掩蔽工艺和离子植入物中(步骤188)。
在步骤182-188中，可以使用不同的注入条件在两个步骤中形成混合源极和漏极结。例如，可以首先使用高压设置来植入更多的刻度结，然后进行低电压结设置的注入。需要两个掩蔽步骤，每个掩模步骤仅将源极或漏极的一侧暴露于适当的注入。如果需要，可在两个植入物之间添加额外的退火。可能的序列可以是：掩模漏极侧->hv植入->退火(可选的)->掩模源侧->低电压植入->退火。
上述仅用作用于制造图1a-1b所示的单晶体管单电容器(1t1c)反熔丝otp存储单元的工艺关键工艺步骤的示例，在上述工艺步骤之间可以包括额外的工艺步骤，并且在上述用于建造整个装置的工艺步骤之前和之后需要许多工艺步骤。
上述单晶体管一电容器(1t1c)反熔丝otp存储单元100具有一个或多个以下优点。与选择晶体管110中的低压结结合的高压结能够实现高电压编程以及更小的硅面积。与反熔丝电容器120中的低电压结相结合的高电压可以提高编程良率。
在一些实施例中，参考图2a和2b，一晶体管一电容器(1t1c))反熔丝otp存储单元200包括选择晶体管210和反熔丝电容器220，选择晶体管210包括在基板205上的栅极电介质216上的栅极215。反熔丝电容器220包括在基板205上的栅极电介质226上的栅极225。结(例如，源极或漏极))分别通过轻掺杂区211，212和深掺杂区213，214形成选择晶体管210的结(例如源极或漏极)，反熔丝电容120的结(例如源极或漏极)分别由轻掺杂区221，222和轻掺杂区223，224形成。
211，212和221，222轻掺杂区和深掺杂区213，214和223，224的组合通过在两个掺杂工艺之间施加间隔结构217，227而形成为沟道两侧的结区。
反熔丝电容器220和选择晶体管210的源极/漏极区域和栅极215，225具有相同的导电类型。晶体管沟道区(即，栅极电介质下方的硅基板205)具有相反的导电类型。在选择晶体管210中，例如，如果由掺杂区域211，214和212，213分别形成的栅极215和源极和漏极是n型，则栅极电介质216下方的基板205的区域是p型。因此，源极/漏极区与反向掺杂硅基板205形成pn结。类似地，对于反熔丝电容器220，如果栅极225，由掺杂区221，224形成的结和由掺杂区222，223形成的结为n型，则栅极电介质226下方的基板205的区域为p型
掺杂区211，212和221，222是轻掺杂的，其中掺杂剂水平的电活性浓度可以在3x1017-1x1019原子/cm-3的范围内。在沟道的两侧上形成的掺杂区213，214和224，223被深掺杂，其中掺杂剂水平的电活性浓度可以高于2x1019原子/cm-3。
掺杂区213，212连接，它们是导电的。类似地，211，214，224和221的掺杂区域被连接，并且它们是导电的。在反熔丝编程期间，在栅极215上施加电压以导通选择晶体管210，即，在栅极电介质216下方的基板中形成导电沟道。同时，将编程电压施加到掺杂区域213。通过导电路径，该编程电压实际上施加在栅极电介质226上以引起电介质击穿。在栅极225和掺杂区224之间将测量低电阻。
掺杂区212和213与基板205形成低压(lv)结，用于选择晶体管210，掺杂区221和224也与用于反熔丝电容器220的基板205形成lv结，掺杂区222和223与基板205形成lv结，用于反熔丝电容器220。
为了使晶体管正常工作，结偏置需要低于结击穿电压。对于低压晶体管，可以使用更浅和更陡的结而不引起击穿。因此，该装置可以具有更好的短通道行为。这种结的形成需要较浅的植入物，较低的温度和较短的退火。对于高压晶体管，避免可能导致击穿的峰值结电场是关键的，因此必须相应地调整结轮廓。为了避免在结处引入非常高的峰值场，优选更渐进的结掺杂分布。这通常意味着更深的植入物，更长的(可能是多个)退火步骤。因此，这种结可以处理较高的偏置电压。
参考图2c，构建单晶体管一电容器(1t1c)反熔丝otp存储单元200的工艺可包括以下步骤。首先提供一基板(步骤280)，在基板上为反熔丝电容器和选择晶体管建立栅极电介质和栅极图形(步骤282)。然后在单独的掩膜工艺中为HV结和LV结形成轻掺杂区(步骤284)，在反熔丝电容器和选择晶体管栅极叠层周围建立间隔件(步骤286)，最后在单独的掩膜工艺中为HV结和LV结形成深掺杂区(步骤288)。
在本申请的一些实施例中，上述过程还可以包括：首先在基板上生长栅极电介质(步骤280)。用于反熔丝电容器的栅极电介质和栅极图案和基板上的选择晶体管(步骤282)。在基板上形成用于反熔丝电容器的薄栅极介电层，并且在基板上形成用于选择晶体管的较厚栅极介电层。然后，分别在栅极介电层的顶部上形成栅极堆叠件。反熔丝电容器和选择晶体管通过掩蔽和蚀刻来限定。通过在两个掺杂工艺之间施加间隔件结构217，227来形成轻掺杂区和深掺杂区的组合。
用于hv结的浅掺杂区(例如，图2a和2b中的211)和用于lv结的浅掺杂区(例如，图2a和2b中的212，222，221)通过单独的掩模和离子注入形成(步骤284)。如上所述，可以在掺杂剂注入工艺之后添加退火步骤，其可以被调整以形成hv结和lv结。
围绕反熔丝电容器构造间隔件并选择晶体管栅极堆叠件(步骤286)。用于hv结的深掺杂区(图2a和图2b中的214)和用于lv结的深掺杂区(图2a和图2b中的213，223，224)形成在单独的掩蔽工艺和离子植入物中(步骤288)。
在步骤282-288中，可以使用不同的注入条件在两个步骤中形成混合源极和漏极结。例如，可以首先使用高压设置来植入更多的刻度结，然后进行低电压结设置的注入。需要两个掩蔽步骤，每个掩模步骤仅将源极或漏极的一侧暴露于适当的注入。如果需要，可在两个植入物之间添加额外的退火。可能的序列可以是：掩模漏极侧->hv植入->退火(可选的)->掩模源侧->低电压植入->退火。
上述仅用作用于制造图2a-2b所示的单晶体管单电容器(1t1c)反熔丝otp存储单元的工艺关键工艺步骤的示例，在上述工艺步骤之间可以包括额外的工艺步骤，并且在上述用于建造整个装置的工艺步骤之前和之后需要许多工艺步骤。
上述单晶体管一电容器(1t1c)反熔丝otp存储单元200具有一个或多个以下优点。与选择晶体管210中的低压结结合的高压结能够实现高电压编程以及更小的硅面积。
在一些实施例中，参考图3a和3b，一晶体管一电容器(1t1c))反熔丝otp存储单元300包括选择晶体管310和反熔丝电容器320，选择晶体管310包括在基板305上的栅极电介质316上的栅极315。反熔丝电容器320包括在基板305上的栅极电介质326上的栅极325。311，312和321，322轻掺杂区域和深掺杂区域313，314和323，324的组合通过在两个掺杂工艺之间施加间隔结构317，327而形成为沟道的两侧上的结区域。
反熔丝电容器320和选择晶体管310的源极/漏极区域和栅极315，325具有相同的导电类型。晶体管沟道区(即，栅极电介质下方的硅基板305)具有相反的导电类型。在选择晶体管310中，例如，如果由掺杂区域311，314和312，313分别形成的栅极315和源极/漏极是n型，则栅极电介质316下方的基板305的区域是p型。因此，源极/漏极区与反向掺杂的硅基板305形成pn结。类似地，对于反熔丝电容器320，如果由掺杂区321，324和322，323分别形成的栅极325和源极/漏极是n型，则栅极电介质326下方的基板305的区域是p型。
掺杂区311，312和321，322是轻掺杂的，其中掺杂剂水平的电活性浓度可以在3x1017-1x1019原子/cm-3的范围内。掺杂区313，314和324，323形成在沟道的两侧上，掺杂区313，314和324，323被深掺杂，其中掺杂剂水平的电活性浓度可以高于2x1019原子/cm-3。
掺杂区313，312连接，并且它们是导电的。类似地，311，314，324和321的掺杂区域被连接，并且它们是导电的。在反熔丝编程期间，在栅极315上施加电压以接通选择晶体管310，即，在栅极电介质316下方的基板中形成导电沟道。同时，将编程电压施加到掺杂区域3136。通过导电路径，该编程电压实际上施加在栅极电介质326上以引起电介质击穿。将在栅极325和掺杂区域324之间测量低电阻。
掺杂区312和313也与用于选择晶体管310的基板305形成hv结，掺杂区321和324也与用于反熔丝电容器320的基板305形成hv结，掺杂区322和323与用于反熔丝电容器320的基板305形成lv结。
为了使晶体管正常工作，结偏置需要低于结击穿电压。对于低压晶体管，可以使用更浅和更陡的结而不引起击穿。因此，该装置可以具有更好的短通道行为。这种结的形成需要较浅的植入物，较低的温度和较短的退火。对于高压晶体管，避免可能导致击穿的峰值结电场是关键的，因此必须相应地调整结轮廓。为了避免在结处引入非常高的峰值场，优选更渐进的结掺杂分布。这通常意味着更深的植入物，更长的(可能是多个)退火步骤。因此，这种结可以处理较高的偏置电压。
参考图3c，构建单晶体管单电容器(1t1c)反熔丝otp存储器单元300的工艺可包括以下步骤。首先提供一基板(步骤380)，在基板上为反熔丝电容器和选择晶体管建立栅极电介质和栅极图形(步骤382)。然后在单独的掩膜工艺中为HV结和LV结形成轻掺杂区(步骤384)，在反熔丝电容器和选择晶体管栅极叠层周围建立间隔件(步骤386)，最后在单独的掩膜工艺中为HV结和LV结形成深掺杂区(步骤388)。
在本申请的一些实施例中，上述过程还可以包括：
首先在基板上生长栅极电介质(步骤380)。用于反熔丝电容器的栅极电介质和栅极图案和基板上的选择晶体管(步骤382)。在基板上形成用于反熔丝电容器的薄栅极介电层，并且在基板上形成用于选择晶体管的较厚栅极介电层。然后，分别在栅极介电层的顶部上形成栅极堆叠件。反熔丝电容器和选择晶体管通过掩蔽和蚀刻来限定。轻掺杂区和深掺杂区的组合通过在两个掺杂工艺之间施加间隔件结构317，327而形成。
用于hv结的浅掺杂区(例如，图3a和3b中的311，312，321)和用于lv结的浅掺杂区(例如，图3a和3b中的322)通过单独的掩模和离子注入形成(步骤384)。如上所述，可以在掺杂剂注入工艺之后添加退火步骤，所述退火步骤可以被调整以形成hv结和lv结。
围绕反熔丝电容器构造间隔件并选择晶体管栅极堆叠件(步骤386)。用于hv结的深掺杂区(313，314，324)和用于lv结的深掺杂区(图3a和3b中的323)形成在单独的掩蔽工艺和离子植入物中(步骤388)。
在步骤382-388中，可以使用不同的注入条件在两个步骤中形成混合源极和漏极结。例如，可以首先使用高压设置来植入更多的刻度结，然后进行低电压结设置的注入。需要两个掩蔽步骤，每个掩模步骤仅将源极或漏极的一侧暴露于适当的注入。如果需要，可在两个植入物之间添加额外的退火。可能的序列可以是：掩模漏极侧->hv植入->退火(可选的)->掩模源侧->低电压植入->退火。
上述仅用作用于构建图3a-3b所示的单晶体管单电容器(1t1c)反熔丝otp存储单元的工艺关键工艺步骤的示例，在上述工艺步骤之间可以包括额外的工艺步骤，并且在上述用于建造整个装置的工艺步骤之前和之后需要许多工艺步骤。
上述单晶体管一电容(1t1c)反熔丝otp存储单元300具有一个或多个以下优点。与反熔丝电容器320中的低压结结合的高电压结可以提高编程良率。
对所公开的实施例的上述描述使得本领域技术人员能够实施或使用本发明。对这些实施例的各种修改对于本领域技术人员而言将是显而易见的，并且在不脱离本发明的精神或范围的情况下，本文中所定义的一般原理可应用于其他实施例。因此，本发明将不限于本文所示的实施例，而是将符合与本文公开的原理和新颖特征一致的最宽范围。

Claims (32)

1.一种反熔丝一次性可编程存储单元，其特征在于，包括：
基板；
在所述基板上形成的选择晶体管，其中所述选择晶体管包括：
形成在所述基板上的第一栅极介电层，
第一栅极，形成在所述栅极介电层上；
第一高压结，形成在所述基板中；以及
形成在所述基板中的第一低压结，
其中，所述选择晶体管的源极和漏极分别形成所述第一高压结和所述第一低压结，或者分别由所述第一低压结和所述第一高压结形成；以及
形成在所述基板上的反熔丝电容器，其中所述反熔丝电容器包括：
形成在所述基板上的第二栅极介电层，
第二栅极，形成在所述栅极介电层上；
第二高压结，形成在所述基板中；以及
形成在所述基板中的第二低压结，
其中，所述反熔丝电容器的源极和漏极分别形成所述第二高压结和所述第二低压结，或者分别由所述第二低压结和所述第二高压结形成。
2.根据权利要求1所述的反熔丝一次性可编程存储单元，其特征在于，其中所述第一高压结或所述第二高压结具有高于3.3伏的阈值结击穿电压。
3.根据权利要求2所述的反熔丝一次性可编程存储单元，其特征在于，其中所述第一高压结或所述第二高压结具有高于5伏的阈值结击穿电压。
4.根据权利要求1所述的反熔丝一次性可编程存储单元，其特征在于，其中所述第一低压结或所述第二低压结具有低于3.2伏的阈值结击穿电压。
5.根据权利要求4所述的反熔丝一次性可编程存储单元，其特征在于，其中所述第一低压结或所述第二低压结具有低于2.3伏的阈值结击穿电压。
6.根据权利要求1所述的反熔丝一次性可编程存储单元，其特征在于，其中所述第一高压结和所述第二高压结电连接。
7.根据权利要求1所述的反熔丝一次性可编程存储单元，其特征在于，其中所述第一高压结或所述第二高压结中的至少一个包括具有不同掺杂水平的两个掺杂区。
8.根据权利要求7所述的反熔丝一次性可编程存储单元，其特征在于，其中，所述第一高压结包括与所述第一栅极介电层相邻的第一掺杂区，所述第一掺杂区在比远离所述第一栅极介电层的第二掺杂区低的掺杂水平下邻近所述第一栅极介电层。
9.根据权利要求7所述的反熔丝一次性可编程存储单元，其特征在于，其中所述第二高压结包括与所述第二栅极介电层相邻的第一掺杂区，所述第一掺杂区在比远离所述第二栅极介电层的第二掺杂区低的掺杂水平下邻近所述第二栅极介电层。
10.根据权利要求7所述的反熔丝一次性可编程存储单元，其特征在于，其中所述两个掺杂区中的一者具有在3x1017-1x1019原子/cm-3的范围内的掺杂剂水平的电活性浓度，其中所述两个掺杂区中的另一者具有高于2x1019原子/cm-3的掺杂剂水平的电活性浓度。
11.根据权利要求1所述的反熔丝一次性可编程存储单元，其特征在于，其中所述第一低压结或所述第二低压结中的至少一个包括具有不同掺杂水平的两个掺杂区。
12.根据权利要求11所述的反熔丝一次性可编程存储单元，其特征在于，其中所述第一低电压结包括在比远离所述第一栅极介电层的第二掺杂区低的掺杂水平下与所述第一栅极介电层相邻的第一掺杂区。
13.根据权利要求11所述的反熔丝一次性可编程存储单元，其特征在于，其中所述第二低电压结包括在比远离所述第二栅极电介质层的第二掺杂区低的掺杂水平下与所述第二栅极电介质层相邻的第一掺杂区。
14.根据权利要求11所述的反熔丝一次性可编程存储单元，其特征在于，其中所述两个掺杂区中的一者具有在3x1017-1x1019原子/cm-3的范围内的掺杂剂水平的电活性浓度，其中所述两个掺杂区中的另一者具有高于2x1019原子/cm-3的掺杂剂水平的电活性浓度。
15.一种反熔丝一次性可编程存储单元，其特征在于，包括：
基板；
在所述基板上形成的选择晶体管，其中所述选择晶体管包括：
形成在所述基板上的第一栅极介电层，
第一栅极，形成在所述栅极介电层上；
第一高压结，形成在所述基板中；以及
形成在所述基板中的第一低压结，
其中，所述选择晶体管的源极和漏极分别形成所述第一高压结和所述第一低压结，或者分别由所述第一低压结和所述第一高压结形成；以及
形成在所述基板上的反熔丝电容器，其中所述反熔丝电容器包括：
形成在所述基板上的第二栅极介电层，
第二栅极，形成在所述栅极介电层上；
第二低压结，形成在所述基板中；以及
形成在所述基板中的第三低压结，
其中所述反熔丝电容器的源极和漏极分别形成所述第二低压结和所述第三低电压结，或者分别由所述第三低压结和所述第二低压结形成。
16.根据权利要求15所述的反熔丝一次性可编程存储单元，其特征在于，其中所述第一高压结具有高于3.3伏的阈值结电压。
17.根据权利要求16所述的反熔丝一次性可编程存储单元，其特征在于，其中所述第一高压结具有高于5伏的阈值结电压。
18.根据权利要求15所述的反熔丝一次性可编程存储单元，其特征在于，其中所述第一低电压结或所述第二低电压结或所述第三低电压结具有低于3.2伏的阈值结电压。
19.根据权利要求18所述的反熔丝一次性可编程存储单元，其特征在于，其中所述第一低电压结或所述第二低电压结或所述第三低电压结具有低于2.3伏的阈值结电压。
20.根据权利要求15所述的反熔丝一次性可编程存储单元，其特征在于，其中所述第一高压结和所述第二低压结电连接。
21.根据权利要求15所述的反熔丝一次可编程存储单元，其特征在于，其中所述第一高压结包括与所述第一栅极介电层相邻的第一掺杂区，所述第一掺杂区在比远离所述第一栅极介电层的第二掺杂区低的掺杂水平下邻近所述第一栅极介电层。
22.根据权利要求21所述的反熔丝一次性可编程存储单元，其特征在于，其中所述第一掺杂区具有在3x1017-1x1019原子/cm-3的范围内的掺杂剂水平的电活性浓度，其中所述第二掺杂区具有高于2x1019原子/cm-3的掺杂剂水平的电活性浓度。
23.一种反熔丝一次性可编程存储单元，其特征在于，包括：
基板；
在所述基板上形成的选择晶体管，其中所述选择晶体管包括：
形成在所述基板上的第一栅极介电层，
第一栅极，形成在所述栅极介电层上；
第一高压结，形成在所述基板中；以及
形成于所述基板中的第二高压结，
其中，所述选择晶体管的源极和漏极分别形成所述第一高压结和所述第二高压结，或者分别由所述第二高压结和所述第一高压结形成；以及
形成在所述基板上的反熔丝电容器，其中所述反熔丝电容器包括：
形成在所述基板上的第二栅极介电层，
第二栅极，形成在所述栅极介电层上；
形成在所述基板中的第三高压结；以及
形成在所述基板中的第一低压结，
其中，所述反熔丝电容的源极和漏极分别形成所述第三高压结和所述第一低压结，或者分别由所述第一低压结和所述第三高压结形成。
24.根据权利要求23所述的反熔丝一次性可编程存储单元，其特征在于，其中所述第一高压结或所述第二高压结或所述第三高压结具有高于3.3伏的阈值结电压。
25.根据权利要求24所述的反熔丝一次性可编程存储单元，其特征在于，其中所述第一高压结或所述第二高压结或所述第三高压结具有高于5伏的阈值结电压。
26.根据权利要求23所述的反熔丝一次性可编程存储单元，其特征在于，其中所述第一低电压结具有低于3.2伏的阈值结电压。
27.根据权利要求26所述的反熔丝一次性可编程存储单元，其特征在于，其中所述第一低电压结具有低于2.3伏的阈值结电压。
28.根据权利要求23所述的反熔丝一次性可编程存储单元，其特征在于，其中所述第二高压结和所述第一低压结电连接。
29.根据权利要求23所述的反熔丝一次性可编程存储单元，其特征在于，其中所述第一高压结或所述第二高压结包括与所述第一栅极介电层相邻的第一掺杂区，所述第一掺杂区在比远离所述第一栅极介电层的第二掺杂区低的掺杂水平下邻近所述第一栅极介电层。
30.根据权利要求29所述的反熔丝一次性可编程存储单元，其特征在于，其中所述第一掺杂区具有在3x1017-1x1019原子/cm-3的范围内的掺杂剂水平的电活性浓度，其中所述第二掺杂区具有高于2x1019原子/cm-3的掺杂剂水平的电活性浓度。
31.根据权利要求23所述的反熔丝一次性可编程存储单元，其特征在于，其中所述第三高电压结包括在比远离所述第二栅极电介质层的第二掺杂区低的掺杂水平下与所述第二栅极电介质层相邻的第一掺杂区。
32.根据权利要求31所述的反熔丝一次性可编程存储单元，其特征在于，其中所述第一掺杂区具有在3x1017-1x1019原子/cm-3的范围内的掺杂剂水平的电活性浓度，其中所述第二掺杂区具有高于2x1019原子/cm-3的掺杂剂水平的电活性浓度。
CN202011091103.5A 2019-11-08 2020-10-13 一种反熔丝一次性可编程存储单元 Active CN112234063B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/678,051 US11296096B2 (en) 2019-11-08 2019-11-08 Antifuse OTP structure with hybrid junctions
US16/678,051 2019-11-08

Publications (2)

Publication Number Publication Date
CN112234063A true CN112234063A (zh) 2021-01-15
CN112234063B CN112234063B (zh) 2024-02-20

Family

ID=74112506

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011091103.5A Active CN112234063B (zh) 2019-11-08 2020-10-13 一种反熔丝一次性可编程存储单元

Country Status (2)

Country Link
US (1) US11296096B2 (zh)
CN (1) CN112234063B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11217595B2 (en) * 2020-01-15 2022-01-04 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structure with hybrid device and hybrid junction for select transistor
CN114582835B (zh) * 2022-05-05 2022-07-29 长鑫存储技术有限公司 反熔丝结构及其制作方法、反熔丝阵列、存储装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090250726A1 (en) * 2008-04-04 2009-10-08 Sidense Corp. Low vt antifuse device
US20100165699A1 (en) * 2008-12-30 2010-07-01 Zhanping Chen Antifuse programmable memory array
CN102612717A (zh) * 2009-10-30 2012-07-25 赛鼎矽公司 双阱沟道分裂otp存储单元
CN104078465A (zh) * 2013-03-28 2014-10-01 力旺电子股份有限公司 非易失性存储器单元与读取的方法
US20150287730A1 (en) * 2014-04-02 2015-10-08 Ememory Technology Inc. Antifuse otp memory cell with performance improvement, and manufacturing method and operating method of memory
US20170053926A1 (en) * 2015-08-18 2017-02-23 Ememory Technology Inc. Antifuse-type one time programming memory cell and array structure with same
CN108511024A (zh) * 2018-04-11 2018-09-07 珠海创飞芯科技有限公司 一种反熔丝编程方法、系统及反熔丝器件
CN109493908A (zh) * 2017-09-12 2019-03-19 力旺电子股份有限公司 非易失性存储器胞的编程方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5141890A (en) * 1982-02-01 1992-08-25 Texas Instruments Incorporated CMOS sidewall oxide-lightly doped drain process
US5163180A (en) * 1991-01-18 1992-11-10 Actel Corporation Low voltage programming antifuse and transistor breakdown method for making same
WO2003025944A1 (en) 2001-09-18 2003-03-27 Kilopass Technologies, Inc. Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric
US6798693B2 (en) 2001-09-18 2004-09-28 Kilopass Technologies, Inc. Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric
WO2005109516A1 (en) 2004-05-06 2005-11-17 Sidense Corp. Split-channel antifuse array architecture
US8384155B2 (en) * 2006-07-18 2013-02-26 Ememory Technology Inc. Semiconductor capacitor
US7471540B2 (en) * 2007-01-24 2008-12-30 Kilopass Technology, Inc. Non-volatile semiconductor memory based on enhanced gate oxide breakdown
JP2009117461A (ja) * 2007-11-02 2009-05-28 Elpida Memory Inc アンチヒューズ素子、およびアンチヒューズ素子の設定方法
US9013910B2 (en) * 2009-07-30 2015-04-21 Ememory Technology Inc. Antifuse OTP memory cell with performance improvement prevention and operating method of memory
TW201203253A (en) * 2010-07-06 2012-01-16 Maxchip Electronics Corp One time programmable memory and the manufacturing method and operation method thereof
US9224496B2 (en) * 2010-08-11 2015-12-29 Shine C. Chung Circuit and system of aggregated area anti-fuse in CMOS processes
US9281074B2 (en) * 2013-05-16 2016-03-08 Ememory Technology Inc. One time programmable memory cell capable of reducing leakage current and preventing slow bit response
US9601499B2 (en) * 2013-05-16 2017-03-21 Ememory Technology Inc. One-time programmable memory cell capable of reducing leakage current and preventing slow bit response, and method for programming a memory array comprising the same
CN104681558B (zh) 2013-12-03 2017-11-07 珠海创飞芯科技有限公司 Otp器件结构及其加工方法
US9620176B2 (en) * 2015-09-10 2017-04-11 Ememory Technology Inc. One-time programmable memory array having small chip area
US10020268B2 (en) * 2016-04-13 2018-07-10 Ememory Technology Inc. Random number generator device and control method thereof
US10446562B1 (en) * 2017-01-10 2019-10-15 Synopsys, Inc. One-time programmable bitcell with partially native select device
US10090309B1 (en) * 2017-04-27 2018-10-02 Ememory Technology Inc. Nonvolatile memory cell capable of improving program performance
US11018143B1 (en) * 2020-03-12 2021-05-25 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structures with hybrid low-voltage devices

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090250726A1 (en) * 2008-04-04 2009-10-08 Sidense Corp. Low vt antifuse device
US20100165699A1 (en) * 2008-12-30 2010-07-01 Zhanping Chen Antifuse programmable memory array
CN102612717A (zh) * 2009-10-30 2012-07-25 赛鼎矽公司 双阱沟道分裂otp存储单元
CN104078465A (zh) * 2013-03-28 2014-10-01 力旺电子股份有限公司 非易失性存储器单元与读取的方法
US20140293673A1 (en) * 2013-03-28 2014-10-02 Ememory Technology Inc. Nonvolatile memory cell structure and method for programming and reading the same
US20150287730A1 (en) * 2014-04-02 2015-10-08 Ememory Technology Inc. Antifuse otp memory cell with performance improvement, and manufacturing method and operating method of memory
CN104979353A (zh) * 2014-04-02 2015-10-14 力旺电子股份有限公司 反熔丝单次可编程存储单元以及存储器的操作方法
US20170053926A1 (en) * 2015-08-18 2017-02-23 Ememory Technology Inc. Antifuse-type one time programming memory cell and array structure with same
CN109493908A (zh) * 2017-09-12 2019-03-19 力旺电子股份有限公司 非易失性存储器胞的编程方法
CN108511024A (zh) * 2018-04-11 2018-09-07 珠海创飞芯科技有限公司 一种反熔丝编程方法、系统及反熔丝器件

Also Published As

Publication number Publication date
US11296096B2 (en) 2022-04-05
CN112234063B (zh) 2024-02-20
US20210143161A1 (en) 2021-05-13

Similar Documents

Publication Publication Date Title
CN112635468B (zh) 一种反熔丝一次性可编程存储单元
CN109493908B (zh) 非易失性存储器胞的编程方法
CN112234061B (zh) 一种反熔丝一次性可编程存储单元
TWI493555B (zh) 電子系統、反熔絲記憶體元件及其提供方法
US5646438A (en) Programmable semiconductor memory
US7859043B2 (en) Three-terminal single poly NMOS non-volatile memory cell
KR102178025B1 (ko) 감소된 레이아웃 면적을 갖는 otp 셀
WO2003060917A2 (en) Reprogrammable non-volatile memory using a breakdown phenomena in an ultra-thin dielectric
EP1436815A1 (en) Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric
US8546222B1 (en) Electrically erasable programmable non-volatile memory
CN112234063B (zh) 一种反熔丝一次性可编程存储单元
US8344440B2 (en) Three-terminal single poly NMOS non-volatile memory cell with shorter program/erase times
CN112234062B (zh) 一种反熔丝一次性可编程存储单元
US8329533B2 (en) Stacked capacitor for double-poly flash memory
US9406397B1 (en) Anti-fuse non-volatile semiconductor memory
US8765550B2 (en) N-channel erasable programmable non-volatile memory
US7026217B1 (en) Method of forming an antifuse on a semiconductor substrate using wet oxidation of a nitrided substrate
KR100773399B1 (ko) 반도체 소자 및 그 형성 방법
CN116322045A (zh) 一次可编程复位存储阵列及其形成方法
CN117939887A (zh) 反熔丝一次可编程存储器及其形成方法
KR20090007868A (ko) 고전압 스위칭 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant