CN116322045A - 一次可编程复位存储阵列及其形成方法 - Google Patents

一次可编程复位存储阵列及其形成方法 Download PDF

Info

Publication number
CN116322045A
CN116322045A CN202310475976.3A CN202310475976A CN116322045A CN 116322045 A CN116322045 A CN 116322045A CN 202310475976 A CN202310475976 A CN 202310475976A CN 116322045 A CN116322045 A CN 116322045A
Authority
CN
China
Prior art keywords
layer
ions
word line
forming
injection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310475976.3A
Other languages
English (en)
Inventor
张博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202310475976.3A priority Critical patent/CN116322045A/zh
Publication of CN116322045A publication Critical patent/CN116322045A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种一次可编程复位存储阵列及其形成方法，其中方法包括：提供衬底，衬底包括基底和有源区；在有源区上形成字线栅结构，字线栅结构包括若干第一注入部、第二注入部和无注入部；在有源区内形成源漏掺杂层；在第一注入部内形成第一注入层，第一注入层内具有第一离子；在第二注入部内形成第二注入层，第二注入层内具有第二离子，第一离子和第二离子的电学类型不同。由于第一离子和第二离子对晶体管结构的阈值电压调节程度不同，因此第一注入层和第二注入层的调节能够表征2种数据信息，加上无注入部也能够表征1种数据信息，使得一次可编程复位存储阵列中一个存储单元具有3种数据信息的存储选择，进而使得存储阵列中的数据信息的存储量有效提升。

Description

一次可编程复位存储阵列及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种一次可编程复位存储阵列及其形成方法。
背景技术
嵌入式非易失性存储器(ENVM)技术已被采用在诸如后硅验证，存储器修复，在线现场试验和安全id存储之类的应用场景。ENVM也是用于自我修复应用的关键组件，其中关于时间相关的故障机制(诸如电路老化)的信息必须在系统断电周期期间被保留。一次可编程(One Time Programmable，OTP)存储器已被广泛用于标准逻辑过程中的存储器修复。
一次可编程存储器是只读存储器，由于只能进行一次编程故此得名。一次可编程存储器在出厂时，一般存储内容都是0或1，用户可以根据自己的需要对其进行编程，将用户数据写入。一次可编程存储器由于结构简单、易于使用造价较低等优点，在微控制器(MCU，Micro Control Unit)等芯片中可以替代传统的电可擦写存储器(EPROM)，受到广泛的使用。
然而，现有技术中一次可编程存储阵列仍存在诸多问题。
发明内容
本发明解决的技术问题是提供一种一次可编程复位存储阵列及其形成方法，以增加数据信息的存储量。
为解决上述问题，本发明提供一种一次可编程复位存储阵列的形成方法，包括：提供衬底，所述衬底包括基底以及位于所述基底上的有源区；在所述衬底上形成字线栅结构，所述字线栅结构覆盖所述有源区的部分顶部表面，所述字线栅结构包括若干第一注入部、若干第二注入部和若干无注入部；在所述有源区内形成源漏掺杂层，所述源漏掺杂层内具有第一离子；在所述第一注入部内形成第一注入层，所述第一注入层内具有所述第一离子；在所述第二注入部内形成第二注入层，所述第二注入层内具有第二离子，所述第一离子的电学类型和所述第二离子的电学类型不同。
可选的，所述有源区包括平行于第一方向的第一有源部、以及若干平行于第二方向的第二有源部，所述第一有源部和若干所述第二有源部交叉排布，且所述第一有源部和所述第二有源部交叉位置为公共有源部，所述第一方向与所述第二方向垂直。
可选的，所述字线栅结构平行于所述第一方向，且所述字线栅结构覆盖所述第一有源部；所述第一注入部、所述第二注入部和所述无注入部分别位于相邻所述公共有源部之间的所述第一有源部上。
可选的，在暴露出的所述第二有源部内形成源漏掺杂层。
可选的，所述第一注入层和所述源漏掺杂层同时形成。
可选的，所述源漏掺杂层和所述第一注入层的形成方法包括：在所述衬底上形成第一牺牲层，所述第一牺牲层暴露出所述第二有源部的顶部表面和所述第一注入部的顶部表面；以所述第一牺牲层为掩膜注入所述第一离子，形成所述源漏掺杂层和所述第一注入层。
可选的，所述第二注入层的形成方法包括：在所述衬底上形成第二牺牲层，所述第二牺牲层暴露出所述第二注入部的顶部表面；以所述第二牺牲层为掩膜注入所述第二离子，形成所述第二注入层。
可选的，所述字线栅结构包括：栅介质层、位于所述栅介质层上的字线栅层、以及位于所述栅介质层和所述字线栅层侧壁的侧墙。
可选的，所述字线栅结构的形成方法包括：在所述衬底上形成栅介质层材料层；在所述栅介质材料层上形成字线栅材料层；对所述栅介质材料层和所述字线材料层进行图形化处理，形成所述栅介质层和所述字线栅层；在所述栅介质层和所述字线栅层的侧壁、以及所述字线栅层的顶部表面形成侧墙材料层；回刻蚀所述侧墙材料层，直至暴露出所述字线栅层的顶部表面为止，形成所述侧墙。
可选的，所述第一离子包括：N型离子或P型离子；所述第二离子包括：P型离子或N型离子。
相应的，本发明技术方案中还提供一种一次可编程复位存储阵列，包括：衬底，所述衬底包括基底以及位于所述基底上的有源区；位于所述衬底上的字线栅结构，所述字线栅结构覆盖所述有源区的部分顶部表面，所述字线栅结构包括若干第一注入部、若干第二注入部和若干无注入部；位于所述有源区内的源漏掺杂层，所述源漏掺杂层内具有第一离子；位于所述第一注入部内的第一注入层，所述第一注入层内具有所述第一离子；位于所述第二注入部内的第二注入层，所述第二注入层内具有第二离子，所述第一离子的电学类型和所述第二离子的电学类型不同。
可选的，所述有源区包括平行于第一方向的第一有源部、以及若干平行于第二方向的第二有源部，所述第一有源部和若干所述第二有源部交叉排布，且所述第一有源部和所述第二有源部交叉位置为公共有源部，所述第一方向与所述第二方向垂直。
可选的，所述字线栅结构平行于所述第一方向，且所述字线栅结构覆盖所述第一有源部；所述第一注入部、所述第二注入部和所述无注入部分别位于相邻所述公共有源部之间的所述第一有源部上。
可选的，所述源漏掺杂层位于所述第二有源部。
可选的，所述字线栅结构包括：栅介质层、位于所述栅介质层上的字线栅层、以及位于所述栅介质层和所述字线栅层侧壁的侧墙。
可选的，所述第一离子包括：N型离子或P型离子；所述第二离子包括：P型离子或N型离子。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案的一次可编程复位存储阵列的形成方法中，通过将所述字线栅结构划分为若干第一注入部、若干第二注入部和若干无注入部，进而在所述第一注入部中形成第一注入层，所述第一注入层内具有第一离子，在所述第二注入部中形成第二注入层，所述第二注入层内具有第二离子，且所述第一离子的电学类型与所述第二离子的电学类型不同。由于所述第一离子和所述第二离子对晶体管结构的阈值电压调节程度不同，因此所述第一注入层和所述第二注入层的调节能够表征2种数据信息，加上所述无注入部也能够表征1种数据信息，使得一次可编程复位存储阵列中一个存储单元具有3种数据信息的存储选择(即复位，2种以上数据信息状态选择)，即数据信息“0”、“1”和“2，进而使得所述一次可编程复位存储阵列中的数据信息的存储量有效提升。
进一步，所述第一注入层和所述源漏掺杂层同时形成。通过将所述第一注入层和所述源漏掺杂层同时形成，使得形成所述第一注入层可以利用形成所述源漏掺杂层时的光罩，省去形成所述第一注入层的专用额外注入掺杂光刻步骤和对应光罩，进而有效简化工艺制程，降低制作成本。
本发明的技术方案的一次可编程复位存储阵列中，包括：位于所述衬底上的字线栅结构，所述字线栅结构覆盖所述有源区的部分顶部表面，所述字线栅结构包括若干第一注入部、若干第二注入部和若干无注入部；位于所述第一注入部内的第一注入层，所述第一注入层内具有所述第一离子；位于所述第二注入部内的第二注入层，所述第二注入层内具有第二离子，所述第一离子的电学类型和所述第二离子的电学类型不同。由于所述第一离子和所述第二离子对晶体管结构的阈值电压调节程度不同，因此所述第一注入层和所述第二注入层的调节能够表征2种数据信息，加上所述无注入部也能够表征1种数据信息，使得一次可编程复位存储阵列中一个存储单元具有3种数据信息的存储选择，即数据信息“0”、“1”和“2，进而使得所述一次可编程复位存储阵列中的数据信息的存储量有效提升。
附图说明
图1是一种一次可编程复位存储阵列的结构示意图；
图2至图15是本发明实施例中一次可编程复位存储阵列的形成方法各步骤结构示意图。
具体实施方式
正如背景技术所述，现有技术中一次可编程复位存储阵列在形成过程中仍存在诸多问题。以下将结合附图进行具体说明。
图1是一种一次可编程复位存储阵列的结构示意图。
请参考图1，一种一次可编程复位存储阵列，包括：衬底，所述衬底包括基底以及位于所述基底100上的有源区(未标示)；位于所述衬底上的字线栅结构101，所述字线栅结构101覆盖所述有源区的部分顶部表面，所述字线栅结构101包括若干注入部101a和若干无注入部101b；位于所述有源区内的源漏掺杂层102，所述源漏掺杂层102内具有第一离子；位于所述注入部101a内的注入层103，所述注入层103内具有所述第二离子。
在本实施例中，以所述注入部101a和所述无注入部101b交替排布为例。
在本实施例中，所述一次可编程复位存储阵列中，通过在所述字线栅结构101中注入所述第二离子来调节晶体管结构中的阈值电压Vt，进而表征出不同的数据信息。
然而，由于所述字线栅结构101中所有所述注入区101a中的所述第二离子相同，因此所述注入层103的调节仅能够表征1种数据信息，加上所有所述无注入部101b也只能够表征1种数据信息，使得一次可编程复位存储阵列中一个存储单元具有3种数据信息的存储选择，即数据信息“1”和“0”。因此，所述一次可编程复位存储阵列中的数据信息的存储量有待提升。
在此基础上，本发明提供一种一次可编程复位存储阵列及其形成方法，通过将所述字线栅结构划分为若干第一注入部、若干第二注入部和若干无注入部，进而在所述第一注入部中形成第一注入层，所述第一注入层内具有第一离子，在所述第二注入部中形成第二注入层，所述第二注入层内具有第二离子，且所述第一离子的电学类型与所述第二离子的电学类型不同。由于所述第一离子和所述第二离子对晶体管结构的阈值电压调节程度不同，因此所述第一注入层和所述第二注入层的调节能够表征2种数据信息，加上所述无注入部也能够表征1种数据信息，整个所述一次可编程复位存储阵列中能够表征3种数据信息，即数据信息“0”、“1”和“2，进而使得所述一次可编程复位存储阵列中的数据信息的存储量有效提升。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图2至图15是本发明实施例中一次可编程复位存储阵列的形成方法各步骤结构示意图。
请参考图2至图4，图3是图2中沿A-A线截面示意图，图4是图2中国沿B-B线截面示意图，提供衬底，所述衬底包括基底200以及位于所述基底200上的有源区201。
在本实施例中，所述衬底的形成方法包括：提供初始衬底(未图示)；对所述初始衬底进行图形化处理，形成所述衬底，所述衬底包括基底200以及位于所述基底200上的所述有源区201。
在本实施例中，所述有源区201包括平行于第一方向X的第一有源部201a、以及若干平行于第二方向Y的第二有源部201b，所述第一有源部201a和若干所述第二有源部201b交叉排布，且所述第一有源部201a和所述第二有源部201b交叉位置为公共有源部201c，所述第一方向X与所述第二方向Y垂直。
在本实施例中，所述衬底的材料采用硅；在其他实施例中，所述衬底的材料还可以为硅锗。
请参考图5和图6，图5和图3的视图方向一致，图6和图4的视图方向一致，在所述衬底上形成隔离层202，所述隔离层202覆盖所述有源区201的侧壁，且暴露出所述有源区201的顶部表面。
在本实施例中，所述隔离层202的形成方法包括：在所述衬底上形成初始隔离层(未图示)，所述初始隔离层覆盖所述有源区201；对所述初始隔离层进行回刻蚀处理，直至暴露出所述有源区201的顶部表面为止，形成所述隔离层202。
在本实施例中，所述隔离层202的材料采用氧化硅。
请参考图7和图8，图8是图7中沿C-C线截面示意图，在形成所述隔离层202之后，在所述衬底上形成字线栅结构203，所述字线栅结构203覆盖所述有源区201的部分顶部表面，所述字线栅结构203包括若干第一注入部203a、若干第二注入部203b和若干无注入部203c。
在本实施例中，所述字线栅结构203平行于所述第一方向X，且所述字线栅结构203覆盖所述第一有源部201a；所述第一注入部203a、所述第二注入部203b和所述无注入部203c分别位于相邻所述公共有源部201c之间的所述第一有源部201a上。
在本实施例中，所述字线栅结构203包括：栅介质层(未标示)、位于所述栅介质层上的字线栅层(未标示)、以及位于所述栅介质层和所述字线栅层侧壁的侧墙(未标示)。
所述字线栅结构203的形成方法包括：在所述衬底上形成栅介质层材料层(未图示)；在所述栅介质材料层上形成字线栅材料层(未图示)；对所述栅介质材料层和所述字线材料层进行图形化处理，形成所述栅介质层和所述字线栅层；在所述栅介质层和所述字线栅层的侧壁、以及所述字线栅层的顶部表面形成侧墙材料层(未图示)；回刻蚀所述侧墙材料层，直至暴露出所述字线栅层的顶部表面为止，形成所述侧墙。
在本实施例中，所述栅氧化层的材料包括氧化硅；所述字线栅层的材料采用多晶硅；所述侧墙的材料包括氮化硅。
需要说明的是，在本实施例中，所述字线栅结构203中所述第一注入部203a、所述第二注入部203b和所述无注入部203c的划分排列可以根据实际需求灵活定义。
如在一个具体实施例中，按照所述第一注入部203a、所述第二注入部203b和所述无注入部203c的秩序依次交替划分排布。
请参考图9至图12，图10是图9中沿D-D线截面示意图，图11是图9中沿E-E线截面示意图，图12是图9中沿F-F线截面示意图，在形成所述字线栅结构203之后，在所述有源区201内形成源漏掺杂层204，所述源漏掺杂层204内具有第一离子；在所述第一注入部203a内形成第一注入层205，所述第一注入层205内具有所述第一离子。
在本实施例中，在暴露出的所述第二有源部201b内形成源漏掺杂层。
在本实施例中，所述第一注入层205和所述源漏掺杂层204同时形成。
在本实施例中，所述源漏掺杂层204和所述第一注入层205的形成方法包括：在所述衬底上形成第一牺牲层(未图示)，所述第一牺牲层暴露出所述第二有源部201b的顶部表面和所述第一注入部203a的顶部表面；以所述第一牺牲层为掩膜注入所述第一离子，形成所述源漏掺杂层204和所述第一注入层205。
在本实施例中，通过将所述第一注入层205和所述源漏掺杂层204同时形成，使得形成所述第一注入层205可以利用形成所述源漏掺杂层204时的光罩，省去形成所述第一注入层205的专用额外注入掺杂光刻步骤和对应光罩，进而有效简化工艺制程，降低制作成本。
在本实施例中，所述第一离子采用N型离子；在其他实施例中，所述N型离子还可以采用P型离子。
至此，在本实施例中，沿所述第一方向形成了若干依次串接的NMOS晶体管结构。
请参考图13至图15，图14是图13中沿G-G线截面示意图，图15是图13中沿H-H线截面示意图，在形成所述源漏掺杂层204和所述第一注入层205之后，在所述第二注入部203b内形成第二注入层206，所述第二注入层206内具有第二离子，所述第一离子的电学类型和所述第二离子的电学类型不同。
在本实施例中，所述第二注入层206的形成方法包括：在所述衬底上形成第二牺牲层(未图示)，所述第二牺牲层暴露出所述第二注入部203b的顶部表面；以所述第二牺牲层为掩膜注入所述第二离子，形成所述第二注入层。
需要说明的是，在本实施例中，所述第二注入层206的形成可以与芯片上其他区域(未图示)的源漏掺杂层同时形成，但是需要保证其他区域中源漏掺杂层中的掺杂离子的电学类型与所述第二离子的电学类型相同，进而能够省去形成所述第二注入层206时的专用额外注入掺杂光刻步骤和对应光罩，起到简化工艺制程，降低制作成本的效果。
在本实施例中，所述第二离子采用P型离子；在其他实施例中，当所述第一离子采用P型离子时，所述第二离子则采用N型离子。
在本实施例中，通过将所述字线栅结构203划分为若干第一注入部203a、若干第二注入部203b和若干无注入部203c，进而在所述第一注入部203a中形成第一注入层205，所述第一注入层205内具有第一离子，在所述第二注入部203b中形成第二注入层206，所述第二注入层206内具有第二离子，且所述第一离子的电学类型与所述第二离子的电学类型不同。由于所述第一离子和所述第二离子对晶体管结构的阈值电压调节程度不同，因此所述第一注入层205和所述第二注入层206的调节能够表征2种数据信息，加上所述无注入部203c也能够表征1种数据信息，使得一次可编程复位存储阵列中一个存储单元具有3种数据信息的存储选择(即复位，2种以上数据信息状态选择)，即数据信息“0”、“1”和“2，进而使得所述一次可编程复位存储阵列中的数据信息的存储量有效提升。
相应的，本发明实施例中还提供一种一次可编程复位存储阵列，请继续参考图13至图15，包括：衬底，所述衬底包括基底200以及位于所述基底200上的有源区201；位于所述衬底上的字线栅结构203，所述字线栅结构203覆盖所述有源区201的部分顶部表面，所述字线栅结构203包括若干第一注入部203a、若干第二注入部203b和若干无注入部203c；位于所述有源区201内的源漏掺杂层204，所述源漏掺杂层204内具有第一离子；位于所述第一注入部203a内的第一注入层205，所述第一注入层205内具有所述第一离子；位于所述第二注入部203b内的第二注入层206，所述第二注入层206内具有第二离子，所述第一离子的电学类型和所述第二离子的电学类型不同。
在本实施例中，由于所述第一离子和所述第二离子对晶体管结构的阈值电压调节程度不同，因此所述第一注入层205和所述第二注入层206的调节能够表征2种数据信息，加上所述无注入部203c也能够表征1种数据信息，使得一次可编程复位存储阵列中一个存储单元具有3种数据信息的存储选择，即数据信息“0”、“1”和“2，进而使得所述一次可编程复位存储阵列中的数据信息的存储量有效提升。
在本实施例中，所述有源区201包括平行于第一方向X的第一有源部201a、以及若干平行于第二方向Y的第二有源部201b，所述第一有源部201a和若干所述第二有源部201b交叉排布，且所述第一有源部201a和所述第二有源部201b交叉位置为公共有源部201c，所述第一方向X与所述第二方向Y垂直。
在本实施例中，所述字线栅结构203平行于所述第一方向X，且所述字线栅结构203覆盖所述第一有源部201a；所述第一注入部203a、所述第二注入部203b和所述无注入部203c分别位于相邻所述公共有源部201c之间的所述第一有源部201a上。
在本实施例中，所述源漏掺杂层204位于所述第二有源部201b。
在本实施例中，所述字线栅结构203包括：栅介质层、位于所述栅介质层上的字线栅层、以及位于所述栅介质层和所述字线栅层侧壁的侧墙。
在本实施例中，所述第一离子采用N型离子，所述第二离子采用P型离子；在其他实施例中，所述第一离子还可以采用P型离子，对应的所述第二离子则采用N型离子。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种一次可编程复位存储阵列的形成方法，其特征在于，包括：
提供衬底，所述衬底包括基底以及位于所述基底上的有源区；
在所述衬底上形成字线栅结构，所述字线栅结构覆盖所述有源区的部分顶部表面，所述字线栅结构包括若干第一注入部、若干第二注入部和若干无注入部；
在所述有源区内形成源漏掺杂层，所述源漏掺杂层内具有第一离子；
在所述第一注入部内形成第一注入层，所述第一注入层内具有所述第一离子；
在所述第二注入部内形成第二注入层，所述第二注入层内具有第二离子，所述第一离子的电学类型和所述第二离子的电学类型不同。
2.如权利要求1所述一次可编程复位存储阵列的形成方法，其特征在于，所述有源区包括平行于第一方向的第一有源部、以及若干平行于第二方向的第二有源部，所述第一有源部和若干所述第二有源部交叉排布，且所述第一有源部和所述第二有源部交叉位置为公共有源部，所述第一方向与所述第二方向垂直。
3.如权利要求2所述一次可编程复位存储阵列的形成方法，其特征在于，所述字线栅结构平行于所述第一方向，且所述字线栅结构覆盖所述第一有源部；所述第一注入部、所述第二注入部和所述无注入部分别位于相邻所述公共有源部之间的所述第一有源部上。
4.如权利要求3所述一次可编程复位存储阵列的形成方法，其特征在于，在暴露出的所述第二有源部内形成源漏掺杂层。
5.如权利要求4所述一次可编程复位存储阵列的形成方法，其特征在于，所述第一注入层和所述源漏掺杂层同时形成。
6.如权利要求5所述一次可编程复位存储阵列的形成方法，其特征在于，所述源漏掺杂层和所述第一注入层的形成方法包括：在所述衬底上形成第一牺牲层，所述第一牺牲层暴露出所述第二有源部的顶部表面和所述第一注入部的顶部表面；以所述第一牺牲层为掩膜注入所述第一离子，形成所述源漏掺杂层和所述第一注入层。
7.如权利要求1所述一次可编程复位存储阵列的形成方法，其特征在于，所述第二注入层的形成方法包括：在所述衬底上形成第二牺牲层，所述第二牺牲层暴露出所述第二注入部的顶部表面；以所述第二牺牲层为掩膜注入所述第二离子，形成所述第二注入层。
8.如权利要求1所述一次可编程复位存储阵列的形成方法，其特征在于，所述字线栅结构包括：栅介质层、位于所述栅介质层上的字线栅层、以及位于所述栅介质层和所述字线栅层侧壁的侧墙。
9.如权利要求8所述一次可编程复位存储阵列的形成方法，其特征在于，所述字线栅结构的形成方法包括：在所述衬底上形成栅介质层材料层；在所述栅介质材料层上形成字线栅材料层；对所述栅介质材料层和所述字线材料层进行图形化处理，形成所述栅介质层和所述字线栅层；在所述栅介质层和所述字线栅层的侧壁、以及所述字线栅层的顶部表面形成侧墙材料层；回刻蚀所述侧墙材料层，直至暴露出所述字线栅层的顶部表面为止，形成所述侧墙。
10.如权利要求1所述一次可编程复位存储阵列的形成方法，其特征在于，所述第一离子包括：N型离子或P型离子；所述第二离子包括：P型离子或N型离子。
11.一种一次可编程复位存储阵列，其特征在于，包括：
衬底，所述衬底包括基底以及位于所述基底上的有源区；
位于所述衬底上的字线栅结构，所述字线栅结构覆盖所述有源区的部分顶部表面，所述字线栅结构包括若干第一注入部、若干第二注入部和若干无注入部；
位于所述有源区内的源漏掺杂层，所述源漏掺杂层内具有第一离子；
位于所述第一注入部内的第一注入层，所述第一注入层内具有所述第一离子；
位于所述第二注入部内的第二注入层，所述第二注入层内具有第二离子，所述第一离子的电学类型和所述第二离子的电学类型不同。
12.如权利要求11所述一次可编程复位存储阵列，其特征在于，所述有源区包括平行于第一方向的第一有源部、以及若干平行于第二方向的第二有源部，所述第一有源部和若干所述第二有源部交叉排布，且所述第一有源部和所述第二有源部交叉位置为公共有源部，所述第一方向与所述第二方向垂直。
13.如权利要求12所述一次可编程复位存储阵列，其特征在于，所述字线栅结构平行于所述第一方向，且所述字线栅结构覆盖所述第一有源部；所述第一注入部、所述第二注入部和所述无注入部分别位于相邻所述公共有源部之间的所述第一有源部上。
14.如权利要求13所述一次可编程复位存储阵列，其特征在于，所述源漏掺杂层位于所述第二有源部。
15.如权利要求11所述一次可编程复位存储阵列，其特征在于，所述字线栅结构包括：栅介质层、位于所述栅介质层上的字线栅层、以及位于所述栅介质层和所述字线栅层侧壁的侧墙。
16.如权利要求11所述一次可编程复位存储阵列，其特征在于，所述第一离子包括：N型离子或P型离子；所述第二离子包括：P型离子或N型离子。
CN202310475976.3A 2023-04-27 2023-04-27 一次可编程复位存储阵列及其形成方法 Pending CN116322045A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310475976.3A CN116322045A (zh) 2023-04-27 2023-04-27 一次可编程复位存储阵列及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310475976.3A CN116322045A (zh) 2023-04-27 2023-04-27 一次可编程复位存储阵列及其形成方法

Publications (1)

Publication Number Publication Date
CN116322045A true CN116322045A (zh) 2023-06-23

Family

ID=86815205

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310475976.3A Pending CN116322045A (zh) 2023-04-27 2023-04-27 一次可编程复位存储阵列及其形成方法

Country Status (1)

Country Link
CN (1) CN116322045A (zh)

Similar Documents

Publication Publication Date Title
CN109493908B (zh) 非易失性存储器胞的编程方法
CN102612717B (zh) 双阱沟道分裂otp存储单元
US7859043B2 (en) Three-terminal single poly NMOS non-volatile memory cell
US7948020B2 (en) Asymmetric single poly NMOS non-volatile memory cell
US8546222B1 (en) Electrically erasable programmable non-volatile memory
US11690218B2 (en) Antifuse OTP structures with hybrid low-voltage devices
KR20030044795A (ko) 불휘발성 반도체 기억장치 및 그 제조방법
CN112234061B (zh) 一种反熔丝一次性可编程存储单元
JP2967346B2 (ja) 不揮発性メモリ装置の製造方法
US8344440B2 (en) Three-terminal single poly NMOS non-volatile memory cell with shorter program/erase times
KR100546360B1 (ko) Ｎｏｒ형 마스크 ｒｏｍ 소자 및 이를 포함하는 반도체소자의 제조 방법
US11296096B2 (en) Antifuse OTP structure with hybrid junctions
US6459615B1 (en) Non-volatile memory cell array with shared erase device
CN108039350B (zh) 改善闪存中高压器件栅极氧化层可靠性的工艺集成方法
US8765550B2 (en) N-channel erasable programmable non-volatile memory
CN116322045A (zh) 一次可编程复位存储阵列及其形成方法
KR20050004381A (ko) 반도체 메모리 소자 및 그 제조방법
US11158641B2 (en) Antifuse OTP structures with hybrid devices and hybrid junctions
KR20030060740A (ko) 불휘발성 반도체 기억장치
US20060171206A1 (en) Non-volatile memory and fabricating method and operating method thereof
JPH04230077A (ja) 半導体記憶装置
KR20020076320A (ko) 반도체 장치 및 그 제조 방법
KR0148330B1 (ko) 플래시 이이피롬 및 그 제조방법
KR100206715B1 (ko) 다중 웰 구조를 가지는 반도체 장치 및 그 제조방법
CN117715427A (zh) 一种基于cmos工艺的非易失性存储器单元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination