CN117939887A - 反熔丝一次可编程存储器及其形成方法 - Google Patents
反熔丝一次可编程存储器及其形成方法 Download PDFInfo
- Publication number
- CN117939887A CN117939887A CN202211262014.1A CN202211262014A CN117939887A CN 117939887 A CN117939887 A CN 117939887A CN 202211262014 A CN202211262014 A CN 202211262014A CN 117939887 A CN117939887 A CN 117939887A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- gate dielectric
- forming
- layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 230000015654 memory Effects 0.000 title claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 230000008569 process Effects 0.000 claims abstract description 26
- 239000003990 capacitor Substances 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims description 35
- 150000002500 ions Chemical class 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229910052785 arsenic Inorganic materials 0.000 claims description 8
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 239000007772 electrode material Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 17
- 238000010586 diagram Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
一种反熔丝一次可编程存储器及其形成方法，其中形成方法包括：提供衬底，衬底包括选择管区和电容区；在选择管区内形成改性层；形成第一栅介质层和第二栅介质层，第一栅介质层位于改性层上，第二栅介质层位于电容区上，且第一栅介质层的厚度大于第二栅介质层的厚度；形成第一栅结构和第二栅结构，第一栅结构位于第一栅介质层上，第二栅结构位于第二栅介质层上；在第一栅结构两侧的选择管区内形成源漏掺杂层。通过改性层选择管区内的特性，使得第一栅介质层在改性层上的生长速度大于第二栅介质层在电容区上的生长速度。因此可以通过一次生长工艺同时形成厚度不同的第一栅介质层和第二栅介质层，以此简化工艺制程，降低制作成本，提高制作效率。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种反熔丝一次可编程存储器及其形成方法。
背景技术
嵌入式非易失性存储器(ENVM)技术已被采用在诸如后硅验证，存储器修复，在线现场试验和安全id存储之类的应用场景。ENVM也是用于自我修复应用的关键组件，其中关于时间相关的故障机制(诸如电路老化)的信息必须在系统断电周期期间被保留。反熔丝一次可编程(One Time Programmable，OTP)存储器已被广泛用于标准逻辑过程中的存储器修复。
反熔丝在本机未编程状态下是不导电的，并且在被编程时变得导电，因此被称为反熔丝。在集成电路中，反熔丝通常由夹在两个导体之间的薄介电层构成。为了编程反熔丝，在两个导体之间施加高电压。这导致薄介电层的物理和永久击穿以及两个导体之间的电流传导路径的形成。因此，反熔丝可以用作存储器元件。反熔丝的编程状态表示数据“1”和未编程状态“0"，反之亦然。一旦被编程，反熔丝存储器就不能恢复到未编程状态，即，它是一次性可编程(otp)存储器。即使在电源被关闭之后，反熔丝也保持导电或不导电状态，从而使数据非易失性。因此，反熔丝存储器是非易失性otp存储器。
然而，现有技术中反熔丝一次可编程存储器在形成过程中仍存在诸多问题。
发明内容
本发明解决的技术问题是提供一种反熔丝一次可编程存储器及其形成方法，以简化工艺制程，降低制作成本，提高制作效率。
为解决上述问题，本发明提供一种反熔丝一次可编程存储器的形成方法，包括：提供衬底，所述衬底包括相邻接的选择管区和电容区；在所述选择管区内形成改性层；形成第一栅介质层和第二栅介质层，所述第一栅介质层位于所述改性层上，所述第二栅介质层位于所述电容区上，且所述第一栅介质层的厚度大于所述第二栅介质层的厚度；形成第一栅结构和第二栅结构，所述第一栅结构位于所述第一栅介质层上，所述第二栅结构位于所述第二栅介质层上；在所述第一栅结构两侧的所述选择管区内形成源漏掺杂层。
可选的，在所述选择管区内形成改性层的方法包括：在所述衬底上形成第一图形化层，所述第一图形化层暴露出部分所述选择管区表面；以所述第一图形化层为掩膜，对所述选择管区注入改性离子，形成所述改性层。
可选的，所述改性离子包括：砷、磷或硼。
可选的，所述第一栅介质层和所述第二栅介质层的形成工艺包括：炉管工艺。
可选的，所述第一栅介质层的材料包括：氧化硅；所述第二栅介质层的材料包括：氧化硅。
可选的，所述第一栅结构包括：第一栅极、以及位于所述第一栅极侧壁的第一侧墙；所述第二栅结构包括：第二栅极、以及位于所述第二栅极侧壁的第二侧墙。
可选的，所述第一栅结构和所述第二栅结构的形成方法包括：在所述衬底上形成栅极材料层；在所述栅极材料层上形成第二图形化层；以所述第二图形化层为掩膜刻蚀所述栅极材料层，直至暴露出所述衬底的表面为止，形成所述第一栅极和所述第二栅极；在所述第一栅极的侧壁和顶部表面、所述第二栅极的侧壁和顶部表面、以及所述衬底的顶部表面形成侧墙材料层；去除位于所述第一栅极的顶部表面、所述第二栅极的顶部表面、以及所述衬底的顶部表面的所述侧墙材料层，形成所述第一侧墙和所述第二侧墙。
可选的，所述栅极材料层的材料包括：多晶硅。
可选的，在所述第一栅结构两侧的所述选择管区内形成源漏掺杂层的方法包括：在所述选择管区内形成源漏开口；在所述源漏开口内形成所述源漏掺杂层。
相应的，本发明技术方案中还提供一种反熔丝一次可编程存储器，包括：衬底，所述衬底包括相邻接的选择管区和电容区；位于所述选择管区内的改性层；位于所述改性层上的第一栅介质层；位于所述电容区上的第二栅介质层，所述第一栅介质层的厚度大于所述第二栅介质层的厚度；位于所述第一栅介质层上的第一栅结构；位于所述第二栅介质层上的第二栅结构；位于所述第一栅结构两侧的所述选择管区内的源漏掺杂层。
可选的，所述改性层内具有改性离子，所述改性离子包括：砷、磷或硼。
可选的，所述第一栅介质层的材料包括：氧化硅；所述第二栅介质层的材料包括：氧化硅。
可选的，所述第一栅结构包括：第一栅极、以及位于所述第一栅极侧壁的第一侧墙；所述第二栅结构包括：第二栅极、以及位于所述第二栅极侧壁的第二侧墙。
可选的，所述第一栅极的材料包括：多晶硅；所述第二栅极的材料包括：多晶硅。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案的反熔丝一次可编程存储器的形成方法中，在所述选择管区内形成改性层，通过所述改性层所述选择管区内的特性，使得所述第一栅介质层在所述改性层上的生长速度大于所述第二栅介质层在所述电容区上的生长速度。因此可以通过一次生长工艺同时形成厚度不同的所述第一栅介质层和所述第二栅介质层，以此简化工艺制程，降低制作成本，提高制作效率。
本发明的技术方案的反熔丝一次可编程存储器中，包括：位于所述选择管区内的改性层。通过所述改性层所述选择管区内的特性，使得所述第一栅介质层在所述改性层上的生长速度大于所述第二栅介质层在所述电容区上的生长速度。因此可以通过一次生长工艺同时形成厚度不同的所述第一栅介质层和所述第二栅介质层，以此简化工艺制程，降低制作成本，提高制作效率。
附图说明
图1至图3是一种反熔丝一次可编程存储器的形成方法各步骤结构示意图；
图4至图8是本发明实施例中反熔丝一次可编程存储器的形成方法各步骤结构示意图。
具体实施方式
正如背景技术所述，现有技术中反熔丝一次可编程存储器在形成过程中仍存在诸多问题。以下将结合附图进行具体说明。
图1至图3是一种反熔丝一次可编程存储器的形成方法各步骤结构示意图。
请参考图1，提供衬底100，所述衬底100包括相邻接的选择管区I和电容区II；在所述选择管区I和所述电容区II形成第一栅介质层101。
请参考图2，去除位于所述电容区II上的所述第一栅介质层101；在所述电容区II上形成第二栅介质层102，所述第一栅介质层101的厚度大于所述第二栅介质层102的厚度。
请参考图3，形成第一栅结构103和第二栅结构104，所述第一栅结构103位于所述第一栅介质层101上，所述第二栅结构104位于所述第二栅介质层102上；在所述第一栅结构103两侧的所述选择管区I内形成源漏掺杂层105。
在本实施例中，通过所述第一栅结构103选中存储单元，使得电荷击穿所述第二栅介质层完成器件的编程。
在本实施例中，由于所述第一栅介质层101和所述第二栅介质层102的厚度不同，因此在形成所述第一栅介质层101和所述第二栅介质层102的过程中，需要经过两次炉管工艺，即先采用第一次炉管工艺在所述选择管区I和所述电容区II上同时形成厚度较大的所述第一栅介质层101，再将位于所述电容区II上的所述第一栅介质层101去除，最后采用第二次炉管工艺在所述电容区II上形成厚度较小的第二栅介质层102。使得工艺制程较为复杂，进而增加制作成本，降低制作效率。
在此基础上，本发明提供一种反熔丝一次可编程存储器及其形成方法，在所述选择管区内形成改性层，通过所述改性层所述选择管区内的特性，使得所述第一栅介质层在所述改性层上的生长速度大于所述第二栅介质层在所述电容区上的生长速度。因此可以通过一次生长工艺同时形成厚度不同的所述第一栅介质层和所述第二栅介质层，以此简化工艺制程，降低制作成本，提高制作效率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图4至图8是本发明实施例中反熔丝一次可编程存储器的形成方法各步骤结构示意图。
请参考图4，提供衬底200，所述衬底200包括相邻接的选择管区I和电容区II。
在本实施例中，所述衬底200的材料采用硅；在其他实施例中，所述衬底的材料还可以为硅锗。
请参考图5，在所述选择管区I内形成改性层201。
在本实施例中，在所述选择管区I内形成改性层201的方法包括：在所述衬底200上形成第一图形化层(未图示)，所述第一图形化层暴露出部分所述选择管区I表面；以所述第一图形化层为掩膜，对所述选择管区I注入改性离子，形成所述改性层201。
所述改性离子包括：砷、磷或硼。在本实施例中，所述改性离子采用砷。
请参考图6，形成第一栅介质层202和第二栅介质层203，所述第一栅介质层202位于所述改性层201上，所述第二栅介质层203位于所述电容区II上，且所述第一栅介质层202的厚度大于所述第二栅介质层203的厚度。
在本实施例中，通过所述改性层201所述选择管区I内的特性，使得所述第一栅介质层202在所述改性层201上的生长速度大于所述第二栅介质层203在所述电容区II上的生长速度。因此可以通过一次生长工艺同时形成厚度不同的所述第一栅介质层202和所述第二栅介质层203，以此简化工艺制程，降低制作成本，提高制作效率。
在本实施例中，所述第一栅介质层202和所述第二栅介质层203的形成工艺采用炉管工艺。
在本实施例中，所述第一栅介质层202的材料采用氧化硅；所述第二栅介质层203的材料采用氧化硅。
请参考图7，形成第一栅结构204和第二栅结构205，所述第一栅结构204位于所述第一栅介质层202上，所述第二栅结构205位于所述第二栅介质层203上。
在本实施例中，所述第一栅结构204包括：第一栅极、以及位于所述第一栅极侧壁的第一侧墙(未标示)；所述第二栅结构205包括：第二栅极、以及位于所述第二栅极侧壁的第二侧墙(未标示)。
在本实施例中，所述第一栅结构204和所述第二栅结构205的形成方法包括：在所述衬底200上形成栅极材料层(未图示)；在所述栅极材料层上形成第二图形化层(未图示)；以所述第二图形化层为掩膜刻蚀所述栅极材料层，直至暴露出所述衬底200的表面为止，形成所述第一栅极和所述第二栅极；在所述第一栅极的侧壁和顶部表面、所述第二栅极的侧壁和顶部表面、以及所述衬底200的顶部表面形成侧墙材料层(未图示)；去除位于所述第一栅极的顶部表面、所述第二栅极的顶部表面、以及所述衬底的顶部表面的所述侧墙材料层，形成所述第一侧墙和所述第二侧墙。
在本实施例中，所述栅极材料层的材料采用多晶硅。
请参考图8，在所述第一栅结构204两侧的所述选择管区I内形成源漏掺杂层206。
在本实施例中，在所述第一栅结构204两侧的所述选择管区I内形成源漏掺杂层206的方法包括：在所述选择管区I内形成源漏开口(未标示)；在所述源漏开口内形成所述源漏掺杂层206。
在本实施例中，在所述第一栅结构204两侧的所述选择管区I内形成所述源漏掺杂层206的过程中，还可以同时在所述第二栅结构205两侧的所述电容区II内形成所述源漏掺杂层206(未图示)。
在本实施例中，在所述选择管区I上，由所述第一栅结构204、所述第一栅介质层202、所述源漏掺杂层206、以及由所述第一栅结构204覆盖的所述选择管区I形成选择晶体管结构，在所述电容区II中，由所述第二栅结构205、所述第二栅介质层203、以及由所述第二栅结构205覆盖的所述电容区II形成电容结构。通过所述第一栅结构204选中存储单元，使得电荷击穿所述第二栅介质层203完成器件的编程。
相应的，本发明实施例中还提供一种反熔丝一次可编程存储器，请继续参考图8，包括：衬底200，所述衬底200包括相邻接的选择管区I和电容区II；位于所述选择管区I内的改性层201；位于所述改性层201上的第一栅介质层202；位于所述电容区II上的第二栅介质层203，所述第一栅介质层202的厚度大于所述第二栅介质层203的厚度；位于所述第一栅介质层202上的第一栅结构204；位于所述第二栅介质层203上的第二栅结构205；位于所述第一栅结构204两侧的所述选择管区I内的源漏掺杂层206。
在本实施例中，通过所述改性层201所述选择管区I内的特性，使得所述第一栅介质层202在所述改性层201上的生长速度大于所述第二栅介质层203在所述电容区II上的生长速度。因此可以通过一次生长工艺同时形成厚度不同的所述第一栅介质层202和所述第二栅介质层203，以此简化工艺制程，降低制作成本，提高制作效率。
所述改性层内具有改性离子，所述改性离子包括：砷、磷或硼。在本实施例中，所述改性离子采用砷。
在本实施例中，所述第一栅介质层202的材料采用氧化硅；所述第二栅介质层203的材料采用氧化硅。
在本实施例中，所述第一栅结构204包括：第一栅极、以及位于所述第一栅极侧壁的第一侧墙；所述第二栅结构205包括：第二栅极、以及位于所述第二栅极侧壁的第二侧墙。
在本实施例中，所述第一栅极的材料采用多晶硅；所述第二栅极的材料采用多晶硅。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (14)
1.一种反熔丝一次可编程存储器的形成方法，其特征在于，包括：
提供衬底，所述衬底包括相邻接的选择管区和电容区；
在所述选择管区内形成改性层；
形成第一栅介质层和第二栅介质层，所述第一栅介质层位于所述改性层上，所述第二栅介质层位于所述电容区上，且所述第一栅介质层的厚度大于所述第二栅介质层的厚度；
形成第一栅结构和第二栅结构，所述第一栅结构位于所述第一栅介质层上，所述第二栅结构位于所述第二栅介质层上；
在所述第一栅结构两侧的所述选择管区内形成源漏掺杂层。
2.如权利要求1所述反熔丝一次可编程存储器的形成方法，其特征在于，在所述选择管区内形成改性层的方法包括：在所述衬底上形成第一图形化层，所述第一图形化层暴露出部分所述选择管区表面；以所述第一图形化层为掩膜，对所述选择管区注入改性离子，形成所述改性层。
3.如权利要求2所述反熔丝一次可编程存储器的形成方法，其特征在于，所述改性离子包括：砷、磷或硼。
4.如权利要求1所述反熔丝一次可编程存储器的形成方法，其特征在于，所述第一栅介质层和所述第二栅介质层的形成工艺包括：炉管工艺。
5.如权利要求1所述反熔丝一次可编程存储器的形成方法，其特征在于，所述第一栅介质层的材料包括：氧化硅；所述第二栅介质层的材料包括：氧化硅。
6.如权利要求1所述反熔丝一次可编程存储器的形成方法，其特征在于，所述第一栅结构包括：第一栅极、以及位于所述第一栅极侧壁的第一侧墙；所述第二栅结构包括：第二栅极、以及位于所述第二栅极侧壁的第二侧墙。
7.如权利要求6所述反熔丝一次可编程存储器的形成方法，其特征在于，所述第一栅结构和所述第二栅结构的形成方法包括：在所述衬底上形成栅极材料层；在所述栅极材料层上形成第二图形化层；以所述第二图形化层为掩膜刻蚀所述栅极材料层，直至暴露出所述衬底的表面为止，形成所述第一栅极和所述第二栅极；在所述第一栅极的侧壁和顶部表面、所述第二栅极的侧壁和顶部表面、以及所述衬底的顶部表面形成侧墙材料层；去除位于所述第一栅极的顶部表面、所述第二栅极的顶部表面、以及所述衬底的顶部表面的所述侧墙材料层，形成所述第一侧墙和所述第二侧墙。
8.如权利要求7所述反熔丝一次可编程存储器的形成方法，其特征在于，所述栅极材料层的材料包括：多晶硅。
9.如权利要求1所述反熔丝一次可编程存储器的形成方法，其特征在于，在所述第一栅结构两侧的所述选择管区内形成源漏掺杂层的方法包括：在所述选择管区内形成源漏开口；在所述源漏开口内形成所述源漏掺杂层。
10.一种反熔丝一次可编程存储器，其特征在于，包括：
衬底，所述衬底包括相邻接的选择管区和电容区；
位于所述选择管区内的改性层；
位于所述改性层上的第一栅介质层；
位于所述电容区上的第二栅介质层，所述第一栅介质层的厚度大于所述第二栅介质层的厚度；
位于所述第一栅介质层上的第一栅结构；
位于所述第二栅介质层上的第二栅结构；
位于所述第一栅结构两侧的所述选择管区内的源漏掺杂层。
11.如权利要求10所述反熔丝一次可编程存储器，其特征在于，所述改性层内具有改性离子，所述改性离子包括：砷、磷或硼。
12.如权利要求10所述反熔丝一次可编程存储器的形成方法，其特征在于，所述第一栅介质层的材料包括：氧化硅；所述第二栅介质层的材料包括：氧化硅。
13.如权利要求10所述反熔丝一次可编程存储器的形成方法，其特征在于，所述第一栅结构包括：第一栅极、以及位于所述第一栅极侧壁的第一侧墙；所述第二栅结构包括：第二栅极、以及位于所述第二栅极侧壁的第二侧墙。
14.如权利要求13所述反熔丝一次可编程存储器的形成方法，其特征在于，所述第一栅极的材料包括：多晶硅；所述第二栅极的材料包括：多晶硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211262014.1A CN117939887A (zh) | 2022-10-14 | 2022-10-14 | 反熔丝一次可编程存储器及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211262014.1A CN117939887A (zh) | 2022-10-14 | 2022-10-14 | 反熔丝一次可编程存储器及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117939887A true CN117939887A (zh) | 2024-04-26 |
Family
ID=90758073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211262014.1A Pending CN117939887A (zh) | 2022-10-14 | 2022-10-14 | 反熔丝一次可编程存储器及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117939887A (zh) |
-
2022
- 2022-10-14 CN CN202211262014.1A patent/CN117939887A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4322822A (en) | High density VMOS electrically programmable ROM | |
| US20060249791A1 (en) | One time programmable memory cell | |
| JPH05343528A (ja) | プログラム特性を改善したワンタイムプログラム可能な素子の製造方法 | |
| CN112234061B (zh) | 一种反熔丝一次性可编程存储单元 | |
| US11690218B2 (en) | Antifuse OTP structures with hybrid low-voltage devices | |
| TWI747528B (zh) | 小面積低電壓反熔絲元件與陣列 | |
| US8546222B1 (en) | Electrically erasable programmable non-volatile memory | |
| US9496270B2 (en) | High density single-transistor antifuse memory cell | |
| US11296096B2 (en) | Antifuse OTP structure with hybrid junctions | |
| CN100589248C (zh) | 一种可编程非易失性存储器单元、阵列及其制造方法 | |
| KR100872581B1 (ko) | 소스 및 채널 영역을 모두 이용한 플래시 메모리 셀 소거방식 | |
| CN117939887A (zh) | 反熔丝一次可编程存储器及其形成方法 | |
| CN112234062B (zh) | 一种反熔丝一次性可编程存储单元 | |
| KR19990049409A (ko) | 서로 다른 두께의 게이트 산화막 형성 방법 | |
| US7026217B1 (en) | Method of forming an antifuse on a semiconductor substrate using wet oxidation of a nitrided substrate | |
| JP2003168747A (ja) | 単一双晶ケイ素埋め込み式消去型プログラマブル・ロム | |
| US6806530B2 (en) | EEPROM device and method for fabricating same | |
| CN218417157U (zh) | 可编程存储器及图像传感器 | |
| CN101207134B (zh) | 一次性可编程非易失性存储器单元、阵列及其制造方法 | |
| CN116322045A (zh) | 一次可编程复位存储阵列及其形成方法 | |
| KR0157867B1 (ko) | 반도체소자 및 그의 제조방법 | |
| KR100416836B1 (ko) | 반도체 소자의 안티 퓨즈 형성 방법 | |
| KR100406566B1 (ko) | 반도체소자의 안티퓨즈 제조방법 | |
| CN111834333A (zh) | 芯片及其形成方法 | |
| CN117881187A (zh) | 可编程存储器及其制备方法和控制方法、图像传感器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |