TW567738B - Manufacturing method of circuit device and circuit device - Google Patents

Manufacturing method of circuit device and circuit device Download PDF

Info

Publication number
TW567738B
TW567738B TW090104486A TW90104486A TW567738B TW 567738 B TW567738 B TW 567738B TW 090104486 A TW090104486 A TW 090104486A TW 90104486 A TW90104486 A TW 90104486A TW 567738 B TW567738 B TW 567738B
Authority
TW
Taiwan
Prior art keywords
conductive
circuit
manufacturing
mentioned
circuit device
Prior art date
Application number
TW090104486A
Other languages
English (en)
Inventor
Noriaki Sakamoto
Yoshiyuki Kobayashi
Junji Sakamoto
Shigeaki Mashimo
Katsumi Okawa
Original Assignee
Sanyo Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000063218A external-priority patent/JP2001250883A/ja
Priority claimed from JP2000063219A external-priority patent/JP2001250884A/ja
Application filed by Sanyo Electric Co filed Critical Sanyo Electric Co
Application granted granted Critical
Publication of TW567738B publication Critical patent/TW567738B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828Etching
    • H01L21/4832Etching a temporary substrate after encapsulation process to form leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/1016Shape being a cuboid
    • H01L2924/10161Shape being a cuboid with a rectangular active surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Description

738 67 經濟部智慧財產局員工消費合作钍印製 A7 ___B7 五、發明説明(1—) ^ ^ -- [發明之技術領域] 本發明係關⑤-種電路裝置之製&方法及電路震置, 尤其是關於一種薄型電路之製造方法者。 [關連技術之說明] 以往要裝置在電子機器之電路由於多甩在行動電話、 攜帶用電腦等,故被要求小型化、薄型化及輕量化。 以半導體裝置為例一般之半導體裝置,有以通常之遞 送模製(transfer molding)所密封的封裝型半導體裝置。該 半導體裝置1係如第24圖所示,安裝於印刷基板ps。以 該封裝型半導體裝置1係以樹脂層3覆蓋半導體晶片 2之周圍,而往該樹脂層3之側部導出外部連接用之引線 端子4者。 但是該封裝型半導體裝置1因有引線端子4從樹脂層 3朝外方突出,而無法滿足小型化、薄型化及輕量化之需 求。 、 所以,各公司乃為了實現小型化、薄型化及輕量化, 而開發各種構造,最近開發了與稱為晶片尺寸封裝(chip size package: CSP)之晶片尺寸同等之晶圓尺寸(wafer scale) 之CSP,或比晶片尺寸稍為大些之cSp。 第25圖係表示作為支撐基板採用玻璃環氧基板(玻璃 纖維加強環氧樹脂基板之簡稱)5之之比晶片尺寸稱大之 CSP6者。在此,以電晶體晶片τ安裝於玻璃環氧基板5 者加以說明。 在該玻璃環氧基板5之表面,形成有第一電極7、第 (請先閲讀背面之注意事項再填寫本頁各攔) :π. 線 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 1 312133 567738 A7 B7 五、發明説明(2 ) 一電極8及晶粒銲墊(die pad)9,而在背面,形成有第一背 面電極10‘與第二背面電極u。經由穿通孔1]9[,將上述第 一電極7與第一背面電極10電連接,而將第二電極8與第 一背面電極11電連接。在晶粒銲墊9固裝有裸電晶體晶片 丁’電晶體之射極與第一電極經由金屬細線丨2連接,電晶 體之基極與第二電極8經由金屬細線12連接。在玻璃環氧 基板5設有樹脂層13成為覆蓋電晶體晶片τ之狀態。 上述CSP 6係採用玻璃環氧基板5,惟與晶圓尺寸CSP 不相同,從晶片τ至外部連接用之背面電極10、1]L為止 之延伸構造簡單,具有可低成本地製造之優點。 上述CSP 6係如第24圖所示,安裝於印刷基板Ps。 在印刷基板Ps设有構成電路之電極與配線,而電連接固裝 有上述CSP 6、封裝型半導體裝置1、晶片電阻CR或晶片 電容器CC等。 、此,以該印刷基板所構成之電路,係安裝在各種裝 置之中。 經濟部智慧財產局員工消費合作社印製 (請先閲讀背面之注意事項再塡寫本頁各棚) 以下,一面參照第26圖及第27圖一面說明該CSP之 製造方法。在第27圖中,參照中央之玻璃環氧/可撓基板 的流程圖。 首先’準備作為基材(支樓基材)之玻璃環氧基板5,經 由絕緣性黏接劑將Cu箔20、2 1壓接於該兩面。(以上參照 第26A圖)。 然後’在第一電極7、第二電極8、晶粒銲塾9,對應 於第一背面電極10及第二背面電極11之Cll箔20、21覆 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 2 312133 【567738 經濟部智慧財產局員工消費合作社印製 A7 -----ST_ 五、發明説明(3 ) "~ " -- 蓋耐姓刻性之光阻層22,俾將Cu荡2〇、21圖案化。此時, 表面與背面分別進行圖案化亦可(參照第26B圖卜 然後,利帛穿孔機或雷射形成當作穿通孔TH用之孔 於上述玻璃環氧基板’對該孔施加電鍍而形成穿通孔th。 藉該穿通孔ΤΗ將第一電極7與第一背面電極」〇電連接, 將第二電極8與第二背面電極1〇電連接(參照第26c圖)。 雖然未圖示,在成為接合柱之第一電極7、第二電極8 施加鍍鎳,同時在成為晶片接合柱之晶粒銲墊9施以鍍 金’並將電晶體晶片T銲接於晶粒銲塾9。 最後,經由金屬細線12連接電晶體晶片τ之射極與 第電極7 ’連接電晶體晶片T之基極電極與第二電極8, 並以樹脂層13加以覆蓋(參照第26D圖)。 然後視需要,以切割方法(dicing)予以分離成為各個電 氣元件。在第26圖,於玻璃環氧基板5,僅設置一個電晶 體晶片τ,惟實際上,以矩陣狀設置多數個電晶體晶片τ。、 所以,最後藉由切割裝置切割予以個別地分離。 藉由以上之製造方法,完成採用支撐基板5之CSP型 電氣元件。該製造方法對支撐採用可撓板作為支撐基板者 也一樣。 另一方面,將採用陶瓷基板之製造方法表示於第27 圖在側的流程圖。準備作為支撐基板的陶瓷基板之後,形 成穿通孔,然後使用導電糊膠印刷表面與背面之電極,並 予以燒結。然後,直到覆蓋上述製造方法之樹脂層為止與 第26圖之製造方法相同,惟陶瓷基板係極脆弱,與可撓板 (請先閲讀背面之注意事項再塡寫本頁各攔)
VW .»衣 -訂· ,線 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 3 312133 567738 經 濟 部 智 慧 財 產 局 員 工 消 f 合 作 社 印 製 A7 B7 五、發明説明(4 ) 或玻璃環氧基板不同,很容易崩潰,故有無法使用金屬模 之缺點。故以樹脂灌注並經硬化之後,對密封樹脂施加平 垣化研磨,最後使用切割裝置進行個別分離。 在第25圖中,電晶體晶片T,連接機構7至12及樹 脂層13,係與外部之電連接以及保護電晶體所必須之構成 要素,惟以僅此之構成要素很難提供欲實現小型化、薄型 化、輕量化的電路裝置。 而且’作為支撐基板之玻璃環氧基板5係如以上所述 本來為不需要者。但是製造方法上,為了要張貼電極而採 用作為支撐基板,故無法不使用該玻璃環氧基板5。 如此,由於採用該玻璃環氧基板5,使成本上昇,而 且因玻璃環氧基板5較厚,故電路裝置變厚,要使電路裝 置小型化、薄型化、輕量化有限度。. 並且,用以連接玻璃環氧基板或陶瓷基板兩面電極之 穿通孔之形成製程為不可欠缺之製程而有使製程加長之缺 點。 第28圖係表示於形成在玻璃環氧基板、陶瓷基板或金 屬基板等的圖案者。該圖案係一般形成有IC電路,安裝有 電晶體晶片21、1C晶片22、晶片電容器23及/或晶片電 阻24。在該電晶片晶片21或IC晶片22之周圍,形成有 與配線25成為一體之接合墊(bonding pad)26,經由金屬細 線28電連接晶片2卜22與接合墊。配線29係形成與外部 引線墊30成為一體。此等配線25、29係一面折彎基板中 一面延伸’視需要而作成為1C晶片中最細之部分。因此, ^張尺度適时國ϋ準x 297公釐)-:--— 4 -----------------t-----------------------IT--------------------^ (請先閲讀背面之注意事項再塡寫本頁各攔) 567738 A7 B7 五、發明説明(5 ) 該細配線係、基板與黏接面積極少,而有配線剝落或彎曲之 缺點。又接合墊26係有功率用之接合塾與小信號用之接人 ^,尤其是小信號用之接合塾係黏接面積變小,成為膜剝 洛之原因。 並且,因為在外部引線墊固裝有外部引線,故也有由 於施加於外部引線之外力而使外部引線墊剝落之問題。 [發明之概要] 本發明係鑑於上述之諸多課題而創作者;第一項發明 之特徵為包含: ' λ 將板狀體之表面層一部分圖案化(patterning)而形成 預疋形狀之圖案,而形成導電路的製程,及 將所希望之電路元件電連接於上述導電路上的製程, 及 以絕緣性樹脂覆蓋上述電路元件與上述導電路的製 程,及 從對向於上述導電路形成面之面除去上述板狀體,使 經濟部智慧財產扃員工消費合作社印製 (請先閲讀背面之注意事項再塡寫本頁各攔) 上述電路從上述絕緣性樹脂露出的製程,俾解決上述缺點 問題。 依照該構成’由於在接合時,欲連接電路元件之領域 係剛性較高,可保持本來之位置,因此接合之可靠性極高。 又由於在樹脂密封製程時欲連接電路元件之領域係剛性也 較南’可保持本來之位置,因此也可以大幅度防止短路等 缺陷之發生。 依照該方法’成為可形成沒有偏位,且精密度高而可 本紙張尺度適用中國國家標準(CNS)A4規格(2ι〇χ297公釐) 5 312133 567738 A7 B7 五、發明説明(6 ) 靠性高之電路裝置 例如,使用例 材料時,可得到比 者。再且,使用銅 之差而容易產生裂 由於鋼係朝乙軸方 較弱,容易產生裂 在本發明之第 化成預定形狀且側 將所希望之電 電路上; 如以銅為主成分之導電體的銅箔為起始 電鍍膜片電阻較小而可減少配線電阻 箔等之輥軋板狀材時,不會因熱脹係數 痕,因而可提昇接合性。使用電鍍膜時, 向配向而成長,因此對於面方向之延伸 痕,接合性也降低。 二項,其特徵為:以導電箔支撐被圖案 面彎曲之導電路; 路元件電連接並黏著在所希望之上述導 (請先閲讀背面之注意事項再塡寫本頁各攔) 裝 經濟部智慧財產局員工消費合作社印製 以絕緣性樹脂覆蓋上述電路元件及上述導電路,· 將除了至少對應於導電路以外之部分的上述導電箔去 除來解決者。 依照本製造方法,不需要穿通孔之同時,活用導電箔 為支撐基板且成為導電路,作成將構成要件數減少到最 少’且導電路無法從上述絕緣性樹脂脫落之構造。 除了充分確保接合領域之外,由於樹脂進入中間,因 此可抑制短路之發生。 例如使用例如以鋼作為主成分之導電體的銅箔作為起 始材料時,在表面均勻地形成有ChO、Cu〇等之薄氧化 膜,惟在彎曲面時,特別是表面積較大,由於該氧化物與 環氧樹脂等之化學性結合性較高,因此大幅度提高與樹脂 之黏接性。 Ϊ紙張尺度適用中國國家標準(CNS)A4規一格(210 x 297公 — -- 6 312133 .訂- 線 567738 五、發明説明(7 ) 第三項之特徵為具備: 準備在第導電箔之背面積層有第二導電箔之積層導 電箔的製程,及 ,在除了至少成為導電路之領域以外的上述第一導電箔 成刀離槽且側面形成彎曲構造之第一導電路的製程,及 將所希望之電路元件電連接且黏著在所希望之第一導 電路上的製程,及 X、邑緣樹知覆蓋上述電路元件及上述第一導電路並模 塑成填充於上述分離槽的製程,及 除去對應於上述分離槽之部分的上述第二導電落,而 在上述第—導電路之背面形成第二導電路的製程,來解決 者。 將第二導電II活用作為形成第—導電路之姓刻阻止 層,同時防止第-導電路之離散。而且最後用作為第二導 電路。以填充於分離槽之絕緣性樹脂一體地支撐導電路, 俾防止導電路之脫落;當然也不需要穿通孔。 經濟部智慧財產局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁各櫚) 第四項之特徵為具備: 準傷在第一導電箱之背面積層有第二導電落之 電箔的製程,及 在上述第一導電落表面之至少成為導電路之領域形成 耐姓性之導電保護膜的製程,及 在除了至少成為導電路之領域以外的上述導電箔形成 分離槽且側面形成彎曲構造之第一導電路的製程,及/ 將電路元件固裝在所希望之上述第一導電路上的製 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 χ 29?公釐) 7 312133 567738 A7 B7 五、發明説明(8 ) 程,及 形成電連接上述電路元件之電極及所希望之上述第一 導電路之連接機構的製程,及 以絕緣性樹脂覆蓋上述電路元件,上述連接機構及第 一導電路,並模塑成填充於上述分離槽,並使上述導電路 及上述絕緣性樹脂互相嵌合的製程,及 除去未設置上述分離槽之上述第二導電箔,而在上述 第一導電路之背面形成第二導電路的製程,來解決者。 將第二導電箔作為形成第一導電路之蝕刻阻止層,同 時防止第一導電路之離散。而且最後用作為第二導電路。 又採用導電保護膜而在導電路之表面形成篇,由覆蓋該廣 且填充於分離槽之絕緣性樹脂,防止導電路之脫落,而且 也不需要穿通孔。 第五項之特徵為具備·· 準備在第一導電落之背面積層有第二導電落之積層導 電箔的製程,及 在除了至少成為導電路之領域以外的上述第一導電落 形成分離槽且侧面形成彎曲構造之導電路的製程,及 將電路元件固裝在所希望之上述導電路上的製程,及 形成電連接上述電路元件之電極及所希望之上述第一 導電路之連接機構的製程,及 ㈣㈣㈣覆蓋上述μ元件,上述連接機構及第 一導電路’而模塑成填充於上述分離槽,並將上述第一導 電路與上述絕緣性樹脂互相嵌合的製程,及 本紙張尺度it用中_家標準(cns)A4規格⑽χ297 $) 8 312133 裝 攔 訂 線 567738
除去未設置上述分離槽之上述 導電箔,而在上述 苐-導電路之背面形成第二導 :電落,而在 第六項之特徵為具倩: 製程’來解決者 準備在第一導電箔之背面積層有第二 電蒗的製程,及 一導電箔之積層導 在上述第一導電箔表面之至少 耐蝕性之導電保護膜的製程,及”、、路之領域形成 在除了至少成為第一導電路之領域以外的 電落形成分離槽且側面形成彎曲構造之導電路的製程,: 及在所希望之上述第-導電路上黏著電路元件的製程, 形成電連接上述電路元件之電極及所希望之上述第一 導電路之連接機構的製程,及 、、以絕緣性樹脂覆蓋上述電路元件,並模塑成填充於上 述刀離槽,並將上述第一導電路及上述絕緣性樹脂互相嵌 合的製程,及 經濟部智慧財產局員工消費合作社印製 除去未設置上述分離槽之上述第二導電镇,而在上述 第一導電路之背面形成第二導電路的製程,及 切斷上述絕緣性樹脂並分離成個別之電路裝置的製 程,來解決者。 [圖式之簡單說明] 第1 (A)圖及第1 (B)圖係表示說明本發明之電路裝置 的圖式。 第2(A)圖至第2(D)圖係表示說明本發明之電路裝置 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) 9 312133 >67738
五、發明説明(10 ) 的圖式。 第3圖係表示說明本發 式 明之電路裝置之製造方法的圖 式 第4圖係表不說明本發明之電路裝置之製造方法 的圖 第5(A)圖及第5(B)圖係表示說明本發 之製造方法的圖式。 式 明之電路裝置 第6圖係表不說明本發明之電路裝置之製造方法 的圖 式 第7圖係表示說明本發明之電路裝置之製造方法 的圖 式 第8圖係表示說明本發明之電路裝置的圖式。 第9圖係表示說明本發明之電路裝置之製造方法的圖 圖式 第10圖係表示說明本發明之電路裝置 之製造方法的 經 濟 部 智 慧 財 產 局 員 工 消 f 合 作 社 印 製 圖式 圖式 圖式 圖式 第11圖係表示說明本發明之電路裝置之製造方法的 〇 第12圖係表示說明本發明之電路裝置之製造方法的 第13圖係表示說明本發明之電路裝置之製造方法 的 第14圖係表示說明本發明之電路裝置之製造方法的 本紙張尺度適用 ^----------------------tr--------------------^ (請先閲讀背面之注意事項再塡寫本頁各攔) 10 312133 567738 五、發明説明(u 圖式第15圖係、表示說明本發明之電路裝置之製造方法的 圖式第16圖係、表不說明本發明之電路裝置之製造方法的 第17圖係表示說明本發明之電路裝置之 圖式。 w乃忐的 、第18圖係表示說明本發明之電路裝置之製造方法 圖式。 巧 第19圖係表示說明本發明之電路裝置之製造 圖式。 成的 明之電路裝置之製造方法 的 f請先閲讀背面之注意事喟再塡寫本頁各攔} 第20圖係表示說明本發 圖式 第21圖係表示說明本發明之電路裝置的圖式。 第22圖係表示說明本發明之電路裝置的圖式。 第23(A)圖及第23(B)圖係表示本發明之電路裝置之 實裝方法的圖式。 經濟部智慧財產局員工消費合作社印製 第24圖係表示說明習知之電路裝置之安裝構造的圖 式。 第25圖係表示說明習知之電路裝置的圖式。 .線 第26(A)圖至第26(D)圖係表示說明習知之電路裝置 之製造方法的圖式。 第27圖係表示說明習知與本發明之電路裝置之製造 方法的圖式。 第28圖係表示適用於習知與本發明之電路裝置之製 312133 表紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐 567738 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(η ) 造方法的圖式。 第29圖係表示說明半導體廠商與裝置廠商之對位的 圖式 〇 [元件符號說明] 50 絕緣性樹脂 51 導電 路 52 電路元件 53 電路 裝置 54 分離槽 58 簷 60 積層導電箔 60Α 第一 導電 60Β 第二導電箔 [發明之實施形態] (說明電路裝置之第 一實施形態) “就本發明之電路裝置一面參照第1圖一面說明其構 造如下。 在第1圖表示具有埋設在絕緣性樹脂5〇之導電路 51’而在上述導電路51上固裝有電路元件52,以上述絕 緣性樹脂50支撐導電路51所成的電路裝置53。而且導電 路5 1之側面係具有彎曲構造59。 本構造係主要以埋入電路元件52A、5 2B,複數之第 一導電路51A至51C,及該第一導電路51八至51C的絕緣 性樹脂50之三種材料,在第一導電路51A至51C之間, 权有以該絕緣性樹脂5〇填充之分離槽54。如此藉絕緣性 樹脂支撐有彎曲構造59之上述導電路51。 更具體而言,上述導電路51實質上幾乎以積層構造所 構造’積層有第一導電路51A與第二導電路51S,第一導 -----------------^----------------------1T--------------------線 (請先閲讀背面之注意事項再塡寫本頁各攔) 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 x 297公楚) 12 312133 567738 A7 B7 五、發明説明(I3 ) 電路51B與第二導電路51T及第一導電路51C與第二導電 路 51U。 絕緣性樹脂可使用環氧樹脂等之熱硬化性樹脂、聚酿 亞胺樹脂、硫化聚苯(poly phenylene sulfide)等之熱可塑性 樹脂。又,絕緣性樹脂係使用金屬模具使之加固之樹脂, 經浸潰、塗布而可覆蓋之樹脂,則可採用所有樹脂。 又,積層導電箔係上層之第一導電路以Cu(或A1)作為 主材料’而下層之第二導電路以A1 (或Cu)作為主材料的構 造作為一例子。又,上述第一及第二導電路係以相同材構 成也可以。 經 濟 部 智 慧 財 產 局 員 X 消 合 作 社 印 製 又電路元件52之連接機構,係金屬細線55A、硬焊料 所形成之導電球、扁平之導電球、焊錫等之硬焊料55b、 Ag糊膠等之導電糊膠55C,導電保護膜或各向異性 (anisotropic)導電性樹脂等。此等連接機構係依電路元件 52之種類,電路元件52之實裝形態被選擇。例如為裸半 導體則表面電極與導電路51之連接係被選擇金屬細 線,若為CSP,倒裝片等則被選擇焊錫球或焊錫凸塊。又 晶月電阻、晶片電窄器係被選擇焊錫55B。又封裝之電路 疋件’例如將BGA或封裝型半導體元件等實裝在導電路 51也沒有問題,而採用此等時,則連接機構係選擇焊錫。 又固襄電路7G件與導電路51Α若不需要電連接,則選 擇絕緣性黏接劑,若f i發 、 右需要電連接時,則採用導電保護膜。 在此,該導電保護臈係至少一層即可。 該導電保護臈=慮之材料係Ni、Ag、Au、pt或pd 本紙張尺度適用家標準(^^^.χ297公 13 (請先閲讀背面之注意事項再填寫本頁各攔) 312133 567738 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(14 ) 等,蒸鍍、錢鍍、CVD等之低真空或高真空下之覆蓋,電 鍍或導電糊膠之燒結等加以覆蓋。 例如Ag能與Au連接,也能與硬焊料連接。因此在晶 片背面覆盍Au保護膜’則藉由將Ag保護膜、保護膜、 焊錫保護膜直接覆盍於導電路51A而可熱壓接晶片。經由 焊錫等之硬焊料可連接晶片。在此,上述導電保護膜係形 成在複數層地積層的導電保護膜之最上層亦可。例如在cu 之導電路51A上面,形成有依次覆蓋著见保護膜與au保 護膜之兩層者’或依次覆蓋著Ni保護膜與Cu保護膜及焊 錫保護膜之三層者,或依次覆蓋Ag保護膜與Ni保護膜之 兩層者。此等導電保護膜之種類與積層構造係這些以外還 有多數,在此不予贅述。 本電路裝置係具有覆蓋導電路51且填充於上述第一 導電路51A至51C之間的上述分離槽54俾一體地支撐的 絕緣性樹脂50。 該導電路5 1間係成為分離槽5 4,在此由於填充著絕 緣性樹脂5 0,因此具有可得到互相絕緣的優點。 該彎曲構造59之導電路51A至51C之間係成分離槽 5 4,在此由於填充著絕緣性樹脂5 0,因此具有可防止導電 路5 1A至5 1C之脫落又可得到互相絕緣的優點。 又,具有覆蓋電路元件52且填充於導電路51A至51C 間的分離槽54又露出第二導電路51S至51U俾一體地支 撐的絕緣性樹脂50。 藉露出第二導電路51S至51U,可使第二導電路之背 -----------------t-----------------------、玎--------------------^ (請先閲讀背面之注意事項再塡寫本頁各攔) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公楚) 14 312133 567738 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(15 面與外部相連接,1τ Λ # 接/、有不而要如第25圖之習知構造之穿孔 ΤΗ 〇 、電路元件經硬烊料、Au、Ag等之導電保護媒直 接被黏著時,可將從電路元件及導電路52 A所發生之熱經 由導電路51A傳至實裝基板。尤其是,藉由散熱可改善驅 動電流之上昇#特性的半導體晶片上有效。 a第1圖係表示以複數電路元件構成1C電路者,尤其 是,連接電路元件與電路元件之導電路係功能作為配線, 惟如第1B圖所示’實質成為接合區〇and)狀形狀。但是實 際形狀係如第2圖或第28圖所示,為更複雜者。 (說明電路裝置之第二實施形態) 以下說明表示於第2圖之電路裝置53。 本構造係作為導電路5!形成有配線L1至L3,該以外 係實質與第1圖之構造相同,故說明該配線L1至L3。 如上所述,在1C電路有小規模電路至大規模電路。但 是在此,也有圖式之情形,將小規模電路表示於第2八圖。 該電路係多用在聲頻之放大電路,連接有差動放大電路與 電流鏡電路者。上述差動放大電路係如第2A圖所示,以 TR1與TR2所構成;上述電路鏡電路係主要由丁们與 所構成。 第2B圖係表示將第2A圖之電路實現在本電路裝置時 的俯視圖,第2C圖係表示第2B圖之A-A線的剖視圖;第 2D圖係表示B-B線的剖視圖。在第2]B圖之左側設有TR1 與TR3所安裝之晶粒墊(die pad)51A,而在右側設有 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) 15 312133 (請先閲讀背面之注意事項再塡寫本頁各攔)
567738 A7 B7 五、發明説明(l6 ) 與TR4所安裝之晶粒墊5丨〇。在該晶粒墊5丨a、5 1D之上 側設有外部連接用電極5 1B、5 1]E至5 1 G,而在下側設有 51C、51H至51J。又,;8與e係表示基極電極與射極電極 者。由於TR1之射極與TR2之射極係被共通連接,因此配 線L2與電極51E、51G設成一體者。又,由於TR3之基 極與TR4之基極,TR3之射極與TR4之射極係被共同連 接’因此配線L1與電極51C、55J設成一體,而配線L3 與電極55H、551設成一體。 該配線L1至L3係具有特徵,以第28圖加以說明, 配線25、配線29相當於該配線者。該配線係依本電路裝 置之積體度有所不同,惟寬度係25μ〇1之極狭窄者。該25pm 之寬度係採用濕蝕刻時之數值,而採用乾蝕刻,則該寬度 係可成為更狹窄者。 由第2D圖也可知,構成配線li之第一導電路51κ係 埋在絕緣性樹脂50,而側面係具有彎曲構造同時以絕緣性 樹月曰5 0加以支樓。換$之,為配線埋在絕緣性樹腊$ 〇。 因此,如第24圖至第28圖所示,與僅在支撐基板張貼有 配線不相同,成為可防止配線之脫落或援曲。尤其是如由 下述之製造方法可知,第一導電路之側面為粗面且形成彎 曲構造,藉由在第一導電路之表面形成有簷(伸出部)之情 形,產生錨固效果(anch〇r effect)成為上述導電路不會從絕 緣性樹脂之構造。又,具有簷之構造將在第8圖加以說明。 外部連接用之電極51B、51C、51E至51J係如上所述, 由於以絕緣性樹脂埋設,因此即使有從黏著之外部引線施 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 χ 297公釐) (請先閲讀背面之注意事項再塡寫本頁各攔) -裝 訂· .線 16 312133 567738 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(17 ) 加外力’也成為不容易剝落之構造。在此,省略了電阻R1 與電容器Cl’但安裝於第一導電路亦可。又說明後續之實 裝構造之實施形態,惟實裝於本電路裝置之背面也可以, 或實裝在實裝基板側之外面也可以。 以下說明電路裝置之第三實施形態。 以下說明表示於第8圖之電路裝置56。 本構造係導電保護膜57形成在第一導電路51A至51c 之表面,除了該導電路以下,實質上與第j圖或第2圖相 同。故在此以該導電保護膜5 7為中心加以說明。 第一項特徵係藉由與構成第一導電路51A至51C之材 料(以下稱為第一材料)不同的第二材料具有錯固效果之 處。藉由第二材料來形成簷58,而且由於與第一導電路51a 至5 1C相黏著之簷58被埋在絕緣性樹脂5〇,因此產生錨 固效果,成為可防止第一導電路51之脫落的構造。 本發明係以彎曲構造59與篇58之雙方,產生雙重之 錨效果俾抑制第一導電路51A至51C之脫落。 以上二種實施形態係說明安裝有複數電路元件,也包 含配線構成電路的電路裝置,惟本發明係如第21圖及第 22圖所示,密封一具電路元件(半導體元件或受動元件)所 構成的電路裝置亦可實施,在第21圖係表示作為一例子實 裝有CSP’倒裝片等面朝下型元件8〇之電路裝置,又在第 22圖表不密封有晶片電阻,晶片電容器等受動元件82之 電路裝置,又在兩導電路間連接金屬細線,並密封該細線 者亦可。此乃可活用作為熔線。 (請先閲讀背面之注意事項再塡寫本頁各攔) ’訂 線 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公楚) 17 312133 567738 A7 B7 五、發明説明(18 以下說明電路裝置之製造方法的第一實施形態。 參照第3圖至第7圖以及第1圖說明電路裝置53之製 造方法。 如第3圖所不,準備片狀導電箔60。該導電箔60係 積層有第一導電落6〇A與第二導電落6〇B者。 在此重要事項乃在於兩導電落可選擇性地餘刻,及 電阻值較低。並且為了提高積體度,在㈣中可形成細圖 案也重要。例如藉由蝕刻第一導電落6〇A進行圖案形成 時,第二導電落6〇B係作用作為姓刻阻止層極重要,相反 地若蝕刻第二導電箔6〇B並作為第二導電路進行圖案之形 成過程時,使第一導電箔60八不會被蝕刻也極重要。 例如低電阻值之材料有Cu、Ai、Au、Ag、Pt等,而 考慮成本與加工性以Cu與A1較適當。由於Cu係電阻值 較低且成本也低,因此最常採用,而可作濕蝕刻之材料。 經濟部智慧財產局員工消費合作社印製 請 先 閲 讀 背 面 之 注 意 事 項 再 塡 寫 本 頁 各 攔 因此欲求得成本與低電阻值時,將該Cll用作為第一導電 泊60A較理想’但不容易進行乾触刻。另一方面,A!係多 用於半導體1C之配線,為可進行各異性蝕刻之材料。由於 可直接蝕刻側壁,因此可作高密度配線。故欲求得更細圖 案時,採用A1作為第一導電箔6〇A亦可。 例如將Cu採用作為第一導電箔時,則準備八丨箔,而 在該A1箔之表面施以鑛銅,由於可調整Cu之厚度,因此 可成為更細圖案。當然若將Cu之厚度成為較薄則由於未 進行橫方向之蝕刻,而可進行更細圖案。若將A1採用作為 第一導電箔60A時,則準備Cu箔,而在該Cu箔上藉由蒸 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 18 312133 567738 A7 B7 五、發明説明(I9 ) 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 鍍或錢射形成A1,即可調整八丨之膜厚。又由於可用ci2 氣體或CldBCl3氣體可進行各向異性蝕刻,因此可成為更 細圖案。 以下作為第一導電箔60B採用1 〇μπι至3ΟΟμπι之A1 箱’而在該上面作為第一導電箔6〇Α採用鍍銅成約數μιη 至20μπι ’使用該積層箔6〇加以說明。 片狀積層導電箔60係準備以預定寬度捲成滾筒狀,以 該狀態運送至下述之各製程也可以,或準備切斷成所定大 小之導電羯,運送至下述之各製程也可以。 具有除去除了至少成為第一導電路51Α至51C之領域 以外的第一導電箔60A之製程,在上述第一導電路6〇A實 裝電路元件52之製程及在藉由上述除去製程所形成之分 離槽61及積層導電箔6〇覆蓋絕緣性樹脂5〇,並密封電路 元件之製程。 f先,如第4圖,在Cix箔60之第一導電箔60A上, 形成光阻PR(耐蝕刻罩),能露出除了成為第一導電路51八 至51C之領域以外的第一導電箔6〇A地圖案形成光阻 PR。 之後,如第5 A圖,經由光阻PR進行蝕刻。 在本製造方法係以濕蝕刻或乾蝕刻。非各向異性地被 蝕刻,其側面係成為粗面而且具有成為彎曲之特徵。 濕蝕刻時,蝕刻劑係採用氣化鐵或氣化亞銅,上述導 電箔係浸潰在該蝕刻劑中,或將該蝕刻劑喷灑 (showenng)。在此濕蝕刻一般為非各向異性地被蝕刻,因 本紙張尺度適用中國國家標準(CNS)A4規格(2iGx297公愛) 19 312133 (請先閲讀背面之注意事項再塡寫本頁各攔) .、π •線 五、發明説明(2〇 此側面係成為彎曲構造。又將氯化鐵採用 由於……刻率快速,因此,則二=時, 阻止層(⑽如此,第—導電刻 :電至51C被圖案形成時,A1之第二導電落_, :,如产線:第一導電路51A至51°地須增加其厚度。此 如虛線所不’在第二導電路繼切成有分 此時可得到錨固效果。 "在 又乾银刻時’在各向異性及非各向異性可進行钱刻。 至今,認為不可能以反應性離子蝕刻來除去Cu,可用濺射 除2。又藉由濺射㈣之條件在各向異性及非各向異性可 進行餘刻。藉由成為非各向異性,分離槽61之側面係成為 彎曲構造。 在此,採用蝕刻Cu而未蝕刻A1之蝕刻劑,A1成為蝕 刻阻止層之钱刻劑較理想。 經濟部智慧財產局員工消費合作社印製 尤其是如第5B圖所示,成為蝕刻罩之光阻卩尺之正下 方,不容易進行橫向之蝕刻’比其較深之部分朝橫方向被 蝕刻。如圖示,從分離槽61側面之某一位置愈朝上方,對 應於該位置之孔徑部之孔徑愈小,則成為倒錐構造,而成 為具有錨固構造之構造。又採用喷氣環,則由於朝深度方 向進行蝕刻,而被抑制橫方向之蝕刻,因此該錨構造顯著 地出現。 又在第4圖中,代替光阻而選擇性地覆蓋對蝕刻液具 有耐蝕性之導電保護膜也可以。若選擇性地覆蓋成為導電 路之部分,則該導電保護膜成為蝕刻保護膜,而不必採用 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公笼) 20 312133 567738 A7 B7 五、發明説明(21 光阻即可蝕刻分離槽。考慮作為該導電保護膜之材料係有 Ni、Ag、An、Pt或Pd等。而且此等耐钱性導電保護膜具 有仍可活用作為晶粒塾及接合塾(bonding pad)之特徵。 Ag保護膜能與Au連接,也能與硬銲料連接。因此若 在晶片背面覆蓋有Au保護膜,則可將晶片直接熱壓接在 導電路51上之Ag保護膜,又經由焊錫等之硬銲料可黏接 曰曰片由於在Ag之導電保護膜可焊接Au細線,因此也可 進行連線連合。因此具有可將此等導電保護膜直接活用作 為晶粒塾或接合塾。 之後’如第6圖,有在分離槽61所形成的第一導電路 51A至51C電連接電路元件52A、52B而進行實裝的製程。 作為電路元件52’有電晶體、二極體、IC晶片等之半 導體元件52A、晶片電容體、晶片電阻等之受動元件52b。 又此等元件係裸晶片或被密封之晶片也可以。厚度會變 厚,惟也可以實裝CSP、BGA等面朝下元件(也稱為翻晶 片 flip chip) 〇 在此,裸晶片52A晶片接合於第_導電路51八。又, 射極與第一導電路51B,基極電極與第一導電路Μ,經 由使用依熱壓接之球接合法或依超音波之模形接合法等所 黏著之金屬細線55A相連接。又,晶片f容器或被動元件, 經由焊錫等硬焊料或Ag糊穋等之導電糊膠55β而安裝於 第一導電路51B與5 1C之間並被黏著。 又將表示於第28圖之圖案應用太士成 用在本實施形態時,雖接 合塾26之尺寸極小,如第5圖所示,惟 限興第一導電 60B 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公复) 21 312133 (請先閲讀背面之注意事項再填寫本頁各攔) _訂· •線 567738 五、發明説明(π ) 成為一體。因此可傳達接合工具之能量,具有也提高接合 性之優點。接合後之金屬細線切斷作業,有採用拉斷方法 者。此時,由於接合墊與第二導電箔6〇B形成一體,因此 可避免接合墊浮起之現象,也可提高拉斷性。 如第7圖所示,有在上述第一導電路51A至51c及彎 曲之分離槽6 1附著絕緣性樹脂5〇之製程。此乃可藉由傳 遞鑄模、射出成型、浸潰或塗布加以實現。作為樹脂材料、 環氧樹脂等之熱硬化樹脂可用轉移鑄模加以實現,而聚醯 胺樹脂、硫化聚苯等之熱可塑性樹脂係可用射出成型加以 實現。 在本實施形態中,覆蓋於導電箔6〇表面的絕緣性樹脂 5〇之厚度,係調整成從電路元件之最頂部(在此為金屬細 線55A之頂部)覆蓋約1〇〇μιη。該厚度係考慮強度也可成 為較厚或較薄。 由於第一導電箔6〇B係維持在片狀態,因此作為第一 導電路51Α至51C未分別地分離。故作為片狀積層導電箔 60以一體處理,並模塑絕緣性樹脂時,對於金屬模之運 送,對於金屬模之實裝之作業具有極為輕鬆之特徵。 又,由於在具有彎曲構造59之分離槽填充有絕緣性樹 脂50,因此該部分發生錨效果,可防止絕緣性樹脂之 剝落。相反地可防止在後績製程所分離之導電路5〗之脫 落。 在覆蓋該絕性樹脂5 0之前,例如為了保護半導體晶片 或金屬細線之連接部,接合矽樹脂等也可以。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公愛) 312133
.線 (請先閲讀背面之注意事喟再塡寫本頁各攔) 裝 ,n. 567738 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(23 ) 之後,有化學地及/或物理地除去第二導電箔6〇B之背 面,分離作為導電路51之製程。該除去製程,係藉由研磨、 研削、钱刻、雷射之金屬蒸發等成為可能。 在此’採用氫氧化鈉等鹼性液來進行蝕刻。由於上述 鼠氧化鈉係可姓刻A1而未能餘刻Cu,因此,不會腐姓第 一導電路51A至51C。 結果’成為第二導電路5 1 S至5 1U露出在絕緣性樹脂 50之構造。又露出分離槽61之底部,成為第1圖之分離 槽54。又在此完全除去第二導電箔6〇b也可以(以上參照 第7圖)。 最後’視需要在露出之第二導電路513至51U覆蓋焊 錫等之導電材,如第1圖完成作為電路裝置。 又在導電路51S至51U之背面覆蓋導電保護臈時,事 先在第3圖之導電箔之背面形成導電保護膜也可以。此 時’選擇性地覆蓋對應於導電路之部分也可以。覆蓋方法 係例如電鍍。又該導電保護膜係對於蝕刻具有耐性之材料 者較理想。 又在本製造方法,僅電晶體與晶片電阻安裝於導電 路,惟將此作為一單位配成矩陣狀也可以,或將如第2圖 或第28圖之電路作為一單位配成矩陣狀也可以。此時,如 下述使用切割裝置予以分離。 藉由製造方法,可實現第一導電路51八至51C埋在絕 緣性樹脂50,且第二導電路51S至5 iu露出於絕緣性樹脂 50之背面的電路裝置53。 (請先閲讀背面之注意事項再塡寫本頁各攔)
本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 23 312133 567738
絕緣性樹脂50係作為埋設導電路51之材料所必需之 經濟部智慧財產局員工消費合作社印製 材料。如第26圖之習知製造方法,不需要無用之支撐基板 5。因此,具有以最小限之材料可製造,可實現減低成本之 特徵(以上參照第1圖)。 (說明電路裝置之製造方法的第二實施形態) 再使用第3圖至第7圖及第i圖說明電路裝置53之製 造方法。 本實施形態係作為第一導電箔6〇A採用A1,作為第二 導電箔60B採用Cu之處與前實施形態不相同,各製程係 實用相同。因此,詳述不同處,而省略這些以外。 該積層導電箔60係在前實施形態已有說明,在A1箔 上施以Cu薄膜亦可,或在Cu箔上形成A1薄膜亦可。該 薄膜係以電鍍、蒸鍍、濺射等所形成亦可,或準備箔狀態, 成為積層之後進行壓接亦可(以上參照第3圖)。 之後’在積層導電箔60上,形成光阻pr,形成在對 應於導電路之部分留下上述光阻pR(以上參照第4圖)。 然後,經由光阻PR圖案形成第一導電箔6〇A,在該 製程中’作為蝕刻劑採用氩氧化鈉等之鹼液。該氫氧化鈉 係#刻A1,未蝕刻Cu,故不必如前實施形態地考慮第二 導電羯之厚度。因此,Cu所構成的第二導電箔60B係可 成為較厚或較薄。又為濕蝕刻,其側面係成為彎曲狀態。 又進行喷射環則成為更彎曲狀態。又使用Cl2氣體或 BC13 + C12氣體也可在非各向異性進行乾餘刻(以上參照第5 圖)〇 -----------------^----------------------、玎--------------------^ (請先閲讀背面之注意事項再塡寫本頁各攔) 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 x 297公釐) 24 312133 567738 五、發明説明(25 )
以後有安裝電路元件52之兹 .L 疋I程。在此,若在第一導雷
路51A至51C之表面塗布掘现1 A +、 g_膠後施以燒結,與形成於 半導體晶片之背面的Au之接人成或 、 成為可能,又A卜Au之金 屬細線55A之接合也成為可能 θ j犯。又Ag係與焊接之硬焊料 之黏接性也優異,也可進行硬提极ς 硬知枓55Β之黏著(以上參照第 G圖)。 之後,有覆蓋絕緣性樹脂5〇之製 <I程洋細係與前實施 之形態同樣而省略說明。 然後,有圖案形成第二導電荡60Β之製程。在此,圖 ^形成光阻PR俾留下對應於第二導電路之部分,之後以 氣化鐵、氣化亞銅或氫氧化納等㈣!劑進行㈣。較理想 為姓刻Cu,而未㈣A1之具選擇性之#刻劑(以上參昭第 7圖)。 最後,視需要在露出之第二導電路51S至51U覆蓋焊 錫等之導電材,如第1圖完成作為電路裝置。 經濟部智慧財產局員工消費合作社印製 (請先閲讀背面之注意事項再塡寫本頁各攔) 在此也可採用Ag作為該導電材。此時,在第3圖之 第一導電箔60之背面全面地鍍銀也可以,或呈局部鍍銀也 可以。最後,經由硬焊劑可黏著設於第二導電路5丨s至51Lr 背面之Ag與實裝基板之Cu配線。 由於在本製造方法中將A1所構成之第一導電箔60a 蝕刻在第一導電路51A至51C時也可使其側面成為彎曲構 造’因此發生錯固效果。故可防止導電路之脫落。 (說明電路裝置之製造方法的第三實施形態) 以下使用第9圖至第13圖及第8圖說明具有簷58之 私紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐 25 312133 567738 五、發明説明(26 ) 電路裝置56之製造方法。又,由於除了覆蓋成為廣之導電 保護膜(以下稱為第二材料)7〇之外,與第―實施形態(第^ 圖及第2圖)實質相同,因此省略詳細說明。 如第9圖’準備蝕刻率小之第二材料70覆蓋在第—材 料所構成之第一導電箱6〇A上的積層導電绪6〇。 例如在CUfS上覆蓋犯時,則以氣化鐵或氣化亞鋼等 可暫時地姓刻Cl^Nl,藉由餘刻率之相差,Ni為廣58 所形成而較理想。粗實線為Ni所構成之導電保護膜7〇, 基膜厚係1至1 Ομιη左古動;极相 ντ χτ. 易形成廣58。右較理……厚愈厚’愈容 第一材料係覆蓋與第一材料可選擇钱刻之材料亦可。 此時’首先圖案形成將第二材料所構成保護膜覆蓋在第一 導電路5 1A至51C之形成領域,將該保護膜作為光罩並姓 刻第-材料所構成之第一導電“〇A即可形成廣 二 材料可考慮A1、Ag、Au等(以上參照第9圖卜 一 之後’有除去除了至少成為第一導電路51八至W之 領域以外的第一導電箔60A的製程。 第10圖’在Nl 70上形成光阻PR,圖案形成光阻 pr成為露出除了成為第一導電路51A至5lc之領域外的 70’如第Π圖,經由上述光阻進行㈣即可。 如以上所述’採用氣化鐵、氣化亞銅之姓刻劑等進行 ㈣’由於Nl70之蚀刻率比Cu6〇之钮刻率較慢,因此 隨著進行蝕刻而製造出簷58。
,由於在形成有上述分離槽Η之第一導電路51A至51C Ϊ紙張尺度適用中國國家標準(CNS)A4規格“ χ 297公笼- 26 312133 567738 經 濟 部 智 慧 財 產 局 員 工 消 費 合 社 印 製
五、發明説明(π 安裝電路元件52之製程(第12圖),在上述第一導電路5iA 至51C及分離槽61覆蓋絕緣性樹脂5〇,以化學方法/或物 理方法除去第二導電箱60B,分離作為第二導電路5is至 5^U的製程(第13圖),及在導電路背面形成導電保護膜至 完成為止的製程(第8圖),係與前製造方法相同,因此省 略其說明。 以上藉由簷58與彎曲構造59產生雙重之錨固效果, 可防止導電路之脫落或撬曲等情形。 (說明電路裝置之製造方法的第四實施形態) 參照第14圖至第20圖說明將由複數種類之電路元 件、配線、晶片銲墊、接合墊等所形成之導電路所構成的 1C電路作為_單位而矩陣狀地配置,經密封後個別分離, 作成構成ic電路之電路裝置的製造方法。在此使用第2 圖構造尤其疋使用第2C圖之剖視圖加以說明。再且, 由於本製造方法係與第一實施形態、帛二實施形態幾乎相 同’因此就相同部分作簡單敘述。 I先如第14圖所示,準備片狀積層導電箔6〇。 第一導電箔60B係形成第16圖之製程的分離槽61時 必需為可支撐成第一導電路不會散落的膜厚。在此,其中 方為A1’另一方為Cu,任一種在上面均可。片狀積層 導電治0係準備以預疋寬度捲成滾筒狀,以該狀態運送至 下述各製程亦可’或準備切斷成預定大小之導電猪,被運 送至下述之各製程亦可。之後,具有除去除了至少成為第一導電路51A至5 1C 27 312133 (請先閲讀背面之注意事項再填寫本頁各搁) - •訂· •線 經濟部智慧財產局員工消費合作社印製 567738 A7 ~~______ 五、發明説明(2^^ ----- 之領域的第-導電落60A之製程。 首先如第15圖,在第一導電箔60 A上,形成光阻 PR’圖案形成光阻叹使除了成為第一導電路5ia至51C 之領域外的第一導電箔6〇A露出。之後,如第i6圖,經 由上述光阻PR進行蝕刻也可以。 固藉由蝕刻所形成的分離槽61之側面係成為粗面,因 此可提高與絕緣性樹脂50之黏接性。 、因該分離槽51之側壁係蝕刻成非各向異性(同方性), 故成為彎曲。該除去製程係可採用濕蝕刻或乾蝕刻。如此, 藉該彎曲構造成為發生錨效果之構造(詳細係參照說明電 路裝置之製造方法的第一實施形態)。 又在第15圖中,代替光阻pR選擇性地覆蓋對於蝕刻 液具耐蝕性之導電保護膜也可以。若選擇性地覆蓋成為第 導電路之部分,則該導電保護膜成為蝕刻保護膜,不採 用光阻也可蝕刻分離槽。 之後,如第17圖’有形成有分離槽61之第一導電箔 6〇A電連接電路元件52 A來進行安裝的製程。 電路元件52A有電晶體、二極體、ic晶片等之半導體 元件、晶片電容器、晶片電阻等之被動元件。又厚度並不 太厚,也可安裝CSP、BGA等之面朝下的半導體元件(翻 晶片)。 在此,將裸電晶體晶片52 A接合在導電路5lA,經由 金屬細線52A連接射極電極與第一導電路51]3,基極電極 與第一導電路51B。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 28 312133 ^ --------------------線 (請先閲讀背面之注意事項再塡寫本頁各攔) 567738 A7 B7 五、發明説明(29 ) 又’如第18圖所不,有將絕緣性樹脂5G附著於上述 積層導電箱60及分離槽61的製程。此乃藉由傳遞鑄模、 射出成型、浸潰或塗布即可實現。 在本實施形態中’覆蓋於積層導電箔6〇表面的絕緣性 樹脂之厚度,係調整成從電路元件之最頂部覆蓋約“Mm 左右。該厚度係考慮強度也可變厚或變薄。 又由於分離槽61係片狀地留下第二導電箔6〇Β,因 此,第一導電箔60Α未分別分離作為第一導電路51 a至 5 1C故作為片狀積層導電箔6〇以一體處理,並模塑絕緣 II樹知時,對於金屬模之運送,對於金屬模之安裝之作業 具有極為輕鬆之特徵。 之後’有化學方法及/或物理方法除去第二導電箔6〇b 之责面,分離作為導電路51之製程。上述除去製程係藉由 蝕刻來進行。結果,成為在絕緣性樹脂50之背面露出第二 導電路51S至51U之構造。 經濟部智慧財產局員工消費合作社印製 如第19圖所示,在露出之第二導電路51S至51U覆 蓋焊錫等之導電材。 最後’如第20圖所示,有每一電路元件地分離,完成 作為電路裝置之製程。 刀離線係在箭號之處,以切割(dicing)、切離 (Cutting)、沖壓、沖斷(chocolate break)等方法即可實現。 又’採用沖斷時,金屬模形成突出部以便在覆蓋絕緣性樹 脂之際沿分離線形成分離溝即可。 尤其是切割係在通常之半導體裝置之製造方法被多採 312133 。義秦单.偏、 (請先閲讀背面之注意事項再塡寫本頁各攔) 線 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 29 567738 A7 B7 五、發明説明(30 用者因為切割法(dicing)可分離極小尺寸之物品,而較適 當。 在以上第一至第三實施形態所說明之製造方法,也可 實施如在第28圖所示之複雜圖案。尤其是有折彎且與接合 墊26成為一體而另一端係與電路元件電連接的配線寬度 也變狹乍,而且其長度較長。因此,由於熱引起之輕曲極 大,在習知構造中容易發生剝離而成為問題。但是在本發 明中,由於配線係埋在絕緣性樹脂而被支撐,因此可防止 配線本身之翹曲、剝離、脫落。又接合墊本身係其平面面 積較小,因而在習知構造中容易發生之接合墊之剝離,在 本發明_,則不會發生。本發明如上述,將配線埋在絕緣 性樹脂,而且由於在絕緣性樹脂以具有錨固效果之彎曲構 造加以支撐’因此具有可防止脫落之優點。 另外,也具有可實現在絕緣性樹脂5〇中埋設電路的電 路裝置之優點。以習知構造說明之,為在印刷基板、陶瓷 基板中裝入電路者。此在以後之安裝方法中加以說明。 經濟部智慧財產局員工消費合作社印製 在第27圖之右側,表示簡單地綜合本發明之流程圖。 以準備積層導電箔,Ag或Ni等之電鍍,第一導電箔之蝕 刻、晶片接合、金屬細線接合、傳遞模塑' 第二導電箔之 蝕刻、導電路之背面處理及切斷的9個製程即可實現電路 裝置。而且不必從外包廠商供應支撐基板,而可在本廠實 施所有製程。 以下說明電路裝置之積類及此等實裝方法的實施形態 第21圖表示安裝面朝下型電路元件8〇之電路裝置21 30 312133 (請先閲讀背面之注意事項再塡寫本頁各攔) 本紙張尺度通用T國國冢標毕(CNS)A4規格(210 X 297公愛) 567738 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(31 ) 之簡圖。電路元件80相當於裸半導體晶片,表面被密封之 CSP或BGA(倒裝片)等。又,第22圖係表示實裝有晶片電 阻或晶片電阻等之被動元件82的電路裝置83者。此等係 薄型而且以絕緣性樹脂密封,因此在耐環境性上也優異 者。 ' 第23圖係說明安裝構造者。第23八圖係在形成在印 刷基板或金屬基板、陶瓷基板等之安裝基板84的導電路 85安裝有前面所說明之本發明的電路裝置53、56、81、83 者。 尤其是,由於黏著有半導體晶片52之背面的導電路 51A ’係與安裝基板84之導電路85熱性結合,因此經由 上述導電路85可散熱電路裝置之熱。又作為安裝基板84 採用金屬基板時,有助於金屬基板之散熱性而可更降低半 導體晶片52之溫度。故可提高半導體晶片之驅動能力。 上述之構造尤其適合例如功率MOS、IGBT、SIT,大 電流驅動用之電晶體、大電流驅動用之IC(M〇S型、BIP 型、Bi-CMOS型)記憶元件之用。 金屬基板可使用A1基板、Cu基板、Fe基板較理想, 也可考慮與導電路8 5之短路,形成有絕緣性樹脂及/或氧 化膜等保護措施。 第23B圖係表示將本電路裝置90作為第23A圖之基 板84者。此乃成為本發明之最大特徵者。在習知之印刷基 板、陶瓷基板係在基板中至多形成有穿通孔TH而已,惟 在本發明係具有可實現内設1C電路之基板模組的特徵。例 (請先閲讀背面之注意事項再塡寫本頁各攔) *7 ·訂· 線 本紙張尺度適用中國國家標準(CNS)A4規格(21〇χ297公釐) 312133攸,’中 31 567738 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(32 ) 如内設有在印刷基板中之至少一個電路(作為系統設成内 設亦可)者。 在習知之構造作為支撐基板需要印刷基板、陶瓷基板 等’惟在本發明,可實現不需要該支撐基板的基板模組。 此與以印刷基板、陶瓷基板或金屬基板所構成之併合基板 相比較’其厚度較薄,而可減輕其重量。 又由於將本電路90作為支撐基板,而在露出之導電路 可安裝電路元件,故可實現高功能之基板模組。尤其是若 將本電路裝置作為支撐基板,且在其上面安裝本電路裝置 91,可實現更輕量且更薄之基板模組。 由於上述安裝形態’安裝該模組之電子機能,可實現 小型又輕量之目的。 記號93所表示之畫陰影線部分係絕緣性之保護膜。該 保護膜以例如有抗焊錫作用之高分子膜為較理想。藉由形 成該膜,可防止埋在基板90中之導電路與形成在電路元件 91等之電極的短路。 繼之使用第29圖說明本電路裝置之優點。在習知之安 裝方法中,半導體廠商係形成封裝型半導體裝置或倒裝 片,δ又備製造薇係將從半導體廢商所供給之半導體裝置與 零件廠商所供給之被動元件安裝於印刷基板,將此作為模 組而組裝在電子機器。但是在本電路裝置中,由於可將本 身採用作為安裝基板,因此半導體廠商可利用後製程即可 疋成安裝基板模組,而可供給於設備廠商。因此,設備廠 商可大幅度省略對於該基板之元件安裝作業程序。
312133 (請先閲讀背面之注意事項再塡寫本頁各攔) 裝 訂. .線 ΐ:,秦铲 567738 A7 B7
經 濟 部 慧 財 產 局 員 工 消 費 合 作 社 印 製 [發明之效果] 由以上之說明可知,在本發明係將電路裝置、導電路 及絕緣性樹脂之需要數減少到最少,成為在資源上不浪費 的電路裝置。並且,藉由將絕緣性樹脂之覆蓋膜厚,或導 電箔之厚度成為最適當值,可實現極小型化、薄型化及輕 量化之電路裝置。而且,翹曲或剝離之現象顯著之配線, 係埋在絕緣性樹脂而被支撐,故可解決此等問題。 而且,由於從絕緣性樹脂僅露出導電路之背面,因此 導電路之背面可立即直接與外部之連接,具有可不需要如 第25圖之習知構造之背面電極及穿通孔之優點。 而且電路元件經由Au、Ag等之導電保護膜直接黏著 時,由於露出導電路之背面,因此可將從電路元件所產生 之熱經由導電路直接傳熱至安裝基板。尤其是,由於該散 熱特性適合供功率元件之安裝。 再且,導電路之側面形成彎曲構造,及/或在導電路之 表面形成由第二材料所構成保護膜,可形成覆蓋於導電路 之簷而可產生錨固效果,而可防止導電路之翹曲或脫落。 在本發明的電路裝置之製造方法中,將成為導電路之 材料的導電箔本體功能作為支撐基板,而一直到形成分離 槽戈實裝電路元件’覆蓋絕緣性樹脂之階段,以導電落支 撐整體,而將導電箔分離作為各導電路時,將絕緣性樹脂 作為猶如支撐基板之構件。因此,得以最少之構件製造電 路元件,導電箔及絕緣性樹脂。如在習知例所述,構成本 電路裝置不需要支撐基板,成本上可赤盔麻彳曾去。
312133 (請先閱讀背面之注意事項再塡寫本頁各攔) •訂. .線 567738 A7 B7 五、發明説明(34 ) 由於不需要支撐基板,而將導電路埋在絕緣性樹脂,又可 調整絕緣性樹脂與導電箔之厚度,因此也有可形成薄之電 路裝置的優點。又在分離槽之形成製程也可形成弯曲構 造,可同時地實現具有錨固效果之構造。 又如由第27圖可知,由於可省略穿通孔之形成製程以 及導體之印刷製程(陶瓷基板時)等製程,因此具有比習知 可大幅度地縮短製程,可將全部製程在同一工廠一次完成 的優點。並且’不需要引線框之金屬模,可縮短製造時門 又由於不必個別地分離導電路,因此在後續之絕緣性 樹脂的覆蓋製程中,具有提高作業性之特徵。 最後由於將本電路裝置作為支撐基板,而在露出之導 電路安裝電路元件,因此可實現高功能之基板模級。尤其 是’若將本電路裝置作為支撐基板,而在該上面安裝本 路裝置91,則可實現更輕量更薄者之電路裝置。 (請先閱讀背面之注意事項再塡寫本頁各攔) 裝 訂. 經濟部智慧財產局員工消費合作社印製 -線 本紙張尺度適用中國國家標準(CNSU4报烙(210 X 297公釐) '-----

Claims (1)

  1. 567738
    第9 0 1 0 4 4 8 6號|利申請案 申請專利範圍修正本 (91年l〇月1曰 :· 一種電路裝置之製造方法,其特徵為包括·· 、將板狀體之表面層一部分圖案化(Patterning)而形 成預定形狀之圖案,而形成導電路的製程,及 將所希望之電路元件電連接於上述導電路上的製 程’及 以絕緣性樹脂覆蓋上述電路元件與上述導電路的 製程,及 從對向於上述導電路形成面之面除去上述板狀 體,使上述電路從上述絕緣性樹脂露出的製程。 2.如申請專利範圍第i項的電路裝置之製造方法,其中形 成上述V電路之製程,係包含圖案之形成而使上述導電 路之側面彎曲的製程。 3 ’如申凊專利範圍第!項的電路裝置之製造方法,其中上 述板狀體係銅領者。 經濟部中央標準局員工福利委員會印製 4.如申請專利範圍第i項的電路裝置之製造方法,其中具 備: 、 準備在第一導電箔之背面積層有第二導電箔之積 層導電箔的製程,及 、 、在除了至少成為導電路之領域以外的上述第一導 電结形成分離槽且側面形成彎曲構造之第一導電路 製程,及 ' 將所希望之電路元件電連接在所希望之第一導電 312133 本紙張尺度適用規格⑽χ 297公髮) 567738 H3 路上的製程,及 以絕緣性樹脂覆蓋上述電路元件及 路,並模塑成填充於上述分離槽的製程,及導電 選擇性地除去上述第— 電洎,而在上述 路之背面形成第二導電路的製程。 導電 5.=請專利範㈣1項的電路裝置之製造方法,其中具 準備在第一導電箱之背面積層有第二導 層導電箔的製程,及 積 在上述第-導電箔表面之至少成為導電路之領域 形成耐蝕性之導電保護膜的製程,及 在除了至少成為導電路之領域以外的上述導電羯 形成分離槽且側面形《彎曲構造之第—導電路的製/ 程,及 將電路元件固裝在所希望之上述第—|電路上的 製程,及 形成電連接上述電路元件之電極及所希望之上述 第一導電路之連接機構的製程,及 經濟部中央標準局員工福利委員會印製 以絕緣性樹脂覆蓋上述電路元件,上述連接機構及 第一導電路,並模塑成填充於上述分離槽,使上述導電 路及上述絕緣性樹脂互相後合的製程,及 除去未設置上述分離槽之上述第二導電箔,而在上 述第一導電路之背面形成第二導電路的製程。 6.如申請專利範圍第1項的電路裝置之製造方法,其中具 備: 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公麓) 2 312133 H3 準備在第一導電錯之 之者面積層有第二導電箔之積 層導電箔的製程,及 、 在除了至少成為導電路之領域以外的上述第一導 電落形成分離槽且侧面形成彎曲構造之導電路的製 程,及 表 程 將電路元件固裝在所希望之上述導電路上的製 及 第 形成電連接上述電路元件之電極及所希望之上述 V %路之連接機構的製程,及 以絕緣性樹脂覆蓋上述電路元件,上述連接機構及 導電路,並模塑成填充於上述分離#,使上述第一 導電路與上述絕緣性樹月旨互相嵌合的製程,及 、…除去未設置上述分離槽之上述第二導電绪,而在上 述第一導電路之背面形成第二導電路的製程。 7·如申請專利範圍第1項的電路裝置之製造方法,其中具 · m · 準備在第一導電箔之背面積層有第二導電箔之積 層導電箔的製程,及 經濟部中央標準局員工福利委員會印製 在上述第一導電箔表面之至少成為導電路之領域 形成对姓性之導電保護膜的製程,及 在除了至少成為第一導電路之領域以外的上述第 導電磘形成分離槽且側面形成彎曲構造之導電路的 製程,及 在所希望之上述第一導電路上黏著在電路元件的 製程,及 3 312133 567738 卜开/成電連接上述電路元件之電極及所希望之上述 — 導%路之連接機構的製程,及 以絕緣性樹脂覆蓋上逑電路元件,並模塑成填充於 述刀離槽’使上述第一導電路及上述絕緣性樹脂互相 嵌合的製程,及 >除去未δ又置上述分離槽之上述第二導電箔,而在上 、第V電路之背面形成第二導電路的製程,及 切斷上述絕緣性樹脂並分離成個別之電路裝置的 製裎。 如申請專利範圍第4項的電路裝置之製造方法,其中上 9 述第二導電箔係由銅所構成者。 :申請專利範圍第4項的電路裝置之製造方法,其中上 \第二導電箔係由鋁或鐵- ΐ0.如申種所構成者。 申-專利犯圍弟4項的電路裝置之製造方法,其中上 1 ^第一導電箔係藉由電鍍所形成者。 U:申請專利範圍第4項的電路裝置之製造方法,其令上 ,*·積層導電@健銅於而形成之導電領者。 經濟部中央標準局員工福利委員會印製 ·=請專利範圍第4項的電路裝置之製造方法,1中上 ^苐一導電箔係由鋁或銅所構成者。 AH請專?範圍第5項的電路裝置之製造方法,其中上 )電保濩獏係由鍍鎳或錢銀所形成者。 專利範圍第…5項的電路裝置之製造方法,其中選 μL形成在上述第一導電羯之上述分離槽係化學方 法或物理方法蝕刻所形成者。 子力 15.如申請專利範圍第5項的電路裝置之製 本紙張忐’其中將 312133 567738 電保護膜用作4形成上述分離槽時之光罩之一 16.如辛請專利範圍第1項的電路裝置之製造方法,里中上 述電路7C件係固裝半導體裰曰 倒裝片、晶片電路零 17如由I 元件、csp之任-種或雙方者。 .、、申明專利範圍第4項的電路裝置之製造方法,其中上 述連接機構係由金屬細線接合或硬銲料所形成者。 18·如甲請專利範圍第1項的電路裝置之製造方法,其中上 =絕緣性樹脂係以傳遞鑄模(加伽福灿翁附著 19.如申請專利範圍第6項的電路裝置之製造方法,其中以 切割(dlcing)分離成個別之電路裝置。 2〇·如申請專利範圍第!項的電路裝置之製造方法,其中上 述導電路係配線圖案者。 21·—種電路裝置,其特徵為具備·· 以圖案化(patterning)形成預定形狀的導電路,及 電連接於上述導電路上的電路元件,及 經濟部中央標準局員工福利委員會印製 覆蓋上述電路元件及上述導電路的絕緣性樹脂; 上述導電路之背面之至少一部分從上述絕緣性樹 脂露出而形成者。 22.如申凊專利範圍第21項之電路裝置,其中上述導電路 之側面係具有彎曲形狀而形成者。 (船 2^y 312133
TW090104486A 2000-03-08 2001-02-27 Manufacturing method of circuit device and circuit device TW567738B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000063218A JP2001250883A (ja) 2000-03-08 2000-03-08 回路装置の製造方法
JP2000063219A JP2001250884A (ja) 2000-03-08 2000-03-08 回路装置の製造方法

Publications (1)

Publication Number Publication Date
TW567738B true TW567738B (en) 2003-12-21

Family

ID=26587000

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090104486A TW567738B (en) 2000-03-08 2001-02-27 Manufacturing method of circuit device and circuit device

Country Status (5)

Country Link
US (1) US6562660B1 (zh)
EP (1) EP1143509A3 (zh)
KR (1) KR100386520B1 (zh)
CN (1) CN1227957C (zh)
TW (1) TW567738B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI458639B (zh) * 2011-10-19 2014-11-01 Viking Tech Corp A method for selective metallization on a ceramic substrate
TWI760868B (zh) * 2019-10-15 2022-04-11 日商三菱電機股份有限公司 半導體裝置

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949816B2 (en) * 2003-04-21 2005-09-27 Motorola, Inc. Semiconductor component having first surface area for electrically coupling to a semiconductor chip and second surface area for electrically coupling to a substrate, and method of manufacturing same
JP3643743B2 (ja) * 2000-01-28 2005-04-27 三洋電機株式会社 実装基板
JP2001338947A (ja) * 2000-05-26 2001-12-07 Nec Corp フリップチップ型半導体装置及びその製造方法
JP3609737B2 (ja) * 2001-03-22 2005-01-12 三洋電機株式会社 回路装置の製造方法
JP4034073B2 (ja) * 2001-05-11 2008-01-16 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2003007917A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置の製造方法
TW538658B (en) * 2001-08-27 2003-06-21 Sanyo Electric Co Manufacturing method for circuit device
JP3967108B2 (ja) * 2001-10-26 2007-08-29 富士通株式会社 半導体装置およびその製造方法
JP4007798B2 (ja) * 2001-11-15 2007-11-14 三洋電機株式会社 板状体の製造方法およびそれを用いた回路装置の製造方法
JP2003303927A (ja) * 2002-04-09 2003-10-24 Mitsubishi Electric Corp 半導体モジュール
US7414858B2 (en) * 2002-04-11 2008-08-19 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic device
KR100989007B1 (ko) 2002-04-11 2010-10-20 엔엑스피 비 브이 반도체 디바이스
JP2005522862A (ja) 2002-04-11 2005-07-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電子装置の製造方法および電子装置
US7247938B2 (en) * 2002-04-11 2007-07-24 Nxp B.V. Carrier, method of manufacturing a carrier and an electronic device
US6777788B1 (en) * 2002-09-10 2004-08-17 National Semiconductor Corporation Method and structure for applying thick solder layer onto die attach pad
JP2004186362A (ja) * 2002-12-03 2004-07-02 Sanyo Electric Co Ltd 回路装置
JP4245370B2 (ja) * 2003-02-21 2009-03-25 大日本印刷株式会社 半導体装置の製造方法
US6954987B2 (en) * 2003-05-22 2005-10-18 Powerwave Technologies, Inc. Method of interconnecting a circuit board to a substrate
JP4266717B2 (ja) * 2003-06-13 2009-05-20 三洋電機株式会社 半導体装置の製造方法
JP2005077955A (ja) * 2003-09-02 2005-03-24 Sanyo Electric Co Ltd エッチング方法およびそれを用いた回路装置の製造方法
DE10341186A1 (de) * 2003-09-06 2005-03-31 Martin Michalk Verfahren und Vorrichtung zum Kontaktieren von Halbleiterchips
JP4359110B2 (ja) * 2003-09-24 2009-11-04 三洋電機株式会社 回路装置
JP2005129900A (ja) * 2003-09-30 2005-05-19 Sanyo Electric Co Ltd 回路装置およびその製造方法
CN100541753C (zh) 2003-10-15 2009-09-16 Nxp股份有限公司 电子器件及其制造方法
JP4446772B2 (ja) * 2004-03-24 2010-04-07 三洋電機株式会社 回路装置およびその製造方法
JP4340578B2 (ja) * 2004-04-09 2009-10-07 富士通株式会社 部品実装基板及び部品実装構造
FI117814B (fi) * 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US8009436B2 (en) * 2005-04-28 2011-08-30 Stats Chippac Ltd. Integrated circuit package system with channel
CN100403530C (zh) * 2005-04-28 2008-07-16 日月光半导体制造股份有限公司 半导体封装制程
FI119714B (fi) * 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
US7759782B2 (en) 2006-04-07 2010-07-20 Tessera, Inc. Substrate for a microelectronic package and method of fabricating thereof
US7767497B2 (en) * 2007-07-12 2010-08-03 Tessera, Inc. Microelectronic package element and method of fabricating thereof
US7671452B1 (en) * 2007-08-17 2010-03-02 National Semiconductor Corporation Microarray package with plated contact pedestals
US8492883B2 (en) * 2008-03-14 2013-07-23 Advanced Semiconductor Engineering, Inc. Semiconductor package having a cavity structure
US8017451B2 (en) 2008-04-04 2011-09-13 The Charles Stark Draper Laboratory, Inc. Electronic modules and methods for forming the same
US8273603B2 (en) * 2008-04-04 2012-09-25 The Charles Stark Draper Laboratory, Inc. Interposers, electronic modules, and methods for forming the same
US20100044850A1 (en) * 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
US8124447B2 (en) 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
JP5195647B2 (ja) * 2009-06-01 2013-05-08 セイコーエプソン株式会社 リードフレームの製造方法及び半導体装置の製造方法
US20110163430A1 (en) * 2010-01-06 2011-07-07 Advanced Semiconductor Engineering, Inc. Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof
CN106067511A (zh) * 2010-03-30 2016-11-02 大日本印刷株式会社 带树脂引线框、半导体装置及其制造方法
DE102010023343A1 (de) * 2010-06-10 2011-12-15 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper, Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterkörpers und strahlungsemittierendes Halbleiterbauelement
CN102404942A (zh) * 2010-09-08 2012-04-04 田先平 一种制造厚铜箔pcb的方法
US8304277B2 (en) * 2010-09-09 2012-11-06 Stats Chippac, Ltd. Semiconductor device and method of forming base substrate with cavities formed through etch-resistant conductive layer for bump locking
US8476772B2 (en) 2010-09-09 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of forming base substrate with recesses for capturing bumped semiconductor die
JP5896302B2 (ja) 2010-11-02 2016-03-30 大日本印刷株式会社 Led素子搭載用リードフレーム、樹脂付リードフレーム、半導体装置の製造方法、および半導体素子搭載用リードフレーム
US8673689B2 (en) * 2011-01-28 2014-03-18 Marvell World Trade Ltd. Single layer BGA substrate process
US20120205811A1 (en) * 2011-02-14 2012-08-16 Byung Tai Do Integrated circuit packaging system with terminal locks and method of manufacture thereof
US8735224B2 (en) 2011-02-14 2014-05-27 Stats Chippac Ltd. Integrated circuit packaging system with routed circuit lead array and method of manufacture thereof
US8604596B2 (en) * 2011-03-24 2013-12-10 Stats Chippac Ltd. Integrated circuit packaging system with locking interconnects and method of manufacture thereof
EP3536582B1 (en) 2011-04-07 2022-08-10 Mitsubishi Electric Corporation Mold module and electric power steering apparatus
US8963320B2 (en) * 2011-10-07 2015-02-24 Stats Chippac Ltd. Integrated circuit packaging system with thermal structures and method of manufacture thereof
US8629567B2 (en) 2011-12-15 2014-01-14 Stats Chippac Ltd. Integrated circuit packaging system with contacts and method of manufacture thereof
US8623711B2 (en) 2011-12-15 2014-01-07 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US9219029B2 (en) 2011-12-15 2015-12-22 Stats Chippac Ltd. Integrated circuit packaging system with terminals and method of manufacture thereof
US8952413B2 (en) 2012-03-08 2015-02-10 Micron Technology, Inc. Etched trenches in bond materials for die singulation, and associated systems and methods
US9331003B1 (en) 2014-03-28 2016-05-03 Stats Chippac Ltd. Integrated circuit packaging system with pre-molded leadframe and method of manufacture thereof
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
TWI570856B (zh) 2014-11-10 2017-02-11 恆勁科技股份有限公司 封裝結構及其製法
TWI614861B (zh) * 2015-01-30 2018-02-11 矽品精密工業股份有限公司 電子封裝結構及其製法
US9570381B2 (en) 2015-04-02 2017-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor packages and related manufacturing methods
US10950551B2 (en) * 2019-04-29 2021-03-16 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
US20220157707A1 (en) * 2020-11-17 2022-05-19 Panjit International Inc. Thin semiconductor package and manufacturing method thereof
CN112652544A (zh) * 2020-12-22 2021-04-13 长电科技(滁州)有限公司 一种封装结构及其成型方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208756A (ja) * 1983-05-12 1984-11-27 Sony Corp 半導体装置のパツケ−ジの製造方法
JPH03240260A (ja) * 1990-02-19 1991-10-25 Matsushita Electric Ind Co Ltd 集積回路装置の製造方法
JPH07105461B2 (ja) * 1990-08-03 1995-11-13 三菱電機株式会社 半導体装置用絶縁基板の製造方法およびそのための金属パターン板
EP1213754A3 (en) * 1994-03-18 2005-05-25 Hitachi Chemical Co., Ltd. Fabrication process of semiconductor package and semiconductor package
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
JP3521758B2 (ja) * 1997-10-28 2004-04-19 セイコーエプソン株式会社 半導体装置の製造方法
JPH11195742A (ja) * 1998-01-05 1999-07-21 Matsushita Electron Corp 半導体装置及びその製造方法とそれに用いるリードフレーム
US6238952B1 (en) * 2000-02-29 2001-05-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI458639B (zh) * 2011-10-19 2014-11-01 Viking Tech Corp A method for selective metallization on a ceramic substrate
TWI760868B (zh) * 2019-10-15 2022-04-11 日商三菱電機股份有限公司 半導體裝置

Also Published As

Publication number Publication date
CN1315823A (zh) 2001-10-03
KR20010088323A (ko) 2001-09-26
KR100386520B1 (ko) 2003-06-02
EP1143509A2 (en) 2001-10-10
CN1227957C (zh) 2005-11-16
EP1143509A3 (en) 2004-04-07
US6562660B1 (en) 2003-05-13

Similar Documents

Publication Publication Date Title
TW567738B (en) Manufacturing method of circuit device and circuit device
TW535462B (en) Electric circuit device and method for making the same
US7091606B2 (en) Circuit device and manufacturing method of circuit device and semiconductor module
JP3639514B2 (ja) 回路装置の製造方法
JP2004158595A (ja) 回路装置、回路モジュールおよび回路装置の製造方法
JP3561683B2 (ja) 回路装置の製造方法
JP3574026B2 (ja) 回路装置およびその製造方法
TW200539408A (en) Method of manufacturing circuit device
JP3609684B2 (ja) 半導体装置およびその製造方法
JP3691335B2 (ja) 回路装置の製造方法
JP2001250884A (ja) 回路装置の製造方法
JP3510839B2 (ja) 半導体装置およびその製造方法
JP2005175509A (ja) 回路装置
JP2004207278A (ja) 回路装置およびその製造方法
JP2001217338A (ja) 回路装置およびその製造方法
JP4443190B2 (ja) 半導体装置の製造方法
JP3639495B2 (ja) 回路装置の製造方法
JP2001237363A (ja) 回路装置および実装基板
JP2001250883A (ja) 回路装置の製造方法
JP3691328B2 (ja) 回路装置および回路モジュール
JP3778783B2 (ja) 回路装置およびその製造方法
JP2005150767A (ja) 回路装置
JP2006245070A (ja) 回路装置
JP2001223318A (ja) 回路装置およびその製造方法
JP2002237545A (ja) 回路装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees