TW548421B - ATE timing measurement unit and method - Google Patents

ATE timing measurement unit and method Download PDF

Info

Publication number
TW548421B
TW548421B TW090112606A TW90112606A TW548421B TW 548421 B TW548421 B TW 548421B TW 090112606 A TW090112606 A TW 090112606A TW 90112606 A TW90112606 A TW 90112606A TW 548421 B TW548421 B TW 548421B
Authority
TW
Taiwan
Prior art keywords
data
timing
circuit
count
waveform
Prior art date
Application number
TW090112606A
Other languages
English (en)
Inventor
Benjamin Brown
Erik V Hultine
John Robert Pane
Andrew Damian Firth
Chiyi Jin
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Application granted granted Critical
Publication of TW548421B publication Critical patent/TW548421B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937Timing aspects, e.g. measuring propagation delay

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

548421 A7 B7 五、發明說明(/ ) 發明之領域 本發明一般而言係關於自動測試設備,尤指一種胃# 量測單元及用於收集時序資訊之方法。 發明背景 自動測試設備允許半導體裝置製造商大量地測試於$ 場上販賣之每一個元件之功能。該自動測試設備通常係_ 爲測試器,其一般而言係驅動訊號至一個受測元件且偵'測 由該受測元件而來之訊號,並將該偵測出之値與期望 作比較。 目前之半導體元件通常具有數百至數千個之間之接腳1 以接收及送出許多輸入/輸出訊號。因此<一個測試器所 遭遇之根本挑戰之一係牽涉到,於相當準確之時脈下同步 化由複數個受測元件而來之訊號之施加或偵測。同步化高 速之測試訊號通常係需要某些形式之校正技術,以補償與 每一個測試器通道相關之許多訊號劣化因數。實施時序校 正之兩個較常用之方法包含時域反射測定法(TDR)及遊 標尺線性校正法。. 傳統之時域反射測定法一般而言係牽涉到一個傳輸線 長度之決定及預測該傳輸線所造成之訊號延遲。該傳輸線 長度通常係藉由驅動一脈波至該開路端之線、偵測反射及 測量兩個事件間之相對時序而計算出。該傳統之時域反射 測定法之更完全的解釋係見於專利權人爲歐子基(Otsuji) 之美國專利公告號第5,321,632號。 遊標尺線性校正法係指特徵化一估時序遊標尺之真正 3 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公爱) (請先閱讀背面之注意事項再填寫本頁) 訂: -線 經濟部智慧財產局員工消費合作社印製 548421 A7 B7 五、發明說明(>) 邊邊緣時序以回應預先定義之延遲設定。傳統上,此係使 用一個大的繼電器、射極集極邏輯閘等之控制陣列而一次 實施一個通道,且被主機駐存硬體所中央掌控。於該特徵 化期間,每一個通道之資料結果係依次回饋至該硬體。雖 然如此之技術對於其想要之應用做得不錯,但是由校正程 序之時間及可靠度觀之,於元件之接腳數目上之急遽增加 使得如此之循序方法變成不想到的。 因此需要一個用於快速且準確地實施時序測量之時序 測量單元及方法。移動選通校正設備及方法係滿足這些需 求。 發明槪要 本發明之時序測量單元及其相關方法係提供高準確度 測試器時序資料取得及處理,對於校正應用以最小化校正 處理時間係特別有用。因此,其導致較高之測試器準確度 、較高之測試器性能及半導體製造商之較低測試成本。 爲了實現上述之優點,本發明之一個形式係包含一自 動測試設備,其用以測試一個半導體元件,且包含一個工 作站及接腳電子電路,其連接於該半導體元件及該電腦之 間。該接腳電子電路係包含:複數個通道,每一通道包含 時序電路,該時序電路可操作,以回應期望之程式化時序 資訊;一驅動器/比較器電路,其連接至該時序電路以於 一週期T之下驅動測試波形,且於一個節拍週期T+/ — △ t下由該波形取樣資料;及一時序測量單元。該時序測量 單元係連接至該驅動器/比較器電路,以測量該取樣資料 4 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂--------線· 經濟部智慧財產局員工消費合作社印製 548421 經濟部智慧財產局員工消費合作社印制衣 A7 B7 五、發明說明($ ) 之該相對時序。該複數個通道係合作’以產生平行之實質 即時時序測量資料。 於另一個形式中,本發明係包含一個即時結果處理器 ,其用以於一個半導體測試器接腳電子電路通道中實施’ 以偵測關於具有由一個半導體測試器所產生之週期T之測 試波形的真正時序資料。該即時結果處理器包含具有一個 輸入電路,其具有一個時脈輸入,以接收於該節拍週期下 由該測試波形取樣而來之一串列資料値。該即時結果處理 器亦包含一資料漉波器’其連接至該輸入電路且具有邏転* 電路,以回應預先程式規劃之準則以取出指示一個時序事 件之資料。一個計數器係可操作於計數該資料値’且產生 一個對於一個預定參考計數之該取出時序事件資料之時序 的計數代表。一儲存電路係儲存該計數。 於又另一個形式中,本發明係包含一個決定一個傳輸 線之長度之方法。該方法包含下列步驟:首先,於一預定 之週期T之下,沿著該傳輸線驅動一個預定大小之週期性 波形,以產生入射邊緣及反射邊緣之一個週期性序列。然 後,一個電腦偵測臨界値係設定於一個指定之準位以偵測 該入射邊緣。該波形係於一選通週期(T+/- At)下被 選通或取樣。該選通週期及該波形週期係結合以界定一個 節拍週期。然後,一個時脈參考點係建立於該波形上。一 旦該時脈參考點係被建立於該波形上,於一個第一次搜尋 之中,該入射邊緣之一係於一個入射邊緣偵測點被偵測出 。由該時序參考點至該入射邊緣偵測點之選通數之計數係 5 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 丨夢 訂---------線· 548421 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(4 ) 被紀錄。爲了保持該時序參考點,該計數係以該節拍週期 速率被重置。該方法繼級於後續之搜尋中偵測該反射邊緣 ,並記錄由該時序參考點至該反射邊緣偵測點之選通數之 一個計數。一旦該反射邊緣偵測點之選通數之計數係完成 時,該方法係藉由估計該入射邊緣偵測點及該反射邊緣偵 測點之間之相對計數以決定該傳輸線之長度。 藉由§羊細描述本發明之較佳實施例及參考後附圖式, 本發明之上述目的及優點將變成明顯的。 圖示簡單說明 藉由參考下列更詳細之說明及後附圖示,可更加瞭解 本發明,其中: 第1圖係一個根據本發明之一個實施例之通道結構實 施的高階示意方塊圖; 第2圖係一個根據本發明之一個實施例之時序測量單 元硬體的部分示意方塊圖; 第3圖係一個結合第1圖之該時序測量單元之即時結 果處理器硬之不意方塊圖; 第4及5圖係顯示於時域反射測定法資料收集期間該 時序量測單元硬體之操作的圖形表示; 第6 A及6B圖係顥示用於時域反射測定法應用之該 即時結果處理器之資料收集及處理操作的進一步圖形表示 第7圖係一顯示於遊標尺線性資料收集期間之該時序 量測單元硬體之操作的圖形表示。 6 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂· -丨線· 548421 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(r ) 〔元件符號說明〕 2 0 自動測試設備 2 2 樣式產生電路 2 6 失敗結果處理器 2 8 資料產生器 3〇 驅動電路 3 1 選通輸入 3 2 比較器電路 3 4 傳輸線 4 0 時序量測單元 4 2 節拍時脈 4 4 第一選擇器 4 5 第二選擇器 4 6 輸出正反器 4 7 游標選擇器 4 8 第一量測正反器 4 9 第二正反器 5 0 即時結果處理器 5 2 輸入電路 5 3 輸入暫存器 5 6 第一多工器 5 7 第二暫存器 5 8 十進位級 6 0 可程式除法器 7 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 548421 A7 B7 五、發明說明(έ> ) 6 2 第二多工器 6 4 資料濾波器 6 6 先進先出單元 6 8 算數邏輯單元 7 0 加法器 7 2 可程式化控制器 7 4 控制暫存器 7 6 輸出暫存器 7 7 暫存器 7 8 複數個暫存器 8 0 計數器電路 9 0 第一開關路徑 9 4 第三路徑 (請先閱讀背面之注意事項再填寫本頁) * . 發明之詳細說明 參照第1圖,根據本發明之一個形式,一個自動測試 設備2 0係包含複數個半導體測試器通道,通道1、通道 2及通道N,用於作爲一個測試器電腦工作站(未示出) 至複數個受測元件接腳(未示出)之介面。(未示出)。 每一個測試器通道係包含樣式產生電路2 2,該樣式產生 電路2 2饋入向量至時序電路、一個失敗結果處理器2 6 及一個資料產生器2 8,其係於先前技藝中所熟知。於每 一個通道中之一個驅動電路3 0及比較器電路3 2根據由 該樣式產生電路2 2及該時序電路而來之準確時序事件, 而沿著一傳輸線3 4施加訊號至該受測元件及偵測由該受 8 -線' 經濟部智慧財產局員工消費合作社印制衣 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 548421 A7 B7 五、發明說明(7 ) 測元件而來之訊號。爲了確保該準確時序係於期望之容忍 度之內,一個一般標示爲4 0之時序量測單元係於每一個 通道中實施,以最小化該複數個通道之資料收集延遲。 參照第2及3圖,根據本發明之一個形式之時序量測 單元4 0係包含能夠選擇性地接收由一個測試器通道而來 之時序量測訊號,以測量該相關之傳輸線之長度’及/或 線性化該通道時序電路。藉由知道該傳輸線之長度及/或 該時序電路之特性以回應改變變數成高度準確度,沿著該 傳輸線之延遲能夠以對應之高度準確度及可預測性而被校 正。 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) ί線- 進一步參照第2圖,該時序量測單元4 0係與該比較 器電路3 2結合,,且包含硬體,以選擇性地擷取時域反射 測定法之資料或時序游標特性化資料。爲了淸楚起見,僅 示出一個比較器(高準位),然而,較佳地,係使用一個 雙比較器結構,一個高準位及一個低準位。該時序量測單 元之基本結構之一係牽涉到使用一個“節拍時脈” 4 2, 其係略微偏移該測^出之波形舉例而言1皮秒( picosecond),造成該節拍時脈透過以皮秒之增量的連續 週期“移動”通過該波形。 對於時域反射測定法之應用而言,該時序量測單元硬 體更進一步包含一個第一選擇器4 4,該第一選擇器4 4 通過該節拍時脈訊號或一個正常的選通訊號至該比較器電 路3 2之該選通輸入3 1。一個第二選擇器4 5係通過該 取樣之時域反射測定法資料至一個亦輸入該節拍時脈4 2 9 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 548421 A7 _ — ______ B7 五、發明說明(s ) 之輸出正反器4 6之該“D”輸入。 對於時序游標線性化資料收集而言,一個游標選擇器 4 7係被採用,以通過一個游標訊號至一個第一量測正反 器4 8之該時脈輸入。一個固定上升緣參考係被饋入至該 量測正反器4 8之該設定輸入,使得一個脈波係於該輸出 產生。該脈波係藉由時脈而通過一個第二正反器4 9以增 加時序之穩定性,且於線性化模式中,其通過而到達該輸 出正反器4 6。 參照第3圖,該輸出之正反器資料(由輸出正反器4 6而來)係饋入一個特別適合於校正型資料處理之即時結 果處理器5 0。一般而言,該即時結果處理器5 0包含一 個輸入電路5 2,、一個由該輸入電路5 2饋入訊號之資料 濾波器6 4、一個計數器電路8 0及複數個暫存器7 8。 該輸入電路5 2包含一個由節拍時脈4 2作爲時脈之輸入 暫存器5 3。由該輸入暫存器5 3而來之輸出係沿著一資 料路徑透過一個第一多工器5 6而饋入至一個十進位級5 8。該十進位級5 由一個可程式除法器6 0作時脈輸 入,接著,該可程式除法器6 0係由一個由一個第二多工 器6 2而來之選擇時脈作時脈輸入。一個第二暫存器5 7 係顯示出對應於由該低比較器電路(未示出)而來之資料 〇 進一步參照第3圖,該十進位級5 8之輸出係連接至 資料濾波器6 4,該資料濾波器6 4—般係包含一個先進 先出單元6 6及一個算數邏輯單元6 8。該算數邏輯單元 10 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) · _ i線· 經濟部智慧財產局員工消費合作社印製 548421 A7 B7 五、發明說明(7 ) 6 8包含複數個輸入A、B及c,以分別接收“目前之値 ”、後十進位之資料及先進先出輸出訊號。該算數邏輯單 元6 8之輸出係饋入至一個加法器7 0。該算數邏輯單元 6 8之控制係由一個可程式化控制器7 2所完成,該可程 式化控制器7 2驅動一個控制暫存器7 4。該算數邏輯單 元6 8接收由該控制暫存器7 4而來之被編碼成方程式、 高限制指令及低限制指令及之控制訊號。該可程式化控制 器7 2及該加法器7 0之輸出係於一個輸出暫存器7 6上 產生一個“結果輸出”。 該資料濾波器6 4之輸出,即該“結果輸出”,係提 供一個用於通過一個暫存器7 7而以時脈輸入資料之訊號 ,以選擇性地儲存於儲存暫存器7 8。該記憶體之資料輸 入係連接至該計數器電路8 0之輸出,該計數器電路8 0 監視由一個預設定參考點而來之節拍時脈脈波數。該計數 / 器電路8 0包含接收該節拍訊號時脈及由該主電腦而來之 一個程式化的“滾動”臨界値,以於時域反射測定法之測 量應用中重置該計數f。該儲存暫存器7 8採取一個限制 深度之計數堆疊之形式,其保持一個進行中之總計位置 SUM,及個別的最小及最大値位置MIN及MAX。 於操作時,於一個應用中,用於每一個通道之該時序 量測單元4 0係被使用,以實施一個時域反射測定法之測 量,以決定具有非常高準確度之通道傳輸線長度。一般而 言,如示於第1圖,對於通道1 CHN1而言,該測量技術 係牽涉到驅動一個由該驅動電路3 0之輸出而來之入射緣 11 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂----- 線· 經濟部智慧財產局員工消費合作社印製 548421 A7 B7 五、發明說明(r。) 直接沿著一個第一開關路徑9 0至該比較器電路3 2。該 入射緣亦由該驅動器之輸出沿著該傳輸線3 4傳送。該開 路端之線導致該入射緣反射及傳送,作爲一個反射緣沿著 一個第三路徑9 4至該比較器電路3 2。雖然上述之一般 步驟係熟悉本項技藝人士所知曉”本發明之該時序量測單 元實施其資料收集以給予一個具有最小之程序時間的高準 確度之時域反射測定法之測量之有利方式係更詳述於下。 第4圖係顯示於一預定週期T下之一串列驅動器脈波 及饋入該比較器之結果波形之關係。雖然該驅動電路3 0 於該先前注意之週期τ下係設定爲“擊發”,但是致能該 比較器電路3 2抓取或取樣資料之該比較器選通訊號(示 爲一個t )之週期係略微偏移成(T+ 或(T一 △〇 。因此,對於每一個後來之驅動器脈波而言,該選通訊號 將會產生一個於相對時間上略微不同之點。於一個可預測 之期間,該入射邊緣及該選通將於一個固定之週期下重疊 ,其定義一個通常稱爲“節拍週期”之週期。發明人已經 發明此,其藉由於該φ拍週期之速率下重置該計數器電路 8 〇,而達成一個高準確度之時域反射測定法之測量。 爲了進一步說明本發明之該時域反射測定法之測量, 第5圖顯示一個具有舉例而言1 0 0 · 0 0 0奈秒( nanosecond)之週期之單一時域反射測定法的波形。如所 示,於一個略微偏移之1 0 0 · 0 0 0 5奈秒週期的數個 選通週期具有“移動通過”該波形之特性(選通訊號之指 示係未標示刻度)。計數A係具有該程式規劃比較器臨限 12 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂---------線· 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 548421 A7 _________ B7 五、發明說明(// ) 値於滿刻度之百分之2 5的偵測選通計數,而計數B係具 有該程式規劃比較器臨限値於滿刻度之百分之7 5的偵測 選通計數。然而,因爲其花費一有限之時間以將該比較器 之臨限値由百分之2 5移動至百分之7 5,所以該相對計 數僅係於其係參考相同之參考點時才有用。不採取於時間 上參考該些事件至該相同之點,本發明人係於每一個波形 中參考該些事件至該相同之相對點,且該計數器於每一個 波形週期上之該相同點滾動。因此,於A及B之計數値之 間之差係指示可歸因於該傳輸線長度之該傳送時間。藉著 此資訊,該測試器能夠校正由於在真正元件測試期間之傳 輸線距離之延遲。 於操作期間,,個別之入射及反射邊緣之邊緣偵測係藉 由該即時結果處理器5 0之操作而完成。一般而言,如示 於5 A圖及5 B圖,該即時結果處理器5 0於舉例而言僅 1皮秒之增量下擷取由該時域反射測定法的波形而來之取 樣資料,以允許該邊緣存在處之即時統計分析。由於牽涉 到舉例而言該比較器f:路3 2之設定時間的不完全穩定性 ,該資料擷取程序提供一種決定該邊緣之高準確度之方式 。該使用者界定統計上指示一個諸如於一列(由該1皮秒 之增量之資料流)中4個邏輯高準位之邊緣的存在之準則 。該準則係爲該可程式化控制器7 2所使用,以監視該加 法器7 0及該算數邏輯單元6 8。此一般而言係藉由於個 別之“視窗”注視通過該先進先出單元6 6之資料流。因 爲一個先進先出單元6 6具有8個位置深,所以係可使用 13 張尺度適用中國國家標準(CNS)A4規格(210 X 297公" (請先閱讀背面之注意事項再填寫本頁) 0 - -線· 548421 A7 ____ B7 五、發明說明(ιχ ) 8個位置之一個增加視窗用以監視(示於第5B圖)。一 旦該準則被滿足,該邊緣可以視爲被“偵測出”。 (請先閱讀背面之注意事項再填寫本頁) 在資料擷取之同時,該1皮秒增加之步驟係由該計數 益電路8 〇所計數,以及時指不該邊緣位於一個參考點之 位置。然後,當該處理器之準則滿足時(當於一列中步驟 之預定數目係等於邏輯高準位時),該計數係被決定並儲 存於該儲存暫存器7 8中。 於努力最大化該偵測出之邊緣之準確度並最小化該記 憶體時,該邊緣偵測之數個“搜尋”係被實施,以努力平 均該計數。由每一個搜尋之該“計數”之一個流動總計係 維持於該總計位置SUM,且該最小及最大計數値係儲存於 個別之位置MIN及MAX。然後,一個平均値係被計算出 ,而將最高及最低値丟棄。此僅係適合之低成本的演算法 之一例,以決定用於以該即時結果處理器實施之邊緣位置 〇 經濟部智慧財產局員工消費合作社印制衣 當實施上述之時域反射測定法時,最佳化之結果係藉 由下列步驟而獲得:翠出一個入射波(上升緣),允許該 波形由該傳輸線之開路端反射,及使該反射繞行1 0次, 然後,送出一個下降緣,且讓該邊緣反射時間被處理。假 如一個具有該下降邊緣之時域反射測定法不被實施,則用 於該入射邊緣之解決時間可以減少成一個單一來回。 對於採用數千個或更多之通道的自動測試設備而言, 上述之時域反射測定法允許平行地即時處理多通道之時序 量測。此大大地減少資料擷取時間,且因此減少實施時序 14 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 548421 A7 B7 五、發明說明(〇 ) 校正之程序時間。 (請先閱讀背面之注意事項再填寫本頁) 請參照第6圖,該時序量測單元4 0亦係有用於以高 準確度獲取時序線性量測。一般而言,該方法牽涉到捕捉 由複數個時序游標步驟而來之邊緣資料,且決定於每一個 步驟之間之相對時間,以努力特性化該游標於延遲値之一 個範圍內。 更明確言之,並參照第2圖,用於該時序游標線性化 之方法的資料擷取係藉由以該游標選擇器4 7選擇一個游 標設定且將該游標邊緣饋至該第一量測正反器4 8而實現 。該結合之固定的上升緣及該游標下降緣係輸出至該第二 正反器4 9,然後,通過該第二選擇器4 5,以回應一個 線性化模式訊號,。該脈波係饋入通過該輸出正反器4 6, 且至該即時結果處理器5 0之該輸入電路5 2。 經濟部智慧財產局員工消費合作社印製 該即時結果處理器5 0以與該時域反射測定法之應用 極爲相同之方式偵測該游標邊緣,且處理相對於該固定上 升緣之參考的真正邊緣時序。後續之下降邊緣係根據增量 之游標設定而被產生:如示於第6圖,且根據該上述之方 法而測量及儲存。然後,該資料可以被進一步作分析,以 特性化該真正之游標延遲,以回應該改變之設定。然後, 任何該非線性可以藉由該測試器經由已知之校正程序而補 償。 當然’因爲每一個測試器通道採用其自己的硬體以實 施如上所述之時序線性量測,所有的測試器通道能夠平行 地實施該線性化量測。因此大幅減少資料收集之時間。 15 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 548421 A7 _ B7 一 丨_ — 五、發明說明(# ) 熟悉本項技藝人士將瞭解本發明所提供之許多利益及 優點。特別重要的係允許用於多通道之時序量測同時實施 之該即時平行處理能力。此外,籍由利用該“節拍頻率” 之理論,係可實現高度準確之資料收集,而大幅貢獻給高 速及高準確之半導體測g式操作可獲得之高度準確性。 雖然本發明已經參考發明之較佳實施例而特別予以顯 示及敘述,應瞭解的是’於不偏離#發明,神及_目壽0 下,熟悉本項技藝人士可以實施形式上及細節之許多變化 。舉例而言,雖然暫存器已經敘述用於儲存該算術邏輯單 元之輸出,但是實施一^個記億體以實現該儲存功目旨係於本 發明之範圍之內。 (請先閱讀背面之注意事項再填寫本頁) . 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(cns)A4規格(210 X297公屋)

Claims (1)

  1. 548421 A8 B8 C8 D8 92· 2. 17 年月曰 修正補充 、申請專利範圍 1. 一種用於測試一半導體元件之自動測試設備,該自 動測試設備包含: (請先閲讀背面之注意事項再填寫本頁) 一個工作站;及 接腳電子電路,其連接於該半導體元件及該電腦之間 ,該接腳電子電路係包含複數個通道,每一通道包含: 時序電路,該時序電路可操作,以回應期望之程式化 時序資訊; 一驅動器/比較器電路,其連接至該時序電路以於一 週期Τ之下驅動測試波形,且於一個節拍週期Τ+/- At 下由該波形取樣資料;及 一時序量測單元,該時序量測單元係連接至該驅動器 /比較器電路,以測量該取樣資料之該相對時序,該複數 個通道係合作,以產生平行之實質即時時序測量資料。 2. 如申請專利範圍第1項所述之用於測試一半導體元 件之自動測試設備,其中,該時序量測單元包含一即時結 果處理器。 3. 如申請專利範圍第2項所述之用於測試一半導體元 件之自動測試設備,其中,該即時結果處理器包含:一個 輸入電路,其具有一個時脈輸入,其適合於接收於該節拍 週期下由該測試波形取樣而來之一串列資料値; 一資料濾波器,其連接至該輸入電路且具有邏輯電路 ,以回應預先程式規劃之準則以取出指示一個時序事件之 資料; 一個計數器,其具有一個輸入,其連接至該節拍時脈 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 548421 A8B8C8D8 正充一修補 70 1 •月 2 Ϊ2.年 9 六、申請專利範圍 ,且係可操作於計數該資料値,且產生一個對於一個預定 參考計數之該取出時序事件資料之時序的計數代表;及 一記憶體,其係用於儲存該計數。 4. 如申請專利範圍第2項所述之用於測試一半導體元 件之自動測試設備,其中,該計數器包含一個滾動輸入’ 其設定成於一個該節拍時脈週期τ+/- At及該波形週期 T重疊之速率之下滾動該計數器。 5. —種於一半導體測試器接腳電子電路通道中實施之 即時結果處理器,其用於偵測關於由一個半導體測試器產 生之測試波形的真正時序資料,該時序量測單元包含: 一個輸入電路,其具有一個時脈輸入,其適合於接收 由該測試波形取樣而來之一串列資料値; 一資料濾波器,其連接至該輸入電路且具有邏輯電路 ,以回應預先程式規劃之準則以取出指示一個時序事件之 資料; 一個計數器,其可操作於計數該資料値,且產生一個 對於一個預定參考計數之該取出時序事件資料之時序的計 數代表;及 一儲存電路,其係用於儲存該計數。 6. 如申請專利範圍第5項所述之於一半導體測試器接 腳電子電路通道中實施之即時結果處理器,其中,該儲存 電路包含複數個暫存器,其用於儲存選擇出之資料値。 7. 如申請專利範圍第5項所述之於一半導體測試器接 腳電子電路通道中實施之即時結果處理器,其中,該輸入 2 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -......................裝------ (請先閲讀背面之注意事項再填寫本頁) 、1Tr %- 548421 正充修補 7曰 1 、月 2 92 ggOm 六、申請專利範圍 電路包含一個十進位器,其係藉由一個可程式之除法器以 時脈輸入,以由該資料流移除多餘之資料。 8. 如申請專利範圍第5項所述之於一半導體測試器接 腳電子電路通道中實施之即時結果處理器,其中,該資料 濾波器包含一個具有可程式化深度之先進先出器,以界定 一個資料窗,且該邏輯電路包含一個算術邏輯單元,其具 有一個連接至該先進先出器之輸出之輸入端。 9. 一種決定一傳輸線之長度之方法,該方法包含下列 步驟: . 於一預定之週期T之下,沿著該傳輸線驅動一個預定 大小之週期性波形,以產生入射邊緣及反射邊緣之一個週 期性序列; 設定一個電腦偵測臨界値於一個指定之準位以偵測該 入射邊緣; 於一選通週期(T+/— At)下選通該波形,該選通 週期及該波形週期係結合以界定一個節拍週期;建立一個 時脈參考點係於該波形上; 於一個第一次搜尋之中,偵測於一個入射邊緣偵測點 之該入射邊緣之一個,記錄由該時序參考點至該入射邊緣 偵測點之選通數之計數; 重置該計數係以該節拍週期速率,以維持該時序參考 點; 該方法繼續於後續之搜尋中偵測該反射邊緣,並記錄 由該時序參考點至該反射邊緣偵測點之選通數之一個計數 3 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再塡寫本頁) 訂: %-
    548421 _%l 六、申請專利範圍 :及 估計該入射邊緣偵測點及該反射邊緣偵測點之間之相 對計數,以決定該傳輸線之長度。 10·如申請專利範圍第9項所述之決定一傳輸線之長度 之方法,其中,該偵測之步驟之每一個係包含下列步驟: 處理由該比較器選通週期所產生之邏輯資料値之一資 料流; 建立一個用於該資料流之統計準則,以代表該入射/ 反射邊緣之位置;及 當該準則滿足時,辨認該邊緣。 11.如申請專利範圍第1 〇項所述之決定一傳輸線之長 度之方法,其中,該處理之步驟包含濾除該邏輯資料値之 步驟。 12·如申請專利範圍第9項所述之決定一傳輸線之長度 之方法,其中,該估計之步驟包含即時平均複數個搜尋以 辨認該入射邊緣偵測點及該反射邊緣偵測點之步驟。 13. —種平行地決定複數個週期測試器波形之脈波寬度 之方法,該複數個週期測試器波形係由複數個測試器通道 所產生,該些通道之每一個係同時實施下列步驟: 於一個預定之週期下驅動一個固定之參考上升緣; 選擇一個第一時序游標步驟之延遲,以產生一個下降 緣波形; 結合該固定之參考上升緣及該下降緣,以產生一個第 一期望之脈波寬度; 4 本紙張尺度適用中國國家標準(CNS)^4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) 裝 訂: 548421 A8 B8 C8 D8 贬2.17修正 年月曰4 >補无 申請專利範圍 於(T + △ t)之取樣速率下取樣由該下降緣波形 而來之資料; 偵測該真正之脈波寬度; 重複具有後續游標設定之該驅動、選擇、結合、取樣 及偵測之步驟,以產生偵測出之脈波寬度資料;及 以該偵測出之脈波寬度資料特性化該時序游標。 ---------------------------裝------ (請先閲讀背面之注意事項再塡寫本頁) 訂- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW090112606A 2000-05-31 2001-05-25 ATE timing measurement unit and method TW548421B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/584,636 US6609077B1 (en) 2000-05-31 2000-05-31 ATE timing measurement unit and method

Publications (1)

Publication Number Publication Date
TW548421B true TW548421B (en) 2003-08-21

Family

ID=24338193

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090112606A TW548421B (en) 2000-05-31 2001-05-25 ATE timing measurement unit and method

Country Status (8)

Country Link
US (1) US6609077B1 (zh)
EP (1) EP1287370A2 (zh)
JP (1) JP4669197B2 (zh)
KR (1) KR100724115B1 (zh)
AU (1) AU2001263174A1 (zh)
MY (1) MY126156A (zh)
TW (1) TW548421B (zh)
WO (1) WO2001092904A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI382192B (zh) * 2005-10-11 2013-01-11 Advantest Corp 測試裝置、程式以及記錄媒體
CN103608690A (zh) * 2011-06-09 2014-02-26 泰拉丁公司 测试设备校准
CN104101767A (zh) * 2014-08-08 2014-10-15 长沙金艺电子科技有限公司 一种从高压母线上直接取电压信号的避雷器阻性电流测试仪
TWI634341B (zh) * 2016-12-25 2018-09-01 新唐科技股份有限公司 克服自動測試設備的時序約束衝突之設備及方法
US11531065B2 (en) 2020-11-11 2022-12-20 Youngtek Electronics Corporation Multi-channel timing calibration device and method

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002074988A (ja) * 2000-08-28 2002-03-15 Mitsubishi Electric Corp 半導体装置および半導体装置のテスト方法
US7015833B1 (en) * 2000-08-31 2006-03-21 Logitech Europe S.A. Multilink receiver for multiple cordless applications
US7765443B1 (en) 2001-03-19 2010-07-27 Credence Systems Corporation Test systems and methods for integrated circuit devices
WO2002075335A2 (en) * 2001-03-19 2002-09-26 Nptest, Inc. Test system formatters
US6993695B2 (en) * 2001-06-06 2006-01-31 Agilent Technologies, Inc. Method and apparatus for testing digital devices using transition timestamps
US6721920B2 (en) * 2001-06-07 2004-04-13 Agilent Technologies, Inc. Systems and methods for facilitating testing of pad drivers of integrated circuits
US6885961B2 (en) * 2002-02-28 2005-04-26 Teradyne, Inc. Hybrid tester architecture
KR100446298B1 (ko) * 2002-04-02 2004-08-30 삼성전자주식회사 고속 데이터의 상승 또는 하강 시간 측정 회로 및 방법
DE10231419B4 (de) * 2002-07-11 2015-01-29 Qimonda Ag Vorrichtung und Verfahren zur Kalibrierung von Signalen
US6931338B2 (en) * 2003-01-07 2005-08-16 Guide Technology, Inc. System for providing a calibrated path for multi-signal cables in testing of integrated circuits
US6876938B2 (en) * 2003-01-07 2005-04-05 Guide Technology, Inc. Method to provide a calibrated path for multi-signal cables in testing of integrated circuits
US6956365B2 (en) * 2003-04-08 2005-10-18 Credence Systems Corporation System and method for calibration of testing equipment using device photoemission
DE602004019651D1 (de) 2003-07-23 2009-04-09 Intellitech Corp System und verfahren für optimierten test und konfigurationsdurchsatz elektronischer schaltungen
JP4564250B2 (ja) * 2003-10-09 2010-10-20 Okiセミコンダクタ株式会社 半導体装置のファンクションテスト方法
US7239971B2 (en) * 2004-04-16 2007-07-03 Formfactor, Inc. Method and apparatus for calibrating communications channels
US7379395B2 (en) * 2004-06-30 2008-05-27 Teradyne, Inc. Precise time measurement apparatus and method
US7085668B2 (en) 2004-08-20 2006-08-01 Teradyne, Inc. Time measurement method using quadrature sine waves
US20060043479A1 (en) * 2004-09-02 2006-03-02 Patrice Parris Metal oxide semiconductor device including a shielding structure for low gate-drain capacitance
US7590170B2 (en) * 2004-09-29 2009-09-15 Teradyne, Inc. Method and apparatus for measuring jitter
KR100630701B1 (ko) * 2004-10-04 2006-10-02 삼성전자주식회사 변형된 입출력용 인쇄회로패턴을 갖는 반도체 소자검사장치의 검사보오드 및 이를 이용한 검사방법
US7076385B2 (en) * 2004-11-23 2006-07-11 Guide Technology, Inc. System and method for calibrating signal paths connecting a device under test to a test system
US7536663B2 (en) * 2005-02-25 2009-05-19 Verigy (Singapore) Pte. Ltd. Method and apparatus for quantifying the timing error induced by an impedance variation of a signal path
US7349818B2 (en) * 2005-11-10 2008-03-25 Teradyne, Inc. Determining frequency components of jitter
US7668235B2 (en) * 2005-11-10 2010-02-23 Teradyne Jitter measurement algorithm using locally in-order strobes
US7602873B2 (en) * 2005-12-23 2009-10-13 Agilent Technologies, Inc. Correcting time synchronization inaccuracy caused by asymmetric delay on a communication link
US7502974B2 (en) * 2006-02-22 2009-03-10 Verigy (Singapore) Pte. Ltd. Method and apparatus for determining which timing sets to pre-load into the pin electronics of a circuit test system, and for pre-loading or storing said timing sets
US7480581B2 (en) * 2006-06-27 2009-01-20 Teradyne, Inc. Calibrating a testing device
US7991046B2 (en) * 2007-05-18 2011-08-02 Teradyne, Inc. Calibrating jitter
US7786718B2 (en) * 2007-12-31 2010-08-31 Teradyne, Inc. Time measurement of periodic signals
US7996168B2 (en) * 2009-03-06 2011-08-09 Advantest Corporation Method and apparatus for time vernier calibration
US8938370B2 (en) * 2010-07-12 2015-01-20 Advantest Corporation Method and apparatus for complex time measurements
US9164158B2 (en) 2013-06-07 2015-10-20 Teradyne, Inc. Calibration device
US9279857B2 (en) * 2013-11-19 2016-03-08 Teradyne, Inc. Automated test system with edge steering
US11892186B2 (en) 2018-09-26 2024-02-06 Toshiba Carrier Corporation Detection device
CN112789507A (zh) * 2018-12-20 2021-05-11 爱德万测试公司 用于测试被测器件的装置和方法
KR102179063B1 (ko) * 2019-05-17 2020-11-16 주식회사 엑시콘 신호 라인 길이를 산정하는 SoC 테스트 장치
KR20230148473A (ko) * 2022-04-15 2023-10-25 삼성전자주식회사 스큐 제어 기능을 갖는 팬-아웃 버퍼, 작동 방법, 및 이를 포함하는 프로브 카드

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5091295A (zh) * 1973-12-12 1975-07-21
JPS5837896A (ja) * 1981-08-31 1983-03-05 Fujitsu Ltd Mosダイナミック回路
US4703448A (en) 1984-10-25 1987-10-27 Nicolet Instrument Corporation Method for measuring skew or phase difference in electronic systems
US4792932A (en) 1987-01-16 1988-12-20 Teradyne, Inc. Time measurement in automatic test equipment
US5058087A (en) 1987-05-29 1991-10-15 Siemens Aktiengesellschaft Process for determining the electrical duration of signal paths
JP2831780B2 (ja) 1990-02-02 1998-12-02 株式会社アドバンテスト Ic試験装置
US5321632A (en) * 1991-02-26 1994-06-14 Nippon Telegraph And Telephone Corporation Method and apparatus for measuring the length of a transmission line in accordance with a reflected waveform
JP2853753B2 (ja) * 1991-02-26 1999-02-03 日本電信電話株式会社 伝送線路長の測定方法
US5256964A (en) 1992-07-31 1993-10-26 International Business Machines Corporation Tester calibration verification device
CA2127192C (en) * 1993-07-01 1999-09-07 Alan Brent Hussey Shaping ate bursts, particularly in gallium arsenide
JPH0862308A (ja) 1994-08-22 1996-03-08 Advantest Corp 半導体試験装置の測定信号のタイミング校正方法及びその回路
US5539305A (en) 1994-10-03 1996-07-23 Botka; Julius K. Calibration board for an electronic circuit tester
US5609489A (en) 1994-12-21 1997-03-11 Hewlett-Packard Company Socket for contacting an electronic circuit during testing
JP3410575B2 (ja) * 1995-01-17 2003-05-26 株式会社光電製作所 パルスレーダー
JPH0980124A (ja) 1995-09-11 1997-03-28 Advantest Corp 基準遅延時間の校正装置及び調整方法
US5604751A (en) * 1995-11-09 1997-02-18 Teradyne, Inc. Time linearity measurement using a frequency locked, dual sequencer automatic test system
US5931962A (en) 1996-09-23 1999-08-03 Xilinx, Inc. Method and apparatus for improving timing accuracy of a semiconductor test system
US5809034A (en) 1996-09-27 1998-09-15 Altera Corporation Apparatus and method for operating electronic device testing equipment in accordance with a known overall timing accuracy parameter

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI382192B (zh) * 2005-10-11 2013-01-11 Advantest Corp 測試裝置、程式以及記錄媒體
CN103608690A (zh) * 2011-06-09 2014-02-26 泰拉丁公司 测试设备校准
CN103608690B (zh) * 2011-06-09 2015-12-23 泰拉丁公司 测试设备校准
CN104101767A (zh) * 2014-08-08 2014-10-15 长沙金艺电子科技有限公司 一种从高压母线上直接取电压信号的避雷器阻性电流测试仪
TWI634341B (zh) * 2016-12-25 2018-09-01 新唐科技股份有限公司 克服自動測試設備的時序約束衝突之設備及方法
US11531065B2 (en) 2020-11-11 2022-12-20 Youngtek Electronics Corporation Multi-channel timing calibration device and method

Also Published As

Publication number Publication date
JP2003535344A (ja) 2003-11-25
US6609077B1 (en) 2003-08-19
WO2001092904A2 (en) 2001-12-06
WO2001092904A3 (en) 2002-04-25
MY126156A (en) 2006-09-29
EP1287370A2 (en) 2003-03-05
JP4669197B2 (ja) 2011-04-13
AU2001263174A1 (en) 2001-12-11
KR100724115B1 (ko) 2007-06-04
KR20030022803A (ko) 2003-03-17

Similar Documents

Publication Publication Date Title
TW548421B (en) ATE timing measurement unit and method
JP2733746B2 (ja) ロジック信号表示方法
JP7291998B2 (ja) 試験測定装置及びトリガ生成方法
CN104977448B (zh) 具有高级触发能力的测试和测量仪器
TWI391679B (zh) 決定抖動的頻率成分
EP0082535B1 (en) Unwanted signal detecting and measuring apparatus
CN101207591A (zh) 测量集成电路芯片间传输的数据信号的信号特性的方法和系统
JP5577035B2 (ja) ローカルに順序付けられたストロービング
JP6509841B2 (ja) 自動試験システム、同システムを動作させる方法、及び同システム用の機器
CN101413967A (zh) 控制示波器自动化量测的方法
JP4153957B2 (ja) 試験システム、付加装置および試験方法
US6990416B2 (en) Qualification signal measurement, trigger, and/or display system
US7495429B2 (en) Apparatus and method for test, characterization, and calibration of microprocessor-based and digital signal processor-based integrated circuit digital delay lines
TWI533615B (zh) 鎖相迴路狀態偵測電路與方法
US8866504B2 (en) Determining local voltage in an electronic system
TWI477795B (zh) 數位訊號延遲測定電路、以及數位訊號延遲測定方法
US4799023A (en) Circuits and apparatus which enable elimination of setup time and hold time testing errors
TWI668453B (zh) 信號週期測量電路與方法
TW200826476A (en) Phase difference detecting apparatus and method thereof
CN102571041B (zh) 检测电路延时和时序的方法及采用该方法校准延时的方法
TWI416152B (zh) Test equipment, calibration methods and program products
KR100847913B1 (ko) 시험 장치, 및 시험 방법
TWI835494B (zh) 信號抖動自動量測方法
US7379837B1 (en) Method and system for testing integrated circuits
JPS61201173A (ja) 磁気デイスク特性測定装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent