KR100446298B1 - 고속 데이터의 상승 또는 하강 시간 측정 회로 및 방법 - Google Patents

고속 데이터의 상승 또는 하강 시간 측정 회로 및 방법 Download PDF

Info

Publication number
KR100446298B1
KR100446298B1 KR10-2002-0018054A KR20020018054A KR100446298B1 KR 100446298 B1 KR100446298 B1 KR 100446298B1 KR 20020018054 A KR20020018054 A KR 20020018054A KR 100446298 B1 KR100446298 B1 KR 100446298B1
Authority
KR
South Korea
Prior art keywords
speed data
level
reference signal
signal
high speed
Prior art date
Application number
KR10-2002-0018054A
Other languages
English (en)
Other versions
KR20030079201A (ko
Inventor
유두식
김영부
장진모
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0018054A priority Critical patent/KR100446298B1/ko
Priority to US10/315,024 priority patent/US20030187599A1/en
Priority to JP2003034279A priority patent/JP2003315429A/ja
Publication of KR20030079201A publication Critical patent/KR20030079201A/ko
Application granted granted Critical
Publication of KR100446298B1 publication Critical patent/KR100446298B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • G01R29/027—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values
    • G01R29/0276—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values the pulse characteristic being rise time

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

고속 데이터의 상승 또는 하강 시간 측정 회로 및 방법이 개시된다. 본 발명에 따른 고속 데이터의 상승 또는 하강 시간 측정 회로는 비교 회로 및 저장 회로를 구비하는 것을 특징으로 한다.
비교 회로는 고속 데이터를 제 1 단자로 수신하고 소정의 기준 신호를 제 2 단자로 수신하여, 소정의 활성화 신호에 응답하여 상기 고속 데이터의 레벨과 상기 기준 신호의 레벨을 비교한 신호인 출력 신호를 출력한다. 기준 신호 발생 회로는 상기 기준 신호를 발생한다. 활성화 신호 발생 회로는 상기 활성화 신호를 발생한다. 저장 회로는 상기 출력 신호를 수신하여 저장하고 상기 고속 데이터의 상승 또는 하강 시간을 측정한다. 바람직하기로는, 상기 기준 신호는 계단 파형 신호로서 하나의 스텝의 주기가 T 이며 상기 기준 신호의 하이 레벨과 로우 레벨 사이를 N 스텝으로 나누는 것을 특징으로 한다. 여기서, 상기 주기 T 는 상기 고속 데이터의 M 비트 시간보다 T1 시간만큼 길며, 상기 T1은 가변적인 것을 특징으로 한다.
본 발명에 따른 고속 데이터의 상승 또는 하강 시간 측정 회로 및 방법은 외부 계측기를 사용하지 않고, 고속 데이터의 상승 시간 및 하강 시간을 측정할 수 있는 장점이 있다.

Description

고속 데이터의 상승 또는 하강 시간 측정 회로 및 방법{Circuit for measuring a rising or falling time of high speed data and method thereof}
본 발명은 테스트 회로에 관한 것으로서, 특히 고속 데이터의 상승 시간 또는 하강 시간을 측정하는 회로 및 방법에 관한 것이다.
최근 기술의 발달에 따라 데이터가 고속도화 되고 있고 이러한 경향에 따라 고속도의 데이터의 상승 시간이나 하강 시간을 측정하는 테스트 회로 또한 발달하여야 한다.
현재 개발된 고속 데이터의 상승 시간이나 하강 시간을 테스트하는 테스트 회로는 약 2.0Gbps 이상의 속도를 가지는 고속 데이터의 상승 시간 또는 하강 시간(약 200ps, 5Ghz 정도)을 측정하기 어렵다. 고속 데이터의 상승 시간과 하강 시간이 너무 짧기 때문이다.
즉, 고속 데이터의 상승 시간 또는 하강 시간을 측정하기 위해서는 고속 데이터의 대역폭(band width)보다 넓은 대역폭을 측정할 수 있는 테스트 회로가 필요하다. 그러나 테스트 회로의 버스(bus)들의 대역폭의 한계로 인하여, 고속 데이터의 대역폭(band width)보다 넓은 대역폭을 측정할 수 있는 테스트 회로의 개발은 불가능하다. 따라서 테스트 회로는 외부 계측기를 사용하여 고속 데이터의 상승시간이나 하강 시간을 측정하고 있다.
도 1은 종래의 고속 데이터의 상승 시간 또는 하강 시간을 측정하기 위한 테스트 회로 및 외부 계측기를 나타내는 도면이다.
도 2는 도 1의 디유티(DUT:Device Under Test)에서 출력되는 고속 데이터의 파형을 나타낸 도면이다.
도 1을 참조하면, 고속 데이터의 상승 및 하강 시간을 측정하기 위한 테스트 시스템(100)은 디유티(110), 에이티이(ATE: Automatic Test Equipment)(140) 및 외부 계측기인 시간 계측기(130)를 구비한다.
디유티(110)는 고속 데이터(TXP, TXN)를 출력하는 고속 데이터 발생 회로(120)가 장착된다. 고속 데이터 발생 회로(120)의 종류에는 여러 가지가 있으나 본 발명에서는 고속의 병렬 데이터를 수신하여 고속의 직렬 데이터로 출력하는 서더스(SERDES: Serializer-Deserializer) 회로를 예로 들어 설명한다. 그러나 고속 데이터 발생 회로(120)가 반드시 서더스 회로에 한정되는 것이 아님은 당연하다.
서더스 회로는 직렬의 고속 데이터(TXP, TXN)를 출력한다. 고속 데이터(TXP)와 고속 데이터(TXN)은 서로 상보적인 위상 관계를 가지는 데이터이다.
에이티이(140)는 테스트 장치이며, 서더스 회로로 기준 클럭 신호(REFCLK)와 10 비트의 병렬 데이터(TX)를 입력한다. 기준 클럭 신호(REFCLK)는 106.25MHz의 주파수를 가진다. 시간 계측기(130)는 테스트 장치 외부의 계측기이며 서더스 회로(120)에서 출력되는 고속 데이터(TXP, TXN)의 속도를 측정하여 에이티이(140)로 출력한다. 시간 계측기(130)는 오실로 스코프가 사용될 수 있다.
에이티이(140)는 시간 계측기(130)의 출력을 버스(BL)를 통하여 수신하여 판독한다.
도 2에서 알 수 있듯이, 고속 데이터(TXP, TXN)는 반주기가 2.125Gbps이다. 또한 고속 데이터(TXP, TXN)의 상승 시간(TR)과 하강 시간(TF)은 고속 데이터(TXP, TXN)의 상승 에지 또는 하강 에지의 하이 레벨의 20%에서 80%까지 도달하는데 걸리는 시간을 의미한다.
도 1을 보면, 테스트 시스템(100)은 에이티이(140) 이외에 외부의 시간 계측기(130)를 사용하며, 테스트용 디유티(110)마다 시간 계측기(130)를 한대씩 사용해야 하기 때문에 시간 계측기(130)를 위한 비용부담이 크다.
뿐만 아니라, 측정된 시간에 관한 정보를 외부의 시간 계측기(130)와 에이티이(140) 사이에서 주고받기 위한 테스트 시간의 증가 및 시간 계측기(130) 자체의 Calibration 문제가 발생할 경우 제품의 품질 저하를 발생할 수 있는 문제가 있다.
본 발명이 이루고자하는 기술적 과제는, 외부 계측기를 사용하지 않고, 고속 데이터의 상승 시간 및 하강 시간을 측정할 수 있는 회로 및 시스템을 제공하는데 있다.
본 발명이 이루고자하는 다른 기술적 과제는, 외부 계측기를 사용하지 않고, 고속 데이터의 상승 시간 및 하강 시간을 측정할 수 있는 방법을 제공하는데 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 고속 데이터의 상승 시간 또는 하강 시간을 측정하기 위한 테스트 회로 및 외부 계측기를 나타내는 도면이다.
도 2는 도 1의 디유티(DUT:Device Under Test)에서 출력되는 고속 데이터의 파형을 나타낸 도면이다.
도 3은 본 발명의 제 1 실시예에 따른 고속 데이터의 상승 또는 하강 시간 측정 회로를 나타내는 블럭도이다.
도 4는 도 3의 고속 데이터의 파형을 나타내는 파형도이다.
도 5는 도 3의 기준 신호의 파형을 나타내는 파형도이다.
도 6은 도 3의 활성화 신호의 파형을 나타내는 파형도이다.
도 7은 도 3의 고속 데이터와 활성화 신호와의 관계를 나타낸 파형도이다.
도 8은 도 3의 고속 데이터를 언더 샘플링 방법에 의하여 측정하고 출력 신호를 분석하여 상승 또는 하강 시간을 결정하는 개념도이다.
도 9는 본 발명의 제 2 실시예에 따른 고속 데이터의 상승 또는 하강 시간측정 시스템을 나타내는 블록도이다.
도 10은 고속 데이터의 상승 또는 하강 시간 측정 방법을 나타내는 플로우 차트이다.
상기 기술적 과제를 달성하기 위한 본 발명의 제 1 실시예에 따른 고속 데이터의 상승 또는 하강 시간 측정 회로는 비교 회로 및 저장 회로를 구비하는 것을 특징으로 한다.
비교 회로는 고속 데이터를 제 1 단자로 수신하고 소정의 기준 신호를 제 2 단자로 수신하여, 소정의 활성화 신호에 응답하여 상기 고속 데이터의 레벨과 상기 기준 신호의 레벨을 비교하고 비교 결과를 출력 신호로서 발생한다.
저장 회로는 상기 출력 신호를 수신하여 저장하고 상기 고속 데이터의 상승 또는 하강 시간을 측정한다.
바람직하기로는, 상기 기준 신호는 계단 파형 신호로서 하나의 스텝의 주기가 T 이며 상기 기준 신호의 하이 레벨과 로우 레벨 사이를 N 스텝으로 나누는 것을 특징으로 한다. 여기서, 상기 주기 T 는 상기 고속 데이터의 M 비트 시간보다 T1 시간만큼 길며, 상기 T1은 가변적인 것을 특징으로 한다.
상기 활성화 신호에 응답하여 상기 고속 데이터의 상위 M/2 비트의 시간동안 상기 고속 데이터의 레벨과 상기 기준 신호의 레벨이 비교되고, 상기 고속 데이터의 하위 M/2 비트의 시간동안 상기 출력 신호가 상기 저장 회로에 저장된다. 상기 기준 신호의 하이 레벨은 고속 데이터의 하이 레벨보다 높은 레벨이며, 상기 기준 신호의 로우 레벨은 고속 데이터의 로우 레벨보다 낮은 레벨이다.
상기 활성화 신호는 상기 기준 신호의 하나의 스텝의 주기 T 와 동일한 주기를 가지며 상기 활성화 신호의 제 1 에지에 응답하여 상기 고속 데이터의 레벨과 상기 기준 신호의 레벨이 비교된다.
상기 기술적 과제를 달성하기 위한 본 발명의 제 2 실시예에 따른 고속 데이터의 상승 또는 하강 시간 측정 시스템은 디유티(DUT:Device Under Test) 보드 및 에이티이(ATE :Automatic Test Equipment)를 구비하는 것을 특징으로 한다.
디유티(DUT:Device Under Test) 보드는 고속 데이터 및 소정의 기준 신호를 수신하고, 소정의 활성화 신호에 응답하여 상기 고속 데이터의 레벨과 상기 기준 신호의 레벨을 비교한 신호인 출력 신호를 출력한다.
에이티이(ATE :Automatic Test Equipment)는 상기 기준 신호 및 상기 활성화 신호를 발생하고, 상기 출력 신호를 수신하여 상기 고속 데이터의 상승 또는 하강 시간을 측정한다.
바람직하기로는, 상기 디유티 보드는 데이터 발생 회로 및 비교 회로를 구비한다. 데이터 발생 회로는 상기 고속 데이터를 발생한다. 비교 회로는 상기 고속 데이터를 제 1 단자로 수신하고 상기 기준 신호를 제 2 단자로 수신하여, 상기 활성화 신호에 응답하여 상기 출력 신호를 출력한다.
상기 에이티이는 기준 신호 발생 회로, 활성화 신호 발생 회로 및 판단 회로를 구비한다. 기준 신호 발생 회로는 상기 기준 신호를 발생한다. 활성화 신호 발생 회로는 상기 활성화 신호를 발생한다. 저장 회로는 상기 출력 신호를 수신하여 저장하고 상기 고속 데이터의 상승 또는 하강 시간을 측정한다.
다른 기술적 과제를 달성하기 위한 본 발명의 제 1 실시예에 따른 고속 데이터의 상승 또는 하강 시간 측정 방법은 (a)고속 데이터 및 소정의 기준 신호를 수신하는 단계 (b)활성화 신호에 응답하여 상기 고속 데이터의 레벨과 상기 기준 신호의 레벨을 비교하고 비교 결과를 출력 신호로서 발생하는 단계 및 (c)상기 출력 신호를 소정의 메모리 어레이에 저장하고, 상기 저장된 출력 신호로부터 상기 고속 데이터의 상승 또는 하강 시간을 측정하는 단계를 구비하는 것을 특징으로 한다.
상기 기준 신호는 계단 파형 신호로서 하나의 스텝의 주기가 T 이며 상기 기준 신호의 하이 레벨과 로우 레벨 사이를 N 스텝으로 나눈다. 상기 주기 T 는 상기 고속 데이터의 M 비트 시간보다 T1 시간만큼 길며, 상기 T1은 가변적이다.
상기 활성화 신호에 응답하여 상기 고속 데이터의 상위 M/2 비트의 시간동안 상기 고속 데이터의 레벨과 상기 기준 신호의 레벨이 비교되고, 상기 고속 데이터의 하위 M/2 비트의 시간동안 상기 출력 신호가 상기 메모리 어레이에 저장된다. 상기 기준 신호의 하이 레벨은 고속 데이터의 하이 레벨보다 높은 레벨이며, 상기 기준 신호의 로우 레벨은 고속 데이터의 로우 레벨보다 낮은 레벨이다. 상기 활성화 신호는 상기 기준 신호의 하나의 스텝의 주기 T 와 동일한 주기를 가지며, 상기 활성화 신호의 제 1 에지에 응답하여 상기 고속 데이터의 레벨과 상기 기준 신호의 레벨이 비교된다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 제 1 실시예에 따른 고속 데이터의 상승 또는 하강 시간 측정 회로를 나타내는 블럭도이다.
도 4는 도 3의 고속 데이터의 파형을 나타내는 파형도이다.
도 5는 도 3의 기준 신호의 파형을 나타내는 파형도이다.
도 6은 도 3의 활성화 신호의 파형을 나타내는 파형도이다.
도 7은 도 3의 고속 데이터와 활성화 신호와의 관계를 나타낸 파형도이다.
도 8은 도 3의 고속 데이터를 언더 샘플링 방법에 의하여 측정하고 출력 신호를 분석하여 상승 또는 하강 시간을 결정하는 개념도이다.
도 3 내지 도 8을 참조하면, 본 발명의 제 1 실시예에 따른 고속 데이터의 상승 또는 하강 시간 측정 회로(300)는 비교 회로(310) 및 저장 회로(340)를 구비한다. 또한 고속 데이터의 상승 또는 하강 시간 측정 회로(300)는 기준 신호 발생 회로(320), 활성화 신호 발생 회로(330)를 더 구비할 수 있다.
비교 회로(310)는 고속 데이터(TXN)를 제 1 단자로 수신하고 소정의 기준 신호(VREF)를 제 2 단자로 수신하여, 소정의 활성화 신호(ENS)에 응답하여 고속 데이터(TXN)의 레벨과 기준 신호(VREF)의 레벨을 비교한 신호인 출력 신호(OUTS)를 출력한다.
기준 신호(VREF)는 기준 신호 발생 회로(320)로부터 발생된다. 기준 신호(VREF)는 계단 파형 신호로서 하나의 스텝의 주기가 T 이며 기준 신호(VREF)의 하이 레벨과 로우 레벨 사이를 N 스텝으로 나눈다. 여기서, 주기 T 는 고속 데이터(TXN)의 M 비트 시간보다 T1 시간만큼 길며, T1은 가변적이다.
상기 활성화 신호에 응답하여 고속 데이터(TXN)의 상위 M/2 비트의 시간동안 고속 데이터(TXN)의 레벨과 기준 신호(VREG)의 레벨이 비교된다. 고속 데이터(TXN)의 하위 M/2 비트의 시간동안 출력 신호(OUTS)가 저장 회로(340)에 저장된다. 기준 신호(VREF)의 하이 레벨(HIGH2)은 고속 데이터(TXN)의 하이 레벨(HIGH1)보다 높은 레벨이며, 기준 신호(VREF)의 로우 레벨(LOW2)은 고속 데이터(TXN)의 로우 레벨(LOW1)보다 낮은 레벨이다.
활성화 신호(ENS)는 활성화 신호 발생 회로(330)에서 발생된다. 활성화 신호(ENS)는 기준 신호(VREF)의 하나의 스텝의 주기 T 와 동일한 주기를 가지며 활성화 신호(ENS)의 제 1 에지에 응답하여 고속 데이터(TXN)의 레벨과 기준 신호(VREF)의 레벨이 비교된다.
저장 회로(340)는 출력 신호(OUTS)를 수신하여 저장하고 고속 데이터(TXN)의 상승 또는 하강 시간을 측정한다.
이하 도 3 내지 도 8을 참조하여 본 발명의 제 1 실시예에 따른 고속 데이터의 상승 또는 하강 시간 측정 회로의 동작이 상세히 설명된다.
비교 회로(310)는 고속 데이터(TXN)를 제 1 단자로 수신하고 소정의 기준 신호(VREF)를 제 2 단자로 수신하여, 소정의 활성화 신호(ENS)에 응답하여 고속 데이터(TXN)의 레벨과 기준 신호(VREF)의 레벨을 비교한 신호인 출력 신호(OUTS)를 출력한다.
고속 데이터(TXN)는 2.0Gbps 이상의 속도를 가지는 데이터이다. 본 발명의 제 1 실시예에서는 서더스(serializer-deserializer) 회로의 출력 신호를 고속 데이터(TXN)로 설명한다.
비교 회로(310)는 일반적인 고속 비교기(high-speed comparator)이다. 고속 비교기는 본 발명의 기술 분야에서 통상의 지식을 가진 자라면 이해할 수 있는 회로이므로 그 상세한 회로 구성이나 동작의 설명은 생략한다.
비교 회로(310)는 고속 데이터(TXN)를 제 1 단자로 수신하고 소정의 기준 신호(VREF)를 제 2 단자로 수신한다. 여기서 제 1 단자는 비교 회로(310)의 양의 단자이고 제 2 단자는 비교 회로(310)의 음의 단자이다. 그러나 제 1 단자가 음의 단자이고 제 2 단자가 양의 단자가 되도록 회로를 구성할 수도 있다.
비교 회로(310)는 소정의 활성화 신호(ENS)에 응답하여 고속 데이터(TXN)의 레벨과 기준 신호(VREF)의 레벨을 비교한 신호인 출력 신호(OUTS)를 출력한다. 고속 데이터(TXN)가 비교 회로(310)의 양의 단자로 입력되고, 기준 신호(VREF)가 비교 회로(310)의 음의 단자로 입력되므로 고속 데이터(TXN)의 레벨이 기준 신호(VREF)의 레벨보다 큰 경우 출력 신호(OUTS)는 하이 레벨로 출력되고 고속 데이터(TXN)의 레벨이 기준 신호(VREF)의 레벨보다 작은 경우 출력 신호(OUTS)는 로우 레벨로 출력된다.
출력 신호(OUTS)는 저장 회로(340)에 저장된다. 저장 회로(340)에 저장된 출력 신호(OUTS)의 논리 레벨로부터 고속 데이터(TXN)의 상승 시간과 하강 시간을 측정할 수 있다. 저장 회로(340)는 메모리 어레이일 수 있다.
기준 신호 발생 회로(320)는 고주파수 파형 발생기(VHFAWG: Very High Frequency Arbitrary Wave Generator)이다. 즉, 다양한 파형을 가지는 높은 주파수의 신호를 발생시킬 수 있다. 기준 신호(VREF)는 계단 파형을 가지는 신호이다.
활성화 신호 발생 회로(330)도 고주파수 파형 발생기(VHFAWG: Very High Frequency Arbitrary Wave Generator)이다. 즉, 다양한 파형을 가지는 높은 주파수의 신호를 발생시킬 수 있다. 활성화 신호(ENS)는 펄스 파형을 가지는 신호이다.
도 4를 참조하면, 2.125Gbps의 속도를 가지는 고속 데이터(TXN)의 1비트 시간은 470.588235ps이다. 고속 데이터(TXN)의 1바이트 시간은 10 비트 시간과 같으며 4.70588235ns이다.
도 5는 기준 신호 발생 회로(320)에서 발생되는 기준 신호(VREF)를 나타낸다. 기준 신호(VREF)는 계단 파형 신호로서 하나의 스텝의 주기가 T 이다. 주기 T 는 고속 데이터(TXN)의 M 비트 시간보다 T1 시간만큼 길며, T1은 가변적이다. 여기서 M은 40으로 한다. 즉, 주기 T는 고속 데이터(TXN)의 40 비트(4 바이트) 시간에 일정한 T1 시간을 더한 것과 같다. T1은 1/80Hz의 시간이다. 주기 T를 정확히 계산해보면, 18.82355776ns 이다.
T1은 언더 샘플링(under sampling) 방법을 이용하기 위하여 부가되는 일정한 시간이다. 즉, 고속 데이터(TXN)의 속도가 빠르므로 고속 데이터(TXN)의 각각의 비트마다 한번씩 샘플링을 하여 고속 데이터(TXN)의 상승 시간 또는 하강 시간을 측정하는 것은 어렵다. 따라서 고속 데이터(TXN)의 40비트마다 한 번씩 샘플링을 하고, 이러한 샘플링을 수십만 번 이상하여 그 결과를 분석하여 고속 데이터(TXN)의 상승 시간 또는 하강 시간을 측정하는 것이다.
이때 샘플링 주기를 고속 데이터의 40비트가 아니고 40 비트의 시간보다 T1시간만큼 길어진 시간으로 하여 샘플링 한다. 그러면 고속 데이터의 40 비트마다 샘플링을 할 때, 이전 40 비트의 샘플링 위치보다 T1 시간만큼 이동된 위치에서 샘플링이 이루어진다. 이러한 샘플링을 수십만 번 반복하고 샘플링 된 결과를 모두 합치면 고속 데이터의 각각의 비트에 대하여 샘플링 한 것과 같은 결과가 출력된다. T1은 가변적이며, T1을 작게 하면 좀더 세밀한 샘플링이 가능해진다.
또한 기준 신호(VREF)의 하이 레벨과 로우 레벨 사이는 N 스텝으로 나뉘어진다. 여기서는 N은 20이다. 즉, 기준 신호(VREF)는 계단 파형의 신호이며 하나의 스텝의 주기가 T 이고, 기준 신호(VREF)의 로우 레벨과 하이 레벨은 20 스텝으로 나뉘어 진다. 따라서 기준 신호(VREF)의 주기 T2는 하나의 스텝의 주기 T 에 N 을 곱한 것과 같다. N은 T1과 마찬가지로 가변적이며, N을 크게 하면 좀더 세밀한 샘플링이 가능하다.
기준 신호(VREF)의 하이 레벨은 고속 데이터(TXN)의 하이 레벨보다 높은 레벨이며, 기준 신호(VREF)의 로우 레벨은 고속 데이터(TXN)의 로우 레벨보다 낮은 레벨이다. 따라서 기준 신호(VREF)의 레벨과 고속 데이터(TXN)의 레벨을 비교함에 있어서 좀더 정확한 비교 결과를 얻을 수 있다.
도 6을 참조하면, 활성화 신호 발생 회로(330)에서 발생되는 활성화 신호(ENS)는 기준 신호(VREF)의 하나의 스텝의 주기 T 와 동일한 주기를 가지는 펄스파 형태의 신호이다. 활성화 신호(ENS)의 제 1 에지에 응답하여 고속 데이터(TXN)의 레벨과 기준 신호(VREF)의 레벨이 비교된다. 본 발명의 제 1 실시예에서는 제 1 에지는 하강 에지를 의미한다. 그러나 회로 구성을 달리한다면 제 1에지가 상승 에지 일 수도 있다.
활성화 신호(ENS)는 기준 신호(VREF)의 한 스텝의 주기의 시작과 동시에 하이 레벨로 활성화된다. 그리고 활성화 신호(ENS)가 제 1 레벨 즉, 로우 레벨로 됨과 동시에 고속 데이터(TXN)의 레벨과 기준 신호(VREF)의 레벨이 비교된다.
고속 데이터(TXN)의 40 비트가 도 7에 도시되어 있다. 고속 데이터(TXN)의 40 비트마다 한번씩 활성화 신호(ENS)의 하강 에지에 응답하여 고속 데이터(TXN)의 레벨과 기준 신호(VREF)의 레벨이 비교된다. 즉, 활성화 신호(ENS)에 응답하여 고속 데이터(TXN)의 40 비트마다 한번씩 언더 샘플링이 이루어지는 것이다.
고속 데이터(TXN)의 상위 M/2 비트의 시간동안 고속 데이터(TXN)의 레벨과 기준 신호(VREF)의 레벨이 비교되고 하위 M/2 비트의 시간동안 출력 신호(OUTS)가 저장 회로(340)에 저장된다. M이 40 이므로, 결국 고속 데이터(TXN)의 상위 20 비트의 시간동안 고속 데이터(TXN)의 레벨과 기준 신호(VREF)의 레벨이 비교되고 하위 20 비트의 시간동안 출력 신호(OUTS)가 저장 회로(340)에 저장된다.
고속 데이터(TXN)의 40 비트는 53.125Mhz의 주기를 가진다. 따라서 기준 신호(VREF)의 한 스텝의 주기 T는 고속 데이터(TXN)의 40비트의 주기 53.125Mhz보다 80hz가 줄어든 53.124920Mhz 이다. 80hz는 가변 값 T1이며, 주파수가 줄어들면 시간은 늘어나게 되므로 기준 신호(VREF)의 한 스텝의 주기 T는 18.82355776ns 이다. T1을 조절함으로써 샘플링의 정밀도(resolution)를 조절할 수 있다.
도 8을 참조하면 고속 데이터(TXN)와 기준 신호(VREF) 출력 신호(OUTS)가 나타나 있다.
기준 신호(VREF)는 삼각 파형으로 나타나 있는데 삼각 파형의 하나 하나는 계단 파형의 20스텝으로 이루어져 있다. 즉, 삼각 파형의 하나 하나의 주기가 도 5에 도시된 T2와 같다. 고속 데이터(TXN)의 하나의 상승 에지를 확대하여 도시하여 놓았다.
기준 신호(VREF)를 나타내는 삼각 파형 하나 하나마다 40 비트의 고속 데이터(TXN) 20개가 대응된다. 즉, 삼각 파형 하나에 800비트의 고속 데이터(TXN)가 대응된다. 기준 신호(VREF)의 하나의 스텝마다 하나의 활성화 신호(ENS)에 응답하여 한번의 언더 샘플링이 이루어지므로, 삼각 파형 하나마다 20번의 언더 샘플링이 이루어진다.
언더 샘플링 방법에서는 T1의 크기가 샘플링의 정밀도를 결정한다.
고속 데이터(TXN)의 1 비트 시간이 470ps 이므로, 고속 데이터(TXN)의 1 비트 시간을 T1으로 나누면 고속 데이터(TXN)의 1 비트 내에서의 샘플링 횟수를 알 수 있다. 계산하여 보면 15800번이 된다. 만일 상승 시간이나 또는 하강 시간을 110ps로 가정한다면, 110ps를 T1으로 나누면 하나의 상승 시간 또는 하강 시간에서의 샘플링 회수를 알 수 있다. 계산하여 보면 3880번이 된다. 다시 설명하면, 20 스텝으로 이루어진 한 주기(T2)의 기준 신호(VREF)가 발생되는 동안 20 번의 샘플링이 이루어지므로 110ps의 상승 시간 또는 하강 시간 동안 194회의 20 스텝으로 이루어지는 기준 신호(VREF)가 발생된다. 이는 도 8에서 기준 신호(VREF)로 도시된 삼각 파형 194개가 고속 데이터(TXN)의 하나의 상승 시간이나 하강 시간에 발생된다는 것이다.
출력 신호(OUTS)를 보면, 고속 데이터(TXN)가 로우 레벨인 경우, 기준 신호(VREF)의 레벨이 고속 데이터(TXN)의 레벨보다 더 작은 구간(ⅳ)을 제외하고는 기준 신호(VREF)의 레벨이 고속 데이터(TXN)의 레벨보다 크므로 출력 신호(OUTS)는 로우 레벨로 출력된다. 즉, 고속 데이터(TXN)가 로우 레벨인 구간(ⅰ)에서는 출력 신호(OUTS)가 로우 레벨로 많이 출력된다. 도 8에서 검은 점들로 표시된 부분이 출력 신호(OUTS)를 나타내는데, 고속 데이터(TXN)가 로우 레벨로 표시된 부분(ⅰ)에 검은 점들이 많이 있는 것을 알 수 있다.
고속 데이터(TXN)가 하이 레벨인 경우, 기준 신호(VREF)의 레벨이 고속 데이터(TXN)의 레벨보다 더 큰 구간(ⅴ)을 제외하고는 기준 신호(VREF)의 레벨이 고속 데이터(TXN)의 레벨보다 작으므로 출력 신호(OUTS)는 하이 레벨로 출력된다. 즉, 고속 데이터(TXN)가 하이 레벨인 구간(ⅱ)에서는 출력 신호(OUTS)가 하이 레벨로 많이 출력된다. 도 8에서 검은 점들로 표시된 부분이 출력 신호(OUTS)를 나타내는데, 고속 데이터(TXN)가 하이 레벨로 표시된 부분(ⅱ)에 검은 점들이 많이 있는 것을 알 수 있다.
고속 데이터(TXN)의 상승 시간이나 하강 시간 구간(ⅲ)을 살펴본다.
고속 데이터(TXN)의 상승 구간에서는 고속 데이터(TXN)의 레벨이 기준 신호(VREF)의 레벨보다 큰 구간이 점점 증가되므로 출력 신호(OUTS)도 하이 레벨로 발생되는 횟수가 점점 증가된다. 반대로, 고속 데이터(TXN)의 하강 구간에서는 고속 데이터(TXN)의 레벨이 기준 신호(VREF)의 레벨보다 작은 구간이 점점 증가되므로 출력 신호(OUTS)도 로우 레벨로 발생되는 횟수가 점점 증가된다.
즉, 고속 데이터(TXN)의 로우 레벨 구간이나 하이 레벨 구간에서 출력 신호(OUTS)는 하이 레벨이나 로우 레벨중 하나로 발생되는 횟수가 매우 많으며 또한 로우 레벨과 하이 레벨의 비율이 규칙적이다. 그러나 고속 데이터(TXN)의 상승 구간에서 출력 신호(OUTS)는 하이 레벨로 발생되는 횟수가 점점 증가되고 고속 데이터(TXN)의 하강 구간에서 출력 신호(OUTS)는 로우 레벨로 발생되는 횟수가 점점 증가된다.
따라서 저장 회로(340)는 출력 신호(OUTS)의 논리 레벨이 하이 레벨이나 로우 레벨로 점점 증가되거나 또는 감소되는 구간의 출력 신호(OUTS)를 저장한다. 그리고 그 구간에서의 샘플링 횟수를 구하여 고속 데이터(TXN)의 상승 구간 또는 하강 구간의 시간을 구한다. 출력 신호(OUTS)의 발생 횟수가 샘플링 횟수와 동일하므로 출력 신호(OUTS)의 발생 횟수를 이용하여 고속 데이터(TXN)의 상승 구간이나 하강 구간의 시간을 구할 수 있다. 그리고 구해진 시간으로부터 20% 및 80% 구간을 찾고, 샘플링 횟수를 이용하여 고속 데이터(TXN)의 상승 시간이나 하강 시간을 측정한다.
도 9는 본 발명의 제 2 실시예에 따른 고속 데이터의 상승 또는 하강 시간 측정 시스템을 나타내는 블럭도이다.
도 9를 참조하면, 본 발명의 제 2 실시예에 따른 고속 데이터의 상승 또는 하강 시간 측정 시스템(900)은 디유티(DUT:Device Under Test) 보드(910) 및 에이티이(ATE :Automatic Test Equipment)(920)를 구비한다.
디유티(DUT:Device Under Test) 보드(910)는 고속 데이터(TXN) 및 소정의 기준 신호(VREF)를 수신하고, 소정의 활성화 신호(ENS)에 응답하여 고속 데이터(TXN)의 레벨과 기준 신호(VREF)의 레벨을 비교한 신호인 출력 신호(OUTS)를 출력한다.
좀더 설명하면, 디유티 보드(910)는 데이터 발생 회로(930) 및 비교 회로(940)를 구비한다. 데이터 발생 회로(930)는 고속 데이터(TXN)를 발생한다. 비교 회로(940)는 고속 데이터(TXN)를 제 1 단자로 수신하고 기준 신호(VREF)를 제 2 단자로 수신하여, 활성화 신호(ENS)에 응답하여 출력 신호(OUTS)를 출력한다.
에이티이(ATE :Automatic Test Equipment)(920)는 기준 신호(VREF) 및 활성화 신호(ENS)를 발생하고, 출력 신호(OUTS)를 수신하여 고속 데이터(TXN)의 상승 또는 하강 시간을 측정한다.
좀더 설명하면, 에이티이(920)는 기준 신호 발생 회로(950), 활성화 신호 발생 회로(960) 및 저장 회로(970)를 구비한다. 기준 신호 발생 회로(950)는 기준 신호(VREF)를 발생한다. 활성화 신호 발생 회로(960)는 활성화 신호(ENS)를 발생한다. 저장 회로(970)는 출력 신호(OUTS)를 수신하여 저장하고 고속 데이터(TXN)의 상승 또는 하강 시간을 측정한다.
도 9를 참조하여 고속 데이터의 상승 또는 하강 시간 측정 시스템의 동작이 설명된다.
디유티 보드(910)에 장착된 데이터 발생 회로(930)는 고속 데이터(TXN)를 발생한다. 고속 데이터(TXN)는 2.0Gbps의 속도를 가진다. 여기서, 데이터 발생 회로(930)는 병렬 데이터를 수신하여 고속의 직렬 데이터로 출력하는 서더스(serializer- deserializer)회로이다. 서더스 회로(930)는 에티이(920)로부터 기준 클럭 신호(REFCLK)와 10 비트의 병렬 데이터(TX)를 수신하고 직렬의 고속 데이터(TXN)를 출력한다.
비교 회로(940)는 고속 데이터(TXN)를 제 1 단자로 수신하고 기준 신호(VREF)를 제 2 단자로 수신한다. 제 1 단자는 양의 단자이며 제 2 단자는 음의 단자이다. 그러나 반대의 경우도 가능하다. 기준 신호(VREF)는 에이티이(920)의 기준 신호 발생 회로(950)에서 발생된다. 비교 회로(940)는 고속 비교기(high speed comparator)이다. 비교 회로(940)는 활성화 신호(ENS)에 응답하여 고속 데이터(TXN)의 레벨과 기준 신호(VREF)의 레벨을 비교한 출력 신호(OUTS)를 출력한다.
에이티이(920)에 장착된 기준 신호 발생 회로(950)는 기준 신호(VREF)를 발생한다. 기준 신호 발생 회로(950)는 고주파수 파형 발생기(VHFAWG: Very High Frequency Arbitrary Wave Generator)이다. 즉, 다양한 파형을 가지는 높은 주파수의 신호를 발생시킬 수 있다. 기준 신호(VREF)는 계단 파형을 가지는 신호이다.
에이티이(920)에 장착된 활성화 신호 발생 회로(960)도 고주파수 파형 발생기(VHFAWG: Very High Frequency Arbitrary Wave Generator)이다. 즉, 다양한 파형을 가지는 높은 주파수의 신호를 발생시킬 수 있다. 활성화 신호(ENS)는 펄스 파형을 가지는 신호이다.
에이티이(920)에 장착된 저장 회로(970)는 출력 신호(OUTS)를 수신하여 저장하고 고속 데이터(TXN)의 상승 또는 하강 시간을 측정한다.
본 발명의 제 2 실시예에 따른 고속 데이터의 상승 또는 하강 시간 측정 시스템(900)은 제 1 실시예에서의 비교 회로(310), 기준 신호 발생 회로(320), 활성화 신호 발생 회로(330) 및 저장 회로(340)를 구비하며 각 회로의 동작도 동일하다. 따라서 고속 데이터의 상승 또는 하강 시간 측정 시스템(900)의 동작의 상세한 설명은 생략한다.
도 10은 고속 데이터의 상승 또는 하강 시간 측정 방법을 나타내는 플로우 차트이다.
고속 데이터의 상승 또는 하강 시간 측정 방법(1000)은 고속 데이터 및 소정의 기준 신호를 수신하는 단계(1010단계), 활성화 신호에 응답하여 상기 고속 데이터의 레벨과 상기 기준 신호의 레벨을 비교한 신호인 출력 신호를 출력하는 단계(1020단계) 및 상기 출력 신호를 소정의 메모리 어레이에 저장하고, 상기 저장된 출력 신호로부터 상기 고속 데이터의 상승 또는 하강 시간을 측정하는 단계(1030단계)를 구비한다.
도 10을 참조하여 고속 데이터의 상승 또는 하강 시간 측정 방법을 설명한다.
먼저 고속 데이터를 수신한다.(1010단계) 고속 데이터는 2.0Gbps 이상의 속도를 가지는 데이터이다. 여기서는 병렬 데이터를 수신하여 직렬의 고속 데이터로 출력하는 서더스(serializer-deserializer :serdes) 회로의 출력 데이터를 예로 들어 설명한다.
소정의 기준 신호를 수신한다.(1010 단계) 기준 신호는 계단 파형 신호로서 하나의 스텝의 주기가 T 이며 상기 기준 신호의 하이 레벨과 로우 레벨 사이를 N스텝으로 나눈다. 상기 주기 T 는 상기 고속 데이터의 M 비트 시간보다 T1 시간만큼 길며, 상기 T1은 가변적이다.
활성화 신호에 응답하여 상기 고속 데이터의 레벨과 상기 기준 신호의 레벨을 비교한 신호인 출력 신호를 출력한다.(1020 단계)
기준 신호는 도 3에 도시된 고속 데이터의 상승 또는 하강 시간 측정 회로(300)의 기준 신호(VREF)와 동일한 신호이다. 즉, 주기 T는 고속 데이터의 40 비트 시간에 T1 시간을 더한 것으로서 18.82355776ns이다. T1은 1/80Hz의 시간이다.
T1은 언더 샘플링(under sampling) 방법을 이용하기 위하여 부가되는 일정한 시간이다. 즉, 고속 데이터의 속도가 빠르므로 고속 데이터의 각각의 비트마다 한번씩 샘플링을 하여 고속 데이터의 상승 시간 또는 하강 시간을 측정하는 것은 어렵다. 따라서 고속 데이터의 40비트마다 한 번씩 샘플링을 하고, 이러한 샘플링을 수십만 번 이상하여 그 결과를 분석하여 고속 데이터의 상승 시간 또는 하강 시간을 측정하는 것이다.
이때 샘플링 주기를 고속 데이터의 40비트가 아니고 40 비트의 시간보다 T1 시간만큼 길어진 시간으로 하여 샘플링 한다. 그러면 고속 데이터의 40 비트마다 샘플링을 할 때, 이전 40 비트의 샘플링 위치보다 T1 시간만큼 이동된 위치에서 샘플링이 이루어진다. 이러한 샘플링을 수십만 번 반복하고 샘플링 된 결과를 모두 합치면 고속 데이터의 각각의 비트에 대하여 샘플링 한 것과 같은 결과가 출력된다. T1은 가변적이며, T1을 작게 하면 좀더 세밀한 샘플링이 가능해진다.
기준 신호의 하이 레벨은 고속 데이터의 하이 레벨보다 높은 레벨이며, 기준 신호의 로우 레벨은 고속 데이터의 로우 레벨보다 낮은 레벨이다. 따라서 기준 신호의 레벨과 고속 데이터의 레벨을 비교함에 있어서 좀더 정확한 비교 결과를 얻을 수 있다.
활성화 신호는 기준 신호의 하나의 스텝의 주기 T 와 동일한 주기를 가지는 펄스파 형태의 신호이다. 활성화 신호는 기준 신호의 한 스텝의 주기의 시작과 동시에 하이 레벨로 활성화된다. 그리고 활성화 신호가 로우 레벨로 됨과 동시에 고속 데이터의 레벨과 기준 신호의 레벨이 비교된다. 그러나 활성화 신호의 하이 레벨에서 고속 데이터의 레벨과 기준 신호의 레벨이 비교되도록 하는 것도 가능함은 본 발명의 기술분야에서 통상의 지식을 가진 자에게는 당연하다.
고속 데이터의 40 비트마다 한번씩 활성화 신호의 하강 에지에 응답하여 고속 데이터의 레벨과 기준 신호의 레벨이 비교된다. 즉, 활성화 신호에 응답하여 고속 데이터의 40 비트마다 한번씩 언더 샘플링이 이루어지는 것이다.
출력 신호를 소정의 메모리 어레이에 저장하고, 저장된 출력 신호로부터 고속 데이터의 상승 또는 하강 시간을 측정한다.(1030 단계)
고속 데이터의 상위 M/2 비트의 시간동안 고속 데이터의 레벨과 기준 신호의 레벨이 비교되고 하위 M/2 비트의 시간동안 출력 신호가 저장 회로에 저장된다. M이 40 이므로, 결국 고속 데이터의 상위 20 비트의 시간동안 고속 데이터의 레벨과 기준 신호의 레벨이 비교되고 하위 20 비트의 시간동안 출력 신호가 저장 회로에 저장된다.
고속 데이터가 로우 레벨인 경우, 기준 신호의 레벨이 고속 데이터의 레벨보다 더 작은 구간을 제외하고는 기준 신호의 레벨이 고속 데이터의 레벨보다 크므로 출력 신호는 로우 레벨로 출력된다. 즉, 고속 데이터가 로우 레벨인 구간에서는 출력 신호가 로우 레벨로 많이 출력된다.
고속 데이터가 하이 레벨인 경우, 기준 신호의 레벨이 고속 데이터의 레벨보다 더 큰 구간을 제외하고는 기준 신호의 레벨이 고속 데이터의 레벨보다 작으므로 출력 신호는 하이 레벨로 출력된다. 즉, 고속 데이터가 하이 레벨인 구간에서는 출력 신호가 하이 레벨로 많이 출력된다.
고속 데이터의 상승 구간에서는 고속 데이터의 레벨이 기준 신호의 레벨보다 큰 구간이 점점 증가되므로 출력 신호도 하이 레벨로 발생되는 횟수가 점점 증가된다. 반대로, 고속 데이터의 하강 구간에서는 고속 데이터의 레벨이 기준 신호의 레벨보다 작은 구간이 점점 증가되므로 출력 신호도 로우 레벨로 발생되는 횟수가 점점 증가된다.
즉, 고속 데이터의 로우 레벨 구간이나 하이 레벨 구간에서 출력 신호는 하이 레벨이나 로우 레벨중 하나로 발생되는 횟수가 매우 많으며 또한 로우 레벨과 하이 레벨의 비율이 규칙적이다. 그러나 고속 데이터의 상승 구간에서 출력 신호는 하이 레벨로 발생되는 횟수가 점점 증가되고 고속 데이터의 하강 구간에서 출력 신호는 로우 레벨로 발생되는 횟수가 점점 증가된다.
따라서 소정의 메모리 에레이는 출력 신호의 논리 레벨이 하이 레벨이나 로우 레벨로 점점 증가되거나 또는 감소되는 구간의 출력 신호를 저장한다. 그리고그 구간에서의 샘플링 횟수를 구하여 고속 데이터의 상승 구간 또는 하강 구간의 시간을 구한다. 출력 신호의 발생 횟수가 샘플링 횟수와 동일하므로 출력 신호의 발생 횟수를 이용하여 고속 데이터의 상승 구간이나 하강 구간의 시간을 구할 수 있다. 그리고 구해진 시간으로부터 20% 및 80% 구간을 찾고, 샘플링 횟수를 이용하여 고속 데이터의 상승 시간이나 하강 시간을 측정한다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 고속 데이터의 상승 또는 하강 시간 측정 회로 및 방법은 외부 계측기를 사용하지 않고, 고속 데이터의 상승 시간 및 하강 시간을 측정할 수 있는 장점이 있다.

Claims (20)

  1. 고속 데이터를 제 1 단자로 수신하고 소정의 기준 신호를 제 2 단자로 수신하여, 소정의 활성화 신호에 응답하여 상기 고속 데이터의 레벨과 상기 기준 신호의 레벨을 비교하고 그 비교 결과를 출력 신호로서 발생하는 비교 회로 ;
    상기 기준 신호를 발생하는 기준 신호 발생 회로 ;
    상기 활성화 신호를 발생하는 활성화 신호 발생 회로 ; 및
    상기 출력 신호를 수신하여 저장하고 상기 고속 데이터의 상승 또는 하강 시간을 측정하는 저장 회로를 구비하고,
    상기 기준 신호는,
    계단 파형 신호로서 하나의 스텝의 주기가 T 이며 상기 기준 신호의 하이 레벨과 로우 레벨 사이가 N 스텝으로 나누어 지며, 상기 주기 T 는 상기 고속 데이터의 M 비트 시간보다 T1 시간만큼 길고 상기 T1은 가변적이며,
    상기 활성화 신호에 응답하여 상기 고속 데이터의 상위 M/2 비트의 시간동안 상기 고속 데이터의 레벨과 상기 기준 신호의 레벨이 비교되고,
    상기 고속 데이터의 하위 M/2 비트의 시간동안 상기 출력 신호가 상기 저장 회로에 저장되는 것을 특징으로 하는 고속 데이터의 상승 또는 하강 시간 측정 회로.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1항에 있어서, 상기 기준 신호의 하이 레벨은,
    고속 데이터의 하이 레벨보다 높은 레벨이며, 상기 기준 신호의 로우 레벨은 고속 데이터의 로우 레벨보다 낮은 레벨인 것을 특징으로 하는 고속 데이터의 상승 또는 하강 시간 측정 회로.
  6. 제 1항에 있어서, 상기 활성화 신호는,
    상기 기준 신호의 하나의 스텝의 주기 T 와 동일한 주기를 가지며,
    상기 활성화 신호의 제 1 에지에 응답하여 상기 고속 데이터의 레벨과 상기 기준 신호의 레벨이 비교되는 것을 특징으로 하는 고속 데이터의 상승 또는 하강 시간 측정 회로.
  7. 고속 데이터의 상승 또는 하강 시간 측정 시스템에 있어서,
    고속 데이터 및 소정의 기준 신호를 수신하고, 소정의 활성화 신호에 응답하여 상기 고속 데이터의 레벨과 상기 기준 신호의 레벨을 비교한 신호인 출력 신호를 출력하는 디유티(DUT:Device Under Test) 보드 ; 및
    상기 기준 신호 및 상기 활성화 신호를 발생하고, 상기 출력 신호를 수신하여 상기 고속 데이터의 상승 또는 하강 시간을 측정하는 에이티이(ATE :Automatic Test Equipment)를 구비하고,
    상기 기준 신호는,
    계단 파형 신호로서 하나의 스텝의 주기가 T 이며 상기 기준 신호의 하이 레벨과 로우 레벨 사이가 N 스텝으로 나누어 지며, 상기 주기 T 는 상기 고속 데이터의 M 비트 시간보다 T1 시간만큼 길며고 상기 T1은 가변적이며,
    상기 활성화 신호에 응답하여 상기 고속 데이터의 상위 M/2 비트의 시간동안 상기 고속 데이터의 레벨과 상기 기준 신호의 레벨이 비교되고,
    상기 고속 데이터의 하위 M/2 비트의 시간동안 상기 출력 신호가 상기 저장 회로에 저장되는 것을 특징으로 하는 고속 데이터의 상승 또는 하강 시간 측정 시스템.
  8. 제 7항에 있어서, 상기 디유티 보드는,
    상기 고속 데이터를 발생하는 데이터 발생 회로 ; 및
    상기 고속 데이터를 제 1 단자로 수신하고 상기 기준 신호를 제 2 단자로 수신하여, 상기 활성화 신호에 응답하여 상기 출력 신호를 출력하는 비교 회로를 구비하는 것을 특징으로 하는 고속 데이터의 상승 또는 하강 시간 측정 시스템.
  9. 제 7항에 있어서, 상기 에이티이는,
    상기 기준 신호를 발생하는 기준 신호 발생 회로 ;
    상기 활성화 신호를 발생하는 활성화 신호 발생 회로 ; 및
    상기 출력 신호를 수신하여 저장하고 상기 고속 데이터의 상승 또는 하강 시간을 측정하는 저장 회로를 구비하는 것을 특징으로 하는 고속 데이터의 상승 또는 하강 시간 측정 시스템.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 제 7항에 있어서, 상기 기준 신호의 하이 레벨은,
    고속 데이터의 하이 레벨보다 높은 레벨이며, 상기 기준 신호의 로우 레벨은 고속 데이터의 로우 레벨보다 낮은 레벨인 것을 특징으로 하는 고속 데이터의 상승 또는 하강 시간 측정 시스템.
  14. 제 7항에 있어서, 상기 활성화 신호는,
    상기 기준 신호의 하나의 스텝의 주기 T 와 동일한 주기를 가지며,
    상기 활성화 신호의 제 1 에지에 응답하여 상기 고속 데이터의 레벨과 상기 기준 신호의 레벨이 비교되는 것을 특징으로 하는 고속 데이터의 상승 또는 하강 시간 측정 시스템.
  15. 고속 데이터의 상승 또는 하강 시간 측정 방법에 있어서,
    (a)고속 데이터 및 소정의 기준 신호를 수신하는 단계 ;
    (b)활성화 신호에 응답하여 상기 고속 데이터의 레벨과 상기 기준 신호의 레벨을 비교하고 그 결과를 출력 신호로서 발생하는 단계 ; 및
    (c)상기 출력 신호를 소정의 메모리 어레이에 저장하고, 상기 저장된 출력 신호로부터 상기 고속 데이터의 상승 또는 하강 시간을 측정하는 단계를 구비하는 것을 특징으로 하는 고속 데이터의 상승 또는 하강 시간 측정 방법.
  16. 제 15항에 있어서, 상기 기준 신호는,
    계단 파형 신호로서 하나의 스텝의 주기가 T 이며 상기 기준 신호의 하이 레벨과 로우 레벨 사이를 N 스텝으로 나누는 것을 특징으로 하는 고속 데이터의 상승 또는 하강 시간 측정 방법.
  17. 제 16항에 있어서, 상기 주기 T 는,
    상기 고속 데이터의 M 비트 시간보다 T1 시간만큼 길며,
    상기 T1은 가변적인 것을 특징으로 하는 고속 데이터의 상승 또는 하강 시간 측정 방법.
  18. 제 17항에 있어서,
    상기 활성화 신호에 응답하여 상기 고속 데이터의 상위 M/2 비트의 시간동안 상기 고속 데이터의 레벨과 상기 기준 신호의 레벨이 비교되고,
    상기 고속 데이터의 하위 M/2 비트의 시간동안 상기 출력 신호가 상기 메모리 어레이에 저장되는 것을 특징으로 하는 고속 데이터의 상승 또는 하강 시간 측정 방법.
  19. 제 16항에 있어서, 상기 기준 신호의 하이 레벨은,
    고속 데이터의 하이 레벨보다 높은 레벨이며, 상기 기준 신호의 로우 레벨은 고속 데이터의 로우 레벨보다 낮은 레벨인 것을 특징으로 하는 고속 데이터의 상승 또는 하강 시간 측정 방법.
  20. 제 16항에 있어서, 상기 활성화 신호는,
    상기 기준 신호의 하나의 스텝의 주기 T 와 동일한 주기를 가지며,
    상기 활성화 신호의 제 1 에지에 응답하여 상기 고속 데이터의 레벨과 상기 기준 신호의 레벨이 비교되는 것을 특징으로 하는 고속 데이터의 상승 또는 하강 시간 측정 방법.
KR10-2002-0018054A 2002-04-02 2002-04-02 고속 데이터의 상승 또는 하강 시간 측정 회로 및 방법 KR100446298B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0018054A KR100446298B1 (ko) 2002-04-02 2002-04-02 고속 데이터의 상승 또는 하강 시간 측정 회로 및 방법
US10/315,024 US20030187599A1 (en) 2002-04-02 2002-12-10 Circuit for measuring rising or falling time of high-speed data and method thereof
JP2003034279A JP2003315429A (ja) 2002-04-02 2003-02-12 高速データの立ち上がり時間または立ち下がり時間の測定回路及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0018054A KR100446298B1 (ko) 2002-04-02 2002-04-02 고속 데이터의 상승 또는 하강 시간 측정 회로 및 방법

Publications (2)

Publication Number Publication Date
KR20030079201A KR20030079201A (ko) 2003-10-10
KR100446298B1 true KR100446298B1 (ko) 2004-08-30

Family

ID=28450124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0018054A KR100446298B1 (ko) 2002-04-02 2002-04-02 고속 데이터의 상승 또는 하강 시간 측정 회로 및 방법

Country Status (3)

Country Link
US (1) US20030187599A1 (ko)
JP (1) JP2003315429A (ko)
KR (1) KR100446298B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4849016B2 (ja) * 2007-06-19 2011-12-28 横河電機株式会社 デバイス試験装置
US9009520B2 (en) 2011-08-29 2015-04-14 International Business Machines Corporation Closed-loop multiphase slew rate controller for signal drive in a computer system
US8519761B1 (en) 2012-05-25 2013-08-27 International Business Machines Corporation Closed-loop slew-rate control for phase interpolator optimization

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02206771A (ja) * 1989-02-07 1990-08-16 Hitachi Ltd パターン発生装置及びパターン発生方法
US5043927A (en) * 1989-09-18 1991-08-27 Tektronix, Inc. Digital signal quality analysis using simultaneous dual-threshold data acquisition
JPH0778428A (ja) * 1993-09-07 1995-03-20 Toshiba Corp ディスク装置のアクセス方向検知回路
US5446650A (en) * 1993-10-12 1995-08-29 Tektronix, Inc. Logic signal extraction
GB2290718B (en) * 1994-06-30 1998-07-01 Cannon Rubber Ltd Disposable baby bottle
JPH08233902A (ja) * 1995-02-23 1996-09-13 Fujitsu Ltd Ａｃ特性試験装置
US5589763A (en) * 1995-05-16 1996-12-31 Texas Instruments Incorporated Coherent undersampling digitizer for use with automatic field test equipment
US6661836B1 (en) * 1998-10-21 2003-12-09 Nptest, Llp Measuring jitter of high-speed data channels
US6553522B1 (en) * 1999-02-23 2003-04-22 Schlumberger Technologies, Inc. Valuation of tester accuracy
JP3251260B2 (ja) * 1999-04-07 2002-01-28 エヌイーシーマイクロシステム株式会社 スルーレート検知回路及び半導体集積回路装置
US6550036B1 (en) * 1999-10-01 2003-04-15 Teradyne, Inc. Pre-conditioner for measuring high-speed time intervals over a low-bandwidth path
US6609077B1 (en) * 2000-05-31 2003-08-19 Teradyne, Inc. ATE timing measurement unit and method
US6694462B1 (en) * 2000-08-09 2004-02-17 Teradyne, Inc. Capturing and evaluating high speed data streams
US6859902B1 (en) * 2000-10-02 2005-02-22 Credence Systems Corporation Method and apparatus for high speed IC test interface
US6362672B1 (en) * 2001-02-08 2002-03-26 Intel Corporation Apparatus and method for automatic matching of signaling rise time to fall time
US6597165B2 (en) * 2001-06-01 2003-07-22 Texas Instruments Incorporated Compare path bandwidth control for high performance automatic test systems
KR100471006B1 (ko) * 2002-07-24 2005-03-10 삼성전자주식회사 고속 데이터 출력 소자의 지터 측정 장치 및 토탈 지터측정방법
US7038513B2 (en) * 2004-06-29 2006-05-02 Intel Corporation Closed-loop independent DLL-controlled rise/fall time control circuit

Also Published As

Publication number Publication date
US20030187599A1 (en) 2003-10-02
KR20030079201A (ko) 2003-10-10
JP2003315429A (ja) 2003-11-06

Similar Documents

Publication Publication Date Title
US6694462B1 (en) Capturing and evaluating high speed data streams
KR100997086B1 (ko) 지터측정장치 및 시험장치
US7574632B2 (en) Strobe technique for time stamping a digital signal
US7627790B2 (en) Apparatus for jitter testing an IC
EP1582882A2 (en) Method of measuring duty cycle
US7856578B2 (en) Strobe technique for test of digital signal timing
US7606675B2 (en) Jitter frequency determining system
JP3625400B2 (ja) 可変遅延素子のテスト回路
JP2001352350A (ja) 連続ビットストリームの統計的アイダイアグラムによる測定装置及び方法
WO2007038233A2 (en) Strobe technique for test of digital signal timing
JP2006053140A (ja) ２値サンプリング計測値からのアナログ波形情報
US7143323B2 (en) High speed capture and averaging of serial data by asynchronous periodic sampling
US7778319B2 (en) Jitter measuring apparatus, jitter measuring method and test apparatus
US7254505B2 (en) Method and apparatus for calibrating delay lines
KR100446298B1 (ko) 고속 데이터의 상승 또는 하강 시간 측정 회로 및 방법
KR100471006B1 (ko) 고속 데이터 출력 소자의 지터 측정 장치 및 토탈 지터측정방법
US6715112B2 (en) Method and apparatus for displaying triggered waveform on an error performance analyzer
US6629272B1 (en) Method and apparatus for displaying eye diagram on an error performance analyzer
EP1148340A2 (en) All digital built-in self-test circuit for phase-locked loops
US20070250279A1 (en) Digital data signal analysis by evaluating sampled values in conjunction with signal bit values
JP2001183432A (ja) タイミング調整方法、半導体試験装置におけるタイミングキャリブレーション方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090814

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee