TWI416152B - Test equipment, calibration methods and program products - Google Patents

Test equipment, calibration methods and program products Download PDF

Info

Publication number
TWI416152B
TWI416152B TW099108788A TW99108788A TWI416152B TW I416152 B TWI416152 B TW I416152B TW 099108788 A TW099108788 A TW 099108788A TW 99108788 A TW99108788 A TW 99108788A TW I416152 B TWI416152 B TW I416152B
Authority
TW
Taiwan
Prior art keywords
waveform
comparator
response
difference
rising
Prior art date
Application number
TW099108788A
Other languages
English (en)
Other versions
TW201109703A (en
Inventor
Masahiro Habu
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of TW201109703A publication Critical patent/TW201109703A/zh
Application granted granted Critical
Publication of TWI416152B publication Critical patent/TWI416152B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31932Comparators
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191Calibration

Description

試驗裝置、校準方法以及程式產品
本發明係有關於一種試驗裝置、校準方法以及程式產品。
對半導體元件等進行試驗之試驗裝置,具備將自被試驗元件輸出的輸出信號導入該試驗裝置內之比較器。比較器,於上升波形的輸入時以及下降波形的輸入時,存在具有不同的響應時間之情形。再者,由於當前尚未發現先行技術文獻的存在,因此省略先行技術文獻相關之記載。
當上升波形及下降波形的響應時間不同時,來自被試驗元件的輸出信號的測定時序會產生誤差,因此,試驗裝置無法精度良好地試驗被試驗元件。
因此,在本發明的1個側面,其目的在於提供一種能夠解決上述課題之試驗裝置、校準方法以及程式產品。該目的可藉由申請專利範圍中的獨立項中記載之特徵之組合而達成。又,附屬項規定本發明更有利的具體例。
根據本發明的第1態樣,提供一種試驗裝置、校準方法及使試驗裝置動作之程式產品,該試驗裝置,具備:驅動器,其向應連接於被試驗元件之傳送線路輸出信號;比較器,其對在傳送線路中傳送之信號的位準與所設定之參照位準進行比較;判定部,其基於比較器中之被試驗元件的響應信號的測定結果,判定被試驗元件的良否;以及響應特性檢測部,其在將傳送線路的被試驗元件側的端部終止於預定電位之狀態下,使上升波形和下降波形自驅動器依序輸出,並基於比較器中之各個波形和各個反射波形的測定結果,檢測比較器對上升波形之響應時間與對下降波形之響應時間之差;而且,響應特性檢測部,基於比較器中之各個波形和各個反射波形的測定結果,計算出驅動器之上升波形的輸出特性與下降波形的輸出特性之差,並基於輸出特性之差,對比較器中之響應時間之差進行校正。
再者,上述發明概要並未列舉本發明的所有必要特徵,該等特徵群的次組合亦可成為發明。
以下,藉由發明之實施形態來說明本發明之(一)側面,然而以下之實施形態並非對申請專利範圍之發明作出限制,又,發明之解決手段不一定必需包含實施形態中所說明之特徵之所有組合。
第1圖係表示本實施形態之試驗裝置100的構成。試驗裝置100具備信號生成部12、驅動器14、比較器16、判定部18及響應特性檢測部20。又,試驗裝置100的信號端子22被連接於傳送線路30的一端。傳送線路30之相對於試驗裝置100的遠端,在試驗被試驗元件時,被連接於被試驗元件,而在測定比較器16的響應時間的情況,被連接於預定電位。
首先,說明在對半導體元件等的被試驗元件進行試驗時,試驗裝置100的動作。於元件試驗時,傳送線路30連接於被試驗元件與驅動器14和比較器16之間。傳送線路30,可為包含50 Ω的特性阻抗之印刷基板、同軸電纜、同軸連接器等之傳送線路。
信號生成部12,生成應輸入被試驗元件之試驗信號。試驗信號,可為具有預定之邏輯圖案之信號、或時脈信號等。進而,信號生成部12,可產生比較器16之時序判定中所用之選通信號。
驅動器14,向應連接於被試驗元件上之傳送線路30輸出信號。驅動器14,可接收由信號生成部12所生成之試驗信號,並將轉換為特定的高位準電壓或低位準電壓之輸出信號,經由信號端子22而供給至被試驗元件。
比較器16,被連接於驅動器14的輸出端以及傳送線路30所連接之信號端子22。又,比較器16,經由傳送線路30,而接收被試驗元件對應於試驗信號所輸出之響應信號。比較器16,對在傳送線路30中傳送之信號的位準與所設定之參照位準進行比較。
比較器16,可具有類比比較器及時序比較器。類比比較器,接收類比信號並基於特定位準的臨限值,轉換為具有高及低這2個邏輯值之信號。時序比較器,接收邏輯信號,並以基於信號生成部12所生成之選通信號之時序,來測定邏輯信號的邏輯值。比較器16,將測定結果輸出至判定部18。
判定部18,基於比較器16中之被試驗元件的響應信號的測定結果,判定被試驗元件的良否。判定部18,可對與信號生成部12所輸出之試驗信號對應之期待值、與邏輯信號的測定結果進行比較,以判定被試驗元件的良否。其次,對測定比較器16的響應時間時的試驗裝置100的動作進行說明。
第2圖係表示試驗裝置100的動作流程圖。響應特性檢測部20,在將傳送線路30的被試驗元件側的端部終止於特定電位之狀態下,使上升波形及下降波形自驅動器依序輸出(S202)。又,響應特性檢測部20,基於比較器16中之各個波形及各個反射波形的測定結果,檢測比較器16對上升波形之響應時間與對下降波形之響應時間之差(S204)。傳送線路30的被試驗元件側的端部,可被接地。
進而,響應特性檢測部20,基於比較器16中之各個波形及各個反射波形的測定結果,計算出驅動器14中之上升波形的輸出特性與下降波形的輸出特性之差(S206)。響應特性檢測部20,基於輸出特性之差,校正比較器16中之響應時間之差(S208)。
第3圖係表示相對於驅動器14所輸出之波形,對比較器16的輸入波形(波形A)及比較器16的響應波形(波形B)。當驅動器14輸出上升波形時,比較器16中之波形所示之電壓,由低位準電壓(本實施形態中,為0 V),上升至高位準電壓(本實施形態中,為1 V)。隨後,驅動器14的輸出波,在傳送線路30的被試驗元件側的端部被反射,反射波被合成至輸出波中。
其結果,被輸入比較器16之波形,成為在由0 V上升至1 V之後,經過特定時間後,由1 V下降至0 V之脈衝(以下,稱作上升脈衝)。上升脈衝的上升波形,對應於驅動器14的輸出波。上升脈衝的下降波形,對應於反射波。
相對於此,當驅動器14輸出下降波形時,被輸入比較器16之波形所示之電壓,由0 V下降至-1 V。隨後,驅動器14的輸出波,在傳送線路30的被試驗元件側的端部被反射,反射波被合成至輸出波中。其結果,被輸入比較器16之波形,成為在由0 V下降至-1 V之後,經過特定時間後,由-1 V上升至0 V之脈衝(以下,稱作下降脈衝)。下降脈衝的下降波形,對應於驅動器14的輸出波。下降脈衝的上升波形,對應於反射波。
若將傳送線路30的傳輸延遲時間設為Ta,則從上升脈衝的上升波形直至下降波形為止的時間,成為傳送線路30的傳輸延遲時間的2倍。其結果,上升脈衝的脈衝寬度,成為Tp=Ta×2。同樣地,從下降脈衝的下降波形直至上升波形為止的時間,成為傳送線路30的傳輸延遲時間的2倍。其結果,下降脈衝的脈衝寬度,成為Tn=Ta×2。
再者,作為一例,上升脈衝寬度,係為上升波形的電壓達到參照位準x之時序、與下降波形的電壓達到參照位準x之時序之時間差。又,作為一例,下降脈衝寬度,係為下降波形的電壓達到參照位準-x之時序、與上升波形的電壓達到參照位準-x之時序之時間差。
於第3圖中,被輸入比較器16之上升脈衝及下降脈衝的脈衝寬度相等(波形A)。然而,當比較器16對上升波形之響應時間、與對下降波形之響應時間不同時,比較器16所響應之上升脈衝寬度與下降脈衝寬度將成為不同之長度。例如,如第3圖的波形B所示,當比較器16對下降波形之響應時間,比對上升波形之響應時間長T時,上升脈衝寬度成為Tp+T,下降脈衝寬度成為Tn-T。
因此,響應特性檢測部20,在檢測到比較器16所響應之上升脈衝寬度與下降脈衝寬度不同時,調整比較器16,以使各個脈衝寬度相等。例如,響應特性檢測部20,藉由調整比較器16,以使上升響應時間晚T,從而可使比較器16對上升波形之響應時間與對下降波形之響應時間相等。
第4圖係表示驅動器14的輸出特性在上升波形及下降波形中不同時,被輸入比較器16之波形。當驅動器14的上升波形的輸出特性與下降波形的輸出特性不同時,上升脈衝中的上升時間Tr1與下降脈衝中的下降時間Tf1成為不同之值。同樣地,上升脈衝中的下降時間Tr2與下降脈衝中的上升時間Tf2成為不同之值。
其結果,上升脈衝中的上升波形的電壓變成等於參照位準x之時序、與下降脈衝中的下降波形的電壓變成等於參照位準-x之時序之間,產生時間差a。同樣地,上升脈衝中的下降波形的電壓變成等於參照位準x之時序、與下降脈衝的上升波形的電壓變成等於參照位準-x之時序之間,產生時間差b。
時間差a和時間差b,亦在比較器16所輸出之響應波形中產生。因此,響應特性檢測部20,基於時間差a和時間差b,校正各個脈衝寬度,以使上升脈衝寬度與下降脈衝寬度相等。
當反射波形的上升時間或下降時間,長於驅動器14的輸出波形的上升時間或下降時間的情況,Tr2長於Tr1,Tf2長於Tf1。例如,由於反射波形在相對較長之路徑上傳送,因此波形的鈍化變大,上升時間及下降時間變長。此情況,時間差b大於時間差a。因此,響應特性檢測部20,只要使上升脈衝寬度縮小相當於校正值Z=b-a之時間即可。
然而,驅動器14的輸出特性,根據驅動器而有所不同。因而,當試驗裝置100具有複數個驅動器14、比較器16及響應特性檢測部20時,若對各個驅動器14及比較器16使用相同的校正值,則校正會產生誤差。因此,較佳為,對應於各個驅動器14的輸出特性,來計算出校正值。以下,對響應特性檢測部20計算校正值之方法的詳細情況進行說明。
第5圖係表示與驅動器14的輸出特性對應之校正值的計算方法。當試驗裝置100對響應時間差進行校正時,驅動器14,依序輸出上升波形及下降波形。
響應特性檢測部20,測定自上升波形被比較器16測定到開始,直至上升波形的反射波形被比較器16測定到為止的第1測定時間。又,響應特性檢測部20,測定自下降波形被比較器16測定到,直至下降波形的反射波形被比較器16測定到為止的第2測定時間。然後,響應特性檢測部20,基於第1測定時間和第2測定時間,檢測比較器16對上升波形之響應時間、與對下降波形之響應時間之差。繼而,響應特性檢測部20,基於被輸入比較器16之各個波形及反射波形的斜度,校正響應時間之差。
具體而言,響應特性檢測部20,藉由以下的動作,來校正響應時間之差。首先,響應特性檢測部20,針對驅動器14所輸出之各個波形和各個反射波形,對比較器16依序設定至少2個參照位準。
例如,如第4圖所示,響應特性檢測部20,於上升脈衝中,將參照位準Vref1設定在高位準電壓(本實施形態中,為1 V)的附近,將參照位準Vref2設定在低位準電壓(本實施形態中,為0 V)的附近。響應特性檢測部20,可於下降脈衝中,將參照位準Vref3設定在高位準電壓(本實施形態中,為0 V)的附近,將參照位準Vref4設定在低位準電壓(本實施形態中,為-1 V)的附近。
響應特性檢測部20,測定上升脈衝的上升波形的電壓變成等於參照位準Vref1之時間、及變成等於參照位準Vref2之時間。例如,響應特性檢測部20,首先,將比較器16的臨限值設定為參照位準Vref2。繼而,響應特性檢測部20,檢測比較器16所輸出之邏輯信號的值變成與期待值一致之時序之選通信號A。
繼而,響應特性檢測部20,將比較器16的臨限值設定為參照位準Vref1,並且,檢測比較器16所輸出之邏輯信號的值變成與期待值一致之時序之選通信號B。進而,響應特性檢測部20,計算出選通信號A及選通信號B的時間差Tab。
又,響應特性檢測部20,檢測上升脈衝的下降波形的電壓變成等於參照位準Vref1之時間、及變成等於參照位準Vref2之時間。例如,響應特性檢測部20,在將比較器16的臨限值設定為參照位準Vref1時,檢測比較器16所輸出之邏輯值變成與期待值不一致之時序之選通信號C。
其次,響應特性檢測部20,在將比較器16的臨限值設定為參照位準Vref2時,檢測比較器16所輸出之邏輯值變成與期待值不一致之時序之選通信號D。響應特性檢測部20,計算出選通信號C及選通信號D的時間差Tcd。
響應特性檢測部20,對於下降脈衝,亦同樣地進行測定。具體而言,響應特性檢測部20,在將比較器16的臨限值設定為參照位準Vref3及參照位準Vref4時,檢測比較器16所輸出之邏輯值變成與期待值一致之時序之選通信號E及選通信號F。
又,響應特性檢測部20,在將比較器16的臨限值設定為參照位準Vref3及Vref4時,檢測比較器16所輸出之邏輯值變成與期待值不一致之時序之選通信號G、H。繼而,響應特性檢測部20,於下降波形中,測定Tef,於上升波形中,測定Tgh。
繼而,響應特性檢測部20,基於比較器16的測定結果,計算出被輸入比較器16之各個波形和反射波形的斜度。具體而言,響應特性檢測部20,將參照位準的電壓差,除以測定出來的選通信號間的時間差,藉此,計算出波形的斜度。例如,響應特性檢測部20,可計算出上升脈衝中之上升波形的斜度,為Itr1=(Vref1-Vref2)/Tab。響應特性檢測部20,可計算出上升脈衝中之下降波形的斜度Itr2=(Vref2-Vref1)/Tcd。
同樣地,響應特性檢測部20,可計算出下降脈衝中之下降波形的斜度,為Itf1=(Vref4-Vref3)/Tef。響應特性檢測部20,可計算出下降脈衝中之上升波形的斜度,為Itf2=(Vref3-Vref4)/Tgh。
響應特性檢測部20,基於上升脈衝和下降脈衝的上升波形和下降波形的斜度,計算出時間差a及b。具體而言,當將測定上升脈衝寬度之參照位準設為x、及將測定下降脈衝寬度之參照位準設為-x時,響應特性檢測部20,可計算為a=x/Itr1-(-x)/Itf1。又,響應特性檢測部20,可計算為b=(x-1)/Itr2-(-x+1)/Itf2。響應特性檢測部20,使用基於計算出來的a和b之校正值Z=b-a,對比較器16的上升脈衝寬度和下降脈衝寬度進行校正。
第6圖係表示與驅動器14的輸出特性對應之校正方法。響應特性檢測部20,可將下降脈衝或上升脈衝的任一者的脈衝寬度,加上或減去校正值Z,藉此來校正脈衝寬度。例如,當驅動器14的輸出波形的上升時間,長於下降時間的情況,時間差b大於時間差a。因而,上升脈衝寬度比下降脈衝寬度大Z=b-a。
因此,比較器16,可藉由使下降脈衝寬度增大Z=b-a之校正,而使上升脈衝寬度與下降脈衝寬度相等。例如,比較器16,生成使下降脈衝的上升波形選擇性地延遲Z之延遲信號。此時,不會使該下降脈衝的下降波形受到延遲。
同樣地,當驅動器14的輸出波形的下降時間,長於上升時間的情況,時間差b小於時間差a。因而,上升脈衝寬度,比下降脈衝寬度小Z=a-b。因此,比較器16,可藉由使上升脈衝寬度增大Z=b-a之校正,而使上升脈衝寬度與下降脈衝寬度相等。
又,響應特性檢測部20,可藉由使上升脈衝寬度或下降脈衝寬度縮小Z=b-a,而使上升脈衝寬度與下降脈衝寬度相等。例如,當時間差b大於時間差a時,比較器16,生成使上升脈衝的上升時序延遲Z之延遲信號。藉由以上的校正,無論驅動器14的輸出特性如何,均可使比較器16的上升響應特性及下降響應特性大致相等。
再者,響應特性檢測部20,可將計算斜度時所用之參照位準,設定為上升波形和下降波形的斜度為線性之區間之兩端的電壓,以提高校正精度。例如,將參照位準Vref1,設定為相當於高位準電壓與低位準電壓之電壓差的大致80%之電壓。可將參照位準Vref2,設定為相當於高位準電壓與低位準電壓之電壓差的大致20%之電壓。
第7圖係表示其他實施形態之斜度計算方法。本圖的波形,表示上升脈衝中之上升波形周邊部。比較器16,以特定週期的選通信號的時序,對被輸入比較器16之波形的位準與參照位準進行比較。響應特性檢測部20,以被輸入比較器16之波形的位準與參照位準一致之時序,與選通信號的時序大致一致之方式,來調整參照位準。
具體而言,響應特性檢測部20,一面使參照位準以特定的電壓間隔依序變化,一面監視各個選通信號的時序中,比較器16的輸出值是否與期待值一致。當於任一選通信號的時序中,發生比較器16的輸出值與期待值一致,或者,輸出值與期待值不一致之變化時,響應特性檢測部20,將該參照位準與該選通信號相關聯而記憶。
進而,響應特性檢測部20,一面使參照位準變化,一面於各個選通信號的時序中,監視比較器16的輸出值是否與期待值一致。當於其他的任一選通信號的時序中,發生比較器16的輸出值與期待值一致,或者,輸出值與期待值不一致之變化時,響應特性檢測部20,將該參照位準與該選通信號相關聯而記憶。響應特性檢測部20,基於各個選通信號的時間差與各個參照位準的電壓差,來計算斜度,藉此可提高計算出來的斜度的精度。
例如,於第7圖中,當比較器16的臨限值被設定為參照位準Vref5時,於選通信號A的時序中,比較器16的輸出值與期待值不一致。與此相對,於選通信號B的時序中,比較器16的輸出值與期待值一致。響應特性檢測部20,當使比較器16的臨限值電壓增加至參照位準Vref6時,於選通信號B的時序中,比較器16的輸出值變成與期待值不一致。響應特性檢測部20,將發生比較器16的輸出值變成與期待值不一致之變化之選通信號B的時序與參照位準Vref6相關聯而記憶。
其次,當比較器16的臨限值被設定為參照位準Vref7時,於選通信號C的時序中,比較器16的輸出值與期待值一致。與此相對,於選通信號D的時序中,比較器16的輸出值與期待值不一致。響應特性檢測部20,當使比較器16的臨限值電壓增加至參照位準Vref8時,於選通信號D的時序中,比較器16的輸出值與期待值一致。響應特性檢測部20,將發生比較器16的輸出值與期待值一致之變化之選通信號D的時序與參照位準Vref8相關聯而記憶。
響應特性檢測部20,藉由將參照位準Vref8及參照位準Vref6的電壓差,除以選通信號B及選通信號D的時間差,從而可計算出上升波形的斜度。響應特性檢測部20,於下降波形中,亦可使用同樣的方法。藉由以上的校正,因選通信號的解析度所引起之誤差得到降低,計算出來的斜度的精度得到提高。其結果,響應時間的校正精度得到提高。
第8圖係表示其他實施形態的試驗裝置100的構成。於本圖中,試驗裝置100更具有響應特性調整部24。響應特性調整部24,基於響應特性檢測部20檢測出來的響應時間之差,調整比較器16的響應特性。例如,當比較器16對下降波形之響應時間,長於對上升波形之響應時間的情況,響應特性調整部24,提高比較器16檢測上升波形之臨限值電壓。又,響應特性調整部24,亦可變更與相當於響應時間差之數量之選通信號對應之比較器16中之測定資料的邏輯值。
於以上的實施形態中,對使用電壓波形來校正響應時間之方法進行說明。試驗裝置100,亦可藉由使用電流波形,而進行同樣的校正。
第9圖表示構成其他實施形態的試驗裝置100之電腦1900的硬體構成的一例。電腦1900,藉由程式產品而作為試驗裝置100的至少一部分來發揮功能。例如,電腦1900,可作為響應特性調整部24而發揮功能。
程式產品,包含電腦命令,且被記錄於記錄媒體中,藉由使電腦執行電腦命令,使電腦作為試驗裝置100的至少一部分而發揮功能。本實施形態的電腦1900,具備:CPU周邊部,其具有藉由主控制器2082而相互連接之CPU2000、RAM2020、圖形控制器2075及顯示裝置2080;輸出入部,其具有藉由輸出入控制器2084而連接於主控制器2082之通信介面2030、硬碟驅動器2040及CD-ROM驅動器2060;以及既有輸出入部,其具有連接於輸出入控制器2084之ROM2010、軟碟驅動器2050及輸出入晶片2070。
主控制器2082,連接RAM2020、與以較高之傳輸速率來對RAM2020進行存取之CPU2000及圖形控制器2075。CPU2000,基於ROM2010及RAM2020中所儲存之程式而動作,以進行各部分的控制。圖形控制器2075,獲取CPU2000等在RAM2020內所設之圖框緩衝器上生成之影像資料,並使之顯示於顯示裝置2080上。亦可取而代之,圖形控制器2075於內部包含用於儲存CPU2000等所生成之影像資料之圖框緩衝器。
輸出入控制器2084,連接主控制器2082與相對較高速的輸出入裝置即通信介面2030、硬碟驅動器2040、CD-ROM驅動器2060。通信介面2030,經由網路而與其他裝置進行通信。硬碟驅動器2040,用於儲存電腦1900內的CPU2000所使用之程式及資料。CD-ROM驅動器2060,自CD-ROM2095讀取程式或資料,並經由RAM2020而提供給硬碟驅動器2040。
又,於輸出入控制器2084上,連接有ROM2010、軟碟驅動器2050及輸出入晶片2070之相對較低速的輸出入裝置。ROM2010,用於儲存電腦1900啟動時所執行之啟動程式及/或依存於電腦1900的硬體之程式等。軟碟驅動器2050,自軟碟2090讀取程式或資料,並經由RAM2020而提供給硬碟驅動器2040。輸出入晶片2070,將軟碟驅動器2050連接至輸出入控制器2084,並且經由例如平行埠、串列埠、鍵盤埠、滑鼠埠等而將各種輸出入裝置連接至輸出入控制器2084。
經由RAM2020而提供給硬碟驅動器2040之程式,被儲存於軟碟2090、CD-ROM2095或IC卡等記錄媒體中而由利用者所提供。程式,自記錄媒體被讀出,並經由RAM2020而安裝至電腦1900內的硬碟驅動器2040中,並於CPU2000中被執行。
被安裝於電腦1900中,使電腦1900作為試驗裝置100發揮功能之程式,係使電腦1900作為響應特性檢測模組而發揮功能,該響應特性檢測模組,在將傳送線路的被試驗元件側的端部終止於特定電位之狀態下,使上升波形及下降波形自驅動器依序輸出,並基於比較器中之各個波形及各個反射波形的測定結果,檢測比較器對上升波形之響應時間與對下降波形之響應時間之差,並使響應特性檢測模組,基於比較器中之各個波形和各個反射波形的測定結果,計算出驅動器之上升波形的輸出特性與下降波形的輸出特性之差,並基於輸出特性之差,校正比較器中之響應時間之差。該等程式或模組,在CPU2000等中發揮作用,使電腦1900作為試驗裝置100分別發揮功能。
該等程式中記述之資訊處理,被讀入電腦1900,藉此,作為軟體與上述之各種硬體資源協同動作之具體機構即響應特性檢測部20而發揮功能。並且,藉由該等具體機構,實現與本實施形態的電腦1900的使用目的對應之資訊的運算或加工,藉此來構築與使用目的對應之特有的試驗裝置100。
作為一例,當在電腦1900與外部的裝置等之間進行通信時,CPU2000,執行被讀取至RAM2020上之通信程式,並基於通信程式中記述之處理內容,對通信介面2030指示通信處理。通信介面2030,接收CPU2000的控制,讀出RAM2020、硬碟驅動器2040、軟碟2090或CD-ROM2095等記憶裝置上所設之發送緩衝器區域等中記憶之發送資料,並發送至網路,或者,將自網路所接收之接收資料,寫入記憶裝置上所設之接收緩衝器區域等。如此,通信介面2030,既可藉由直接記憶體存取(direct memory access,DMA)方式,而在記憶裝置之間傳輸收發資料,亦可取而代之,CPU2000自傳輸源的記憶裝置或通信介面2030讀出資料,將資料寫入傳輸目的之通信介面2030或記憶裝置,藉此來傳輸收發資料。
又,CPU2000,自硬碟驅動器2040、CD-ROM驅動器2060(CD-ROM2095)、軟碟驅動器2050(軟碟2090)等外部記憶裝置中儲存之檔案或資料庫等之中,將全部或必要的部分,藉由DMA傳輸等而讀入RAM2020,並對RAM2020上的資料進行各種處理。繼而,CPU2000,將已結束處理之資料,藉由DMA傳輸等,而回寫至外部記憶裝置。
於如此之處理中,RAM2020被設成用於暫時保持外部記憶裝置的內容,因此,本實施形態中,將RAM2020和外部記憶裝置等總稱為記憶體、記憶部或記憶裝置等。本實施形態中的各種程式、資料、表格、資料庫等各種資訊,被儲存於此種記憶裝置上,成為資訊處理的對象。再者,CPU2000,亦可將RAM2020的一部分保持於快取記憶體中,以在快取記憶體上進行讀寫。於如此之形態中,快取記憶體亦承擔RAM2020的功能的一部分,因此,於本實施形態中,除了區別表示之情況以外,快取記憶體亦被包含於RAM2020、記憶體及/或記憶裝置中。
又,CPU2000,對於自RAM2020所讀出之資料,進行由程式的命令列所指定之、包括本實施形態中所記載之各種運算、資訊的加工、條件判斷、資訊的檢索/置換等各種處理,並回寫至RAM2020。例如,CPU2000,在進行條件判斷時,將本實施形態中所示之各種變數與其他變數或定數進行比較,判斷是否滿足較大、較小、以上、以下、相等等條件,當條件成立時(或不成立時),分支為不同的命令列,或者調出次常式。
又,CPU2000,可檢索記憶裝置內的檔案或資料庫等中儲存之資訊。例如,當相對於第1屬性的屬性值而分別關聯有第2屬性的屬性值之複數個項目被儲存於記憶裝置中時,CPU2000,自記憶裝置中儲存之複數個項目之中,檢測與第1屬性的屬性值所指定之條件一致之項目,並讀出該項目中儲存之第2屬性的屬性值,藉此可獲得與滿足特定條件之第1屬性相關聯之第2屬性的屬性值。
以上所示之程式或模組,亦可被儲存於外部的記錄媒體中。作為記錄媒體,除了軟碟2090、CD-ROM2095以外,還可使用DVD或CD等光學記錄媒體、MO等光磁記錄媒體、磁帶媒體、IC卡等半導體記憶體等。又,亦可將連接於專用通信網路或網際網路之伺服器系統中所設之硬碟或RAM等記憶裝置用作記錄媒體,並經由網路,將程式提供給電腦1900。
以上,利用實施形態說明瞭本發明,但本發明之技術範圍並不限定於上述實施形態所記載之範圍內。熟悉本技術者明白可對上述實施形態施加各種變更或改良。由申請專利範圍之記載可知該施加有各種變更或改良之形態亦可包含於本發明之技術範圍內。
應留意的是,對於申請專利範圍、說明書以及圖式中所示之裝置、系統、程式以及方法中之動作、流程、步驟以及階段等各處理之執行順序,只要未特別明示為「更前」、「之前」等,且只要未將前處理之輸出用於後處理中,則可按任意順序實現。關於申請專利範圍、說明書以及圖示中之動作流程,為方便起見而使用「首先,」、「然後,」等進行說明,但並非意味著必須按該順序實施。
由上述說明可明白,若根據本發明的一實施形態,可實現一種校正比較器中之響應時間之差之試驗裝置、校準方法以及程式。
12...信號生成部
14...驅動器
16...比較器
18...判定部
20...響應特性檢測部
22...信號端子
24...響應特性調整部
30...傳送線路
100...試驗裝置
1900...電腦
2000...CPU
2010...ROM
2020...RAM
2030...通信介面
2040...硬碟驅動器
2050...軟碟驅動器
2060...CD-ROM驅動器
2070...輸出入晶片
2075...圖形控制器
2080...顯示裝置
2082...主控制器
2084...輸出入控制器
2090...軟碟
2095...CD-ROM
S202、S204、S206、S208...步驟
第1圖係表示關於本實施形態之試驗裝置100的構成。
第2圖係表示試驗裝置100的動作流程圖。
第3圖係表示相對於驅動器14所輸出之波形,對比較器16的輸入波形和比較器16的響應波形。
第4圖係表示驅動器14的輸出特性在上升波形和下降波形中不同時,被輸入比較器16之波形。
第5圖係表示與驅動器14的輸出特性對應之校正值的計算方法。
第6圖係表示與驅動器14的輸出特性對應之校正方法。
第7圖係表示關於其他實施形態之斜度計算方法。
第8圖係表示關於其他實施形態之試驗裝置100的構成。
第9圖係表示關於構成其他實施形態之試驗裝置100之電腦1900的硬體構成的一例。
12...信號生成部
14...驅動器
16...比較器
18...判定部
20...響應特性檢測部
22...信號端子
30...傳送線路
100...試驗裝置

Claims (8)

  1. 一種試驗裝置,用於試驗被試驗元件,其具備:驅動器,其向應連接於上述被試驗元件之傳送線路輸出信號;比較器,其對在上述傳送線路中傳送之信號的位準與所設定之參照位準進行比較;判定部,其基於上述比較器中之上述被試驗元件的響應信號的測定結果,判定上述被試驗元件的良否;以及響應特性檢測部,其在將上述傳送線路的上述被試驗元件側的端部終止於預定電位之狀態下,使上升波形和下降波形自上述驅動器依序輸出,並基於上述比較器中之各個波形和各個反射波形的測定結果,檢測上述比較器對上升波形之響應時間與對下降波形之響應時間之差;而且,上述響應特性檢測部,基於上述比較器的上述測定結果,計算出被輸入至上述比較器之上述波形的上升波形和下降波形、以及上述反射波形的上升波形和下降波形的斜度,基於上述斜度,計算出上述驅動器之上述上升波形的輸出特性與上述下降波形的輸出特性之差,並基於上述輸出特性之差,對上述比較器中之響應時間之差進行校正。
  2. 如申請專利範圍第1項所述之試驗裝置,其中,當檢測上述比較器對上升波形之響應時間與對下降波形之響應時間之差時,上述傳送線路的上述被試驗元件側的端部被 接地。
  3. 如申請專利範圍第2項所述之試驗裝置,其中上述響應特性檢測部,針對上述驅動器所輸出之各個波形和各個反射波形,對上述比較器依序設定至少2個上述參照位準。
  4. 如申請專利範圍第3項所述之試驗裝置,其中上述響應特性檢測部,基於第1測定時間和第2測定時間,來檢測上述比較器對上升波形之響應時間與對下降波形之響應時間之差,該第1測定時間是自上述上升波形被上述比較器測定到開始,直至上述上升波形的反射波形被上述比較器測定到為止的時間,而該第2測定時間是自上述下降波形被上述比較器測定到開始,直至上述下降波形的反射波形被上述比較器測定到為止的時間,並且,基於被輸入上述比較器之各個上述波形和上述反射波形的斜度,對上述響應時間之差進行校正。
  5. 如申請專利範圍第4項所述之試驗裝置,其中更具備響應特性調整部,其基於上述響應特性檢測部所檢測出來的上述響應時間之差,來調整上述比較器的響應特性。
  6. 如申請專利範圍第4項或第5項所述之試驗裝置,其中上述比較器,以預定週期的選通信號的時序,對被輸入上述比較器之波形的位準與上述參照位準進行比較; 上述響應特性檢測部,調整上述參照位準,使被輸入上述比較器之波形的位準與上述參照位準一致之時序,與上述選通信號的時序大致一致。
  7. 一種校準方法,其對用於試驗被試驗元件之試驗裝置進行校準,上述試驗裝置包括:驅動器,其向應連接於上述被試驗元件之傳送線路輸出信號;比較器,其對在上述傳送線路中傳送之信號的位準與所設定之參照位準進行比較;以及判定部,其基於上述比較器中之上述被試驗元件的響應信號的測定結果,判定上述被試驗元件的良否;並且,當在將上述傳送線路的上述被試驗元件側的端部終止於預定電位之狀態下,使上升波形和下降波形自上述驅動器依序輸出,並基於上述比較器中之各個波形和各個反射波形的測定結果,檢測上述比較器對上升波形之響應時間與對下降波形之響應時間之差時,上述校準方法,基於上述比較器的上述測定結果,計算出被輸入至上述比較器之上述波形的上升波形和下降波形、以及上述反射波形的上升波形和下降波形的斜度,基於上述斜度,計算出上述驅動器之上述上升波形的輸出特性與上述下降波形的輸出特性之差,並基於上述輸出特性之差,對上述比較器中之響應時間之差進行校正。
  8. 一種電腦可讀取記錄媒體,記憶使電腦作為用於對被試驗元件之試驗裝置進行校準之校準裝置而發揮功能之程式,上述試驗裝置包括:驅動器,其向應連接於上述被試驗元件之傳送線路輸出信號;比較器,其對在上述傳送線路中傳送之信號的位準與所設定之參照位準進行比較;以及判定部,其基於上述比較器中之上述被試驗元件的響應信號的測定結果,判定上述被試驗元件的良否;並且,上述程式產品,使上述電腦作為響應特性檢測部而發揮功能,該響應特性檢測部,在將上述傳送線路的上述被試驗元件側的端部終止於預定電位之狀態下,使上升波形和下降波形自上述驅動器依序輸出,並基於上述比較器中之各個波形和各個反射波形的測定結果,檢測上述比較器對上升波形之響應時間與對下降波形之響應時間之差,並且,使上述響應特性檢測部,基於上述比較器的上述測定結果,計算出被輸入至上述比較器之上述波形的上升波形和下降波形、以及上述反射波形的上升波形和下降波形的斜度,基於上述斜度,計算出上述驅動器之上述上升波形的輸出特性與上述下降波形的輸出特性之差,並基於上述輸出特性之差,對上述比較器中之響應時間之差進行校正。
TW099108788A 2009-03-24 2010-03-24 Test equipment, calibration methods and program products TWI416152B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/409,512 US8067943B2 (en) 2009-03-24 2009-03-24 Test apparatus, calibration method, program, and recording medium

Publications (2)

Publication Number Publication Date
TW201109703A TW201109703A (en) 2011-03-16
TWI416152B true TWI416152B (zh) 2013-11-21

Family

ID=42780544

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099108788A TWI416152B (zh) 2009-03-24 2010-03-24 Test equipment, calibration methods and program products

Country Status (4)

Country Link
US (1) US8067943B2 (zh)
JP (1) JP5274648B2 (zh)
TW (1) TWI416152B (zh)
WO (1) WO2010109847A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2009031404A1 (ja) * 2007-09-04 2010-12-09 株式会社アドバンテスト 伝送回路、送信器、受信器、および、試験装置
EP2887079A1 (en) * 2013-12-20 2015-06-24 Electrolux Appliances Aktiebolag Electronic system and method for testing capacitive circuit lines

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417682B1 (en) * 1998-05-19 2002-07-09 Advantest Corporation Semiconductor device testing apparatus and its calibration method
CN1516812A (zh) * 2001-07-17 2004-07-28 爱德万测试株式会社 输入输出电路及测试装置
JP2004264046A (ja) * 2003-02-04 2004-09-24 Advantest Corp 検出装置、検出方法、及びプログラム
TW200702729A (en) * 2005-01-05 2007-01-16 Fyre Storm Inc Low power method of monitoring and of responsively initiating higher powered intelligent response to detected change of condition
TW200827746A (en) * 2006-10-25 2008-07-01 Advantest Corp Test device, driver comparator chip, response measure device, calibration method and calibration device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3672136B2 (ja) * 1996-10-04 2005-07-13 株式会社アドバンテスト Ic試験装置
JP3569154B2 (ja) 1998-05-19 2004-09-22 株式会社アドバンテスト 半導体デバイス試験装置及びそのキャリブレーション方法
JP4820560B2 (ja) * 2005-03-07 2011-11-24 株式会社アドバンテスト 試験装置、試験方法、電子デバイスの生産方法、試験シミュレータ、及び試験シミュレーション方法
KR101003335B1 (ko) * 2005-10-12 2010-12-23 가부시키가이샤 어드밴티스트 시험 장치, 핀 일렉트로닉스 카드, 전기 기기, 및 스위치
US7502980B2 (en) * 2006-08-24 2009-03-10 Advantest Corporation Signal generator, test apparatus, and circuit device
DE112008001841T5 (de) * 2007-07-13 2010-06-17 Advantest Corporation Prüfvorrichtung und Übertragungsvorrichtung
WO2009093293A1 (ja) * 2008-01-23 2009-07-30 Advantest Corporation 試験装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417682B1 (en) * 1998-05-19 2002-07-09 Advantest Corporation Semiconductor device testing apparatus and its calibration method
CN1516812A (zh) * 2001-07-17 2004-07-28 爱德万测试株式会社 输入输出电路及测试装置
JP2004264046A (ja) * 2003-02-04 2004-09-24 Advantest Corp 検出装置、検出方法、及びプログラム
TW200702729A (en) * 2005-01-05 2007-01-16 Fyre Storm Inc Low power method of monitoring and of responsively initiating higher powered intelligent response to detected change of condition
TW200827746A (en) * 2006-10-25 2008-07-01 Advantest Corp Test device, driver comparator chip, response measure device, calibration method and calibration device

Also Published As

Publication number Publication date
US20100244852A1 (en) 2010-09-30
JP5274648B2 (ja) 2013-08-28
US8067943B2 (en) 2011-11-29
JPWO2010109847A1 (ja) 2012-09-27
TW201109703A (en) 2011-03-16
WO2010109847A1 (ja) 2010-09-30

Similar Documents

Publication Publication Date Title
TW548421B (en) ATE timing measurement unit and method
KR101099858B1 (ko) 시간-도메인-반사 응답-정보를 획득하는 장치, 시간-도메인-반사 응답-정보 획득 방법 및 컴퓨터 판독 가능한 기록 매체
US8902681B2 (en) Setting a reference voltage in a memory controller trained to a memory device
KR20070065211A (ko) 시험 장치, 조정 장치, 조정 방법, 및 조정 프로그램을기록한 기록 매체
US20090243638A1 (en) Receiver for recovering and retiming electromagnetically coupled data
US7532994B2 (en) Test apparatus, test method, electronic device manufacturing method, test simulator and test simulation method
WO2008050607A1 (fr) Testeur, puce de comparateur de pilote, dispositif de mesure de réponse, procédé d'étalonnage et dispositif d'étalonnage
TWI416152B (zh) Test equipment, calibration methods and program products
US7640127B2 (en) Detection apparatus, detection method, and program
JP2009250803A (ja) 試験装置、測定装置、プログラム、試験方法、および測定方法
US7987062B2 (en) Delay circuit, test apparatus, storage medium semiconductor chip, initializing circuit and initializing method
US20110130989A1 (en) System and method for identifying a peripheral component interconnect express signal
US8312327B2 (en) Correcting apparatus, PDF measurement apparatus, jitter measurement apparatus, jitter separation apparatus, electric device, correcting method, program, and recording medium
US8290729B2 (en) Low voltage differential signaling timing test system and method
WO2007122990A1 (ja) 信号出力装置、信号検出装置、試験装置、電子デバイスおよびプログラム
JP5481272B2 (ja) 測定方法
US7092827B2 (en) Edge placement accuracy of signals generated by test equipment
US7971107B2 (en) Calculation apparatus, calculation method, program, recording medium, test system and electronic device
JP2000292565A (ja) 伝送線路伝搬遅延時間測定装置及び方法
JPH04242180A (ja) 集積回路のac特性測定装置
JP2002323539A (ja) 半導体試験装置とその補正方法
JPH0519018A (ja) 半導体測定回路
WO2010095167A1 (ja) 試験装置、校正方法およびプログラム
JPH0755882A (ja) Ic試験装置
JP2007108039A (ja) サンプリング制御装置、方法、プログラムおよび記録媒体

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees