JPH04242180A - 集積回路のａｃ特性測定装置 - Google Patents
集積回路のａｃ特性測定装置Info
- Publication number
- JPH04242180A JPH04242180A JP3003523A JP352391A JPH04242180A JP H04242180 A JPH04242180 A JP H04242180A JP 3003523 A JP3003523 A JP 3003523A JP 352391 A JP352391 A JP 352391A JP H04242180 A JPH04242180 A JP H04242180A
- Authority
- JP
- Japan
- Prior art keywords
- time
- integrated circuit
- data
- delay
- expected value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000005259 measurement Methods 0.000 title abstract description 11
- 230000007423 decrease Effects 0.000 claims abstract description 16
- 230000001934 delay Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 238000013142 basic testing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は集積回路のＡＣ特性測定
装置に係わり、特に集積回路のセットアップ時間やホ−
ルド時間を自動的に測定する集積回路のＡＣ特性測定装
置に関する。
装置に係わり、特に集積回路のセットアップ時間やホ−
ルド時間を自動的に測定する集積回路のＡＣ特性測定装
置に関する。
【０００２】一般に集積回路の試験評価法で基礎となる
ものは、ＤＣ特性試験やＡＣ特性試験（ＡＣ ｃｈａｒ
ａｃｔｅｒｉｓｔｉｃ ｔｅｓｔ） である。ＡＣ特性
試験は、伝播遅延時間、出力波形の遷移時間、セットア
ップ時間、ホ−ルド時間、最小クロックパルス幅、最大
クロック周波数の測定など集積回路の動作特性を測定す
るものである。
ものは、ＤＣ特性試験やＡＣ特性試験（ＡＣ ｃｈａｒ
ａｃｔｅｒｉｓｔｉｃ ｔｅｓｔ） である。ＡＣ特性
試験は、伝播遅延時間、出力波形の遷移時間、セットア
ップ時間、ホ−ルド時間、最小クロックパルス幅、最大
クロック周波数の測定など集積回路の動作特性を測定す
るものである。
【０００３】
【従来の技術】集積回路内部にはいくつかのラッチ回路
が設けられており、データの１クロック内の遅延はこれ
らラッチ回路でラッチすることによりを吸収（リセット
）される。かかる集積回路では、例えばクロックの立上
りでデータをラッチするものとすると、クロックの立上
り時点（ラッチ時点）の前後にセットアップ時間とホ−
ルド時間が定められ、該セットアップ時間からホ−ルド
時間の範囲内でデータが”１”から”０”に、あるいは
”０”から”１”に変化するとデータを正しくラッチで
きなくなる。
が設けられており、データの１クロック内の遅延はこれ
らラッチ回路でラッチすることによりを吸収（リセット
）される。かかる集積回路では、例えばクロックの立上
りでデータをラッチするものとすると、クロックの立上
り時点（ラッチ時点）の前後にセットアップ時間とホ−
ルド時間が定められ、該セットアップ時間からホ−ルド
時間の範囲内でデータが”１”から”０”に、あるいは
”０”から”１”に変化するとデータを正しくラッチで
きなくなる。
【０００４】図５はかかるセットアップ時間とホ−ルド
時間を説明する説明図であり、クロックＣＬＫの立上り
でデータＤ０をラッチするものとすると、（ａ）に示す
ようにクロックＣＬＫの立上りがデータＤ０の中央に存
在すると確実にラッチできる。しかし、データＤ０が（
ｂ）に示すように遅延してゆくとデータＤ０の発生時刻
とクロック立上り時刻が接近しすぎて正しくラッチがで
きなくなる。この正しくラッチできなくなる時間幅Ｔｓ
がセットアップ時間である。
時間を説明する説明図であり、クロックＣＬＫの立上り
でデータＤ０をラッチするものとすると、（ａ）に示す
ようにクロックＣＬＫの立上りがデータＤ０の中央に存
在すると確実にラッチできる。しかし、データＤ０が（
ｂ）に示すように遅延してゆくとデータＤ０の発生時刻
とクロック立上り時刻が接近しすぎて正しくラッチがで
きなくなる。この正しくラッチできなくなる時間幅Ｔｓ
がセットアップ時間である。
【０００５】又、データＤ０が（ｃ）に示すように、（
ａ）より進むとデータＤ０の消失時刻とクロック立上り
時刻が接近しすぎて正しくラッチができなくなる。この
正しくラッチできなくなる時間幅Ｔｈがホ−ルド時間で
ある。
ａ）より進むとデータＤ０の消失時刻とクロック立上り
時刻が接近しすぎて正しくラッチができなくなる。この
正しくラッチできなくなる時間幅Ｔｈがホ−ルド時間で
ある。
【０００６】集積回路ではセットアップ時間やホ−ルド
時間は所定の時間幅以内になっていることが必要であり
、ユ−ザの立場からは規定されているセットアップ時間
やホ−ルド時間を考慮して集積回路を使用する必要があ
る。このため、集積回路を設計する毎にセットアップ時
間やホ−ルド時間を測定しなくてはならない。
時間は所定の時間幅以内になっていることが必要であり
、ユ−ザの立場からは規定されているセットアップ時間
やホ−ルド時間を考慮して集積回路を使用する必要があ
る。このため、集積回路を設計する毎にセットアップ時
間やホ−ルド時間を測定しなくてはならない。
【０００７】しかし、従来の測定装置ではオペレ−タが
マニュアル操作でセットアップ時間やホ−ルド時間を測
定するものであった。
マニュアル操作でセットアップ時間やホ−ルド時間を測
定するものであった。
【０００８】
【発明が解決しようとする課題】このため、従来方法で
は集積回路を１つ開発する毎にマニュアルで測定しなけ
ればならず、非常に面倒であり、しかも時間がかかる問
題があった。特に、電圧を変動させて測定したり、温度
を変えて測定する場合には、ますます煩雑となり、相当
の時間を必要とする問題があった。
は集積回路を１つ開発する毎にマニュアルで測定しなけ
ればならず、非常に面倒であり、しかも時間がかかる問
題があった。特に、電圧を変動させて測定したり、温度
を変えて測定する場合には、ますます煩雑となり、相当
の時間を必要とする問題があった。
【０００９】以上から本発明の目的は、自動的にセット
アップ時間やホ−ルド時間を測定することができる集積
回路のＡＣ測定装置を提供することである。
アップ時間やホ−ルド時間を測定することができる集積
回路のＡＣ測定装置を提供することである。
【００１０】
【課題を解決するための手段】図１は本発明の原理図で
ある。１１は集積回路（ＬＳＩ）、１２は集積回路へ入
力するためのデータを発生する入力データ発生部、１３
は入力データを集積回路へ入力した時、集積回路から出
力されるべきデータの期待値を記憶する期待値記憶部、
１４は入力データを遅延させて集積回路へ入力する遅延
回路、１５は遅延回路におけるデータ遅延時間を増減す
る遅延時間制御部、１６は集積回路からの実際の出力デ
ータと期待値を比較する比較部、１７はセットアップ時
間やホ−ルド時間を算出するＡＣ特性算出部である。
ある。１１は集積回路（ＬＳＩ）、１２は集積回路へ入
力するためのデータを発生する入力データ発生部、１３
は入力データを集積回路へ入力した時、集積回路から出
力されるべきデータの期待値を記憶する期待値記憶部、
１４は入力データを遅延させて集積回路へ入力する遅延
回路、１５は遅延回路におけるデータ遅延時間を増減す
る遅延時間制御部、１６は集積回路からの実際の出力デ
ータと期待値を比較する比較部、１７はセットアップ時
間やホ−ルド時間を算出するＡＣ特性算出部である。
【００１１】
【作用】集積回路１１に所定のデータを入力した時、該
集積回路から出力されるデータの期待値を期待値記憶部
１３に記憶しておく。そして、セットアップ時間やホ−
ルド時間の測定に際して、入力データ発生部１２より所
定のデータを発生する。遅延時間制御部１５は集積回路
の実際の出力データと期待値とが一致しなくなるまで入
力データの遅延時間を増加あるいは減少し、ＡＣ特性算
出部１７は一致しなくなった時の遅延時間Ｔｄに基づい
てセットアップ時間Ｔｓあるいはホ−ルド時間Ｔｈを測
定する。
集積回路から出力されるデータの期待値を期待値記憶部
１３に記憶しておく。そして、セットアップ時間やホ−
ルド時間の測定に際して、入力データ発生部１２より所
定のデータを発生する。遅延時間制御部１５は集積回路
の実際の出力データと期待値とが一致しなくなるまで入
力データの遅延時間を増加あるいは減少し、ＡＣ特性算
出部１７は一致しなくなった時の遅延時間Ｔｄに基づい
てセットアップ時間Ｔｓあるいはホ−ルド時間Ｔｈを測
定する。
【００１２】このように、遅延時間を自動的に増減させ
ると共に、出力データと期待値の一致／不一致検出を自
動的に行い、一致しなくなる遅延時間を求めてセットア
ップ時間やホ−ルド時間を自動的に測定するようにした
から、測定が非常に簡単になり、しかも短時間で行うこ
とができる。
ると共に、出力データと期待値の一致／不一致検出を自
動的に行い、一致しなくなる遅延時間を求めてセットア
ップ時間やホ−ルド時間を自動的に測定するようにした
から、測定が非常に簡単になり、しかも短時間で行うこ
とができる。
【００１３】
【実施例】全体の構成
図２は本発明の一実施例であるＡＣ測定装置の構成図で
あり、図１と同一部分には同一符号を付している。
あり、図１と同一部分には同一符号を付している。
【００１４】図中、１１は集積回路（ＬＳＩ）、１２は
集積回路へ入力するためのデータを発生する入力データ
発生部で、設定された入力データを記憶する書替可能な
メモリ１２ａや入力データ読み出し回路等を含んでいる
。１３は前記入力データを集積回路へ入力した時、集積
回路から出力されるべきデータの期待値を記憶する期待
値記憶部、１４は入力データを遅延させて集積回路へ入
力する遅延回路、１５は遅延時間制御部であり、遅延回
路１４におけるデータ遅延時間を増減するカウンタ構成
の遅延時間増減部１５ａや一致しなくなった時の遅延時
間Ｔｄを記憶して出力するラッチ部１５ｂを有している
。
集積回路へ入力するためのデータを発生する入力データ
発生部で、設定された入力データを記憶する書替可能な
メモリ１２ａや入力データ読み出し回路等を含んでいる
。１３は前記入力データを集積回路へ入力した時、集積
回路から出力されるべきデータの期待値を記憶する期待
値記憶部、１４は入力データを遅延させて集積回路へ入
力する遅延回路、１５は遅延時間制御部であり、遅延回
路１４におけるデータ遅延時間を増減するカウンタ構成
の遅延時間増減部１５ａや一致しなくなった時の遅延時
間Ｔｄを記憶して出力するラッチ部１５ｂを有している
。
【００１５】１６は集積回路１１からの実際の出力デー
タと期待値記憶部１３に記憶されている期待値を比較す
る比較部、１８は入力データをメモリ１２ａにセットし
たり、期待値を期待値記憶部１３にセットしたり、一致
しなくなった遅延時間Ｔｄを用いてセットアップ時間Ｔ
ｓやホ−ルド時間Ｔｈを求めたり、その他の処理を行う
キ−ボ−ド、ディスプレイ、プロセッサを備えた端末装
置（制御装置）である。
タと期待値記憶部１３に記憶されている期待値を比較す
る比較部、１８は入力データをメモリ１２ａにセットし
たり、期待値を期待値記憶部１３にセットしたり、一致
しなくなった遅延時間Ｔｄを用いてセットアップ時間Ｔ
ｓやホ−ルド時間Ｔｈを求めたり、その他の処理を行う
キ−ボ−ド、ディスプレイ、プロセッサを備えた端末装
置（制御装置）である。
【００１６】全体の動作
（ａ） セットアップ時間の測定
セットアップ時間Ｔｓの測定に際しては、端末装置１８
より遅延時間増減部１５ａに最小遅延時間Ｔｍｉｎを入
力し、遅延時間増減部１５ａをして該最小遅延時間から
入力データの遅延を増大させる。すなわち、まず入力デ
ータを遅延回路１４でＴｍｉｎだけ遅延させて集積回路
１１に入力し、集積回路１１からの出力データと期待値
を比較部１６で比較する。出力データと期待値が一致し
ている場合には、遅延時間増減部１５ａは遅延時間を所
定時間Δｔ（１〜２ナノ秒）だけＴｍｉｎより増加し、
以後入力データを該時間だけ遅延させて同様な制御を行
う。この結果、データＤ０は図３（ａ）に示す最小遅延
状態から、図３（ｂ）に示すように遅延時間が増大して
行く。
より遅延時間増減部１５ａに最小遅延時間Ｔｍｉｎを入
力し、遅延時間増減部１５ａをして該最小遅延時間から
入力データの遅延を増大させる。すなわち、まず入力デ
ータを遅延回路１４でＴｍｉｎだけ遅延させて集積回路
１１に入力し、集積回路１１からの出力データと期待値
を比較部１６で比較する。出力データと期待値が一致し
ている場合には、遅延時間増減部１５ａは遅延時間を所
定時間Δｔ（１〜２ナノ秒）だけＴｍｉｎより増加し、
以後入力データを該時間だけ遅延させて同様な制御を行
う。この結果、データＤ０は図３（ａ）に示す最小遅延
状態から、図３（ｂ）に示すように遅延時間が増大して
行く。
【００１７】そして、出力データと期待値が一致しなく
なれば、比較回路１６より不一致信号＊ＣＯＩが出力さ
れる。これにより、遅延時間増減部１５ａは遅延時間の
増減制御を中止し、またラッチ回路１５ｂはその時の遅
延時間Ｔｄを記憶し、端末装置１８に出力する。端末装
置１８は遅延時間ＴｄよりΔｔ前の遅延時間を用いてセ
ットアップ時間Ｔｓを求め表示部に表示する。尚、端末
装置１８でセットアップ時間Ｔｓが集積回路に規定され
ている時間範囲であるか判断して表示するように構成し
てもよい。
なれば、比較回路１６より不一致信号＊ＣＯＩが出力さ
れる。これにより、遅延時間増減部１５ａは遅延時間の
増減制御を中止し、またラッチ回路１５ｂはその時の遅
延時間Ｔｄを記憶し、端末装置１８に出力する。端末装
置１８は遅延時間ＴｄよりΔｔ前の遅延時間を用いてセ
ットアップ時間Ｔｓを求め表示部に表示する。尚、端末
装置１８でセットアップ時間Ｔｓが集積回路に規定され
ている時間範囲であるか判断して表示するように構成し
てもよい。
【００１８】（ｂ） ホ−ルド時間の測定ホ−ルド時間
Ｔｈの測定に際しては、端末装置１８より遅延時間増減
部１５ａに最大遅延時間Ｔｍａｘを入力し、遅延時間増
減部１５ａをして該最大遅延時間から入力データの遅延
を減少させる。すなわち、まず入力データを遅延回路１
４でＴｍａｘだけ遅延させて集積回路１１に入力し、集
積回路１１からの出力データと期待値を比較部１６で比
較する。出力データと期待値が一致している場合には、
遅延時間増減部１５ａは遅延時間を所定時間Δｔ（１〜
２ナノ秒）だけＴｍａｘより減少し、以後入力データを
該時間だけ遅延させて同様な制御を行う。
Ｔｈの測定に際しては、端末装置１８より遅延時間増減
部１５ａに最大遅延時間Ｔｍａｘを入力し、遅延時間増
減部１５ａをして該最大遅延時間から入力データの遅延
を減少させる。すなわち、まず入力データを遅延回路１
４でＴｍａｘだけ遅延させて集積回路１１に入力し、集
積回路１１からの出力データと期待値を比較部１６で比
較する。出力データと期待値が一致している場合には、
遅延時間増減部１５ａは遅延時間を所定時間Δｔ（１〜
２ナノ秒）だけＴｍａｘより減少し、以後入力データを
該時間だけ遅延させて同様な制御を行う。
【００１９】この結果、データＤ０は図４（ａ）に示す
最大遅延状態から、図４（ｂ）に示すように遅延時間が
減少して行く。
最大遅延状態から、図４（ｂ）に示すように遅延時間が
減少して行く。
【００２０】そして、出力データと期待値が一致しなく
なれば、比較回路１６より不一致信号＊ＣＯＩが出力さ
れる。これにより、遅延時間増減部１５ａは遅延時間の
増減制御を中止し、またラッチ回路１５ｂはその時の遅
延時間Ｔｄを記憶し、端末装置１８に出力する。端末装
置１８は遅延時間ＴｄよりΔｔ前の遅延時間を用いてホ
−ルド時間Ｔｈを求め、表示部に表示する。尚、端末装
置１８でホ−ルド時間Ｔｈが集積回路に規定されている
時間範囲であるか判断して表示するように構成してもよ
い。
なれば、比較回路１６より不一致信号＊ＣＯＩが出力さ
れる。これにより、遅延時間増減部１５ａは遅延時間の
増減制御を中止し、またラッチ回路１５ｂはその時の遅
延時間Ｔｄを記憶し、端末装置１８に出力する。端末装
置１８は遅延時間ＴｄよりΔｔ前の遅延時間を用いてホ
−ルド時間Ｔｈを求め、表示部に表示する。尚、端末装
置１８でホ−ルド時間Ｔｈが集積回路に規定されている
時間範囲であるか判断して表示するように構成してもよ
い。
【００２１】以上、本発明を実施例により説明したが、
本発明は請求の範囲に記載した本発明の主旨に従い種々
の変形が可能であり、本発明はこれらを排除するもので
はない。
本発明は請求の範囲に記載した本発明の主旨に従い種々
の変形が可能であり、本発明はこれらを排除するもので
はない。
【００２２】
【発明の効果】以上本発明によれば、遅延時間を自動的
に増減させると共に、出力データと期待値の一致／不一
致検出を自動的に行い、一致しなくなる遅延時間を求め
てセットアップ時間やホ−ルド時間を自動的に測定する
ようにしたから、測定が非常に簡単になり、しかも短時
間で行うことができるようになった。
に増減させると共に、出力データと期待値の一致／不一
致検出を自動的に行い、一致しなくなる遅延時間を求め
てセットアップ時間やホ−ルド時間を自動的に測定する
ようにしたから、測定が非常に簡単になり、しかも短時
間で行うことができるようになった。
【図１】図１は本発明の原理図である。
【図２】図２は本発明の一実施例構成図である。
【図３】図３はセットアップ時間測定の説明図である。
【図４】図４はホ−ルド時間測定の説明図である。
【図５】図５はセットアップ時間とホ−ルド時間を説明
する説明図である。
する説明図である。
１１・・集積回路
１２・・入力データ発生部
１３・・期待値記憶部
１４・・遅延回路
１５・・遅延時間制御部
１６・・比較部
１７・・ＡＣ特性算出部
Claims (1)
- 【請求項１】 集積回路のセットアップ時間やホ−ル
ド時間を測定する集積回路のＡＣ特性測定装置において
、集積回路へ入力するためのデータを発生する入力デー
タ発生部と、前記入力データを集積回路へ入力した時、
集積回路から出力されるべきデータの期待値を記憶する
期待値記憶部と、入力データを遅延させて集積回路へ入
力する遅延回路と、遅延回路におけるデータ遅延時間を
増減する遅延時間制御部と、集積回路の出力データと期
待値を比較する比較部を備え、比較結果が一致しなくな
るまで入力データの遅延時間を増加あるいは減少し、一
致しなくなった時の遅延時間に基づいてセットアップ時
間あるいはホ−ルド時間を測定することを特徴とする集
積回路のＡＣ特性測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3003523A JPH04242180A (ja) | 1991-01-17 | 1991-01-17 | 集積回路のａｃ特性測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3003523A JPH04242180A (ja) | 1991-01-17 | 1991-01-17 | 集積回路のａｃ特性測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04242180A true JPH04242180A (ja) | 1992-08-28 |
Family
ID=11559737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3003523A Withdrawn JPH04242180A (ja) | 1991-01-17 | 1991-01-17 | 集積回路のａｃ特性測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04242180A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6058496A (en) * | 1997-10-21 | 2000-05-02 | International Business Machines Corporation | Self-timed AC CIO wrap method and apparatus |
| JP2015232531A (ja) * | 2014-06-11 | 2015-12-24 | 公立大学法人首都大学東京 | 遅延時間の計測方法および遅延時間計測装置 |
-
1991
- 1991-01-17 JP JP3003523A patent/JPH04242180A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6058496A (en) * | 1997-10-21 | 2000-05-02 | International Business Machines Corporation | Self-timed AC CIO wrap method and apparatus |
| JP2015232531A (ja) * | 2014-06-11 | 2015-12-24 | 公立大学法人首都大学東京 | 遅延時間の計測方法および遅延時間計測装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5179864B2 (ja) | 精密時間測定装置及び方法 | |
| JP2009008681A (ja) | 標準セルライブラリーの性能改善のための測定装置 | |
| JPH06148279A (ja) | 電子デバイス試験・測定装置、およびそのタイミングならびに電圧レベル校正方法 | |
| JPH10232818A (ja) | メモリ・コントローラ | |
| JPS6117080B2 (ja) | ||
| US6754869B2 (en) | Method and device for testing set-up time and hold time of signals of a circuit with clocked data transfer | |
| US7904264B2 (en) | Absolute duty cycle measurement | |
| JPH10288653A (ja) | ジッタ測定方法及び半導体試験装置 | |
| JPH04242180A (ja) | 集積回路のａｃ特性測定装置 | |
| JP2952131B2 (ja) | 半導体集積回路の試験装置 | |
| JP4541892B2 (ja) | 目標値の探索回路、目標値の探索方法及びこれを用いた半導体試験装置 | |
| TWI504913B (zh) | 誤差補償方法與應用此方法的自動測試設備 | |
| JP2985056B2 (ja) | Ｉｃ試験装置 | |
| US7092827B2 (en) | Edge placement accuracy of signals generated by test equipment | |
| JP3088416B1 (ja) | 半導体装置のテスト方法 | |
| JPH06265597A (ja) | 半導体集積回路の試験装置 | |
| JPH0933619A (ja) | 半導体試験装置における周波数測定方法 | |
| JP2000097996A (ja) | 半導体試験装置 | |
| JPH0363581A (ja) | 電子回路の試験方法 | |
| JP2001153915A (ja) | Ｉｃテスタ、及びｉｃ試験方法 | |
| JP2000292565A (ja) | 伝送線路伝搬遅延時間測定装置及び方法 | |
| JP2545959B2 (ja) | 集積回路試験装置 | |
| JP2002156414A (ja) | タイミング校正機能を具備した半導体デバイス試験装置 | |
| JPS6018777A (ja) | 論理回路素子のスイツチング特性測定方法 | |
| JP3021107B2 (ja) | Ｌｓｉにおける発振回路の発振検証方法及び発振検証装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |