JPH0363581A - 電子回路の試験方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 この発明は、一般に電子回路の試験又は物理的モデリン
グ、特に電子部品の動作の整合性の検査に関するもので
ある。

Ｂ、従来の技術及び発明が解決しようとする課題ディジ
タル電子回路の試験分野では、サイン解析は、試験下の
装置（ＤＵＴ　）の正しい動作を決定するための好結果
な方法であることが分った。

サイン解析の基本技術は、ＤＵＴのピンから簡単な独特
なサイン解析装置への入力又は出力に関連した測定され
たディジタル値の流れを減少することである。サイン解
析器のハードウェア実現は、幾つかの共通な機能を共有
する。一般に、シフトレジスタ、フィードバック加算回
路及びクロック回路が存在する。サインは、各クロック
サイクルで、シフトレジスタからの予め規定されたビッ
トと共に測定されたばかりの応答を加算することによっ
て得られる。次に、この加算は、シフトレジスタの一端
にシフトされる一方、このシフトレジスタの他端のビッ
トを落とす。これらの２つのステップは、かなり多数の
クロックサイクルが反復され、それによってパターンの
長い流れを表わすのに必要なデータを実質的に減少する
。

この方法は、試験時間及び費用を減少するけれども、多
くの電子回路は、試験データを減少するこの方法を利用
することができない。サイン解析器のためのクロックが
発生し、ＤＵＴの測定応答が中間値にある場合、主要な
問題点が生じる。この中間値の結果から下記のものが生
じる。

１）高インピーダンス状態の両方向バス又は２）　リセ
ット、すなわち初期化されないラッチ又は ３）競争又は他の不安定状態又は ４）高速回路が１方の値に正しく帰着し、低速回路が他
方の値に正しく帰着する場合の時間。

加算回路ヘクロツクされる各中間値はかなり十分なサイ
ン数を倍にし、故障を識別する独特なサインを発生する
可能性を半分にする。データの指数関数的増大及び確度
の指数関数的降下は、サイン解析の利益をどんどん無効
にする。

特別の場合、この問題点を出し抜こうと試みる方法の参
考文献が、従来技術で発見されるが、−般的方法を記載
したものは何もない。例えば、１つの技術が、米国特許
第４５３４０３０号明細書によって教義されるようにサ
インクロックをＤＵＴクロックで同期化する。Ｉ　Ｂ　
Ｍ　　ＴｅｃｈｎｉｃａｌＤｉｓｃｌｏｓｕｒｅ　　Ｂ
ｕｌｌｅｔｉｎ、　０ｃｔｏｂｅｒ　ｌ　９３４、ｐｐ
２７４９−２７５０及びＤｅｃｅｍｂｅｒ　１９８４、
ｐｐ３８４５−３８４７の論文には、特定なりＵＴ倍信
号基づいたサインクロックを同期化し、ゲートをはずす
複雑な方法が示唆されている。

サイン解析は、故障している電子回路アセンブリを診断
するために使用することは、あまり結果が良くない。サ
イン解析は、これまで物理的モデリングの分野で使用さ
れていない。

物理的モデリングは、全電子回路の実質部のコンピュー
タシミュレーションに加えて、実際のハードウェア回路
及び伝統的なソフトウェア行動モデルが全電子回路の他
の部分を表わすためにシミュレーション処理に使用され
る電子回路のコンピュータシミュレーションの分野であ
る。

物理的モデリングの分野では、米国特許第４５９０５８
１号明細書には、累積されたシミュレーションパターン
が物理的モデルに再適用された反復技術が記載されてい
る。各所しいパターンは先きのパターンのセットに増分
的に加算され、次にことごとく物理的モデルに再適用さ
れる。あらゆる反復はその共通なパターンのセットに対
して同一に実行されなければならないか又は誤ったコン
ピュータシミュレーションの結果が発生する。コンピュ
ータシミュレーションの目的により、間違った結果は正
しくない試験データ、論理設計検査又はマイクロコード
検査結果に帰着されることができる。１つの反復が以前
の反復からそれる潜在的な理由の部分的リストは、下記
の通りである。

１）照明あらし、原動変動、負荷チャージ等のため一時
的交流線の変動、 ２）風のために連続性を変化させ、衝突され、熱膨張／
熱収縮である信号ピンの断続する接続又は ３）反復毎に同一状態にリセットされないモデル化装置 現在の物理的モデリングシステムは、これらの潜在的問
題を無視し、ユーザが間違った結果をデパックするまま
にする。典型的には、ユーザはシミュレーションを戻し
、この問題ヲ消失させる。

このような保全性の問題に対する可能性は比較的低い一
方、物理的モデリングの使用がより一般的に行われるよ
うになり、シミュレーションの実効時間が増加すると、
この問題は容認できなくなる。

したがって、疑いのない保全性を有する出力ピンサイン
を発生し、全電子ハードウエアシミュレージョン処理に
確度を加えるためにこのようなサインを使用することは
、試験及び物理的モデリングの分野では大いにためにな
る。

Ｃ１８題を解決しようとする手段 したがって、コンピュータシミュレーション情報は、そ
れ自身のプログラマブル・クロック回路を有する各信号
ピンと共にサインをクロックするために最適時間を決定
するように使用される。この最適に発生されたサインは
、物理的モデルの一貫した動作を検査するために使用さ
れる。物理的装置のピンに対する一連の装置評価サイク
ルの実行において、まさしく前の評価サイクルに関連し
たサインは、現在の評価サイクルの新しいパターンより
前にまさしく存在するサインと比較される。

もしサインが比較されるならば、現在の評価サインのＲ
後のパターンが終了される。サインが比較されないなら
ば、エラーが発生し、オペレータに通告される。それで
、この一連の装置評価サイクルは有効と考えられない。

Ｄ、実施例 第１図は、物理的モデルを使用するディジタル論理シミ
ュレーションのこの発明の一実施例を示す。このディジ
タル論理シミュレーションの目的は、典型的には論理設
計機能及びタイミングの検査を含んでいる。さらに、論
理シミュレーションはしばしば、テストパターン刺激及
び応答を発生するために使用される。

第１図は、ディジタル論理シミュレーションプログラム
１０７Ｆ！：実行する汎用又は専用コンピュータ（図示
せず）、クロックコントローラ１１、複数のＲＡＭパタ
ーンバッファ１２及びピン電子回路１３を備えている典
型的な物理的モデリングシステムへのこの発明の組込を
示している。クロックコントローラ１１は、シミュレー
ションプログラム１０によって発生された試験パターン
のパターンバッファ１２へのロードを調整する。ピン電
子回路１３は、パターンバッファ１２に記憶された試験
パターンに従って物理的モデル１４のピンに印加される
べき適当なピン駆動信号を発生する。

クロックコントローラ１１はまた、ピン電子回路１３に
よって発生された信号の物理的モデル１４への印加を調
整する。デイジ−システム社は、これらの機能を有する
ディジタル設計製品、モーゾルＰＬ３／２５を市販する
。”ＤＬＳ２”と称されるデイジ−システム社のシミュ
レーションプログラム及びクロックコントローラ、パタ
ーンバッファ及びピン電子回路は、デイジ−システム社
のフィジカル・モデリング・イクステンション（ＰＭＸ
）ハードウェア内に含まれている。

この発明の実施は、サイン発生及びサイン比較を制御す
るためにクロックコントローラ１１の機能を高め、サイ
ン比較論理２０〜２３を加え、このシミュレーションプ
ログラム１０にコードを加えることを必要とする。また
、シミュレーションプログラム１０は、許容可能な再試
行計数を越えた後、サイン比較エラーのシミュレーショ
ンユーザに通告する。第１図の破線は、下部半分でこの
発明の増強部を分離する。

シミュレーションセツション（シミュレーションプログ
ラムとのすへレータの対話の終了の完全な開始）中しば
しば、論理シミュレーションプログラム１０７Ｉ！：実
行するコンピュータは、論理設計の所定の物理的モデル
のための入力変化を計算する。したがって、いかにハー
ドウェア装置が応答するかを判定するためにハードウェ
ア装置の評価サイクルを開始する。

新しく計算された物理的モデルの入力値は、そのピンに
対するパターンがすべて前以って累積された後、対応す
る物理的モデルのピンのパターンバッファ１２に付加さ
れる。他の物理的モデルのピンは、その現在のシミユレ
ーション値で同様にロードされる。クロックコントロー
ラ１１は、ピン電子回路１３のクロックデータでプログ
ラム化される。このシミュレーションプログラム１０は
、全ての物理的モデルのピンをいま開始させ、ピン電子
回路１３によってディジタル電圧レベルに変換され、マ
イクロプロセッサのような真のハードウェア装置である
物理的モデル１４のピンに供給されるパターンバッファ
１２に記憶された累積シミュレーション信号値を印加す
る。このハードウェア装置の出力応答は、クロックコン
トローラ１１を介してパターンバッファ１２に記録され
る。

全パターンのシーケンスがハードウェア装置に印加され
、測定された出力応力が記録された場合、ハードウェア
装置の評価サイクルが終了する。

次に、シミュレーションプログラムは、通常プログラム
シミュレーション時間遅延後、対応するシミュレーショ
ン信号値を更新する。これらの信号更新は、直接的又は
間接的にこの物理的モデルの入力又は他の物理的モデル
の入力を変化させ、何度も何度も全処理を開始する。要
約すると、所定の物理的モデルのパターンバッファは、
シミュレーション時間が進むにつれ各パターンの反復に
対してハードウェア装置の応答を評価することによって
一度に−パターンを増分的に確立する。

前述のプロセスは、上述のデイジー・ディジタル設計製
品及び他の商用製品によって使用される。

しかし、このプロセスは、各及び全での装置評価サイク
ルが同一のパターンに対して同一の結果を発生する依存
状態を有する。間違ったシミュレーションの結果を生じ
る状態は下記のものを含んでいる。

１、ハードウェア装置は同一方向をリセットしない。又
は、 ２、電源のグリッチ又は ３、パターンバッファは臨界時にリフレッシュする。又
は ４、断続するピン接触 この発明は、各ハードウェア装置の評価サイクルに関連
したサインと以前の装置評価サイクルに関連したサイン
とを比較することによって信頼性のある動作を保証する
。この実施例は、サインを自動的に発生し、比較するた
めにハードウェアを使用するため、シミュレーションの
性能は失われない。安定した１又はＯの論理電圧レベル
のピンの遷移度のみサインクロックパルスが発生される
ので、サインは正確で、独特である。

第２図は、第１図のクロックコントローラ１１の詳細動
作を示している。コンピュータシミュレーションプログ
ラム１０は、コンピュータインタフェース論理３０に対
して予め規定されたコンピュータバス入出力サイクルを
ひき起こす。このコンピュータインタフェース論理３０
は、予め規定されたコンピュータパス・Ｉ１０サイクル
を”５ＴＡＲＴ”及び”ＲＥＧ　　Ｉｌｏ”信号と同様
の信号に解読することができる多くの使用可能なコンピ
ュータアダプタカードの一つである。例えば、ＩＢＭパ
ーソナルコンピュータＡＴがこの実施例でコンピュータ
ハードウェアとして使用されると仮定すると、このコン
ピュータインタフェース論理は、Ｒ３−２３２直並列Ｉ
１０ボートの両方を含んでいるＡＳＴリサーチ社製の商
標ＡＳＴＳｉｘＰａｋＰｌｕｓの多機能カードである。

コンピュータシミュレーションプログラム１０は、開始
パターン・アドレスレジスタ３３、アドレス増分遅延レ
ジスタ４２、励振ピンクロック遅延レジスタ５２、測定
ピンクロック遅延レジスタ５８及び再試行計数レジスタ
７０をロードすることによって装置評価サイクルを開始
する。これらのレジスタの多くは、全シミュレーション
セツションに対して一定のままであるので、あらゆる装
置評価サイクルをロードされる必要はない。

−旦、全てのハードウェアレジスタ及びパターンバッフ
ァがロードされると、コンピュータシミュレーションプ
ログラム１０は、開始信号をパルス化するコンピュータ
インタフェース論理８０に”開始”コマンドを送る。開
始信号は下記のことをひき起こす。

１、アドレスカウンタ３４は、開始アドレスレジスタ３
２の内容でロードされる。

２．２つのラッチ４０及び５０はセットされ、発振器６
０からのパルスをゲートするようにアンドゲート４１及
び５１をそれぞれイネーブルする。

３、エラーカウンタ７１はＯにリセットされる。

次の発振器６０のサイクルによって、ピンが励振され、
ピン結果が測定され、パターンバッファ・アドレスカウ
ンタ３４がレジスタ４２．５２及び５３によって記憶さ
れた遅延に従って、各々は、適当な遅延で増分される。

前述の動作シーケンスは、今日市販されている多数の物
理的モデル製作者によって行なわれる。

この発明は次のシーケンスを加える。パターンバッファ
１２からの復号回路６１で解読されたバタてンはシミュ
レーションプログラム１０でプログラムされる場合のみ
、アンドゲート６２はサインクロックを発生する。この
シミュレーションプログラムは、安定１又は安定Ｏの電
圧レベルのどのパターンが存在するかを判定するために
伝達信号値情報（例えば、信号値は典型的に、Ｕは未知
、Ｘは遷移、Ｈは高インピーダンス、１は１論理状態、
０はＯ論理状態として規定される）及び装置ピン仕様書
を使用する。大儀の独特なサイン発生の場合、シミュレ
ーションプログラム１０は１サインクロツクを許すのみ
である。一方、ピンは所定の安定１又はＯの電圧レベル
にある。この発明の主要な革新は、サインクロックパル
スを自動的に発生するために現存するシミュレーション
プログラムのデータを使用する能力である。

発振器６０によって、パターンは印加され、記録され続
ける。アドレス比較３５が”次の最後のサインレディ”
信号を発生するまで、サインが更新される。いま、正規
のパターンサイクルと同期すると、サイン比較２３は、
レジスタ２２に記憶された以前の装置評価サイクルがシ
フトレジスタ２１の現在のサインと比較されるようにイ
ネーブルされる。もしそれらが正確に比較されないなら
ば、エラーカウンタ７１が増分される。もしこの計数が
レジスタ７０の再試行レジスタ計数より小さいか又は等
しいならば、クロックコントローラ１１は装置評価をも
う一度自動的に再開始する。

もしカウンタ７１のエラー計数がレジスタ７０の再試行
レジスタ計数より大きいならば、故障信号はシミュレー
ションプログラムに返送し、装置評価サイクルが終了す
る。

もしレジスタ２２の内容がシフトレジスタ２１の現在の
サインに等しいならば、最後のパターンが通常循環する
。アドレスカウンタ３４は、シフトレジスタ２１の現在
のサインをレジスタ２２に転送するサインを行なわせる
信号を発生するためにもう一度増分する。同時に、ラッ
チ４０及び５０るがリセットされるので、いかなるピン
クロックも発生されない。これは、通常の装置評価サイ
クルを終了する。

第３図は、いかにこの発明がシミュレーションプログラ
ム１０のアルゴリズムに作用しているかを示している。

典型的には、論理設計における信号変化によって、全て
の接続された論理ブロックは評価される。変化された信
号が物理的モデルに接続される場合、第３図は開始する
。

ステップ８０でクロックコントローラ１１のセットアツ
プは、ハードウェア構成データを検索し、開始アドレス
レジスタ３２、終了アドレスレジスタ３３、エラー再試
行レジスタ７０及び遅延レジスタ４２．５２及び５３へ
適当な値をロードすることを含む。これらの目的は第２
図に関して上述されている。

フローチャートのステラフ８１〜８６は物理的モデルの
各ピンで繰り返される。このループは、パターンバッフ
ァ１２の終りに励振パターンとして現在のシミユレーシ
ョン値を付加する。大儀の物理的モデリングシステムで
は、出力の役目を果すピンは、励振Ｈ（高インピーダン
ス）値でロードされる。新しいパターンによって、サイ
ンクロックがどのピンに対しても発生される。

−旦全てのピンがセットアツプされると、ステップ８７
で、開始コマンドが他の装置評価サインを開始するため
にクロックコントローラ１１に与えられる。ステップ８
８で、シミュレーションプログラム１０は、物理的モデ
ルを励振し、測定することを終了させるためにハードウ
ェアを待機させる。ステップ８９で、もし自動再試行計
数を越えるならば、ステップ９０でオペレータにエラー
メツセージが送られ、シミュレーションセツションがス
テップ９１で打ち切られる。

さもなければ、シミュレーションは、オペレータの調整
可能な遅延を有する個々に測定された装置出力ピン応答
を伝達することによって続けられる。それは、ステップ
９５〜１０４で全てのピンを循環させることによってこ
れを行なう。各反復において、ステップ９６で、ピンが
両方向であり、ステップ９７で、その方向が類似の装置
出力ピンであるか又はステップ９６で、ピンは出力ピン
であるならば、測定されたピンの電圧レベルはシミュレ
ーション状態（１，０又はＨ状態）に変換され、予め規
定された遅延の後、シミュレーションプログラムに伝達
される。ピンの遅延は、通常装置仕様又はそれがいかに
シミュレートされる論理設計で配線され、配置されるか
に基づいた遅延を評価する解析プログラムから得られる
。

また、ステップ９９で出力としての役目を果すピンが現
在安定状態であり、かつステップ１００で、安定状態が
このピンに対して先きにセーブされた安定状態と異なる
ならば、その最後の励振Ｈパターン（ステップ８５でま
さにロードされた）は、ステップ１０１で、両者がＨを
励振し、サインクロックを発生されるようにする符号化
パターンに変更される。これは、適当なパターンが復号
回路６１で受信される場合、測定ピンクロック遅延レジ
スタ５３からの測定ピンのクロック信号はアンドゲート
６２を通してゲートされる。パターンはパターンバッフ
ァ１２の端に付加される。それで、このパターンはシミ
ュレーションセツションの残りに対して設定される。

全ての出力変更の寄与を含む発生サインを保証するため
に、再方向ピンは入力としての役目を果す時はいつでも
、セーブされた最後の安定値はステップ１０３で零にリ
セットされる。それで、それが出力になる場合、いくつ
かの値によって、サインクロック・パターンが発生され
る。

この発明の主な特徴は、独特なサインを発生するために
ステップ９９での安定出力状態の判定及びこの情報の使
用である。これは、下記の事項で達成される。（１）装
置仕様から得られる信号相互依存性データ。（２）後述
されるように装置入力に位置する現在のシミユレーショ
ン値。

この装置タイミング遅延仕様は、信号のタイミングシー
ケンスを各出力に対して通常詳細にし、遷移に対してこ
の出力信号を生じさせる基準入力信号を識別する。物理
的モデルは、適当な遅延を有する出力変更を伝達するた
めにこの情報を既に使用する。このモデルは、出力が遷
移の状態であり、したがって安定していない時限及び出
力が遷移の状態になく、したがって安定している時限を
識別するためにこの同一情報を使用する。

さらに、信号が安定状態にない場合、このシミュレーシ
ョンプログラムはり（未初期化状態）、Ｘ（不定状態）
又はＴ（遷移状態）を伝達する。

確かに、これらの不安定常対のその基準人力信号を有す
る出力は、安定状態にない。出力変化を生じるシーケン
スを規定する全ての信号は、装置仕様で規定される状態
にある場合だけ、対応する出力は安定状態にあるように
判定されるべきである。

したがって、この発明によって、出力が安定である場合
、伝統的な最悪の場合のシナリオが規定するために使用
される。この理由は、短い遅延の後、出力はおそらく安
定状態にあるだろうということである。

ステップ１０４で、−旦、全てのピンが処理されると、
シミュレーションプログラム１０は、ステップ１０５で
、信号変化に対する個々のモデル応答を計算し続ける。

次の信号変化は、もう−度装置評価サイクルのステップ
８０で開始するだろう他のモデル（又は同一の物理的モ
デルでさえ）の人力変化でありうる。全ての信号変化が
特定な時間に処理される場合、シミュレーションプログ
ラムは、それが、物理的モデルの装置評価サイクル又は
行動モデル計算を必要とする信号変化を検出する次のシ
ミュレーション時にシミュレーション時を決める。した
がって、シミュレーションセツションは、全ての事象で
起動されたシミュレーションプログラムの典型であるよ
うに、オペレータに指定された終了時まで進む。

下記のプログラミング設計言語のりステインクはこの発
明の上述の強化シミュレーションプログラムの説明の他
の形式である。このリスティングは第３図に対して前述
された動作と同様なものとじて示す。

物理的モデル入力変化 開始パターン・アドレスレジスタ（３２）にロードする
。

最大再試行エラー計数レジスタ（７ｏ）にロードする。

現在のパターンアドレスを取る。

終了アドレスレジスタ（３３）をロードする。

装置のための全ハードウェアピンに対して下記のことを
行なう。

クロック制御遅延レジスタ（４２，５２及び５３）にロ
ードする。

もし入力ピンならば、 シミュレーション信号値を取り、 パターンバッファ（１２）の端に信号値をロードする。

”もし入力ピンならば”を終了する。

その他に、もし出力ピンならば、 パターンバッファ（１２）の端で信号値をロードする。

その他に、もし両方向ピンで、 もし方向＝出力ならば、 パターンバッファ（１２）の端にＨ状態値をロードする
。

その他に、もし方向＝入力ならば、 シミュレーション信号値を取る。

パターンバッファ（１２）の端でＨ状態値をロードする
。

”もし方向＝出力ならば”を終了する。

”もし両方向ならば”を終了する。

全てのハードウェアピンに対して行なって終了する。

装置評価サイクルを開始する。

装置評価サイクルが終了するのを待つ。

もし再試行計数を越えるならば、 オペレータへのエラーメツセージをプリントする。

シミュレーションセツションを終了する。

”もし再試行計数を越えるならば”を終了する。

装置のための全ハードウェアピンに対して下記のことを
行なう。

もし出力ピンならば、 遅延してシミュレータに測定値を伝達する。

もし安定期間内の出力で、 もし測定値が最後の安定値に等しくないならば、 サインクロックを発生するために最後 のパターンを置換する。

現在の値ｔｌ−最後の安定状態としてセーブする。

゛もし測定値が最後の安定値に等し くないならば”を終了する。

“もし安定期間内の出力ならば”を終 了する。

”もし出力ピンならば”を終了する。

その他に、もし両方ピンで、 もし方向＝入力ならば、 遅延してシミュレータに測定値を伝達 する。

もし安定期間内の出力で、 もし測定値がｉｉ後の安定値に等しく ないならば、 サインクロックを発生するために最 後のパターンを置換する。

最後の安定状態として現在の値をセー ブする。

”もし測定値が最後の安定値に等し くないならば”を終了する。

゛もし安定期間内の出力ならば”を終 了する。

”もし方向＝出力ならば”を終了する。

”もし両方向ピンならば０を終了する。

全てのハードウェアピンに対して行なって終了する。

シミュレーションプログラムに（１０）に戻る。

要するに、コンピュータ情報はクロックサインに対して
最適時間を判定するために使用される。

この最適に発生されたサインは、物理的モデルの一貫し
た動作７Ｆ！：検査するために使用される。物理的装置
のピンに対して一連の装置評価サイクルを実行するにあ
たって、直前の評価サイクルに開連したサインは、現在
の評価サイクルの新しいパターンより先に存在するサイ
ンと比較される。サインが比較されるならば、現在の評
価サイクルの最後のパターンが終了される。このサイン
が比較されないならば、エラーが発生され、オペレータ
は、この一連の評価サイクルが有効であるとみなされな
いように通告される。

この最適のサインクロック情報はまた試験の分野で使用
される。コンピュータシミュレーションは、ふるまい機
能、物理的レイアウト、製造工程の変動、配線インピー
ダンス、コネクタインピーダンス、ファンアウト等のよ
うな回路特性に正確にモデル化又は近似する。その結果
得られる信号ピンのアクティビティは、信号ピン遷移、
未知の信号値、未初期化信号値及び高インピーダンス信
号値のために未定信号値を導き出すために解析される。

したがって、コンピュータプログラムは信号ピンのアク
ティビティを解析し、プログラマブルサインクロック回
路のために必要とされる入力データを発生することがで
きる。このサインクロックは、安定した測定可能な信号
値への各遷移を一度だけクロックするようにプログラム
化されるべきである。この方法は最も最適で、独特なサ
イン結果を発生する。

【図面の簡単な説明】

第１図は、この発明のサイン比較増強部を含む物理的モ
デルを使用するディジタル論理シミュレーションシステ
ムのブロック図、第２図は、クロックコントロール１１
及び使用可能なシミュレーションバードウニアの付加ハ
ードウェア増強部とその接続部を示す詳細論理ブロック
図、第３図は、この発明の増強されたシミュレーション
プログラムのフローチャート図である。

Claims (2)

【特許請求の範囲】
1. （１）物理的モデルを含む電子装置をシミユレート又は
   試験をするためのシステムにおいて、 前記モデルの第１のピンに関連した第１のサイン及び前
   の装置評価サイクルからの第１のパターンのセットと前
   記第１のピンに関連した第２のサイン及び前記第１のパ
   ターンのセットとを自動的に比較し、前記第１のパター
   ンのセットは増加的に形成された第２のパターンのセッ
   トに含まれていることを特徴とする電子回路の試験方法
   。
2. （２）物理的モデルを含む電子装置をシミユレート又は
   試験をするためのシステムにおいて、 前記モデルの第１のピン及び現在の装置評価サイクルか
   らの第１のｎパターンのセットを自動的に発生し、 ｍパターンを前記第１のパターンに関連したｎパターン
   に付加し、 前記ｍパターンが、次の装置評価サイクル中印加される
   以前に前記モデルの前記第１のピンに関連した第２のサ
   イン及び前記ｎパターンを自動的に発生し、 前記ｍパターンを印加する以前に前記第１のサインと前
   記第２のサインとを比較するようにしたことを特徴とす
   る電子回路の試験方法。