TW546814B - Voltage switching circuit - Google Patents

Voltage switching circuit Download PDF

Info

Publication number
TW546814B
TW546814B TW090125543A TW90125543A TW546814B TW 546814 B TW546814 B TW 546814B TW 090125543 A TW090125543 A TW 090125543A TW 90125543 A TW90125543 A TW 90125543A TW 546814 B TW546814 B TW 546814B
Authority
TW
Taiwan
Prior art keywords
voltage
switching circuit
voltage switching
transistors
patent application
Prior art date
Application number
TW090125543A
Other languages
English (en)
Inventor
Hiroshi Nakamura
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW546814B publication Critical patent/TW546814B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Read Only Memory (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

546814 A7 B7
ΐιϋΐϋ 本發明係關於-種電屢切換電路（她age switching drcuit)， 特別係關於使用比NAND單元（NAND cdl)、N〇R單元、 DINOR單元、AND單元等之電源電壓更高之電壓之非揮發 性半導體記憶裝置之電壓切換電路。
裝 在非揮發性半導體記憶裝置所代表之使用高於電源電墨 之昇壓電壓之裝置中，通常需要有可從〇v、電源電壓 Vcc、冋電塵（比Vcc更鬲之電壓）中擇一地選擇高電壓及 電源電壓V“以下之電壓而對！條配線充電之料。圖卜斤 示者即為具有此種機能之以往之電壓切換電路之一例。
圖1所7F (電壓切換電路係由下列電路所構成：即由以 節點N1互相連接之增強型（以下稱£型）]?溝道電晶體及 N /冓运電晶體QN !所構成之第_電路、連接於輸出側之節 點N2之高電壓輸出電路20所構成之第二電路、由連接於 輸出側之節點N1、而具有厚的絕緣膜之耗盡型 (depletion type)(以下稱〇型）N溝道電晶體所構成之第三 =路。此時，Q D 3之厚的絕緣膜之目的係供作承受由高電 壓輸出電路20輸出至汲極側之節點N2之高電壓之用。 在第 ％路中，電源電壓V c c施加至e型p溝道電晶體 Q P1 (源極與基板之連接點，信號Sigl輸入至閘極而汲極則 連接於節點N1。溝道電晶㈣们之源極保持接地 (0 V) ’ k號Sig2輸入至閘極而汲極則連接於節點n 1。 j第一赛路中，k號&g3輸入至鬲電壓輸出電路2〇，高 私壓Vpp輸出至節點N2。此時，高電壓Vpp例如係被使用 >x 297公釐） 546814 A7
作為非揮發性半導體記憶裝置之程式電壓。 在第一包路中，D型N溝道電晶體Q D 3之源極連接於節點 N1，信號Sig6輸入至閘極而汲極則連接於節點N2。Q〇3所 構成之第一氣路如後所示，與本發明之電壓切換電路之主 要部有密切之關連，因此特別以虛線之方框10予以顯示。 其次就圖1所示之電壓切換電路之動作予以說明之。在 圖1所示之電壓切換電路中，信號 以Vcc為高階（high levd)，以〇v為低階（k)w kve丨）之信號。 有些情形Sig6以0V以上之任意電壓#為高階電壓。 在第一電路中，如信號Sigl、Sig2均為高階時，Q p 1為 〇FF , Q n 1為ON ,故節點N 1為Ο V。如信號Sigl、Sig2均為 低階時，QP1為0N，Qni為〇FF，故節點。如使 k號Sigl變成高階而使信號變成低階，則q p 1為〇FF， Q n 1為OFF ’故節點n 1為浮動（高阻抗）狀態。如此，可利 用信號Sigl、Sig2輸出0V、電源電壓Vcc、高阻抗狀態（high impedance state)電壓。 在第二電路中，如使輸入至高電壓輸出電路20之信號 Sig3成為高階時.，即可使高電壓v p p輸出至節點n 2，使信 號Sig3成為低階時，可使節點N2成為高阻抗狀態。 在第三電路中，如使信號Sig6成為高階時，QD3成為ON 狀態，節點N 1、N2間導通，如使信號Sig6成為低階時， Q D 3成為OFF狀態，節點N 1、N 2間則成切斷狀態。 將以上對第一、第二及第三電路所個別說明之電壓切換 電路之動作予以歸納時，對應於信號Sigl、Sig2、Sig3及Sig6 __—__ -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 546814 A7 B7
五、發明説明（ 之高階、低階，以往之電壓切換電路之輸出電壓可用下列 將對應於【Sig卜Sig2、Sig3、Sig6】之各位階之電壓依序 記在左側，將電壓切換電路之輸出記在右側時： (a)【Vcc、〇v、0V、#】今「益輸 ^ x …别W思壓（兩阻抗狀 怨）」 裝 (b) 【Vcc、Vcc、ov、#】今「輸出電壓= (c) 【ov、ov、〇v、Vcc】令「輸出電壓=v^」 (d) 【〇V、〇V、Vcc、0V】+ r輸出電壓= Vpp」」 在U) ' (b)之情形，Sig6之信號位階#只要在=上 可。
、圖^所示之電壓切換電路之特徵在於被施加高電壓¥ 之節點N2(輸出節點)與只被施加Vcc以下之電壓之節胃占 之間設有D型電晶體Qd3。如此，如果可用一個電晶體 貫現被施加高電壓Vpp之節點N2與不被施加高電壓之節點 N 1間之切斷動作，即可縮小電路之圖型面積。 圖2A、2B係表示第三電，路1〇之局部放大圖。如前所 述，電壓切換電路為了要輸出所希望之電壓，Qw必須具 有圖2 A、2 B中虛線箭頭所示之特性。 假設QD3之閘極電壓為Vg、源極電壓為Vs、沒極電 ϋ為VdEl寺Vg等於Sig6之電壓，VS等於節點N 1之電壓， Vd等於節點>^2之電壓，因此如圖2八所示，在【Vg、
Vd】【〇v、Vcc、Vpp】時，成切斷狀態，如圖 2 B所不在【v g、v s】=【v c c、v “】時，必須將源極
546814 A7 B7_ 五、發明説明（4 ) 之電源電壓：V C c轉送至汲極。 在未顯示圖2 A所示Q D 3之切斷特性時，高電壓v p p之漏 電流會經由Q d 3流出，故會導致V P P位階之降低。在未顯 示圖2B所示QD3之導通特性時，則會因QD3之轉送機能之 降低而會導致電壓切換電路之輸出電壓Vcc位階之降低。 一般而言，電源電壓Vcc高時，圖2A所示之（Vg — Vs) 之值（一 V c c)會變小，故圖2 A之切斷特性之容許範圍會增 大，D型電晶體QD3之臨限值（負值）之絕對值也會增大。 因此可以有充分之容許範圍來實現圖2 B所示V c c轉送狀態 (Ο N狀態），但隨著電源電壓v c c之降低，為了實現圖2 A 之切斷特性，有必要縮小q D 3之臨限值電壓之絕對值，因 此對Vcc轉送狀態所需之QD3之臨限值電壓之容許範圍會 逐漸變小。 即在圖2 A中，隨著電源電壓v c c之降低，使D型電晶體 QD3變成OFF之Vg — Vs之值（ον — Vcc = — Vcc)接近於 0V ’因此用來使第三電路丨〇處於切斷狀態之qd3之臨限值 電壓必須接近於〇 V，從而會使對V c c轉送狀態之容許範圍 變小。 近年來，隨著半導體積體電路低耗電化之發展，電源電 壓之低耗電化也持續在進行之中，然而卻有難以滿足圖 2 A、2 B所示D型N溝道電晶體Q d 3特性之問題發生。因此 如圖3、4所示，逐漸有人改用不用D型電晶體之元件數較 夕之電路來取代圖1所示之電壓切換電路。 圖3所π之電路係使用E型N溝道電晶體與接受信號 本紙張尺度適用中國國家標準(CNS) A4規格(2ι〇χ297公釐）乙------—- 546814 A7 B7 五、發明説明（6 ) 發明概述 本發明之實施形態之電壓切換電路之特徵在於利用閘絕 緣膜之膜厚或臨限值電壓相異之串聯連接之2個D型電晶體 來分擔執行以往依賴1個D型電晶體所執行之高電壓之切斷 與電源電壓之轉送機能，藉以提供一面避免臨限值電壓容 許範圍的降低，一面利用最少之電晶體數所構成之電壓切 換電路。 具體而言，本發明之實施形態之電壓切換電路具備有具 有輸出第一電壓之能力之第一電路、具有輸出第二電壓之 能力之第二電路、及連接於前述第一電路與前述第二電路 之間而由多數電晶體所構成之第三電路，前述多數電晶體 具有被率聯連接且電流驅動能力互異之第一及第二電晶 體。 圖式之簡要說明 圖1係表示以往之電壓切換電路之構造圖。
圖2 A係表示以往之第三電路之切斷狀態圖。 圖2B係表示以往之第三電.路之Vcc轉送狀態圖。 圖3係表示以往使用E型電晶體之第三電路之構造圖。 圖4係表示以往使用E型電晶體之第三電路之另一構造 圖。 圖5係表示第一實施形態之電壓切換電路之構造圖。 圖6 A係表示第三電路之切斷狀態之動作圖。 圖6 B係表示第三電路之V c c轉送狀態之動作圖。 圖7 A係表示第一實施形態之第三電路之構造之剖面圖。 -9- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 546814 A7
;7B係表示第二實施形態之第三電路之構造之剖面s Γ係表示第三實施形態之第三電路之構造之 二:广四貫施形態心第三電路之構造之 係表示第五實施形態之第三電路之構造 圖8係表示第七實施形態之電壓切換電路之構造圖圖 圖9係表示第人實施形態之電墨切換電路之構造圖。 圖10係表示第九實施形態之電壓切換電路之構造圖。 圖11係表示第十實施形態之電壓切換電路之構造圖 圖12係表示第十實施形態之另—電壓切換電 圖。 再 發明之實施形態 茲參照圖式將本發明之實施形態予以詳細說明如下。 <第一實施形態> 圖5係表示第一實施形態之電壓切換電路之構造圖。圖5 所不之電壓切換電路係由以節點N i互相連接之e型p溝胃道 電晶體QP1及E型N溝道電晶體qN|所構成之第一電路、= 受仏號Sig3而輸出咼電壓Vpp至節點N2之高電壓輸出電路 2所構成之第二電路、及閘極輸入信號別以而源極連接於節 點N 1之D型N溝道電晶體q D 1與閘極輸入信號Sig5* 源極連 接於Q d 1之沒極且汲極連接於節點N 2之D型N溝道電晶體 Q d 2所構成之第三電路1所構成。 在此’ Q D 2中使用厚的閘絕緣膜，因此即使高電壓施加 至閘極、源極及汲極也不會破壞到閘絕緣膜。 其次說明本發明之電壓切換電路之動作。圖5所示之第 _______-10- 本紙張尺度適用中國國豕標準(CNS) A4規格(210X297公釐） , 裝 訂
線 546814 A7 ____B7 五、發明説明（8 ) 一及第二電路之動作與先前用圖1所述之第一及第二電路 相同，茲省略其說明。圖5所示之本發明之第三電路1不同 於圖1所示之第三電路1 〇，係由閘極輸入信號Sig4之D型N 溝道電晶體Q D i、與閘極輸入信號sig5而具有厚的閘絕緣膜 之D型N溝道電晶體Q D 2所構成。 此時，圖5之信號Sig4、Sig5與圖1之信號Sig6—樣，係以 電源電壓V c c為鬲階而以〇 V為低階之信號。Sig4、Sig5有時 以0 V以上之任意電壓#為高階。 在第三電路中，使信號Sig4、Sig5成高階時，D型N溝道 電晶體Q D 1、 Q D 2均為〇 N狀態，可使節點N 1、N 2間導 通，使信號Sig4、Sig5成低階時，D型N溝道電晶體Q D i、 Q d 2均為〇 F F狀態，可使節點N 1、N 2間成切斷狀態。 將本發明之電壓切換電路之動作歸納起來，對應於信號 Sigl至Sig5之高階、低階之輸出電壓可用下列方式表示。 將【Sigl、Sig2、Sig3、Sig4、Sig5】之各位階之電壓依序 記於左側，將電壓切換電路之輸出記於右側時：· (a) 【V c c、0 V、0 V、#、#】#>「高阻抗狀態」 (b) 【VCC、VCC 、〇V、#、#】今「輸出電壓= 〇v」 (〇【0V、〇V、〇V、Vcc、Vcc】今「輸出電壓 =Vc c」 (d)【OV、OV、Vcc 、OV、ον】今「輸出電壓 = Vpp」 在此，（a)、（b)之情形，Sig4、Sig5之信號位階#只要在 0 V以上即可。 __-11 - 本紙張尺度適财S S家料(CNS) A4規格(210X 297公憂) " " - 546814
μ圖5所示之電壓切換電路之特徵係在施加高電壓Vpp之 、右2(輸出即點)與只施加VCC以下之電壓之節點N1之 溝道電晶體Qdi、Qd2。使用- ^ 〇 "用2個^晶體容易地施行輸出高電壓時被施加高 電壓Vpp之節點Ν2與不被施加高電壓之節點說間之電 C切斷動作’因此與圖3、4所示之以往之電壓切換電路相 比’電路圖型面積更可縮小。 圖6A、6B係表示第三電路丨之局部放大圖。如前所述， 電壓切換電路為了輸出所希望之電壓，Qd「以2必須能 滿足圖6A、6B之虛線箭頭所示之特性。 即在【Sig4、Sig5、節點N 1、節點N2】=【〇 v、〇 v、
Vcc、Vpp】時，qd1、qd2中之任何一個成切斷狀態， 在【Sig4、Sig5、節點Nl】=【Vcc、Vcc、Vcc】時，必 須將電源電壓Vcc經由QD1、Qd2轉送至節點N2。 在上述之例中，使節點N 1、N2間成切斷狀態之Qd」、 Q d 2之閘極偏壓條件係在於使sig4、Sig5為Ο V，使節點 Nl、N2間成Vcc轉送狀態之QD1、qD2之閘極偏壓條件 係在於使Sig4、Sig5為Vcc，但並不一定限定於此。 例如QD !之臨限值電壓比Q〇2臨限值電壓低（絕對值大的 負值）’而以Q D 2之動作決定節點N 1、N 2間之切斷狀態與 V c c轉送狀態時，可以對切斷狀態與v c c轉送狀態使輸入 於Q d 1之閘極之信號Sig4同時成為〇v或Vcc ;而在QD2之臨 限值電塵比Q D 1臨限值電壓低，而以Q D !之動作決定節點 N 1、N 2間之切斷狀態與V c c轉送狀態時，也可以針對切 -12- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 拳 裝
k 546814
A7 B7 五、發明説明（ίο )
時 斷狀態與Vee轉送狀態使輸人於QD2之閘極之信號祕同 成為0V或Vcc。 不能滿足圖6A所示Qdi ' Qd2之特性時，高電壓Vpp之 漏電流會經由Qdi、QD2流出’故會發生Vpp之位階下降 現象；不能滿足圖2 B所示Q 、 Q ^ ni Λ, VD 1 q D 2足特性時，會因
Qdi、Qd2之Vcc轉送機能之降低而發生電壓切換電路之 輸出電壓Vcc位階下降現象。 在此與以往第三電路10之部分只有〇型電晶體Qd3存在 之情形相比，本發明藉著在第三電路丨之部分設置2個1)型 電晶體Q D 1、Q D2來同時容易地滿足圖6 A、6 B所示切斷狀 態與轉送狀態。茲就其理由說明如下。 圖7 A係表示形成於半導體基板上之〇型n溝道電晶體 Qdi、Qd2所構成之第三電路之剖面構造圖。圖7A所示之 剖面構造係由P阱（或P型基板）3、N型擴散層5、閘電極 7、及閘絕緣膜8 (僅以tox丨、t0X2顯示厚度）所構成，q D丨之 源極擴散層5形成節點N 1、汲極擴散層5形成與Q D 2之源極 擴散層共通之節點N3，QD2之汲極擴散層5形成節點N2。 在圖3A所示之第三電路中，qd1、卩〇2之閘絕緣膜厚度 t〇xi、t0X2互異，QD2之汲極擴散層5被連接至輸出高電壓 V p p之節點N 2，因此需要厚的閘絕緣膜。 但Q d 1之汲極擴散層5並不直接連接至節點N 2，即使有 冋電壓 V p p被施加至卽點N 2時，也由於Q D 2之閘極為 0 V，對Q D !之汲極擴散層5 (節點N 3 )只有Q d 2之臨限值電 壓之絕對值（Q D 2之臨限值電壓如為一Vtd2，則節點N 3之電 •13- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 546814
壓為Vtd2(《Vpp》）程度之電壓被施加，故可使Qdi之閘絕 緣膜厚度比qD2之閘絕緣膜厚度更薄（t〇xi<t〇x2)。 一般而言，閘絕緣膜變薄時，對閘極電壓之變化之源 極、汲極間電流之變化△Id/ZXVg會增大，故可以容易地 兼顧圖6A所示之切斷條件與圖6B所示之Vcc轉送條件。 又在圖7 A中，想要以Q D丨滿足切斷條件，Q 〇 2只要滿足 Vcc轉送條件即可，因此可制降低—之臨限值電壓（使 其成為絕對值大的負值）等方法容易地滿足切斷條件與 轉送條件。 從而只要使用具備圖7 A所示之剖面構造之2個D型n溝 迢電晶體QD1、Q〇2所構成之第三電路丨即可比以往圖工、 圖2A、2B所示之僅丨個！）型N溝道電晶體Q〇3所構成之第 一笔路1 0更各易地滿足切斷條件與v c c轉送條件。 因此，即使電源電壓Vcc較低時，亦不必如圖3、4所示 使用電路圖型面積較大之第三電路1〇a、1〇b，而可以高 的製成率及低的成本提供動作容許範圍大而晶片面積小的 電壓切換電路。 、 <第二實施形態> 其次用圖7B將第二實施形態之電壓切換電路予以說明 足。圖7B係表示第二實施形態之第三電路之剖面構造圖。 有關構成電壓切換電路之第一、第二電路之部分與第一會 施形態相同，茲省略其說明。 圖7B之第三電路具備有p型基板3a、形成於？型基板上 之P阱4、形成於p型基板3a&p型基板上之]?阱4之n型擴 -14- 546814 A7 B7
五、發明説明（ 散層5。 形成於P阱4之D型N溝道電晶體Qdi之源極擴散層係用 配線6連接至節點N 1，Q D i之汲極擴散層5則用形成節點 N 3之配線6連接至形成於p型基板3 a之D型N溝道電晶體
Qw之源極擴散層，Q〇2之汲極擴散層5則用配線6連接至 節點N 2。 其他部分之構造與第一實施形態相同，茲省略其說明。 又在圖7B中，配線6與各擴散層5之連接部以外之半導體 基板表面係被絕緣膜8 a所覆蓋。 如圖7B所示，構成第三電路之D型N溝道電晶體、 Qd2並不一定要形成在同一阱或同一基板上，亦可形成在 不同阱或基板上，例如qd1形成在p型基板上之p阱， 形成在P型基板上等。此時亦只要使Qdi、Qd2之閘絕緣膜 8厚度保持t〇xl <t0X2即可與圖7 A同樣容易地兼顧到切斷條 件與V c c轉送條件。 <第三實施形態〉 其次用圖7 C將第三實施形態之電壓切換電路予以說明 之。圖7 C係表示第三實施形態之第三電路之剖面構造圖。 圖7C之第三電路之剖面構造除了 〇型電晶體、QD、閘 、”巴緣膜8之厚度t0X1、t0X2互等以外，其他部分與圖7 A相 同，茲省略其說明。 在圖7C所示之第三電路中，Qdi、Q〇2閘絕緣膜8之厚 度toxl、t0X2互等，但qd1、Q〇2之臨限值電壓之絕對值則因 溝道離子注入條件之改變而互異。如此只要在Qw、
546814 A7 ___B7 - 五、發明説明（13 ) 之臨限值電壓之設定上設置適當之自由度，連有關節點N3 之電壓方面之自由度也可增高，因此比以往更容易兼顧切 斷條件與Vcc轉送條件。 <第四實施形態> 其次用圖7 D將第四實施形態之電壓切换電路予以說明 之。圖7 D係表示第四實施形態之第三電路之剖面構造圖。 圖7D之第三電路之剖面構造除了 D型電晶體Qw、Q〇2形 成於P型基板（或N型基板）3b上之P阱1(4)、P阱2(4a)之 部分與圖7B不同以外，其他構造與圖7B相同，茲省略其 說明。 一般而言，形成電晶體之阱或基板之雜質濃度愈低，對 閘極電壓之變化之源極、汲極間電流之變化△ I d /△ V g會 愈大，故可以容易地兼顧切斷條件與Vcc轉送條件。利用 此現象，使形成QD2之P阱2(4a)之雜質濃度低於或高於形 成Q d 1之P阱1 (4)之雜質濃度時，可提高電晶體之臨限值 電壓之組合之自由度，故可以容易地兼顧切斷條件與V c 轉送條件。 尤其雜質濃度在P阱1<P阱2時，可將QD1i^Id/^Vg 增大至比P阱1=P阱2時之情形為大，因此對qd1而言，要 兼顧切斷條件與Vcc轉送條件較為容易。 〈第五實施形態〉 其次用圖7E將第五實施形態之電壓切換電路予以說明 之。圖7 E係表示第五實施形態之第三電路之剖面構造圖。 圖7E之第三電路之剖面構造除了 D型電晶體QD1形成於p -16- 本紙張尺度適用中國國家標準(CNS) A4规格(210X297公釐) " ----
裝 訂
546814
型基板3a上，D型電晶體Q〇2形成於p型基板“上之p阱 2(4a)之部分與圖7B不同以外，其他構造與圖7；6相同，茲 省略其說明。 如圖7E所示，即使僅將Qdi形成在？型基板上，將 形成於P阱上足情形，也由於通常p型基板之雜質濃度比p 阱之雜質濃度低，故與圖71)之情形一樣，要滿足切斷條件 與V c C轉送條件較為容易。在第四、第五之實施形態中， 即使將閘絕緣膜之厚度設成t〇xi=t〇x2 ,也可獲得如圖丨所示 j比以往之電路大幅改善之效果，但如使t〇xi<t〇x2，則藉 著雜質濃度與閘絕緣膜之厚度之相乘效果，其改善之效果 更大。 在以上圖1至圖4所述之第一至第五實施形態中，基本上 係採用任務分擔之方式，即第一個〇型電晶體Qdi達成兼 顧節點N 1、N 2間之切斷條件與v c c轉送條件之任務，而 第二個D型電晶體Qd2則包含使轉送至節點N3之電壓位階 之最大值降低至比Vpp更低之任務在内，僅達成節點Ni、 N2間之Vcc轉送條件之任務。 <第六實施形態〉 其次就作為第六實施形態之D型電晶體Q D i、Q D 2之製造 方法予以說明之。通常在製造電晶體之際，為了使臨限值 電壓符合目標值，會採用離子注入法將雜質注入電晶體之 溝道部（以下稱溝道注入）。溝道注入通常多半對臨限值電 壓V t不同之電晶體個別地進行，因此需要使用與電晶體種 類數相同之溝道注入工序用光罩，此光罩數愈少，愈能削 --------17- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
裝 訂
546814 A7 B7 五、發明説明（15 ) 減晶片之製造成本。 如前所述，本發明採行之方針為第一個D型電晶體Q D ! 兼顧節點N 1、N 2間之切斷條件與V c c轉送條件，而第二 個D型電晶體Q d 2則僅達成節點N 1、N 2間之V c c轉送條 件，故QD2之臨限值電壓以比較低（尤其以低於Qdi之臨限 值電壓，即Vt(QD1)>Vt(QD2)為理想。 如圖7 A所不’閘絕緣膜之尽度間有t〇xi <t〇x2之關係且 Q D 1、Q D 2形成在同一阱（或同一基板）之情形，只要對 Q D 1、Q D 2施行相同之溝道注入，通常Q D 1之臨限值電壓 之絕對值（Vtdl)會比Q〇2之臨限值電壓之絕對值（Vtd2)小 (Vtdl<Vtd2)，故Vt(QD1)= — Vtdl>Vt(QD2)= — Vtd2，從而可對 Q D 1、Q D 2共通地施行溝道注入。 如此閘絕緣膜之厚度間有t〇X丨< t0X2之關係時，可透過對 Qdi、Qd2採行共通化（同一化）之溝道注入工序之方式來 減少光罩數與工序數，故可達成降低晶片之製造成本之目 的。有關溝道注入工序之同一化除了圖7 A以外，亦可適用 於圖7 B至圖7 E之情形，達成同樣之效果。 <第七實施形態> 其次用圖8將第七實施形態之電壓切換電路予以說日 之。在第七實施形態中係就第一實施形態之電壓切換電足 之變形例予以說明。 第一實施形態之第一電路之節點N 1與E型P溝道兩曰 QP1i間連接D型N溝道電晶體Q〇4、Qds所構成之 —電 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） -18 - 546814 A7 B7 五、 發明説明（ 路1 a所構成。 第一實施形態之第二高電壓輸出電路之Vpp直接被輸出 至節點N 1，而輸出至節點n 5之電壓頂多只不過是電源電 壓Vcc(《Vpp》而已，因此連接至節點N5之Q〇4之閘絕緣膜 可以比連接至節點N1之QD5之閘絕緣膜更薄。 假設輸入於Qw、Qd5之信號分別為Sig8、Sig9，應用 第一實施形態之論點，對應於各輸入信號之高階、低階之 輸出電壓可用下列方式表示。 將【Sigl、Sig2、Sig3、Sig8、Sig9】之各位階之電壓依序 ?己於左側，將電壓切換電路之輸出記於右側時： (a)【Vcc、〇V、OV、#、#】今「高阻抗狀態」
(b) 【Vcc (c) 【OV V c c」 ⑷【OV \^、〇\^、#、#】今「輸出電壓=(^」 〇V、ov、Vcc、Vcc】令「輸出電壓= OV】今「輸出電壓
〇V 、 Vcc 、 OV = Vpp」 上述（a)至（d)之輸出與第一實施形態相同。 因此，第七實施形態之電壓切換電路具備有與第一實施 形態相同之機能’㈣於有高電壓Vpp被輸出至節點N;， 因此E型N溝道電晶體QD4之閘絕緣膜亦需要有與—相同 之厚度才行。 <第八實施形態> 其次用圖9說明第八實施形態之電壓切換電路。在第八 實施形態之電壓切換電路中係針對笛士眷、a T對罘七貫施形態之電壓切 -19- 546814 A7 _____B7 五、發明説明（Π ) 換電路之變形例予以說明。 圖9所示之第八貫施形態之電壓切換電路相當於在圖8所 示之第七實施形態之節點Ν 1與Ε型Ν溝道電晶體Qn4之間 連接D型N溝道電晶體Q D 6之構造。對應於圖8之電晶體電 路la之部分以圖9之電晶體電路lb表示。 圖9之電晶體電路1 b不僅在節點ν 1與節點ν 5之間具有 改善V p p切斷條件與V c c轉送條件之2個D型ν溝道電晶體 Q d 4、 Q d 5 ’且在節點Ν 1與節點N 8之間也具有改善ν p p 切斷條件之1個D型N溝道電晶體Q D 6。 第一實施形態之第二高電壓輸出電路之Vpp直接被輸出 至節點Ν 1，而輸出至節點N 5之電壓頂多只不過是電源電 壓Vcc(《Vpp》而已，因此連接至節點ν 5之Q D 4之閘絕緣膜 可以比連接至節點Ν 1之Q D 5、Q D 6之閘絕緣膜更薄。 假設輸入於Q〇4、 Qds之閘極之信號分別為Sigl〇、 Sigl 1 ’輸入於Q D ό之閘極之信號為sigl2時，對應於各輸入 信號之高階、低階之輸出電壓可用下列方式表示。 將【Sigl、Sig2、Sig3、SiglO、Sigll、Sigl2 】之各位階之 笔壓依序$己於左側’將電壓切換電路之輸出記於右側時： (a) 【Vcc、0V、0V、#、#、#】今「高阻抗狀態」 (b) 【Vcc、Vcc、0V、#、#、#】；「輸出電壓 = ov」 (c) 【0V、0V、0V、Vcc、Vcc、#】今「輸出電舉= Vcc」 (d) 【〇V、OV、Vcc、OV、OV、0V】今「輸出電壓 -20 - ^紙張尺度適用中國國家標準(CNS) Α4規格(21〇 x 297公釐) '· ' -- 546814 A7 B7
五、發明説明（18 =V p p 」 上述（a)至（d)之輸出與第七實施形態相同。 因此’吊八實施形態之電壓切換電路具備有七 形態相同之機能’但由於有高電壓Vpp被輸出至節點二: 因：D型N溝道電晶體Qd6之閘絕緣膜亦需要有與‘㈣ 之厚度才行，但卻可使輸入Sig2之電晶體〇 、 认4 又閘絕緣膜名 持與Qni相同之厚度。 <第九實施形態> 其次用圖10說明第九實施形態之電壓切換電路。在第少 實施形態中係針對第八實施形態之電壓切換電路之變开” 予以說明。 圖10所示之第九實施形態之電壓切換電路係在圖9所示 之第八實施形態之MN溝道電晶體Qd6之源極與咖溝 道電晶體qN2之間連接ΜΝ溝道電晶體Qd7所構成。對應 於圖9之電晶體電路lb之部分以圖1〇之電晶體電路^表 示。 圖1 0足電晶體電路i c不僅在節點N i與節點N 5之間具有 改善Vpp切斷條件與Vcc轉送條件之2個〇型1^溝道電晶體 Q〇4、Q〇5，且在節點N1與節點N7之間也具有改善Vpp 切斷條件與Vcc轉送條件之2個D型N溝道電晶體qD6、 Q D 7 〇 第一實施形態之第二高電壓輸出電路之Vpp直接被輸出 至節點N 1，而輸出至節點n 5之電壓頂多只不過是電源電 壓Vcc(《Vpp》而已，因此連接至節點N52Qd4之閘絕 -21 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） ❿ 裝 訂
線 546814 A7 B7 五、發明説明（19 ) 緣膜可以比連接至節點N 1之Q D 5、Q D 6之閘絕緣膜更薄， 同樣情形，連接至節點N 7之Q D 7之閘絕緣膜可以比Q D 5、 QD6之閘絕緣膜更薄。 假設輸入於Q D 4、 Q D 5之閘極之信號分別為Sigio、 sign，輸入於qD6、qD7之閘極之信號為邮12、sigl3時， 對應於各輸入化號之高階、低階之輸出電壓可用下列方式 表示。 將對應於【Sigl、Sig2、Sig3、sigl0、Sigll、Sigl2、
Sigl3】之各位階之電壓依序記入於左側，將電壓切換電路 之輸出記入於右側時： (a)【Vcc、0V、0V、# ' #、#、#】今「高阻抗狀 態」 (b)【Vcc、Vcc、0V、#、#、#、#】今「輸出電壓 =0 V」 厂輸出電 (C)【ov、ov、ov、Vcc、Vcc、#、#】
壓=Vcc I 輸出 ⑷【ov、OV、Vcc、0V、ον、ον、ον】今 電壓= Vpp」 上述（a)至（d)之輸出與第八實施形態相同。
因此，第九實施形態之電壓切換電路具備有與第八實施 形態相同之且與第八實施形態一m，由#有高= Vpp被輸出至節點N1，因此C^N溝道電晶體Qd6之：二 緣膜保持與Q D 5相同之厚度。 A 在第九實施形態中，電晶體數雖比第七、第八實施形能
546814
之，壓切換電路增加，但在第九實施形態中，不僅να側 又即點N 1、N 5間，連接地側之節點N丨、N 7間也使用2個 D』曰體Qd6、Q〇7 ,可最適當地達成Vpp之切斷條件與 〇V之轉送條件，提供可藉低的電源電壓V“施行安定動作 之電壓切換電路。 <第十實施形態> 裝 :八/入用圖1 1、圖1 2將第十實施形態之電壓切換電路予以 說明之。圖11所示之電壓切換電路係僅將圖1〇所示之電晶 體電路之節點N1與Vcc間連接至圖n之節點Ν1κ構成， f 12所示之電壓切換電路係僅將圖1〇所示之電晶體電路之 節點N1與接地間連接至圖12之節點Νΐκ構成。 由圖1 0之說明可以明悉，圖丨i所示之電壓切換電路之輸 出為電源電壓Vee、高電壓Vpp與高阻抗狀態，圖12所示 之私壓切換私路之輸出為Gv、高電壓與高阻抗狀態。 因本發明之應用對象之半導體裝置之電路構成之差異，作 線 為2壓位階，有些情形不需要Vcc或〇V ,此時使用圖10 之貫施形態之電壓切換電路比較有效。 本發明並不限定於上述實施形態，例如在上述實施形態 中，係就高電壓Vpp被施加至構成第三電路之一方節點而 電源電壓V“以下之電壓被施加至另_方節點之情形予以 說事實上並不限定於此’對於高電壓Vpp被施加至一 :節點而中間電壓Vm(vcc < Vm < Vpp)被施加至另一方 節點之情形本發明亦可適用。 又在第-至第四之實施形態中，係就將閘絕緣膜厚度不

Claims (1)

  1. 546814 第090125543號專利申請案 中文申請專利範圍替換本(92年4月) A B c D 六、申請專利範圍 1. 一種電壓切換電路，其特徵在於具備： 第一電路，其係具有輸出第一電壓之能力者； 第二電路，其係具有輸出第二電壓之能力者；及 第三電路，其係被連接於前述第一、第二電路之間而 由多數電晶體所構成者，而 前述多數電晶體具有電源驅動能力互異之串聯連接之第 一、第二電晶體者。 2 .如申請專利範圍第1項之電壓切換電路，其中在於前述 第一、第二電晶體之閘絕緣膜厚度互異者。 3 .如申請專利範圍第1項之電壓切換電路，其中在於前述 第一、第二電晶體係被形成於互異之阱上者。 4 .如申請專利範圍第3項之電壓切換電路，其中在於前述 第一、第二電晶體之閘絕緣膜厚度互異者。 5 .如申請專利範圍第1項之電壓切換電路，其中在於前述 第一、第二電晶體中，一方形成於半導體基板上，另一 方形成於與半導體基板同極性之阱上者。 6 .如申請專利範圍第5項之電壓切換電路，其中在於前述 第一、第二電晶體之閘絕緣膜厚度互異者。 7 .如申請專利範圍第1項之電壓切換電路，其中在於前述 第一、第二電晶體之臨限值電壓互異者。 8 .如申請專利範圍第1項之電壓切換電路，其中在於前述 第一、第二電晶體對溝道部之雜質注入工序互異者。 9 .如申請專利範圍第1項之電壓切換電路，其中在於前述 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
    卜電晶體對溝道區域之雜質 10.如_請專利範圍第9項之 工序相同者。 第-、第1曰換電路’其中在於前述 罘一私日曰植足閘絕緣膜厚度互異者 b申請專利範圍第！項之電壓切換電路，A 罘一、第二電晶體屬於同極性者。 、則处 12·如申請專利範圍第1 第-〃 換電路’其中在於前述 弟、弟二電晶體之閘絕緣膜厚度互異者 、 13.Γ料利範圍第11項之電壓切換電路，其中在於前述 罘一、弟二電晶體之臨限值電壓互異者 Μ申科利範圍第i項之電壓切換電路其中在於前述 厂弟二電晶體為耗盡型電晶體(deputi e transistor)者。 15.如申請專利範圍第14項之電壓 狀 ^ 公茯包路，其中在於前述 罘一、弟二電晶體之閘絕緣膜厚度互異者。 U申請專利範圍第14項之電壓切換電路，其中在於前述 第一、第二電晶體之臨限值電壓互異者。 Π.如申請專利範圍第14項之電壓切換電路，其中在於前述 罘一、第二電晶體對溝道部之雜質注入工序互異者。 18. 如申請專利範圍第14項之電壓切換電路，其中在於前述 第一、第二電晶體對溝道區域之雜質注入工序相同者。 19. 如申請專利範圍第丨項之電壓切換電路，其中在於前述 第二電壓為比前述第-電壓高之電墨，且前述第二電$ 為比電源電壓高之電壓者。 20·如申請專利範圍第19項之電壓切換電路，其中在於前述 本紙張尺度適用中國國家標準(CNS) A4規格(21〇x 297公釐) 546814 A B c D 六、申請專利範圍 第一電壓為電源電壓以下之電壓者。 21.如申請專利範圍第2 0項之電壓切換電路，其中在於前述 第二電晶體被連接於前述第二電路側，前述第二電晶體 之閘絕緣膜厚度比前述第一電晶體之閘絕緣膜厚度大 者。 2Z如申請專利範圍第2 0項之電壓切換電路，其中在於前述 第二電晶體被連接於前述第二電路側，前述第二電晶體 之臨限值電壓比前述第一電晶體之臨限值電壓低者。 23. 如申請專利範圍第2 0項之電壓切換電路，其中在於前述 第一、第二電晶體為耗盡型電晶體者。 24. 如申請專利範圍第2 0項之電壓切換電路，其中在於前述 第一、第二電晶體之閘絕緣膜厚度互異者。 25. 如申請專利範圍第2 0項之電壓切換電路，其中在於前述 第一、第二電晶體之臨限值電壓互異者。 26. 如申請專利範圍第2 0項之電壓切換電路，其中在於前述 第一、第二電晶體對溝道部之雜質注入工序互異者。 27. 如申請專利範圍第2 0項之電壓切換電路，其中在於前述 弟一、弟二電晶體對溝道區域之雜質注入工序相同者。 -3- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
TW090125543A 2000-10-30 2001-10-16 Voltage switching circuit TW546814B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000330973 2000-10-30
JP2001308693A JP4128763B2 (ja) 2000-10-30 2001-10-04 電圧切り替え回路

Publications (1)

Publication Number Publication Date
TW546814B true TW546814B (en) 2003-08-11

Family

ID=26603062

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090125543A TW546814B (en) 2000-10-30 2001-10-16 Voltage switching circuit

Country Status (5)

Country Link
US (4) US6501323B2 (zh)
JP (1) JP4128763B2 (zh)
KR (1) KR20020034889A (zh)
CN (1) CN1179415C (zh)
TW (1) TW546814B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7095245B2 (en) * 2003-11-14 2006-08-22 Intel Corporation Internal voltage reference for memory interface
KR100714115B1 (ko) * 2005-07-29 2007-05-02 한국전자통신연구원 급격한 ｍｉｔ 소자, 그 소자를 이용한 고전압 잡음제거회로 및 그 제거회로를 포함한 전기전자시스템
KR100790977B1 (ko) 2006-01-13 2008-01-03 삼성전자주식회사 출력편차가 개선된 출력버퍼 및 이를 구비한평판표시장치용 소오스 드라이버
KR100710807B1 (ko) * 2006-05-19 2007-04-23 삼성전자주식회사 누설 전류 및 고전압 브레이크다운을 줄일 수 있는 고전압전달 회로 및 그것을 포함한 로우 디코더 회로
KR100776759B1 (ko) 2006-06-15 2007-11-19 주식회사 하이닉스반도체 반도체 메모리의 전원장치 및 그 제어방법
US7598794B1 (en) * 2006-09-28 2009-10-06 Cypress Semiconductor Corporation Well bias architecture for integrated circuit device
CN101079618B (zh) * 2007-05-21 2010-06-30 黑龙江大学 Mos管阈值扩展电路和阈值扩展方法
JP5332528B2 (ja) * 2008-11-14 2013-11-06 株式会社リコー 電子回路および電圧検出回路
US8248152B2 (en) * 2009-02-25 2012-08-21 International Business Machines Corporation Switched capacitor voltage converters
JP2012200083A (ja) * 2011-03-22 2012-10-18 Toshiba Corp スイッチング回路及びｄｃ−ｄｃコンバータ
JP2013005497A (ja) * 2011-06-13 2013-01-07 Toshiba Corp スイッチング回路及びｄｃ−ｄｃコンバータ
US9030855B2 (en) 2011-07-14 2015-05-12 Macronix International Co., Ltd. Semiconductor device, start-up circuit having first and second circuits and a single voltage output terminal coupled to a second node between the semiconductor unit and the first circuit, and operating method for the same
JP6013851B2 (ja) * 2012-09-27 2016-10-25 エスアイアイ・セミコンダクタ株式会社 基準電圧発生装置
CN103824551B (zh) * 2014-02-27 2016-06-01 上海和辉光电有限公司 一种栅极驱动电路及显示面板
JP6498649B2 (ja) * 2016-10-17 2019-04-10 株式会社東海理化電機製作所 レベルシフタ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3749984A (en) * 1969-04-11 1973-07-31 Rca Corp Electroacoustic semiconductor device employing an igfet
US4595847A (en) * 1983-10-20 1986-06-17 Telmos, Inc. Bi-directional high voltage analog switch having source to source connected field effect transistors
JP2592234B2 (ja) * 1985-08-16 1997-03-19 富士通株式会社 半導体装置
JPH088334B2 (ja) 1989-01-13 1996-01-29 株式会社東芝 半導体集積回路
JP2660734B2 (ja) 1989-01-16 1997-10-08 株式会社日立製作所 半導体集積回路装置
FR2662303A1 (fr) * 1990-05-17 1991-11-22 Hello Sa Transistor mos a tension de seuil elevee.
JPH0590515A (ja) 1991-09-27 1993-04-09 Toshiba Corp 電圧転送回路
JP3242129B2 (ja) 1991-10-07 2001-12-25 株式会社コーセー 油性化粧料
JPH05174590A (ja) * 1991-12-20 1993-07-13 Sharp Corp 電源切り換え回路
KR940008206B1 (ko) 1991-12-28 1994-09-08 삼성전자 주식회사 고전압 스위치 회로
JP3242149B2 (ja) 1992-05-29 2001-12-25 富士通株式会社 ダイナミック型分周回路
US5315188A (en) * 1992-11-02 1994-05-24 Samsung Electronics Co., Ltd. High voltage switching circuit
JPH06197001A (ja) * 1992-12-24 1994-07-15 Toshiba Corp レベル変換回路
KR0157343B1 (ko) * 1995-06-09 1998-12-01 김광호 반도체 메모리장치의 고전압 스위치 회로
JP3180662B2 (ja) * 1996-03-29 2001-06-25 日本電気株式会社 電源切り替え回路
US6097238A (en) * 1997-01-10 2000-08-01 Xilinx, Inc. Circuit with ramp-up control and overcoming a threshold voltage loss in an NMOS transistor
KR100252476B1 (ko) * 1997-05-19 2000-04-15 윤종용 플레이트 셀 구조의 전기적으로 소거 및 프로그램 가능한 셀들을 구비한 불 휘발성 반도체 메모리 장치및 그것의 프로그램 방법
US6215348B1 (en) * 1997-10-01 2001-04-10 Jesper Steensgaard-Madsen Bootstrapped low-voltage switch

Also Published As

Publication number Publication date
US20070030048A1 (en) 2007-02-08
US20050218962A1 (en) 2005-10-06
CN1179415C (zh) 2004-12-08
JP2002203910A (ja) 2002-07-19
US6501323B2 (en) 2002-12-31
US7132875B2 (en) 2006-11-07
US7414454B2 (en) 2008-08-19
CN1351377A (zh) 2002-05-29
US20030067341A1 (en) 2003-04-10
JP4128763B2 (ja) 2008-07-30
KR20020034889A (ko) 2002-05-09
US20020050850A1 (en) 2002-05-02
US6924690B2 (en) 2005-08-02

Similar Documents

Publication Publication Date Title
TW546814B (en) Voltage switching circuit
US6239649B1 (en) Switched body SOI (silicon on insulator) circuits and fabrication method therefor
JP3169333B2 (ja) 両方向性の高電圧トランジスタを利用したアナログマルチプレクサ回路
US8093664B2 (en) Non-volatile semiconductor memory device and depletion-type MOS transistor
JP2009295781A (ja) 半導体装置及びその製造方法
TW200824276A (en) Semiconductor integrated circuit
US6946892B2 (en) Level transforming circuit
US7728386B2 (en) Semiconductor integrated circuit device
US6737912B2 (en) Resistance division circuit and semiconductor device
JP3781740B2 (ja) 半導体集積回路、半導体装置および半導体装置の製造方法
TWI780477B (zh) 開關裝置
JP2009207178A (ja) 漏れ電流を減少させる装置および回路ならびにその方法
JP3282965B2 (ja) トランジスタ
JPH06275826A (ja) 半導体装置
JP3067805B2 (ja) 半導体チップ上でより高い電圧をスイッチングするための回路装置の作動方法
JPH1028045A (ja) Ｍｏｓトランジスタ回路
JP2671808B2 (ja) インタフェース回路
JP2979716B2 (ja) Ｃｍｏｓ集積回路
JPH07249688A (ja) 半導体集積回路装置
US20070267702A1 (en) Dynamic threshold P-channel MOSFET for ultra-low voltage ultra-low power applications
TWI238521B (en) Non-volatile memory single gate device with increased operation efficiency and operation method thereof
JPH02226760A (ja) 半導体論理回路
TW201214671A (en) High voltage switch without body effect
JP2001351988A (ja) 保護回路
JPH0411782A (ja) 半導体メモリ

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent