JP2009207178A - 漏れ電流を減少させる装置および回路ならびにその方法 - Google Patents
漏れ電流を減少させる装置および回路ならびにその方法 Download PDFInfo
- Publication number
- JP2009207178A JP2009207178A JP2009137804A JP2009137804A JP2009207178A JP 2009207178 A JP2009207178 A JP 2009207178A JP 2009137804 A JP2009137804 A JP 2009137804A JP 2009137804 A JP2009137804 A JP 2009137804A JP 2009207178 A JP2009207178 A JP 2009207178A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- circuit
- channel region
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】 トランジスタのソース領域に対して逆バイアスとなる電圧をチャネル領域に印加することにより、チャネル領域からの漏れ電流を低減させる。
【選択図】 図1
Description
本発明は、集積回路の漏れ電流を減少させるための回路および方法を提供するものであると理解されるべきである。特定の実施例において、トランジスタのチャネル領域は、その電流輸送電極に関して逆バイアスされ、漏れ電流の流れを減少させる。電流輸送電極に関するチャネルまたはボディ領域の逆バイアスは、チャネル領域によって生成される電位バリアを増大させる。この結果、トランジスタの電流輸送電極間を電子が通過し難くなる。本発明のいくつかの特徴が、ここに図示され説明されているが、多様な変形、置換、変更、および等化が当業者によって行われるであろう。例えば、上述の実施例において、電圧は、漏れ電流の総量を減少するために、pチャネル・デバイスのチャネル領域、またはnチャネル・デバイスのソース領域に選択的に印加することができる。また、電圧は、トランジスタの他の端子に選択的に印加することができると理解すべきである。さらに、上述のいくつかの実施例は、集積回路に提供される電圧の上昇を含み、トランジスタのチャネル領域がソース領域に関して逆バイアスされる。他の実施例において、電圧を低くし、かつ、電圧が印加される場所を転換することが望ましく、その結果、チャネル領域は、なおソース領域に関して逆バイアスされ、漏れ電流が減少する。したがって、本特許請求の範囲は、本発明の真の精神の範囲内において、かかる全ての変形および変更を網羅することを意図するものであると理解されたい。
15 基板
20,30,80−89,91−99,102−107 トランジスタ
21,22,31,32 電流輸送電極
23,33 ゲート電極
24,34 チャネル領域
35 N型ウェル
50 Vccsup発生器
60 Vss発生器
65 基準電圧回路
Claims (21)
- 各々が電流輸送電極およびチャネル領域を含む第1トランジスタおよび第2トランジスタと、
第1電圧を受けて、前記第1電圧を前記第1トランジスタの前記電流輸送電極へ提供するために適合される第1回路と、
第2電圧を、前記第1トランジスタの前記チャネル領域へ提供するために適合される第2回路であって、前記第2電圧が前記第1電圧よりも高い、第2回路と、
第3電圧を受けて、前記第3電圧を前記第2トランジスタの前記電流輸送電極へ提供するために適合される第3回路と、
第4電圧を、前記第2トランジスタの前記チャネル領域へ提供するために適合される第4回路と、
から構成されることを特徴とする集積回路。 - 前記第2回路が、さらに、前記第2電圧を前記第1トランジスタの前記チャネル領域へ選択的に提供するために適合されることを特徴とする請求項1記載の集積回路。
- 前記第3回路が、さらに、前記第3電圧を前記第2トランジスタの前記ソース領域へ選択的に提供するために適合されることを特徴とする請求項2記載の集積回路。
- 前記第2回路がチャージ・ポンプを含むことを特徴とする請求項1記載の集積回路。
- 第1電圧を第1トランジスタの電流輸送電極へ提供する段階と、
第2電圧を発生する段階と、
前記第2電圧を前記第1トランジスタのチャネル領域へ提供する段階と、
第3電圧を発生する段階と、
前記第3電圧を第2トランジスタの電流輸送電極へ提供する段階と、
第4電圧を第2トランジスタの前記チャネル領域へ提供する段階と、
からなることを特徴とする方法。 - 前記第2電圧を発生する段階が、前記第1電圧よりも高い電圧を発生する段階を含むことを特徴とする請求項5記載の方法。
- 前記第3電圧を発生する段階が、前記第4電圧よりも高い電圧を発生する段階を含むことを特徴とする請求項6記載の方法。
- 前記第2電圧を発生する段階が、前記第1電圧より高い前記第2電圧を上昇するために第5電圧を受ける段階を含むことを特徴とする請求項5記載の方法。
- 前記第3電圧を発生する段階が、前記第4電圧が上昇する段階を含むことを特徴とする請求項5記載の方法。
- 前記第2電圧を、前記第1トランジスタの前記チャネル領域から選択的に除去する段階からさらに構成されることを特徴とする請求項5記載の方法。
- 前記第4電圧を、前記第2トランジスタの前記チャネル領域から選択的に除去する段階からさらに構成されることを特徴とする請求項10記載の方法。
- 前記第4電圧を選択的に除去する段階が、前記第2電圧を選択的に除去する段階と実質的に同時に生じることを特徴とする請求項11記載の方法。
- 集積回路を有する携帯用通信デバイスであって、前記集積回路が、
ソース領域およびボディ領域を有する第1論理トランジスタと、
前記第1論理トランジスタの前記ソース領域へ第1電圧を提供するために適合される第1回路と、および
前記第1論理トランジスタの前記ボディ領域へ第2電圧を提供するために適合される第2回路であって、前記第2電圧が前記第1電圧よりも低い、第2回路と、
から構成されることを特徴とする携帯用通信デバイス。 - 前記第1回路が、さらに、前記第2電圧よりも少なくとも0.4ボルト高い第1電圧を提供するために適合されることを特徴とする請求項13記載の携帯用通信デバイス。
- 前記第1回路が、さらに、前記第1トランジスタが不活性状態であるときに、前記第1電圧を提供するために適合されることを特徴とする請求項13記載の携帯用通信デバイス。
- 集積回路を有する携帯用通信デバイスであって、前記集積回路が、
ソース領域およびボディ領域を有する第1論理トランジスタと、
前記第1論理トランジスタの前記ソース領域へ第1電圧を提供するために適合される第1回路と、
前記第1論理トランジスタの前記ボディ領域へ第2電圧を選択的に提供するために適合される第2回路であって、前記第1電圧が前記第2電圧よりも高い、第2回路と、
から構成されることを特徴とする携帯用通信デバイス。 - 前記第1回路が、さらに、前記第2電圧よりも少なくとも0.4ボルト高い電圧を提供するために適合されることを特徴とする請求項16記載の携帯用通信デバイス。
- 前記第2回路は、さらに、前記トランジスタが不活性状態であるときに、前記第2電圧を提供するために適合されることを特徴とする請求項16記載の携帯用通信デバイス。
- トランジスタのチャネル領域における漏れ電流を減少する方法であって、
前記チャネル領域へ電圧を選択的に印加する段階であって、前記電圧が、前記トランジスタの電流輸送電極上の電圧よりも高い、段階を含むことを特徴とする方法。 - 前記電圧を前記トランジスタの電流輸送電極へ提供する段階をさらに含むことを特徴とする請求項19記載の方法。
- 前記電流輸送電極へ印加される前記電圧を使用して、前記チャネル領域へ印加される前記電圧を発生する段階をさらに含むことを特徴とする請求項20記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US59186500A | 2000-06-12 | 2000-06-12 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002511471A Division JP2004503948A (ja) | 2000-06-12 | 2001-06-01 | 漏れ電流を減少させる装置および回路ならびにその方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009207178A true JP2009207178A (ja) | 2009-09-10 |
Family
ID=24368271
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002511471A Pending JP2004503948A (ja) | 2000-06-12 | 2001-06-01 | 漏れ電流を減少させる装置および回路ならびにその方法 |
JP2009137804A Pending JP2009207178A (ja) | 2000-06-12 | 2009-06-09 | 漏れ電流を減少させる装置および回路ならびにその方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002511471A Pending JP2004503948A (ja) | 2000-06-12 | 2001-06-01 | 漏れ電流を減少させる装置および回路ならびにその方法 |
Country Status (6)
Country | Link |
---|---|
JP (2) | JP2004503948A (ja) |
KR (1) | KR100551143B1 (ja) |
CN (1) | CN1236560C (ja) |
AU (1) | AU2001265321A1 (ja) |
TW (1) | TW501278B (ja) |
WO (1) | WO2001097380A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003031681A (ja) * | 2001-07-16 | 2003-01-31 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
US6731157B2 (en) * | 2002-01-15 | 2004-05-04 | Honeywell International Inc. | Adaptive threshold voltage control with positive body bias for N and P-channel transistors |
CN108986748B (zh) | 2018-08-02 | 2021-08-27 | 京东方科技集团股份有限公司 | 一种消除驱动晶体管漏电流的方法及系统、显示装置 |
JP2021101512A (ja) | 2019-12-24 | 2021-07-08 | キオクシア株式会社 | 半導体集積回路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05108194A (ja) * | 1991-10-17 | 1993-04-30 | Hitachi Ltd | 低消費電力型半導体集積回路 |
JPH10229332A (ja) * | 1996-12-03 | 1998-08-25 | Sgs Thomson Microelectron Inc | トランジスタのスレッシュホールド電圧を積極的にバイアスする集積回路及び関連方法 |
JPH10242839A (ja) * | 1997-02-28 | 1998-09-11 | Hitachi Ltd | 半導体装置 |
JPH10261946A (ja) * | 1997-03-19 | 1998-09-29 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2000155617A (ja) * | 1998-11-19 | 2000-06-06 | Mitsubishi Electric Corp | 内部電圧発生回路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0169157B1 (ko) * | 1993-11-29 | 1999-02-01 | 기다오까 다까시 | 반도체 회로 및 mos-dram |
JPH07176624A (ja) * | 1993-12-20 | 1995-07-14 | Nippon Telegr & Teleph Corp <Ntt> | 相補性mos型電界効果トランジスタ集積回路 |
KR100223770B1 (ko) * | 1996-06-29 | 1999-10-15 | 김영환 | 반도체 장치의 문턱전압 제어회로 |
JPH10229165A (ja) * | 1997-02-17 | 1998-08-25 | Ricoh Co Ltd | 半導体集積回路装置 |
JP4046383B2 (ja) * | 1997-04-01 | 2008-02-13 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP3737240B2 (ja) * | 1997-04-24 | 2006-01-18 | 富士通株式会社 | 半導体集積回路装置 |
US5929695A (en) * | 1997-06-02 | 1999-07-27 | Stmicroelectronics, Inc. | Integrated circuit having selective bias of transistors for low voltage and low standby current and related methods |
WO1998059419A1 (en) * | 1997-06-20 | 1998-12-30 | Intel Corporation | Forward body bias transistor circuits |
JP3814385B2 (ja) * | 1997-10-14 | 2006-08-30 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
-
2001
- 2001-04-19 TW TW090109435A patent/TW501278B/zh not_active IP Right Cessation
- 2001-06-01 AU AU2001265321A patent/AU2001265321A1/en not_active Abandoned
- 2001-06-01 KR KR1020027016892A patent/KR100551143B1/ko not_active IP Right Cessation
- 2001-06-01 CN CNB018140807A patent/CN1236560C/zh not_active Expired - Fee Related
- 2001-06-01 WO PCT/US2001/017839 patent/WO2001097380A1/en active IP Right Grant
- 2001-06-01 JP JP2002511471A patent/JP2004503948A/ja active Pending
-
2009
- 2009-06-09 JP JP2009137804A patent/JP2009207178A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05108194A (ja) * | 1991-10-17 | 1993-04-30 | Hitachi Ltd | 低消費電力型半導体集積回路 |
JPH10229332A (ja) * | 1996-12-03 | 1998-08-25 | Sgs Thomson Microelectron Inc | トランジスタのスレッシュホールド電圧を積極的にバイアスする集積回路及び関連方法 |
JPH10242839A (ja) * | 1997-02-28 | 1998-09-11 | Hitachi Ltd | 半導体装置 |
JPH10261946A (ja) * | 1997-03-19 | 1998-09-29 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2000155617A (ja) * | 1998-11-19 | 2000-06-06 | Mitsubishi Electric Corp | 内部電圧発生回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2004503948A (ja) | 2004-02-05 |
CN1446403A (zh) | 2003-10-01 |
TW501278B (en) | 2002-09-01 |
WO2001097380A1 (en) | 2001-12-20 |
KR100551143B1 (ko) | 2006-02-10 |
CN1236560C (zh) | 2006-01-11 |
AU2001265321A1 (en) | 2001-12-24 |
KR20030022816A (ko) | 2003-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6573566B2 (en) | Low-voltage-triggered SOI-SCR device and associated ESD protection circuit | |
US6239649B1 (en) | Switched body SOI (silicon on insulator) circuits and fabrication method therefor | |
JP4353393B2 (ja) | 半導体集積回路装置 | |
US20040080340A1 (en) | Low power consumption MIS semiconductor device | |
JP4195439B2 (ja) | 集積回路及び携帯電子機器 | |
WO1997038444A1 (en) | Semiconductor integrated circuit device | |
WO2000044049A1 (fr) | Circuit de protection contre l'electricite statique, et circuit integre | |
US11189613B2 (en) | Semiconductor device | |
KR100243496B1 (ko) | 반도체 장치 | |
JP2710113B2 (ja) | 相補性回路技術による集積回路 | |
JP2006270027A (ja) | 半導体装置および相補形mis論理回路 | |
JP2003007833A (ja) | 半導体装置 | |
TW200416730A (en) | Low standby power semiconductor circuit | |
JP2009207178A (ja) | 漏れ電流を減少させる装置および回路ならびにその方法 | |
CN109600131B (zh) | 低功率芯片 | |
CN110890886A (zh) | 超低电压数字电路的本体偏置 | |
US20020080536A1 (en) | Electrostatic discharge protection device and method therefor | |
JP2004228317A (ja) | 半導体記憶装置 | |
JP2000294656A (ja) | 集積回路 | |
JP2003060068A (ja) | 半導体装置 | |
KR20140071013A (ko) | Esd 보호회로 | |
JPH1168548A (ja) | 半導体集積回路 | |
JP2008244071A (ja) | Esd保護回路を備えた半導体集積回路 | |
JP2671808B2 (ja) | インタフェース回路 | |
TW202406262A (zh) | 靜電放電保護電路及其操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120206 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120426 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120502 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120806 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120918 |