JP2002203910A - 電圧切り替え回路 - Google Patents

電圧切り替え回路

Info

Publication number
JP2002203910A
JP2002203910A JP2001308693A JP2001308693A JP2002203910A JP 2002203910 A JP2002203910 A JP 2002203910A JP 2001308693 A JP2001308693 A JP 2001308693A JP 2001308693 A JP2001308693 A JP 2001308693A JP 2002203910 A JP2002203910 A JP 2002203910A
Authority
JP
Japan
Prior art keywords
voltage
switching circuit
transistors
circuit
voltage switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001308693A
Other languages
English (en)
Other versions
JP4128763B2 (ja
JP2002203910A5 (ja
Inventor
Hiroshi Nakamura
寛 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001308693A priority Critical patent/JP4128763B2/ja
Priority to TW090125543A priority patent/TW546814B/zh
Priority to US09/983,952 priority patent/US6501323B2/en
Priority to KR1020010066692A priority patent/KR20020034889A/ko
Priority to CNB011375809A priority patent/CN1179415C/zh
Publication of JP2002203910A publication Critical patent/JP2002203910A/ja
Priority to US10/292,527 priority patent/US6924690B2/en
Publication of JP2002203910A5 publication Critical patent/JP2002203910A5/ja
Priority to US11/139,510 priority patent/US7132875B2/en
Priority to US11/537,267 priority patent/US7414454B2/en
Application granted granted Critical
Publication of JP4128763B2 publication Critical patent/JP4128763B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Read Only Memory (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【課題】チップ面積の増加を生じることなく、かつ、動
作マージンが大きい、低い電源電圧で動作する電圧切り
替え回路を提供する。 【解決手段】本発明の電圧切り替え回路は、従来１個の
Ｄ型トランジスタで行われた高電圧の遮断と電源電圧の
転送機能を、ゲート絶縁膜の膜厚又はしきい値電圧の異
なる直列接続された２個のＤ型トランジスタで分担して
行うことにより、しきい値電圧マージンの低下を回避し
つつ最小のトランジスタ数で構成されることを主な特徴
とする。このようにして、パターン面積の増加を伴うＥ
型トランジスタを用いることなく、従来１個のＤ型トラ
ンジスタでは不可能であった低い電源電圧で安定に動作
し、チップ面積が小さく、かつ、低コストで歩留まりと
信頼性の高い電圧切り替え回路を提供することができ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は電圧切り替え回路に
係り、特にＮＡＮＤセル、ＮＯＲセル、ＤＩＮＯＲセ
ル、ＡＮＤセル等の電源電圧より高い電圧を使用する不
揮発性半導体記憶装置の電圧切り替え回路に関するもの
である。
【０００２】
【従来の技術】不揮発性半導体記憶装置に代表される電
源電圧より高い昇圧電圧を使用するデバイスでは、１つ
の配線に対して０Ｖ、電源電圧Ｖcc、高電圧（Ｖccより
高い電圧）のように、高電圧及び電源電圧Ｖcc以下の電
圧を選択的に充電する回路が必要である。このような機
能を有する従来の電圧切り替え回路の一例を図１０に示
す。
【０００３】図１０に示す電圧切り替え回路は、ノード
Ｎ１で互いに接続されたエンハンスメント型（以下Ｅ型
と呼ぶ）のＰチャネルトランジスタＱP1及びＮチャネル
トランジスタＱN1からなる第１の回路と、出力側のノー
ドＮ２に接続された高電圧出力回路２０からなる第２の
回路と、ノードＮ１、Ｎ２の間に接続された厚いゲート
絶縁膜を有するデプレッション型（以下Ｄ型と呼ぶ）Ｎ
チャネルトランジスタＱD3からなる第３の回路により構
成される。ここで、ＱD3の厚いゲート絶縁膜は、高電圧
出力回路２０からドレイン側のノードＮ２に出力される
高電圧に耐えるために用いられる。
【０００４】第１の回路において、Ｅ型Ｐチャネルトラ
ンジスタＱP1のドレインと基板との接続点に電源電圧Ｖ
ccが付与され、ゲートに信号Ｓｉｇ１が入力され、ソー
スはノードＮ１に接続される。また、Ｅ型Ｎチャネルト
ランジスタＱN1のソースは接地（０Ｖ）され、ゲートに
信号Ｓｉｇ２が入力され、ドレインはノードＮ１に接続
される。
【０００５】第２の回路において、高電圧出力回路２０
には信号Ｓｉｇ３が入力され、ノードＮ２に高電圧ＶPP
が出力される。ここで高電圧ＶPPは例えば不揮発性半導
体記憶装置のプログラム電圧として用いられる。
【０００６】また、第３の回路において、Ｄ型Ｎチャネ
ルトランジスタＱD3のソースはノードＮ１に接続され、
ゲートに信号Ｓｉｇ６が入力され、ドレインはノードＮ
２に接続される。ＱD3からなる第３の回路は、後に示す
ように本発明の電圧切り替え回路の主要部と密接に関連
するため、特に破線の囲み１０で示されている。
【０００７】次に、図１０に示す電圧切り替え回路の動
作について説明する。図１０の電圧切り替え回路におい
て、信号Ｓｉｇ１、Ｓｉｇ２、Ｓｉｇ３、及びＳｉｇ６
は、Ｖccを高レベル、０Ｖを低レベルとする信号であ
る。またＳｉｇ６は、０Ｖ以上の任意の電圧♯を高レベ
ルとする場合がある。
【０００８】第１の回路において、信号Ｓｉｇ１、Ｓｉ
ｇ２を共に高レベルにすれば、ＱP1オフ、ＱN1オンとな
るのでノードＮ１は０Ｖとなる。信号Ｓｉｇ１、Ｓｉｇ
２を共に低レベルとすれば、ＱP1オン、ＱN1オフとなる
のでノードＮ１はＶccとなる。また、信号Ｓｉｇ１を高
レベル、信号Ｓｉｇ２を低レベルとすれば、ＱP1オフ、
ＱN1オフとなるのでノードＮ１はフローティング（高イ
ンピーダンス）状態となる。このように、信号Ｓｉｇ
１、Ｓｉｇ２を用いてノードＮ１に０Ｖ、電源電圧Ｖc
c、及び高インピーダンス状態を出力することができ
る。
【０００９】第２の回路において、高電圧出力回路２０
に入力する信号Ｓｉｇ３を高レベルにすればノードＮ２
に高電圧ＶPPが出力され、信号Ｓｉｇ３を低レベルにす
ればノードＮ２は高インピーダンス状態になる。
【００１０】また、第３の回路において信号Ｓｉｇ６を
高レベルにすれば、ＱD3はオン状態となりノードＮ１、
Ｎ２の間は導通し、信号Ｓｉｇ６を低レベルにすればオ
フ状態となってノードＮ１、Ｎ２の間は遮断される。
【００１１】以上、第１、第２及び第３の回路について
別個に説明した電圧切り替え回路の動作を取りまとめれ
ば、信号Ｓｉｇ１、Ｓｉｇ２、Ｓｉｇ３及びＳｉｇ６の
高レベル、低レベルに対応して、従来の電圧切り替え回
路の出力電圧を次のように表すことができる。
【００１２】［Ｓｉｇ１、Ｓｉｇ２、Ｓｉｇ３、Ｓｉｇ
６］の各レベルに対応する電圧を順に記入して左側に示
し、電圧切り替え回路の出力を右側に示せば、 （ａ）［Ｖcc、０Ｖ、０Ｖ、♯］⇒「出力電圧なし（高
インピーダンス状態）」 （ｂ）［Ｖcc、Ｖcc、０Ｖ、♯］⇒「出力電圧＝０Ｖ」 （ｃ）［０Ｖ、０Ｖ、０Ｖ、Ｖcc］⇒「出力電圧＝Ｖc
c」 （ｄ）［０Ｖ、０Ｖ、Ｖcc、０Ｖ］⇒「出力電圧＝
ＶPP」 ここで（ａ）、（ｂ）の場合には、Ｓｉｇ６の信号レベ
ル♯は０Ｖ以上であればよい。
【００１３】図１０に示す電圧切り替え回路の特徴は、
高電圧ＶPPが印加されるノードＮ２（出力ノード）と、
Ｖcc以下の電圧しか印加されないノードＮ１との間に、
Ｄ型トランジスタＱD3が設けられていることである。こ
のように、高電圧ＶPPが印加されるノードＮ２と高電圧
が印加されないノードＮ１との間の遮断をトランジスタ
１個で実現すれば、回路のパターン面積を小さくするこ
とができる。
【００１４】図１１に第３の回路１０の部分拡大図を示
す。先に述べたように、電圧切り替え回路が所望の電圧
を出力するためには、ＱD3は図１１（ａ）、図１１
（ｂ）に破線で矢示したような特性を満たさねばならな
い。
【００１５】すなわちＱD3のゲート電圧をＶg、ソース
電圧をＶs、ドレイン電圧をＶdとすれば、ＶgはＳｉｇ
６の電圧、ＶsはノードＮ１の電圧、ＶdはノードＮ２の
電圧にそれぞれ等しいので、図１１（ａ）に示すよう
に、ＱD3は［Ｖg、Ｖs、Ｖd］＝［０Ｖ、Ｖcc、ＶPP］
の時に遮断状態になり、図１１（ｂ）に示すように［Ｖ
g、Ｖs］＝［Ｖcc、Ｖcc］の時にソースの電源電圧Ｖcc
がドレインに転送されねばならない。
【００１６】図１１（ａ）に示すＱD3の特性が満たされ
ない場合には、ＱD3を介して高電圧ＶPPのリーク電流が
流れるのでＶPPのレベル低下を生じる。また、図１１
（ｂ）に示すＱD3の特性が満たされない場合には、ＱD3
の転送能力の低下により電圧切り替え回路の出力電圧Ｖ
ccのレベル低下を生じる。
【００１７】一般に電源電圧Ｖccが高い場合には、図１
１（ａ）における（Ｖg−Ｖs）の値（＝−Ｖcc）が小さ
くなるので図１１（ａ）の遮断特性のマージンが大きく
なり、Ｄ型トランジスタＱD3のしきい値電圧（負の値）
の絶対値を大きくすることができる。このため、十分な
マージンをもって、図１１（ｂ）に示すＶcc転送状態
（オン状態）を実現することができる。しかし、電源電
圧Ｖccが低くなるにつれて図１１（ａ）の遮断状態を実
現するためには、ＱD3のしきい値電圧の絶対値を小さく
する必要があるので、Ｖcc転送状態に対して必要なＱD3
のしきい値電圧マージンが次第に小さくなる。
【００１８】すなわち、図１１（ａ）において、電源電
圧Ｖccが低くなるにつれてＤ型トランジスタＱD3をオフ
するＶｇ−Ｖｓの値（０Ｖ−Ｖcc＝−Ｖcc）が０Ｖに近
づくので、第３の回路１０を遮断状態にするためのＱD3
のしきい値電圧を０Ｖに近づけねばならず、従ってＶcc
転送状態に対するマージンが小さくなる。
【００１９】近年半導体集積回路の低消費電力化に伴
い、電源電圧の低電圧化が進行し、図１１（ａ）、図１
１（ｂ）に示すＤ型ＮチャネルトランジスタＱD3の特性
を満たすことが困難になるという問題が生じていた。こ
のため、図１０に示す電圧切り替え回路の代わりに、図
１２、図１３に示すように、Ｄ型トランジスタを用いな
い素子数の多い回路が使用されるようになった。
【００２０】図１２に示す回路は、Ｄ型Ｎチャネルトラ
ンジスタＱD3の代わりにＥ型ＮチャネルトランジスタＱ
N2、及び信号Ｓｉｇ６を受けて高電圧をＱN2のゲートに
入力する高電圧発生回路２５から構成される第３の回路
１０ａを用いた電圧切り替え回路である。Ｅ型トランジ
スタを用いればしきい値電圧が正となり、電源電圧低下
に伴うしきい値電圧マージン低下の問題を回避すること
ができる。
【００２１】また、図１３に示す回路は、Ｄ型Ｎチャネ
ルトランジスタＱD3の代わりに、ゲートに信号Ｓｉｇ７
を受けるＥ型ＮチャネルトランジスタＱN3と、ゲートに
信号Ｓｉｇ８を受け基板にＮウエル電圧制御回路３０の
出力を受けるＥ型ＰチャネルトランジスタＱP2からなる
トランスファゲートを第３の回路１０ｂとして用いた電
圧切り替え回路である。図１３に示す回路においても、
Ｅ型トランジスタが用いられるのでしきい値電圧が正と
なり、電源電圧低下に伴うしきい値電圧マージン低下の
問題を回避することができる。
【００２２】しかし、図１２に示す電圧切り替え回路は
高電圧発生回路２５のパターン面積が大となり、また図
１３に示す電圧切り替え回路はＮウエル電圧制御回路３
０のパターン面積が大となるため、いずれも図１０に示
す電圧切り替え回路に比べてパターン面積が大幅に増加
するという欠点があった。
【００２３】
【発明が解決しようとする課題】上記したように、不揮
発性半導体記憶装置等に用いる従来の電圧切り替え回路
は、電源電圧が低くなればしきい値電圧マージンの低下
により１個のＤ型トランジスタを用いた回路の使用が不
可能になり、しきい値電圧マージンの低下を回避するた
めＥ型トランジスタを用いる回路を使用すればパターン
面積が増加し、チップ面積が増加するという問題があっ
た。
【００２４】本発明は上記の問題点を解決すべくなされ
たもので、チップ面積の増加を生じることなく動作マー
ジンの大きい不揮発性半導体記憶装置等の電圧切り替え
回路を提供することを目的とする。
【００２５】
【課題を解決するための手段】本発明の電圧切り替え回
路は、従来１個のＤ型トランジスタで行われた高電圧の
遮断と電源電圧の転送機能を、ゲート絶縁膜の膜厚又は
しきい値電圧の異なる直列接続された２個のＤ型トラン
ジスタで分担して行うことにより、しきい値電圧マージ
ンの低下を回避しつつ最小のトランジスタ数で構成され
た電圧切り替え回路を提供することを主な特徴とする。
【００２６】具体的には、本発明の電圧切り替え回路
は、第１の電圧を出力する能力を有する第１の回路と、
第２の電圧を出力する能力を有する第２の回路と、第１
の回路と第２の回路との間に接続され複数のトランジス
タにより構成される第３の回路とを具備し、前記複数の
トランジスタは直列接続され互いに電流駆動能力の異な
る第１及び第２のトランジスタを有することを特徴とす
る。
【００２７】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を詳細に説明する。
【００２８】＜第１の実施形態＞図１は、本発明の第１
の実施形態に係る電圧切り替え回路の構成を示す図であ
る。図１に示す電圧切り替え回路は、ノードＮ１で互い
に接続されたＥ型ＰチャネルトランジスタＱP1及びＥ型
ＮチャネルトランジスタＱN1からなる第１の回路と、信
号Ｓｉｇ３を受けてノードＮ２に高電圧ＶPPを出力する
高電圧出力回路２からなる第２の回路と、ゲートに信号
Ｓｉｇ４が入力されソースがノードＮ１に接続されたＤ
型ＮチャネルトランジスタＱD1及びゲートに信号Ｓｉｇ
５が入力されソースがＱD1のドレインに接続されドレイ
ンがノードＮ２に接続されたＤ型Ｎチャネルトランジス
タＱD2からなる第３の回路１から構成される。ここで、
高電圧がゲート、ソース及びドレインに印加されてもゲ
ート絶縁膜が破壊しないように、ＱD2には厚いゲート絶
縁膜が用いられる。
【００２９】次に、本発明の電圧切り替え回路の動作を
説明する。図１に示す第１及び第２の回路の動作は、先
に図１０を用いて説明した第１、第２の回路と同様であ
るから説明を省略する。図１における本発明の第３の回
路１は、図１０における第３の回路１０と異なり、ゲー
トに信号Ｓｉｇ４を入力するＤ型トランジスタＱD1と、
ゲートに信号Ｓｉｇ５を入力する厚いゲート絶縁膜を有
するＤ型トランジスタＱD2との直列接続回路で構成され
る。
【００３０】ここで、図１における信号Ｓｉｇ４、Ｓｉ
ｇ５は、図１０における信号Ｓｉｇ６と同様に電源電圧
Ｖccを高レベル、０Ｖを低レベルとする信号である。ま
た、Ｓｉｇ４、Ｓｉｇ５は０Ｖ以上の任意の電圧♯を高
レベルとする場合がある。
【００３１】第３の回路において、信号Ｓｉｇ４、Ｓｉ
ｇ５を高レベルにすれば、Ｄ型Ｎチャネルトランジスタ
ＱD1、ＱD2はオン状態となってノードＮ１、Ｎ２の間は
導通し、信号Ｓｉｇ４、Ｓｉｇ５を低レベルにすればＱ
D1、ＱD2はオフ状態となってノードＮ１、Ｎ２の間は遮
断される。
【００３２】本発明の電圧切り替え回路の動作を取りま
とめて、信号Ｓｉｇ１乃至Ｓｉｇ５の高レベル、低レベ
ルに対応する出力電圧を次のように表すことができる。
【００３３】［Ｓｉｇ１、Ｓｉｇ２、Ｓｉｇ３、Ｓｉｇ
４、Ｓｉｇ５］の各レベルに対応する電圧を順に記入し
て左側に示し、電圧切り替え回路の出力を右側に示せ
ば、 （ａ）［Ｖcc、０Ｖ、０Ｖ、♯、♯］⇒「高インピーダ
ンス状態」 （ｂ）［Ｖcc、Ｖcc、０Ｖ、♯、♯］⇒「出力電圧＝０
Ｖ」 （ｃ）［０Ｖ、０Ｖ、０Ｖ、Ｖcc、Ｖcc］⇒「出力電圧
＝Ｖcc」 （ｄ）［０Ｖ、０Ｖ、Ｖcc、０Ｖ、０Ｖ］⇒「出力電圧
＝ＶPP」 ここで、（ａ）、（ｂ）の場合には、Ｓｉｇ４、Ｓｉｇ
５の信号レベル♯は、０Ｖ以上であれば良い。
【００３４】図１に示す電圧切り替え回路の特徴は、高
電圧ＶPPが印加されるノードＮ２（出力ノード）と、Ｖ
cc以下の電圧しか印加されないノードＮ１との間に、Ｄ
型ＮチャネルトランジスタＱD1、ＱD2が設けられている
ことである。ＱD1、ＱD2を用いることにより、高電圧出
力時に高電圧ＶPPが印加されるノードＮ２と、高電圧が
印加されないノードＮ１との間の電圧遮断をトランジス
タ２個で容易に実現することができ、図１２、図１３に
示す従来の電圧切り替え回路に比べてパターン面積を小
さくすることができる。
【００３５】図２に第３の回路１の部分拡大図を示す。
先に述べたように、電圧切り替え回路が所望の電圧を出
力するためには、ＱD1、ＱD2は図２（ａ）、図２（ｂ）
に破線で矢示したような特性を満たさねばならない。
【００３６】すなわち、［Ｓｉｇ４、Ｓｉｇ５、ノード
Ｎ１、ノードＮ２］＝［０Ｖ、０Ｖ、Ｖcc、ＶPP］の時
にＱD1、ＱD2のいずれかが遮断状態になり、［Ｓｉｇ
４、Ｓｉｇ５、ノードＮ１］＝［Ｖcc、Ｖcc、Ｖcc］の
時に、電源電圧ＶccがＱD1、ＱD2を介してノードＮ２に
転送されねばならない。
【００３７】なお、上記の例ではノードＮ１、Ｎ２間を
遮断状態にするＱD1、ＱD2のゲートバイアス条件はＳｉ
ｇ４、Ｓｉｇ５を０Ｖとし、また、ノードＮ１、Ｎ２間
をＶcc転送状態にするＱD1、ＱD2のゲートバイアス条件
はＳｉｇ４、Ｓｉｇ５をＶccとしたが、必ずしもこれに
限定されるものではない。
【００３８】例えば、ＱD1のしきい値電圧がＱD2のしき
い値電圧より低く（絶対値の大きい負の値）、ノードＮ
１、Ｎ２間の遮断条件とＶcc転送条件がＱD2の動作で定
まる場合には、ＱD1のゲートに入力する信号Ｓｉｇ４を
遮断条件とＶcc転送条件に対して共に０Ｖ又はＶccとす
ることが可能であり、また、ＱD2のしきい値電圧がＱD1
のしきい値電圧より低く、ノードＮ１、Ｎ２間の遮断条
件とＶcc転送条件がＱD1の動作で定まる場合には、ＱD2
のゲートに入力する信号Ｓｉｇ５を遮断条件とＶcc転送
条件に対して共に０Ｖ又はＶccとすることも可能であ
る。
【００３９】図２（ａ）に示すＱD1、ＱD2の特性が満た
されない場合には、ＱD1、ＱD2を介して高電圧ＶPPのリ
ーク電流が流れるので、ＶPPのレベル低下を生じる。ま
た、図２（ｂ）に示すＱD1、ＱD2の特性が満たされない
場合には、ＱD1、ＱD2のＶcc転送能力の低下により電圧
切り替え回路の出力電圧Ｖccのレベル低下を生じる。
【００４０】ここで、従来のように第３の回路１０の部
分にＤ型ランジスタＱD3しか存在しない場合に比べて、
本発明のように第３の回路１の部分に２個のＤ型トラン
ジスタＱD1、ＱD2を設ければ、図２（ａ）、図２（ｂ）
に示す遮断条件と転送条件を共に満たすことが容易にな
る理由について説明する。
【００４１】図３（ａ）は、半導体基板上に形成された
Ｄ型ＮチャネルトランジスタＱD1、ＱD2からなる第３の
回路の断面構造を示す図である。図３（ａ）に示す断面
構造は、Ｐウエル（又はＰ型基板）３と、Ｎ型拡散層５
と、ゲート電極７と、ゲート絶縁膜８（ｔox1、ｔox2と
して厚さのみ表示）から構成され、ＱD1のソース拡散層
５はノードＮ１を成し、ドレイン拡散層５はＱD2のソー
ス拡散層と共通のノードＮ３を成し、ＱD2のドレイン拡
散層５はノードＮ２を成している。
【００４２】図３（ａ）に示す第３の回路では、ＱD1、
ＱD2のゲート絶縁膜の厚さｔox1、ｔox2が互いに異なっ
ている。ＱD2はドレイン拡散層５が高電圧ＶPPが出力す
るノードＮ２に接続されるため厚いゲート絶縁膜が必要
である。
【００４３】しかし、ＱD1はドレイン拡散層５がノード
Ｎ２に直接接続されておらず、また、ノードＮ２に高電
圧ＶPPが印加される場合でもＱD2のゲートは０Ｖであっ
て、ＱD1のドレイン拡散層５（ノードＮ3)にはＱD2のし
きい値電圧の絶対値（ＱD2のしきい値電圧が−Ｖtd2で
あればノードＮ３の電圧はＶtd2（≪ＶPP)）程度の電圧
しか印加されないので、ＱD1のゲート絶縁膜の厚さはＱ
D2のゲート絶縁膜の厚さよりも薄くすることができる
（ｔox1＜ｔox2）。
【００４４】一般に、ゲート絶縁膜が薄ければゲート電
圧の変化に対するソース、ドレイン間電流の変化ΔＩd
／ΔＶgが大きくなるため、図２（ａ）に示す遮断条件
と図２（ｂ）に示すＶcc転送条件とを両立させることが
容易になる。また図３（ａ）において遮断条件をＱD1で
満たすようにすれば、ＱD2はＶccの転送条件のみ満たせ
ばよいので、ＱD2のしきい値電圧を低くする（絶対値の
大きい負の値にする）等の方法でＶccの転送条件を容易
に満たすことができる。
【００４５】従って、図３（ａ）に示す断面構造を備え
る２個のＤ型ＮチャネルトランジスタＱD1、ＱD2からな
る第３の回路１を用いれば、図１０、図１１に示す従来
の１個のＤ型ＮチャネルトランジスタＱD3のみからなる
第３の回路１０を用いる場合に比べて、容易に遮断条件
とＶcc転送条件を満たすことができる。
【００４６】このため、電源電圧Ｖccが低い場合でも、
図１２、図１３のようにパターン面積の大きな第３の回
路１０ａ、１０ｂを用いることなく、動作マージンが大
きく、かつ、チップ面積の小さい電圧切り替え回路を高
い歩留まりで安価に提供することが可能になる。
【００４７】＜第２の実施形態＞次に、図３（ｂ）を用
いて第２の実施形態に係る電圧切り替え回路について説
明する。図３（ｂ）は第２の実施形態における第３の回
路の断面構造を示す図である。電圧切り替え回路を構成
する第１、第２の回路については第１の実施形態と同様
であるため説明を省略する。
【００４８】図３（ｂ）に示す第３の回路は、Ｐ型基板
３ａと、Ｐ型基板上に形成されたＰウエル４と、Ｐ型基
板３ａ及びＰ型基板上のＰウエル４に形成されたＮ型拡
散層５を備えている。
【００４９】Ｐウエル４に形成されたＤ型Ｎチャネルト
ランジスタＱD1のソース拡散層は、配線６を用いてノー
ドＮ１に接続され、ＱD1のドレイン拡散層５は、ノード
Ｎ３を成す配線６を用いてＰ型基板３ａに形成されたＤ
型ＮチャネルトランジスタＱD2のソース拡散層に接続さ
れ、ＱD2のドレイン拡散層５は配線６を用いてノードＮ
２に接続される。
【００５０】その他の部分の構成は、第１の実施形態と
同様であるため説明を省略する。
【００５１】なお、図３（ｂ）において、配線６と各拡
散層５との接続部以外の半導体基板表面は絶縁膜８ａで
被覆されている。
【００５２】図３（ｂ）に示すように、第３の回路を構
成するＤ型トランジスタＱD1、ＱD2は、必ずしも同一の
ウエル又は同一基板上に形成する必要はなく、例えばＱ
D1はＰ型基板上のＰウエルに形成し、ＱD2はＰ型基板上
に形成する等、異なるウエルや基板上に形成することも
可能であり、この場合にもＱD1、ＱD2のゲート絶縁膜８
の厚さをｔox1＜ｔox2とすることで、図３（ａ）と同様
に遮断条件とＶcc転送条件とを容易に両立させることが
できる。
【００５３】＜第３の実施形態＞次に、図３（ｃ）を用
いて第３の実施形態に係る電圧切り替え回路について説
明する。図３（ｃ）は、第３の実施形態における第３の
回路の断面構造を示す図である。図３（ｃ）に示す第３
の回路の断面構造は、Ｄ型トランジスタＱD1、Ｑ D2のゲ
ート絶縁膜８の厚さｔox1、ｔox2が互いに等しいこと以
外は、図３（ａ）と同様であるから説明を省略する。
【００５４】図３（ｃ）に示す第３の回路において、Ｑ
D1、ＱD2のゲート絶縁膜８の厚さｔox1、ｔox2は互いに
等しいが、チャネルイオン注入の条件を変えることによ
り、ＱD1、ＱD2のしきい値電圧の絶対値が互いに異なっ
ている。このようにＱD1、ＱD2のしきい値電圧の設定に
自由度を設ければ、ノードＮ３の電圧についても自由度
が高くなるため、従来に比べて遮断条件とＶcc転送条件
とを容易に両立させることができる。
【００５５】＜第４の実施形態＞次に、図４（ｄ）を用
いて第４の実施形態に係る電圧切り替え回路について説
明する。図４（ｄ）は第４の実施形態における第３の回
路の断面構造を示す図である。図４（ｄ）に示す第３の
回路の断面構造はＤ型トランジスタＱD1、ＱD2がＰ型基
板（又はＮ型基板）３ｂ上のＰウエル１（４）、Ｐウエ
ル２（４ａ）に形成されることが図３（ｂ）と異なる。
その他の構造は図３（ｂ）と同様であるから説明を省略
する。
【００５６】一般にトランジスタが形成されるウエル又
は基板の不純物濃度が低いほどゲート電圧の変化に対す
るソース、ドレイン間電流の変化ΔＩd／ΔＶgが大きく
なるため、遮断条件とＶcc転送条件とを両立させること
が容易になる。これを利用して、ＱD2が形成されるＰウ
エル２（４ａ）の不純物濃度をＱD1が形成されるＰウエ
ル１（４）の不純物濃度よりも低くしたり、あるいは高
くしたりすることにより、トランジスタのしきい値電圧
の組み合わせの自由度を高めることができ、遮断条件と
Ｖcc転送条件とを容易に両立させることが容易になる。
【００５７】特に、不純物濃度がＰウエル１＜Ｐウエル
２の場合には、ＱD1のΔＩd／ΔＶgをＰウエル１＝Ｐウ
エル２の場合よりも大きくでき、従って、遮断条件とＶ
cc転送条件の両立がＱD1に対して容易となる。
【００５８】＜第５の実施形態＞次に、図４（ｅ）を用
いて第５の実施形態に係る電圧切り替え回路について説
明する。図４（ｅ）は第５の実施形態における第３の回
路の断面構造を示す図である。図４（ｅ）に示す第３の
回路の断面構造は、Ｄ型トランジスタＱD1がＰ型基板３
ａ上に形成され、Ｄ型トランジスタＱD2がＰ型基板３ａ
上のＰウエル２（４ａ）に形成されることが図３（ｂ）
と異なる。その他の構造は図３（ｂ）と同様であるから
説明を省略する。
【００５９】図４（ｅ）に示すように、ＱD1のみをＰ型
基板上に形成しＱD2をＰウエル上に形成する場合でも、
通常Ｐ型基板の不純物濃度はＰウエルの不純物濃度に比
べて低いので、図４（ｄ）の場合と同様にＱD1が遮断条
件とＶcc転送条件を満たすことが容易になる。なお、第
４、第５の実施形態において、ゲート絶縁膜の厚さをｔ
ox1＝ｔox2としても図１０に示す従来の回路に比べて大
幅な改善が可能であるが、さらにｔox1＜ｔox2とすれ
ば、不純物濃度とゲート絶縁膜の厚さとの相乗効果によ
り、さらに大きい改善が得られる。
【００６０】以上図１乃至図４を用いて説明した第１乃
至第５の実施形態では、基本的に第１のＤ型トランジス
タＱD1はノードＮ１、Ｎ２間の遮断条件とＶcc転送条件
とを両立させる役割を果たし、第２のＤ型トランジスタ
ＱD2は、ノードＮ３に転送される電圧レベルの最大値を
ＶPPよりも低下させるという役割を含めてノードＮ１、
Ｎ２間のＶcc転送条件のみを達成するという役割分担が
なされている。
【００６１】＜第６の実施形態＞次に、第６の実施形態
としてＤ型トランジスタＱD1、ＱD2の製造方法について
説明する。通常トランジスタを製造する際、しきい値電
圧を目標値に合わせるためトランジスタのチャネル部に
不純物をイオン注入する（以下チャネル注入と呼ぶ）。
チャネル注入は、しきい値電圧Ｖtの異なるトランジス
タに対しては別個に行われる場合が多いため、トランジ
スタの種類と同数のチャネル注入工程用マスクが必要と
なるが、このマスク数が少ないほどチップの製造コスト
を削減することができる。
【００６２】先に述べたように、本発明における第１の
Ｄ型トランジスタＱD1はノードＮ１、Ｎ２間の遮断条件
とＶcc転送条件とを両立させ、第２のＤ型トランジスタ
ＱD2はノードＮ１、Ｎ２間のＶcc転送条件のみを達成す
るという方針なので、ＱD2のしきい値電圧は、比較的低
い（特にＱD1のしきい値電圧より低い、つまりＶt（Ｑ
D1）＞Ｖt（ＱD2)）ことが望ましい。
【００６３】図３（ａ）に示すように、ゲート絶縁膜の
厚さの間にｔox1＜ｔox2の関係があり、かつＱD1、ＱD2
が同一のウエル（又は同一基板）上に形成される場合、
ＱD1、ＱD2に対して同一のチャネル注入を行えば、通
常、ＱD1のしきい値電圧の絶対値（Ｖtd1）はＱD2のし
きい値電圧の絶対値（Ｖtd2）より小さくなる（Ｖtd1＜
Ｖtd2）ため、Ｖt（ＱD1）＝−Ｖtd1＞Ｖt（ＱD2）＝−
Ｖtd2となる。従って、ＱD1、ＱD2に対してチャネル注
入を共通にすることが可能になる。
【００６４】このように、ゲート絶縁膜の厚さの間にｔ
ox1＜ｔox2の関係がある場合にＱD1、ＱD2に対してチャ
ネル注入工程を共通化（同一化）することにより、マス
ク数と工程数の削減が可能となりチップ製造コストの低
減を達成することができる。チャネル注入工程の同一化
については、図３（ａ）以外にも、図３（ｂ）、図３
（ｄ）、図３（ｅ）場合にも適用可能であり、同様の効
果を達成することができる。
【００６５】＜第７の実施形態＞次に、図５を用いて第
７の実施形態に係る電圧切り替え回路について説明す
る。第７の実施形態では、第１の実施形態の電圧切り替
え回路の変形例について説明する。
【００６６】図５に示す第７の実施形態の電圧切り替え
回路は、図１に示す第１の実施形態における第１の回路
のノードＮ１とＥ型ＰチャネルトランジスタＱP1との間
に、Ｄ型ＮチャネルトランジスタＱD4、ＱD5からなる第
３の回路１ａを接続することにより構成される。
【００６７】ノードＮ１には直接第１の実施形態におけ
る第２の高電圧出力回路のＶPPが出力され、ノードＮ５
には高々電源電圧Ｖcc（≪ＶPP）が出力されるに過ぎな
いので、ノードＮ５に接続されるＱD4のゲート絶縁膜は
ノードＮ１に接続されるＱD5のゲート絶縁膜に比べて薄
くされている。
【００６８】ＱD4、ＱD5のゲートに入力する信号をそれ
ぞれＳｉｇ８、Ｓｉｇ９とし、第１の実施形態の議論を
適用すれば、各入力信号の高レベル、低レベルに対応す
る出力電圧は次のように表される。
【００６９】［Ｓｉｇ１、Ｓｉｇ２、Ｓｉｇ３、Ｓｉｇ
８、Ｓｉｇ９］の各レベルに対応する電圧を順に記入し
て左側に示し、電圧切り替え回路の出力を右側に示せ
ば、 （ａ）［Ｖcc、０Ｖ、０Ｖ、♯、♯］⇒「高インピーダ
ンス状態」 （ｂ）［Ｖcc、Ｖcc、０Ｖ、♯、♯］⇒「出力電圧＝０
Ｖ」 （ｃ）［０Ｖ、０Ｖ、０Ｖ、Ｖcc、Ｖcc］⇒「出力電圧
＝Ｖcc」 （ｄ）［０Ｖ、０Ｖ、Ｖcc、０Ｖ、０Ｖ］⇒「出力電圧
＝ＶPP」 上記（ａ）乃至（ｄ）の出力は第１の実施形態と同様で
ある。
【００７０】従って、第７の実施形態の電圧切り替え回
路は、第１の実施形態の電圧切り替え回路と同様の機能
を具備している。しかし、ノードＮ１に高電圧ＶPPが出
力されるため、Ｅ型ＮチャネルトランジスタＱN4のゲー
ト絶縁膜もＱD5と同程度にする必要がある。
【００７１】＜第８の実施形態＞次に、図６を用いて第
８の実施形態に係る電圧切り替え回路について説明す
る。第８の実施形態では、第７の実施形態の電圧切り替
え回路の変形例について説明する。
【００７２】図６に示す第８の実施形態の電圧切り替え
回路は、図５に示す第７の実施形態におけるノードＮ１
とＥ型ＮチャネルトランジスタＱN4との間に、Ｄ型Ｎチ
ャネルトランジスタＱD6が接続された構成に相当してい
る。図５のトランジスタ回路１ａに対応する部分が図６
のトランジスタ回路１ｂとして示されている。
【００７３】図６のトランジスタ回路１ｂは、ノードＮ
１とノードＮ５との間にＶPP遮断条件とＶcc転送条件と
を改善する２個のＤ型ＮチャネルトランジスタＱD4、Ｑ
D5を備えるばかりでなく、ノードＮ１とノードＮ８との
間にもＶPP遮断条件を改善する１個のＤ型Ｎチャネルト
ランジスタＱD6を備えている。
【００７４】ノードＮ１には直接第１の実施形態におけ
る第２の高電圧出力回路のＶPPが出力され、ノードＮ５
には高々電源電圧Ｖcc（≪ＶPP）が出力されるに過ぎな
いので、ノードＮ５に接続されるＱD4のゲート絶縁膜
は、ノードＮ１に接続されるＱ D5、ＱD6のゲート絶縁膜
に比べて薄くされている。
【００７５】ＱD4、ＱD5のゲートに入力する信号をそれ
ぞれＳｉｇ１０、Ｓｉｇ１１とし、ＱD6のゲートに入力
する信号をＳｉｇ１２とすれば、各入力信号の高レベ
ル、低レベルに対応する出力電圧は次のように表され
る。
【００７６】［Ｓｉｇ１、Ｓｉｇ２、Ｓｉｇ３、Ｓｉｇ
１０、Ｓｉｇ１１、Ｓｉｇ１２］の各レベルに対応する
電圧を順に記入して左側に示し、電圧切り替え回路の出
力を右側に示せば、 （ａ）［Ｖcc、０Ｖ、０Ｖ、♯、♯、♯］⇒「高インピ
ーダンス状態」 （ｂ）［Ｖcc、Ｖcc、０Ｖ、♯、♯、♯］⇒「出力電圧
＝０Ｖ」 （ｃ）［０Ｖ、０Ｖ、０Ｖ、Ｖcc、Ｖcc、♯］⇒「出力
電圧＝Ｖcc」 （ｄ）［０Ｖ、０Ｖ、Ｖcc、０Ｖ、０Ｖ、０Ｖ］⇒「出
力電圧＝ＶPP」 上記（ａ）乃至（ｄ）の出力は第７の実施形態と同様で
ある。
【００７７】従って、第８の実施形態の電圧切り替え回
路は、第７の実施形態の電圧切り替え回路と同様の機能
を具備している。しかし、ノードＮ１に高電圧ＶPPが出
力されるため、Ｄ型ＮチャネルトランジスタＱD6のゲー
ト絶縁膜をＱD5と同程度にする必要があり、その代わり
にＳｉｇ２入力のトランジスタＱN2のゲート絶縁膜を図
１のＱN1と同程度にできる。
【００７８】＜第９の実施形態＞次に、図７を用いて第
９の実施形態に係る電圧切り替え回路について説明す
る。第９の実施形態では、第８の実施形態の電圧切り替
え回路の変形例について説明する。
【００７９】図７に示す第９の実施形態の電圧切り替え
回路は、図６に示す第８の実施形態におけるＤ型Ｎチャ
ネルトランジスタＱD6のソースとＥ型Ｎチャネルトラン
ジスタＱN2との間に、Ｄ型ＮチャネルトランジスタＱD7
を接続することにより構成される。図６のトランジスタ
回路１ｂに対応する部分が図７のトランジスタ回路１ｃ
として示されている。
【００８０】図７のトランジスタ回路１ｃは、ノードＮ
１とノードＮ５との間にＶPP遮断条件とＶcc転送条件と
を改善する２個のＤ型ＮチャネルトランジスタＱD4、Ｑ
D5を備え、かつノードＮ１とノードＮ７との間にもＶPP
遮断条件とＶcc転送条件とを改善する２個のＤ型Ｎチャ
ネルトランジスタＱD6、ＱD7を備えている。
【００８１】ノードＮ１には直接第１の実施形態におけ
る第２の高電圧出力回路のＶPPが出力され、ノードＮ５
には高々電源電圧Ｖcc（≪ＶPP）が出力されるに過ぎな
いので、ノードＮ５に接続されるＱD4のゲート絶縁膜
は、ノードＮ１に接続されるＱ D5、ＱD6のゲート絶縁膜
より薄くされている。同様にノードＮ７に接続されるＱ
D7のゲート絶縁膜はＱD5、ＱD6のゲート絶縁膜より薄く
されている。
【００８２】ＱD4、ＱD5のゲートに入力する信号をそれ
ぞれＳｉｇ１０、Ｓｉｇ１１とし、ＱD6、ＱD7のゲート
に入力する信号をＳｉｇ１２、Ｓｉｇ１３とすれば、各
入力信号の高レベル、低レベルに対応する出力電圧は次
のように表される。
【００８３】［Ｓｉｇ１、Ｓｉｇ２、Ｓｉｇ３、Ｓｉｇ
１０、Ｓｉｇ１１、Ｓｉｇ１２、Ｓｉｇ１３］の各レベ
ルに対応する電圧を順に記入して左側に示し、電圧切り
替え回路の出力を右側に示せば、 （ａ）［Ｖcc、０Ｖ、０Ｖ、♯、♯、♯、♯］⇒「高イ
ンピーダンス状態」 （ｂ）［Ｖcc、Ｖcc、０Ｖ、♯、♯、♯、♯］⇒「出力
電圧＝０Ｖ」 （ｃ）［０Ｖ、０Ｖ、０Ｖ、Ｖcc、Ｖcc、♯、♯］⇒
「出力電圧＝Ｖcc」 （ｄ）［０Ｖ、０Ｖ、Ｖcc、０Ｖ、０Ｖ、０Ｖ、０Ｖ］
⇒「出力電圧＝ＶPP」 上記（ａ）乃至（ｄ）の出力は第８の実施形態と同様で
ある。
【００８４】従って、第９の実施形態の電圧切り替え回
路は、第８の実施形態の電圧切り替え回路と同様の機能
を具備している。また、第８の実施形態と同様、ノード
Ｎ１に高電圧ＶPPが出力されるため、Ｄ型Ｎチャネルト
ランジスタＱD6のゲート絶縁膜をＱD5と同程度にしてい
る。
【００８５】なお、第９の実施形態では、第７、第８の
実施形態の電圧切り替え回路に比べてトランジスタ数は
増加しているが、第９の実施形態では、Ｖcc側のノード
Ｎ１、Ｎ５間ばかりでなく、接地側のノードＮ１、Ｎ７
間も２個のＤ型トランジスタＱD6、ＱD7を用いてＶPPの
遮断条件と０Ｖの転送条件とを最適化することができる
ので、低い電源電圧Ｖccで安定に動作する電圧切り替え
回路を提供することができる。
【００８６】＜第１０の実施形態＞次に、図８、図９を
用いて第１０の実施形態に係る電圧切り替え回路につい
て説明する。図８に示す電圧切り替え回路は、図７に示
すトランジスタ回路のノードＮ１とＶcc間のみが図８の
ノードＮ１に接続されることにより構成され、図９に示
す電圧切り替え回路は、図７に示すトランジスタ回路の
ノードＮ１と接地間のみが図８のノードＮ１に接続され
ることにより構成される。
【００８７】図８に示す電圧切り替え回路の出力は電源
電圧Ｖccと高電圧ＶPPと高インピーダンス状態であり、
図９に示す電圧切り替え回路の出力は０Ｖと高電圧ＶPP
と高インピーダンス状態であることは、図７の説明から
明らかである。本発明の適用対象となる半導体装置の回
路構成によっては、電圧レベルとしてＶccや０Ｖを要し
ない場合もあるので、このとき、第１０の実施形態の電
圧切り替え回路が有効となる。
【００８８】なお本発明は上記の実施形態に限定される
ことはない。例えば以上の各実施形態において、電圧切
り替え回路を構成する第３の回路の一方のノードに高電
圧Ｖ PPが印加され、他方のノードに電源電圧Ｖcc以下の
電圧が印加される場合について説明したが、必ずしもこ
れに限定されるものではない。一方のノードに高電圧Ｖ
PPが印加され、他方のノードに中間電圧Ｖm（Ｖcc＜Ｖm
＜ＶPP）が印加される場合にも本発明は有効である。
【００８９】また、第１乃至第４の実施形態において、
ゲート絶縁膜の厚さが異なるＤ型トランジスタを直列接
続した構成、及び複数のＤ型トランジスタでチャネル注
入条件を同一化すること、及びＤ型トランジスタを互い
に異なるウエル上に、又はウエル上と基板上とにそれぞ
れ別個に形成すること等について説明したが、これらの
製造工程は、必ずしもＤ型トランジスタに限定されるも
のではない。Ｅ型トランジスタに対しても同様にこれら
の製造工程を適用することができる。
【００９０】以上説明した回路において、各回路を構成
する構成要素の導電型（極性）を反転しても同様の回路
機能を実現することができる。また、以上の実施形態に
おいて、主として２個のＤ型トランジスタを直列に接続
したことを基本とする第３の回路の機能を説明したが、
直列接続された３個以上のＤ型トランジスタを用いても
同様な機能が実現されることはいうまでもない。その他
本発明の要旨を逸脱しない範囲で種々変形して実施する
ことができる。
【００９１】
【発明の効果】上述したように本発明の電圧切り替え回
路によれば、電源電圧が低い場合においても、チップ面
積の増加を生じることなく、動作マージンの大きい不揮
発性半導体記憶装置等の電圧切り替え回路を提供するこ
とが可能になる。
【図面の簡単な説明】
【図１】第１の実施形態に係る電圧切り替え回路の構成
を示す図。
【図２】第３の回路の動作を説明する図であって、
（ａ）は遮断条件を示す図。（ｂ）はＶcc転送条件を示
す図。
【図３】第３の回路の断面構造を示す図であって、
（ａ）は第１の実施形態における第３の回路の構造を示
す断面図。（ｂ）は第２の実施形態における第３の回路
の構造を示す断面図。（ｃ）は第３の実施形態における
第３の回路の構造を示す断面図。
【図４】第３の回路の断面構造を示す図であって、
（ｄ）は第４の実施形態における第３の回路の構造を示
す断面図。（ｅ）は第５の実施形態における第３の回路
の構造を示す断面図。
【図５】第７の実施形態に係る電圧切り替え回路の構成
を示す図。
【図６】第８の実施形態に係る電圧切り替え回路の構成
を示す図。
【図７】第９の実施形態に係る電圧切り替え回路の構成
を示す図。
【図８】第１０の実施形態に係る電圧切り替え回路の構
成を示す図。
【図９】第１０の実施形態に係る他の電圧切り替え回路
の構成を示す図。
【図１０】従来の電圧切り替え回路の構成を示す図。
【図１１】従来の第３の回路の動作を説明する図であっ
て、（ａ）は遮断条件を示す図。（ｂ）はＶcc転送条件
を示す図。
【図１２】従来のＥ型トランジスタを用いた第３の回路
の構成を示す図。
【図１３】従来のＥ型トランジスタを用いた第３の回路
の他の構成を示す図。
【符号の説明】
１、１ａ、１ｂ、１ｃ、１ｄ、１ｅ…第３の回路 ２…高電圧出力回路 ３…Ｐウエル（又はＰ型基板） ３ａ…Ｐ型基板 ３ｂ…Ｐ型基板（又はＮ型基板） ４…Ｐウエル、Ｐウエル１ ４ａ…Ｐウエル２ ５…Ｎ型拡散層 ６…配線 ７…ゲート電極 ８…ゲート絶縁膜 ８ａ…絶縁膜 １０、１０ａ、１０ｂ…第３の回路 ２０…高電圧回路 ２５…高電圧発生回路 ３０…Ｎウエル電圧制御回路
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F038 AV06 BB02 BG03 CA02 DF05 DF06 EZ13 EZ20 5J055 AX11 AX14 AX47 BX02 CX00 DX13 DX14 DX15 DX16 DX72 DX83 EY23 EZ07 EZ29 GX01 GX07

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 第１の電圧を出力する能力を有する第１
    の回路と、 第２の電圧を出力する能力を有する第２の回路と、 前記第１の回路と前記第２の回路との間に接続され、そ
    れぞれゲート絶縁膜を有する複数のトランジスタにより
    構成される第３の回路とを具備し、 前記複数のトランジスタは、電流駆動能力が互いに異な
    る直列接続された第１、第２のトランジスタを有するこ
    とを特徴とする電圧切り替え回路。
  2. 【請求項２】 前記第１、第２のトランジスタは、異な
    るウエル上に形成されることを特徴とする請求項１記載
    の電圧切り替え回路。
  3. 【請求項３】 前記第１、第２のトランジスタのうち一
    方は半導体基板上に形成され、他方は半導体基板と同極
    性のウエル上に形成されることを特徴とする請求項１記
    載の電圧切り替え回路。
  4. 【請求項４】 前記第１、第２のトランジスタは、同極
    性であることを特徴とする請求項１記載の電圧切り替え
    回路。
  5. 【請求項５】 前記第１、第２のトランジスタは、デプ
    レッション型トランジスタであることを特徴とする請求
    項１記載の電圧切り替え回路。
  6. 【請求項６】 前記第２の電圧は、前記第１の電圧より
    も高い電圧であり、かつ前記第２の電圧は、電源電圧よ
    り高い電圧であることを特徴とする請求項１記載の電圧
    切り替え回路。
  7. 【請求項７】 前記第１の電圧は、電源電圧以下の電圧
    であることを特徴とする請求項６記載の電圧切り替え回
    路。
  8. 【請求項８】 前記第１、第２のトランジスタは、ゲー
    ト絶縁膜厚が異なることを特徴とする請求項１乃至５及
    び請求項７記載の電圧切り替え回路。
  9. 【請求項９】 前記第１、第２のトランジスタは、しき
    い値電圧が互いに異なることを特徴とする請求項１、
    ４、５、７のいずれか１つに記載の電圧切り替え回路。
  10. 【請求項１０】 前記第１、第２のトランジスタは、チ
    ャネル部への不純物注入工程が互いに異なることを特徴
    とする請求項１、５、７のいずれか１つに記載の電圧切
    り替え回路。
  11. 【請求項１１】 前記第１、第２のトランジスタは、チ
    ャネル領域への不純物注入工程が同じであることを特徴
    とする請求項１、５、７のいずれか１つに記載の電圧切
    り替え回路。
  12. 【請求項１２】 前記第１、第２のトランジスタは、ゲ
    ート絶縁膜厚が異なることを特徴とする請求項１１記載
    の電圧切り替え回路。
  13. 【請求項１３】 前記第２の回路側に前記第２のトラン
    ジスタが接続され、前記第２のトランジスタのゲート絶
    縁膜厚は、前記第１のトランジスタのゲート絶縁膜厚よ
    りも大きいことを特徴とする請求項７記載の電圧切り替
    え回路。
  14. 【請求項１４】 前記第２の回路側に前記第２のトラン
    ジスタが接続され、前記第２のトランジスタのしきい値
    電圧は、前記第１のトランジスタのしきい値電圧よりも
    低いことを特徴とする請求項７記載の電圧切り替え回
    路。
  15. 【請求項１５】 前記第１、第２のトランジスタは、デ
    プレッション型トランジスタであることを特徴とする請
    求項７記載の電圧切り替え回路。
JP2001308693A 2000-10-30 2001-10-04 電圧切り替え回路 Expired - Lifetime JP4128763B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2001308693A JP4128763B2 (ja) 2000-10-30 2001-10-04 電圧切り替え回路
TW090125543A TW546814B (en) 2000-10-30 2001-10-16 Voltage switching circuit
US09/983,952 US6501323B2 (en) 2000-10-30 2001-10-26 Voltage switching circuit
KR1020010066692A KR20020034889A (ko) 2000-10-30 2001-10-29 전압 전환 회로
CNB011375809A CN1179415C (zh) 2000-10-30 2001-10-30 电压转换电路
US10/292,527 US6924690B2 (en) 2000-10-30 2002-11-13 Voltage switching circuit
US11/139,510 US7132875B2 (en) 2000-10-30 2005-05-31 Voltage switching circuit
US11/537,267 US7414454B2 (en) 2000-10-30 2006-09-29 Voltage switching circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000330973 2000-10-30
JP2000-330973 2000-10-30
JP2001308693A JP4128763B2 (ja) 2000-10-30 2001-10-04 電圧切り替え回路

Publications (3)

Publication Number Publication Date
JP2002203910A true JP2002203910A (ja) 2002-07-19
JP2002203910A5 JP2002203910A5 (ja) 2004-11-25
JP4128763B2 JP4128763B2 (ja) 2008-07-30

Family

ID=26603062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001308693A Expired - Lifetime JP4128763B2 (ja) 2000-10-30 2001-10-04 電圧切り替え回路

Country Status (5)

Country Link
US (4) US6501323B2 (ja)
JP (1) JP4128763B2 (ja)
KR (1) KR20020034889A (ja)
CN (1) CN1179415C (ja)
TW (1) TW546814B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100776759B1 (ko) 2006-06-15 2007-11-19 주식회사 하이닉스반도체 반도체 메모리의 전원장치 및 그 제어방법
JP2010118980A (ja) * 2008-11-14 2010-05-27 Ricoh Co Ltd 電子回路および電圧検出回路
JP2014071515A (ja) * 2012-09-27 2014-04-21 Seiko Instruments Inc 基準電圧発生装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7095245B2 (en) * 2003-11-14 2006-08-22 Intel Corporation Internal voltage reference for memory interface
KR100714115B1 (ko) * 2005-07-29 2007-05-02 한국전자통신연구원 급격한 ｍｉｔ 소자, 그 소자를 이용한 고전압 잡음제거회로 및 그 제거회로를 포함한 전기전자시스템
KR100790977B1 (ko) 2006-01-13 2008-01-03 삼성전자주식회사 출력편차가 개선된 출력버퍼 및 이를 구비한평판표시장치용 소오스 드라이버
KR100710807B1 (ko) * 2006-05-19 2007-04-23 삼성전자주식회사 누설 전류 및 고전압 브레이크다운을 줄일 수 있는 고전압전달 회로 및 그것을 포함한 로우 디코더 회로
US7598794B1 (en) * 2006-09-28 2009-10-06 Cypress Semiconductor Corporation Well bias architecture for integrated circuit device
CN101079618B (zh) * 2007-05-21 2010-06-30 黑龙江大学 Mos管阈值扩展电路和阈值扩展方法
US8248152B2 (en) * 2009-02-25 2012-08-21 International Business Machines Corporation Switched capacitor voltage converters
JP2012200083A (ja) * 2011-03-22 2012-10-18 Toshiba Corp スイッチング回路及びｄｃ−ｄｃコンバータ
JP2013005497A (ja) * 2011-06-13 2013-01-07 Toshiba Corp スイッチング回路及びｄｃ−ｄｃコンバータ
US9030855B2 (en) 2011-07-14 2015-05-12 Macronix International Co., Ltd. Semiconductor device, start-up circuit having first and second circuits and a single voltage output terminal coupled to a second node between the semiconductor unit and the first circuit, and operating method for the same
CN103824551B (zh) * 2014-02-27 2016-06-01 上海和辉光电有限公司 一种栅极驱动电路及显示面板
JP6498649B2 (ja) * 2016-10-17 2019-04-10 株式会社東海理化電機製作所 レベルシフタ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3749984A (en) * 1969-04-11 1973-07-31 Rca Corp Electroacoustic semiconductor device employing an igfet
US4595847A (en) * 1983-10-20 1986-06-17 Telmos, Inc. Bi-directional high voltage analog switch having source to source connected field effect transistors
JP2592234B2 (ja) * 1985-08-16 1997-03-19 富士通株式会社 半導体装置
JPH088334B2 (ja) 1989-01-13 1996-01-29 株式会社東芝 半導体集積回路
JP2660734B2 (ja) 1989-01-16 1997-10-08 株式会社日立製作所 半導体集積回路装置
FR2662303A1 (fr) * 1990-05-17 1991-11-22 Hello Sa Transistor mos a tension de seuil elevee.
JPH0590515A (ja) 1991-09-27 1993-04-09 Toshiba Corp 電圧転送回路
JP3242129B2 (ja) 1991-10-07 2001-12-25 株式会社コーセー 油性化粧料
JPH05174590A (ja) * 1991-12-20 1993-07-13 Sharp Corp 電源切り換え回路
KR940008206B1 (ko) 1991-12-28 1994-09-08 삼성전자 주식회사 고전압 스위치 회로
JP3242149B2 (ja) 1992-05-29 2001-12-25 富士通株式会社 ダイナミック型分周回路
US5315188A (en) * 1992-11-02 1994-05-24 Samsung Electronics Co., Ltd. High voltage switching circuit
JPH06197001A (ja) * 1992-12-24 1994-07-15 Toshiba Corp レベル変換回路
KR0157343B1 (ko) * 1995-06-09 1998-12-01 김광호 반도체 메모리장치의 고전압 스위치 회로
JP3180662B2 (ja) 1996-03-29 2001-06-25 日本電気株式会社 電源切り替え回路
US6097238A (en) * 1997-01-10 2000-08-01 Xilinx, Inc. Circuit with ramp-up control and overcoming a threshold voltage loss in an NMOS transistor
KR100252476B1 (ko) * 1997-05-19 2000-04-15 윤종용 플레이트 셀 구조의 전기적으로 소거 및 프로그램 가능한 셀들을 구비한 불 휘발성 반도체 메모리 장치및 그것의 프로그램 방법
US6215348B1 (en) * 1997-10-01 2001-04-10 Jesper Steensgaard-Madsen Bootstrapped low-voltage switch

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100776759B1 (ko) 2006-06-15 2007-11-19 주식회사 하이닉스반도체 반도체 메모리의 전원장치 및 그 제어방법
JP2010118980A (ja) * 2008-11-14 2010-05-27 Ricoh Co Ltd 電子回路および電圧検出回路
JP2014071515A (ja) * 2012-09-27 2014-04-21 Seiko Instruments Inc 基準電圧発生装置

Also Published As

Publication number Publication date
JP4128763B2 (ja) 2008-07-30
CN1179415C (zh) 2004-12-08
US7414454B2 (en) 2008-08-19
US7132875B2 (en) 2006-11-07
US20020050850A1 (en) 2002-05-02
US6501323B2 (en) 2002-12-31
US20030067341A1 (en) 2003-04-10
CN1351377A (zh) 2002-05-29
KR20020034889A (ko) 2002-05-09
TW546814B (en) 2003-08-11
US20070030048A1 (en) 2007-02-08
US6924690B2 (en) 2005-08-02
US20050218962A1 (en) 2005-10-06

Similar Documents

Publication Publication Date Title
US7132875B2 (en) Voltage switching circuit
JP3555861B2 (ja) 本体スイッチ式ｓｏｉ（絶縁体上シリコン）回路及びその形成方法
US6952114B2 (en) Apparatus and methods for silicon-on-insulator transistors in programmable logic devices
USRE40311E1 (en) Zero-power programmable memory cell
JP2001352077A (ja) Ｓｏｉ電界効果トランジスタ
US6741098B2 (en) High speed semiconductor circuit having low power consumption
US8193062B2 (en) Asymmetric silicon-on-insulator SRAM cell
JPH07118644B2 (ja) オフ・チップ・ドライバ回路
US5270589A (en) Input/output buffer circuit for semiconductor integrated circuit
US7703062B2 (en) Semiconductor integrated circuit and method of designing layout of the same
US7728386B2 (en) Semiconductor integrated circuit device
US7602019B2 (en) Drive circuit and drain extended transistor for use therein
US6369606B1 (en) Mixed threshold voltage CMOS logic device and method of manufacture therefor
US7920019B2 (en) Microprocessor with substrate bias clamps
US20070236253A1 (en) Semiconductor integrated circuit
US20050006702A1 (en) Semiconductor integrated circuit, semiconductor device, and semiconductor device fabrication method
JP4739289B2 (ja) 半導体集積回路
US6850094B2 (en) Semiconductor integrated circuit having a plurality of threshold voltages
US6845044B2 (en) Method of preventing high Icc at start-up in zero-power EEPROM cells for PLD applications
US7782124B2 (en) Voltage supply circuit of semiconductor device
JPH1028045A (ja) Ｍｏｓトランジスタ回路
US6489806B1 (en) Zero-power logic cell for use in programmable logic devices
JP2671808B2 (ja) インタフェース回路
JP3707984B2 (ja) 高速動作と低消費電力動作とを実現したｍｏｓトランジスタ
JP4053506B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070622

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080221

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080513

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080515

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4128763

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140523

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350