JP2010118980A - 電子回路および電圧検出回路 - Google Patents
電子回路および電圧検出回路 Download PDFInfo
- Publication number
- JP2010118980A JP2010118980A JP2008291848A JP2008291848A JP2010118980A JP 2010118980 A JP2010118980 A JP 2010118980A JP 2008291848 A JP2008291848 A JP 2008291848A JP 2008291848 A JP2008291848 A JP 2008291848A JP 2010118980 A JP2010118980 A JP 2010118980A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- depletion type
- voltage
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】インバータ22の入力がゲートに接続されたデプレッション型Pchトランジスタ32と、インバータ22の出力がゲートに接続されたデプレッション型Nchトランジスタ31を設け、デプレッション型Nchトランジスタ31のソースをデプレッション型Pchトランジスタ32のソースに接続し、デプレッション型Pchトランジスタ32のドレインを第二の端子2に接続し、デプレッション型Nchトランジスタ31のドレインを第三の端子(出力端子)102が接続する。電源4の電圧が低下してインバータ22を構成するエンハンスメント型Pchトランジスタ51とエンハンスメント型Nchトランジスタ52が動作できなくなっても回路の出力102をLレベルとすることができる。
【選択図】図1
Description
同図に示す従来の電圧検出回路は、図8に示すインバータ回路の出力側に、エンハンスメント型Pchトランジスタ51のドレインとエンハンスメント型Nchトランジスタ52のドレインにゲートが接続され、前記第二の端子2にソースが接続されたエンハンスメント型Nchトランジスタ53aを付加し、該エンハンスメント型Nchトランジスタ53aのドレインを出力端子102としたものである。エンハンスメント型Pchトランジスタ51のドレインとエンハンスメント型Nchトランジスタ52によりインバータ22を構成している。
同図において、抵抗11,12で分圧された電圧(VA)と基準電圧13がコンパレータ21で比較され、その出力がエンハンスメント型Pchトランジスタ42,エンハンスメント型Nchトランジスタ43で構成されるインバータ22に入力され、インバータ22の出力がNch出力トランジスタ41のゲートに入力されている。
VD=(R11+R12)/R12×VB・・・・・・・(1)
a)請求項1記載の発明は、第一の端子の電圧と第二の端子の電圧が供給されるインバータと、該インバータの入力がゲートに接続されたデプレッション型Pchトランジスタと、前記インバータの出力がゲートに接続されたデプレッション型Nchトランジスタとを備えた電子回路であって、前記デプレッション型Nchトランジスタのソースが前記デプレッション型Pchトランジスタのソースに接続され、前記デプレッション型Pchトランジスタのドレインが第二の端子に接続され、前記デプレッション型Nchトランジスタのドレインに第三の端子が接続されたことを特徴とする。
a)請求項1記載の発明によれば、デプレッション型Nchトランジスタとデプレッション型Pchトランジスタを直列接続した回路でロジック信号を伝達しているので、電源電圧が低下しても出力レベルをLレベルに固定でき、またチップ面積を小さくすることができ低コスト化に貢献できる。
<第一の実施例>
図1は、本発明の第一の実施例を説明するための図である。
本実施例の電子回路は、電源4と、電源4のプラス側の第一の端子1と、電源4のマイナス側の第二の端子2と、第一の端子1と第二の端子2間に直列に接続されたエンハンスメント型Pchトランジスタ51およびエンハンスメント型Nchトランジスタ52からなるインバータ22と、インバータ22の入力がゲートに接続されたデプレッション型Pchトランジスタ32と、前記インバータ22の出力がゲートに接続されたデプレッション型Nchトランジスタ31とを備えている。第一の端子1にPchトランジスタ51のソースが接続され、第二の端子2にNchトランジスタ52のソースが接続される。
図2は、本発明の第二の実施例を説明するための図である。
本実施例の電子回路は、上記第一の実施例の電子回路において、さらに、第一の端子1にソースが接続され、デプレッション型Nchトランジスタ31のドレインにドレインが接続され、インバータ22の出力にゲートが接続されたエンハンスメント型Pchトランジスタ53を設けたものである。
図3は、本発明の第三の実施例を説明するための図である。
同図において、4は電源、1は第一の端子、2は第二の端子、3は第三の端子、5は電源、6はプルアップ用の抵抗、11と12は分圧抵抗、21は抵抗11と12で分圧された電圧VAと基準電源13による基準電圧VBを比較するコンパレータ、22はインバータ、31はデプレッション型Nchトランジスタ、32はデプレッション型Pchトランジスタである。
図5は、本発明の第四の実施例を説明するための図である。
本実施例は、上述した図3に示した第三の実施例の回路に第二のデプレッション型Pchトランジスタを付加し、ESD(Electro-Static discharge;静電気放電)耐圧を大きくした実施例である。以下、図5を用いて本実施例を詳細に説明する。
図6は、本発明の第四の実施例を説明するための図である。
同図において、4は電源、1は第一の端子、2は第二の端子、3は第三の端子、6はプルダウン用の抵抗、11と12は分圧抵抗、21は抵抗11と12で分圧された電圧VAと基準電源13による基準電圧VBを比較するコンパレータ、22はインバータ、31はデプレッション型Nchトランジスタ、32はデプレッション型Pchトランジスタである。
2:第二の端子
3:第三の端子(または出力端子)
4,5:電源
6:抵抗
11,12:分圧抵抗
13:基準電源
21:コンパレータ
22:インバータ
30:デプレッション型Pchトランジスタ(第二)
31:デプレッション型Nchトランジスタ
32:デプレッション型Pchトランジスタ(第一)
33:エンハンスメント型NchMOSトランジスタ
33a:エンハンスメント型PchMOSトランジスタ
34:デプレッション型Nchトランジスタ
35:デプレッション型Pchトランジスタ
51,53a:エンハンスメント型Pchトランジス
52,53:エンハンスメント型Nchトランジスタ
101:インバータの入力端子(または入力)
102:出力端子(または出力,第三の端子)
Claims (8)
- 第一の端子の電圧と第二の端子の電圧が供給されるインバータと、該インバータの入力がゲートに接続されたデプレッション型Pchトランジスタと、前記インバータの出力がゲートに接続されたデプレッション型Nchトランジスタとを備えた電子回路であって、
前記デプレッション型Nchトランジスタのソースが前記デプレッション型Pchトランジスタのソースに接続され、前記デプレッション型Pchトランジスタのドレインが第二の端子に接続され、前記デプレッション型Nchトランジスタのドレインに第三の端子が接続されたことを特徴とする電子回路。 - 請求項1記載の電子回路において、さらに、
前記第一の端子にソースが接続され、前記デプレッション型Nchトランジスタのドレインにドレインが接続され、前記インバータの出力にゲートが接続されたエンハンスメント型Pchトランジスタを設けたことを特徴とする電子回路。 - 第一の端子の電圧と第二の端子の電圧の差に基づいた信号を出力するコンパレータと、該コンパレータの出力が入力されるインバータと、該インバータの出力に基づいて第三の端子に信号を出力する出力回路を備えた電圧検出回路であって、
前記出力回路は、前記第三の端子と前記第一の端子または前記第二の端子の間に直列に接続されたデプレッション型Nchトランジスタとデプレッション型Pchトランジスタを有し、
前記デプレッション型Nchトランジスタとデプレッション型Pchトランジスタの一方のゲートは前記インバータの入力に接続され、前記デプレッション型Nchトランジスタとデプレッション型Pchトランジスタの他方のゲートは前記インバータの出力に接続されることを特徴とする電圧検出回路。 - 請求項3記載の電圧検出回路において、
前記デプレッション型Nchトランジスタのソースと前記デプレッション型Pchトランジスタのソースが接続され、前記デプレッション型Pchトランジスタのドレインが前記第二の端子に接続され、前記デプレッション型Nchトランジスタのゲートが前記インバータの出力に接続され、前記デプレッション型Pchトランジスタのゲートが前記インバータの入力に接続され、前記デプレッション型Nchトランジスタのドレインが前記第三の端子に接続されていることを特徴とする電圧検出回路。 - 第一の端子の電圧と第二の端子の電圧の差に基づいた信号を出力するコンパレータと、該コンパレータの出力が入力されるインバータと、該インバータの出力に基づいて第三の端子に信号を出力する出力回路を備えた電圧検出回路であって、
前記出力回路は、前記第三の端子と前記第一の端子または前記第二の端子の間に直列に接続されたデプレッション型Nchトランジスタと第一のデプレッション型Pchトランジスタと第二のデプレッション型Pchトランジスタとを備え、
前記デプレッション型Nchトランジスタのソースと前記第一のデプレッション型Pchトランジスタのソースが接続され、前記第一のデプレッション型Pchトランジスタのドレインが前記第二の端子に接続され、前記デプレッション型Nchトランジスタのゲートが前記インバータの出力に接続され、前記第一のデプレッション型Pchトランジスタのゲートが前記インバータの入力に接続され、前記デプレッション型Nchトランジスタのドレインが前記第二のデプレッション型Pchトランジスタのドレインに接続され、前記第二のデプレッション型Pchトランジスタのゲートが前記第二の端子に接続され、前記第二のデプレッション型Pchトランジスタのソースが前記第三の端子に接続されていることを特徴とする電圧検出回路。 - 請求項4または5に記載の電圧検出回路において、
前記第三の端子は抵抗を介してプルアップされていることを特徴とする電圧検出回路。 - 請求項3記載の電圧検出回路において、
前記デプレッション型Nchトランジスタのソースと前記デプレッション型Pchトランジスタのソースが接続され、前記デプレッション型Nchトランジスタのドレインが前記第一の端子に接続され、前記デプレッション型Nchトランジスタのゲートが前記インバータの入力に接続され、前記デプレッション型Pchトランジスタのゲートが前記インバータの出力に接続され、前記デプレッション型Pchトランジスタのドレインが前記第三の端子に接続されていることを特徴とする電圧検出回路。 - 請求項7記載の電圧検出回路において、
前記第三の端子は抵抗を介してプルダウンされていることを特徴とする電圧検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008291848A JP5332528B2 (ja) | 2008-11-14 | 2008-11-14 | 電子回路および電圧検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008291848A JP5332528B2 (ja) | 2008-11-14 | 2008-11-14 | 電子回路および電圧検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010118980A true JP2010118980A (ja) | 2010-05-27 |
JP5332528B2 JP5332528B2 (ja) | 2013-11-06 |
Family
ID=42306328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008291848A Expired - Fee Related JP5332528B2 (ja) | 2008-11-14 | 2008-11-14 | 電子回路および電圧検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5332528B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012029131A (ja) * | 2010-07-26 | 2012-02-09 | Mitsumi Electric Co Ltd | リセット回路及びそれを備える装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS631049A (ja) * | 1986-06-20 | 1988-01-06 | Matsushita Electric Ind Co Ltd | Mos集積回路装置 |
JP2000183711A (ja) * | 1998-12-21 | 2000-06-30 | Seiko Epson Corp | 出力回路及びこれを使用したコンパレータ |
JP2002203910A (ja) * | 2000-10-30 | 2002-07-19 | Toshiba Corp | 電圧切り替え回路 |
JP2004163315A (ja) * | 2002-11-14 | 2004-06-10 | Seiko Instruments Inc | 電圧検出回路 |
JP2008148229A (ja) * | 2006-12-13 | 2008-06-26 | Nippon Telegr & Teleph Corp <Ntt> | 論理回路 |
JP2009198476A (ja) * | 2008-01-24 | 2009-09-03 | Ricoh Co Ltd | 電圧検出回路 |
-
2008
- 2008-11-14 JP JP2008291848A patent/JP5332528B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS631049A (ja) * | 1986-06-20 | 1988-01-06 | Matsushita Electric Ind Co Ltd | Mos集積回路装置 |
JP2000183711A (ja) * | 1998-12-21 | 2000-06-30 | Seiko Epson Corp | 出力回路及びこれを使用したコンパレータ |
JP2002203910A (ja) * | 2000-10-30 | 2002-07-19 | Toshiba Corp | 電圧切り替え回路 |
JP2004163315A (ja) * | 2002-11-14 | 2004-06-10 | Seiko Instruments Inc | 電圧検出回路 |
JP2008148229A (ja) * | 2006-12-13 | 2008-06-26 | Nippon Telegr & Teleph Corp <Ntt> | 論理回路 |
JP2009198476A (ja) * | 2008-01-24 | 2009-09-03 | Ricoh Co Ltd | 電圧検出回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012029131A (ja) * | 2010-07-26 | 2012-02-09 | Mitsumi Electric Co Ltd | リセット回路及びそれを備える装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5332528B2 (ja) | 2013-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11088541B2 (en) | Integrated circuit and electrostatic discharge protection circuit thereof | |
US10116309B2 (en) | CMOS output circuit | |
JP4987447B2 (ja) | 半導体集積回路 | |
US20090231016A1 (en) | Gate oxide protected i/o circuit | |
JP4021395B2 (ja) | レベルシフト回路及びそのレベルシフト回路を有する半導体集積回路 | |
JP5421075B2 (ja) | 入力回路 | |
JP6177939B2 (ja) | 半導体集積回路装置 | |
JP5678542B2 (ja) | 電源状態判定回路を有する集積回路 | |
JP5332528B2 (ja) | 電子回路および電圧検出回路 | |
US7598791B2 (en) | Semiconductor integrated apparatus using two or more types of power supplies | |
JP2005286683A (ja) | データ出力回路 | |
US8013631B2 (en) | CMOS input buffer circuit | |
US20070236253A1 (en) | Semiconductor integrated circuit | |
JP2009282908A (ja) | レギュレータ | |
US7123460B2 (en) | Methods and systems for reducing power-on failure of integrated circuits | |
JP4364752B2 (ja) | 出力回路 | |
JP2005164357A (ja) | 電圧検出回路 | |
US7642818B1 (en) | High voltage tolerant input circuit capable of operating at extremely low IO supply voltage | |
US7652524B2 (en) | Voltage source for gate oxide protection | |
JP4578882B2 (ja) | 半導体集積回路 | |
JP2008072197A (ja) | 半導体集積回路装置 | |
JP2015146361A (ja) | 半導体集積回路装置 | |
US20170338221A1 (en) | Integrated circuit and electrostatic discharge protection circuit thereof | |
KR101555712B1 (ko) | 풀다운 회로 및 반도체 장치 | |
JP2008148024A (ja) | リセット回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110525 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110602 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111006 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130715 |
|
LAPS | Cancellation because of no payment of annual fees |