TW546657B - Semiconductor memory device - Google Patents

Semiconductor memory device Download PDF

Info

Publication number
TW546657B
TW546657B TW091100657A TW91100657A TW546657B TW 546657 B TW546657 B TW 546657B TW 091100657 A TW091100657 A TW 091100657A TW 91100657 A TW91100657 A TW 91100657A TW 546657 B TW546657 B TW 546657B
Authority
TW
Taiwan
Prior art keywords
data
parity
aforementioned
output
read
Prior art date
Application number
TW091100657A
Other languages
English (en)
Inventor
Masaki Okuda
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of TW546657B publication Critical patent/TW546657B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Memory System (AREA)

Description

546657
五、發明説明（ [發明所屬之技術領域] (請先閲讀背面之注意事項再填寫本頁) 本發明係關於半導體έ己憶裝置’特別，關於可同時實 行資料之讀出動作及再生動作之半導體記憶裝置。 [習知技術] 所謂 DRAM(Dynamic Random Access Memory)，均有 必要再生記憶單元，所以從以往即先暫時停止來自外部之 存取後，再進行再生。 然而’一旦停止來自外部之存款的話，對於存取之廣 答時間即延長其份兒，因此要求高速度之存取時，便變成 不利。 於疋，本申請人曾提案了 一種即使在再生中也可從外 .訂丨 部存取之半導體記憶裝置（以下，稱為關於已申請之半導體 記憶裝置）。 第11圖，係顯示已申請之半導體記憶裝置之動作原理 圖。如此圖所示，已申請之半導體記憶裝置，包含有：由 16個子塊所成之記憶體陣列；及由4個子塊所成之奇偶陣 列。 在此處、各子塊，係由配置成矩陣狀之單元陣列、 S/A(Sense Amplifier :感測放大器）、及解碼器所構成。 又，構成記憶體陣列之子塊，係存儲通常之資料，而 構成可偶陣列之子塊即存儲奇偶（parity)。 第12圖，係說明來自記憶體陣列之資料的讀出動作之 圖。如圖所示，要讀出資料時，將向行方向連續之子塊（全 塗上之子塊）作為對象讀出資料D1〜D4。 · A7
546657 五、發明説明（2 ) 第13圖，係就再生動作說明之圖。像這樣，關於已申 凊之半導體裝置，一個一個地依次再生子塊。依照此圖例， 施有陰影線之子塊2-3成為再生之對象。又，就具體之動作 例而3，例如有：將子塊一行一行地從左側向右側再生， 當含在1行之所有子塊之再生終亍時實行下一行之再生、等 之動作。 第14圖為一動作圖，係顯示再生動作、及於並行實行 資料之讀出動作時，重複再生之子塊及成為資料讀出對象 之子塊時的動作。 依照此圖之例’記憶體陣列之子塊2-1〜2-4成為資料之 讀出對象；又，子塊2-3成為再生之對象。 在這種狀態時，無法從子塊2-3讀出資料，因此關於已 申請之半導體記憶裝置採取了一種，將輸出自子塊、 2-2、2-3之資料以及讀出自子塊2p之奇偶供給資料復原電 路200，以便從該等復原子塊2-3之資料的構成。 第15圖，係顯示關於已申請之半導體記憶裝置的更詳 細之構成例。 如此圖所示，已申請之半導體記憶裝置，係由X〇R電 路10、奇偶單元1 1、DQ0單元12〜DQ3單元15、XOR電路16、 再生信號產生電路17、及選擇器18〜21所構成。 XOR電路10、係運算所輸入之資料DQ0〜DQ3之互斥或 (exclusive-OR)，將所得之結果作為奇偶寫入於奇偶單元 1 1 〇 DQ0單元12〜DQ3單元15，係用以記憶所輸入之資料， 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公楚） -----------------------裝------------------#!,...............線 (請先閱讀背面之注意事項再填寫本頁) 546657 五、發明説明（3 ) 1 同8時將按照讀出要求讀出之資料供給後段之選擇器 再生信號產生電路17，係、產生用來再生_單元 12〜DQ3早7G15之再生信號，然後供給選擇器ΐ8〜2ι。依此 例，在DQO單元12施有陰影線/且此單元正在再生中，所 X從再生產生電路輸出之信號，只在對於選擇器輸出 時成為Η狀態，其他即成為“L”狀態。 選擇器18〜21，係在X0R電路16之輸出、及再生信號 發生電路之輸出同為“H”狀態時，選擇一反轉來自dq〇單元 12〜DQ3單元15之信號’並予以輸出；其以外之情況時，即 如實不變地輸出來自DQO單元12〜DQ3單元15之輸出。 第16圖，係顯示選擇器18〜21之詳細構成例。 如圖所示’選擇器’係由“與非’’元件（Nand element) 30、反向器31，32、及轉移部33, 34所構成。 “與非’’元件30，係將反轉再生信號產生電路17之輸出 信號（以下’稱為再生信號）與X〇r電路16之輸出信號（以 下’稱為XOR信號）的邏輯積（AND)而成之結果，供給反向 器31與轉移部33之反轉輸入端子、及轉移部34之非反轉輸 入端子。 反向器31，係將反轉‘‘與非，，元件30之輸出的結果，供 給轉移部33之非反轉輸入端子、及轉移部34之反轉輸入端 子。 反向器32，係將反轉對應單元（DQ0單元12〜DQ3單元 之任一單元）之輸出的結果，供給轉移部33。 — 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐）
訂丨 (請先閲讀背面之注意事項再填窝本頁) 546657 A7 __B7___ 五、發明説明（4 ) 若“與非’’元件30之輸出為“L，，之狀態時，轉移部33即輸 出來自反向^§32之信號。 若“與非’元件30之輸出為“η”之狀態時，轉移部34即如 . f不變地輸出單元資料。 其次’說明以上所示之關於已申請的半導體裝置之動 作。 當輸入輸入資料DQ0〜DQ3時，XOR電路1〇即運算該等 之互斥或（exclusive-OR)，進而供給奇偶單元u。奇偶單元 11，接著把來自XOR電路丨〇之輸出作成奇偶加以存儲。 又，由DQ0單凡12〜DQ3單元15，分別記憶輸入資料 DQ0〜DQ3。又，依照此例，由於DQ〇〜DQ3皆為，而在 DQ0單元丨2〜DQ3單元15分別存儲“丨，，，及在奇偶單元"存 儲DQ0〜DQ3之所有互斥或即“〇，，。 ⑽若在這種狀態下，要求資料之讀出時，便成為從dq〇 單元12〜DQ3單元15、及奇偶單元⑴賣出該當之資料。此 y日夺1假定DQ0單㈣已成為再生之對象的話，由於不能 i “也仗此單元碩出資料，而造成所讀出之資料變成不 • ( ?)。 X〇R電路16,接著運算從DQ0單元12〜DQ3單元15讀出 1資料、及從奇偶單元11讀出之相的互斥錢，作成 W供給選擇器18〜21。若寫人於dqg^12〜帅單元b 之資料與所讀出之資料不-致時，該職信號即成為“ H，， 2狀態’而其以外之情形時即成為“ L，，之狀態。即，撕 信號為時，表示已產生了錯誤。 _ 本紙張尺度⑽繼格（2歌297$~ ------_
--------……,……——裝…… (請先閲讀背面之注意事項再填寫本頁) 、可 ..............線- 546657 A7 ----- B7 ^_ ___ 五、發明説明（5 ) " ~-- 依此例，若DQO為不定，而此資料為‘‘丨”時，寫入資料 與所讀出之資料即全部一致，所以x〇R信號成為“/一 方面，此資料為的話，所寫入資料與所讀出之資料即不 一致，所以XOR信號成為“H”。 若考慮XOR信號為“H”之狀態時，由於從再生信號產 生電路17供給選擇器18之信號為“H”之狀態，而造成“與非，， 元件30之輸出成為“l，，之狀態。其結果，轉移器33成為“〇n，， 之狀態，所以成為反轉所輸入之DQ〇即“ 〇，，之“1”被輸出。 此“1”由於與所輸入之DQ0同一，而成為資料正常地被復 原。 一方面，若DQ0單元12之輸出為“丨，，時，由於x〇r信號 成為“L”之狀態，而造成“與非，，元件3〇之輸出成為“h，，之狀 態。其結果，轉移部34成為0N之狀態，所以變成如實不變 地輸出DQ0。 又，選擇器19〜21，係因再生信號產生電路17之輸出 信號為“L”，而造成各選擇器之“與非，，元件3〇之輸出成為 “H”，同時轉移部34成為“〇N之狀態”。因此，成為如實不 變地輸出從DQ1單元13〜DQ3單元15讀出之資料。 如以上所說明，若依關於已申請之半導體記憶裝置， 則再生動作及讀出動作儘管同時進行，也因作成從奇偶單 元Π中所存儲之資料及其他資料，復原再生中之單元所存 儲的資料，而可並行實行讀出動作及再生動作。其結果， 可使存儲速度提高。 [發明欲解決之課題] - 本紙張尺度顧巾_緖準（CNS) A4規格（膽297公爱)
訂— Γ請先閲讀背面之注意事項再填寫本頁) 546657 五、發明説明（6 ) 可疋，如上所說明之有_已申請的半導體記憶裝置， 由於無法直接讀寫奇偶單元Μ所存儲之奇偶，而存在著 難以判定奇偶單元U及附隨於該奇偶單元u之機能（資料 之復原機能）是否正常的缺點。
又田續出DQ〇單元12〜DQ3單元15中所存儲之資料 時，隨再生之情況而藉奇偶來施行復原處理，所以也有無 法直接讀出所存儲之資料，難以動作校驗之缺點。…、 本毛明，係鑑於這種問題而行者，其目的係在於提供 一種可同時實行資料之讀出動作、及再生動作之半導體記 憶裝置，從而可輕易進行動作校驗。 [用以解決課題之手段] 本發明，為了解決上述課題而提供第丨圖所示之半導體 5己憶裝置。此半導體記憶裝置，可同時實行資料之讀出動 作及再生動作，其特徵在於包含有： 貪料輸入手段1，係從外部接收資料之輸入； 奇偶生成手段2，係從輸入自資料輸入手段1之資料， 生成奇偶； 記憶手段3 ’係用以記憶從資料輸入手段1輸入之資 料、及由奇偶生成手段2所生成之奇偶； 再生手段4，係用以再生記憶手段3 ; 凟出手段5，係從記憶手段3讀出資料； 復原手段6，係在讀出手段5正在讀出資料時，從正常 地項出之其他資料及對應奇偶，復原再生手段4當作再生對 象的資料； - 9 本紙張尺度適用中國國家標準（CNS) A4規格（21〇><297公釐） 546657 五 發明説明（7 ) 、，貝料輸出手段7，係用以輸出由讀出手段5所讀出之資 料及由則述復原手段6所復原之資料；及 奇偶輸出手段8，係用以直接讀出記憶手段3中所記憶 之奇偶，並加以輸出。 在此，資料輸入手段1，係從外部接收資料之輸入。奇 偶生成手段2，係從輸入自資料輸入手段丨之資料，生成奇 偶。記憶手段3，係用以記憶從資料輸入之資料、及由奇偶 生成手丨又2所生成之奇偶。再生手段4，係用以再生記憶手 段3。讀出手段5，係從記憶手段3讀出資料。復原手段6， 係在讀出手段5正在讀出資料時，從正常地讀出之其他資 及對應奇偶，復原再生手段4當作再生對象的資料。資料 出手段7，係用以輸出由讀出手段5所讀出之資料、及由 復原手段6所復原之資料。奇偶輸出手段8，係用以直接 出記憶手段3中所記憶之奇偶，並加以輸出。 又，提供一種可同時實行資料之讀出動作、及再生動 作之半導體記憶裝置，其特徵在於包含有： 資料輸入手段，係從外部接收資料之輸入； 奇偶生成手段，係從輸入自資料輸入手段之資料，生 成奇偶； 兄憶手段’係用以記憶從資料輸入手段輸入之資料、 及由奇偶生成手段所生成之奇偶； 再生手段’係用以再生記憶手段； 言買出手段，係從記憶手段讀出資料；復原手段，係在讀出手段正在讀出資料時，-從正常地 料讀 讀 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公楚） (請先閲讀背面之注意事項再填寫本頁)
546657 A7 B7 五、發明説明（ # #出之其他貝料及對應奇偶’復原再生手段當作再生對象 的資料； 為料輸出手|又，係用以輸出由讀出手段所讀出之資 料、及由復原手段所復原之資料；及 寫入手段，係對於用來記憶記憶手段之奇偶的區域， 直接寫入從外部供給的所需資料。 在此處，資料輸入手段，係從外部接收資料之輸入。 奇偶生成手段，係從輸入自資料輸入手段之資料，生成奇 偶。記憶手段，係用以記憶從資料輸入手段輸入之資料、 及由奇偶生成手段所生成之奇偶。再生手段，係用以再生 d憶手段。讀出手段，係從記憶手段讀出資料。復原手段， 係在讀出手段正在讀出資料時，從正常地讀出之其他資料 及對應奇偶，復原再生手段當作再生對象的資料。資料輸 出手段，係用以輸出由讀出手段所讀出之資料、及由復原 手段所復原之資料。寫入手段，係對於用來記憶記憶手段 之可偶的區域，直接寫入從外部供給的所需資料。 又’提供一種可同時實行資料之讀出動作、及再生動 作之半導體記憶裝置，其特徵在於包含有： 資料輸入手段，係從外部接收資料之輸入； 奇偶生成手段，係從輸入自資料輸入手段之資料，生 成奇偶； 記憶手段’係用以記憶從資料輸入手段輸入之資料、 及由奇偶生成手段所生成之奇偶； 再生手段，係用以再生記憶手段； — -------------------—裝—— (請先閲讀背面之注意事項再填寫本頁) 、一 Hvr· :線· 本紙張尺度適用中國國家標準（⑶幻A4規格（2〗〇><297公釐） 11 546657 五、發明説明（9 頃出手段，係從記憶手段讀出資料； 復原手段’係在讀出手段正在讀出資料時，從正常地 =之其他資料及對應奇偶’復原再生手段當作 的資料； 資料輸出手段，係用以輸出由讀出手段所讀出之資 料、及由復原手段所復原之資料；及 控制手段，係用以控制再生手段，以便符合於來自外 部之要求的給定區域成為再生之對象。 在此處，資料輸入手段，係從外部接收資料之輸入。 奇偶生成手段，係從輸人自資料輸人手段之資料，生成奇 偶。己憶手段，係用以記憶從資料輸入手段輸入之資料、 及由奇偶生成手段所生成之奇偶。再生手段，係用以再生 記憶手段。讀出手段，係從記憶手段讀出資料。復原手段， 係在凟出手^又正在續出資料時，從正常地讀出之其他資料 及對應奇偶，復原再生手段當作再生對象的資料。資料輸 入手段，係用以輸出由讀出手段所讀出之資料、及由復原 手段所復原之資料。控制手段，係用以控制再生手段，以 便符合於來自外部之要求的給定區域成為再生之對象。 [發明之實施形態] 以下’參照圖式來說明本發明之實施形態。 第1圖’係用以說明本發明之動作原理的原理圖。於圖 中’資料輸入手段1，從外部，接收資料之輸入。 接著’生成手段2，從輸入自資料輸入手段1之資料， 生成奇偶。 — (請先閲讀背面之注意事項再填寫本頁)
^ 00-7 aV ittL、 546657 A7 B7 五、發明説明（10 ) 接著，由記憶手段3，記憶從資料輸入手段丨輸入之資 料、犮由奇偶手段2所生成之奇偶。 接著，由再生手段4，再生記憶手段3。 接著，由讀出手段5，從記憶手段3讀出資料。 接著，由復原手段6，當讀出手段5正在讀出資料時， 從正#地項出之其他資料及對應奇偶，復原來自再生手段4 δ做再生對象之區域的資料。 ^接著，由資料輸出手段7,輸出由讀出手段5所讀出之 資料、及由復原手段6所復原之資料。 最後，由奇偶輸出手段8，直接讀出記憶手段3中所記 憶之奇偶’並加以輸出。 其次，就上述原理圖之動作說明之。 資料輸入手段卜從半導體記憶裝置之外部，接收欲寫 2入之資料的輸入，然後分別供給記憶手段3及奇偶生成手段 奇偶生成手段2，接著運算所輸入之所有互斥或 (exclusive-OR)，作為奇偶輸出。 記憶手段3，接著把輸入自資料輸入手段1之資料 從奇偶生成手段2供給之奇偶，分別存鍺於不同區域。 再生手段4,接著以給定之周期再生記憶手段3，以防 止所記憶之資料喪失。 立讀出手段5,接著隨自外部供給之讀出要求，而讀 憶手段3之給定區財所存錯之資料，然後供給復 ° 復原手段6，接著從記憶手段3讀出f料時，就再生又手。 本紙張尺度適财關家標準（CNS) A4規格⑵_7公^
(請先閲讀背面之注意事項再填寫本頁) 訂 .............線- 13 546657 五、發明説明 同 器 11 段4當作再生對象之區域的資料，運算正常地讀出之其他資 料及奇偶之互斥或，藉此判定所寫人之資料與所讀出之資 料疋否一致，若未有一致時反轉再生中之資料的邏輯，藉 此復原並加以輸出。 資料輸出手段7,接著向外部輸出所復原之資料、及其 他正常之資料。 奇偶輸出手段8，最後，從外部做了要求時，直接讀 記憶手段3中所記憶之奇偶，並加以輸出。 在以上之動作下，可直接讀出記憶手段3中所記憶之〜 偶，所以可從對於資料輸入手段丨授與之資料與所讀出之奇 偶的關係，檢驗奇偶資料是否正常地生成。 其次，就本發明之實施形態說明之。 第2圖，係顯示本發明之第一實施形態的構成例。 如圖所示，本實施形態之半導體記憶裝置，係由XOR 電路10、奇偶單元n、DQ0單元12〜DQ3單元15、x〇R電 16、再生信號產生電路17、選擇器25, 19〜21所構成。又 V、第15圖所示之既申請的半導體記憶裝置相較，選擇器 被置換為選擇器28。其他構成即與第15圖之情況相同。 在此，XOR電路1〇，係用以運算所輸入之資 DQ0〜DQ3之互斥或，作為奇偶寫入於奇偶單元u。 DQ0單元12〜DQ3單元15係用以記憶所輸入之資料， 時隨著讀出要求而讀出資料，然後分別供給後段之選擇 25· 19〜2卜 再生L號產生電路17係用以產生再生信號，供給Dq丨 本紙張尺度適用中國國家標準（CNS) Μ規格（21〇χ297公釐） 出 奇 路 18 料
訂— (請先閲讀背面之注意事項再填寫本頁) 14 546657 五、發明説明（η ) 單元12〜DQ3單元15，同時供給選擇器25, 19〜21。依本例， 在DQO單元施有陰影線，顯示此單元正在再生中。即，從 再生信號產生電路17輸出之信號中，只有對於選擇器25之 信號為“H”之狀態，其他信號即成為“L，，之狀態。 選擇裔25，係在測試信號為“H，，之狀態時不論x〇r信 號及再生信號之狀態為何，均輸出來自奇偶單元丨丨之奇 偶。又，若測試信號為“L”之狀態，而且又〇11電路16之輸 出及再生信號產生電路17之輸出同為‘Ή，，之狀態時，選擇 將來自DQO單元12之輸出反轉之信號，並加以輸出。一方 面，當測試信號為“L”之狀態時，其以外之狀態，即把來自 DQO單元之輸出，如實地加以輸出。 選擇器19〜21，係在x〇R電路16之輸出、及再生信號 產生電路17之輸出都為“η”之狀態時，選擇將來自dqi單元 13〜DQ3單元15之輸出反轉之信號，並加以輸出，而在其以 外之狀態時，將來自DQ1單元13〜DQ3單元15之輸出，如實 地加以輸出。 第3圖，係顯示選擇器25之詳細構成例的圖。 如圖所示，選擇器，係由“與非，，元件⑺八^) element) 30、反向器31，32, 37、及轉移部33〜36所構成。 “與非’’元件30，係將反轉再生信號（即，再生信號產生 電路Π之輸出信號）與x〇R信號（即，x〇r電路16之輸出信 號）之邏缉積而成的結果，供給反向器31、轉移部P之反轉 輸入端子、及轉移部34之非反轉輸入端子。 反向器31，係將反轉“與非”元件30之輪出的結果，供 衣紙張尺度適用中國國家標準（CNS) A4規格（210 X 297公釐） 15 46657 五、發明説明（13 ) 給轉移部33之非反轉輸入端子、及轉移部34之反轉輸入端 反向器32，係將反轉DQO單元12之輸出的結果，供給 轉移部33。 轉移部33 ’係在“與非’元件30之輸出為“L，，之狀態時， 輸出來自反向器32之信號。 轉移部34,係在“與非”元件30之輸出為“H，，之狀態時， 如實地輸出轉移部35之輸出，即，單元資料。 反向器37，係將反轉測試信號之結果，供給轉移部35 之非反轉輸入端子、及轉移部36之反轉輸入端子。 轉移部3 5，係在測試#號為“L”之狀態時，將單元資料 供給轉移部34。 轉移部36,係在測試信號為“H”之狀態時，將奇偶供 給轉移部34。 其次，就上述實施形態之動作說明之。 當輸入輸入資料DQ0〜DQ3時，X0R電路1〇 ’即運算該 寺之互斥或，將之供給奇偶單元u。奇偶單元Η，便存儲 從XOR 10供給之奇偶。 又單元12〜DQ3單元15，分別記憶輪入資料 DQ0〜DQ3。依照本例’ DQ〇〜DQ3均為“i，，所以在單 元12〜DQ3單心分別存儲，同時，在奇偶單元^存健 DQ0〜DQ3之所有互斥或即“〇”。 若在這種狀態下要求資料之讀出時，便成為從dq〇單 元12〜DQ3單元15、及奇偶單元n讀出該當之資料。此時， 本紙張尺度適用中國國家標準（aS) 規格公楚） (請先閲讀背面之注意事項再填寫本頁)
16
若，定DQ0單元12成為再生之對象，則無法從該單元正常 地讀出資料，所以所讀出之資料成為不定(？）。 XOR電路I6,於是運算從Dq〇單元η〜DQ3單元U讀出 之資料與從奇偶單元讀出之奇偶的互斥或，作成x〇r信號 選擇器25，19〜21。若寫入於DQ〇單元12〜DQ3單元 之資料，肖從此等單元讀出之資料並不一致時，x〇r信號 即成為之狀態，其以外之情況時即成為“l，，之狀態。就 是，XOR信號為“H”時，表示已產生了讀出錯誤。 按照本例，DQO為不定，如果假定此資料為“ i，，的話， 斤寫入之 > 料及所#出之資料即全部—致，所以X〇R信號 成為π;若此資料為“〇，，時，所寫人之資料與所讀出之資 料即不一致，因此XOR信號成為“H”。 若測試信號為“L”時，轉移部35即成為“〇N”之狀態， 轉移部36即成為“0FF，，之狀態，所以在實f上成為與第16 圖相同之電路。此時，若假定x〇R信號為τ之狀態（所讀 出之貧料為錯誤之狀態）’則從再生信號產生電路17供給選 擇器25之信號便成為.‘η，，之狀態，所以“與非，，元件儿之輸出 成為“L”之狀態。結果，轉移部33成為“ 〇N，，之狀態，所以 成為反轉所輸入之DQ0即“〇，，之“丨，，被輸出。此“丨”由於與所 輸入之DQ0同一，而成為資料被復原成正常。 一方面，若DQ0單元12之輸出為‘‘丨，，時，x〇R信號即成 為"L”之狀態，因此“與非，，元件3〇之輸出成為“ h，，之狀態， 而轉移部34即成為"0N”之狀態，從而成為如實地輸出 DQ0 〇 - 五、發明説明（15 ) 又，選擇器19〜21，由於再生信號產生電路17之輸出 信號為“L，，，而各選擇器之“與非，，元伴3〇之輸出信號分別成 為“H”，轉移部34成為“0N”之狀態。從而，成為如實地輸 出從DQ1單元13〜DQ3單元15讀出之資料。 其次’考慮測試信號為“H”狀態時之情況。此時，轉 移部36成為“ON”之狀態，一方面，轉移部35成為，，之 狀態，所以將奇偶供給轉移部34。 轉移部34，除非DQ0單元12為再生之對象，且所讀出 來的資料有錯誤，否則為“0N”之狀態，因此成為從轉移部 34輸出奇偶。 若依上述之實施形態，則可藉著使測試信號成為“h，， 之狀態，而直接讀出奇偶單元中所存儲之奇偶，因此，例 如，適宜變更輸入資料即DQ0〜DQ3時，可判定奇偶是否正 常地生成。 又，由於從用來輸出DQ0資料之端子（未圖示）輸出奇 偶，而不需要設置奇偶輸出用之端子。從而，可在不增加 端子數下具備檢驗機能。 又，於上述之實施形態中，將來自反向器37之輸出信 號，作成供給“與非，，元件30之輸入端子也可。若依這種構 成，則使測試信號成為“H”之狀態時，不管再生及被讀出 之狀態如何，均可經常獲得奇偶。 其次，就本發明之第二實施形態說明之。 第4圖，係顯示本發明第二實施形態之構成例的圖。 又，於此圖中，與第15圖之情況對應之部分附諸同一符 546657 A7 —- ___B7 五、發明説明（l6 ) 其說明即省略之。 第二實施形態，與第15圖之形態比較的話，除了再生 信號產生電路17被置換成再生信號產生電路26以外，其他 部分與第15圖之形態同一。 再生信號產生電路26，係用以生成再生信號，並將之 供給DQO單元12〜DQ3單元15及選擇器18〜21，同時，從外 部供給比較停止信號及奇偶檢驗測試信號Dq〇〜Dq3時，再 生所指定之單元。 第5圖，係表示再生信號產生電路26之詳細構成例的 圖。如圖所示，再生信號產生電路26，係由反向器5〇〜54、 及與非’元件55〜62所構成。 在此，反向器50〜53，係為了再生特定單元’而從外 部反轉所供給之奇偶檢驗測試信號DQ〇〜DQ3，並加以輸 出。 反向器54，係用以反轉一使内部之再生信號成為無效 之比較停止測試信號，並將之輸出。 “與非’元件55〜58，係將反轉比較停止測試信號與内部 再生位址信號DQ0〜DQ3之邏輯積（AND)而成的結果，輸出 於“與非”元件59〜62。 “與非”元件59〜62，係將分別反轉反向器5〇〜53之輸出 與“與非”元件55〜58之邏輯積而成的結果，作成再生信號 DQ0〜DQ3輸出。 其次，就上述實施形態之動作說明之。 首先’考慮檢驗DQ0單元12之動作。此時，使比較停 本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公爱） 19 (請先閲讀背面之注意事項再填寫本頁) .、?τ— :線 17 [6657 五、發明説明（
f測試錢成為“H”之狀態同時，使相檢驗測試信號_ 成為“H”之狀態。 V 結果，使第5圖所示之反向器54之輸出成為“ l，，之狀 態，因此:與非，，元件55〜58之輸入端子之一方全部成為‘工” 之狀態’以致該等輸出不管内部再生位址信號 之狀態如何’均成為“Η”之狀態。又，所謂内部再生位址 信號DQO〜DQ3 1指生成於内部之再生信號而言。 _當“與非”元件55〜58之輸出成為“Η”之狀態、時，“與非” 元件59〜62之輸人端子的—方即全部成為“Η，,之狀態因此 成為隨反向器50〜53之輸出而輸出“η”或“L”。 按照本例，只有奇偶檢驗測試信號DQ〇為“h，，之狀態， 所以只有反向器50之輸出為“l”之狀態，其他即全部成為 “H”之狀態。 因此，只有“與非，，元件59之輸出成為“ H，，之狀態，其他 輸出即全部成為“L”之狀態。其結果，DQ〇單元12成為再生 之對象。 如此進行之後，若指定一成為再生對象之單元，則可 個別地檢驗關於其單元之復原機能是否正常地動作，因此 可藉著重覆檢驗未正常地工作作用之單元，而輕易檢測出 低出現頻度之不良。 其次，就本發明之第三實施形態說明之。 第6圖，係顯示本發明第三實施形態之構成例的圖。 又，於此圖中，與第15圖之情況對應之部分附諸同一符號， 其說明即省略之。 - 本紙張尺度適用中國國家標準（CNS) A4規格（210 X 297公爱）
、τ· (請先閲讀背面之注意事項再填窝本頁) 20 546657 A7 _ __B7_ 五、發明説明（IS ) 第三實施形態，與第15圖之形態比較的話，除了 X〇R 電路10被置換成XOR電路70以外，其他部分與第15圖之形 態同一。 • XOR電路70，係與XOR電路同樣，用以運算算出 - DQ0〜DQ3之互斥或（exclusive-OR)，同時從外部輸入之直 接寫入信號成為“H”之狀態時，將DQ0信號直接寫入奇偶單 元11。 第7圖，係顯示XOR電路70之詳細構成例的圖。如圖 所示，XOR電路70,係由反向器80、XOR(互斥或）元件81、 及轉移部82、83所構成。 反向器80 ’係將直接寫入信號反轉，供給轉移部82之 反轉輸入端子、及轉移部83之非反轉輸入端子。 XOR元件81，係用以運算DQ0〜DQ3之互斥或，將所得 之結果供給轉移部83。 轉移部82，係在直接寫入信號為“η”之狀態時，將dq〇 > 作成奇偶信號供給奇偶單元Η。 轉移部83，係在直接寫入信號為“L”之狀態時，將x〇R 元件81之輸出作成奇偶信號供給奇偶單元丨i。 其次’就上述實施形態之動作說明之。 首先，說明寫入正常之奇偶時之動作。待將DQ〇〜Dq3 之全部作成“1”進行了寫入之後’使直接寫入信號成為“H，， 之狀態，輸入“0，，作為DQ〇的話，第7圖所示之轉移部82即 成為ON之狀態。其結果，成為將DQ〇即“〇，，作為奇偶信 號寫入於奇偶單元11。 - 準(CNSU4規格⑵~--- ..............:裝..................、可------------------緣 (請先閲讀背面之注意事項再填寫本頁) “0, 料 將 入 元
(請先閲讀背面之注意事項再填寫本頁) [6657 五、發明説明 其次，若就DQO單元12正在再生中時，讀出所寫入之 資料的情形加以考慮的話，從奇偶單元n讀出“〇，，，並從 DQ1單元13〜DQ3單元15全部讀出“「。又，關於DQ〇單元 12,雖未特定被讀出之資料，但例如，如果假定讀出了 ％，， 的話，這些資料即被供給X0R電路16及選擇器18〜21。 XOR電路16，接著運算奇偶及DQ〇〜_之互斥或，將 運算結果供給選擇器18〜21。按照本例，β⑼為％，，， DQ卜DQ3全部為“1”，又，奇偶為“〇，，，所以皿電路⑺之 輸出成為“1”。 再生L號產生電路17,接著使供給選擇器18之再生信 號成為“H”之狀態，並使其以外者成為“l，，之狀態，因此從 選擇器19〜21輸出所讀出之原來的資料“ 1，，。 -方面’選擇器18’於第16圖所示之電路，透過轉移 部33輸出由反向器32所反轉之信號’所以將所讀出之資 即“〇，，’最後復原成原來之資料“Γ，後加以輸出。、 其次’就寫人非正常之奇偶的情形說明之。若 DQO〜_之全部作成“「進行了寫人之後，供給直接寫，、 信號，作為_輸入“丨，，時，第7圖所示之轉移和即成為 着，之狀態。其結果，成為將叫叫“ι，，作為奇偶信號寫 入於奇偶單元11。 其次，若就dq〇u12正在再生中時讀出所寫入之 貧料的情形加以考慮的話’從奇偶單元n讀出“「，並從 DQ1單元13娜單元15全部讀出“1，，。又，關於_單 12，雖未特定被讀出之資料，但例如，如果假定讀出了 本紙張尺度適用中國國家標準（CNS) •訂丨 22 546657 五、發明説明（2〇 的話，這些資料即被供給X0R電路16及選擇器18〜21。 X〇R電路16，接著運算奇偶及DQO〜DQ3之互斥或，將 運算、纟σ果供給選擇器丨8〜2丨。按照本例，為“〇，，， DQ1〜DQ3全部為“「，又，奇偶為“ i ”所以x〇r電路⑺之 輸出為。 。 再生k娩產生電路17,接著僅使供給選擇器ι8之再生 信號成為“H”之狀態，並使其以外者全部成為“l，，之狀態， 因此從選擇器19〜21輸出所讀出的原來之資料“「。 _方面選擇态18，由於第3圖所示之“與非，，元件 ，成為“L”之狀態，而透過轉移部％如實地輸出從dq〇 單元12讀出之‘‘〇，，。 其結果，成為只有再生中之資料被反轉輸出。因此只 要犯確^彳文所有之單元反轉之資料被輸出之事，即可確認 有關所有單元之復原機能正常地動作之事。 又，劃分成寫入正常之奇偶的情況、及寫入不正常之 奇偶的情況來進行動作檢驗，藉此比不變更奇偶下進行檢 驗之情況更使檢驗之型樣增加，藉此可詳細地檢討復原機 能是否正常地動作。 其次，就將上述實施例以單體使用或組合時之檢驗方 法，說明之。 首先，說明將第-實施形態以單體使料之檢驗動作。 第8圖為一流程圖，係用以說明將第一實施形態以單體 使用時之檢驗動作的處理流程。此流程圖’係通常給與作 為輸入資料用之以生成奇偶，並將寫人於奇偶單 546657 五、發明説明（η ) =丨1之奇偶，直接讀出加以檢証者。一開始此流程圖，即 貫行以下之步驟。 步驟S10 : 將輸入資料DQO〜DQ3寫入於半導體記憶裝置。其結 果，將輸入資料DQO〜DQ3寫乂於DQO單元丨2〜Dq3單元 15，同時將供給自X〇R電路之奇偶寫入於奇偶單元n。 步驟S11 : 將測試信號輸入於半導體記憶裝置之選擇器25。其 果，轉移部36成為“0N”之狀態，成為直接輸出奇偶資料 狀態。 步驟S12 : 從半導體記憶裝置讀出DQO。 步驟S13 : 檢討從半導體記憶裝置讀出之DQO，即，奇偶是否 书。又’所讀出之奇偶必定等於運算輸入資料DQO〜DQ3 之互斥或者’所以判定輸入資料DQO〜DQ3之互斥或與讀， 來的可偶疋否相等，若相等時，認定正常而進入步驟S14 反之，其以外者時進入步驟S15。 步驟S14 : 將所讀出之奇偶為正常之趣旨，顯示於例如未圖示 顯示裝置。 步驟S15 : 將所讀出之奇偶為異常之趣旨，顯示於例如未圖 顯示裝置。 · 結 之 正 出 之 示之 t令栖 '准
i請先閲讀背面之漆意事項存填寫本頁) 546657 A7 _____ B7_ __ 五、發明説明（22 ) 若依上述處理，則在通常之動作模式下，輸入輸入資 料DQO〜DQ3以生成奇偶，供給測試信號，藉此可直接讀出 奇偶單元11中所存儲之奇偶，以便加以驗証。 其次，說明有關組合第一實施形態及第二實施形態而 成之第三實施形態。按照第一實=施形態，可從奇偶單元直 接讀出奇偶；又，按照第二實施形態，可將任意之資料直 接寫入於奇偶單元11。於是，組合該等實施形態，藉此可 將任意之資料寫入於奇偶單元11，直接讀出，從而可檢驗 奇偶單元Π有否正常地動作。 第9圖為一流程圖，係用以說明組合第一實施形態及第 二實施形態而成之第三實施形態的檢驗處理之流程。一開 始此流程圖，即實行以下之步驟。 步驟S20 : 將直接寫入信號輸入於半導體記憶裝置。其結果，第7 圖所示之轉移部82成為“ON”之狀態，成為將輸入資料dq〇 直接寫入於奇偶單元11。 步驟S21 : 將任意之DQ0寫入於半導體記憶裝置。由於步驟S2〇 之處理結果，利用直接寫入信號使轉移部82成為“〇N”之狀 態’而成為將DQ0直接寫入於奇偶單元u。 步驟S22 : 將測試信號輸入於半導體記憶裝置。其結果，第3圖所 不之轉移部36成為“ON”之狀態，使奇偶可從DQ0端子向外 部直接讀出之狀態。 · 本紙張尺度適用中國國家標準（CNs) A4規格（210X297公楚） 25 .......................裝..................、玎...............線 (請先閲讀背面之注意事項再填寫本頁)
步驟S23 : 從半導體記憶裝置讀出DQ〇。其結果，可透過轉移部 36從奇偶單元η直接讀出奇偶。 步驟S24 : 3判定從半導體記憶裝置之 < 偶、與寫入之奇偶㈣〇) 是否相等右相等時，進入步驟S25，其以外者時即進入 步驟S26。 步驟S25 : 將所增出之奇偶為正常之趣旨，顯示於例如未圖示之 顯示裝置。 步驟S26 : 將所稅出之奇偶為異常之趣旨，顯示於例如未圖式之 顯示裝置。 右依上述之處理，則可直接將資料寫入於奇偶單元 11同時檢驗直接讀出奇偶來讀寫之資料是否正常。 其次’說明根據組合第二實施形態及第三實施形態而 成之第四實施形態的檢查方法。按照第二實施形態，可選 擇成為再生對象之單元；又，按照第三實施形態，可將資 料直接寫入於奇偶單元丨丨。因此，藉著組合這些實施形態， 而可將任意資料寫入於奇偶單元丨丨同時，將任意之單元作 為再生對象指定，從而可檢驗資料之復原機能是否在各單 元單位正常地工作。 第10圖為一流程圖，係用以說明組合第三實施形態及 第四實施形態而成之第五實施形態的檢驗處理之流程。一 546657 A7 B7 7 之 選 五、發明説明（24 開始此流程圖，即實行以下之步驟。 步驟S30 ·· 將任意之輸入資料DQO〜DQ3寫入於半導體記憶裝置 步驟S31 : 將直接寫入信號輸入於半導體記憶裝置。其結果，第 圖所示之轉移部82成為“ON”之狀態，所以成為將輸入資料 DQ0直接供給奇偶單元11之狀態。 步驟S32 : 將任意之資料DQ0寫入於半導體記憶裝置。其結果， 成為透過轉移部82，將資料DQ0直接寫入於奇偶單元。 步驟S33 : 將比較停止測試信號供給半導體記憶裝置，同時輸入 奇偶檢驗測試信號，將任意之單元作為再生之對象選擇。 例如，將DQ0單元12作為再生之對象時，首先，輸入比較 停止測試信號之同時，供給奇偶檢驗測試信號DQ〇。其結 果’來自“與非’元件56〜5 8之輸出全部成為“H，，之狀態，從 與非元件59輸出符合於奇偶檢驗測試信號〇(^〇之再生信 號。 步驟S34 : 從半導體記憶裴置，讀出步驟S32中作為再生對象 資料塊的資料。由於本例乃將DQ〇單元12作為再生對象 擇，而可讀出DQ0。 步驟S35 : 從半導體記憶裝置，讀出作為再生對象選出之資料塊 本紙張ϋ謝瓣標準（⑽“（2歡29 -----------------------裝------------------、可---------------線· (請先閲讀背面之注意事項再填寫本頁) 27 6657 五、發明説明（ 25 的：貝料判疋所讀出之資料是否正常。即，根據步驟S3〇 時輸入之資料DQ0〜DQ3及與步驟S32時寫入之奇偶的關 系判疋所凟出之資料是否正常，若正常時即進入步驟 S36，其以外者時即進入步驟S37。 步驟S36: * 將所讀出之奇偶為正常之趣旨 顯示裝置。 步驟S37 : 將所讀出之奇偶為異常之趣旨 顯示裝置。 步驟S38 : 判定對於所有資料塊之檢驗是否終了，若判定為未终 了時’即返回步驟S3〇重覆同樣之處理，若是其以外時， 即終了處理。 若依上述之處理，則由於把奇偶直接寫入於奇偶單 το ’同時選擇一作為再生對象之單元，而可檢証關於所選 擇的資料之復原機能是否正常地動作。 又’以上所表示之電路，不過是一例而已，不用說本 發明並不限定於這種實施例。 [發明之效果] 如上所說明，本發明提供了一種，可同時實行資料之 讀出動作及再生動作之半導體記憶裝置，而此半導體記俏 裝置，包含有：資料輸入手段，其係從外部接收資料之彰 入；奇偶生成手段，其係從輸入自資料輸入手段之資料， 顯示於例如未圖示之 顯示於例如未圖示之 (請先閲讀背面之注意事項再填寫本頁}
本紙張尺度適用中國國家標準（CNS) A4規格（210X297公楚） 28 546657 A7 ______________B7 五、發明説明（26 ) 生成奇偶；記憶手段，其係用以記憶從資料輸入手段輸入 之:貝料、及由奇偶生成手段所生成之奇偶；再生手段，其 係用以再生兄憶手段；讀出手段，其係從記憶手段讀出資 料，復原手I又，其係在讀出手段正在讀出資料時，從正常 地讀出之其他資料及對應奇偶，復原再生手段當作再生對 象的資料；資料輸出手段，其係用以輸出由讀出手段所讀 出之貝料、及由復原手段所復原之資料；及奇偶輸出手段， 其係用以直接讀出記憶手段中所記憶之奇偶，並加以輸 出。因此，可檢驗是否正常地生成奇偶。 又，本發明更提供了一種，可同時實行資料之讀出動 作及再生動作之半導體兄憶裝置，而此半導體記憶裝置包 含有：資料輸入手段，其係從外部接收資料之輸入；奇偶 生成手段，其係從輸人自資料輸人手段之諸，生成奇偶； 記憶手段，其係用以記憶從資料輸入手段輸入之資料、及 由奇偶生成手段所生成之奇偶；再生手段，其係用以再生 記憶手段；讀出手段，其係從記憶手段讀出資料；復原手 段，其係在讀出手段正在讀出資料時，從正常地讀出之其 他資料及對應奇偶，復原再生手段當作再生對象的資料了 貝料輸出手段，其係用以輸出由讀出手段所讀出之資料、 及由復原手段所復原之資料；及寫人手段，其係對於用來 €憶Z憶手段之奇偶的區域，直接寫人從外部供給的所需 貝料。因此’可任意地設定奇偶，檢驗資料之復原機能是 否正常地動作。 更且’本發明更提供了一種，可同時實行資料之讀出 本紙張尺度適用中國國家標準（CNS) Μ規格（210X297公釐） 29 (請先閲讀背面之注意事項再填寫本頁) •訂i :線丨 546657 第8圖為一流程圖，係用以說明將第一實施形態以單 使用時之檢驗動作的處理流程。 - 五、發明説明（27 ) 動作及再生動作之半導體記憶裝置，而此半導體記憶裝置 包含有·資料輸入手段，其係從外部接收資料之輸入；奇 偶生成手段，其係從輸入自資料輸入手段之資料，生成奇 偶，圯憶手段，其係用以記憶從資料輸入手段輸入之資料、 及由奇偶生成手段所生成之奇偶”；再生手段，其係用以再 生z憶手段，讀出手段，其係從記憶手段讀出資料；復原 手ί又，其係在讀出手段正在讀出資料時，從正常地讀出之 其他資料及對應奇偶，復原再生手段當作再生對象的資 料，資料輸出手段，其係用以輸出由讀出手段所讀出之資 料'及由復原手段所復原之資料；及控制手段，其係用以 控制再生手段，以便符合於來自外部之要求的給定區域成 為再生之對象。因此，可藉著適宜地選擇再生對象，而檢 驗對於目的對象之復原機能是否正常地動作。 [圖式之簡單說明] 第1圖係用以說明本發明之動作原理的原理圖。 第2圖，係顯示本發明第一實施形態之構成例。 第3圖’係顯示第2圖所示之選擇器的詳細構成例。 第4圖係顯示本發明第二實施形態之構成例。 第5圖係顯示第4圖所示之再生信號產生電路的詳細構 成例。 第6圖係顯示本發明第三實施形態之構成例。 第7圖係顯示第6圖所示之x〇R電路的詳細構成例。 體 (請先閲讀背面之注意事項再填寫本頁)
支Μ路i?奋沾田由随圃皆嫂准[门代、 546657 A7 B7 五、發明説明（28 第9圖為一流程圖，係用以說明組合第一實施形態及第 二實施形態而成之第三實施形態的動作。 第10圖為一流程圖，係用以說明組合第二實施形態及 第四實施形態而成之第五實施形態的動作。 第11圖係顯示已申請之半導=體記憶裝置的動作原理。 第12圖係用以說明來自已申請之半導體記憶裝置的記 憶體陣列之資料讀出動作。 第13圖係用以說明已申請之半導體記憶裝置的再生動 作。 第14圖係顯示已申請之半導體記憶裝置的再生子塊與 成為資料讀出對象之子塊重覆時之動作。 第15圖係顯示已申請之半導體記憶裝置的更詳細構成 例。 第16圖係顯示第15圖所示之選擇器的詳細構成例。 本紙張尺度適用中國國家標準（CNS) A4規格（21〇χ297公釐） 31 ......................裝----------------：訂------------------線 (請先閲讀背面之注意事項再填寫本頁) 546657 A7 B7 五、發明説明（29 元件標號對照 卜··資料輸入手段 2···奇偶生成手段 2-1〜2-4···子塊 3···記憶手段 4···再生手段 5···讀出手段 6···復原手段 7···資料輸出手段 8···奇偶輸出手段 10、16、70〜x〇r電路 11…奇偶單元 12〜15…DQ0〜DQ3單元 17、26…再生信號產生電路 18〜21、25、28···選擇器 30、55〜62…“與非”元件 3 卜 32、37、50〜54、80·· 反向器 33〜36、82、83…轉移部 200···資料復原電路 32 衣紙張尺度適用中國國家標準（CNS) Μ規格（210X297公釐）

Claims (1)

  1. 出 所 546657 、申請專利範圍. L 一種半導體記憶裝置，其可同時實行資料之讀出動作及 再生動作者，其中特徵在於包含有： 資料輸入手段，係從外部接收資料之輸入； 奇偶生成手段，係從輸入自前述資料輸入手段之資 料，生成奇偶； 、 。己隐手段’係用以記憶由前述資料輸入手段所輸入 之資料、及由前述奇偶生成手段所生成之奇偶； 再生手段’係用以再生前述記憶手段； 讀出手段，係從前述記憶手段讀出資料； 復原手段，係在前述讀出手段正在讀出資料時，從 正常地讀出之其他資料及對應奇偶，復原前述再生手段 當作再生對象的資料； 貧料輸出手段’係用以輸出由前述讀出手段所讀 之資料、及由前述復原手段所復原之資料；及 可偶輸出手段，係用以直接讀出前述記憶手段中 圮憶之奇偶，並加以輸出。 2·如申叫專利範圍第1項所述之半導體記憶裝置，其特徵 在於刚述可偶輸出手段，係透過一與由前述資料輸出 手&用來輸出資料之端子向一之端子，輸出奇偶-。 種半導體c憶裝置，其可同時實行資料之讀出動作及 再生動作者，其中，特徵在於包含有： 貝料輸入手段，係從外部接收資料之輸入； 可偶生成手段，係從輸入自前述資料輸入手段之I 料，生成奇偶； 本紙張μ適财89 赚)
    #· (請先閲讀背面之注意事頃S-唭窝衣 -33 546657 A8 B8 C8 ^-----—__ 申請專利範固 。己隐手段’係用以記憶由前述資料輸入手段所輸入 之貧料、及由前述奇偶生成手段所生成之奇偶； 再生手段，係用以再生前述記憶手段； 讀出手段，係從前述記憶手段讀出資料； 」复原手段’係在前述讀出手段正在讀出資料時，從 正常地讀出之其他資料及對應奇偶，復原前述再生手段 當作再生對象的資料； 貝料輸出手段’係用以輸出由前述讀出手段所讀出 之資料、及由前述復原手段所復原之資料；及 。、寫入手段，係對於用來記憶前述記憶手段之奇偶的 區域，直接寫入從外部供給的所需資料。 4·如申請：利範圍第3項所述之半導體記憶裝置，其特徵 在於·别述寫人手段，係透過_與由前述資料輸入手段 用來輸入資料之端子同一之端子，輸入前述所需之資 料。 5·如申請專利範圍第3項所述之半導體記憶裝置，其特徵 在於··更具有奇偶輸出手段，其係用以讀出前述記憶手 丰又中所記憶之前述奇偶，然後將之直接輸出。 6. —種半導體記憶裝置，其可同時實行資料之讀出動作及 再生動作者，其中，特徵在於包含有： 資料輸入手段，係從外部接收資料之輸入； 奇偶生成手段，係從輸入自前述資料輸入手段之資 料，生成奇偶； 記憶手段’係用以記憶由前述資料輸入手段所輸入 34 (請先閲讀背面之注意事項再填寫本頁) •線丨 本紙張尺度適用中國國豕標準（CNS) A4規格（210X297公爱) 申請專利範圍 之資料、及由前述奇偶生成手段所生成之奇偶； 再生手段，係用以再生前述記憶手段； ⑸出手段，係從前述記憶手段讀出資料； A復原手段，係在前述讀出手段正在讀出資料時，從 正常地讀出之其他資料及對應奇偶，復原前述再生手段 Μ作再生對象的資料； &資料輸出手段，係用以輸出由前述讀出手段所讀出 之資料、及由前述復原手段所復原之資料；及 控制手段，係用以控制前述再生手段，以便符合於 來自外部之要求的給定區域成為再生之對象。 7·如申請專利範圍第6項所述之半導體記憶裝置，其特徵 在於： 前述控制手段，係用以停止對於前述記憶手段之所 有區域的再生動作； 前述資料輸出手段，係用以輸出未藉奇偶來復原之 資料。 8·如申請專利範圍第6項所述之半導體記憶裝置，其特徵 在於： 則述控制手段，係用议控制前述再生手段，以便由 外部所指定之區域成為再生之對象； 前述資料輸出手段，係用以輸出一資料，此資料則 是將給疋之區域作成再生之對象，藉奇偶來復原關於其 區域之資料而得者。 9·如申請專利範圍第6項所述之半導體記憶裝置，其特徵 546657 as B8 C8 D8 六、申請專利範虱 在於： 更具有寫入手段，其係對於用來記憶前述記憶手段 、 之奇偶的區域，直接寫入一從外部供給之所需資料； , 前述控制手段，係用以控制前述再生手段，以便由 外部所指定之區域成為再生之對象。 36 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐〉
TW091100657A 2001-04-18 2002-01-17 Semiconductor memory device TW546657B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001119439A JP4782302B2 (ja) 2001-04-18 2001-04-18 半導体記憶装置

Publications (1)

Publication Number Publication Date
TW546657B true TW546657B (en) 2003-08-11

Family

ID=18969658

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091100657A TW546657B (en) 2001-04-18 2002-01-17 Semiconductor memory device

Country Status (6)

Country Link
US (1) US6922750B2 (zh)
EP (1) EP1251522A3 (zh)
JP (1) JP4782302B2 (zh)
KR (1) KR100823013B1 (zh)
CN (1) CN1381847B (zh)
TW (1) TW546657B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4664208B2 (ja) * 2003-08-18 2011-04-06 富士通セミコンダクター株式会社 半導体メモリおよび半導体メモリの動作方法
KR100511047B1 (ko) 2003-12-08 2005-08-30 삼성전자주식회사 반도체 메모리 테스트 방법 및 이를 수행하기 위한 장치,테스트용 반도체 메모리
JP4569182B2 (ja) * 2004-03-19 2010-10-27 ソニー株式会社 半導体装置
WO2007056382A2 (en) * 2005-11-08 2007-05-18 Gupta Laxmi C Methods for applying fire retardant systems, compositions and uses
KR100852191B1 (ko) * 2007-02-16 2008-08-13 삼성전자주식회사 에러 정정 기능을 가지는 반도체 메모리 장치 및 에러 정정방법
KR101094402B1 (ko) 2009-12-29 2011-12-15 주식회사 하이닉스반도체 반도체 장치 및 반도체 장치를 포함하는 반도체 시스템
CN102420017A (zh) * 2011-09-28 2012-04-18 上海宏力半导体制造有限公司 检测存储器记忆能力的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62120699A (ja) * 1985-11-20 1987-06-01 Fujitsu Ltd 半導体記憶装置
JPH0612613B2 (ja) * 1986-03-18 1994-02-16 富士通株式会社 半導体記憶装置
JPH01200455A (ja) * 1988-02-05 1989-08-11 Sharp Corp パリティ機能を有する半導体記憶装置に於けるパリティ機能テスト方法
JPH0440697A (ja) * 1990-06-06 1992-02-12 Matsushita Electric Ind Co Ltd 半導体記憶装置
JPH04132093A (ja) * 1990-09-21 1992-05-06 Toshiba Corp 半導体記憶装置
JP2968134B2 (ja) * 1991-11-27 1999-10-25 三菱電機株式会社 半導体記憶装置
JP2830730B2 (ja) * 1994-02-28 1998-12-02 日本電気株式会社 ダイナミックメモリ
US6108229A (en) * 1996-05-24 2000-08-22 Shau; Jeng-Jye High performance embedded semiconductor memory device with multiple dimension first-level bit-lines
US6046953A (en) * 1998-03-30 2000-04-04 Siemens Aktiengesellschaft Decoded autorefresh mode in a DRAM
JP3938842B2 (ja) * 2000-12-04 2007-06-27 富士通株式会社 半導体記憶装置
JP4001724B2 (ja) * 2001-03-29 2007-10-31 富士通株式会社 半導体記憶装置

Also Published As

Publication number Publication date
CN1381847B (zh) 2010-05-12
KR20030010465A (ko) 2003-02-05
KR100823013B1 (ko) 2008-04-17
US20020156967A1 (en) 2002-10-24
JP2002313077A (ja) 2002-10-25
EP1251522A2 (en) 2002-10-23
EP1251522A3 (en) 2004-03-17
US6922750B2 (en) 2005-07-26
CN1381847A (zh) 2002-11-27
JP4782302B2 (ja) 2011-09-28

Similar Documents

Publication Publication Date Title
CN104240768B (zh) 用于测试存储器的方法和存储器系统
JP3924539B2 (ja) データストアをテストするテスト方法
US20090282305A1 (en) Storage system with data recovery function and method thereof
KR20080077948A (ko) 패리티 셀 어레이를 구비한 메모리 회로
CN107103934A (zh) 半导体器件及其驱动方法
JPS5994086A (ja) 論理回路試験装置
TW546657B (en) Semiconductor memory device
CN109726141A (zh) 用于防止对故障地址重复编程的存储装置及其操作方法
TWI228724B (en) Method and device for error checking and correcting in refresh cycle of dynamic random access memory
CN112800491A (zh) 具有数据安全机构的设备及其操作方法
US4027283A (en) Resynchronizable bubble memory
US20190018737A1 (en) Memory device including detection clock pattern generator for generating detection clock output signal including random data pattern
JPH11144497A (ja) 同期型半導体記憶装置
US8456931B2 (en) Data transmission device
US7437531B2 (en) Testing memories
TW381263B (en) Apparatus and method for a parity check logic circuit in a dynamic random access memory
TW425565B (en) Semiconductor memory device and method of burn-in testing
JP4724722B2 (ja) 集積回路半導体ランダムアクセス・メモリ装置
JP3384272B2 (ja) フェイルメモリ
JP3866818B2 (ja) 半導体記憶装置
JP3061009B2 (ja) ＲａｍｂｕｓＤＲＡＭ用バイアステスト回路
JP2007102940A (ja) 試験装置、及び試験方法
TW200910354A (en) Virtual ground array memory and programming method thereof
JPH0793212A (ja) データ記憶装置
JP2003066108A (ja) 半導体テスト回路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees