KR101094402B1 - 반도체 장치 및 반도체 장치를 포함하는 반도체 시스템 - Google Patents
반도체 장치 및 반도체 장치를 포함하는 반도체 시스템 Download PDFInfo
- Publication number
- KR101094402B1 KR101094402B1 KR1020090133039A KR20090133039A KR101094402B1 KR 101094402 B1 KR101094402 B1 KR 101094402B1 KR 1020090133039 A KR1020090133039 A KR 1020090133039A KR 20090133039 A KR20090133039 A KR 20090133039A KR 101094402 B1 KR101094402 B1 KR 101094402B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- recovery information
- input
- information signal
- semiconductor device
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Databases & Information Systems (AREA)
- Dram (AREA)
- Information Transfer Systems (AREA)
- Memory System (AREA)
Abstract
반도체 장치로 인가되는 라이트 클록과 라이트 데이터를 보정하는 회로 및 방법에 관한 것으로서, 데이터 입/출력 커맨드에 응답하여 노말 데이터 - 소스 클록의 센터에 동기됨 - 를 입/출력하기 위한 노말 데이터 입/출력부; 및 예정된 커맨드에 응답하여 데이터 복구정보신호 - 상기 소스 클록의 에지에 동기됨 - 를 입력받고, 예정된 시간 후에 출력하기 위한 데이터 복구정보신호 입/출력부를 구비하는 반도체 장치를 제공한다.
데이터 복구정보신호, 데이터 입력 커맨드, 데이터 출력 커맨드, 예정된 커맨드, WCDR, WCDRL, WL
Description
본 발명은 반도체 설계 기술에 관한 것으로서, 특히, 반도체 장치로 인가되는 라이트 클록과 라이트 데이터를 보정하는 회로 및 방법에 관한 것이다.
복수의 반도체 소자들로 구성된 시스템에서 반도체 장치는 데이터를 저장하기 위한 것이다. 데이터 처리 장치, 예를 들면 메모리 컨트롤러(Memory Controll Unit : MCU)등에서 데이터를 요구하게 되면, 반도체 장치는 데이터를 요구하는 장치로부터 입력된 어드레스에 대응하는 데이터를 출력하거나, 그 어드레스에 대응하는 위치에 데이터 요구 장치로부터 제공되는 데이터를 저장한다.
한편, 데이터 처리 장치와 반도체 장치 사이에서 데이터가 입/출력되는 과정에서 반도체 시스템의 동작 온도(operation temperature)가 변동하거나 동작 파워(operation power)가 변동하게 되면, 데이터 처리 장치와 반도체 장치 사이에서 입/출력되는 데이터의 위상이 변동할 수 있는 문제가 있다.
좀 더 구체적으로 설명하면, 데이터 처리 장치와 반도체 장치 사이에서 입/출력되는 데이터는 데이터를 전송하기 위한 클록에 동기되어서 입/출력되는 것이 일반적인데, 데이터 처리 장치와 반도체 장치 사이에서 데이터가 입/출력되는 과정에서 반도체 시스템의 동작 온도가 변동하거나 동작 파워가 변동하게 되면, 데이터 처리 장치와 반도체 장치 사이에서 입/출력되는 데이터와 데이터를 전송하기 위한 클록사이에 위상이 틀어져서 전송을 시작하는 시점에서와 다른 위상을 갖는 데이터가 입/출력될 수 있으며, 이로 인해, 데이터 처리 장치와 반도체 장치 사이에서 입/출력되는 데이터가 의도했던 상태보다 한 칸 밀리거나 앞당겨진 상태로 인식되는 문제가 발생할 수 있다. 즉, 정상적인 데이터 전송이 불가능해지는 문제가 발생할 수 있다.
예컨대, 데이터 처리 장치에서 반도체 장치로 데이터가 전송되는 과정을 살펴보면, 데이터 처리 장치에서 데이터를 전송하기 위한 클록의 센터에 데이터를 동기시켜 반도체 장치로 전송을 시작하게 되지만, 도중에 반도체 시스템의 동작 온도가 변동하거나 동작 파워가 변동하게 되면, 데이터를 전송되는 과정에서 데이터의 위상이 데이터를 전송하기 위한 클록의 위상과 다르게 변동할 수 있기 때문에 반도체 장치에서 전송받은 데이터는 데이터를 전송하기 위한 클록의 센터에 동기되지 않고 좌우로 약간씩 흔들린 상태가 될 수 있으며, 데이터 처리 장치와 반도체 장치 사이에서 입/출력되는 데이터가 의도했던 상태보다 한 칸 밀리거나 앞당겨진 상태로 인식되는 문제가 발생할 수 있다.
이와 같은 문제점은, 데이터 처리 장치와 반도체 장치간에 입/출력되는 데이 터의 전송주파수가 높으면 높을수록 더 심각한 문제로 다가올 수 있는데, 그 이유는, 데이터 처리 장치와 반도체 장치간에 입/출력되는 데이터의 전송주파수가 높으면 높을수록 전송되는 데이터의 데이터 윈도우 길이가 매우 짧은 상태가 되기 때문에 반도체 시스템의 동작 온도가 변동하거나 동작 파워가 변동하는 등의 현상이 발생하는 경우 데이터 처리 장치와 반도체 장치 사이에서 입/출력되는 데이터가 의도했던 상태보다 더 쉽게 한 칸 밀리거나 앞당겨진 상태로 인식될 수 있어서 이다.
본 발명은 전술한 종래기술에 문제점을 해결하기 위해 제안된 것으로서, 반도체 장치 컨트롤러와 반도체 장치 사이에서 데이터가 입/출력될 때, 반도체 시스템의 동작 온도나 동작 파워가 변동하는 등의 현상이 발생하여 데이터의 위상이 변동하는 것과 상관없이 반도체 장치 컨트롤러와 반도체 장치 사이에서 항상 안정적으로 데이터가 입/출력될 수 있도록 하는 회로 및 동작방법을 제공하는데 그 목적이 있다.
상기의 해결하고자 하는 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 데이터 입/출력 커맨드에 응답하여 노말 데이터 - 소스 클록의 센터에 동기됨 - 를 입/출력하기 위한 노말 데이터 입/출력부; 및 예정된 커맨드에 응답하여 데이터 복구정보신호 - 상기 소스 클록의 에지에 동기됨 - 를 입력받고, 예정된 시간 후에 출력하기 위한 데이터 복구정보신호 입/출력부를 구비하는 반도체 장치를 제공한다.
상기의 해결하고자 하는 과제를 달성하기 위한 본 발명의 다른 측면에 따르면, 서로 간에 노말 데이터가 입/출력되는 반도체 장치와 반도체 장치 컨트롤러를 구비하는 반도체 시스템에 있어서, 데이터 복구정보신호와 피드백 데이터 복구정보신호를 비교하고, 그 결과에 대응하여 상기 반도체 장치로 전송하는 상기 노말 데 이터의 위상을 조절하는 상기 반도체 장치 컨트롤러; 상기 반도체 장치 컨트롤러로부터 상기 데이터 복구정보신호를 입력받아, 예정된 시간 후에 상기 피드백 데이터 복구정보신호로서 상기 반도체 장치 컨트롤러에 전송하는 상기 반도체 장치를 구비하는 반도체 시스템를 제공한다.
상기의 해결하고자 하는 과제를 달성하기 위한 본 발명의 또 다른 측면에 따르면, 서로 간에 노말 데이터가 입/출력되는 반도체 장치와 반도체 장치 컨트롤러를 구비하는 반도체 시스템에 있어서, 내부에서 생성되는 예정된 커맨드에 대응하여 데이터 복구정보신호를 상기 반도체 장치로 전송하고, 예정된 시간 후에 상기 반도체 장치에서 인가되는 피드백 데이터 복구정보신호에 응답하여 상기 반도체 장치로 전송하는 상기 노말 데이터의 위상을 조절하는 상기 반도체 장치 컨트롤러; 및 상기 예정된 커맨드에 응답하여 상기 데이터 복구정보신호를 입력받고, 상기 예정된 시간 후에 상기 피드백 데이터 복구정보신호로서 상기 반도체 장치 컨트롤러에 전송하는 상기 반도체 장치를 구비하는 반도체 시스템을 제공한다.
상기의 해결하고자 하는 과제를 달성하기 위한 본 발명의 또 다른 측면에 따르면, 데이터 입력 커맨드에 응답하여 노말 데이터 - 소스 클록의 센터에 동기됨 - 를 입력받는 단계; 및 상기 노말 데이터를 입력받는 단계에서 상기 노말 데이터가 입력되는 시점과 동일한 시점에서 예정된 커맨드에 응답하여 데이터 복구정보신호 - 상기 소스 클록의 에지에 동기됨 - 를 입력받고, 예정된 시간 후에 출력하는 단계를 포함하는 반도체 장치의 동작방법을 제공한다.
상기의 해결하고자 하는 과제를 달성하기 위한 본 발명의 또 다른 측면에 따 르면, 반도체 장치와 반도체 장치 컨트롤러를 구비하는 반도체 시스템의 동작방법에 있어서, 상기 반도체 장치 컨트롤러에서 상기 반도체 장치로 데이터 입력 커맨드가 전달되고, 예정된 제1시간 후에 노말 데이터 - 소스 클록의 센터에 동기되며, 피드백 데이터 복구정보신호에 대응하여 그 위상이 변화됨 - 를 전달하는 단계; 상기 반도체 장치 컨트롤러에서 상기 반도체 장치로 예정된 커맨드가 전달되고, 상기 제1시간 후에 데이터 복구정보신호 - 상기 소스 클록의 에지에 동기됨 - 를 전달하여 상기 반도체 장치에 저장하는 단계; 및 상기 데이터 복구정보신호가 상기 반도체 장치에 저장된 뒤, 예정된 제2시간 후에 저장된 상기 데이터 복구정보신호를 상기 피드백 데이터 복구정보신호로서 상기 반도체 장치에서 상기 반도체 장치 컨트롤러로 전달하는 단계를 포함하는 반도체 시스템의 동작방법을 제공한다.
전술한 본 발명은 반도체 장치 컨트롤러와 반도체 장치 사이에서 데이터가 입/출력될 때, 반도체 시스템의 동작 온도나 동작 파워가 변동하는 등의 현상이 발생하여 데이터의 위상이 변동하는 경우, 데이터와 동일한 타이밍에 반도체 장치 컨트롤러와 반도체 장치 사이에서 입/출력되는 패턴신호를 이용하여 이를 감지하고 보상함으로써 반도체 장치 컨트롤러와 반도체 장치 사이에서 항상 안정적으로 데이터가 입/출력될 수 있도록 하는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시예에 따른 반도체 장치를 상세히 도시한 블록 다이어그램이다.
도 1을 참조하면, 본 발명의 실시예에 따른 반도체 장치는, 예정된 커맨드(OTHER_CMD)에 응답하여 설정된 동작을 수행하기 위한 내부회로(10)와, 데이터 입/출력 커맨드(READ_CMD/WRITE_CMD)에 응답하여 노말 데이터(NORMAL_DATA) - 소스 클록(SOURCE_CLK)의 센터(center)에 동기됨 - 를 입/출력하기 위한 노말 데이터 입/출력부(11), 및 예정된 커맨드(OTHER_CMD) 에 응답하여 데이터 복구정보신호(DATA_RECOVERY_SIG) - 소스 클록(SOURCE_CLK)의 에지(edge)에 동기됨 - 를 입력받고, 예정된 시간(tWCDRL) 후에 출력하기 위한 데이터 복구정보신호 입/출력부(100)를 구비한다.
참고로, 데이터 복구정보신호 입/출력부(100)는 반도체 장치가 데이터 복구동작 모드에 진입하는 경우에 데이터 복구정보신호(DATA_RECOVERY_SIG)를 입력받아 출력하는 동작을 수행한다. 이때, 데이터 복구동작 모드에 진입한다는 것은 데이터 복구동작 인에이블 신호(WCDR_ENABLE)가 활성화되는 상태를 가리키며, 도면에 직접 적으로 도시되어 있지 않지만 이후의 설명에서는 데이터 복구동작 모드의 경우 'WCDR_MODE'라 명명하고, 데이터 복구동작 모드진입의 경우 'WCDR_MODE_ENTRY'라 명명하도록 하겠다. 또한, 데이터 복구동작 인에이블 신호(WCDR_ENABLE)의 활성화시점과 비활성화시점 및 활성화구간의 길이는 메모리 레지스터 셋(Memory Register Setting : MRS)에 미리 설정된다.
그리고, 데이터 입/출력 커맨드(READ_CMD/WRITE_CMD)는 예정된 커맨드(OTHER_CMD)에 포함되며, 예정된 커맨드(OTHER_CMD)에는 데이터 입/출력 커맨드(READ_CMD/WRITE_CMD)뿐만 아니라 반도체 장치의 여러 동작 모드 커맨드가 다 포함될 수 있다. 특히 예정된 커맨드(OTHER_CMD)에는 반도체 장치에서 가장 파워를 많이 사용하는 동작모드 중 하나인 오토 리프레쉬(auto-refresh) 동작모드 진입 커맨드가 포함될 수 있고, 반대로, 반도체 장치에서 가장 파워를 적게 사용하는 동작모드 중 하나인 스텐바이(stand-by) 동작모드 진입 커맨드가 포함될 수 있다.
그리고, 본 발명의 실시예에 따른 반도체 장치의 구성요소 중 데이터 복구정보신호 입/출력부(100)의 구성을 좀 더 상세히 살펴보면, 데이터 복구동작 인에이블 신호(WCDR_ENABLE)의 활성화구간에서 예정된 커맨드(OTHER_CMD) 및 소스 클록(SOURCE_CLK)에 응답하여 데이터 복구정보신호(DATA_RECOVERY_SIG)의 내부입력시점에 대응하는 내부입력 스트로브 신호(WCDR_STROBE) 및 내부출력시점에 대응하는 내부출력 스트로브 신호(DATAOUT_STROBE)를 생성하기 위한 복구정보 입/출력제어부(120)와, 예정된 패드(13 or 146)를 통해 데이터 복구정보신호(DATA_RECOVERY_SIG)를 입/출력하기 위한 데이터 복구정보 입/출력부(140), 및 내부입력 스트로브 신호(WCDR_STROBE) 및 내부출력 스트로브 신호(DATAOUT_STROBE)에 응답하여 예정된 시간(tWCDRL)동안 데이터 복구정보신호(DATA_RECOVERY_SIG)를 저장하기 위한 데이터 복구정보 저장부(160)를 구비한다.
참고로, 예정된 패드(13 or 146)가 도면부호 '13'의 'DATA 입/출력 패드'와 도면부호 '146'의 'WCDR 입/출력 패드'가 모두 될 수 있는 이유는, 반도체 장치의 설계방식에 따라 노말 데이터(NORMAL_DATA)가 입/출력되는 패드와 데이터 복구정보신호(DATA_RECOVERY_SIG)가 입/출력되는 패드가 공유될 수도 있기 때문이다.
먼저, 일반적인 반도체 장치에서는 패드의 구분이 데이터 입/출력 커맨드(READ_CMD, WRITE_CMD) 및 예정된 커맨드(OTHER_CMD)를 입력받기 위한 커맨드 입력패드(12)와, 노말 데이터(NORMAL_DATA)를 입/출력하기 위한 데이터 입/출력 패드(13), 및 데이터 복구정보신호(DATA_RECOVERY_SIG)를 입/출력하기 위한 데이터 복구정보신호 입/출력 패드(146)가 구비되도록 한 뒤, 데이터 입/출력 패드(13)를 통해서는 노말 데이터(NORMAL_DATA)만 입/출력 될 수 있도록 하고, 데이터 복구정보신호 입/출력 패드(146)를 통해서는 데이터 복구정보신호(DATA_RECOVERY_SIG)만 입/출력 될 수 있도록 하게 된다.
그리고, 전체적인 패드의 개수가 부족하여 데이터 복구정보신호(DATA_RECOVERY_SIG)의 입/출력을 위한 전용패드를 구비하기 곤란한 반도체 장치에서는 패드의 구분을 데이터 입/출력 커맨드(READ_CMD, WRITE_CMD) 및 예정된 커맨드(OTHER_CMD)를 입력받기 위한 커맨드 입력패드(12), 및 노말 데이터(NORMAL_DATA)와 데이터 복구정보신호(DATA_RECOVERY_SIG)를 입/출력하기 위한 데이터 입/출력 패드(13)가 구비되도록 한 뒤, 데이터 입/출력 동작모드(READ/WRITE_MODE)에서는 데이터 입/출력 패드(13)를 통해 노말 데이터(NORMAL_DATA)가 입/출력될 수 있도록 하고, 노말 데이터(NORMAL_DATA)가 직접적으로 입/출력되지 않는 데이터 복구동작모드(WCDR_MODE)에서는 데이터 입/출력 패드(13)를 통해 데이터 복구정보신호(DATA_RECOVERY_SIG)가 입/출력될 수 있도록 하게 된다.
그리고, 본 발명의 실시예에 따른 데이터 복구정보신호 입/출력부(100)의 구성요소 중 복구정보 입/출력제어부(120)는, 데이터 복구동작 인에이블 신호(WCDR_ENABLE)의 활성화구간에서 예정된 커맨드(OTHER_CMD) 에 응답하여 소스 클록(SOURCE_CLK)의 토글링 횟수를 카운팅하여 내부입력 스트로브 신호(WCDR_STROBE)를 토글링시키기 위한 복구정보 입력제어부(122), 및 데이터 복구동작 인에이블 신호(WCDR_ENABLE)의 활성화구간에서 내부입력 스트로브 신호(WCDR_STROBE)가 토글링하는 것에 응답하여 소스 클록(SOURCE_CLK)의 토글링 횟수를 카운팅하여 내부출력 스트로브 신호(DATAOUT_STROBE)를 토글링시키기 위한 복구정보 출력제어부(124)를 구비한다.
여기서, 복구정보 입력제어부(122)는, 데이터 복구동작 인에이블 신호(WCDR_ENABLE)의 활성화구간에서 예정된 커맨드(OTHER_CMD) 에 응답하여 데이터 복구동작 커맨드(WCDR_CMD)를 생성하기 위한 커맨드 디코더(1222), 및 데이터 복구동작 인에이블 신호(WCDR_ENABLE)의 활성화구간에서 데이터 복구동작 커맨드(WCDR_CMD)에 응답하여 라이트 레이턴시신호(Write Latency : WL)에 대응하는 만 큼 소스 클록(SOURCE_CLK)을 카운팅하여 데이터 복구정보신호(DATA_RECOVERY_SIG)의 내부입력시점에 대응하는 내부입력 스트로브 신호(WCDR_STROBE)의 토글링 시점을 결정하기 위한 복구정보 입력카운터(1224)를 구비한다.
또한, 복구정보 출력제어부(124)는, 데이터 복구동작 인에이블 신호(WCDR_ENABLE)의 활성화구간에서 내부입력 스트로브 신호(WCDR_STROBE)의 토글링에 응답하여 데이터 복구정보 레이턴시신호(WCDR Latency : WCDRL)에 대응하는 만큼 소스 클록(SOURCE_CLK)을 카운팅하여 데이터 복구정보신호(DATA_RECOVERY_SIG)의 내부출력시점에 대응하는 내부출력 스트로브 신호(DATAOUT_STROBE)의 토글링 시점을 결정하는 동작을 수행한다.
이때, 복구정보 입력제어부(122)의 구성요소 중 복구정보 입력카운터(1224)에 의해 결정되는 내부입력 스트로브 신호(WCDR_STROBE)의 토글링 시점은 데이터 복구정보신호(DATA_RECOVERY_SIG)가 반도체 장치로 입력이 시작되는 시점이 아닌 데이터 복구정보신호(DATA_RECOVERY_SIG)가 반도체 장치로 모두 입력되어 입력이 완료된 시점 에 대응하도록 제어된다.
즉, 데이터 복구정보신호(DATA_RECOVERY_SIG)의 내부입력시점은 데이터 복구정보신호(DATA_RECOVERY_SIG)가 반도체 장치로 입력이 시작되는 시점이 아닌 데이터 복구정보신호(DATA_RECOVERY_SIG)가 반도체 장치로 모두 입력되어 입력이 완료된 시점을 의미한다.
이는, 데이터 복구정보신호(DATA_RECOVERY_SIG)가 여러 비트로 이루어진 신호일 경우 모든 비트가 입력된 후에 데이터 복구정보 저장부(160)에 저장되어야 하 기 때문이다.
예컨대, 데이터 복구정보신호(DATA_RECOVERY_SIG)가 상대적으로 많은 비트로 이루어진 신호라면 데이터 복구정보신호(DATA_RECOVERY_SIG)의 첫 비트가 입력되는 시점과 데이터 복구정보신호(DATA_RECOVERY_SIG)의 마지막 비트가 입력되는 내부입력시점의 시간차이가 상대적으로 큰 편이 될 것이고, 데이터 복구정보신호(DATA_RECOVERY_SIG)가 상대적으로 작은 비트로 이루어진 신호라면 데이터 복구정보신호(DATA_RECOVERY_SIG)의 첫 비트가 입력되는 시점과 데이터 복구정보신호(DATA_RECOVERY_SIG)의 마지막 비트가 입력되는 내부입력시점의 시간차이가 상대적으로 작은 편이 될 것이다.
참고로, 데이터 신호의 버스트 랭스(burst length : BL) 길이라 하면 연속으로 입력되는 데이터 신호의 비트 수를 의미하기 때문에 전술한 데이터 복구정보신호(DATA_RECOVERY_SIG)의 입력이 시작되는 시점과 내부입력시점의 시간차이는 데이터 복구정보신호(DATA_RECOVERY_SIG)의 버스트 랭스(burst length : BL) 길이에 따라 달라진다고 볼 수 있다.
또한, 본 발명의 실시예에서는 데이터 복구정보신호(DATA_RECOVERY_SIG)의 버스트 랭스(BL) 길이와 노말 데이터(NORMAL_DATA)의 버스트 랭스(BL) 길이가 동일하도록 설정되는데, 노말 데이터(NORMAL_DATA)의 버스트 랭스(BL) 길이는 소스 클록(SOURCE_CLK)의 주기(tck)에 동기되므로 데이터 복구정보신호(DATA_RECOVERY_SIG)의 버스트 랭스(BL) 길이도 소스 클록(SOURCE_CLK)의 주기(tck)에 동기된 상태가 된다.
그리고, 본 발명의 실시예에서 노말 데이터(NORMAL_DATA)와 데이터 복구정보신호(DATA_RECOVERY_SIG)는 동일한 시점에서 인가되도록 설정되어 있다. 즉, 데이터 입력 커맨드(WRITE_CMD)가 입력되는 시점으로부터 노말 데이터(NORMAL_DATA)가 입력되는 시점까지의 시간과 예정된 커맨드(OTHER_CMD)가 입력되는 시점으로부터 데이터 복구정보신호(DATA_RECOVERY_SIG)가 입력되는 시점까지의 시간은 동일하도록 설정되어 있다.
이때, 예정된 커맨드(OTHER_CMD)에는 데이터 입력 커맨드(WRITE_CMD)가 포함되어 있으므로, 데이터 출력 커맨드(READ_CMD)와 오토 리프레쉬 동작모드 진입 커맨드 및 스텐바이 동작모드 진입 커맨드처럼 노말 데이터(NORMAL_DATA)가 직접적으로 인가되지 않는 경우에도 항상 동일한 시점에서 데이터 복구정보신호(DATA_RECOVERY_SIG)가 입력된다.
따라서, 데이터 입력 커맨드(WRITE_CMD)가 입력되는 시점으로부터 데이터 복구정보신호(DATA_RECOVERY_SIG)가 입력되는 시점까지의 시간과 예정된 커맨드(OTHER_CMD) 중 데이터 입력 커맨드(WRITE_CMD)를 제외한 나머지 커맨드가 입력되는 시점으로부터 데이터 복구정보신호(DATA_RECOVERY_SIG)가 입력되는 시점까지의 시간은 서로 동일하도록 설정되어 있다.
참고로, 라이트 레이턴시신호(WL)의 값은 반도체 장치의 메모리 레지스터 셋(Memory Register Setting : MRS, 15)에 설정되는데, 라이트 레이턴시신호(WL)의 값이 의미하는 바는 데이터 입력 커맨드(WRITE_CMD)와 노말 데이터(NORMAL_DATA)가 얼마만큼의 시간간격을 두고 입력될지를 설정된 것으로서 일반적인 반도체 장치에 필수적으로 포함되는 스펙(SPEC.)이다.
따라서, 본 발명의 실시예에서 데이터 복구정보신호(DATA_RECOVERY_SIG)가 반도체 장치로 인가되는 시점은 메모리 레지스터 셋(MRS, 15)에 설정된 라이트 레이턴시신호(WL)의 값에 대응하여 결정된다는 것을 알 수 있다.
때문에, 데이터 복구정보신호(DATA_RECOVERY_SIG)가 실제로 저장되는 시점을 정의하기 위한 내부입력 스트로브 신호(WCDR_STROBE)를 생성하는 복구정보 입력카운터(1224)에도 라이트 레이턴시신호(WL)가 인가되어서 어느 시점에서 데이터 복구정보신호(DATA_RECOVERY_SIG)가 반도체 장치로 입력되는지를 알려주어야 데이터 복구정보신호(DATA_RECOVERY_SIG)의 모드 비트가 다 입력되는 시점에서 내부입력 스트로브 신호(WCDR_STROBE)를 토글링시키는 것이 가능하다.
그리고, 복구정보 입력카운터(1224)에서는 소스 클록(SOURCE_CLK)의 주기(tck)를 기준으로 라이트 레이턴시신호(WL)에 대응하는 카운팅 동작을 수행하고, 추가되는 시간인 데이터 복구정보신호(DATA_RECOVERY_SIG)의 버스트 랭스(BL) 길이 또한 소스 클록의 주기(tck)에 대응하여 결정되므로 복구정보 입력카운터(1224)에서 출력되는 내부입력 스트로브 신호(WCDR_STROBE)의 토글링 시점은 소스 클록(SOURCE_CLK)에 동기화된 상태가 된다.
또한, 복구정보 출력제어부(124)에서도 내부입력 스트로브 신호(WCDR_STROBE)가 토글링한 이후에 소스 클록(SOURCE_CLK)의 주기(tck)를 기준으로 데이터 복구정보 레이턴시신호(WCDRL)에 대응하는 만큼 카운팅 동작을 수행함으로써 내부출력 스트로브 신호(DATAOUT_STROBE)의 토글링 시점을 결정하므로 복구정 보 출력제어부(124)에서 출력되는 내부출력 스트로브 신호(DATAOUT_STROBE)의 토글링 시점 또한 소스 클록(SOURCE_CLK)에 동기화된 상태가 된다.
그리고, 데이터 복구정보 레이턴시신호(WCDRL)의 값도 라이트 레이턴시신호(WL)의 값과 마찬가지로 메모리 레지스터 셋(MRS)에 미리 설정되는데, 라이트 레이턴시신호(WL)와는 달리 데이터 복구정보 레이턴시신호(WCDRL)의 경우 본 발명의 실시예를 위해 새롭게 정의된 신호이다.
따라서, 데이터 복구정보 레이턴시신호(WCDRL)의 값은 설계자에 의해 변화될 수 있는 값이며, 데이터 복구정보신호(DATA_RECOVERY_SIG)가 입력되어 저장된 후 다시 출력되기까지 걸리는 시간(tWCDR)은 전적으로 설계자의 의도에 따라 결정되는 사항이라는 것을 알 수 있다.
그리고, 본 발명의 실시예에 따른 데이터 복구정보신호 입/출력부(100)의 구성요소 중 데이터 복구정보 입/출력부(140)는, 데이터 복구동작 인에이블 신호(WCDR_ENABLE)의 활성화구간에서 예정된 패드(13 or 146)를 통해 직렬로 인가되는 데이터 복구정보신호(DATA_RECOVERY_SIG)를 버퍼링(BUF_DATA_RECOVERY_SIG)한 뒤, 소스 클록(SOURCE_CLK)에 동기시켜 병렬화(PARALLEL_DATA_RECOVERY_SIG)하는 데이터 복구정보 입력부(142), 및 데이터 복구정보 저장부(160)로부터 제공되는 데이터 복구정보신호(OUTPUT_PARALLEL_DATA_RECOVERY_SIG)를 소스 클록(SOURCE_CLK)에 동기시켜 직렬화하여 예정된 패드(13 or 146)를 통해 출력하는 데이터 복구정보 출력부(144)를 구비한다.
여기서, 데이터 복구정보 입력부(142)는, 데이터 복구동작 인에이블 신 호(WCDR_ENABLE)의 활성화구간에서 예정된 패드(13 or 146)를 통해 직렬로 인가되는 데이터 복구정보신호(DATA_RECOVERY_SIG)를 버퍼링(BUF_DATA_RECOVERY_SIG)하기 위한 데이터 복구정보 입력버퍼(1422), 및 데이터 복구정보 입력버퍼(1422)의 출력신호(BUF_DATA_RECOVERY_SIG)를 소스 클록(SOURCE_CLK)에 동기시켜 병렬화(PARALLEL_DATA_RECOVERY_SIG)하기 위한 데이터 복구정보 병렬화부(1424)를 구비한다.
여기서, 데이터 복구정보신호(DATA_RECOVERY_SIG)는 데이터 복구정보 입력버퍼(1422)에 직렬로 인가되는 것으로 표현되어 있는데, 이는, 데이터 복구정보신호(DATA_RECOVERY_SIG)의 비트 수가 노말 데이터(NORMAL_DATA)의 버스트 랭스(burst length)의 길이에 대응하여 결정되기 때문이다. 즉, 일반적인 반도체 장치에서 노말 데이터(NORMAL_DATA)를 입력받을 때 특정 버스트 길이를 정해놓고 그에 대응하는 만큼의 노말 데이터(NORMAL_DATA) 비트 수를 시리얼하게 입력받는 방식이 주로 사용되기 때문에 노말 데이터(NORMAL_DATA)와 동일한 비트 수를 유지해야하는 데이터 복구정보신호(DATA_RECOVERY_SIG)도 노말 데이터(NORMAL_DATA)의 버스트 길이에 대응하는 만큼의 비트 수로 시리얼하게 입력되어야 한다.
또한, 데이터 복구정보신호(DATA_RECOVERY_SIG)가 노말 데이터(NORMAL_DATA)의 버스트 길이에 대응하는 만큼의 비트 수로 시리얼하게 입력되기 때문에 이를 데이터 복구정보 저장부(160)에서 쉽게 저장할 수 있도록 버퍼링된 데이터 복구정보신호(BUF_DATA_RECOVERY_SIG)를 데이터 복구정보 병렬화부(1424)에서 소스 클록(SOURCE_CLK)에 대응하여 병렬화(PARALLEL_DATA_RECOVERY_SIG)시키는 동작이 필 요하게 된다.
그리고, 데이터 복구정보 출력부(144)는, 데이터 복구정보 저장부(160)에 데이터 복구정보신호(SAV_PARALLEL_DATA_RECOVERY_SIG)가 병렬화되어 저장되어 있으므로, 데이터 복구정보 저장부(160)로부터 제공되는 데이터 복구정보신호(OUTPUT_PARALLEL_DATA_RECOVERY_SIG)를 소스 클록(SOURCE_CLK)에 동기화시켜 직렬화(OUTPUT_SERIAL_DATA_RECOVERY_SIG)하여 예정된 패드(13 or 146)를 통해 출력해주게 된다.
그리고, 본 발명의 실시예에 따른 데이터 복구정보신호 입/출력부(100)의 구성요소 중 데이터 복구정보 저장부(160)는, 다음과 같이 두 가지 형태로 나뉘어질 수 있다.
먼저, 첫 번째 형태는, 데이터 복구정보신호(DATA_RECOVERY_SIG)의 내부입력시점 - 내부입력 스트로브 신호(WCDR_STROBE)가 토글링하는 시점임 - 에서 데이터 복구정보 입력부(142)를 통해 병렬로 입력되는 데이터 복구정보신호(PARALLEL_DATA_RECOVERY_SIG)를 동시에 입력받아 저장하기 위한 입력부(162), 및 데이터 복구정보신호(DATA_RECOVERY_SIG)의 내부출력시점 - 내부출력 스트로브 신호(DATAOUT_STROBE)가 토글링하는 시점임 - 에서 입력부(162)를 통해 저장된 데이터 복구정보신호(SAV_PARALLEL_DATA_RECOVERY_SIG)를 데이터 복구정보 출력부(144)에 제공(OUTPUT_PARALLEL_DATA_RECOVERY_SIG)하기 위한 출력부(164)를 구비한다.
그리고, 두 번째 형태는, 데이터 복구정보신호(DATA_RECOVERY_SIG)의 내부입 력시점 - 내부입력 스트로브 신호(WCDR_STROBE)가 토글링하는 시점임 - 에서 데이터 복구정보 입력부(142)를 통해 병렬로 입력되는 데이터 복구정보신호(PARALLEL_DATA_RECOVERY_SIG)를 동시에 입력받아 저장하기 위한 입력부(162), 및 데이터 복구정보신호(DATA_RECOVERY_SIG)의 내부출력시점 - 내부출력 스트로브 신호(DATAOUT_STROBE)가 토글링하는 시점임 - 에서 그 값이 미리 설정된 프리앰블 데이터(PREAMBLE DATA) 와 함께 입력부(162)를 통해 저장된 데이터 복구정보신호(SAV_PARALLEL_DATA_RECOVERY_SIG)를 데이터 복구정보 출력부(144)에 제공(OUTPUT_PARALLEL_DATA_RECOVERY_SIG)하기 위한 출력부(164)를 구비한다.
이와 같이, 본 발명의 실시예에 따른 데이터 복구정보 저장부(160)는 두 가지 형태로 나눠질 수 있으며, 첫 번째 형태에서는 데이터 복구정보 입력부(142)를 통해 인가되는 데이터 복구정보신호(DATA_RECOVERY_SIG)를 저장했다가 예정된 시간(tWCDRL) 뒤에 그대로 출력해주게 되지만, 두 번째 형태에서는 데이터 복구정보 입력부(142)를 통해 인가되는 데이터 복구정보신호(DATA_RECOVERY_SIG)를 저장했다가 예정된 시간(tWCDRL) 뒤에 프리앰블 데이터(PREAMBLE DATA)와 함께 출력해주게 된다.
즉, 본 발명의 실시예에 따른 데이터 복구정보 저장부(160)는 필요에 따라 저장되었던 데이터 복구정보신호(OUTPUT_PARALLEL_DATA_RECOVERY_SIG)와 프리앰블 데이터(PREAMBLE DATA)를 함께 출력할 수도 있고, 저장되었던 데이터 복구정보신호(OUTPUT_PARALLEL_DATA_RECOVERY_SIG)만 단독으로 출력할 수도 있다는 것을 알 수 있다.
그리고,예정된 패드(13 or 146)를 통해 인가되는 데이터 복구정보신호(DATA_RECOVERY_SIG)는 예정된 패턴(patten)을 갖는 신호이다.
예컨대, 데이터 복구정보신호(DATA_RECOVERY_SIG)가 8비트로 이루어진 신호라고 가정하면, 예정된 패드(13 or 146)를 통해 인가되는 데이터 복구정보신호(DATA_RECOVERY_SIG)의 형태는 '01010101', '00110011', '00001111', '10101010', '11001100', '11110000', '10011001', '01100110'등이 될 수 있다.
그리고, 전술한 설명에서 예정된 패드(13 or 146)를 통해 인가되는 데이터 복구정보신호(DATA_RECOVERY_SIG)는 소스 클록(SOURCE_CLK)의 에지(edge)에 동기되는 신호라고 하였다.
따라서, 데이터 복구정보신호(DATA_RECOVERY_SIG)가 전송되는 과정에서 그 위상이 변화하게 될 경우 그 값이 쉽게 변화하게 되어 위상 변화여부를 파악하기가 쉬어진다.
예컨대, 데이터 복구정보신호(DATA_RECOVERY_SIG)의 각 비트가 정확히 소스 클록(SOURCE_CLK)의 에지(edge)에 동기되었을 때 그 패턴이 '10011001'이라고 가정하면, 데이터 복구정보신호(DATA_RECOVERY_SIG)가 예정된 패드(13 or 146)로 전송되는 과정에서 그 위상이 더 빨라지게 될 때, 예정된 패드(13 or 146)를 통해 저장되는 데이터 복구정보신호(DATA_RECOVERY_SIG)의 패턴은 '11001100'이 되어 위상이 더 빨라졌다는 것을 알 수 있다. 반대로, 데이터 복구정보신호(DATA_RECOVERY_SIG)가 예정된 패드(13 or 146)로 전송되는 과정에서 그 위상이 더 느려지게 되면, 예정된 패드(13 or 146)를 통해 저장되는 데이터 복구정보신호(DATA_RECOVERY_SIG)의 패턴은 '00110011'이 되어 위상이 더 느려졌다는 것을 알 수 있다.
상기에서 설명한 본 발명의 실시예에 따른 반도체 장치는 하나의 소스 클록(SOURCE_CLK)에 대응하여 데이터 입/출력 커맨드(READ_CMD, WRITE_CMD)와 예정된 커맨드(OTHER_CMD)를 입력받는 동작과 노말 데이터(NORMAL_DATA)와 데이터 복구정보신호(DATA_RECOVERY_SIG)를 입/출력하는 동작을 수행하는 것을 알 수 있다.
그런데, 이와 같이 하나의 소스 클록(SOURCE_CLK)만을 사용하는 방식은 그 동작속도가 느린 편에 속하는 반도체 장치에 주로 사용되는 방식이며, 최근에 개발되는 동작속도가 빠른 반도체 장치에서는 예정된 커맨드(OTHER_CMD) 를 동기화시키기 위한 시스템 클록(iHCK)과 노말 데이터(NORMAL_DATA) 를 동기화시키기 위한 데이터 클록(iWCK) - 시스템 클록(iHCK)보다 2배 이상 높은 주파수를 가짐 - 를 동시에 사용하는 방식이 주로 사용된다. 따라서, 고속으로 동작하는 반도체 장치에 본 발명의 실시예를 적용하여 구성해 보면 다음과 같이 구성될 수 있다.
다시 도 1을 참조하면, 본 발명의 실시예에 따른 고속에서 동작하는 반도체 장치는, 예정된 커맨드(OTHER_CMD)에 응답하여 설정된 동작을 수행하기 위한 내부회로(10)와, 데이터 입/출력 커맨드(READ_CMD, WRITE_CMD)의 입력시점으로부터 시스템 클록(iHCK)에 동기되어 각각 설정되는 데이터 입/출력시점에서 노말 데이터(NORMAL_DATA) - 데이터 클록(iWCK)의 센터(center)에 동기됨 - 를 입력받거나 출력하기 위한 노말 데이터 입/출력부(11)와, 예정된 커맨드(OTHER_CMD) 에 응답하여 데이터 입력시점과 동일한 시점인 복구정보 입력시점에서 데이터 복구정보신 호(DATA_RECOVERY_SIG) - 데이터 클록(iWCK)의 에지에 동기됨 - 를 입력받고, 예정된 시간(tWCDRL) - 데이터 클록(iWCK)에 응답하여 결정됨 - 후인 복구정보 출력시점에서 저장된 데이터 복구정보신호(OUTPUT_PARALLEL_DATA_RECOVERY_SIG)를 출력하기 위한 데이터 복구정보신호 입/출력부(100)를 구비한다.
여기서, 노말 데이터(NORMAL_DATA)가 입력되는 시점인 데이터 입력시점은 데이터 입력커맨드(WRITE_CMD)가 입력되는 시점으로부터 시스템 클록(iHCK)이 예정된 제1 횟수 토글링한 시점이고, 노말 데이터(NORMAL_DATA)가 출력되는 시점인 데이터 출력시점은 데이터 출력 커맨드(READ_CMD)가 입력되는 시점으로부터 시스템 클록(iHCK)이 예정된 제2 횟수 토글링한 시점이다.
이때, 제1 횟수는 라이트 레이턴시신호(WL)의 값으로서 메모리 레지스터 셋(MRS, 15)에 미리 설정되어 있는 값이고, 마찬가지로, 제2 횟수도 컬럼 레이턴시신호(CL)의 값으로서 메모리 레지스터 셋(MRS, 15)에 미리 설정되어 있는 값이다.
즉, 노말 데이터(NORMAL_DATA)가 입력되는 시점인 데이터 입력시점은 데이터 입력 커맨드(WRITE_CMD)가 입력되는 시점으로부터 "라이트 레이턴시신호(WL)의 값 * 시스템 클록(iHCK)의 주기(tck)시간"만큼이 흐른 시점이고, 노말 데이터(NORMAL_DATA)가 출력되는 시점인 데이터 출력시점은 데이터 출력 커맨드(READ_CMD)가 입력되는 시점으로부터 "컬럼 레이턴시신호(CL)의 값 * 시스템 클록(iHCK)의 주기(tck)시간"만큼이 흐른 시점이다.
또한, 노말 데이터(NORMAL_DATA)가 입력되는 시점과 데이터 복구정보신호(DATA_RECOVERY_SIG)가 입력되는 시점은 서로 동일하게 설정되므로, 데이터 복구 정보신호(DATA_RECOVERY_SIG)가 입력되는 시점은 예정된 커맨드(OTHER_CMD) 가 입력되는 시점으로부터 "라이트 레이턴시신호(WL)의 값 * 시스템 클록(iHCK)의 주기(tck)시간"만큼이 흐른 시점이 된다.
참고로, 데이터 복구정보신호 입/출력부(100)는 반도체 장치가 데이터 복구동작 모드에 진입하는 경우에 데이터 복구정보신호(DATA_RECOVERY_SIG)를 입력받아 출력하는 동작을 수행한다. 이때, 데이터 복구동작 모드에 진입한다는 것은 데이터 복구동작 인에이블 신호(WCDR_ENABLE)가 활성화되는 상태를 가리키며, 도면에 직접적으로 도시되어 있지 않지만 이후의 설명에서는 데이터 복구동작 모드의 경우 'WCDR_MODE'라 명명하고, 데이터 복구동작 모드진입의 경우 'WCDR_MODE_ENTRY'라 명명하도록 하겠다. 또한, 데이터 복구동작 인에이블 신호(WCDR_ENABLE)의 활성화시점과 비활성화시점 및 활성화구간의 길이는 메모리 레지스터 셋(Memory Register Setting : MRS)에 미리 설정된다.
그리고, 데이터 입/출력 커맨드(READ_CMD/WRITE_CMD)는 예정된 커맨드(OTHER_CMD)에 포함되며, 예정된 커맨드(OTHER_CMD)에는 데이터 입/출력 커맨드(READ_CMD/WRITE_CMD)뿐만 아니라 반도체 장치의 여러 동작 모드 커맨드가 다 포함될 수 있다. 특히 예정된 커맨드(OTHER_CMD)에는반도체 장치에서 가장 파워를 많이 사용하는 동작모드 중 하나인 오토 리프레쉬(auto-refresh) 동작모드 진입 커맨드가 포함될 수 있고, 반대로, 반도체 장치에서 가장 파워를 적게 사용하는 동작모드 중 하나인 스텐바이(stand-by) 동작모드 진입 커맨드가 포함될 수 있다.
그리고, 본 발명의 실시예에 따른 반도체 장치의 구성요소 중 데이터 복구정 보신호 입/출력부(100)의 구성을 좀 더 상세히 살펴보면, 데이터 복구동작 인에이블 신호(WCDR_ENABLE)의 활성화구간에서 예정된 커맨드(OTHER_CMD) 및 시스템 클록(iHCK)에 응답하여 내부입력 스트로브 신호(WCDR_STROBE)를 생성하고, 데이터 클록(iWCK) 및 내부입력 스트로브 신호(WCDR_STROBE)에 응답하여 내부출력 스트로브 신호(DATAOUT_STROBE)를 생성하는 복구정보 입/출력제어부(120)와, 예정된 패드(13 or 146)를 통해 데이터 복구정보신호(DATA_RECOVERY_SIG)를 입/출력하기 위한 데이터 복구정보 입/출력부(140), 및 내부입력 스트로브 신호(WCDR_STROBE) 및 내부출력 스트로브 신호(DATAOUT_STROBE)에 응답하여 예정된 시간(tWCDRL)동안 데이터 복구정보신호(DATA_RECOVERY_SIG)를 저장하기 위한 데이터 복구정보 저장부(160)를 구비한다.
참고로, 예정된 패드(13 or 146)가 도면부호 '13'의 'DATA 입/출력 패드'와 도면부호 '146'의 'WCDR 입/출력 패드'가 모두 될 수 있는 이유는, 반도체 장치의 설계방식에 따라 노말 데이터(NORMAL_DATA)가 입/출력되는 패드와 데이터 복구정보신호(DATA_RECOVERY_SIG)가 입/출력되는 패드가 공유될 수도 있기 때문이다.
먼저, 일반적인 반도체 장치에서는 패드의 구분이 데이터 입/출력 커맨드(READ_CMD, WRITE_CMD) 및 예정된 커맨드(OTHER_CMD)를 입력받기 위한 커맨드 입력패드(12)와, 노말 데이터(NORMAL_DATA)를 입/출력하기 위한 데이터 입/출력 패드(13), 및 데이터 복구정보신호(DATA_RECOVERY_SIG)를 입/출력하기 위한 데이터 복구정보신호 입/출력 패드(146)가 구비되도록 한 뒤, 데이터 입/출력 패드(13)를 통해서는 노말 데이터(NORMAL_DATA)만 입/출력 될 수 있도록 하고, 데이터 복구정 보신호 입/출력 패드(146)를 통해서는 데이터 복구정보신호(DATA_RECOVERY_SIG)만 입/출력 될 수 있도록 하게 된다.
그리고, 전체적인 패드의 개수가 부족하여 데이터 복구정보신호(DATA_RECOVERY_SIG)의 입/출력을 위한 전용패드를 구비하기 곤란한 반도체 장치에서는 패드의 구분을 데이터 입/출력 커맨드(READ_CMD, WRITE_CMD) 및 예정된 커맨드(OTHER_CMD)를 입력받기 위한 커맨드 입력패드(12), 및 노말 데이터(NORMAL_DATA)와 데이터 복구정보신호(DATA_RECOVERY_SIG)를 입/출력하기 위한 데이터 입/출력 패드(13)가 구비되도록 한 뒤, 데이터 입/출력 동작모드(READ/WRITE_MODE)에서는 데이터 입/출력 패드(13)를 통해 노말 데이터(NORMAL_DATA)가 입/출력될 수 있도록 하고, 노말 데이터(NORMAL_DATA)가 직접적으로 입/출력되지 않는 데이터 복구동작모드(WCDR_MODE)에서는 데이터 입/출력 패드(13)를 통해 데이터 복구정보신호(DATA_RECOVERY_SIG)가 입/출력될 수 있도록 하게 된다.
그리고, 본 발명의 실시예에 따른 데이터 복구정보신호 입/출력부(100)의 구성요소 중 복구정보 입/출력제어부(120)는, 데이터 복구동작 인에이블 신호(WCDR_ENABLE)의 활성화구간에서 예정된 커맨드(OTHER_CMD)가 입력되는 시점으로부터 시스템 클록(iHCK)이 제3 횟수 토글링하는 것에 응답하여 내부입력 스트로브 신호(WCDR_STROBE)를 생성하는 복구정보 입력제어부(122), 및 데이터 복구동작 인에이블 신호(WCDR_ENABLE)의 활성화구간에서 내부입력 스트로브 신호(WCDR_STROBE)가 토글링하는 시점으로부터 데이터 클록(iWCK)이 예정된 제4 횟수 토글링하는 것 에 응답하여 내부출력 스트로브 신호(DATAOUT_STROBE)를 생성하는 복구정보 출력제어부(124)를 구비한다.
이때, 제3 횟수는 라이트 레이턴시신호(WL)의 값에 대응하는 제1 횟수보다 버스트 랭스(BL) 길이만큼 더 큰 값으로서, 복구정보 입력제어부(122)에 구비된 복구정보 입력카운터(1224)에 라이트 레이턴시신호(WL)가 인가됨으로써 설정될 수 있다. 그리고, 제4 횟수는 데이터 복구정보 레이턴시신호(WCDRL)의 값으로써 본 발명의 실시예에 따라 메모리 레지스터 셋(MRS, 15)에 새롭게 설정되는 값이다.
즉, 복구정보 입력제어부(122)에서 내부입력 스트로브 신호(WCDR_STROBE)가 토글링되는 시점은 데이터 입/출력 커맨드(READ_CMD, WRITE_CMD)와 예정된 커맨드(OTHER_CMD) 중 어느 하나의 커맨드가 입력되는 시점으로부터 "{라이트 레이턴시신호(WL)의 값 + 버스트 랭스(BL)의 길이} * 시스템 클록(iHCK)의 주기(tck)시간"만큼이 흐른 시점이고, 복구정보 출력제어부(124)에서 내부출력 스트로브 신호(DATAOUT_STROBE)가 토글링되는 시점은 내부입력 스트로브 신호(WCDR_STROBE)가 토글링되는 시점으로부터 "데이터 복구정보 레이턴시신호(WCDRL)의 값 * 데이터 클록(iWCK)의 주기(tck)시간" 만큼이 흐른 시점이 된다.
따라서, 복구정보 입력제어부(122)에서 내부입력 스트로브 신호(WCDR_STROBE)가 토글링되는 시점은 노말 데이터(NORMAL_DATA) 및 데이터 복구정보신호(DATA_RECOVERY_SIG)가 입력되는 시점보다 "버스트 랭스(BL)의 길이 * 시스템 클록(iHCK)의 주기(tck)시간"만큼 더 긴 시점이 된다.
이렇게, 노말 데이터(NORMAL_DATA) 및 데이터 복구정보신 호(DATA_RECOVERY_SIG)가 입력되는 시점보다 복구정보 입력제어부(122)에서 내부입력 스트로브 신호(WCDR_STROBE)가 토글링되는 시점이 더 느린 이유는 데이터 복구정보신호(DATA_RECOVERY_SIG)가 여러 비트로 이루어진 신호일 경우 모든 비트가 입력되기를 기다렸다가 데이터 복구정보 저장부(160)에 저장해야 하기 때문이다.
그리고, 데이터 복구정보신호 입/출력부(100)의 구성요소 중 데이터 복구정보 입/출력부(140)는, 데이터 복구동작 인에이블 신호(WCDR_ENABLE)의 활성화구간에서 복구정보 입력시점부터 예정된 패드(13 or 146)를 통해 직렬로 인가되는 데이터 복구정보신호(DATA_RECOVERY_SIG)를 순차적으로 버퍼링한 뒤, 데이터 클록(iWCK)에 동기시켜 병렬화하는 데이터 복구정보 입력부(142), 및 데이터 복구정보 저장부(160)에 저장된 데이터 복구정보신호(OUTPUT_PARALLEL_DATA_RECOVERY_SIG)를 데이터 클록(iWCK)에 동기시켜 직렬화하여 예정된 패드(13 or 146)를 통해 출력하는 데이터 복구정보 출력부(144)를 구비한다.
그리고, 본 발명의 실시예에 따른 고속으로 동작하는 반도체 장치에서 데이터 복구정보신호 입/출력부(100)의 구성요소 중 데이터 복구정보 저장부(160)의 구성은 전술한 본 발명의 실시예에 따른 저속으로 동작하는 반도체 장치에서의 구성과 완전히 동일한 구성을 가지며 이미 설명되었으므로 여기에서는 더 이상 설명하지 않도록 하겠다.
도 2는 도 1에 도시된 본 발명의 실시예에 따른 반도체 장치를 포함하는 반 도체 시스템을 도시한 블록 다이어그램이다.
도 2를 참조하면, 본 발명의 실시예에 따른 반도체 장치를 포함하는 반도체 시스템은, 서로 간에 노말 데이터(NORMAL_DATA)가 입/출력되는 반도체 장치(1)와 반도체 장치 컨트롤러(2)를 구비하는 반도체 시스템에 있어서, 데이터 복구정보신호(DATA_RECORVERY_SIG)와 피드백 데이터 복구정보신호(FB_DATA_RECORVERY_SIG)를 비교하고, 그 결과에 대응하여 반도체 장치(1)로 전송하는 노말 데이터(NORMAL_DATA)의 위상을 조절하는 반도체 장치 컨트롤러(2), 및 반도체 장치 컨트롤러(2)로부터 데이터 복구정보신호(DATA_RECORVERY_SIG)를 입력받아, 예정된 시간(tWCDR) 후에 피드백 데이터 복구정보신호(FB_DATA_RECORVERY_SIG)로서 반도체 장치 컨트롤러(2)에 전송하는 반도체 장치(1)를 구비한다.
이때, 반도체 장치 컨트롤러(2)에서 반도체 장치(1)로 전송되는 노말 데이터(NORMAL_DATA)는 소스 클록(SOURCE_CLK)의 센터에 동기화되어 전송되고, 반도체 장치 컨트롤러(2)에서 반도체 장치(1)로 전송되는 데이터 복구정보신호(DATA_RECORVERY_SIG)는 소스 클록(SOURCE_CLK)의 에지에 동기화되어 전송된다.
또한, 반도체 장치 컨트롤러(2)에서 반도체 장치(1)로 노말 데이터(NORMAL_DATA)가 전송되는 시점과 동일한 시점에서 반도체 장치 컨트롤러(2)에서 반도체 장치(1)로 데이터 복구정보신호(DATA_RECORVERY_SIG)가 전송된다.
그리고, 본 발명의 실시예에 따른 반도체 장치를 포함하는 반도체 시스템에는 반도체 장치(1)와 반도체 장치 컨트롤러(2) 사이에 위치하여 소스 클록(SOURCE_CLK)을 전송하기 위한 클록 전송패스와, 반도체 장치(1)와 반도체 장치 컨트롤러(2) 사이에 위치하여 노말 데이터(NORMAL_DATA)를 전송하기 위한 노말 데이터 전송패스를 더 구비한다.
그리고, 데이터 복구정보 신호(DATA_RECORVERY_SIG) 및 피드백 데이터 복구정보신호(FB_DATA_RECORVERY_SIG)는 도면에 도시된 것과 같이 반도체 장치(1)와 반도체 장치 컨트롤러(2) 사이에 별도로 위치한 복구정보신호 전송패스를 통해 전송될 수도 있지만, 노말 데이터 전송패스에 노말 데이터(NORMAL_DATA)가 전송되지 않는 동작모드에서 노말 데이터 전송패스를 통해 전송될 수도 있다.
따라서, 데이터 복구정보 신호(DATA_RECORVERY_SIG) 및 피드백 데이터 복구정보신호(FB_DATA_RECORVERY_SIG)가 도면에 도시된 것과 같이 반도체 장치(1)와 반도체 장치 컨트롤러(2) 사이에 별도로 위치한 복구정보신호 전송패스를 통해 전송되는 경우에, 반도체 장치 컨트롤러(2)는, 데이터 복구정보신호(DATA_RECORVERY_SIG)와 피드백 데이터 복구정보신호(FB_DATA_RECORVERY_SIG)의 데이터 값을 비교하고, 비교결과에 대응하여 복구정보 비교신호(COMP_DATA_RECORVERY)를 생성하기 위한 데이터 복구정보 비교부(28)와, 노말 데이터(NORMAL_DATA)를 생성하되, 복구정보 비교신호(COMP_DATA_RECORVERY)에 따라 그 위상을 변동하여 생성하는 노말 데이터 생성부(21)와, 노말 데이터(NORMAL_DATA)를 입/출력하기 위한 노말 데이터 입/출력 패드(23)와, 피드백 데이터 복구정보신호(FB_DATA_RECORVERY_SIG) 및 데이터 복구정보신호(DATA_RECORVERY_SIG)를 입/출력하기 위한 복구정보신호 입/출력 패드(246), 및 소스 클록(SOURCE_CLK)을 출력하기 위한 클록 출력 패드(26)를 구비하게 된다.
마찬가지로, 반도체 장치(1)는, 노말 데이터(NORMAL_DATA)를 입/출력하기 위한 노말 데이터 입/출력부(11)와, 데이터 복구정보신호(DATA_RECORVERY_SIG)를 입력받아 저장하고, 예정된 시간(tWCDR) 후에 피드백 데이터 복구정보신호(FB_DATA_RECORVERY_SIG)로서 출력하기 위한 복구정보신호 입/출력부(100)와, 노말 데이터(NORMAL_DATA)를 입/출력하기 위한 노말 데이터 입/출력 패드(13)와, 데이터 복구정보신호(DATA_RECORVERY_SIG) 및 피드백 데이터 복구정보신호(FB_DATA_RECORVERY_SIG)를 입/출력하기 위한 복구정보신호 입/출력 패드(146), 및 소스 클록(SOURCE_CLK)을 입력받기 위한 클록 입력 패드(16)를 구비하게 된다.
반면, 데이터 복구정보 신호(DATA_RECORVERY_SIG) 및 피드백 데이터 복구정보신호(FB_DATA_RECORVERY_SIG)가 도면에 도시된 것과 달리 노말 데이터 전송패스에 노말 데이터(NORMAL_DATA)가 전송되지 않는 동작모드에서 노말 데이터 전송패스를 통해 전송되는 경우에, 반도체 장치 컨트롤러(2)는, 데이터 복구정보신호(DATA_RECORVERY_SIG)와 피드백 데이터 복구정보신호(FB_DATA_RECORVERY_SIG)의 데이터 값을 비교하고, 비교결과에 대응하여 복구정보 비교신호(COMP_DATA_RECORVERY)를 생성하기 위한 데이터 복구정보 비교부(28)와, 노말 데이터(NORMAL_DATA)를 생성하되, 복구정보 비교신호(COMP_DATA_RECORVERY)에 따라 그 위상을 변동하여 생성하는 노말 데이터 생성부(21)와, 노말 데이터(NORMAL_DATA)와 피드백 데이터 복구정보신호(FB_DATA_RECORVERY_SIG) 및 데이터 복구정보신호(DATA_RECORVERY_SIG)를 입/출력하기 위한 노말 데이터 입/출력 패드(23), 및 소스 클록(SOURCE_CLK)을 출력하기 위한 클록 출력 패드(26)를 구비하 게 된다.
마찬가지로, 반도체 장치(1)는, 노말 데이터(NORMAL_DATA)를 입/출력하기 위한 노말 데이터 입/출력부(11)와, 데이터 복구정보신호(DATA_RECORVERY_SIG)를 입력받아 저장하고, 예정된 시간(tWCDR) 후에 피드백 데이터 복구정보신호(FB_DATA_RECORVERY_SIG)로서 출력하기 위한 복구정보신호 입/출력부(100)와, 노말 데이터(NORMAL_DATA)와 데이터 복구정보신호(DATA_RECORVERY_SIG) 및 피드백 데이터 복구정보신호(FB_DATA_RECORVERY_SIG)를 입/출력하기 위한 노말 데이터 입/출력 패드(13), 및 소스 클록(SOURCE_CLK)을 입력받기 위한 클록 입력 패드(16)를 구비하게 된다.
전술한 본 발명의 실시예에 따른 반도체 장치를 포함하는 반도체 시스템의 구성은, 반도체 장치 컨트롤러(2)와 반도체 장치(1) 사이에서 노말 데이터(NORMAL_DATA)와 데이터 복구정보신호(DATA_RECORVERY_SIG)를 입/출력되는 것을 가능하게 하기 위한 최소한의 구성요소만을 중심으로 개시한 구성이다. 하지만, 실제로 본 발명의 실시예에 따른 반도체 장치를 포함하는 반도체 시스템의 구성에는 다음과 같이 전술한 구성 이외에 더 추가되는 구성이 존재한다.
다시 도 2를 참조하면, 본 발명의 실시예에 따른 반도체 장치를 포함하는 반도체 시스템은, 서로 간에 노말 데이터(NORMAL_DATA)가 입/출력되는 반도체 장치(1)와 반도체 장치 컨트롤러(2)를 구비하는 반도체 시스템에 있어서, 내부에서 생성되는 예정된 커맨드(OTHER_CMD)에 대응하여 데이터 복구정보신호(DATA_RECORVERY_SIG)를 반도체 장치(1)로 전송하고, 예정된 시간(tWCDR) 후에 반도체 장치(1)에서 인가되는 피드백 데이터 복구정보신호(FB_DATA_RECORVERY_SIG)에 응답하여 반도체 장치(1)로 전송하는 노말 데이터(NORMAL_DATA)의 위상을 조절하는 반도체 장치 컨트롤러(2), 및 예정된 커맨드(OTHER_CMD)에 응답하여 데이터 복구정보신호(DATA_RECORVERY_SIG)를 입력받고, 예정된 시간(tWCDR) 후에 피드백 데이터 복구정보신호(FB_DATA_RECORVERY_SIG)로서 반도체 장치 컨트롤러(2)에 전송하는 반도체 장치(1)를 구비한다.
이때, 반도체 장치 컨트롤러(2)에서 반도체 장치(1)로 전송되는 예정된 커맨드(OTHER_CMD)는 소스 클록(SOURCE_CLK)의 센터에 동기화되어 전송되고, 반도체 장치 컨트롤러(2)에서 반도체 장치(1)로 전송되는 노말 데이터(NORMAL_DATA)는 소스 클록(SOURCE_CLK)의 센터에 동기화되어 전송되며, 반도체 장치 컨트롤러(2)에서 반도체 장치(1)로 전송되는 데이터 복구정보신호(DATA_RECORVERY_SIG)는 소스 클록(SOURCE_CLK)의 에지에 동기화되어 전송된다.
또한, 예정된 커맨드(OTHER_CMD)에는 데이터 입/출력 커맨드(READ_CMD/WRITE_CMD)가 포함될 뿐만 아니라 반도체 장치의 여러 동작 모드 커맨드가 다 포함될 수 있다. 특히 예정된 커맨드(OTHER_CMD)에는 반도체 장치에서 가장 파워를 많이 사용하는 동작모드 중 하나인 오토 리프레쉬(auto-refresh) 동작모드 진입 커맨드가 포함될 수 있고, 반대로, 반도체 장치에서 가장 파워를 적게 사용하는 동작모드 중 하나인 스텐바이(stand-by) 동작모드 진입 커맨드가 포함될 수 있다.
또한, 데이터 입력 커맨드(WRITE_CMD)에 대응하여 반도체 장치 컨트롤러(2)에서 반도체 장치(1)로 노말 데이터(NORMAL_DATA)가 전송되는 시점과 예정된 커맨드(OTHER_CMD)에 대응하여 반도체 장치 컨트롤러(2)에서 반도체 장치(1)로 데이터 복구정보신호(DATA_RECORVERY_SIG)가 전송되는 시점은 서로 동일하다.
그리고, 본 발명의 실시예에 따른 반도체 장치를 포함하는 반도체 시스템에는 반도체 장치(1)와 반도체 장치 컨트롤러(2) 사이에 위치하여 소스 클록(SOURCE_CLK)을 전송하기 위한 클록 전송패스와, 반도체 장치(1)와 반도체 장치 컨트롤러(2) 사이에 위치하여 예정된 커맨드(OTHER_CMD)를 전송하기 위한 커맨드 전송패스와, 반도체 장치(1)와 반도체 장치 컨트롤러(2) 사이에 위치하여 데이터 입/출력 커맨드(WRITE_CMD, READ_CMD)에 대응하여 노말 데이터(NORMAL_DATA)를 전송하기 위한 노말 데이터 전송패스를 더 구비한다.
그리고, 데이터 복구정보 신호(DATA_RECORVERY_SIG) 및 피드백 데이터 복구정보신호(FB_DATA_RECORVERY_SIG)는 예정된 커맨드(OTHER_CMD)에 대응하여 반도체 장치(1)와 반도체 장치 컨트롤러(2) 사이에서 전송된다. 이때, 도면에 도시된 것과 같이 반도체 장치(1)와 반도체 장치 컨트롤러(2) 사이에 별도로 위치하는 복구정보신호 전송패스를 통해 데이터 복구정보 신호(DATA_RECORVERY_SIG) 및 피드백 데이터 복구정보신호(FB_DATA_RECORVERY_SIG)가 전송될 수도 있지만, 노말 데이터 전송패스에 노말 데이터(NORMAL_DATA)가 전송되지 않는 동작모드에서 노말 데이터 전송패스를 통해 데이터 복구정보 신호(DATA_RECORVERY_SIG) 및 피드백 데이터 복구정 보신호(FB_DATA_RECORVERY_SIG)가 전송될 수도 있다.
따라서, 데이터 복구정보 신호(DATA_RECORVERY_SIG) 및 피드백 데이터 복구정보신호(FB_DATA_RECORVERY_SIG)가 도면에 도시된 것과 같이 반도체 장치(1)와 반도체 장치 컨트롤러(2) 사이에 별도로 위치한 복구정보신호 전송패스를 통해 전송되는 경우에, 반도체 장치 컨트롤러(2)는, 데이터 복구정보신호(DATA_RECORVERY_SIG)와 피드백 데이터 복구정보신호(FB_DATA_RECORVERY_SIG)의 데이터 값을 비교하고, 비교결과에 대응하여 복구정보 비교신호(COMP_DATA_RECORVERY)를 생성하기 위한 데이터 복구정보 비교부(28)와, 데이터 입력 커맨드(WRITE_CMD)에 대응하여 노말 데이터(NORMAL_DATA)를 생성하되, 복구정보 비교신호(COMP_DATA_RECORVERY)에 따라 그 위상을 변동하여 생성하는 노말 데이터 생성부(21)와, 노말 데이터(NORMAL_DATA)를 입/출력하기 위한 노말 데이터 입/출력 패드(23)와, 예정된 커맨드(OTHER_CMD)를 출력하기 위한 커맨드 출력패드(22)와, 피드백 데이터 복구정보신호(FB_DATA_RECORVERY_SIG) 및 데이터 복구정보신호(DATA_RECORVERY_SIG)를 입/출력하기 위한 복구정보신호 입/출력 패드(246), 및 소스 클록(SOURCE_CLK)을 출력하기 위한 클록 출력 패드(26)를 구비하게 된다.
마찬가지로, 반도체 장치(1)는, 데이터 입/출력 커맨드(WRITE_CMD, READ_CMD)에 대응하여 노말 데이터(NORMAL_DATA)를 입/출력하기 위한 노말 데이터 입/출력부(11)와, 예정된 커맨드(OTHER_CMD)에 대응하여 데이터 복구정보신호(DATA_RECORVERY_SIG)를 입력받아 저장하고, 예정된 시간(tWCDR) 후에 피드백 데이터 복구정보신호(FB_DATA_RECORVERY_SIG)로서 출력하기 위한 복구정보신호 입/출 력부(100)와, 노말 데이터(NORMAL_DATA)를 입/출력하기 위한 노말 데이터 입/출력 패드(13)와, 예정된 커맨드(OTHER_CMD)를 입력받기 위한 커맨드 입력패드(12)와, 데이터 복구정보신호(DATA_RECORVERY_SIG) 및 피드백 데이터 복구정보신호(FB_DATA_RECORVERY_SIG)를 입/출력하기 위한 복구정보신호 입/출력 패드(146), 및 소스 클록(SOURCE_CLK)을 입력받기 위한 클록 입력 패드(16)를 구비하게 된다.
반면, 데이터 복구정보 신호(DATA_RECORVERY_SIG) 및 피드백 데이터 복구정보신호(FB_DATA_RECORVERY_SIG)가 도면에 도시된 것과 달리 노말 데이터 전송패스에 노말 데이터(NORMAL_DATA)가 전송되지 않는 동작모드에서 노말 데이터 전송패스를 통해 전송되는 경우에, 반도체 장치 컨트롤러(2)는, 데이터 복구정보신호(DATA_RECORVERY_SIG)와 피드백 데이터 복구정보신호(FB_DATA_RECORVERY_SIG)의 데이터 값을 비교하고, 비교결과에 대응하여 복구정보 비교신호(COMP_DATA_RECORVERY)를 생성하기 위한 데이터 복구정보 비교부(28)와, 데이터 입력 커맨드(WRITE_CMD)에 대응하여 노말 데이터(NORMAL_DATA)를 생성하되, 복구정보 비교신호(COMP_DATA_RECORVERY)에 따라 그 위상을 변동하여 생성하는 노말 데이터 생성부(21)와, 노말 데이터(NORMAL_DATA)와 피드백 데이터 복구정보신호(FB_DATA_RECORVERY_SIG) 및 데이터 복구정보신호(DATA_RECORVERY_SIG)를 입/출력하기 위한 노말 데이터 입/출력 패드(23), 및 소스 클록(SOURCE_CLK)을 출력하기 위한 클록 출력 패드(26)를 구비하게 된다.
마찬가지로, 반도체 장치(1)는, 데이터 입/출력 커맨드(WRITE_CMD, READ_CMD)에 대응하여 노말 데이터(NORMAL_DATA)를 입/출력하기 위한 노말 데이터 입/출력부(11)와, 예정된 커맨드(OTHER_CMD)에 대응하여 데이터 복구정보신호(DATA_RECORVERY_SIG)를 입력받아 저장하고, 예정된 시간(tWCDR) 후에 피드백 데이터 복구정보신호(FB_DATA_RECORVERY_SIG)로서 출력하기 위한 복구정보신호 입/출력부(100)와, 노말 데이터(NORMAL_DATA)와 데이터 복구정보신호(DATA_RECORVERY_SIG) 및 피드백 데이터 복구정보신호(FB_DATA_RECORVERY_SIG)를 입/출력하기 위한 노말 데이터 입/출력 패드(13), 및 소스 클록(SOURCE_CLK)을 입력받기 위한 클록 입력 패드(16)를 구비하게 된다.
그리고, 도 1에 대응하는 반도체 장치에서도 설명하였듯이 전술한 본 발명의 실시예에 따른 반도체 장치를 포함하는 반도체 시스템의 구성에서 하나의 소스 클록(SOURCE_CLK)만을 사용하는 방식은 그 동작속도가 느린 편에 속하는 반도체 시스템에 주로 사용되는 방식이며, 최근에 개발되는 동작속도가 빠른 반도체 시스템에서는 예정된 커맨드(OTHER_CMD) 를 동기화시키기 위한 시스템 클록(iHCK)과 노말 데이터(NORMAL_DATA) 를 동기화시키기 위한 데이터 클록(iWCK) - 시스템 클록(iHCK)보다 2배 이상 높은 주파수를 가짐 - 를 동시에 사용하는 방식이 주로 사용될 수도 있다. 이와 같이 고속으로 동작하는 반도체 시스템에 본 발명의 실시예를 적용하여 구성한 사항은 전술한 설명에서 충분히 설명되었으므로 여기에서는 더 이상 설명하지 않도록 하겠다.
전술한 본 발명의 실시예에 따른 반도체 장치를 포함하는 반도체 시스템의 동작방법을 순서대로 정리하여 보면 다음과 같다.
본 발명의 실시예에 따른 반도체 장치(1)와 반도체 장치 컨트롤러(2)를 구비하는 반도체 시스템은, 반도체 장치 컨트롤러(2)에서 반도체 장치(1)로 데이터 입력 커맨드(WRITE_CMD)가 전달되고, 예정된 제1시간 후에 노말 데이터(NORMAL_DATA) - 소스 클록(SOURCE_CLK)의 센터(center)에 동기되며, 피드백 데이터 복구정보신호(FB_DATA_RECOVERY_SIG)에 대응하여 그 위상이 변화됨 - 를 전달하는 단계와, 반도체 장치 컨트롤러(2)에서 반도체 장치(1)로 예정된 커맨드(OTHER_CMD) 가 전달되고, 제1시간 후에 데이터 복구정보신호(DATA_RECOVERY_SIG) - 소스 클록(SOURCE_CLK)의 에지(edge)에 동기됨 - 를 전달하여 반도체 장치(1)에 저장하는 단계, 및 데이터 복구정보신호(DATA_RECOVERY_SIG)가 반도체 장치(1)에 저장된 뒤, 예정된 제2시간 후에 반도체 장치(1)에서 반도체 장치 컨트롤러(2)로 저장된 데이터 복구정보신호(OUTPUT_PARALLEL_DATA_RECOVERY_SIG)를 피드백 데이터 복구정보신호(FB_DATA_RECOVERY_SIG)로서 전달하는 단계를 포함하여 동작하게 된다.
이때, 데이터 입/출력 커맨드(READ_CMD, WRITE_CMD)가 전달되고 난 뒤 노말 데이터(NORMAL_DATA)가 전달되기까지 필요한 제1시간과 예정된 커맨드(OTHER_CMD)가 전달되고 난 뒤 데이터 복구정보신호(DATA_RECOVERY_SIG)가 전달되기까지 필요한 제1시간은 소스 클록(SOURCE_CLK)에 동기되어 결정된다.
마찬가지로, 데이터 복구정보신호(DATA_RECOVERY_SIG)가 반도체 장치(1)에 전달되어 저장되고 난 뒤, 다시 반도체 장치 컨트롤러(2)로 전달되기까지 필요한 제2시간도 소스 클록(SOURCE_CLK)에 동기되어 결정된다.그리고, 예정된 커맨드(OTHER_CMD)에는 데이터 입/출력 커맨드(READ_CMD/WRITE_CMD)가 포함될 뿐만 아 니라 반도체 장치의 여러 동작 모드 커맨드가 다 포함될 수 있다. 특히 예정된 커맨드(OTHER_CMD)에는 반도체 장치에서 가장 파워를 많이 사용하는 동작모드 중 하나인 오토 리프레쉬(auto-refresh) 동작모드 진입 커맨드가 포함될 수 있고, 반대로, 반도체 장치에서 가장 파워를 적게 사용하는 동작모드 중 하나인 스텐바이(stand-by) 동작모드 진입 커맨드가 포함될 수 있다.그리고, 본 발명의 실시예에 따른 반도체 장치(1)와 반도체 장치 컨트롤러(2)를 구비하는 반도체 시스템에서 노말 데이터를 전달하는 단계는, 반도체 장치 컨트롤러(2)에서 반도체 장치(1)에 구비된 커맨드 입력패드(12)로 데이터 입력 커맨드(WRITE_CMD)를 전달하는 단계와, 반도체 장치 컨트롤러(2)에서 반도체 장치(1)에 구비된 노말 데이터 입/출력패드(13)로 노말 데이터(NORMAL_DATA)를 전달하는 단계로 구분할 수 있다.
이와 같이 노말 데이터(NORMAL_DATA)를 전달하기 위한 노말 데이터 입/출력패드(13)가 존재하는 상태에서, 본 발명의 실시예에 따른 반도체 장치(1)와 반도체 장치 컨트롤러(2)를 구비하는 반도체 시스템에서 데이터 복구정보신호를 전달하여 저장하는 단계는, 반도체 장치 컨트롤러(2)에서 반도체 장치(1)에 구비된 커맨드 입력패드(12)로 어떤 커맨드가 입력되는지 그리고 데이터 복구정보신호(DATA_RECOVERY_SIG)를 입/출력하기 위한 전용패드(16)가 존재하는지 여부에 따라 다음과 같이 나뉠 수 있다.
먼저, 도면에 도시된 것과 같이 데이터 복구정보신호(DATA_RECOVERY_SIG)를 입/출력하기 위한 전용패드(16)가 존재하는 상태에서 데이터 복구정보신호(DATA_RECOVERY_SIG)를 전달하여 저장하는 단계는, 반도체 장치 컨트롤러(2)에서 반도체 장치(1)에 구비된 커맨드 입력패드(12)로 예정된 커맨드(OTHER_CMD)를 전달하는 단계와, 반도체 장치 컨트롤러(2)에서 반도체 장치(1)에 구비된 데이터 복구정보신호 입/출력 패드(16)로 데이터 복구정보신호(DATA_RECOVERY_SIG)를 전달하는 단계, 및 데이터 복구정보신호 입/출력 패드(16)를 통해 인가되는 데이터 복구정보신호(DATA_RECOVERY_SIG)를 반도체 장치(1)에 구비된 레지스터 - 도면에 직접 도시되진 않았지만 복구정보신호 입/출력부 내부에 구비됨 - 에 저장하는 단계로 구분할 수 있다. 즉, 도면에 도시된 것과 같이 데이터 복구정보신호(DATA_RECOVERY_SIG)를 입/출력하기 위한 전용패드(16)가 존재하는 상태에서는 반도체 장치(1)에 구비된 커맨드 입력패드(12)로 어떤 커맨드가 입력되든 상관없이 노말 데이터(NORMAL_DATA)는 노말 데이터 입/출력패드(13)를 입/출력되고, 데이터 복구정보신호(DATA_RECOVERY_SIG)는 데이터 복구정보신호 입/출력 패드(16)를 통해 입/출력되게 할 수 있다.
그리고, 도면에 도시된 것과 달리 데이터 복구정보신호(DATA_RECOVERY_SIG)를 입/출력하기 위한 전용패드(16)가 존재하지 않는 상태에서 데이터 복구정보신호(DATA_RECOVERY_SIG)를 전달하여 저장하는 단계는, 반도체 장치 컨트롤러(2)에서 반도체 장치(1)에 구비된 커맨드 입력패드(12)로 예정된 커맨드(OTHER_CMD)를 전달하는 단계와, 반도체 장치 컨트롤러(2)에서 반도체 장치(1)에 구비된 커맨드 입력패드(13)로 데이터 입/출력 커맨드(READ_CMD, WRITE_CMD)를 전달하는 단계와, 반도체 장치(1)에 구비된 커맨드 입력패드(12)로 예정된 커맨드(OTHER_CMD) 중 데이터 입/출력 커맨드(READ_CMD, WRITE_CMD)를 제외한 나머지 커맨드가 전달되는 경우 반 도체 장치 컨트롤러(2)에서 반도체 장치(1)에 구비된 노말 데이터 입/출력 패드(13)로 데이터 복구정보신호(DATA_RECOVERY_SIG)를 전달하는 단계와, 반도체 장치(1)에 구비된 커맨드 입력패드(12)로 예정된 커맨드(OTHER_CMD) 중 데이터 입/출력 커맨드(READ_CMD, WRITE_CMD)를 제외한 나머지 커맨드가 전달되는 경우 노말 데이터 입/출력 패드(13)를 통해 인가되는 데이터 복구정보신호(DATA_RECOVERY_SIG)를 반도체 장치(1)에 구비된 레지스터에 저장하는 단계, 및 반도체 장치(1)에 구비된 커맨드 입력패드(13)로 데이터 입/출력 커맨드(READ_CMD, WRITE_CMD)가 전달되는 경우 반도체 장치 컨트롤러(2)와 반도체 장치(1) 사이에 데이터 복구정보신호(DATA_RECOVERY_SIG)가 전달되지 않는 단계로 구분할 수 있다. 즉, 도면에 도시된 것과 달리 데이터 복구정보신호(DATA_RECOVERY_SIG)를 입/출력하기 위한 전용패드(16)가 존재하지 않는 상태에서는 반도체 장치(1)에 구비된 커맨드 입력패드(12)로 인가되는 커맨드에 따라 데이터 복구정보신호(DATA_RECOVERY_SIG)를 전달될 수도 전달되지 않을 수도 있다.
그리고, 반도체 장치 컨트롤러(2)에서 반도체 장치(1)로 전송되는 데이터 복구정보신호(DATA_RECOVERY_SIG) 및 반도체 장치(1)에서 반도체 장치 컨트롤러(2)로 전송되는 피드백 데이터 복구정보신호(FB_DATA_RECOVERY_SIG)는 모두 예정된 패턴(patten)을 갖는 신호이다.
예컨대, 데이터 복구정보신호(DATA_RECOVERY_SIG) 및 피드백 데이터 복구정보신호(FB_DATA_RECOVERY_SIG)가 8비트로 이루어진 신호라고 가정하면, 그 형태는 '01010101', '00110011', '00001111', '10101010', '11001100', '11110000', '10011001', '01100110'등이 될 수 있다.
그리고, 반도체 장치 컨트롤러(2)에서 반도체 장치(1)로 전송되는 데이터 복구정보신호(DATA_RECOVERY_SIG) 및 반도체 장치(1)에서 반도체 장치 컨트롤러(2)로 전송되는 피드백 데이터 복구정보신호(FB_DATA_RECOVERY_SIG)는 모두 소스 클록(SOURCE_CLK)의 에지(edge)에 동기되는 신호이다.
따라서, 데이터 복구정보신호(DATA_RECOVERY_SIG)가 전송되는 과정에서 그 위상이 변화하게 될 경우 그 값이 쉽게 변화하게 되어 데이터 복구정보신호(DATA_RECOVERY_SIG)의 값과 피드백 데이터 복구정보신호(DATA_RECOVERY_SIG)의 값이 서로 달라지게 된다.
예컨대, 데이터 복구정보신호(DATA_RECOVERY_SIG)의 각 비트가 정확히 소스 클록(SOURCE_CLK)의 에지(edge)에 동기되었을 때 그 패턴이 '10011001'이라고 가정하면, 데이터 복구정보신호(DATA_RECOVERY_SIG)가 반도체 장치 컨트롤러(2)에서 반도체 장치(1)로 전송되는 과정에서 그 위상이 더 빨라지게 될 때, 반도체 장치(1)에서 반도체 장치 컨트롤러(2)로 전송되는 피드백 데이터 복구정보신호(FB_DATA_RECOVERY_SIG)의 패턴은 '11001100'이 되며, 반도체 장치 컨트롤러(2)에서는 데이터 복구정보신호(DATA_RECOVERY_SIG)와 피드백 데이터 복구정보신호(DATA_RECOVERY_SIG)의 값을 비교함으로써, 반도체 장치 컨트롤러(2)에서 반도체 장치(1)로 데이터가 전송될 때 위상이 더 빨라진다는 것을 알 수 있게 된다.
반대로, 데이터 복구정보신호(DATA_RECOVERY_SIG)가 반도체 장치 컨트롤러(2)에서 반도체 장치(1)로 전송되는 과정에서 그 위상이 더 느려지게 될 때, 반 도체 장치(1)에서 반도체 장치 컨트롤러(2)로 전송되는 피드백 데이터 복구정보신호(FB_DATA_RECOVERY_SIG)의 패턴은 '00110011'이 되며, 반도체 장치 컨트롤러(2)에서는 데이터 복구정보신호(DATA_RECOVERY_SIG)와 피드백 데이터 복구정보신호(DATA_RECOVERY_SIG)의 값을 비교함으로써, 반도체 장치 컨트롤러(2)에서 반도체 장치(1)로 데이터가 전송될 때 위상이 더 느려진다는 것을 알 수 있게 된다.
그리고, 본 발명의 실시예에 따른 반도체 장치 컨트롤러(2)에서는 반도체 장치(1)로부터 인가되는 피드백 데이터 복구정보신호(FB_DATA_RECOVERY_SIG)의 값과 데이터 복구정보신호(DATA_RECOVERY_SIG)의 값을 비교한 결과에 따라 노말 데이터(NORMAL_DATA)의 위상을 변화시키게 된다. 예컨대, 반도체 장치 컨트롤러(2)에서 반도체 장치(1)로 데이터가 전송될 때 위상이 더 빨라지는 현상이 발생하면 피드백 데이터 복구정보신호(FB_DATA_RECOVERY_SIG)의 값과 데이터 복구정보신호(DATA_RECOVERY_SIG)의 비교결과(COMP_DATA_RECOVERY)가 로직'하이'(High)가 되어 반도체 장치 컨트롤러(2)에서 반도체 장치(1)로 전달되는 노말 데이터(NORMAL_DATA)의 위상이 소스 클록(SOURCE_CLK)의 센터(center)에 비해 이전보다 더 늦어지도록 변화시킬 수 있다. 반대로, 반도체 장치 컨트롤러(2)에서 반도체 장치(1)로 데이터가 전송될 때 위상이 더 느려지는 현상이 발생하면 피드백 데이터 복구정보신호(FB_DATA_RECOVERY_SIG)의 값과 데이터 복구정보신호(DATA_RECOVERY_SIG)의 비교결과(COMP_DATA_RECOVERY)가 로직'로우'(Low)가 되어 반도체 장치 컨트롤러(2)에서 반도체 장치(1)로 전달되는 노말 데이터(NORMAL_DATA)의 위상이 소스 클록(SOURCE_CLK)의 센터(center)에 비해 이전보다 더 빨라지도록 변화시킬 수 있다.
도 3은 데이터 쓰기 동작모드에서 도 1에 도시된 본 발명의 실시예에 따른 데이터 복구정보신호를 입/출력하기 위한 반도체 장치의 동작 타이밍 다이어그램이다.
참고로, 도 3에 도시된 타이밍 다이어그램은 반도체 장치에서 시스템 클록(iHCK)과 데이터 클록(iWCK)이 동시에 사용되는 것을 가정한 도면이다. 즉, 고속으로 동작하는 반도체 장치에 본 발명의 실시예를 적용하였을 때 나타날 수 있는 타이밍 다이어그램이다.
도 3을 참조하면, 시스템 클록(iHCK)의 'T0'시점에서 데이터 입력 커맨드(WRITE_CMD)가 입력되며, 그에 응답하여 데이터 복구정보신호 입/출력부(100)의 구성요소 중 복구정보 입/출력제어부(120)에 구비된 복구정보 입력제어부(122)의 커맨드 디코더(1222)가 동작을 시작한다. 또한, 시스템 클록(iHCK)의 'T0'시점부터 라이트 레이턴시신호(WL)의 값에 대응하는 시스템 클록(iHCK)의 토글링 횟수를 카운팅하게 된다.
그 후, 시스템 클록(iHCK)의 'T1'시점에서 커맨드 디코더(1222)의 동작이 종료되어 데이터 복구동작 커맨드(WCDR_CMD)가 토글링을 시작하게 된다. 동시에 데이터 복구정보신호 입/출력부(100)의 구성요소 중 복구정보 입/출력제어부(120)에 구비된 복구정보 입력제어부(122)의 입력카운터(1224)가 시스템 클록(iHCK)의 토글링 횟수를 카운팅하기 시작한다.
그리고, 도면에서는 라이트 레이턴시신호(WL)의 값이 '3'이라고 가정한 상태이므로 시스템 클록(iHCK)의 'T3'시점에서 노말 데이터(NORMAL_DATA)와 데이터 복구정보신호(DATA_RECOVERY_SIG)가 동시에 입력된다. 하지만, 노말 데이터(NORMAL_DATA)와 데이터 복구정보신호(DATA_RECOVERY_SIG)는 각각 8비트로 이루어진 신호이기 때문에 시스템 클록(iHCK)의 'T3'시점에서 한 번에 입력되는 것이 아니라 시스템 클록(iHCK)의 'T3'시점부터 시스템 클록(iHCK)의'T5'시점까지 직렬로 입력되게 된다.
이렇게, 노말 데이터(NORMAL_DATA)와 데이터 복구정보신호(DATA_RECOVERY_SIG)가 각각 입력되는 도중인 시스템 클록(iHCK)의 'T4'시점에서 복구정보 입력카운터(1224)가 라이트 레이턴시신호(WL)의 값인 '3'에 대응하는 시스템 클록(iHCK)의 토글링 횟수를 모두 카운팅한다. 하지만, 복구정보 입력카운터에 미리 설정되어 있던 대로 노말 데이터(NORMAL_DATA) 및 데이터 복구정보신호(DATA_RECOVERY_SIG)의 버스트 랭스(BL) 길이에 대응하여 결정된 횟수만큼 더 카운팅한 후에 내부입력 스트로브 신호(WCDR_STROBE)를 토글링시키기 때문에 시스템 클록(iHCK)의 'T4'시점에서는 내부입력 스트로브 신호(WCDR_STROBE)가 토글링하지 않는다. 대신, 노말 데이터(NORMAL_DATA)와 데이터 복구정보신호(DATA_RECOVERY_SIG)의 모드 비트가 다 입력되는 시점인 시스템 클록(iHCK)의 'T5'시점에서 내부입력 스트로브 신호(WCDR_STROBE)를 토글링시키게 된다.
이와 같은 과정을 통해 시스템 클록(iHCK)의 'T5'시점이 되면, 순차적으로 입력되어 병렬화되어 있던 데이터 복구정보신호(DATA_RECOVERY_SIG)를 내부입력 스 트로브 신호(WCDR_STROBE)의 토글링에 응답하여 데이터 복구정보신호 입/출력부(100)의 구성요소 중 데이터 복구정보 저장부(160)에 구비된 입력부(162)에 병렬상태 그대로 저장시킨다. 또한, 내부입력 스트로브 신호(WCDR_STROBE)의 토글링에 응답하여 복구정보 출력제어부(124)에서 데이터 클록(iWCK)을 카운팅하는 동작이 시작된다.
참고로, 시스템 클록(iHCK)의 'T5'시점에서 입력이 완료된 노말 데이터(NORMAL_DATA)는 코어 영역(14)로 전달되어 미리 설정된 동작을 수행하게 될 것이다.
그리고, 도면에서는 복구정보 레이턴시신호(WCDRL)의 값이 '4'가 되므로 복구정보 출력제어부(124)는 내부입력 스트로브 신호(WCDR_STROBE)가 토글링하는 시점인 시스템 클록(iHCK)의 'T5'시점에서부터 데이터 클록(iWCK)이 4번 토글링하는 것을 카운팅한 뒤, 시스템 클록(iHCK)의 'T7'시점에서 내부출력 스트로브 신호(DATAOUT_STROBE)를 토글링시키게 된다.
이렇게, 시스템 클록(iHCK)의 'T7'시점에서 내부출력 스트로브 신호(DATAOUT_STROBE)가 토글링을 시작하긴 하지만, 데이터 복구정보신호 입/출력부(100)의 구성요소 중 데이터 복구정보 입/출력부(140)에 구비된 데이터 복구정보 출력부(144)가 동작하는데 필요한 시간이 있으므로 실제로 프리앰블 데이터(PREAMBLE DATA)가 출력되는 시점은 시스템 클록(iHCK)의 'T8'시점이 된다.
그리고, 프리앰블 데이터(PREAMBLE DATA)가 출력되기 시작하는 시점인 시스템 클록(iHCK)의 'T8'시점에 이어서 연속으로 시스템 클록(iHCK)의 'T9'시점부터 시스템 클록(iHCK)의'T11'시점까지는 데이터 복구정보신호(DATA_RECOVERY_SIG)가 출력되게 된다.
상기에서 전술한 바와 같이 본 발명의 실시예에 따른 반도체 장치는, 반도체 장치 컨트롤러로부터 데이터 복구정보신호(DATA_RECOVERY_SIG)를 노말 데이터(NORMAL_DATA)와 동일한 시점 - 시스템 클록(iHCK)의 'T3'시점임 - 에서 입력받고, 저장 - 시스템 클록(iHCK)의 'T5'시점임 - 한 뒤, 미리 약속된 시점 - 시스템 클록(iHCK)의 'T8'시점임 - 에서 반도체 장치 컨트롤러로 다시 전송하는 동작을 수행한다.
이러한 동작을 통해 반도체 장치 컨트롤러에서 반도체 장치로 노말 데이터(NORMAL_DATA)가 전송되는 환경과 똑같은 환경에서 전송된 데이터 복구정보신호(DATA_RECOVERY_SIG)의 값을 반도체 장치 컨트롤러에서 피드백 받아 분석할 수 있으며, 분석결과는 이후에 다시 반도체 장치 컨트롤러에서 반도체 장치로 전송될 노말 데이터(NORMAL_DATA)의 위상에 적용됨으로써 항상 안정적인 노말 데이터(NORMAL_DATA)을 가능하게 할 수 있다.
도 4는 데이터 읽기 동작모드와 예정된 내부 동작모드 중 어느 하나의 동작모드에서 도 1에 도시된 본 발명의 실시예에 따른 데이터 복구정보신호를 입/출력하기 위한 반도체 장치의 동작 타이밍 다이어그램이다.
참고로, 도 4에 도시된 타이밍 다이어그램은 반도체 장치에서 시스템 클록(iHCK)과 데이터 클록(iWCK)이 동시에 사용되는 것을 가정한 도면이다. 즉, 고속 으로 동작하는 반도체 장치에 본 발명의 실시예를 적용하였을 때 나타날 수 있는 타이밍 다이어그램이다.
도 4를 참조하면, 시스템 클록(iHCK)의 'T0'시점에서 데이터 출력 커맨드(READ_CMD)가 입력되며, 그에 응답하여 데이터 복구정보신호 입/출력부(100)의 구성요소 중 복구정보 입/출력제어부(120)에 구비된 복구정보 입력제어부(122)의 커맨드 디코더(1222)가 동작을 시작한다. 또한, 시스템 클록(iHCK)의 'T0'시점부터 컬럼 레이턴시신호(CL)의 값에 대응하는 시스템 클록(iHCK)의 토글링 횟수를 카운팅하게 된다.
그 후, 시스템 클록(iHCK)의 'T1'시점에서 커맨드 디코더(1222)의 동작이 종료되어 데이터 복구동작 커맨드(WCDR_CMD)가 토글링을 시작하게 된다. 동시에 데이터 복구정보신호 입/출력부(100)의 구성요소 중 복구정보 입/출력제어부(120)에 구비된 복구정보 입력제어부(122)의 입력카운터(1224)가 시스템 클록(iHCK)의 토글링 횟수를 카운팅하기 시작한다.
그리고, 도면에서는 라이트 레이턴시신호(WL)의 값이 '3'이라고 가정한 상태이므로 시스템 클록(iHCK)의 'T3'시점에서 데이터 복구정보신호(DATA_RECOVERY_SIG)가 입력된다. 하지만, 데이터 복구정보신호(DATA_RECOVERY_SIG)는 8비트로 이루어진 신호이기 때문에 시스템 클록(iHCK)의 'T3'시점에서 한 번에 입력되는 것이 아니라 시스템 클록(iHCK)의 'T3'시점부터 시스템 클록(iHCK)의'T5'시점까지 직렬로 입력되게 된다.
참고로, 컬럼 레이턴시신호(CL)의 값은 '9'라고 가정한 상태이기 때문에 라 이트 레이턴시신호(WL)의 값에 대응하여 시스템 클록(iHCK)의 'T3'시점에서 데이터 복구정보신호(DATA_RECOVERY_SIG)가 입력되는 것과 상관없이 시스템 클록(iHCK)의 'T9'시점까지는 노말 데이터(NORMAL_DATA)를 입력받거나 출력하는 동작이 수행되지 않는다.
이렇게, 데이터 복구정보신호(DATA_RECOVERY_SIG)가 입력되는 도중인 시스템 클록(iHCK)의 'T4'시점에서 복구정보 입력카운터(1224)가 라이트 레이턴시신호(WL)의 값인 '3'에 대응하는 시스템 클록(iHCK)의 토글링 횟수를 모두 카운팅한다. 하지만, 복구정보 입력카운터에 미리 설정되어 있던 대로 데이터 복구정보신호(DATA_RECOVERY_SIG)의 버스트 랭스(BL) 길이에 대응하여 결정된 횟수만큼 더 카운팅한 후에 내부입력 스트로브 신호(WCDR_STROBE)를 토글링시키기 때문에 시스템 클록(iHCK)의 'T4'시점에서는 내부입력 스트로브 신호(WCDR_STROBE)가 토글링하지 않는다. 대신, 노말 데이터(NORMAL_DATA)와 데이터 복구정보신호(DATA_RECOVERY_SIG)의 모드 비트가 다 입력되는 시점인 시스템 클록(iHCK)의 'T5'시점에서 내부입력 스트로브 신호(WCDR_STROBE)를 토글링시키게 된다.
이와 같은 과정을 통해 시스템 클록(iHCK)의 'T5'시점이 되면, 순차적으로 입력되어 병렬화되어 있던 데이터 복구정보신호(DATA_RECOVERY_SIG)를 내부입력 스트로브 신호(WCDR_STROBE)의 토글링에 응답하여 데이터 복구정보신호 입/출력부(100)의 구성요소 중 데이터 복구정보 저장부(160)에 구비된 입력부(162)에 병렬상태 그대로 저장시킨다. 또한, 내부입력 스트로브 신호(WCDR_STROBE)의 토글링에 응답하여 복구정보 출력제어부(124)에서 데이터 클록(iWCK)을 카운팅하는 동작이 시작된다.
그리고, 도면에서는 복구정보 레이턴시신호(WCDRL)의 값이 '4'가 되므로 복구정보 출력제어부(124)는 내부입력 스트로브 신호(WCDR_STROBE)가 토글링하는 시점인 시스템 클록(iHCK)의 'T5'시점에서부터 데이터 클록(iWCK)이 4번 토글링하는 것을 카운팅한 뒤, 시스템 클록(iHCK)의 'T7'시점에서 내부출력 스트로브 신호(DATAOUT_STROBE)를 토글링시키게 된다.
이렇게, 시스템 클록(iHCK)의 'T7'시점에서 내부출력 스트로브 신호(DATAOUT_STROBE)가 토글링을 시작하긴 하지만, 데이터 복구정보신호 입/출력부(100)의 구성요소 중 데이터 복구정보 입/출력부(140)에 구비된 데이터 복구정보 출력부(144)가 동작하는데 필요한 시간이 있으므로 실제로 프리앰블 데이터(PREAMBLE DATA)가 출력되는 시점은 시스템 클록(iHCK)의 'T8'시점이 된다.
그리고, 프리앰블 데이터(PREAMBLE DATA)가 출력되기 시작하는 시점인 시스템 클록(iHCK)의 'T8'시점에 이어서 연속으로 시스템 클록(iHCK)의 'T9'시점부터 시스템 클록(iHCK)의'T11'시점까지는 데이터 복구정보신호(DATA_RECOVERY_SIG)가 출력되게 된다.
참고로, 도면에서는 컬럼 레이턴시신호(CL)의 값이 '9'가 되어 노말 데이터(NORMAL_DATA)가 시스템 클록(iHCK)의 'T9'에서 'T11' 출력되므로, 데이터 복구정보신호(DATA_RECOVERY_SIG)의 출력시점과 노말 데이터(NORMAL_DATA)의 출력시점이 일치하는 것으로 도시되어 있는데, 이는 우연히 여러 가지 값이 맞아떨어져서 이루어진 동작일 뿐이다. 즉, 본 발명에서는 데이터 출력 커맨드(READ_CMD)에 대응 하여 노말 데이터(NORMAL_DATA)의 출력되는 시점이 결정되는 것과 데이터 복구정보신호(DATA_RECOVERY_SIG)의 시점이 결정되는 것과는 아무런 연관관계가 없다.
이와 같이, 도 3에서는 데이터 입력 커맨드(WRITE_CMD)가 인가될 때, 그에 대응하여 데이터 복구정보신호(DATA_RECOVERY_SIG)를 입/출력 받는 동작이 도시되어 있다. 그리고, 도 4에서는데이터 출력 커맨드(READ_CMD)가 인가될 때, 그에 대응하여 데이터 복구정보신호(DATA_RECOVERY_SIG)를 입/출력 받는 동작이 도시되어 있다. 그런데, 도 3과 도 4를 살펴보면, 그 차이점이 노말 데이터(NORMAL_DATA)가 입력되는 대신 출력되는 것 이외에 데이터 복구정보신호(DATA_RECOVERY_SIG)를 입/출력 받는 동작은 완전히 동일하다는 것을 알 수 있다. 즉, 본 발명의 실시예에 따라서 데이터 복구정보신호(DATA_RECOVERY_SIG)를 입/출력 받는 동작은 데이터 입력 커맨드(WRITE_CMD)가 인가되든 데이터 출력 커맨드(READ_CMD)가 인가되든 상관없이 동일하다는 것을 알 수 있다.따라서, 데이터 입력 커맨드(WRITE_CMD)와 데이터 출력 커맨드(READ_CMD)를 포함하는 예정된 커맨드(OTHER_CMD)가 인가될 때, 그에 대응하여 데이터 복구정보신호(DATA_RECOVERY_SIG)를 입/출력 받는 동작도 도 3 및 도 4에에 도시된 것과 완전히 일치한다. 즉, 도면에서 노말 데이터(NORMAL_DATA)가 데이터 입/출력 커맨드(WRITE_CMD, READ_CMD)에 대응하여 입력되거나 출력되는 부분을 제외한 데이터 복구정보신호(DATA_RECOVERY_SIG)를 입/출력 받는 동작은 완전히 일치한다.
상기에서 전술한 바와 같이 본 발명의 실시예에 따른 반도체 장치는, 반도체 장치로 인가되는 커맨드 신호의 종류와 상관없이 데이터 입력 커맨드(WRITE_CMD)에 대응하여 노말 데이터(NORMAL_DATA)가 입력되었던 시점 - 시스템 클록(iHCK)의 'T3'시점임 - 에서 반도체 장치 컨트롤러로부터 데이터 복구정보신호(DATA_RECOVERY_SIG)를 입력받고, 저장 - 시스템 클록(iHCK)의 'T5'시점임 - 한 뒤, 미리 약속된 시점 - 시스템 클록(iHCK)의 'T8'시점임 - 에서 반도체 장치 컨트롤러로 다시 전송하는 동작을 수행한다.
이러한 동작을 통해 반도체 장치 컨트롤러에서 반도체 장치로 노말 데이터(NORMAL_DATA)가 전송되지 않는 상태에서도 노말 데이터(NORMAL_DATA)가 전송될 것을 대비해 미리 데이터 복구정보신호(DATA_RECOVERY_SIG)를 전송받은 뒤 그 값을 반도체 장치 컨트롤러에서 피드백 받아 분석할 수 있으며, 분석결과는 이후에 반도체 장치 컨트롤러에서 반도체 장치로 전송될 노말 데이터(NORMAL_DATA)의 위상에 적용됨으로써 항상 안정적인 노말 데이터(NORMAL_DATA)을 가능하게 할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
예컨대, 전술한 본 발명의 예정된 커맨드(OTHER_CMD)에는 설명에서 언급한 오토 리프레쉬 동작모드 진입 커맨드와 스텐바이 진입 커맨드 이외에도 반도체 장치의 동작을 제어하는 커맨드라면 어떠한 커맨드든 포함될 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 반도체 장치를 상세히 도시한 블록 다이어그램.
도 2는 도 1에 도시된 본 발명의 실시예에 따른 반도체 장치를 포함하는 반도체 시스템을 도시한 블록 다이어그램.
도 3은 데이터 쓰기 동작모드에서 도 1에 도시된 본 발명의 실시예에 따른 데이터 복구정보신호를 입/출력하기 위한 반도체 장치의 동작 타이밍 다이어그램.
도 4는 데이터 읽기 동작모드와 예정된 내부 동작모드 중 어느 하나의 동작모드에서 도 1에 도시된 본 발명의 실시예에 따른 데이터 복구정보신호를 입/출력하기 위한 반도체 장치의 동작 타이밍 다이어그램.
*도면의 주요부분에 대한 부호의 설명
1 : 반도체 장치 2 : 반도체 장치 컨트롤러
10 : 내부회로 11 : 노말 데이터 입/출력부
12 : 커맨드 입력패드
13 : 반도체 장치의 노말 데이터 입/출력 패드
14 : 코어영역 15 : 메모리 레지스터 셋
16 : 클록 입력패드 22 : 커맨드 출력패드
23 : 반도체 장치 컨트롤러의 데이터 입/출력 패드
26 : 클록 출력패드 100 : 데이터 복구정보신호 입/출력부
120 : 복구정보 입/출력제어부 140 : 데이터 복구정보 입/출력부
160 : 데이터 복구정보 저장부 122 : 복구정보 입력제어부
124 : 복구정보 출력제어부 1222 : 커맨드 디코더
1224 : 복구정보 입력카운터 142 : 데이터 복구정보 입력부
144 : 데이터 복구정보 출력부
146 : 반도체 장치의 데이버 복구정보신호 입/출력 패드
1422 : 데이터 복구정보 입력버퍼 1424 : 데이터 복구정보 병렬화부
162 : 입력저장부 164 : 출력저장부
246 : 반도체 장치 컨트롤러의 데이터 복구정보신호 입/출력 패드
20 : 클록 생성부 21 : 노말 데이터 생성부
27 : 커맨드 생성부 28 : 데이터 복구정보 비교부
29 : 데이터 복구정보 생성부
Claims (64)
- 데이터 입/출력 커맨드에 응답하여 노말 데이터 - 소스 클록의 센터에 그 에지가 동기됨 - 를 입/출력하기 위한 노말 데이터 입/출력부; 및예정된 커맨드에 응답하여 데이터 복구정보신호 - 상기 소스 클록의 에지에 그 에지가 동기됨 - 를 입력받고, 예정된 시간 후에 출력하기 위한 데이터 복구정보신호 입/출력부를 구비하는 반도체 장치.
- 제1항에 있어서,상기 예정된 커맨드를 입력받기 위한 커맨드 입력패드;상기 노말 데이터를 입/출력하기 위한 데이터 입/출력 패드; 및상기 데이터 복구정보신호를 입/출력하기 위한 데이터 복구정보신호 입/출력 패드를 더 구비하는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서,상기 예정된 커맨드를 입력받기 위한 커맨드 입력패드; 및데이터 입/출력 동작모드에서 상기 노말 데이터를 입/출력하고, 데이터 복구 동작모드에서 상기 데이터 복구정보신호를 입/출력하기 위한 데이터 입/출력 패드를 더 구비하는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서,상기 데이터 입/출력 커맨드는 상기 예정된 커맨드에 포함되는 것을 특징으로 하는 반도체 장치.
- 제4항에 있어서,상기 데이터 입력 커맨드가 입력되는 시점으로부터 상기 노말 데이터가 입력되는 시점까지의 시간과상기 예정된 커맨드가 입력되는 시점으로부터 상기 데이터 복구정보신호가 입력되는 시점까지의 시간이 서로 동일한 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서,상기 데이터 복구정보신호 입/출력부는,상기 예정된 커맨드 및 상기 소스 클록에 응답하여 상기 데이터 복구정보신호의 내부입력시점에 대응하는 내부입력 스트로브 신호 및 내부출력시점에 대응하 는 내부출력 스트로브 신호를 생성하기 위한 복구정보 입/출력제어부;예정된 패드를 통해 상기 데이터 복구정보신호를 입/출력하기 위한 데이터 복구정보 입/출력부; 및상기 내부입/출력 스트로브 신호에 응답하여 상기 예정된 시간동안 상기 데이터 복구정보신호를 저장하기 위한 데이터 복구정보 저장부를 구비하는 것을 특징으로 반도체 장치.
- 제6항에 있어서,상기 복구정보 입/출력제어부는,상기 예정된 커맨드에 응답하여 상기 소스 클록의 토글링 횟수를 카운팅하여 상기 내부입력 스트로브 신호를 토글링시키기 위한 복구정보 입력제어부; 및상기 내부입력 스트로브 신호가 토글링하는 것에 응답하여 상기 소스 클록의 토글링 횟수를 카운팅하여 상기 내부출력 스트로브 신호를 토글링시키기 위한 복구정보 출력제어부를 구비하는 것을 특징으로 하는 반도체 장치.
- 제7항에 있어서,상기 데이터 복구정보 입/출력부는,상기 예정된 패드를 통해 직렬로 인가되는 상기 데이터 복구정보신호를 버퍼 링한 뒤, 상기 소스 클록에 동기시켜 병렬화하는 데이터 복구정보 입력부; 및상기 데이터 복구정보 저장부를 통해 제공되는 상기 데이터 복구정보신호를 상기 소스 클록에 동기시켜 직렬화하여 상기 예정된 패드를 통해 출력하는 데이터 복구정보 출력부를 구비하는 것을 특징으로 하는 반도체 장치.
- 제8항에 있어서,상기 데이터 복구정보 저장부는,상기 내부입력 스트로브 신호가 토글링하는 것에 응답하여 상기 데이터 복구정보 입력부를 통해 병렬로 입력되는 상기 데이터 복구정보신호를 동시에 저장하기 위한 입력부; 및상기 내부출력 스트로브 신호가 토글링하는 것에 응답하여 상기 입력부를 통해 저장된 상기 데이터 복구정보신호를 상기 데이터 복구정보 출력부에 제공하기 위한 출력부를 구비하는 것을 특징으로 하는 반도체 장치.
- 제8항에 있어서,상기 데이터 복구정보 저장부는,상기 내부입력 스트로브 신호가 토글링하는 것에 응답하여 상기 데이터 복구정보 입력부를 통해 병렬로 입력되는 상기 데이터 복구정보신호를 동시에 저장하기 위한 입력부; 및상기 내부출력 스트로브 신호가 토글링하는 것에 응답하여 그 값이 미리 설정된 프리앰블 데이터를 상기 입력부를 통해 저장된 상기 데이터 복구정보신호와 함께 상기 데이터 복구정보 출력부에 제공하기 위한 출력부를 구비하는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서,상기 데이터 복구정보신호의 비트 수는 상기 노말 데이터의 버스트 랭스(burst length)의 길이에 대응하여 결정되는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서,상기 예정된 커맨드에는 오토 리프레쉬(auto-refresh) 동작모드 진입 커맨드와 스텐바이(stand-by) 동작모드 진입 커맨드가 포함되는 것을 특징으로 하는 반도체 장치.
- 제4항에 있어서,상기 소스 클록은,상기 예정된 커맨드를 동기화시키기 위한 시스템 클록과,상기 노말 데이터 및 상기 데이터 복구정보신호를 동기화시키기 위한 데이터 클록으로 나뉘어지는 것을 특징으로 하는 반도체 장치.
- 제13항에 있어서,상기 데이터 복구정보신호 입/출력부는,상기 시스템 클록과 상기 데이터 클록 및 상기 예정된 커맨드에 응답하여 상기 데이터 복구정보신호의 내부입력시점에 대응하는 내부입력 스트로브 신호 및 내부출력시점에 대응하는 내부출력 스트로브 신호를 생성하기 위한 복구정보 입/출력제어부;예정된 패드를 통해 상기 데이터 복구정보신호를 입/출력하기 위한 데이터 복구정보 입/출력부; 및상기 내부입/출력 스트로브 신호에 응답하여 상기 예정된 시간동안 상기 데이터 복구정보신호를 저장하기 위한 데이터 복구정보 저장부를 구비하는 것을 특징으로 반도체 장치.
- 제14항에 있어서,상기 복구정보 입/출력제어부는,상기 예정된 커맨드에 응답하여 상기 시스템 클록의 토글링 횟수를 카운팅하여 상기 내부입력 스트로브 신호를 토글링시키기 위한 복구정보 입력제어부; 및상기 내부입력 스트로브 신호가 토글링하는 것에 응답하여 상기 데이터 클록의 토글링 횟수를 카운팅하여 상기 내부출력 스트로브 신호를 토글링시키기 위한 복구정보 출력제어부를 구비하는 것을 특징으로 하는 반도체 장치.
- 서로 간에 노말 데이터가 입/출력되는 반도체 장치와 반도체 장치 컨트롤러를 구비하는 반도체 시스템에 있어서,데이터 복구정보신호와 피드백 데이터 복구정보신호를 비교하고, 그 결과에 대응하여 상기 반도체 장치로 전송하는 상기 노말 데이터의 위상을 조절하는 상기 반도체 장치 컨트롤러;상기 반도체 장치 컨트롤러로부터 상기 데이터 복구정보신호를 입력받아, 예정된 시간 후에 상기 피드백 데이터 복구정보신호로서 상기 반도체 장치 컨트롤러에 전송하는 상기 반도체 장치를 구비하는 반도체 시스템.
- 제16항에 있어서,상기 반도체 장치 컨트롤러에서 상기 반도체 장치로 전송되는상기 노말 데이터는 소스 클록의 센터에 동기화되어 전송되고,상기 데이터 복구정보신호는 상기 소스 클록의 에지에 동기화되어 전송되는 것을 특징으로 하는 반도체 시스템.
- 제17항에 있어서,상기 반도체 장치 컨트롤러는,상기 데이터 복구정보신호와 상기 피드백 데이터 복구정보신호의 데이터 값을 비교하고, 비교결과에 대응하여 복구정보 비교신호를 생성하기 위한 데이터 복구정보 비교부; 및상기 노말 데이터를 생성하되, 상기 복구정보 비교신호에 따라 그 위상을 변동하여 생성하는 노말 데이터 생성부를 구비하는 것을 특징으로 하는 반도체 시스템.
- 제18항에 있어서,상기 반도체 장치는,상기 노말 데이터를 입/출력하기 위한 노말 데이터 입/출력부; 및상기 데이터 복구정보신호를 입력받아 저장하고, 상기 예정된 시간 후에 상기 피드백 데이터 복구정보신호로서 출력하기 위한 복구정보신호 입/출력부를 구비 하는 것을 특징으로 하는 반도체 시스템.
- 제19항에 있어서,상기 반도체 장치와 반도체 장치 컨트롤러 사이에 위치하여 상기 소스 클록을 전송하기 위한 클록 전송패스를 더 구비하는 것을 특징으로 하는 반도체 시스템.
- 제20항에 있어서,상기 반도체 장치와 반도체 장치 컨트롤러 사이에 위치하여 상기 노말 데이터를 전송하기 위한 노말 데이터 전송패스를 더 구비하는 것을 특징으로 하는 반도체 시스템.
- 제21항에 있어서,상기 반도체 장치와 반도체 장치 컨트롤러 사이에 위치하여 상기 데이터 복구정보 신호 및 상기 피드백 데이터 복구정보신호를 전송하기 위한 복구정보신호 전송패스를 더 구비하는 것을 특징으로 하는 반도체 시스템.
- 제21항에 있어서,상기 노말 데이터 전송패스에 노말 데이터가 전송되지 않는 동작모드에서 상기 노말 데이터 전송패스를 통해 상기 데이터 복구정보 신호 및 상기 피드백 데이터 복구정보신호가 전송되는 것을 특징으로 하는 반도체 시스템.
- 제22항에 있어서,상기 반도체 장치 컨트롤러는,상기 노말 데이터를 입/출력하기 위한 노말 데이터 입/출력 패드;피드백 데이터 복구정보신호 및 데이터 복구정보신호를 입/출력하기 위한 복구정보신호 입/출력 패드; 및상기 소스 클록을 출력하기 위한 클록 출력 패드를 더 구비하는 것을 특징으로 하는 반도체 시스템.
- 제24항에 있어서,상기 반도체 장치는,상기 노말 데이터를 입/출력하기 위한 노말 데이터 입/출력 패드;상기 데이터 복구정보신호 및 상기 피드백 데이터 복구정보신호를 입/출력하 기 위한 복구정보신호 입/출력 패드; 및상기 소스 클록을 입력받기 위한 클록 입력 패드를 더 구비하는 것을 특징으로 하는 반도체 시스템.
- 제23항에 있어서,상기 반도체 장치 컨트롤러는,상기 노말 데이터와 상기 데이터 복구정보신호 및 상기 피드백 데이터 복구정보신호를 입/출력하기 위한 노말 데이터 입/출력 패드; 및상기 소스 클록을 출력하기 위한 클록 출력 패드를 더 구비하는 것을 특징으로 하는 반도체 시스템.
- 제26항에 있어서,상기 반도체 장치는,상기 노말 데이터와 상기 데이터 복구정보신호 및 상기 피드백 데이터 복구정보신호를 입/출력하기 위한 노말 데이터 입/출력 패드; 및상기 소스 클록을 입력받기 위한 클록 입력 패드를 더 구비하는 것을 특징으로 하는 반도체 시스템.
- 제16항에 있어서,상기 반도체 장치 컨트롤러에서 상기 반도체 장치로 상기 노말 데이터가 전송되는 시점과 동일한 시점에서 상기 반도체 장치 컨트롤러에서 상기 반도체 장치로 상기 데이터 복구정보신호가 전송되는 것을 특징으로 하는 반도체 시스템.
- 서로 간에 노말 데이터가 입/출력되는 반도체 장치와 반도체 장치 컨트롤러를 구비하는 반도체 시스템에 있어서,내부에서 생성되는 예정된 커맨드에 대응하여 데이터 복구정보신호를 상기 반도체 장치로 전송하고, 예정된 시간 후에 상기 반도체 장치에서 인가되는 피드백 데이터 복구정보신호에 응답하여 상기 반도체 장치로 전송하는 상기 노말 데이터의 위상을 조절하는 상기 반도체 장치 컨트롤러; 및상기 예정된 커맨드에 응답하여 상기 데이터 복구정보신호를 입력받고, 상기 예정된 시간 후에 상기 피드백 데이터 복구정보신호로서 상기 반도체 장치 컨트롤러에 전송하는 상기 반도체 장치를 구비하는 반도체 시스템.
- 제29항에 있어서,상기 반도체 장치 컨트롤러에서 상기 반도체 장치로 전송되는상기 예정된 커맨드는 소스 클록의 센터에 동기화되어 전송되고,상기 노말 데이터는 상기 소스 클록의 센터에 동기화되어 전송되며,상기 데이터 복구정보신호는 상기 소스 클록의 에지에 동기화되어 전송되는 것을 특징으로 하는 반도체 시스템.
- 제30항에 있어서,상기 예정된 커맨드에는 데이터 입/출력 커맨드가 포함되는 것을 특징으로 하는 반도체 시스템.
- 제31항에 있어서,상기 반도체 장치 컨트롤러는,상기 예정된 커맨드를 생성하기 위한 커맨드 생성부;상기 데이터 복구정보신호와 상기 피드백 데이터 복구정보신호의 데이터 값을 비교하고, 비교결과에 대응하여 복구정보 비교신호를 생성하기 위한 데이터 복구정보 비교부; 및상기 데이터 입력 커맨드에 대응하여 상기 노말 데이터를 생성하되, 상기 복구정보 비교신호에 따라 그 위상을 변동하여 생성하는 노말 데이터 생성부를 구비 하는 것을 특징으로 하는 반도체 시스템.
- 제32항에 있어서,상기 반도체 장치는,상기 데이터 입/출력 커맨드에 응답하여 상기 노말 데이터를 입/출력하기 위한 노말 데이터 입/출력부; 및상기 예정된 커맨드에 응답하여 상기 데이터 복구정보신호를 입력받아 저장하고, 상기 예정된 시간 후에 상기 피드백 데이터 복구정보신호로서 출력하기 위한 복구정보신호 입/출력부를 구비하는 것을 특징으로 하는 반도체 시스템.
- 제33항에 있어서,상기 반도체 장치와 반도체 장치 컨트롤러 사이에 위치하여 상기 소스 클록을 전송하기 위한 클록 전송패스; 및상기 예정된 커맨드를 전송하기 위한 커맨드 전송패스를 더 구비하는 것을 특징으로 하는 반도체 시스템.
- 제34항에 있어서,상기 반도체 장치와 반도체 장치 컨트롤러 사이에 위치하며, 상기 데이터 입/출력 커맨드에 대응하여 상기 노말 데이터를 전송하기 위한 노말 데이터 전송패스를 더 구비하는 것을 특징으로 하는 반도체 시스템.
- 제35항에 있어서,상기 반도체 장치와 반도체 장치 컨트롤러 사이에 위치하며, 상기 예정된 커맨드에 대응하여 상기 데이터 복구정보 신호 및 상기 피드백 데이터 복구정보신호를 전송하기 위한 복구정보신호 전송패스를 더 구비하는 것을 특징으로 하는 반도체 시스템.
- 제35항에 있어서,상기 예정된 커맨드 중 상기 데이터 입/출력 커맨드를 제외한 나머지 커맨드에 대응하여 상기 노말 데이터 전송패스를 통해 상기 데이터 복구정보 신호 및 상기 피드백 데이터 복구정보신호가 전송되는 것을 특징으로 하는 반도체 시스템.
- 제36항에 있어서,상기 반도체 장치 컨트롤러는,상기 노말 데이터를 입/출력하기 위한 노말 데이터 입/출력 패드;상기 예정된 커맨드를 출력하기 위한 커맨드 출력패드;피드백 데이터 복구정보신호 및 데이터 복구정보신호를 입/출력하기 위한 복구정보신호 입/출력 패드; 및상기 소스 클록을 출력하기 위한 클록 출력 패드를 더 구비하는 것을 특징으로 하는 반도체 시스템.
- 제38항에 있어서,상기 반도체 장치는,상기 노말 데이터를 입/출력하기 위한 노말 데이터 입/출력 패드;상기 예정된 커맨드를 입력받기 위한 커맨드 입력패드;상기 데이터 복구정보신호 및 상기 피드백 데이터 복구정보신호를 입/출력하기 위한 복구정보신호 입/출력 패드; 및상기 소스 클록을 입력받기 위한 클록 입력 패드를 더 구비하는 것을 특징으로 하는 반도체 시스템.
- 제37항에 있어서,상기 반도체 장치 컨트롤러는,상기 예정된 커맨드를 출력하기 위한 커맨드 출력패드;상기 노말 데이터와 상기 데이터 복구정보신호 및 상기 피드백 데이터 복구정보신호를 입/출력하기 위한 노말 데이터 입/출력 패드; 및상기 소스 클록을 출력하기 위한 클록 출력 패드를 더 구비하는 것을 특징으로 하는 반도체 시스템.
- 제40항에 있어서,상기 반도체 장치는,상기 예정된 커맨드를 입력받기 위한 커맨드 입력패드;상기 노말 데이터와 상기 데이터 복구정보신호 및 상기 피드백 데이터 복구정보신호를 입/출력하기 위한 노말 데이터 입/출력 패드; 및상기 소스 클록을 입력받기 위한 클록 입력 패드를 더 구비하는 것을 특징으로 하는 반도체 시스템.
- 제29항에 있어서,상기 데이터 입력 커맨드에 대응하여 상기 반도체 장치 컨트롤러에서 상기 반도체 장치로 상기 노말 데이터가 전송되는 시점과 동일한 시점에서,상기 예정된 커맨드에 대응하여 상기 반도체 장치 컨트롤러에서 상기 반도체 장치로 상기 데이터 복구정보신호가 전송되는 것을 특징으로 하는 반도체 시스템.
- 제29항에 있어서,상기 예정된 커맨드에는 오토 리프레쉬(auto-refresh) 동작모드 진입 커맨드와 스텐바이(stand-by) 동작모드 진입 커맨드가 포함되는 것을 특징으로 하는 반도체 시스템.
- 제30항에 있어서,상기 소스 클록은,상기 예정된 커맨드를 동기화시키기 위한 시스템 클록과,상기 노말 데이터 및 상기 데이터 복구정보신호를 동기화시키기 위한 데이터 클록으로 나뉘어지는 것을 특징으로 하는 반도체 시스템.
- 데이터 입력 커맨드에 응답하여 노말 데이터 - 소스 클록의 센터에 그 에지가 동기됨 - 를 입력받는 단계; 및상기 노말 데이터를 입력받는 단계에서 상기 노말 데이터가 입력되는 시점과 동일한 시점에서 예정된 커맨드에 응답하여 데이터 복구정보신호 - 상기 소스 클록의 에지에 그 에지가 동기됨 - 를 입력받고, 예정된 시간 후에 출력하는 단계를 포함하는 반도체 장치의 동작방법.
- 제45항에 있어서,상기 데이터 입력 커맨드는 상기 예정된 커맨드에 포함되는 것을 특징으로 하는 반도체 장치의 동작방법.
- 제46항에 있어서,상기 노말 데이터를 입력받는 단계는,상기 데이터 입력 커맨드에 응답하여 상기 소스 클록이 예정된 제1 횟수만큼 토글링한 시점인 데이터 입력시점에서 노말 데이터 입/출력 패드를 통해 상기 노말 데이터를 직렬로 입력받는 것을 특징으로 하는 반도체 장치의 동작방법.
- 제47항에 있어서,상기 데이터 복구정보신호를 입/출력하는 단계는,상기 예정된 커맨드에 응답하여 상기 데이터 입력시점에서 데이터 복구정보 신호 입/출력 패드를 통해 상기 데이터 복구정보신호를 직렬로 입력받아 복구정보 내부입력시점에서 병렬로 저장하는 단계; 및상기 복구정보 내부입력시점에서부터 상기 소스 클록이 예정된 제2 횟수만큼 토글링한 시점인 복구정보 내부출력시점에서 상기 병렬로 저장하는 단계에서 저장된 상기 데이터 복구정보신호를 상기 데이터 복구정보신호 입/출력 패드를 통해 순차적으로 출력하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 동작방법.
- 제47항에 있어서,상기 데이터 복구정보신호를 입/출력하는 단계는,상기 예정된 커맨드 중 상기 데이터 입력 커맨드 및 데이터 출력 커맨드를 제외한 나머지 커맨드에 응답하여 상기 데이터 입력시점에서 상기 노말 데이터 입/출력 패드를 통해 상기 데이터 복구정보신호를 직렬로 입력받아 복구정보 내부입력시점에서 병렬로 저장하는 단계;상기 복구정보 내부입력시점에서부터 상기 소스 클록이 예정된 제2 횟수만큼 토글링한 시점인 복구정보 내부출력시점에서 상기 병렬로 저장하는 단계에서 저장된 상기 데이터 복구정보신호를 상기 노말 데이터 입/출력 패드를 통해 순차적으로 출력하는 단계;상기 데이터 입/출력 커맨드에 응답하여 상기 데이터 입력시점에서 상기 데 이터 복구정보신호를 입력받지 않는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 동작방법.
- 제45항에 있어서,상기 데이터 복구정보신호의 비트 수는 상기 노말 데이터의 버스트 랭스(burst length)의 길이에 대응하여 결정되는 것을 특징으로 하는 반도체 장치의 동작방법.
- 제45항에 있어서,상기 예정된 커맨드에는 오토 리프레쉬(auto-refresh) 동작모드 진입 커맨드와 스텐바이(stand-by) 동작모드 진입 커맨드가 포함되는 것을 특징으로 하는 반도체 장치의 동작방법.
- 제48항과 제49항 중 어느 하나의 항에 있어서,상기 제1 횟수 및 상기 제2 횟수는 메모리 레지스터 셋(MRS)에 각각 설정되는 것을 특징으로 하는 반도체 장치의 동작방법.
- 제46항에 있어서,상기 소스 클록은,상기 예정된 커맨드를 동기화시키기 위한 시스템 클록과,상기 노말 데이터 및 상기 데이터 복구정보신호를 동기화시키기 위한 데이터 클록으로 나뉘어지는 것을 특징으로 하는 반도체 장치의 동작방법.
- 제53항에 있어서,상기 노말 데이터를 입력받는 단계는,상기 데이터 입력 커맨드에 응답하여 상기 시스템 클록이 예정된 제1 횟수만큼 토글링한 시점인 데이터 입력시점에서 노말 데이터 입/출력 패드를 통해 상기 노말 데이터를 직렬로 입력받는 것을 특징으로 하는 반도체 장치의 동작방법.
- 제54항에 있어서,상기 데이터 복구정보신호를 입/출력하는 단계는,상기 예정된 커맨드에 응답하여 상기 데이터 입력시점에서 데이터 복구정보신호 입/출력 패드를 통해 상기 데이터 복구정보신호를 직렬로 입력받아 복구정보 내부입력시점에서 병렬로 저장하는 단계; 및상기 복구정보 내부입력시점에서부터 상기 데이터 클록이 예정된 제2 횟수만큼 토글링한 시점인 복구정보 내부출력시점에서 상기 병렬로 저장하는 단계에서 저장된 상기 데이터 복구정보신호를 상기 데이터 복구정보신호 입/출력 패드를 통해 순차적으로 출력하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 동작방법.
- 제54항에 있어서,상기 데이터 복구정보신호를 입/출력하는 단계는,상기 예정된 커맨드 중 상기 데이터 입력 커맨드 및 데이터 출력 커맨드를 제외한 나머지 커맨드에 응답하여 상기 데이터 입력시점에서 상기 노말 데이터 입/출력 패드를 통해 상기 데이터 복구정보신호를 직렬로 입력받아 복구정보 내부입력시점에서 병렬로 저장하는 단계;상기 복구정보 내부입력시점에서부터 상기 데이터 클록이 예정된 제2 횟수만큼 토글링한 시점인 복구정보 내부출력시점에서 상기 병렬로 저장하는 단계에서 저장된 상기 데이터 복구정보신호를 상기 노말 데이터 입/출력 패드를 통해 순차적으로 출력하는 단계;상기 데이터 입/출력 커맨드에 응답하여 상기 데이터 입력시점에서 상기 데이터 복구정보신호를 입력받지 않는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 동작방법.
- 제55항과 제56항 중 어느 하나의 항에 있어서,상기 제1 횟수 및 상기 제2 횟수는 메모리 레지스터 셋(MRS)에 각각 설정되는 것을 특징으로 하는 반도체 장치의 동작방법.
- 반도체 장치와 반도체 장치 컨트롤러를 구비하는 반도체 시스템의 동작방법에 있어서,상기 반도체 장치 컨트롤러에서 상기 반도체 장치로 데이터 입력 커맨드가 전달되고, 예정된 제1시간 후에 노말 데이터 - 소스 클록의 센터에 동기되며, 피드백 데이터 복구정보신호에 대응하여 그 위상이 변화됨 - 를 전달하는 단계;상기 반도체 장치 컨트롤러에서 상기 반도체 장치로 예정된 커맨드가 전달되고, 상기 제1시간 후에 데이터 복구정보신호 - 상기 소스 클록의 에지에 동기됨 - 를 전달하여 상기 반도체 장치에 저장하는 단계; 및상기 데이터 복구정보신호가 상기 반도체 장치에 저장된 뒤, 예정된 제2시간 후에 저장된 상기 데이터 복구정보신호를 상기 피드백 데이터 복구정보신호로서 상기 반도체 장치에서 상기 반도체 장치 컨트롤러로 전달하는 단계를 포함하는 반도체 시스템의 동작방법.
- 제58항에 있어서,상기 제1시간 및 상기 제2시간은 상기 소스 클록에 동기되어 결정되는 것을 특징으로 하는 반도체 시스템의 동작방법.
- 제58항에 있어서,상기 데이터 입력 커맨드는 상기 예정된 커맨드에 포함되는 것을 특징으로 하는 반도체 시스템의 동작방법.
- 제60항에 있어서,상기 노말 데이터를 전달하는 단계는,상기 반도체 장치 컨트롤러에 구비된 커맨드 출력패드에서 상기 반도체 장치에 구비된 커맨드 입력패드로 상기 데이터 입력 커맨드를 전달하는 단계; 및상기 데이터 입력 커맨드를 전달하는 단계가 수행된 뒤, 상기 제1시간 후에 상기 반도체 장치 컨트롤러에 구비된 노말 데이터 입/출력패드에서 상기 반도체 장치에 구비된 노말 데이터 입/출력패드로 상기 노말 데이터를 전달하는 단계를 포함하는 것을 특징으로 하는 반도체 시스템의 동작방법.
- 제61항에 있어서,상기 데이터 복구정보신호를 전달하여 저장하는 단계는,상기 반도체 장치 컨트롤러에 구비된 커맨드 출력패드에서 상기 반도체 장치에 구비된 커맨드 입력패드로 상기 예정된 커맨드를 전달하는 단계;상기 예정된 커맨드를 전달하는 단계가 수행된 뒤, 상기 제1시간 후에 상기 반도체 장치 컨트롤러에 구비된 데이터 복구정보신호 입/출력 패드에서 상기 반도체 장치에 구비된 데이터 복구정보신호 입/출력 패드로 상기 데이터 복구정보신호를 전달하는 단계; 및상기 데이터 복구정보신호 입/출력 패드를 통해 인가되는 상기 데이터 복구정보신호를 상기 반도체 장치에 구비된 레지스터에 저장하는 단계를 포함하는 것을 특징으로 하는 반도체 시스템의 동작방법.
- 제61항에 있어서,상기 데이터 복구정보신호를 전달하여 저장하는 단계는,상기 반도체 장치 컨트롤러에 구비된 커맨드 출력패드에서 상기 반도체 장치에 구비된 커맨드 입력패드로 상기 예정된 커맨드를 전달하는 단계;상기 반도체 장치에 구비된 커맨드 입력패드를 통해 상기 데이터 입력 커맨드 및 데이터 출력 커맨드가 전달되는 경우, 상기 예정된 커맨드를 전달하는 단계가 수행된 뒤 상기 제1시간이 흘러도 상기 반도체 장치 컨트롤러에서 상기 반도체 장치로 상기 데이터 복구정보신호를 전달하지 않는 단계; 및상기 반도체 장치에 구비된 커맨드 입력패드를 통해 상기 예정된 커맨드 중 상기 데이터 입/출력 커맨드를 제외한 나머지 커맨드가 전달되는 경우, 상기 예정된 커맨드를 전달하는 단계가 수행된 뒤 상기 제1시간 후에 상기 반도체 장치 컨트롤러에 구비된 노말 데이터 입/출력패드에서 상기 반도체 장치에 구비된 노말 데이터 입/출력패드로 상기 데이터 복구정보신호를 전달하는 단계를 포함하는 것을 특징으로 하는 반도체 시스템의 동작방법.
- 제58항에 있어서,상기 예정된 커맨드에는 오토 리프레쉬(auto-refresh) 동작모드 진입 커맨드와 스텐바이(stand-by) 동작모드 진입 커맨드가 포함되는 것을 특징으로 하는 반도체 시스템의 동작방법.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090133039A KR101094402B1 (ko) | 2009-12-29 | 2009-12-29 | 반도체 장치 및 반도체 장치를 포함하는 반도체 시스템 |
US12/977,542 US8738955B2 (en) | 2009-12-29 | 2010-12-23 | Semiconductor device and semiconductor system including the same |
CN201010606794.8A CN102122234B (zh) | 2009-12-29 | 2010-12-27 | 半导体器件和包括半导体器件的半导体系统 |
JP2010293728A JP2011146043A (ja) | 2009-12-29 | 2010-12-28 | 半導体装置、その装置を備える半導体システム、及びそのシステムの動作方法。 |
US14/286,808 US9471430B2 (en) | 2009-12-29 | 2014-05-23 | Semiconductor device and semiconductor system including the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090133039A KR101094402B1 (ko) | 2009-12-29 | 2009-12-29 | 반도체 장치 및 반도체 장치를 포함하는 반도체 시스템 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110076352A KR20110076352A (ko) | 2011-07-06 |
KR101094402B1 true KR101094402B1 (ko) | 2011-12-15 |
Family
ID=44188953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090133039A KR101094402B1 (ko) | 2009-12-29 | 2009-12-29 | 반도체 장치 및 반도체 장치를 포함하는 반도체 시스템 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8738955B2 (ko) |
JP (1) | JP2011146043A (ko) |
KR (1) | KR101094402B1 (ko) |
CN (1) | CN102122234B (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7656745B2 (en) | 2007-03-15 | 2010-02-02 | Micron Technology, Inc. | Circuit, system and method for controlling read latency |
JP2014017590A (ja) * | 2012-07-06 | 2014-01-30 | Fujitsu Ltd | 電子回路及び通信方法 |
US9865317B2 (en) * | 2016-04-26 | 2018-01-09 | Micron Technology, Inc. | Methods and apparatuses including command delay adjustment circuit |
US9997220B2 (en) | 2016-08-22 | 2018-06-12 | Micron Technology, Inc. | Apparatuses and methods for adjusting delay of command signal path |
US10224938B2 (en) | 2017-07-26 | 2019-03-05 | Micron Technology, Inc. | Apparatuses and methods for indirectly detecting phase variations |
JP2021044509A (ja) * | 2019-09-13 | 2021-03-18 | キオクシア株式会社 | 半導体装置、及び、半導体記憶装置 |
JP2022136786A (ja) * | 2021-03-08 | 2022-09-21 | キオクシア株式会社 | 不揮発性記憶装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002007201A (ja) | 2000-06-21 | 2002-01-11 | Nec Corp | メモリシステム、メモリインターフェース及びメモリチップ |
JP4782302B2 (ja) | 2001-04-18 | 2011-09-28 | 富士通セミコンダクター株式会社 | 半導体記憶装置 |
US6839860B2 (en) * | 2001-04-19 | 2005-01-04 | Mircon Technology, Inc. | Capture clock generator using master and slave delay locked loops |
US7003686B2 (en) * | 2002-05-20 | 2006-02-21 | Hitachi Ltd. | Interface circuit |
KR100437454B1 (ko) * | 2002-07-30 | 2004-06-23 | 삼성전자주식회사 | 소오스 싱크로너스 전송 방식을 이용한 비동기 메모리 및그것을 포함한 시스템 |
KR100543910B1 (ko) * | 2003-05-30 | 2006-01-23 | 주식회사 하이닉스반도체 | 디지털 지연고정루프 및 그의 제어 방법 |
US7129794B2 (en) * | 2003-07-21 | 2006-10-31 | Micron Technology, Inc. | Phase detector for reducing noise |
US7519789B1 (en) * | 2005-01-20 | 2009-04-14 | National Semiconductor Corporation | Method and system for dynamically selecting a clock edge for read data recovery |
KR100826500B1 (ko) | 2006-10-23 | 2008-05-02 | 삼성전자주식회사 | 비휘발성 반도체 메모리 장치 및 상기 비휘발성 반도체메모리 장치의 데이터 복구 방법 |
US8170169B2 (en) * | 2006-12-01 | 2012-05-01 | Snowbush Inc. | Serializer deserializer circuits |
US7716510B2 (en) * | 2006-12-19 | 2010-05-11 | Micron Technology, Inc. | Timing synchronization circuit with loop counter |
US8631266B2 (en) * | 2010-04-02 | 2014-01-14 | Samsung Electronics Co., Ltd. | Semiconductor memory device and method of controlling the same |
KR101045070B1 (ko) * | 2010-04-30 | 2011-06-29 | 주식회사 하이닉스반도체 | 반도체 메모리 장치와 반도체 메모리 장치를 포함하는 반도체 시스템 및 그 동작방법 |
-
2009
- 2009-12-29 KR KR1020090133039A patent/KR101094402B1/ko active IP Right Grant
-
2010
- 2010-12-23 US US12/977,542 patent/US8738955B2/en active Active
- 2010-12-27 CN CN201010606794.8A patent/CN102122234B/zh not_active Expired - Fee Related
- 2010-12-28 JP JP2010293728A patent/JP2011146043A/ja active Pending
-
2014
- 2014-05-23 US US14/286,808 patent/US9471430B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN102122234B (zh) | 2015-03-18 |
US20140258767A1 (en) | 2014-09-11 |
CN102122234A (zh) | 2011-07-13 |
US9471430B2 (en) | 2016-10-18 |
JP2011146043A (ja) | 2011-07-28 |
US8738955B2 (en) | 2014-05-27 |
US20110161732A1 (en) | 2011-06-30 |
KR20110076352A (ko) | 2011-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101094402B1 (ko) | 반도체 장치 및 반도체 장치를 포함하는 반도체 시스템 | |
KR100942950B1 (ko) | 반도체 메모리 장치 | |
JP5011485B2 (ja) | 半導体メモリ装置 | |
KR101024239B1 (ko) | 반도체 장치 | |
US8144542B2 (en) | Semiconductor memory apparatus and method for operating the same | |
KR101138832B1 (ko) | 반도체 메모리 장치 및 그 동작방법 | |
KR100933257B1 (ko) | 반도체 메모리 장치 | |
JP2011055462A (ja) | 半導体装置 | |
US9030907B2 (en) | Semiconductor device and semiconductor system with the same | |
JP2011238327A (ja) | 半導体メモリ装置及び半導体メモリ装置を備える半導体システム並びにその動作方法 | |
KR100426557B1 (ko) | 클럭 동기 회로 및 반도체 메모리 | |
US8169851B2 (en) | Memory device with pseudo double clock signals and the method using the same | |
US20130127503A1 (en) | Semiconductor device and method for driving the same | |
KR100800382B1 (ko) | 반도체 메모리 장치에서의 신호제어방법 및 그에 따른컬럼선택라인 인에이블 신호 발생회로 | |
KR100636676B1 (ko) | 내부전압 생성 제어회로 및 이를 이용한 내부전압 생성회로 | |
KR100875671B1 (ko) | 프리차지신호 생성장치를 구비하는 반도체메모리소자 및그의 구동방법 | |
US9218855B2 (en) | Semiconductor device and memory control method | |
KR20140136203A (ko) | 반도체 집적회로 | |
KR20120020319A (ko) | 시프트 회로 | |
KR101912905B1 (ko) | 카스 레이턴시 설정 회로 및 이를 포함하는 반도체 메모리 장치 | |
KR20220002037A (ko) | 메모리 장치, 이를 포함하는 반도체 시스템 및 이의 동작 방법 | |
KR101034036B1 (ko) | 반도체 메모리 테스트 보드, 이를 포함하는 반도체 메모리 테스트 시스템 및 반도체 메모리 테스트 방법 | |
KR20090063606A (ko) | 어드레스 래치 클럭 제어장치 | |
KR100924017B1 (ko) | 오토 프리차지 회로 및 오토 프리차지 방법 | |
KR100929827B1 (ko) | 반도체 메모리 소자 및 그 구동 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20141126 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20151120 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20161125 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20171124 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20181126 Year of fee payment: 8 |