JP2014017590A - 電子回路及び通信方法 - Google Patents

Abstract

【課題】電子回路間で行われる同期通信におけるサンプリングエラーを低減する。
【解決手段】電子回路２は、他の電子回路３と同期するためのクロック信号のパルスのエッジタイミングで送信信号をサンプリングして他の電子回路３へ送信するサンプリング部５１と、送信信号に対する応答信号を他の電子回路３から受信する受信部５２と、応答信号の受信結果に応じて、サンプリング部５１のサンプリングタイミングのトリガエッジにクロック信号の立ち上がりエッジ及び立ち下がりエッジのいずれかを設定するトリガエッジ設定部５４を備える。
【選択図】図２

Description

本明細書で論じられる実施態様は、電子回路間の同期通信に関する。

複数の電子回路の間で同期通信が行われる通信インタフェースの一例として、MIPI(Mobile Industry Processor Interface)により標準化されるDigRF v4(Digital Radio Frequency version 4)が知られている。DigRF v4は、携帯電話などに使用されるベースバンドIC(Integrated Circuit)と無線周波数（Radio Frequency: RF） ICとの間の通信インタフェースである。

関連する技術として、デジタルベースバンド回路からループバック要求命令を受信するように構成された無線回路が知られている。無線回路は、ループバック要求命令の受信に応答して確認命令をデジタルベースバンド回路へ即時に返し、それによってデジタルベースバンド回路と無線回路との間の通信リンクのレイテンシに関するデジタルベースバンド回路における判定を容易にする。

また、逆相クロック信号を生成するインバータ回路と、受信データの変化点を検出する受信データ変化点検出回路を備える自動位相反転回路が知られている。自動位相反転回路は、受信データを読込む際の正相クロック信号位相の動作マージンを判定し所定の保護回路を介して判定結果を出力する正相側クロック信号判定回路を備える。自動位相反転回路は、受信データを読込む際の逆相クロック信号位相の動作マージンを判定し所定の保護回路を介して判定結果を出力する逆相側クロック信号判定回路を備える。自動位相反転回路は、クロック信号の選択信号を生成する選択信号生成回路と、選択信号の論理により正相或いは逆相のクロック信号を選択出力するクロック信号選択回路を備える。

特表２０１１−５１７１８３号公報 特開２００２−２３２４０２号公報

電子回路間で行われる同期通信において、同期に使用されるクロック信号のエッジの位相と受信信号のエッジの位相との間に差が生じる場合がある。例えば、第１の電子回路から第２の電子回路への送信信号の遅延が、第１の電子回路でのクロック信号の位相に対する第２の電子回路でのクロック信号の位相の遅延と異なれば、受信信号とクロック信号のエッジの位相差が生じる。

例えば、DigRF v4において無線周波数ICからベースバンドICへクロック信号を送信すると、無線周波数ICにおけるクロック信号の位相はベースバンドICにおけるクロックの位相よりも遅れる。これに対し、ベースバンドICから無線周波数ICが受信する上りリンク信号の位相は、ベースバンドICでの位相より遅れる。

クロック信号のエッジの位相と受信信号のエッジの位相との間に差がある場合には、例えば以下の理由により、信号のサンプリングエラーが生じる恐れがある。
（１）電子回路間の信号遅延量は、個体、製造ロットや装置設計に依存して変化する。このため、クロック信号のエッジの位相と受信信号のエッジの位相の間の位相差もこれらの要因に依存する。このため、プラットフォーム設計時に受信信号のサンプリングタイミングが最適化されても、サンプリングタイミングと受信信号のエッジとが近接してサンプリングエラーが生じることがある。
（２）受信信号をサンプリングするセットアップ時間及びホールド時間にも、個体、製造ロットに依存する広狭がある。このため、セットアップ時間及びホールド時間に受信信号のエッジが生じてサンプリングエラーが生じることがある。

本明細書に開示される装置又は方法は、電子回路間で行われる同期通信におけるサンプリングエラーの低減を目的とする。

装置の一観点によれば、電子回路が与えられる。電子回路は、他の電子回路と同期するためのクロック信号のパルスのエッジタイミングで送信信号をサンプリングして他の電子回路へ送信するサンプリング部と、送信信号に対する応答信号を他の電子回路から受信する受信部と、応答信号の受信結果に応じて、サンプリング部のサンプリングタイミングのトリガエッジにクロック信号の立ち上がりエッジ及び立ち下がりエッジのいずれかを設定するトリガエッジ設定部を備える。

方法の一観点によれば、通信方法が与えられる。通信方法は、他の電子回路と同期するためのクロック信号のパルスのエッジタイミングで送信信号をサンプリングして他の電子回路へ送信し、送信信号に対する応答信号を他の電子回路から受信し、応答信号の受信結果に応じて、送信信号のサンプリングタイミングのトリガエッジにクロック信号の立ち上がりエッジ及び立ち下がりエッジのいずれかを設定する。

本明細書に開示される装置又は方法によれば、電子回路間で行われる同期通信におけるサンプリングエラーが低減する。

電子回路の第１実施例のハードウエア構成の説明図である。 ベースバンドＩＣの第１実施例の機能構成図である。 トリガエッジの決定方法を模式的に示す図である。 （Ａ）〜（Ｅ）は、トリガエッジに立ち上がりエッジを使用する場合の折り返し信号の説明図である。 （Ａ）〜（Ｅ）は、トリガエッジに立ち下がりエッジを使用する場合の折り返し信号の説明図である。 トリガエッジの決定方法の第１例の説明図である。 ＩＣ間の信号シーケンスの第１例の説明図である。 トリガエッジの決定方法の変形例を模式的に示す図である。 電子回路の第２実施例のハードウエア構成の説明図である。 ベースバンドＩＣの第２実施例の機能構成図である。 （Ａ）及び（Ｂ）は、サンプリングエラーが発生しないサンプリングタイミング範囲の中心からの乖離量の判定方法の一例の説明図である。 トリガエッジの決定方法の第２例の説明図である。 ＩＣ間の信号シーケンスの第２例の説明図である。

＜１．第１実施例＞
＜１．１．ハードウエア構成＞
以下、添付する図面を参照して好ましい実施例について説明する。図１は、電子回路の第１実施例のハードウエア構成の説明図である。電子回路１は、移動無線通信のベースバンド信号を処理するベースバンドIC２と、無線周波数信号を処理する無線周波数IC３を備える。以下、DigRF v4により同期通信を行うベースバンドICと無線周波数ICの例示を用いて電子回路１の説明を行う。但し、本明細書に開示される装置及び方法は、回路モジュール間で同期通信が行われる電子回路であれば、他の方式の通信インタフェースを用いて回路モジュール間で通信が行われる電子回路でも適用可能である。なお、添付する図面及び以下の説明において、ベースバンド及び無線周波数をそれぞれ「BB」及び「RF」と表記することがある。

BBIC２は、インタフェース回路１０と、信号処理回路１１と、プロセッサ１２と、メモリ１３と、クロック発生回路１４を備える。インタフェース回路１０は、RFIC３との間のDigRF v4に従う通信のための信号処理を行う。このため、インタフェース回路１０は、D型フリップフロップ２０及び２１、バッファ２２、２３及び２４、インバータ２５、並びに位相切替器２６を備える。なお、以下の説明において、Ｄ型フリップフロップを「FF」と表記することがある。

FF２０は、信号処理回路１１から入力される上りリンクデータやRFIC３に対するコマンドをサンプリングして出力端子Ｑから出力する。FF２０は、RFIC３から受信するクロック信号のエッジタイミングをサンプリングタイミングのトリガエッジとして使用する。FF２０から出力された信号はバッファ２２を介してRFIC３へ出力される。なお、FF２０のD端子に入力される上りリンクデータやRFIC３に対するコマンドを、以下の説明及び添付する図面においてそれぞれ「上りリンクデータDU1」及び「DU1」と表記することがある。

RFIC３は、RFIC３へ送信されたコマンドに対する応答信号や下りリンクデータをBBIC２へ送信する。これら下りリンクデータや応答信号は、バッファ２３を経由してFF２１に入力される。FF２１は、下りリンクデータや応答信号を、RFIC３から受信するクロック信号の立ち下がりエッジのタイミングでサンプリングし信号処理回路１１に出力する。

バッファ２４は、RFIC３からBBIC２へ送信されたクロック信号を受信する。このクロック信号は、クロック発生回路１４及び位相切替器２６へ入力される。なお、RFIC３とBBIC２との間の伝送遅延により、RFIC３内のクロック信号の位相とBBIC２内のクロックの位相との間には差がある。このため、以下の説明及び添付する図面において、RFIC３内のクロック信号を「CLK1」と表記し、BBIC２内のクロック信号を「CLK2」と表記することがある。

インバータ２５は、FF２１がクロック信号CLK2の立ち下がりエッジでサンプリングするように、クロック信号CLK2の位相を反転してFF２１のクロック端子CKに入力する。RFIC３からBBIC２へ送信される信号とクロック信号の信号遅延はほぼ等しいか近い。RFIC３においてクロック信号の立ち上がりエッジで送信信号をサンプリングし、BBIC２においてクロック信号の立ち下がりエッジで受信信号をサンプリングすることによって、受信信号は信号変化点の中間付近でサンプリングされる。このため受信信号のサンプリングエラーが低減される。

位相切替器２６は、プロセッサ１２の指示に従ってクロック信号CLK2の位相を切り替え、クロック信号CLK2の同相信号及び逆相信号のいずれかをFF２０のクロック端子CKに入力する。クロック信号ＣＬＫ２の位相の切り替えによって、FF２０のサンプリングタイミングのトリガエッジは、クロック信号CLK2の立ち上がりエッジ及び立ち下がりエッジの間で切り替えられる。

信号処理回路１１は、インタフェース回路１０を経由して送受信される上りリンクデータ及び下りリンクデータの信号処理を行う。また、信号処理回路１１は、プロセッサ１２の指示に従いRFIC３に対してコマンドを送信する。BBIC２からRFIC３へ送信するコマンドの中には、RFIC３からBBIC２へ応答信号を送信することを指示するコマンドが含まれていてよい。このようなコマンドは、例えば、BBIC２からRFIC３へ送信する信号をそのまま送り返すことを指示するループバックコマンドであってよい。ループバックコマンドの一例は、DigRF v4で用意されているICLC(Interface Control Logical Channel) (91h)コマンド(Turn Logic-Level Frame Loopback On)である。

RFIC３からBBIC２へ応答信号を送信することを指示するコマンドの他の例は、既知の応答信号を送信することを指示するPingコマンドであってよい。Pingコマンド及び既知の応答信号の一例は、DigRF v4で用意されているICLC (94h)コマンド(Ping Request)及びICLC (95h)コマンド(Ping Response)である。

また、BBIC２からRFIC３へ送信するコマンドの中には、ICLC (91h)及び(94h)コマンドを実行できる状態になるようにRFIC３を起動する起動コマンドが含まれていてもよい。

プロセッサ１２は、BBIC２の動作制御や、以下に説明するFF２０のサンプリングのトリガエッジの決定動作を行う。トリガエッジの決定動作については後述する。メモリ１３には、プロセッサ１２による信号処理のための制御プログラムやこのプログラムの実行中に使用されるデータが格納される。メモリ１３は、コンピュータプログラムやデータを記憶するための、不揮発性記憶装置や、読み出し専用メモリ（ROM: Read Only Memory）などを含んでいてよい。またメモリ１３には、プロセッサ１２が現在実行中のプログラムや、このプログラムによって一時的に使用されるデータが記憶される。メモリ１３は、ランダムアクセスメモリ（RAM: Random Access Memory）を含んでいてよい。クロック発生回路１４は、クロック信号CLK2に基づいて信号処理回路１１及びプロセッサ１２の動作クロックを生成する。

RFIC３は、インタフェース回路３０と、信号処理回路３１と、プロセッサ３２と、メモリ３３と、バッファ３４と、クロック発生回路３５を備える。インタフェース回路３０は、BBIC２との間のDigRF v4に従う通信のための信号処理を行う。このため、インタフェース回路３０は、FF４０及び４１、バッファ４２、４３及び４４を備える。

BBIC２から送信された上りリンクデータやコマンドは、バッファ４２を経由してFF４０に入力される。FF４０は、これらの信号をクロック信号CLK1の立ち上がりエッジでサンプリングし信号処理回路３１に出力する。なお、RFIC３に受信されFF４０によるサンプリングされる前の上りリンクデータやコマンドを、以下の説明及び添付する図面においてそれぞれ「上りリンク信号DS」及び「DS」と表記することがある。また、FF４０によるサンプリング後の上りリンクデータやコマンドを、以下の説明及び添付する図面においてそれぞれ「上りリンクデータDU2」及び「DU2」と表記することがある。

FF４１は、信号処理回路３１から入力される下りリンクデータやBBIC２から受信したコマンドに対する応答信号を、クロック信号CLK1の立ち上がりエッジでサンプリングして出力端子Ｑから出力する。FF４１から出力された信号はバッファ４２を介してBBIC２へ出力される。

信号処理回路３１は、インタフェース回路３０を経由して送受信される上りリンクデータ及び下りリンクデータの信号処理を行う。また、信号処理回路３１は、BBIC２から送信されるコマンドに従う信号処理を実行する。たとえば、ループバックコマンドが受信された場合に、信号処理回路３１は、BBIC２から送信された信号を下りリンクを介してBBIC２に送り返す。また、例えばPingコマンドが受信された場合に、信号処理回路３１は、既知の応答信号を下りリンクを介してBBIC２に送り返す。

プロセッサ３２は、RFIC３の動作制御を行う。メモリ３３には、プロセッサ３２による信号処理のための制御プログラムやこのプログラムの実行中に使用されるデータが格納される。メモリ３３は、コンピュータプログラムやデータを記憶するための、不揮発性記憶装置や、読み出し専用メモリなどを含んでいてよい。またメモリ３３には、プロセッサ３２が現在実行中のプログラムや、このプログラムによって一時的に使用されるデータが記憶される。メモリ３３は、ランダムアクセスメモリを含んでいてよい。

クロック発生回路３５は、バッファ３４を介して受信された参照クロック信号に基づいて信号処理回路３１及びプロセッサ３２の動作クロックを生成する。バッファ３４を経由した参照クロック信号は、クロック信号CLK1としてFF４０及び４１のサンプリングに使用される。またバッファ３４を経由した参照クロック信号は、インタフェース回路３０バッファ４３を介してBBIC２へ送信され、クロック信号CLK2として使用される。

なお、図１に示すハードウエア構成は実施例の説明のための例示にすぎない。以下に記載される動作を実行するものであれば、本明細書に記載される電子回路は、他のどのようなハードウエア構成を採用してもよい。図９に示すハードウエア構成についても同様である。

＜１．２．機能構成＞
続いて、上記ハードウエア構成によって実現される機能について説明する。図２は、BBIC２の第１実施例の機能構成図である。なお、図２の機能構成図は、BBIC２について本明細書において以下に説明される機能に関係する構成を中心に示している。BBIC２は、図示の構成要素以外の他の構成要素を含んでいてよい。図１０の機能構成図についても同様である。

BBIC２は、コマンド出力部５０と、送信データサンプリング部５１と、受信部５２と、照合部５３と、トリガエッジ決定部５４を備える。コマンド出力部５０は、RFIC３を起動する起動コマンドを送信データサンプリング部５１へ出力する。

また、コマンド出力部５０は、RFIC３に対するコマンドとして、BBIC２へ応答信号を送信することを指示するコマンドを送信データサンプリング部５１へ出力する。このコマンドは前述のICLC(91h)コマンドであってよい。コマンド出力部５０は、ICLC(91h)コマンドに続けて所定のパターン信号を格納するフレームを送信データサンプリング部５１へ出力する。

送信データサンプリング部５１は、コマンド出力部５０が出力するコマンド、フレーム及び上りリンクデータをサンプリングしてRFIC３へ送信する。このとき、送信データサンプリング部５１は、クロック信号CLK2の立ち上がりエッジ及び立ち下がりエッジのうちトリガエッジ決定部５４により指定されたいずれか一方を、サンプリングタイミングのトリガエッジとして使用する。

受信部５２は、下りリンクデータをRFIC３から受信する。また受信部５２は、ICLC(91h)コマンドの後にBBIC２が送信したフレームをRFIC３がそのまま送り返した折り返し信号を受信する。照合部５３は、折り返し信号に含まれる信号と送信したフレームに含まれるパターン信号とを照合する。

トリガエッジ決定部５４は、クロック信号CLK2の立ち上がりエッジ及び立ち下がりエッジのうち、サンプリングタイミングのトリガエッジとして使用するエッジを、送信データサンプリング部５１に対して指定する。トリガエッジ決定部５４は、立ち上がりエッジ及び立ち下がりエッジの各々をトリガエッジとして使用した際の照合部５３の照合結果に基づいて、トリガエッジとして使用するエッジを決定する。

なお、コマンド出力部５０の上記動作は、図１に示す信号処理回路１１及びプロセッサ１２の協働によって実行される。また、送信データサンプリング部５１の上記動作は、FF２０と位相切替器２６によって実行される。受信部５２の上記動作はFF２１によって実行される。照合部５３とトリガエッジ決定部５４の上記動作はプロセッサ１２によって実行される。

＜１．３．動作＞
続いて、BBIC２の動作について説明する。電子回路１に電源が投入され、BBIC２とRFIC３との間で所定の起動シーケンスを開始する前に、BBIC２は、ICLCコマンドを実行できる状態になるようにRFIC３を起動する起動コマンドを送信する。その後、BBIC２は送信データサンプリング部５１のサンプリングのトリガエッジを、クロック信号CLK2の立ち上がりエッジ及び立ち下がりエッジのいずれにするかを決定する。

図３は、トリガエッジの決定方法の例を模式的に示す図である。BBIC２のコマンド出力部５０は、ICLC(91h)コマンドの送信後に所定パターン「１０１０１…」を含んだフレーム６０をRFIC３に送信する。ICLC(91h)コマンドを受信したRFIC３の信号処理回路３１は、その後に受信したフレーム６０と同じ折り返し信号６１をBBIC２へ送信する。照合部５３は折り返し信号６１とフレーム６０に各々含まれるパターン信号「１０１０１…」を照合する。BBIC２は、ICLC(91h)コマンド及びフレーム６０の送信並びにパターン信号の照合を、立ち上がりエッジをトリガエッジとして使用する場合と立ち下がりエッジをトリガエッジとして使用する場合のそれぞれにおいて実行する。

図４の（Ａ）〜図４の（Ｅ）及び図５の（Ａ）〜図５の（Ｅ）を参照して、送信データサンプリング部５１のサンプリングの相違による折り返し信号の変化について説明する。トリガエッジに立ち上がりエッジを使用する場合における、クロック信号CLK1、CLK2、上りリンクデータDU1、上りリンク信号DS及び上りリンクデータDU2のタイムチャートを、それぞれ図４の（Ａ）〜図４の（Ｅ）に示す。

時刻ｔ１、ｔ４、ｔ７、ｔ１０及びｔ１３は、それぞれBBIC２におけるクロック信号CLK2の立ち上がりエッジのエッジタイミングを示す。時刻ｔ３、ｔ６、ｔ９、ｔ１２及びｔ１５は、RFIC３におけるクロック信号CLK1の立ち上がりエッジのエッジタイミングを示す。クロック信号CLK2は、クロック信号CLK1よりも期間ｄだけ遅れている。

期間ｐ１、ｐ３、ｐ５、ｐ７及びｐ９は、それぞれフレーム６０に格納される所定パターン「１０１０１」の第１、第２、第３、第４及び第５ビットが送信データサンプリング部５１に入力される期間を示す。所定パターンの第１、第２、第３、第４及び第５ビットは、それぞれクロック信号CLK2の立ち上がりエッジタイミングｔ１、ｔ４、ｔ７、ｔ１０及びｔ１３でサンプリングされ、RFIC３へ送信される。

RFIC３で受信された上りリンク信号DSにおいて、所定パターンの第１、第２、第３、第４及び第５ビットに対応する信号変化は、時刻ｔ２、ｔ５、ｔ８、ｔ１１及びｔ１４で発生する。これらの時刻で変化した信号の値は、それぞれクロック信号CLK1の立ち上がりエッジタイミングｔ３、ｔ６、ｔ９、ｔ１２及びｔ１５でサンプリングされる。

ここで、RFIC３での上りリンク信号DSのサンプリングのためのセットアップ時間及びホールド時間を考慮する。矩形７１、７２、７３、７４、７５は、それぞれサンプリングタイミングｔ３、ｔ６、ｔ９、ｔ１２及びｔ１５におけるセットアップ時間及びホールド時間を示す。図示の例では、送信データサンプリング部５１のサンプリングタイミングにクロック信号CLK2の立ち上がりエッジを使用すると、セットアップ時間及びホールド時間内に上りリンク信号DSの信号変化が生じる。このため、サンプリングエラーが生じやすくなる。

期間ｐ２、ｐ４、ｐ６、ｐ８及びｐ１０は、それぞれサンプリングタイミングｔ３、ｔ６、ｔ９、ｔ１２及びｔ１５でサンプリングされた所定パターンの出力期間を示す。本例では、時刻ｔ４でサンプリングされる信号「０」が「１」として検出されるエラーが生じ、受信パターンが「１１１０１」に変化している。

次に、トリガエッジに立ち下がりエッジを使用する場合における、クロック信号CLK1、CLK2、上りリンクデータDU1、上りリンク信号DS及び上りリンクデータDU2のタイムチャートを、それぞれ図５の（Ａ）〜図５の（Ｅ）に示す。

図示の例では、立ち下がりエッジを使用すると、上りリンク信号DSの信号変化点ｔ２、ｔ５、ｔ８、ｔ１１及びｔ１４が、サンプリングタイミングｔ３、ｔ６、ｔ９、ｔ１２及びｔ１５から離れる。この結果、セットアップ時間及びホールド時間７１、７２、７３、７４及び７５において上りリンク信号DSの信号変化が発生しなくなり、サンプリングエラーが生じにくくなる。

BBIC２のトリガエッジ決定部５４は、立ち上がりエッジをトリガエッジとして使用した場合にパターン信号が一致し、立ち下がりエッジをトリガエッジとして使用した場合にパターン信号が一致しない場合に、トリガエッジを立ち上がりエッジに決定する。トリガエッジ決定部５４は、立ち下がりエッジをトリガエッジとして使用した場合にパターン信号が一致し、立ち上がりエッジをトリガエッジとして使用した場合にパターン信号が一致しない場合に、トリガエッジを立ち下がりエッジに決定する。

立ち上がりエッジを使用する場合と立ち下がりエッジを使用する場合の両方でパターン信号が一致する場合には、トリガエッジ決定部５４は、トリガエッジをこれらのエッジのいずれかに決定する。立ち上がりエッジ及び立ち下がりエッジのいずれか一方が、優先的に使用されるエッジとして予め定められていてもよい。立ち上がりエッジ及び立ち下がりエッジを使用する場合の各々でフレーム送信と照合を複数回行い、パターンがより多く一致したエッジをトリガエッジとして選択してもよい。

図６は、トリガエッジの決定方法の第１例の説明図である。図６を参照して説明する一連の動作は複数の手順を含む方法と解釈してもよい。この場合に「オペレーション」を「ステップ」と読み替えてもよい。図７、図１２及び図１３に示す動作も同様である。

オペレーションＡＡにおいてトリガエッジ決定部５４は、送信データサンプリング部５１のトリガエッジを、クロック信号CLK2の立ち上がりエッジに設定する。オペレーションＡＢにおいてコマンド出力部５０は、起動コマンドをRFIC３へ送信する。

オペレーションＡＣにおいてトリガエッジ決定部５４は、送信データサンプリング部５１のトリガエッジを、クロック信号CLK2の立ち下がりエッジに設定する。オペレーションＡＤにおいてコマンド出力部５０は、起動コマンドをRFIC３へ送信する。立ち上がりエッジ及び立ち下がりエッジをトリガエッジに使用したそれぞれの場合で起動コマンドが送信されることによって、いずれのエッジを使用した場合にサンプリングエラーが生じるかが不明でも、より確実にRFIC３を起動することができる。

オペレーションＡＥにおいてトリガエッジ決定部５４は、送信データサンプリング部５１のトリガエッジを、クロック信号CLK2の立ち上がりエッジに設定する。オペレーションＡＦにおいてコマンド出力部５０は、ICLC(91h)コマンドをRFIC３へ送信する。コマンド出力部５０は、ICLC(91h)コマンドに続けて所定パターンを含むフレームをRFIC３へ送信する。

オペレーションＡＧにおいて受信部５２は、RFIC３から送信される折り返し信号を受信する。オペレーションＡＨにおいて照合部５３は、折り返し信号に含まれるパターンとフレームに含まれるパターンとを照合する。

オペレーションＡＩにおいてトリガエッジ決定部５４は、送信データサンプリング部５１のトリガエッジを、クロック信号CLK2の立ち下がりエッジに設定する。オペレーションＡＪ〜ＡＬの動作は、オペレーションＡＦ〜ＡＨの動作と同様である。オペレーションＡＭにおいてトリガエッジ決定部５４は、オペレーションＡＨ及びＡＬでの照合部５３の照合結果に基づいて、トリガエッジとして使用するエッジを決定する。オペレーションＡＮにおいてトリガエッジ決定部５４は、送信データサンプリング部５１のトリガエッジを、オペレーションＡＭで決定したエッジに設定する。

図７は、ＩＣ間の信号シーケンスの第１例の説明図である。オペレーションＢＡにおいてトリガエッジ決定部５４は、送信データサンプリング部５１のトリガエッジを、クロック信号CLK2の立ち上がりエッジに設定する。オペレーションＢＢにおいて、コマンド出力部５０は、起動コマンドをRFIC３へ送信する。

オペレーションＢＣにおいてトリガエッジ決定部５４は、送信データサンプリング部５１のトリガエッジを、クロック信号CLK2の立ち下がりエッジに設定する。オペレーションＢＤにおいてコマンド出力部５０は、起動コマンドをRFIC３へ送信する。オペレーションＢＢ及びＢＤで送信された起動コマンドの少なくとも何れか一方により、オペレーションＢＥにおいてRFIC３が起動し、ICLCコマンドを実行可能な状態になる。

オペレーションＢＦにおいてトリガエッジ決定部５４は、送信データサンプリング部５１のトリガエッジを、クロック信号CLK2の立ち上がりエッジに設定する。オペレーションＢＧにおいてコマンド出力部５０は、ICLC(91h)コマンドと所定パターンを含むフレームをRFIC３へ送信する。オペレーションＢＨにおいてRFIC３は、受信したフレームをそのまま折り返し信号として送信する。オペレーションＢＩにおいて、照合部５３は、フレームと折り返し信号に含まれるパターンを照合する。

オペレーションＢＪにおいてトリガエッジ決定部５４は、送信データサンプリング部５１のトリガエッジを、クロック信号CLK2の立ち下がりエッジに設定する。オペレーションＢＫにおいてコマンド出力部５０は、ICLC(91h)コマンドと所定パターンを含むフレームをRFIC３へ送信する。オペレーションＢＬにおいてRFIC３は、受信したフレームをそのまま折り返し信号として送信する。オペレーションＢＭにおいて、照合部５３は、フレームと折り返し信号に含まれるパターンを照合する。

オペレーションＢＮにおいてトリガエッジ決定部５４は、オペレーションＢＩ及びＢＭでの照合部５３の照合結果に基づいてトリガエッジとして使用するエッジを決定する。オペレーションＢＯにおいてトリガエッジ決定部５４は、送信データサンプリング部５１のトリガエッジを、オペレーションＢＮで決定したエッジに設定する。オペレーションＢＰにおいてコマンド出力部５０は、ICLC(91h)コマンドによる折り返し信号の送信を停止させるICLC(93h)コマンドをRFIC３へ送信する。

＜１．４．効果＞
送信側回路のサンプリングのトリガエッジを、クロック信号の立ち上がりエッジ及び立ち下がりエッジの間で切り替えることで、受信側回路におけるサンプリング時刻と受信信号のエッジ発生時刻との間隔に起因するサンプリングエラーを低減することができる。

また、本実施例によれば、トリガエッジの決定に使用されるICLCコマンドを実行できるようにRFIC３を起動する起動コマンドを、立ち上がりエッジ及び立ち下がりエッジをそれぞれトリガエッジに使用して送信する。このため、トリガエッジの決定前の状態、すなわち、いずれのエッジを使用した場合にサンプリングエラーが生じるかが不明な状態において、より確実にRFIC３を起動することができる。

＜１．５．変形例＞
トリガエッジの決定の際にRFIC３からBBIC２へ応答信号を送信することを指示するコマンドは、Pingコマンドであってもよい。図８は、トリガエッジの決定方法の変形例を模式的に示す図である。BBIC２のコマンド出力部５０は、ICLC(94h)コマンド６２をRFIC３に送信する。ICLC(94h)コマンドを受信したRFIC３の信号処理回路３１は、既知の応答信号であるICLC (95h)コマンドをBBIC２へ送信する。照合部５３は受信したICLC (95h)コマンドの信号パターンと、予めBBIC２のメモリ１３に記憶されたICLC (95h)コマンドの信号パターンを照合する。トリガエッジ決定部５４は、立ち上がりエッジ及び立ち下がりエッジの各々をトリガエッジとして使用した際の照合部５３の照合結果に基づいて、トリガエッジとして使用するエッジを決定する。以下の第２実施例においても同様にPingコマンドを使用してよい。

＜２．第２実施例＞
＜２．１．ハードウエア構成＞
続いて、電子回路１の他の実施例について説明する。本実施例では、BBIC２は、FF２０によるサンプリングタイミングを段階的に変化させながらRFIC３への信号を複数回送信することによりエラーが生じるサンプリングタイミングの変化量を検出する。BBIC２は、クロック信号CLK2の立ち上がりエッジ及び立ち下がりエッジのうち、サンプリングエラーに対するマージンが大きい方をトリガエッジとして使用する。この結果、BBIC２とRFIC３との間の伝送遅延の変動により強いエッジを選択することができる。

図９は、電子回路１の第２実施例のハードウエア構成の説明図である。電子回路１は、スイッチ回路８０と、可変負荷回路８１を備える。スイッチ回路８０は、RFIC3からBBIC2へのクロック信号の伝送経路を、可変負荷回路８１が有する負荷容量を経由する経路と可変負荷回路８１をバイパスする経路との間で切り替える。プロセッサ１２は、スイッチ回路８０による負荷容量の挿入の有無、及び挿入される可変負荷回路８１の負荷容量を制御する。

＜２．２．機能構成＞
図１０は、BBIC２の第２実施例の機能構成図である。BBIC２は負荷制御部５５を備える。負荷制御部５５は、スイッチ回路８０による負荷容量の挿入の有無、及び挿入される可変負荷回路８１の負荷容量を制御する。クロック信号CLK2は負荷容量の挿入量に応じて遅延するため、これに応じて送信データサンプリング部５１のサンプリングタイミングが遅延する。

トリガエッジ決定部５４は、トリガエッジをクロック信号CLK2の立ち上がりエッジ及び立ち下がりエッジに設定し、それぞれの場合でクロック信号の伝送経路に挿入される可変負荷回路８１の負荷容量を段階的に変化させる。例えば、トリガエッジ決定部５４は、可変負荷回路８１の負荷容量を予め定めた複数の負荷容量の設定値に設定することにより負荷容量を変化させる。

コマンド出力部５０は、トリガエッジ決定部５４によって設定された異なる複数の負荷容量が挿入されたそれぞれの状態において、ICLC(91h)コマンドと所定パターンを含むフレームをRFIC３へ送信する。照合部５３は、それぞれの状態において、RFIC３から送信される折り返し信号に含まれるパターンとフレームに含まれるパターンとを照合する。

トリガエッジ決定部５４は、負荷容量を挿入しない状態でサンプリングエラーが生じたら、クロック信号CLK2の立ち上がりエッジ及び立ち下がりエッジのうち、サンプリングエラーが生じないエッジをトリガエッジとして選択する。

いずれのエッジでもサンプリングエラーが生じない場合にトリガエッジ決定部５４は、FF４０におけるサンプリングエラーが生じる負荷容量の変動範囲と、サンプリングエラーが生じない負荷容量の変動範囲を検出する。トリガエッジ決定部５４は、これらの負荷容量の変動範囲に基づいて、負荷容量が挿入されない状態のサンプリングタイミングが、サンプリングエラーが発生しない範囲の中心から離れる乖離量を判定する。

図１１の（Ａ）及び図１１の（Ｂ）を参照して、サンプリングエラーが発生しないサンプリングタイミング範囲の中心からの乖離量の判定方法の一例を説明する。図１１の（Ａ）及び図１１の（Ｂ）は、それぞれクロック信号CLK2の立ち上がりエッジ及び立ち下がりエッジをそれぞれ使用した場合における、サンプリングエラーが発生する負荷容量の変動範囲とサンプリングエラーが発生しない負荷容量の変動範囲を示す。

トリガエッジ決定部５４は、クロック信号CLK2の１サイクル分のサンプリングタイミングの遅延を生じさせる負荷容量に相当する変化幅ΔＣｒを算出する。変化幅ΔＣｒは、サンプリングエラーが生じる１個の連続した変動幅全体と、サンプリングエラーが生じない１個の連続した変動幅全体との合計により決定できる。

トリガエッジ決定部５４は、負荷容量が挿入されない状態とサンプリングエラーの発生が始まる負荷容量との間の負荷の変化幅ΔＣ１及びΔＣ３を算出する。また、サンプリングエラーの発生が止まる負荷容量と変化幅ΔＣｒとの差ΔＣ２及びΔＣ４を算出する。トリガエッジ決定部５４は、立ち上がりエッジ及び立ち下がりエッジを使用した場合のサンプリングタイミングが、サンプリングエラーが発生しない範囲の中心から離れる乖離量Ｃｕ及びＣｄを、それぞれ次式によって計算する。

Ｃｕ＝｜ΔＣ１−（ΔＣ１＋ΔＣ２）／２｜
Ｃｄ＝｜ΔＣ３−（ΔＣ３＋ΔＣ４）／２｜

図１１の（Ａ）及び図１１の（Ｂ）の例の場合、立ち上がりエッジを使用した場合の乖離量Ｃｕの方が、立ち下がりエッジを使用した場合の乖離量Ｃｄよりも小さくなる。したがって、トリガエッジ決定部５４は、トリガエッジを立ち下がりエッジに設定する。

このように、サンプリングエラーが生じないタイミングの範囲の中心からの乖離量がより少ないエッジをトリガエッジに使用することによって、サンプリングエラーに対するマージンがよりエッジをトリガエッジとして使用することができる。なお、負荷制御部５５の上記動作はプロセッサ１２によって実行される。

＜２．３．動作＞
図１２は、トリガエッジの決定方法の第２例の説明図である。オペレーションＣＡ〜ＣＤの動作は、図６のオペレーションＡＡ〜ＡＤと同様である。オペレーションＣＥにおいてトリガエッジ決定部５４は、送信データサンプリング部５１のトリガエッジを、クロック信号CLK2の立ち上がりエッジに設定する。

オペレーションＣＦにおいて負荷制御部５５は、可変負荷回路８１をバイパスする経路へクロック信号の伝送経路の経路を切り替え、クロック信号の伝送経路への負荷容量の挿入を停止する。オペレーションＣＧにおいて、コマンド出力部５０は、ICLC(91h)コマンドをRFIC３へ送信する。コマンド出力部５０は、ICLC(91h)コマンドに続けて所定パターンを含むフレームをRFIC３へ送信する。

オペレーションＣＨにおいて受信部５２は、RFIC３からの折り返し信号を受信する。オペレーションＣＩにおいて照合部５３は、フレームと折り返し信号に含まれるパターンを照合する。

オペレーションＣＪにおいてトリガエッジ決定部５４は、予定した全設定値の負荷が挿入した状態の各々で、ICLC(91h)コマンド及びフレームの送信と、フレーム及び折り返し信号に含まれるパターンの照合とが実行されたか否かを判断する。オペレーションＣＪの判断が肯定ならば動作はオペレーションＣＬへ進む。オペレーションＣＪの判断が否定ならば動作はオペレーションＣＫへ進む。オペレーションＣＫにおいて、負荷制御部５５は、クロック信号の伝送経路へ挿入する負荷容量を増やし、予定して全設定値のいずれかに負荷容量を設定する。その後に動作はオペレーションＣＧへ進む。

オペレーションＣＬにおいてトリガエッジ決定部５４は、送信データサンプリング部５１のトリガエッジを、クロック信号CLK2の立ち下りエッジに設定する。オペレーションＣＭ〜ＣＲの動作は、オペレーションＣＦ〜ＣＫと同様である。

オペレーションＣＳにおいてトリガエッジ決定部５４は、クロック信号CLK2の立ち上がりエッジ及び立ち下がりエッジのうち、サンプリングエラーに対するマージンが大きい方をトリガエッジとして使用するエッジとして決定する。オペレーションＣＴの動作は、図６のオペレーションＡＮと同様である。

図１３は、ＩＣ間の信号シーケンスの第２例の説明図である。オペレーションＤＡ〜ＤＤＥの動作は、図７のオペレーションＢＡ〜ＢＥと同様である。オペレーションＤＦにおいてトリガエッジ決定部５４は、送信データサンプリング部５１のトリガエッジを、クロック信号CLK2の立ち上がりエッジに設定する。

オペレーションＤＧにおいて負荷制御部５５は、クロック信号の伝送経路への負荷容量の挿入を停止する。オペレーションＤＨにおいてコマンド出力部５０は、ICLC(91h)コマンドと所定パターンを含むフレームをRFIC３へ送信する。オペレーションＤＩにおいてRFIC３は、受信したフレームをそのまま折り返し信号として送信する。オペレーションＤＪにおいて照合部５３は、フレームと折り返し信号に含まれるパターンを照合する。

オペレーションＤＫにおいて負荷制御部５５は、クロック信号の伝送経路への負荷容量の挿入を増加させる。オペレーションＤＬにおいてコマンド出力部５０は、ICLC(91h)コマンドと所定パターンを含むフレームをRFIC３へ送信する。オペレーションＤＭにおいてRFIC３は、受信したフレームをそのまま折り返し信号として送信する。オペレーションＤＮにおいて照合部５３は、フレームと折り返し信号に含まれるパターンを照合する。予定した全設定値の負荷が挿入した状態の各々で、ICLC(91h)コマンド及びフレームの送信と、フレーム及び折り返し信号に含まれるパターンの照合とが実行されるまで、オペレーションＤＫ〜ＤＮと同様の動作が繰り返される。

オペレーションＤＯにおいてトリガエッジ決定部５４は、送信データサンプリング部５１のトリガエッジを、クロック信号CLK2の立ち下がりエッジに設定する。オペレーションＤＰにおいて負荷制御部５５は、クロック信号の伝送経路への負荷容量の挿入を停止する。オペレーションＤＱにおいてコマンド出力部５０は、ICLC(91h)コマンドと所定パターンを含むフレームをRFIC３へ送信する。オペレーションＤＲにおいてRFIC３は、受信したフレームをそのまま折り返し信号として送信する。オペレーションＤＳにおいて照合部５３は、フレームと折り返し信号に含まれるパターンを照合する。

オペレーションＤＴにおいて負荷制御部５５は、クロック信号の伝送経路への負荷容量の挿入を増加させる。オペレーションＤＵにおいてコマンド出力部５０は、ICLC(91h)コマンドと所定パターンを含むフレームをRFIC３へ送信する。オペレーションＤＶにおいてRFIC３は、受信したフレームをそのまま折り返し信号として送信する。オペレーションＤＷにおいて照合部５３は、フレームと折り返し信号に含まれるパターンを照合する。予定した全設定値の負荷が挿入した状態の各々で、ICLC(91h)コマンド及びフレームの送信と、フレーム及び折り返し信号に含まれるパターンの照合とが実行されるまで、オペレーションＤＴ〜ＤＷと同様の動作が繰り返される。

オペレーションＤＸにおいてトリガエッジ決定部５４は、トリガエッジとして使用するエッジを決定する。オペレーションＤＹ及びオペレーションＤＸの動作は、図７のオペレーションＢＯ及びＢＰと同様である。

＜２．４．効果＞
本実施例によれば、クロック信号CLK2の立ち上がりエッジ及び立ち下がりエッジのうち、サンプリングエラーに対するマージンが大きい方をトリガエッジとして使用することができる。この結果、受信側回路におけるサンプリング時刻と受信信号のエッジ発生時刻との間隔に起因するサンプリングエラーをより低減することができる。

以上の実施例を含む実施形態に関し、更に以下の付記を開示する。
（付記１）
電子回路であって、
他の電子回路と同期するためのクロック信号のパルスのエッジタイミングで送信信号をサンプリングして前記他の電子回路へ送信するサンプリング部と、
前記送信信号に対する応答信号を前記他の電子回路から受信する受信部と、
前記応答信号の受信結果に応じて、前記サンプリング部のサンプリングタイミングのトリガエッジに前記クロック信号の立ち上がりエッジ及び立ち下がりエッジのいずれかを設定するトリガエッジ設定部と、
を備えることを特徴とする電子回路。
（付記２）
前記サンプリング部のサンプリングタイミングを段階的に変化させるタイミング変更部を備え、
前記トリガエッジ設定部は、前記立ち上がりエッジ及び前記立ち下がりエッジのうち、前記サンプリングタイミングの変動により前記他の電子回路で生じる前記送信信号のサンプリングエラーに対するマージンが大きい方をトリガエッジに設定することを特徴とする付記１に記載の電子装置。
（付記３）
前記トリガエッジ設定部は、前記立ち上がりエッジ及び前記立ち下がりエッジのうち、前記サンプリングエラーが生じないサンプリングタイミングの変動範囲の中心との乖離量がより少ないエッジをトリガエッジに設定することを特徴とする付記２に記載の電子装置。
（付記４）
前記タイミング変更部は、前記クロック信号を前記サンプリング部へ伝送する伝送経路に可変量の負荷容量を挿入することを特徴とする付記２又は３に記載の電子装置。
（付記５）
前記応答信号の送信を要求するコマンドを前記他の電子回路へ送信するコマンド送信部を備えることを特徴とする付記１〜４のいずれか一項に記載の電子装置。
（付記６）
前記コマンドは、前記他の電子回路へ送信した送信信号を前記応答信号として送り返すことを指示することを特徴とする付記５に記載の電子装置。
（付記７）
前記コマンドは、既知信号を前記応答信号として送信することを指示することを特徴とする付記５に記載の電子装置。
（付記８）
他の電子回路と同期するためのクロック信号のパルスのエッジタイミングで送信信号をサンプリングして前記他の電子回路へ送信し、
前記送信信号に対する応答信号を前記他の電子回路から受信し、
前記応答信号の受信結果に応じて、前記送信信号のサンプリングタイミングのトリガエッジに前記クロック信号の立ち上がりエッジ及び立ち下がりエッジのいずれかを設定する、ことを特徴とする通信方法。

１ 電子回路
２ ベースバンドIC
３ 無線周波数IC
５０ コマンド出力部
５１ 送信データサンプリング部
５３ 照合部
５４ トリガエッジ決定部
５５ 負荷制御部
８０ スイッチ回路
８１ 可変負荷回路

Claims (6)

1. 電子回路であって、
   他の電子回路と同期するためのクロック信号のパルスのエッジタイミングで送信信号をサンプリングして前記他の電子回路へ送信するサンプリング部と、
   前記送信信号に対する応答信号を前記他の電子回路から受信する受信部と、
   前記応答信号の受信結果に応じて、前記サンプリング部のサンプリングタイミングのトリガエッジに前記クロック信号の立ち上がりエッジ及び立ち下がりエッジのいずれかを設定するトリガエッジ設定部と、
   を備えることを特徴とする電子回路。
2. 前記サンプリング部のサンプリングタイミングを段階的に変化させるタイミング変更部を備え、
   前記トリガエッジ設定部は、前記立ち上がりエッジ及び前記立ち下がりエッジのうち、前記サンプリングタイミングの変動により前記他の電子回路で生じる前記送信信号のサンプリングエラーに対するマージンが大きい方をトリガエッジに設定することを特徴とする請求項１に記載の電子装置。
3. 前記トリガエッジ設定部は、前記立ち上がりエッジ及び前記立ち下がりエッジのうち、前記サンプリングエラーが生じないサンプリングタイミングの変動範囲の中心との乖離量がより少ないエッジをトリガエッジに設定することを特徴とする請求項２に記載の電子装置。
4. 前記タイミング変更部は、前記クロック信号を前記サンプリング部へ伝送する伝送経路に可変量の負荷容量を挿入することを特徴とする請求項２又は３に記載の電子装置。
5. 前記応答信号の送信を要求するコマンドを前記他の電子回路へ送信するコマンド送信部を備えることを特徴とする請求項１〜４のいずれか一項に記載の電子装置。
6. 他の電子回路と同期するためのクロック信号のパルスのエッジタイミングで送信信号をサンプリングして前記他の電子回路へ送信し、
   前記送信信号に対する応答信号を前記他の電子回路から受信し、
   前記応答信号の受信結果に応じて、前記送信信号のサンプリングタイミングのトリガエッジに前記クロック信号の立ち上がりエッジ及び立ち下がりエッジのいずれかを設定する、ことを特徴とする通信方法。

Images