CN103986454A - 一种数字数据信号的采样方法及装置 - Google Patents

Abstract

本发明公开了一种数字数据信号的采样方法及装置，用于解决现有技术中存在的系统故障率高、可维护性差及运营成本高的问题。该方法包括：确定数字数据信号的建立时间和保持时间，获取时钟信号与数字数据信号之间的相位差，根据所述相位差选择能够同时满足建立时间和保持时间的时钟信号的跳变沿作为采样沿，使用选择的时钟信号的采样沿对数字数据信号进行采样。

Description

一种数字数据信号的采样方法及装置

技术领域

本发明涉及数据通信领域，尤其涉及一种数字数据信号的采样方法及装置。

背景技术

同步数据通信接口是数据通信中最常用的一类接口(如：V35接口等)。采用这类接口进行同步串口通信中需要人工配置时钟采样沿，才能正确接收数字数据信号。

在实际同步串口通信过程中，由于延时不同(昼夜温差、路径不同和线缆长度不同)、更换对端设备、更改配置，都会导致接口接收方向数字数据信号和时钟信号之间的相位关系发生变化，如果时钟的采样沿对应数据的不稳定状态，就有可能出现数据采错情况，通信失败，需要人工再次配置选取正确采样沿才能正常通信。这样，导致系统故障率高，可维护性差和运营成本高的问题。

发明内容

本发明实施例提供了一种数字数据信号的采样方法及装置，用于解决现有技术中存在的系统故障率高、可维护性差及运营成本高的问题。

本发明实施例提供了一种数字数据信号的采样方法，该方法包括：

确定数字数据信号的建立时间和保持时间；

获取时钟信号与数字数据信号之间的相位差；

根据上述获取到的相位差选择能够同时满足建立时间和保持时间的时钟信号的跳变沿作为采样沿；

使用选择的时钟信号的采样沿对数字数据信号进行采样。

利用本发明实施例提供的方法，实现了自动选择时钟信号的上升沿或者下降沿作为采样沿，对数字数据信号进行采样，不再需要人工配置采样沿，降低了系统的故障率及运营成本，提高了的系统的可维护性。

较佳的，上述获取时钟信号与数字数据信号之间的相位差，包括：

以时钟信号的上升沿为起始利用高频时钟信号对每一个完整的时钟周期计数，记录在数字数据信号发生跳变时高频时钟信号的计数结果，根据计数结果确定时钟信号与数字数据信号之间的相位差。

基于上述任意方法实施例，较佳的，根据获取的相位差选择能够同时满足建立时间和保持时间的时钟信号的跳变沿作为采样沿，具体但不仅限于包括以下两种实现方式：

第一种实现方式：若相位差小于，选择时钟信号的下降沿作为采样沿；若相位差小于且不小于，选择时钟信号的上升沿作为采样沿；若相位差不小于，选择时钟信号的下降沿作为采样沿，其中，T为时钟信号的周期。

第二种实现方式：若相位差小于，选择时钟信号的下降沿作为采样沿；若相位差小于且不小于，选择时钟信号的上升沿或者下降沿作为采样沿；若相位差小于且不小于，选择时钟信号的上升沿作为采样沿；若相位差小于且不小于，选择时钟信号的上升沿或者下降沿作为采样沿；若相位差不小于，选择时钟信号的下降沿作为采样沿，其中，T为时钟信号的周期。

较佳的，若相位差小于且不小于，选择时钟信号的上升沿或者下降沿作为采样沿，包括：

若相位差小于且不小于，保持当前所使用的时钟信号的采样沿。

较佳的，若相位差小于且不小于，选择时钟信号的上升沿或者下降沿作为采样沿，包括：

若相位差小于且不小于，保持当前所使用的时钟信号的采样沿。

本发明实施例提供了一种数字数据信号的采样装置，该装置包括确定单元，相位检测单元、采样沿选择单元及采样单元；

确定单元用于：确定数字数据信号的建立时间和保持时间。

相位检测单元用于：获取时钟信号与数字数据信号之间的相位差。

采样沿选择单元用于：根据所述相位差选择能够同时满足建立时间和保持时间的时钟信号的跳变沿作为采样沿。

采样单元用于：使用选择的时钟信号的采样沿对数字数据信号进行采样。

较佳的，上述相位检测单元用于：

以时钟信号的上升沿为起始利用高频时钟信号对每一个完整的时钟周期计数，记录在数字数据信号发生跳变时高频时钟信号的计数结果，根据计数结果确定时钟信号与数字数据信号之间的相位差。

较佳的，上述采样沿选择单元用于：

若相位差小于，选择时钟信号的下降沿作为采样沿；若相位差小于且不小于，选择时钟信号的上升沿作为采样沿；若相位差不小于，选择时钟信号的下降沿作为采样沿，其中，T为时钟信号的周期。

较佳的，上述采样沿选择单元用于：

若相位差小于，选择时钟信号的下降沿作为采样沿；若相位差小于且不小于，选择时钟信号的上升沿或者下降沿作为采样沿；若相位差小于且不小于，选择时钟信号的上升沿作为采样沿；若相位差小于且不小于，选择时钟信号的上升沿或者下降沿作为采样沿；若相位差不小于，选择时钟信号的下降沿作为采样沿，其中，T为时钟信号的周期。

采用本发明所述采样方法，获取数字数据信号与时钟信号的相位差，将当前时钟信号周期设立多个判决门限，将该相位差与多个判决门限分别进行比较，确定该相位差所属当前时钟信号周期的范围，选择能够同时满足建立时间和保持时间的时钟信号的跳变沿作为采样沿，从而避免采用时钟信号周期内单一判决门限，引起逻辑芯片频繁切换选择器，造成选择器输出频繁变化，降低硬件使用寿命，采样出错的问题。

附图说明

图1为本发明实施例提供的一种数字数据信号的采样方法流程图；

图2为本发明实施例提供的一种数字数据信号的采样装置示意图；

图3为本发明实施例提供的一种数字数据信号的采样装置硬件结构示意图；

图4为本发明实施例提供的反相器工作原理示意图；

图5为本发明实施例提供的一种采样沿选择方法的波形示意图；

图6为本发明实施例提供的另一种采样沿选择方法的波形示意图；

图7为本发明实施例提供的一种不同相位差的采样选取的波形示意图；

图8为本发明实施例提供的另一种不同相位差的采样选取的波形示意图；

图9为本发明实施例提供的另一种数字数据信号的采样装置硬件结构示意图。

具体实施方式

本发明实施例提供了一种数字数据信号的采样方法及装置，用于解决现有技术中存在的系统故障率高、可维护性差及运营成本高的问题。

下面结合附图对本发明实施例作具体说明。

本发明实施例提供了一种数字数据信号的采样方法，如图1所示，该方法包括：

步骤101：确定数字数据信号的建立时间和保持时间；

其中，建立时间为：数字数据信号在采样沿之前必须保证稳定的最小时间。

保持时间为：数字数据信号在采样沿之后必须保证稳定的最小时间。

步骤102：确定时钟信号与数字数据信号之间的相位差。

其中，时钟信号与数字数据信号之间的相位差为：时钟信号的上升沿与数字数据信号的跳变沿之间的相位差。其它确定时钟信号与数字数据信号之间的相位差的方式也适用于本发明，本发明不做具体限定。

步骤103：根据上述获取到的相位差选择能够同时满足建立时间和保持时间的时钟信号的跳变沿作为采样沿；

具体的，根据数字数据信号在时钟周期内发生跳变的位置选择能够同时满足建立时间和保持时间的时钟信号的跳变沿作为采样沿。

步骤104：使用选择的时钟信号的采样沿对数字数据信号进行采样。

上述在每个时钟信号的周期都需要确定时钟信号与数字数据信号之间的相位差。若在当前时钟周期内，数字数据信号未发生跳变，则不能检测到时钟信号与数字数据信号之间的相位差，采用上一次对数字数据信号进行采样时使用的采样沿对数字数据信号进行采样。若在当前时钟周期内，数据信号发生跳变，则检测到相位差，根据上述步骤103提供的方案选择时钟信号的采样沿对数字数据信号进行采样。

利用本发明实施例提供的方法，实现了自动选择时钟信号的上升沿或者下降沿作为采样沿，然后采用选择的采样沿对数字数据信号进行采样，不再需要人工配置采样沿，降低了系统的故障率及运营成本，提高了的系统的可维护性。

较佳的，确定时钟信号与数字数据信号之间的相位差，包括：

以时钟信号的上升沿为起始利用高频时钟信号对每一个完整的时钟周期计数，记录在数字数据信号发生跳变时高频时钟信号的计数结果，根据计数结果确定时钟信号与数字数据信号之间的相位差。

例如：在时钟信号发生上升沿跳变，到再次发生上升沿跳变时的时间差，这是一个完整的时钟信号周期T。对时钟信号以时钟信号的上升沿为开始对每一个完整的时钟周期进行计数，在数字数据信号发生跳变沿的时刻记录计数器的值，由于高频时钟信号的周期为已知，因此可以确定时钟信号与数字数据信号之间的相位差△t。即如果在一个时钟周期内，数字数据信号未发生跳变时，则从下一个周期再重新计数，直到数字数据信号发生跳变沿记录计数结果。

基于上述任意方法实施例，较佳的，根据获取的相位差选择能够同时满足建立时间和保持时间的时钟信号的跳变沿作为采样沿，具体但不仅限于包括以下两种实现方式：

第一种实现方式：若相位差小于，选择时钟信号的下降沿作为采样沿；若相位差小于且不小于，选择时钟信号的上升沿作为采样沿；若相位差不小于，选择时钟信号的下降沿作为采样沿，其中，T为时钟信号的周期。

上述第一种实现方式中的所选取的时钟信号采样沿能够满足数字数据信号的建立时间和保持时间的要求。这样可以减小数字数据信号不稳定状态对时钟信号采样的影响，保证当时钟信号的采样沿对应数字数据信号的不稳定状态，能够正确采样，避免采样采错情况的发生，提高了采样速度，及采样精度。

第二种实现方式：若相位差小于，选择时钟信号的下降沿作为采样沿；若相位差小于且不小于，选择时钟信号的上升沿或者下降沿作为采样沿；若相位差小于且不小于，选择时钟信号的上升沿作为采样沿；若相位差小于且不小于，选择时钟信号的上升沿或者下降沿作为采样沿；若相位差不小于，选择时钟信号的下降沿作为采样沿，其中，T为时钟信号的周期。

上述第二种实现方式中的所选取的时钟信号采样沿均能满足数字数据信号的建立时间和保持时间的要求。

较佳的，若相位差小于且不小于，选择时钟信号的上升沿或者下降沿作为采样沿，包括：

若相位差小于且不小于，保持当前所使用的时钟信号的采样沿。

较佳的，若相位差小于且不小于，选择时钟信号的上升沿或者下降沿作为采样沿，包括：

若相位差小于且不小于，保持当前所使用的时钟信号的采样沿。

当数字数据信号跳变发生在范围内或发生在时，使用时钟信号的上升沿或下降沿对数字数据信号采样均可以满足建立和保持时间，因此保持当前所使用的时钟信号的采样沿，这样可以避免对采样沿的频繁选取,引起采样出错。

本发明实施例提出了一种数字数据信号的采样装置，如图2所示，该装置包括确定单元201，相位检测单元202、采样沿选择单元203及采样单元204；

确定单元201用于，确定数字数据信号的建立时间和保持时间。

相位检测单元202用于，确定时钟信号与数字数据信号之间的相位差。

数据采样沿选择单元203用于，根据所述相位差选择能够同时满足建立时间和保持时间的时钟信号的跳变沿作为采样沿。

采样单元204用于：使用选择的时钟信号的采样沿对数字数据信号进行采样。

利用本发明实施例提供的装置，实现了自动选择时钟信号的上升沿或者下降沿作为采样沿，然后使用选择的采样沿对数字数据信号进行采样，本发明是一种能够满足硬件实现简单的优点，不再需要人工配置采样沿，降低了系统的故障率及运营成本，提高了的系统的可维护性。

较佳的，上述确定单元201，相位检测单元202、采样沿选择单元203及采样单元204的功能可以均通过逻辑芯片来实现，也可以利用逻辑芯片和处理器配合来实现等等。

较佳的，该装置还包括：

高频时钟信号产生单元，用于产生高频时钟信号；

相位检测单元202，还用于以时钟信号的上升沿为起始利用高频时钟信号对每一个完整的时钟周期计数，记录在数字数据信号发生跳变时高频时钟信号的计数结果，根据计数结果确定时钟信号与数字数据信号之间的相位差。

其中，高频时钟信号产生单元可以设置于逻辑芯片内部。

较佳的，上述采样沿选择单元用于：

若相位差小于，选择时钟信号的下降沿作为采样沿；若相位差小于且不小于，选择时钟信号的上升沿作为采样沿；若相位差不小于，选择时钟信号的下降沿作为采样沿，其中，T为时钟信号的周期。

较佳的，上述采样沿选择单元用于：

若相位差小于，选择时钟信号的下降沿作为采样沿；若相位差小于且不小于，选择时钟信号的上升沿或者下降沿作为采样沿；若相位差小于且不小于，选择时钟信号的上升沿作为采样沿；若相位差小于且不小于，选择时钟信号的上升沿或者下降沿作为采样沿；若相位差不小于，选择时钟信号的下降沿作为采样沿，其中，T为时钟信号的周期。

较佳的，上述采样沿选择单元用于：

若相位差小于且不小于，保持当前所使用的时钟信号的采样沿。

较佳的，上述采样沿选择单元用于：

若相位差小于且不小于，保持当前所使用的时钟信号的采样沿。

当数字数据信号跳变发生在范围内或发生在时，使用时钟信号的上升沿或下降沿对数字数据信号采样均可以满足建立和保持时间，因此保持当前所使用的时钟信号的采样沿，这样可以避免对采样沿的频繁选取，引起采样出错。

下面结合具体实例对本发明提供的方案作具体说明。

实例一

以确定单元、相位检测单元、采样沿选择单元及采样单元的功能均由逻辑芯片来实现为例，对本发明的方案作具体说明。

如图3所示，硬件结构包括：逻辑芯片，接收器，逻辑芯片内包括反相器及其他用于实现相位检测、数据处理的逻辑器件。由于接收器固定为上升沿或下降沿采样，所以，当需要改变采样沿时，可以通过控制反相器取反实现。

反相器工作原理：反相器可以同相输出，也可以反相输出，如图4所示。

使用逻辑芯片内部的高频时钟对RXC(数据的采样时钟)进行计数。当RXC发生上升沿跳变，到再次发生上升沿时为一个完整周期。以时钟上升沿为起始对每一个完整的时钟周期进行计数，在数据发生跳变沿的时刻记录计数器的值，由于高频时钟的周期是已知的，所以可以计算出T和△t，T为RXC周期，△t即为相位差，如图5所示(图中RXD表示数字数据信号)。

第一种采样沿选择方法：如图5所示。

当数字数据信号与时钟信号的相位差小于时，选择时钟信号的下降沿作为采样沿对数字数据信号进行采样。

当数字数据信号与时钟信号的相位差大于等于且小于时，选择时钟信号的上升沿作为采样沿对数字数据信号进行采样。

当数字数据信号与时钟信号的相位差大于等于时，选择时钟信号的下降沿作为采样沿对数字数据信号进行采样。

这样可以减小数字数据信号不稳定状态对时钟信号采样的影响，保证当时钟信号的采样沿对应数字数据信号的不稳定状态，能够正确采样，降低采样误差，避免采样采错情况的发生，提高了采样速度，及采样精度。

采用本发明所述采样方法，获取数字数据信号与时钟信号的相位差，将当前时钟信号周期设立多个判决门限，将该相位差与多个判决门限分别进行比较，确定该相位差所属当前时钟信号周期的范围，选择能够同时满足建立时间和保持时间的时钟信号的跳变沿作为采样沿，从而避免采用时钟信号周期内单一判决门限，引起逻辑芯片频繁切换选择器，造成选择器输出频繁变化，降低硬件使用寿命，采样出错的问题。

第二种采样沿选择方法：

对于CMOS(互补金属氧化物半导体)工艺器件，一般建立时间和保持时间都为几ns，所以以小于、大于等于小于、大于等于小于、大于等于为范围，确定数字数据信号在时钟周期内的跳变位置位于哪个范围，采用相应的采样沿进行采样。

具体的，若相位差小于(即数字数据信号在时钟周期内的跳变位置位于小于的范围内)，选择时钟信号的下降沿作为采样沿；若相位差小于且不小于(即数字数据信号在时钟周期内的跳变位置位于小于且不小于的范围内)，选择时钟信号的上升沿或者下降沿作为采样沿；若相位差小于且不小于，选择时钟信号的上升沿作为采样沿；若相位差小于且不小于，选择时钟信号的上升沿或者下降沿作为采样沿；若相位差不小于，选择时钟信号的下降沿作为采样沿，其中，T为时钟信号的周期。

在外界环境改变或者硬件结构发生变化或者硬件突然重启等情况下，数字数据信号和时钟信号都有可能发生相位变化。若获取了数字数据信号与时钟信号之间的相位差，根据所述相位差选择能够同时满足建立时间和保持时间的时钟信号的跳变沿作为采样沿，使用选择的时钟信号的采样沿对数字数据信号进行采样。

如下图6，RXD1-5是数字数据信号跳变沿的5种情况，当数字数据信号与时钟信号之间的相位差在范围内或者在范围内时，不操作反相器。例如，在上一个时钟周期数字数据信号与时钟信号的相位差小于，则在上一次对数字数据信号进行采样时，采用时钟信号的下降沿作为采样沿对数字数据信号进行采样。但是硬件突然重启，导致数字数据信号与时钟信号的相位差在，由于此时选择时钟信号的上升沿或者下降沿，都能够满足数据采样的建立时间和保持时间，因此不需要操作反相器，继续采用时钟信号的下降沿对数字数据信号进行采样即可。

利用上述方法既满足数据采样的建立和保持时间要求，又避免了对反相器的频繁操作，引起采样出错。

下面假设数字数据信号的输入为10101，在输入该数字数据信号之前采用下降沿对数字数据信号进行采样，且接收器固定采用下降沿对数字数据信号进行采样(选择的采样沿为下降沿时，反相器输出与RXC同相，选择上升沿采样时，反相器输出与RXC反相)。一个数据码元的长度等于一个时钟周期，数据沿跳变均发生在时钟信号高电平的中间位置，即，有50％占空比，T表示时钟周期。由于时钟抖动或采样误差，数据跳变沿相对于出现了较小的偏左或偏右情况，但数字数据信号与时钟信号的相位差位于区间。

当采用上述第二种采样沿选择方法时，如图7所示，此时保持，继续选择RXC的下降沿作为采样沿，不切换反相器。接收器采样接收数据为10101，采样正确。

当采用上述第一种采样沿选择方法时，如图8所示，就会频繁切换反相器(更换采样沿)，造成反相器的输出有毛刺。在图8中所示的第一个时钟周期，RXD与时钟信号之间的相位差小于，采用下降沿对数字数据信号进行采样，不需要操作反向器，在图8中所示的第二个时钟周期时，RXD与时钟信号之间的相位差大于且小于，采用上升沿对数字数据信号进行采样，需要操作反向器，在图8中所示的第三个时钟周期，RXD与时钟信号之间的相位差小于，采用下降沿对数字数据信号进行采样，此时需要再次操作反向器，依次类推出现如图8所示的反向器输出毛刺数量较多的情况，因此使得故障具有连续性，频率发生变化，接收器接收的采样数据为10010010，造成了采样出错。

本发明根据时钟信号与数字数据信号的相位关系，灵活自动选择时钟信号的上升沿或者下降沿进行数据采样，从而避免现有技术中当数字数据信号不稳定时仍以数字数据信号为参考，采用时钟信号中最接近数字数据信号中间位置的跳变沿进行采样引起采样错误情况的发生，例如，当采用现有技术以数字数据信号为参考，当数字数据信号发生紊乱情况时，继续以处于该数字数据信号中心位置的时钟信号跳变沿为采样沿，则明显导致采用出错。

本发明根据时钟信号与数字数据信号的相位关系，以时钟信号为判断基准，灵活自动选择时钟信号的上升沿或者下降沿进行数据采样，通常时钟信号周期是确定的，且精度较高，不易受外界干扰的影响，与以高于易受外界干扰，且确定性差的数字数据信号为判断基准相比，明显采样精度和采样可靠性有较大的提升。

当然，当对采样精度要求不高的情况下，本发明同样也可以采用以数字数据信号为判断基准，且满足数字数据信号的建立时间和保持时间的要求，选取时钟信号跳变沿进行采样。或者，仅当采用以数字数据信号为判断基准进行采样不能满足系统预设采样精度要求时，则采用以时钟信号为判断基准进行采样。

实例二：

如果系统中已有处理器(多数系统中都包含处理器单元)，也可以由处理器(CPU)参与处理数据和控制，但这种方式适用于接收器能通过配置改变采样沿的情况。

以相位检测单元、采样沿选择单元及采样单元的功能由逻辑芯片和处理器配合来实现。

如图9所示，硬件结构包括：逻辑芯片，接收器及处理器。

处理器可以控制逻辑芯片对数字数据信号与时钟信号的相位差进行检测的检测时间。例如处理器通过访问逻辑芯片接口设置逻辑芯片的检测相位的使能位为1，并将逻辑芯片的结束标志位置0，启动检测。逻辑芯片进行相位检测的实现方式可以参照上述实例一，这里不再赘述。逻辑芯片检测结束后，将检测相位的使能位置为0，并将结束标志位置为1。处理器轮询到结束标志位置为1时，从逻辑芯片获取时钟信号的周期，和数字数据信号与时钟信号的相位差，根据相位差选择能够同时满足建立时间和保持时间的时钟信号的跳变沿作为采样沿，通过访问接收器的接口配置选择的采样沿。

处理器可以控制逻辑芯片多次检测数字数据信号的周期T及其与时钟信号之间的相位差△t。处理器通过对多次读取的相位差△t及周期T分别求取平均值，计算相位差△t，选择能够同时满足建立时间和保持时间的时钟信号的跳变沿作为采样沿，对接收器配置正确的采样沿。从而接收器获取采样正确的数字数据信号。

上述逻辑芯片内部无需设计反相器，处理器通过配置给接收器配置采样沿来改变采样沿。

处理器可以控制相位检测的使能位开启或关闭，控制检测次数，为避免由于干扰等其它原因导致单次检测出错，处理器可以通过多次启动检测做数据平均，这样大大增强了系统的抗干扰能力。

采用上述实例一与实例二提供的结构，通过逻辑芯片实现，电路简单，易于实现，稳定性强、可靠性高、成本低，通用性好，兼容性好。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种数字数据信号的采样方法，其特征在于，包括：

确定数字数据信号的建立时间和保持时间；

获取时钟信号与数字数据信号之间的相位差；

根据所述相位差选择能够同时满足建立时间和保持时间的时钟信号的跳变沿作为采样沿；

使用选择的时钟信号的采样沿对数字数据信号进行采样。

2.如权利要求1所述的方法，其特征在于，所述获取时钟信号与数字数据信号之间的相位差，包括：

以时钟信号的上升沿为起始利用高频时钟信号对每一个完整的时钟周期计数，记录在数字数据信号发生跳变时高频时钟信号的计数结果，根据计数结果确定时钟信号与数字数据信号之间的相位差。

3.如权利要求1或2所述的方法，其特征在于，所述根据所述相位差选择能够同时满足建立时间和保持时间的时钟信号的跳变沿作为采样沿，包括：

若所述相位差小于选择时钟信号的下降沿作为采样沿；

若所述相位差小于且不小于选择所述时钟信号的上升沿作为采样沿；

若所述相位差不小于，选择所述时钟信号的下降沿作为采样沿，

其中，T为时钟信号的周期。

4.如权利要求1或2所述的方法，其特征在于，所述根据所述相位差选择能够同时满足建立时间和保持时间的时钟信号的跳变沿作为采样沿，包括：

若所述相位差小于，选择时钟信号的下降沿作为采样沿；

若所述相位差小于且不小于，选择时钟信号的上升沿或者下降沿作为采样沿；

若所述相位差小于且不小于，选择所述时钟信号的上升沿作为采样沿；

若所述相位差小于且不小于，选择时钟信号的上升沿或者下降沿作为采样沿；

若所述相位差不小于，选择所述时钟信号的下降沿作为采样沿；

其中，T为时钟信号的周期。

5.如权利要求4所述的方法，其特征在于，若所述相位差小于且不小于，选择时钟信号的上升沿或者下降沿作为采样沿，包括：

若所述相位差小于且不小于，选择与上一周期时钟信号采样沿保持一致的时钟信号跳变沿作为采样沿。

6.如权利要求4所述的方法，其特征在于，若所述相位差小于且不小于，选择时钟信号的上升沿或者下降沿作为采样沿，包括：

若所述相位差小于且不小于，选择与上一周期时钟信号采样沿保持一致的时钟信号跳变沿作为采样沿。

7.一种数字数据信号的采样装置，其特征在于，包括确定单元，相位检测单元、采样沿选择单元及采样单元；

所述确定单元，用于确定数字数据信号的建立时间和保持时间；

所述相位检测单元，用于获取时钟信号与数字数据信号之间的相位差；

所述采样沿选择单元，根据所述相位差选择能够同时满足建立时间和保持时间的时钟信号的跳变沿作为采样沿；

所述采样单元，用于使用选择的时钟信号的采样沿对数字数据信号进行采样。

8.如权利要求7所述的装置，其特征在于，所述相位检测单元用于：

以时钟信号的上升沿为起始利用高频时钟信号对每一个完整的时钟周期计数，记录在数字数据信号发生跳变时高频时钟信号的计数结果，根据计数结果确定时钟信号与数字数据信号之间的相位差。

9.如权利要求7或8所述的装置，其特征在于，所述采样沿选择单元用于：

若所述相位差小于，选择时钟信号的下降沿作为采样沿；若所述相位差小于且不小于，选择所述时钟信号的上升沿作为采样沿；若所述相位差不小于，选择所述时钟信号的下降沿作为采样沿；其中，T为时钟信号的周期。

10.如权利要求7或8所述的装置，其特征在于，所述采样沿选择单元用于：

若所述相位差小于，选择时钟信号的下降沿作为采样沿；若所述相位差小于且不小于，选择时钟信号的上升沿或者下降沿作为采样沿；若所述相位差小于且不小于，选择所述时钟信号的上升沿作为采样沿；若所述相位差小于且不小于，选择时钟信号的上升沿或者下降沿作为采样沿；若所述相位差不小于，选择所述时钟信号的下降沿作为采样沿；其中，T为时钟信号的周期。