KR101024239B1

KR101024239B1 - 반도체 장치

Info

Publication number: KR101024239B1
Application number: KR1020090082098A
Authority: KR
Inventors: 김영란; 박정훈
Original assignee: 주식회사 하이닉스반도체
Priority date: 2009-09-01
Filing date: 2009-09-01
Publication date: 2011-03-29
Also published as: US20110050295A1; TW201110136A; JP2011054150A; US8115524B2; KR20110024200A

Abstract

고속으로 동작하는 반도체 장치에서 요구되는 클록 정렬 트레이닝 동작에 관한 것으로써, 시스템 클록과 데이터 클록을 각각 입력받기 위한 클록입력부와, 상기 데이터 클록의 주파수를 분주하여 데이터 분주클록을 생성하되, 분주제어신호에 응답하여 상기 데이터 분주클록 위상의 반전여부를 결정하기 위한 클록분주부와, 상기 데이터 분주클록에 응답하여 각각 예정된 크기의 위상차이를 갖는 다수의 다중위상 데이터 분주클록을 생성하기 위한 위상분할부와, 상기 데이터 분주클록의 토글링 여부에 따라 상기 분주제어신호의 논리레벨 변동가능구간을 조절하기 위한 논리레벨 변동제어부, 및 상기 논리레벨 변동가능구간에서 상기 다중위상 데이터 분주클록 중 예정된 선택클록의 위상을 기준으로 상기 시스템 클록의 위상을 검출하고, 그 결과에 대응하여 상기 분주제어신호의 레벨을 결정하기 위한 제1위상검출부를 구비하는 반도체 장치를 제공한다.

클록 정렬 트레이닝, 오토 트레이닝 모드, 파워 다운 모드, 데이터 클록

Description

반도체 장치{SEMICONDUCTOR DEVICE}

본 발명은 반도체 설계 기술에 관한 것으로서, 특히, 고속으로 동작하는 반도체 장치에서 요구되는 클록 정렬 트레이닝 동작에 관한 것이다.

복수의 반도체 장치들로 구성된 시스템에서 반도체 장치는 데이터를 저장하기 위한 것이다. 데이터 처리 장치, 예를 들면 메모리 컨트롤러(Memory Controll Unit : MCU)등에서 데이터를 요구하게 되면, 반도체 장치는 데이터를 요구하는 장치로부터 입력된 어드레스에 대응하는 데이터를 출력하거나, 그 어드레스에 대응하는 위치에 데이터 요구 장치로부터 제공되는 데이터를 저장한다.

이를 위해서, 최근에 개발되는 고속으로 동작하는 반도체 장치에서는 외부에서 인가되는 시스템 클록의 상승 에지와 하강 에지 사이에 두 개의 데이터를 입/출력하고 하강 에지와 다음 상승 에지 사이에 두 개의 데이터를 입/출력하도록 설계된다. 즉, 시스템 클록의 한 주기에 4 개의 데이터를 입/출력하도록 설계된다.

하지만, 시스템 클록은 두 개의 상태 - 로직'하이'(High) 또는 로직'로 우'(Low) - 밖에 표현할 수 없으므로 한 주기에 4 개의 데이터가 입/출력되기 되기 위해서는 시스템 클록보다 두 배 빠른 주파수를 갖는 데이터 클록이 필요하다. 즉, 데이터 입/출력을 위한 전용 클록이 있어야 한다.

따라서, 고속으로 동작하는 반도체 장치는 어드레스 및 커맨드를 송수신할 때에는 시스템 클록을 기준 클록으로 사용하고, 데이터를 입/출력할 때에는 데이터 클록을 기준 클록으로 사용하여 데이터 클록이 시스템 클록보다 두 배의 주파수를 가지도록 제어한다.

즉, 시스템 클록의 한 주기에서 데이터 클록이 두 주기 반복되도록 하고, 데이터 입/출력은 데이터 클록의 상승 에지 및 하강 에지에서 각각 발생하도록 함으로써 시스템 클록의 한 주기에서 4개의 데이터가 입/출력될 수 있도록 한다.

이렇게, 읽기 혹은 쓰기 동작을 수행하기 위해 하나의 시스템 클록을 기준으로 사용했던 종래의 DDR 동기식 반도체 장치와 달리 고속으로 동작하는 반도체 장치는 읽기 혹은 쓰기 동작을 수행하기 위해 서로 다른 주파수를 가지는 두 개의 클록을 사용하여 데이터를 주고받는다.

그러나, 만약 시스템 클록과 데이터 클록의 위상이 정렬되어 있지 않다면, 동작 커맨드와 어드레스가 전달되는 기준과 데이터가 전달되는 기준이 정렬되어 있지 않음을 의미하고 이는 곧 고속으로 동작하는 반도체 장치가 정상적으로 동작할 수 없다는 것을 의미한다.

따라서, 고속으로 동작하는 반도체 장치가 정상적으로 동작하기 위해서는 동작 초기에 반드시 반도체 장치와 데이터 처리 장치 간 인터페이스 트레이 닝(Interface Training)이라는 동작이 수행되어야 한다.

여기서, 인터페이스 트레이닝(Interface Training)은 반도체 장치와 데이터 처리 장치 간 정상 동작이 수행되기 전 명령, 주소, 데이터를 전달하기 위한 인터페이스가 최적화된 시점에 동작하도록 훈련하는 것을 의미한다.

이러한 인터페이스 트레이닝은 어드레스 트레이닝(Address Training), 클록 정렬 트레이닝(Clock Alignment Training, WCK2CK training), 읽기 트레이닝(Read Training), 및 쓰기 트레이닝(Write Training) 등으로 나누어진다. 이 중 클록 정렬 트레이닝(Clock Alignment Training, WCK2CK training)에서 데이터 클록과 시스템 클록을 정렬하는 동작을 수행한다.

도 1은 종래기술에 따른 클록 정렬 트레이닝을 수행하기 위한 회로를 도시한 블록 다이어그램이다.

먼저, 클록 정렬 트레이닝의 기본적인 원리를 설명하면, 고속으로 동작하는 반도체 장치는 전술한 바와 같이 시스템 클록(HCK)을 기준으로 어드레스 신호와 커맨드 신호를 외부의 컨트롤러로부터 입력받고, 데이터 클록(WCK)을 기준으로 반도체 장치 내부에 저장되어 있던 데이터를 외부의 컨트롤러로 출력한다.

따라서, 시스템 클록(HCK)과 데이터 클록(WCK) 간에 위상차이가 있었다면, 그에 대응하는 시간만큼 반도체 장치 내부에 저장되어 있던 데이터가 더 늦거나 더 빠르게 외부 컨트롤러에 도착할 것이다.

때문에, 고속으로 동작하는 반도체 장치의 동작 초기에 외부의 컨트롤러에서 인가되는 시스템 클록(HCK)과 데이터 클록(WCK)의 위상차이를 검출하고, 검출결과를 외부의 컨트롤러에 전송함으로써 시스템 클록(HCK)과 데이터 클록(WCK)의 위상차이를 줄여주기 위한 동작이 클록 정렬 트레이닝이다.

즉, 도 1에 도시된 종래기술에 따른 클록 정렬 트레이닝을 수행하기 위한 회로는, 외부의 컨트롤러로부터 시스템 클록(HCK)과 데이터 클록(WCK)을 입력받아 그 위상차이를 검출하고, 검출결과를 외부의 컨트롤러로 전송하는 동작을 수행하기 위한 회로이다.

도 1을 참조하면, 어드레스 신호와 커맨드 신호의 입력시점을 동기시키기 위한 시스템 클록(HCK) 및 데이터 신호의 입력시점을 동기시키기 위한 데이터 클록(WCK) - 시스템 클록(HCK)보다 높은 주파수를 가짐 - 을 외부의 컨트롤러로부터 입력받기 위한 클록입력부(100)와, 데이터 분주클록(DIV_WCK)이 시스템 클록(HCK)과 동일한 주파수를 갖도록 데이터 클록(WCK)의 주파수를 분주하여 데이터 분주클록(DIV_WCK)을 생성하기 위한 클록분주부(120)와, 시스템 클록(HCK)과 데이터 분주클록(DIV_WCK)의 위상차이를 검출하고, 그 결과에 대응하는 검출신호(DET_SIG)를 생성하기 위한 위상검출부(140), 및 검출신호(DET_SIG)를 트레이닝 정보신호(TRAINING_INFO_SIG)로서 외부의 컨트롤러에 전송하기 위한 신호전송부(160)를 구비한다.

도 2는 도 1에 도시된 종래기술에 따른 클록 정렬 트레이닝을 수행하기 위한 회로의 동작파형을 도시한 타이밍 다이어그램이다.

도 2를 참조하면, 외부의 컨트롤러에서 종래기술에 따른 클록 정렬 트레이닝을 수행하기 위한 회로로 입력되는 데이터 클록(WCK)의 주파수가 시스템 클록(HCK)의 주파수보다 높은 상태이지만, 주파수 변환부(120)에서 데이터 클록(WCK)의 주파수를 변환하여 시스템 클록(HCK)의 주파수와 동일해지도록 하기 때문에 주파수 변환부(120)에서 출력되는 데이터 클록(DIV_WCK)의 주파수는 시스템 클록(HCK)의 주파수와 동일한 상태인 것을 알 수 있다.

또한, 클록 정렬 트레이닝 동작이 시작되기 전(①)에는 그 클록에지가 서로 동기화되어 있지 않은 상태인 것을 알 수 있다. 즉, 클록 정렬 트레이닝 동작이 시작되기 전(①)에는 데이터 클록(WCK, DIV_WCK)과 시스템 클록(HCK)의 위상이 동기화되어 있지 않은 상태인 것을 알 수 있다.

그리고, 클록 정렬 트레이닝 동작이 시작된 이후(②, ③, ④, ⑤, ⑥)에 데이터 클록(WCK, DIV_WCK)과 시스템 클록(HCK)의 위상을 동기화시키기 위한 방법으로 시스템 클록(HCK)의 위상을 고정한 상태에서 데이터 클록(WCK, DIV_WCK)의 위상을 변화시키는 것을 알 수 있다.

이때, 데이터 클록(WCK, DIV_WCK)은 신호전송부(160)에 의해 외부의 컨트롤러로 전송되는 트레이닝 정보신호(DET_SIG(TRAINING_INFO_SIG))의 논리레벨에 대응하여 그 위상이 변화된다. 즉, 트레이닝 정보신호(DET_SIG(TRAINING_INFO_SIG))의 논리레벨이 계속 로직'로우'(Low) 상태이기 때문에 외부의 컨트롤러에서는 데이터 클록(WCK, DIV_WCK)의 위상을 조금씩 변경시켜 클록 정렬 트레이닝을 수행하기 위한 회로로 인가시킨다.

그러다가, 데이터 클록(WCK, DIV_WCK)과 시스템 클록(HCK)의 위상이 동기화되는 순간(⑥) 트레이닝 정보신호(DET_SIG(TRAINING_INFO_SIG))의 논리레벨이 로직 '로우'(Low) 상태에서 로직'하이'(High) 상태로 변화하게 되고, 이러한 상태가 계속 유지되는 구간(⑦)에서는 데이터 클록(WCK, DIV_WCK)의 위상이 더 이상 변화하지 않게 된다. 즉, 트레이닝 정보신호(DET_SIG(TRAINING_INFO_SIG))의 논리레벨이 로직'하이'(High)로 변화된 상태이기 때문에 외부의 컨트롤러에서는 데이터 클록(WCK, DIV_WCK)의 위상을 고정하여 클록 정렬 트레이닝을 수행하기 위한 회로로 인가시킨다.

결론적으로, 클록 정렬 트레이닝을 수행하기 위한 회로는, 클록 정렬 트레이닝 동작을 통해 외부의 컨트롤러로부터 입력되는 데이터 클록(WCK)과 시스템 클록(HCK)의 위상이 동기화 될 때까지 지속적으로 위상검출부(140)에서 데이터 클록(WCK)과 시스템 클록(HCK)의 위상을 비교한 후 비교결과, 즉, 트레이닝 정보신호(DET_SIG(TRAINING_INFO_SIG))를 외부의 컨트롤러로 전달해주는 역할을 수행한다는 것을 알 수 있다.

전술한 바와 같은 클록 정렬 트레이닝을 수행하기 위한 회로가 반도체 장치에 포함되는 이유는, 반도체 장치에 처음 전원이 공급되는 시점 - 파워 업(Power Up) 시점 - 에서 클록 정렬 트레이닝 동작을 수행하여 데이터 클록(WCK)과 시스템 클록(HCK)의 위상을 동기화시키기 위함이다.

하지만, 반도체 장치의 소모 전력을 줄이기 위해 지원하는 파워 다운 모드(Power Down Mode) 등과 같은 동작모드에서 탈출(Exit)하는 시점에서도 클록 정 렬 트레이닝 동작을 수행하여 데이터 클록(WCK)과 시스템 클록(HCK)의 위상을 동기화시켜주어야 하는데, 이는 파워 다운 모드(Power Down Mode) 등과 같은 동작모드에 진입(Entry)한 상태에서는 반도체 장치에서 데이터를 입/출력하는 동작이 없는 상태가 되어 시스템 클록(HCK)만 입력되고 데이터 클록(WCK)은 입력되지 않는 상태가 되므로, 파워 다운 모드(Power Down Mode) 등과 같은 동작모드에서 탈출(Exit)하여 다시 데이터 클록(WCK)이 입력되는 상태가 될 때에는 데이터 클록(WCK)의 위상이 변화하여 데이터 클록(WCK)과 시스템 클록(HCK)의 위상이 동기화되지 않은 상태가 될 수 있기 때문이다.

이때, 파워 다운 모드(Power Down Mode) 등과 같은 동작모드의 진입/탈출(Entry/Exit) 과정에서 노이즈(noise)의 인한 지터(jitter)성분이 데이터 클록(WCK)에 발생하여 데이터 클록(WCK)의 위상이 변화하는 문제가 발생할 수도 있지만, 이러한 문제는 그 발생확률도 매우 작을 뿐만 아니라 발생하더라도 클록 정렬 트레이닝 동작을 통해 다시 데이터 클록(WCK)과 시스템 클록(HCK)의 위상을 동기화시키는데 필요한 시간이 매우 짧으므로 반도체 장치의 전체적인 동작에 큰 영향을 미치지 않을 수 있다.

그보다는, 도 1에 도시된 클록 정렬 트레이닝 동작을 수행하기 위한 회로의 구성 중 클록분주부(120)가 파워 다운 모드(Power Down Mode) 등과 같은 동작모드의 진입/탈출(Entry/Exit) 과정에서 온/오프(On/Off) 되면서 클록분주시점이 변경되어 데이터 클록(WCK)의 위상이 반전되어버리는 문제가 발생할 수 있는데, 이러한 문제가 발생해버리면 클록 정렬 트레이닝 동작을 통해 다시 데이터 클록(WCK)과 시 스템 클록(HCK)의 위상을 동기화시키기 위해서 데이터 클록(WCK)의 위상을 1/2주기 (1/2 tck)이상 변화시켜야 하므로 그 시간이 매우 길뿐만 아니라 이로 인해 반도체 장치의 전체적인 동작이 크게 지연될 수 있는 문제가 있다.

이러한 문제는 시스템 클록(HCK) 및 데이터 클록(WCK)의 주파수가 작으면 작을수록 더 심각한 문제가 될 수 있다.

본 발명은 전술한 종래기술에 문제점을 해결하기 위해 제안된 것으로서, 반도체 장치의 파워 업(Power Up) 동작시에 사용되는 노말 클록 정렬 트레이닝 모드와는 별개로, 반도체 장치의 파워 다운 모드(Power Down Mode) 등과 같은 동작모드의 진입/탈출(Entry/Exit) 동작시에 사용될 수 있는 오토 클록 정렬 트레이닝 모드를 지원하는 반도체 장치를 제공함으로써, 반도체 장치에서 클록 정렬 트레이닝 동작으로 인해 소모되는 시간을 줄여주는데 그 목적이 있다.

또한, 파워 다운 모드(Power Down Mode) 등과 같은 동작모드의 동작구간에서 오토 클록 정렬 트레이닝 모드에 진입하는 시점을 적절히 조절함으로써 오토 클록 정렬 트레이닝 동작의 오동작을 방지할 수 있도록 하는데 그 목적이 있다.

상기의 해결하고자 하는 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 시스템 클록과 데이터 클록을 각각 입력받기 위한 클록입력부; 상기 데이터 클록의 주파수를 분주하여 데이터 분주클록을 생성하되, 분주제어신호에 응답하여 상기 데이터 분주클록 위상의 반전여부를 결정하기 위한 클록분주부; 상기 데이터 분주클록에 응답하여 각각 예정된 크기의 위상차이를 갖는 다수의 다중위상 데이터 분주클록을 생성하기 위한 위상분할부; 상기 데이터 클록의 토글링 여부를 검출하고, 검출결과에 응답하여 상기 분주제어신호의 논리레벨 변동가능구간을 조절하기 위한 논리레벨 변동제어부; 및 상기 논리레벨 변동가능구간에서 상기 다중위상 데이터 분주클록 중 예정된 선택클록의 위상을 기준으로 상기 시스템 클록의 위상을 검출하고, 그 결과에 대응하여 상기 분주제어신호의 레벨을 결정하기 위한 제1위상검출부를 구비하는 반도체 장치를 제공한다.

전술한 본 발명은 반도체 장치에서 파워 다운 모드(Power Down Mode) 등과 같은 동작모드의 진입/탈출(Entry/Exit) 동작시에 사용되는 오토 클록 정렬 트레이닝 모드를 수행할 수 있도록 하고, 동시에, 파워 다운 모드(Power Down Mode) 등과 같은 동작모드가 수행되는 도중에는 오토 클록 정렬 트레이닝 모드에 진입할 수 없도록 제어함으로써 파워 다운 모드(Power Down Mode) 등과 같은 동작모드에서 탈출한 이후에만 데이터 클록(WCK)의 반전여부만을 판단하여 동작할 수 있도록 하며, 이를 통해, 매우 빠른 속도로 시스템 클록(HCK)과 데이터 클록(WCK)의 위상을 동기화시킬 수 있는 효과가 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공 되는 것이다.

도 3은 본 발명의 실시예에 따른 클록 정렬 트레이닝을 수행하기 위한 회로를 도시한 블록 다이어그램이다.

도 3을 참조하면, 본 발명의 실시예에 따른 클록 정렬 트레이닝을 수행하기 위한 회로는, 어드레스 신호 및 커맨드 신호의 입력시점을 동기시키기 위한 시스템 클록(HCK) 및 데이터 신호의 입력시점을 동기시키기 위한 데이터 클록(WCK) - 시스템 클록(HCK)보다 높은 주파수를 가짐 - 을 외부의 컨트롤러에서 각각 입력받기 위한 클록입력부(300)와, 데이터 분주클록(DIV_WCK)이 시스템 클록(HCK)과 동일한 주파수를 갖도록 데이터 클록(WCK)의 주파수를 분주하여 데이터 분주클록(DIV_WCK)을 생성하되, 분주제어신호(DVD_REVERSE)에 따라 데이터 분주클록(DIV_WCK)의 위상을 반전하여 생성하기 위한 클록분주부(320)와, 데이터 분주클록(DIV_WCK)에 응답하여 각각 예정된 크기의 위상차이를 갖는 다수의 다중위상 데이터 분주클록(MULTI_DIV_WCK_0, MULTI_DIV_WCK_90, MULTI_DIV_WCK_180, MULTI_DIV_WCK_270)을 생성하기 위한 위상분할부(330)와, 데이터 분주클록(DIV_WCK)의 토글링 여부에 따라 분주제어신호(DVD_REVERSE)의 논리레벨 변동가능구간을 조절하기 위한 논리레벨 변동제어부(390)와, 논리레벨 변동가능구간에서 다수의 다중위상 데이터 분주클록(MULTI_DIV_WCK_0, MULTI_DIV_WCK_90, MULTI_DIV_WCK_180, MULTI_DIV_WCK_270) 예정된 선택클록(MULTI_DIV_WCK_90, MULTI_DIV_WCK_270)의 위상을 기준으로 시스템 클록(HCK)의 위상을 검출하고, 그 결과에 대응하는 분주제어신호(DVD_REVERSE)를 생성하기 위한 제1위상검출부(350)를 구비한다. 또한, 데이터 분주클록(DIV_WCK)의 위상을 기준으로 시스템 클록(HCK/HCKb)의 위상을 검출하고, 그 결과에 대응하여 트레이닝 정보신호(TRAINING_INFO_SIG)의 레벨을 결정하기 위한 제2위상검출부(340)와, 트레이닝 정보신호(TRAINING_INFO_SIG)를 외부로 전송하기 위한 신호전송부(360)를 더 구비한다.

또한, 모드 레지스터 셋(Mode Register Set : MRS, 370)에 미리 정의되어 입력되며, 클록 정렬 트레이닝 동작의 진입을 제어하기 위한 클록 정렬 트레이닝 동작 진입신호(WCK2CK_ENTRY)와 클록 정렬 트레이닝 동작 진입시 어떠한 클록 정렬 트레이닝 동작을 수행할 것인지를 제어하기 위한 오토싱크 동작 진입신호(AUTOSYNC_ENTRY)에 응답하여 노말 트레이닝 모드(NORMAL_WCK2CK MODE)의 동작을 제어하기 위한 노말 트레이닝 동작신호(NORMAL_WCK2CK)와 오토 트레이닝 동작 모드(AUTO_WCK2CK MODE)의 동작을 제어하기 위한 오토 트레이닝 동작신호(AUTO_WCK2CK)를 활성화 또는 비활성화하기 위한 모드 제어부(380)을 더 구비한다.

여기서, 논리레벨 변동제어부(390)는, 오토 트레이닝 동작신호(AUTO_WCK2CK)가 로직'하이'(High)로 활성화된 상태에서 데이터 분주클록(DIV_WCK)이 토글링하는 것에 응답하여 논리레벨 변동가능구간에 대응하는 오토 트레이닝 모드 인에이블 신호(AUTO_WCK2CK_START)를 로직'하이'(High)로 활성화시킴으로써 제1위상검출부(350)에서 오토 트레이닝 동작 모드(AUTO_WCK2CK MODE)에 진입할 수 있도록 한다.

하지만, 오토 트레이닝 동작신호(AUTO_WCK2CK)가 로직'하이'(High)로 활성화된 상태에서 데이터 분주클록(DIV_WCK)이 토글링하지 않고 특정 논리레벨로 고정 - 로직'하이'(High)로 고정될 수도 있고, 로직'로우'(Low)로 고정될 수도 있음 - 되어 있는 것에 응답하여 오트 트레이닝 모드 인에이블 신호(AUTO_WCK2CK_START)를 로직'로우'(Low)로 비활성화시킴으로써 제1위상검출부(350)에서 오토 트레이닝 동작 모드(AUTO_WCK2CK MODE)에 진입할 수 없도록 한다.

또한, 논리레벨 변동제어부(390)는, 오토 트레이닝 동작신호(AUTO_WCK2CK)가 로직'로우'(Low)로 활성화된 상태에서는 데이터 분주클록(DIV_WCK)의 토글링 여부와 상관없이 오트 트레이닝 모드 인에이블 신호(AUTO_WCK2CK_START)를 로직'로우'(Low)로 비활성화시킴으로써 오토 트레이닝 동작 모드(AUTO_WCK2CK MODE)에 진입할 수 없도록 한다.

그리고, 클록분주부(320)는, 분주제어신호(DVD_REVERSE)가 로직'하이'(High)로 활성화상태가 되는 것에 응답하여 데이터 분주클록(DIV_WCK)의 위상을 반전하여 생성하고, 분주제어신호(DVD_REVERSE)가 로직'로우'(Low)로 비활성화상태가 되는 것에 응답하여 데이터 분주클록(DIV_WCK)의 위상을 반전하지 않고 그대로 생성한다.

그리고, 위상분할부(330)는, 데이터 분주클록(DIV_WCK)에 응답하여 각각 45도의 위상차이를 갖는 다수의 다중위상 데이터 분주클록(MULTI_DIV_WCK_0, MULTI_DIV_WCK_45, MULTI_DIV_WCK_90, MULTI_DIV_WCK_135, MULTI_DIV_WCK_180, MULTI_DIV_WCK_225, MULTI_DIV_WCK_270, MULTI_DIV_WCK_315)을 생성하거나 각각 90 도의 위상차이를 갖는 다수의 다중위상 데이터 분주클록(MULTI_DIV_WCK_0, MULTI_DIV_WCK_90, MULTI_DIV_WCK_180, MULTI_DIV_WCK_270)을 생성할 수 있다. 즉, 설계자의 선택에 의해 데이터 분주클록(DIV_WCK)에 응답하여 생성되는 다중위상 데이터 분주클록의 개수는 변동될 수 있으며, 일반적으로는 도면에 도시된 것과 같이 각각 90도의 위상차이를 갖는 다수의 다중위상 데이터 분주클록(MULTI_DIV_WCK_0, MULTI_DIV_WCK_90, MULTI_DIV_WCK_180, MULTI_DIV_WCK_270)을 생성한다.

또한, 선택클록(MULTI_DIV_WCK_90, MULTI_DIV_WCK_270)은, 다수의 다중위상 데이터 분주클록(MULTI_DIV_WCK_0, MULTI_DIV_WCK_90, MULTI_DIV_WCK_180, MULTI_DIV_WCK_270) 중 데이터 분주클록(DIV_WCK)과 그 위상이 동일하지도 않고 상반되지도 않은 다중위상 데이터 분주클록(MULTI_DIV_WCK_90, MULTI_DIV_WCK_270)이 된다.

따라서, 데이터 분주클록(DIV_WCK)에 응답하여 각각 45도의 위상차이를 갖는 다수의 다중위상 데이터 분주클록(MULTI_DIV_WCK_0, MULTI_DIV_WCK_45, MULTI_DIV_WCK_90, MULTI_DIV_WCK_135, MULTI_DIV_WCK_180, MULTI_DIV_WCK_225, MULTI_DIV_WCK_270, MULTI_DIV_WCK_315)을 생성하는 경우에 선택클록은 'MULTI_DIV_WCK_45, MULTI_DIV_WCK_90, MULTI_DIV_WCK_135, MULTI_DIV_WCK_225, MULTI_DIV_WCK_270, MULTI_DIV_WCK_315' 되고, 데이터 분주클록(DIV_WCK)에 응답하여 각각 90도의 위상차이를 갖는 다수의 다중위상 데이터 분주클록(MULTI_DIV_WCK_0, MULTI_DIV_WCK_90, MULTI_DIV_WCK_180, MULTI_DIV_WCK_270)을 생성하는 경우에 선택클록은 도면과 같이 'MULTI_DIV_WCK_90, MULTI_DIV_WCK_270' 이 된다.

그리고, 제1위상검출부(350)는, 오토 트레이닝 모드 인에이블 신호(AUTO_WCK2CK_START)의 활성화구간에서 선택클록(MULTI_DIV_WCK_90, MULTI_DIV_WCK_270)과 시스템 클록(HCK)의 위상을 비교하기 위한 위상비교부(352), 및 오토 트레이닝 모드 인에이블 신호(AUTO_WCK2CK_START)의 활성화구간에서 위상비교부(352)의 출력신호(COMPARE_SIG_90, COMPARE_SIG_270)에 응답하여 분주제어신호(DVD_REVERSE)의 논리레벨을 변동하기 위한 논리레벨 변동부(354)를 구비한다.

그리고, 클록입력부(300)는, 외부의 컨트롤러로부터 인가되는 시스템 클록(OUT_HCK)을 입력받기 위한 시스템 클록 입력패드(HCK INPUT PAD, 302)와, 시스템 클록 입력패드(HCK INPUT PAD, 302)를 통해 전달된 시스템 클록(OUT_HCK)을 버퍼링하여 출력(HCK)하기 위한 시스템 클록 입력버퍼(304)와, 외부의 컨트롤러로부터 인가되는 데이터 클록(OUT_WCK) - 외부의 컨트롤러로부터 인가되는 시스템 클록(OUT_HCK)보다 높은 주파수를 가짐 - 을 입력받기 위한 데이터 클록 입력패드(WCK INPUT PAD, 306), 및 데이터 클록 입력패드(WCK INPUT PAD, 306)를 통해 전달된 데이터 클록(OUT_WCK)를 버퍼링하여 출력(WCK)하기 위한 데이터 클록 입력버퍼(308)를 구비한다.

또한, 신호전송부(360)는, 트레이닝 정보신호(TRAINING_INFO_SIG)를 버퍼링하여 출력(BUF_TRAINING_INFO_SIG)하기 위한 트레이닝 정보신호 출력버퍼(362), 및 트레이닝 정보신호 출력버퍼(362)에서 버퍼링된 트레이닝 정보신호(BUF_TRAINING_INFO_SIG)를 외부의 컨트롤러로 전송하기 위한 트레이닝 정보신호 출력패드(TRAINING_INFO OUTPUT PAD, 364)를 구비한다.

도 4는 도 3에 도시된 본 발명의 실시예에 따른 클록 정렬 트레이닝을 수행하기 위한 회로의 구성요소 중 논리레벨 변동제어부를 상세히 도시한 회로도이다.

도 4를 참조하면, 본 발명의 실시예에 따른 논리레벨 변동제어부(390)는, 시스템 클록(HCK/HCKb)의 토글링을 기준으로 데이터 분주클록(DIV_WCK)의 토글링 여부를 검출하기 위한 토글링 검출부(392), 및 토글링 검출부(392)의 출력신호(START) 및 오토 트레이닝 동작신호(AUTO_WCK2CK)에 응답하여 오토 트레이닝 모드 인에이블 신호(AUTO_WCK2CK_START)의 논리레벨을 결정하기 위한 논리레벨 적용부(394)를 구비한다.

여기서, 토글링 검출부(392)는, 시스템 클록(HCK/HCKb)이 예정된 횟수를 토글링 하는 동안 데이터 분주클록(DIV_WCK)이 토글링 하는지를 검출하는 동작을 수행한다.

예컨대, 시스템 클록(HCK/HCKb)이 예정된 횟수를 토글링 하는 동안 데이터 분주클록(DIV_WCK)이 토글링할 경우 로직'하이'(High)로 활성화된 출력신호(START)를 출력하고, 시스템 클록(HCK/HCKb)이 예정된 횟수를 토글링 하는 동안 데이터 분주클록(DIV_WCK)이 특정 논리레벨을 유지하는 경우 로직'로우'(Low)로 비활성화된 출력신호(START)를 출력한다.

그리고, 도 4에 도시된 토글링 검출부(392)의 상세회로는, 시스템 클록(HCK/HCKb)의 토글링에 대응하여 입력신호를 저장 및 전달하는 다수의 플리플롭 을 구비하고, 다수의 플립플롭 입력으로 데이터 분주클록(DIV_WCK)을 인가함으로써 전술한 동작을 구현한 상세 회로이다. 또한 도 4에 도시된 회로는 설계자에 의해 얼마든지 변경가능한 회로이므로 여기에서는 더 이상 자세히 설명하지 않도록 하겠다.

그리고, 논리레벨 적용부(394)는, 오토 트레이닝 동작신호(AUTO_WCK2CK)가 로직'하이'(High)로 활성화된 상태에서 토글링 검출부(392)의 출력신호(START)가 로직'하이'(High)로 활성화될 때 오토 트레이닝 모드 인에이블 신호(AUTO_WCK2CK_START)를 로직'하이'(High)로 활성화시켜 출력하고, 오토 트레이닝 동작신호(AUTO_WCK2CK)가 로직'하이'(High)로 활성화된 상태에서 토글링 검출부(392)의 출력신호(START)가 로직'로우'(Low)로 비활성화될 때 오토 트레이닝 모드 인에이블 신호(AUTO_WCK2CK_START)를 로직'로우'(Low)로 비활성화시켜 출력하며, 오토 트레이닝 동작신호(AUTO_WCK2CK)가 로직'로우'(Low)로 비활성화될 때 토글링 검출부(392)의 출력신호(START)와 상관없이 오토 트레이닝 모드 인에이블 신호(AUTO_WCK2CK_START)를 로직'로우'(Low)로 비활성화시켜 출력한다.

전술한 본 발명의 실시예에 따른 클록 정렬 트레이닝을 수행하기 위한 회로의 구성요소 중 논리레벨 변동제어부(390)가 필요한 이유는 도 5와 도 6에 도시된 타이밍 다이어그램을 비교해 보면 쉽게 알 수 있다.

도 5는 도 3에 도시된 본 발명의 실시예에 따른 클록 정렬 트레이닝을 수행하기 위한 회로의 구성요소 중 논리레벨 변동제어부가 제거될 경우 나타날 수 있는 타이밍 다이어그램이다.

그리고, 도 6은 도 3에 도시된 본 발명의 실시예에 따른 클록 정렬 트레이닝을 수행하기 위한 회로의 동작을 도시한 타이밍 다이어그램이다.

먼저, 도 5를 참조하면, 파워 다운 모드(Power Down Mode)에 진입하면서 데이터 클록(WCK)의 토글링 중지된 상태가 되어 다수의 다중위상 데이터 분주클록(MULTI_DIV_WCK_0, MULTI_DIV_WCK_90, MULTI_DIV_WCK_180, MULTI_DIV_WCK_270)의 정확한 논리레벨을 알 수 없는 상태(Unknown value, Invalid value)임에도 불구하고 오토 트레이닝 동작신호(AUTO_WCK2CK) - 도 5에서와 같이 도 3에 도시된 본 발명의 실시예에 따른 클록 정렬 트레이닝을 수행하기 위한 회로의 구성요소 중에서 논리레벨 변동제어부(390)가 제거될 경우 모드 제어부(380)에서 출력되는 오토 트레이닝 동작신호(AUTO_WCK2CK)가 그대로 사용됨 - 가 로직'하이'(High)로 활성화되며, 그 때문에 파워 다운 모드에 진입하자마자 제1위상비교부(350)가 동작하여 분주제어신호(DVD_REVERSE)가 로직'로우'(Low)에서 로직'하이'(High)로 변경되는 것을 알 수 있다.

따라서, 나중에 파워 다운 모드에서 탈출한 이후에는 무조건 데이터 분주클록(DIV_WCK)의 위상이 반전된 상태로 제2위상검출부(340)로 입력되어 클록 정렬 트레이닝 동작을 수행하게 되며, 이는 최악의 경우(wrost case) 클록 정렬 트레이닝을 전혀 할 필요가 없는 데이터 클록(WCK)의 위상을 180도 정도 변경하는 클록 정렬 트레이닝을 수행시키게 되는 문제점이 있다.

하지만, 도 6을 참조하면, 파워 다운 모드(Power Down Mode)에 진입하면서 데이터 클록(WCK)의 토글링 중지된 상태가 되어 다수의 다중위상 데이터 분주클록(MULTI_DIV_WCK_0, MULTI_DIV_WCK_90, MULTI_DIV_WCK_180, MULTI_DIV_WCK_270)의 정확한 논리레벨을 알 수 없는 상태(Unknown value, Invalid value)가 될 때, 논리레벨 변동제어부(390)에서 이를 인식하여 오토 트레이닝 동작신호(AUTO_WCK2CK)가 로직'하이'(High)로 활성화된 상태에서도 오토 트레이닝 모드 인에이블 신호(AUTO_WCK2CK_START)를 로직'하이'(High)로 활성화시키지 않고 로직'로우'(Low)를 그대로 유지시켰다가, 데이터 클록(WCK)의 토글링이 다시 시작되어 다수의 다중위상 데이터 분주클록(MULTI_DIV_WCK_0, MULTI_DIV_WCK_90, MULTI_DIV_WCK_180, MULTI_DIV_WCK_270)의 논리레벨을 명확히 판단할 수 있을 때 오토 트레이닝 모드 인에이블 신호(AUTO_WCK2CK_START)를 로직'하이'(High)로 활성화시킴으로써, 파워 다운 모드 동작구간 내에서 잘못된 정보를 가지고 분주제어신호(DVD_REVERSE)의 논리레벨이 결정되는 것을 방지할 수 있다.

따라서, 본 발명의 실시예에 따른 클록 정렬 트레이닝 동작을 수행하기 위한 회로에서는 항상 파워 다운 모드가 종료된 이후 - 데이터 분주클록(DIV_WCK)이 토글링한 이후임 - 에 제1위상비교부(350)의 동작이 시작되도록 할 수 있으며, 이를 통해 어떠한 경우에도 클록 정렬 트레이닝 수행시간이 최소가 될 수 있도록 한다.

이상에서 살펴본 바와 같이 본 발명의 실시예를 적용하면, 반도체 장치에서 파워 다운 모드(Power Down Mode) 등과 같은 동작모드의 진입/탈출(Entry/Exit) 동작시에 사용되는 오토 클록 정렬 트레이닝 모드를 수행할 수 있도록 하고, 동시에, 파워 다운 모드(Power Down Mode) 등과 같은 동작모드가 수행되는 도중에는 오토 클록 정렬 트레이닝 모드에 진입할 수 없도록 제어함으로써 파워 다운 모드(Power Down Mode) 등과 같은 동작모드에서 탈출한 이후에만 데이터 클록(WCK)의 반전여부만을 판단하여 동작할 수 있도록 하며, 이를 통해, 매우 빠른 속도로 시스템 클록(HCK)과 데이터 클록(WCK)의 위상을 동기화시킬 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.

예컨대, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.

도 6은 도 3에 도시된 본 발명의 실시예에 따른 클록 정렬 트레이닝을 수행하기 위한 회로의 동작을 도시한 타이밍 다이어그램이다.

*도면의 주요부분에 대한 부호의 설명

100, 300 : 클록입력부 120, 320 : 클록분주부

140 : 위상검출부 330 : 위상분할부

350 : 제1위상검출부 340 : 제2위상검출부

160, 360 : 신호전송부 370 : 모드 레지스터 셋(MRS)

380 : 모드 제어부 390 : 논리레벨 변동제어부

352 : 위상비교부 354 : 논리레벨 변동부

Claims

시스템 클록과 데이터 클록을 각각 입력받기 위한 클록입력부;

상기 데이터 클록의 주파수를 분주하여 데이터 분주클록을 생성하되, 분주제어신호에 응답하여 상기 데이터 분주클록 위상의 반전여부를 결정하기 위한 클록분주부;

상기 데이터 분주클록에 응답하여 각각 예정된 크기의 위상차이를 갖는 다수의 다중위상 데이터 분주클록을 생성하기 위한 위상분할부;

상기 데이터 분주클록의 토글링 여부에 따라 상기 분주제어신호의 논리레벨 변동가능구간을 조절하기 위한 논리레벨 변동제어부; 및

상기 논리레벨 변동가능구간에서 상기 다중위상 데이터 분주클록 중 예정된 선택클록의 위상을 기준으로 상기 시스템 클록의 위상을 검출하고, 그 결과에 대응하여 상기 분주제어신호의 레벨을 결정하기 위한 제1위상검출부

를 구비하는 반도체 장치.
제1항에 있어서,

상기 데이터 분주클록의 위상을 기준으로 상기 시스템 클록의 위상을 검출하고, 그 결과에 대응하여 트레이닝 정보신호의 레벨을 결정하기 위한 제2위상검출부; 및

상기 트레이닝 정보신호를 외부로 전송하기 위한 신호전송부를 더 구비하는 반도체 장치.
제1항에 있어서,

상기 클록입력부는,

어드레스 신호 및 커맨드 신호의 입력시점을 동기화시키기 위한 클록을 외부에서 입력받아 상기 시스템 클록으로서 출력하기 위한 시스템 클록 생성부; 및

데이터 신호의 입력시점을 동기화시키기 위한 클록을 외부에서 입력받아 상기 데이터 클록으로서 출력하기 위한 데이터 클록 생성부를 구비하는 반도체 장치.
제1항에 있어서,

상기 클록분주부는,

상기 분주제어신호가 활성화상태일 때 상기 데이터 분주클록의 위상을 반전하여 생성하고, 상기 분주제어신호가 비활성화상태일 때 상기 데이터 분주클록의 위상을 반전하지 않고 그대로 생성하는 것을 특징으로 하는 반도체 장치.
제1항에 있어서,

상기 위상분할부는,

상기 데이터 분주클록에 응답하여 일정한 위상차이를 갖는 상기 다수의 다중위상 데이터 분주클록을 생성하는 것을 특징으로 하는 반도체 장치.
제5항에 있어서,

상기 선택클록은,

상기 다수의 다중위상 데이터 분주클록 중 상기 데이터 분주클록과 그 위상이 동일하지도 않고 상반되지도 않은 다중위상 데이터 분주클록인 것을 특징으로 하는 반도체 장치.
제1항에 있어서,

상기 논리레벨 변동제어부는,

상기 데이터 분주클록이 토글링하는 것에 응답하여 상기 논리레벨 변동가능구간에 대응하는 오토 트레이닝 모드 인에이블 신호를 활성화시키고,

상기 데이터 분주클록이 토글링하지 않고 특정 논리레벨로 고정되어 있는 것에 응답하여 상기 오토 트레이닝 모드 인에이블 신호를 비활성화시키는 것을 특징으로 하는 반도체 장치.
제7항에 있어서,

상기 논리레벨 변동제어부는,

상기 시스템 클록의 토글링을 기준으로 상기 데이터 분주클록의 토글링 여부를 검출하기 위한 토글링 검출부; 및

상기 토글링 검출부의 출력신호에 응답하여 상기 오토 트레이닝 모드 인에이블 신호의 논리레벨을 결정하기 위한 논리레벨 적용부를 구비하는 것을 특징으로 하는 반도체 장치.
제8항에 있어서,

상기 토글링 검출부는,

상기 시스템 클록이 예정된 횟수를 토글링 하는 동안 상기 데이터 분주클록의 토글링 하는지 아니면, 특정 논리레벨을 유지하고 있는지를 검출하는 것을 특징으로 하는 반도체 장치.
제7항에 있어서,

상기 제1위상검출부는,

상기 오토 트레이닝 모드 인에이블 신호의 활성화구간에서 상기 선택클록과 상기 시스템 클록의 위상을 비교하기 위한 위상비교부; 및

상기 오토 트레이닝 모드 인에이블 신호의 활성화구간에서 상기 위상비교부의 출력신호를 예정된 횟수 반복하여 입력받고, 그 결과에 응답하여 상기 분주제어신호의 논리레벨을 변동하기 위한 논리레벨 변동부를 구비하는 것을 특징으로 하는 반도체 장치.
제10항에 있어서,

상기 논리레벨 변동부는,

상기 위상비교부의 출력신호가 예정된 시간 - 상기 선택클록의 주기가 상기 예정된 횟수 반복되는 만큼에 대응하는 시간임 - 동안 동일한 논리레벨을 유지할 때, 그에 대응하여 상기 분주제어신호의 논리레벨을 변경하는 것을 특징으로 하는 반도체 장치.
파워 다운 모드에 진입한 상태에서 시스템 클록은 입력받고, 데이터 클록은 입력받지 않는 단계;

파워 다운 모드에서 탈출한 상태에서 시스템 클록과 데이터 클록을 각각 입력받는 단계;

상기 데이터 클록의 주파수를 분주하여 데이터 분주클록을 생성하되, 분주제 어신호에 응답하여 상기 데이터 분주클록 위상의 반전여부를 결정하는 단계;

상기 데이터 분주클록에 응답하여 각각 예정된 크기의 위상차이를 갖는 다수의 다중위상 데이터 분주클록을 생성하는 단계;

상기 데이터 분주클록의 토글링 여부를 검출하는 단계;

상기 다중위상 데이터 분주클록 중 예정된 선택클록의 위상을 기준으로 상기 시스템 클록의 위상을 검출하는 단계;

상기 토글링 여부를 검출하는 단계의 결과와 상기 위상을 검출하는 단계의 결과에 응답하여 상기 분주제어신호의 레벨을 결정하는 단계

를 포함하는 반도체 장치의 동작방법.
제12항에 있어서,

상기 데이터 분주클록의 위상을 기준으로 상기 시스템 클록의 위상을 검출하고, 그 결과에 대응하여 트레이닝 정보신호의 레벨을 결정하는 단계; 및

상기 트레이닝 정보신호를 외부로 전송하는 단계

를 더 포함하는 것을 특징으로 하는 반도체 장치의 동작방법.
제13항에 있어서,

상기 분주제어신호의 레벨을 결정하는 단계는,

상기 토글링 여부를 검출하는 단계의 결과에 따라 상기 데이터 분주클록이 토글링하는 것으로 판단되는 경우, 상기 위상을 검출하는 단계의 결과에 응답하여 상기 분주제어신호의 레벨을 결정하는 단계; 및

상기 토글링 여부를 검출하는 단계의 결과에 따라 상기 데이터 분주클록이 토글링하지 않는 것으로 판단되는 경우, 상기 위상을 검출하는 단계의 결과와 상관없이 상기 분주제어신호의 레벨을 고정시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 동작방법.
제13항에 있어서,

상기 데이터 분주클록을 생성하는 단계는,

상기 분주제어신호가 활성화상태일 때 상기 데이터 분주클록의 위상을 반전하여 생성하는 단계; 및

상기 분주제어신호가 비활성화상태일 때 상기 데이터 분주클록의 위상을 반전하지 않고 그대로 생성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 동작방법.
제13항에 있어서,

상기 다중위상 데이터 분주클록을 생성하는 단계는,

상기 데이터 분주클록에 응답하여 일정한 위상차이를 갖는 상기 다수의 다중위상 데이터 분주클록을 생성하는 것을 특징으로 하는 반도체 장치의 동작방법.
제13항에 있어서,

상기 선택클록은,

상기 다수의 다중위상 데이터 분주클록 중 상기 데이터 분주클록과 그 위상이 동일하지도 않고 상반되지도 않은 다중위상 데이터 분주클록인 것을 특징으로 하는 반도체 장치의 동작방법.
제13항에 있어서,

상기 토글링 여부를 검출하는 단계는,

상기 시스템 클록이 예정된 횟수를 토글링 하는 동안 상기 데이터 분주클록의 토글링 하는지 아니면, 특정 논리레벨을 유지하고 있는지를 검출하는 것을 특징으로 하는 반도체 장치의 동작방법.