JP2011146043A - 半導体装置、その装置を備える半導体システム、及びそのシステムの動作方法。 - Google Patents

半導体装置、その装置を備える半導体システム、及びそのシステムの動作方法。 Download PDF

Info

Publication number
JP2011146043A
JP2011146043A JP2010293728A JP2010293728A JP2011146043A JP 2011146043 A JP2011146043 A JP 2011146043A JP 2010293728 A JP2010293728 A JP 2010293728A JP 2010293728 A JP2010293728 A JP 2010293728A JP 2011146043 A JP2011146043 A JP 2011146043A
Authority
JP
Japan
Prior art keywords
data
semiconductor device
recovery information
input
information signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010293728A
Other languages
English (en)
Inventor
Seikun Park
正勳 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2011146043A publication Critical patent/JP2011146043A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Information Transfer Systems (AREA)
  • Memory System (AREA)

Abstract

【課題】半導体装置コントローラと半導体装置との間でデータが入出力される時、データの位相が変動することと関係なく、半導体装置コントローラと半導体装置との間で常に安定的にデータが入出力できるシステム、そのシステムに用いる半導体装置、及びそのシステムの動作方法を提供すること。
【解決手段】半導体装置は、印加されるライトクロックとライトデータとを補正する回路及び方法に関するもので、データ入出力コマンドに応答してノーマルデータ（ソースクロックのセンターに同期する）を入出力するノーマルデータ入出力部１１と、所定のコマンドに応答してデータ復旧情報信号（前記ソースクロックのエッジに同期する）の入力を受けて所定の時間の後に出力するデータ復旧情報信号入出力部１００とを備える。
【選択図】図１

Description

本発明は、半導体設計技術に関し、特に、半導体装置コントローラと半導体装置との間で常に安定的にデータが入出力できるシステム、そのシステムに用いる半導体装置、及びそのシステムの動作方法に関する。
複数の半導体素子で構成されたシステムにおいて、半導体装置はデータを保存するためのものである。データ処理装置、例えばメモリコントローラＭＣＵ（Ｍｅｍｏｒｙ Ｃｏｎｔｒｏｌｌ Ｕｎｉｔ）等からデータが要求されると、半導体装置は、データを要求する装置から入力されたアドレスに対応するデータを出力したり、そのアドレスに対応する位置にデータを要求する装置から提供されたデータを保存したりする。
一方、データ処理装置及び半導体装置の間でデータが入出力される過程で半導体システムの動作温度（ｏｐｅｒａｔｉｏｎ ｔｅｍｐｅｒａｔｕｒｅ）が変動したり、動作パワー（ｏｐｅｒａｔｉｏｎ ｐｏｗｅｒ）が変動したりすると、データ処理装置及び半導体装置の間で入出力されるデータの位相が変動する場合がある。
もう少し具体的に説明すれば、データ処理装置及び半導体装置の間で入出力されるデータはデータを伝送するためのクロックに同期して入出力されるのが一般的であるが、データ処理装置及び半導体装置の間でデータが入出力される過程で半導体システムの動作温度が変動したり、動作パワーが変動したりすると、データ処理装置及び半導体装置の間で入出力されるデータとデータを伝送するためのクロックとの間で位相が変わり、伝送を開始した時点の位相とは異なる位相を有するデータが入出力されることがある。このため、データ処理装置及び半導体装置の間で入出力されるデータが意図した状態より１クロック遅れたり早まったりする状態として認識されるという問題が発生する。すなわち、正常なデータ伝送が不可能になるという問題が発生しうる。
例えば、データ処理装置から半導体装置にデータが伝送される過程を考えるとする。この場合、データ処理装置からデータを伝送するためのクロックのセンターにデータを同期させて、半導体装置に伝送を開始するようになるが、途中で半導体システムの動作温度が変動したり動作パワーが変動したりすると、データを伝送する過程においてデータの位相がデータを伝送するためのクロックの位相とは異なって変動する場合がある。そのため、データ処理装置から伝送を受けたデータは、データを伝送するためのクロックのセンターに同期せず、前後にわずかにずれた状態となる。すなわち、データ処理装置及び半導体装置の間で入出力されるデータが意図した状態より１クロック遅れたり早まったりする状態と認識される問題が発生する。
このような問題は、データ処理装置及び半導体装置間に入出力されるデータの伝送周波数が高ければ高いほどさらに深刻な問題となるが、その理由は、データ処理装置及び半導体装置間に入出力されるデータの伝送周波数が高ければ高いほど伝送されるデータのデータウインドウ長さが短い状態になるため、半導体システムの動作温度が変動したり動作パワーが変動したりするなどの現象が発生した場合、データ処理装置及び半導体装置の間で入出力されるデータが意図した状態よりさらに容易に１クロック遅れたり早まったりする状態として認識されるためである。
本発明は、上述した従来技術の問題を解決するために提案されたもので、半導体装置コントローラと半導体装置との間でデータが入出力される時、半導体システムの動作温度や動作パワーが変動するなどの現象が発生して、データの位相が変動しても、半導体装置コントローラと半導体装置との間で常に安定にデータが入出力できるシステム、そのシステムに用いる半導体装置、及びそのシステムの動作方法を提供することにその目的がある。
上記の目的を達成するための本発明に係る半導体装置は、データ入出力コマンドに応答して、ソースクロックのセンターに同期したノーマルデータを入出力するノーマルデータ入出力部と、所定のコマンドに応答して、前記ソースクロックのエッジに同期したデータ復旧情報信号の入力を受けて、所定の時間の後に出力するデータ復旧情報信号入出力部とを備えることを特徴とする。
上記の目的を達成するための本発明に係る半導体システムは、相互間にノーマルデータが入出力される半導体装置と半導体装置コントローラとを備える半導体システムにおいて、前記半導体装置コントローラが、データ復旧情報信号とフィードバックデータ復旧情報信号を比較して、その結果に応じて、前記半導体装置に伝送する前記ノーマルデータの位相を調節し、前記半導体装置が、前記半導体装置コントローラから前記データ復旧情報信号の入力を受けて、所定の時間の後に前記フィードバックデータ復旧情報信号として前記半導体装置コントローラに伝送することを特徴とする。
上記の目的を達成するための本発明に係る半導体システムは、相互間にノーマルデータが入出力される半導体装置と半導体装置コントローラとを備える半導体システムにおいて、前記半導体装置コントローラが、内部で生成される所定のコマンドに対応して、データ復旧情報信号を前記半導体装置に伝送し、所定の時間の後に前記半導体装置から印加されるフィードバックデータ復旧情報信号に応答して前記半導体装置に伝送する前記ノーマルデータの位相を調節し、前記半導体装置が、前記所定のコマンドに応答して前記データ復旧情報信号の入力を受けて、前記所定の時間の後に前記フィードバックデータ復旧情報信号として前記半導体装置コントローラに伝送することを特徴とする。
上記の目的を達成するための本発明に係る半導体装置の動作方法は、データ入力コマンドに応答して、ソースクロックのセンターに同期したノーマルデータの入力を受けるステップと、前記ノーマルデータの入力を受ける前記ステップで前記ノーマルデータが入力される時点と同一な時点で、所定のコマンドに応答して、前記ソースクロックのエッジに同期したデータ復旧情報信号の入力を受けて、所定の時間の後に出力するステップとを含むことを特徴とする。
また、上記の目的を達成するための本発明に係る半導体システムの動作方法は、半導体装置と半導体装置コントローラとを備える半導体システムの動作方法において、前記半導体装置コントローラから前記半導体装置にデータ入力コマンドが伝達され、所定の第１の時間の後に、ソースクロックのセンターに同期し、フィードバックデータ復旧情報信号に応じて、その位相が変更されたノーマルデータを伝達するステップと、前記半導体装置コントローラから前記半導体装置に所定のコマンドが伝達され、前記第１の時間の後に前記ソースクロックのエッジに同期したデータ復旧情報信号を伝達して前記半導体装置に保存するステップと、前記データ復旧情報信号が前記半導体装置に保存された後、所定の第２時間の後に、保存された前記データ復旧情報信号を前記フィードバックデータ復旧情報信号として前記半導体装置から前記半導体装置コントローラに伝達するステップとを含むことを特徴とする。
上述した本発明は、半導体装置コントローラと半導体装置との間でデータが入出力される時、半導体システムの動作温度や動作パワーが変動するなどの現象が発生し、データの位相が変動しても、データと同一のタイミングの、半導体装置コントローラと半導体装置との間で入出力されるパターン信号を利用し、これを感知して補償することによって、半導体装置コントローラと半導体装置との間で常に安定にデータを入出力させることができるという効果がある。
本発明の実施形態に係る半導体装置の構成を示すブロック図である。 図１に示された本発明の実施形態に係る半導体装置を備えた半導体システムの構成を示すブロック図である。 データ書込み動作モードにおける、図１に示された本発明の実施形態に係るデータ復旧情報信号を入出力するための半導体装置の動作を説明するタイミングチャートである。 データ読出し動作モード及び所定の内部動作モードのうち、何れか１つの動作モードにおける、図１に示された本発明の実施形態に係るデータ復旧情報信号を入出力するための半導体装置の動作を説明するタイミングチャートである。
以下、添付された図面を参照して、本発明の好ましい実施例を説明する。ただし、本発明は、以下で開示される実施形態に限定されるものではなく、実施形態に対応する様々な形態で構成することができる。以下の実施形態は、本発明を具体的に開示し、当業者が本発明の範囲を理解することができるようにすることを目的として提供されるものである。
図１は、本発明の実施形態に係る半導体装置の構成を詳細に示すブロック図である。
図１に示すように、本実施形態に係る半導体装置は、所定のコマンドＯＴＨＥＲ＿ＣＭＤに応答して、設定された動作を行うための内部回路１０と、データ入出力コマンドＲＥＡＤ＿ＣＭＤ／ＷＲＩＴＥ＿ＣＭＤに応答して、ソースクロックＳＯＵＲＣＥ＿ＣＬＫのセンター（ｃｅｎｔｅｒ）に同期したノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡを入出力するノーマルデータ入出力部１１、及び、所定のコマンドＯＴＨＥＲ＿ＣＭＤに応答して、ソースクロックＳＯＵＲＣＥ＿ＣＬＫのエッジ（ｅｄｇｅ）に同期したデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの入力を受けて、所定の時間ｔＷＣＤＲＬ後に出力するデータ復旧情報信号入出力部１００を備える。
参考として、データ復旧情報信号入出力部１００は、半導体装置がデータ復旧動作モードに入る場合にデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの入力を受けて出力する動作を行う。この時、データ復旧動作モードに入るというのは、データ復旧動作イネーブル信号ＷＣＤＲ＿ＥＮＡＢＬＥが活性化する状態を表す。図面に直接的に示されていないが、以後の説明ではデータ復旧動作モードは、「ＷＣＤＲ＿ＭＯＤＥ」と呼び、データ復旧動作モードへ入った場合は、「ＷＣＤＲ＿ＭＯＤＥ＿ＥＮＴＲＹ」と呼ぶこととする。また、データ復旧動作イネーブル信号ＷＣＤＲ＿ＥＮＡＢＬＥの活性化の時点、非活性化の時点、及び活性化区間の長さはメモリレジスタセットＭＲＳ（Ｍｅｍｏｒｙ Ｒｅｇｉｓｔｅｒ Ｓｅｔｔｉｎｇ）にあらかじめ設定されている。
そして、所定のコマンドＯＴＨＥＲ＿ＣＭＤは、半導体装置の種々の動作モードコマンド、及びデータ入出力コマンドＲＥＡＤ＿ＣＭＤ／ＷＲＩＴＥ＿ＣＭＤを含んでもよいが、特定の場合に、所定のコマンドＯＴＨＥＲ＿ＣＭＤには、半導体装置でパワーを最も多く使用する動作モードのうちの１つであるオートリフレッシュ（ａｕｔｏ−ｒｅｆｒｅｓｈ）動作モードに入るコマンドを含み、また、反対に、半導体装置でパワーを最も少なく使用する動作モードのうちの１つであるスタンバイ（ｓｔａｎｄ−ｂｙ）動作モードに入るコマンドをも含むことが可能である。
次に、本実施形態に係る半導体装置の構成要素のうち、データ復旧情報信号入出力部１００の構成をさらに詳細に説明する。データ復旧情報信号入出力部１００は、データ復旧動作イネーブル信号ＷＣＤＲ＿ＥＮＡＢＬＥの活性化区間で、所定のコマンドＯＴＨＥＲ＿ＣＭＤ及びソースクロックＳＯＵＲＣＥ＿ＣＬＫに応答して、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの内部入力時点に対応する内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥ、及びデータ復旧情報信号の内部出力時点に対応する内部出力ストローブ信号ＤＡＴＡＯＵＴ＿ＳＴＲＯＢＥを生成する復旧情報入出力制御部１２０と、所定のパッド（１３又は１４６）を介して、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧを入出力するデータ復旧情報入出力部１４０と、内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥ及び内部出力ストローブ信号ＤＡＴＡＯＵＴ＿ＳＴＲＯＢＥに応答して、所定の時間ｔＷＣＤＲＬの間、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧを保存するデータ復旧情報保存部１６０とを備える。
参考として、半導体装置の設計方式に応じて、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡが入出力されるパッドとデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが入出力されるパッドを共有とすることができる。そのため、図１のＤＡＴＡ入出力パッド１３及びＷＣＤＲ入出力パッド１４６のいずれもパッド１３、又はパッド１４６として用いられる。
まず、一般的な半導体装置では、パッドが、データ入出力コマンドＲＥＡＤ＿ＣＭＤ、ＷＲＩＴＥ＿ＣＭＤ及び所定のコマンドＯＴＨＥＲ＿ＣＭＤの入力を受けるコマンド入力パッド１２と、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡを入出力するデータ入出力パッド１３と、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧを入出力するデータ復旧情報信号入出力パッド１４６とに区分して備えられる。その結果、データ入出力パッド１３を介してはノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡのみが入出力され、データ復旧情報信号入出力パッド１４６を介してはデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧのみが入出力される。
そして、全体的なパッドの数が不足し、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの入出力のための専用パッドを備えることが困難な半導体装置では、パッドは、データ入出力コマンドＲＥＡＤ＿ＣＭＤ、ＷＲＩＴＥ＿ＣＭＤ及び所定のコマンドＯＴＨＥＲ＿ＣＭＤの入力を受けるためのコマンド入力パッド１２、及び、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡとデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧとを入出力するデータ入出力パッド１３に区分して備えられる。その結果、データ入出力動作モードＲＥＡＤ／ＷＲＩＴＥ＿ＭＯＤＥでは、データ入出力パッド１３を介してノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡが入出力され、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡが直接的に入出力されないデータ復旧動作モードＷＣＤＲ＿ＭＯＤＥでは、データ入出力パッド１３を介して、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが入出力される。
そして、本実施形態に係るデータ復旧情報信号入出力部１００の構成要素の１つである復旧情報入出力制御部１２０は、データ復旧動作イネーブル信号ＷＣＤＲ＿ＥＮＡＢＬＥの活性化区間で、所定のコマンドＯＴＨＥＲ＿ＣＭＤに応答して、ソースクロックＳＯＵＲＣＥ＿ＣＬＫのトグルの回数をカウントし、内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥをトグルさせる復旧情報入力制御部１２２、及び、データ復旧動作イネーブル信号ＷＣＤＲ＿ＥＮＡＢＬＥの活性化区間で、内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥがトグルすることに応答して、ソースクロックＳＯＵＲＣＥ＿ＣＬＫのトグルの回数をカウントし、内部出力ストローブ信号ＤＡＴＡＯＵＴ＿ＳＴＲＯＢＥをトグルさせる復旧情報出力制御部１２４を備える。
ここで、復旧情報入力制御部１２２は、データ復旧動作イネーブル信号ＷＣＤＲ＿ＥＮＡＢＬＥの活性化区間で、所定のコマンドＯＴＨＥＲ＿ＣＭＤに応答して、データ復旧動作コマンドＷＣＤＲ＿ＣＭＤを生成するコマンドデコーダ１２２２、及び、データ復旧動作イネーブル信号ＷＣＤＲ＿ＥＮＡＢＬＥの活性化区間で、データ復旧動作コマンドＷＣＤＲ＿ＣＭＤに応答して、ライトレイテンシ信号ＷＬ（Ｗｒｉｔｅ Ｌａｔｅｎｃｙ）に対応する分だけソースクロックＳＯＵＲＣＥ＿ＣＬＫをカウントして、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの内部入力時点に対応する内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥのトグルの時点を決定する復旧情報入力カウンタ１２２４を備える。
また、復旧情報出力制御部１２４は、データ復旧動作イネーブル信号ＷＣＤＲ＿ＥＮＡＢＬＥの活性化区間で、内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥのトグルに応答して、データ復旧情報レイテンシ信号（ＷＣＤＲ Ｌａｔｅｎｃｙ：ＷＣＤＲＬ）に対応する分だけソースクロックＳＯＵＲＣＥ＿ＣＬＫをカウントして、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの内部出力時点に対応する内部出力ストローブ信号ＤＡＴＡＯＵＴ＿ＳＴＲＯＢＥのトグルの時点を決定する動作を行う。
この時、復旧情報入力制御部１２２の構成要素のうち、復旧情報入力カウンタ１２２４によって決定される内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥのトグルの時点は、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが半導体装置に入力され始める時点ではなく、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが半導体装置にすべて入力され、入力が完了した時点に対応するように制御される。
すなわち、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの内部入力時点は、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが半導体装置に入力される入力開始時点ではなく、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが半導体装置に入力される入力完了時点を意味する。
これは、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが複数のビットからなる信号の場合、すべてのビットが入力された後にデータ復旧情報保存部１６０に保存されなければならないためである。
例えば、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが相対的に多くのビットからなる信号ならば、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの最初のビットが入力される時点とデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの最後のビットが入力される内部入力時点との時間差が相対的に大きくなり、また、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが相対的に少ないビットからなる信号ならば、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの最初のビットが入力される時点とデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの最後のビットが入力される内部入力時点との時間差が相対的に小さくなるであろう。
参考として、データ信号のバースト長ＢＬ（ｂｕｒｓｔ ｌｅｎｇｔｈ）といえば、連続して入力されるデータ信号のビット数を意味するため、上述したデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの入力開始時点と内部入力時点との時間差は、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧのバースト長ＢＬに応じて変わると見ることができる。
また、本実施形態では、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧのバースト長ＢＬとノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡのバースト長ＢＬとが同一になるように設定されている。したがって、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡのバースト長ＢＬは、ソースクロックＳＯＵＲＣＥ＿ＣＬＫの周期ｔｃｋに同期していると、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧのバースト長ＢＬもソースクロックＳＯＵＲＣＥ＿ＣＬＫの周期ｔｃｋに同期した状態となる。
そして、本実施形態において、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡとデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧとは同一の時点で印加されるように設定されている。すなわち、データ入力コマンドＷＲＩＴＥ＿ＣＭＤが入力された時点からノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡが入力される時点までの時間と、所定のコマンドＯＴＨＥＲ＿ＣＭＤが入力された時点からデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが入力される時点までの時間とは同一になるように設定されている。
この時、所定のコマンドＯＴＨＥＲ＿ＣＭＤには、データ入力コマンドＷＲＩＴＥ＿ＣＭＤが含まれているため、データ出力コマンドＲＥＡＤ＿ＣＭＤ、オートリフレッシュ動作モードに入るコマンド及びスタンバイ動作モードに入るコマンドのようにノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡが直接的に印加されない場合にも常に同一の時点でデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが入力される。
すなわち、データ入力コマンドＷＲＩＴＥ＿ＣＭＤが入力される時点からデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが入力される時点までの時間と、所定のコマンドＯＴＨＥＲ＿ＣＭＤのうち、データ入力コマンドＷＲＩＴＥ＿ＣＭＤ以外のコマンドが入力される時点からデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが入力される時点までの時間とは、互いに同一になるように設定されている。
参考として、ライトレイテンシ信号ＷＬの値は、半導体装置のメモリレジスタセット１５（ＭＲＳ：Ｍｅｍｏｒｙ Ｒｅｇｉｓｔｅｒ Ｓｅｔｔｉｎｇ）に設定されている。このライトレイテンシ信号ＷＬの値は、データ入力コマンドＷＲＩＴＥ＿ＣＭＤとノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡとがどれほどの時間の間隔を経て入力されるのかを設定するものであって、一般的な半導体装置に必須のスペックとして含まれている。
したがって、本実施形態において、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが半導体装置に印加される時点は、メモリレジスタセット（ＭＲＳ）１５に設定されたライトレイテンシ信号ＷＬの値に対応して決定されることが分かる。
そのため、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが実際に保存される時点を定義するための内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥを生成する復旧情報入力カウンタ１２２４にもライトレイテンシ信号ＷＬが印加され、どの時点でデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが半導体装置に入力されるかを知らせてはじめて、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧのモードビットがすべて入力される時点で、内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥをトグルさせることが可能である。
そして、復旧情報入力カウンタ１２２４では、ソースクロックＳＯＵＲＣＥ＿ＣＬＫの周期ｔｃｋを基準としてライトレイテンシ信号ＷＬに対応するカウント動作を行い、追加される時間である、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧのバースト長ＢＬもまたソースクロックの周期ｔｃｋに対応して決定されるため、復旧情報入力カウンタ１２２４から出力される内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥのトグルの時点は、ソースクロックＳＯＵＲＣＥ＿ＣＬＫに同期化された状態となる。
また、復旧情報出力制御部１２４でも内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥがトグルした後に、ソースクロックＳＯＵＲＣＥ＿ＣＬＫの周期ｔｃｋを基準としてデータ復旧情報レイテンシ信号ＷＣＤＲＬに対応する分だけカウント動作を行うことによって、内部出力ストローブ信号ＤＡＴＡＯＵＴ＿ＳＴＲＯＢＥのトグルの時点を決定するため、復旧情報出力制御部１２４から出力される内部出力ストローブ信号ＤＡＴＡＯＵＴ＿ＳＴＲＯＢＥのトグルの時点も、またソースクロックＳＯＵＲＣＥ＿ＣＬＫに同期化された状態となる。
そして、データ復旧情報レイテンシ信号ＷＣＤＲＬの値も、ライトレイテンシ信号ＷＬの値と同様にメモリレジスタセットＭＲＳにあらかじめ設定される。しかし、ライトレイテンシ信号ＷＬとは異なり、データ復旧情報レイテンシ信号ＷＣＤＲＬは、本発明の実施形態のために新しく定義された信号である。
したがって、データ復旧情報レイテンシ信号ＷＣＤＲＬの値は、設計者によって変更される値であり、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが入力されて保存された後、改めて出力されるまでにかかる時間ｔＷＣＤＲは、全面的に設計者の意図に応じて決定される事項であるということができる。
そして、本発明の実施形態に係るデータ復旧情報信号入出力部１００の構成要素の１つであるデータ復旧情報入出力部１４０は、データ復旧動作イネーブル信号ＷＣＤＲ＿ＥＮＡＢＬＥの活性化区間で、所定のパッド（１３又は１４６）を介して直列に印加されるデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧをＢＵＦ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧとしてバッファリングした後、ソースクロックＳＯＵＲＣＥ＿ＣＬＫに同期させ、並列化信号ＰＡＲＡＬＬＥＬ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧとして並列化させるデータ復旧情報入力部１４２、及び、データ復旧情報保存部１６０から提供される保存データ復旧情報信号ＯＵＴＰＵＴ＿ＰＡＲＡＬＬＥＬ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧをソースクロックＳＯＵＲＣＥ＿ＣＬＫに同期させ、直列化して所定のパッド（１３又は１４６）を介して出力するデータ復旧情報出力部１４４を備える。
ここで、データ復旧情報入力部１４２は、データ復旧動作イネーブル信号ＷＣＤＲ＿ＥＮＡＢＬＥの活性化区間で、所定のパッド（１３又は１４６）を介して直列に印加されるデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧをＢＵＦ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧとしてバッファリングするデータ復旧情報入力バッファ１４２２、及び、データ復旧情報入力バッファ１４２２の出力信号ＢＵＦ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧをソースクロックＳＯＵＲＣＥ＿ＣＬＫに同期させ、並列化信号ＰＡＲＡＬＬＥＬ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧとして並列化させるデータ復旧情報並列化部１４２４を備える。
ここで、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧは、データ復旧情報入力バッファ１４２２に直列に印加されるものとして表現されているが、これは、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧのビット数がノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡのバースト長（ｂｕｒｓｔ ｌｅｎｇｔｈ）に対応して決定されるためである。すなわち、一般的な半導体装置において、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡの入力を受ける時、特定のバースト長を定めておき、それに対応するだけのノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡのビット数が直列に入力される方式が主に使用されるため、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡと同一のビット数を維持しなければならないデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧも、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡのバースト長に対応するだけのビット数で直列に入力されなければならない。
また、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧがノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡのバースト長に対応するだけのビット数で直列に入力されるため、これをデータ復旧情報保存部１６０において容易に保存できるように、バッファリングされたデータ復旧情報信号ＢＵＦ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧをデータ復旧情報並列化部１４２４でソースクロックＳＯＵＲＣＥ＿ＣＬＫに対応して、並列化信号ＰＡＲＡＬＬＥＬ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧとして並列化させる動作が必要となる。
そして、データ復旧情報出力部１４４は、データ復旧情報保存部１６０においてデータ復旧情報信号ＳＡＶ＿ＰＡＲＡＬＬＥＬ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが並列化されて保存されているため、データ復旧情報保存部１６０から提供される保存データ復旧情報信号ＯＵＴＰＵＴ＿ＰＡＲＡＬＬＥＬ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧをソースクロックＳＯＵＲＣＥ＿ＣＬＫに同期化させ、ＯＵＴＰＵＴ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧとして直列化して、所定のパッド（１３又は１４６）を介して出力する。
そして、本発明の実施形態に係るデータ復旧情報信号入出力部１００の構成要素の１つであるデータ復旧情報保存部１６０は、次のように２つの形態に分けることができる。
まず、最初の形態は、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの内部入力時点（すなわち、内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥがトグルする時点）で、データ復旧情報入力部１４２を介して並列に入力されるデータ復旧情報信号ＰＡＲＡＬＬＥＬ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの入力を同時に受けて保存する入力部１６２、及び、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの内部出力時点（すなわち、内部出力ストローブ信号ＤＡＴＡＯＵＴ＿ＳＴＲＯＢＥがトグルする時点）で、入力部１６２を介して保存されたデータ復旧情報信号ＳＡＶ＿ＰＡＲＡＬＬＥＬ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧを、データ復旧情報出力部１４４にＯＵＴＰＵＴ＿ＰＡＲＡＬＬＥＬ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧとして提供する出力部１６４を備える。
そして、２番目の形態は、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの内部入力時点（内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥがトグルする時点）で、データ復旧情報入力部１４２を介して並列に入力されるデータ復旧情報信号ＰＡＲＡＬＬＥＬ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの入力を同時に受けて保存する入力部１６２、及び、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの内部出力時点（内部出力ストローブ信号ＤＡＴＡＯＵＴ＿ＳＴＲＯＢＥがトグルする時点）で、その値があらかじめ設定されたプリアンブルデータＰＲＥＡＭＢＬＥ ＤＡＴＡと共に入力部１６２を介して保存された保存データ復旧情報信号ＳＡＶ＿ＰＡＲＡＬＬＥＬ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧを、データ復旧情報出力部１４４にＯＵＴＰＵＴ＿ＰＡＲＡＬＬＥＬ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧとして提供する出力部１６４を備える。
このように、本発明の実施形態によるデータ復旧情報保存部１６０は、２つの形態に分けることができ、最初の形態ではデータ復旧情報入力部１４２を介して印加されるデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧを保存して所定の時間ｔＷＣＤＲＬ後にそのまま出力することになるが、２番目の形態では、データ復旧情報入力部１４２を介して印加されるデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧを保存して所定の時間ｔＷＣＤＲＬ後にプリアンブルデータＰＲＥＡＭＢＬＥ ＤＡＴＡと共に出力することになる。
すなわち、本発明の実施形態によるデータ復旧情報保存部１６０は、必要に応じて保存された保存データ復旧情報信号ＯＵＴＰＵＴ＿ＰＡＲＡＬＬＥＬ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧとプリアンブルデータＰＲＥＡＭＢＬＥ ＤＡＴＡとを共に出力することもでき、保存データ復旧情報信号ＯＵＴＰＵＴ＿ＰＡＲＡＬＬＥＬ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧのみを単独で出力することもできるということが分かる。
また、所定のパッド（１３又は１４６）を介して印加されるデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧは、所定のパターン（ｐａｔｔｅｎ）を有する信号である。
例えば、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが、８ビットからなる信号であると仮定すると、所定のパッド（１３又は１４６）を介して印加されるデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの形態は「０１０１０１０１」、「００１１００１１」、「００００１１１１」、「１０１０１０１０」、「１１００１１００」、「１１１１００００」、「１００１１００１」、「０１１００１１０」などとなる。
そして、前述した説明で所定のパッド（１３又は１４６）を介して印加されるデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧは、ソースクロックＳＯＵＲＣＥ＿ＣＬＫのエッジ（ｅｄｇｅ）に同期した信号であると言及した。
したがって、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが伝送される過程で、その位相が変化することになる場合、その値が容易に変化することになり、そのため、位相変化の有無を把握するのが容易になる。
例えば、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの各ビットが正確にソースクロックＳＯＵＲＣＥ＿ＣＬＫのエッジ（ｅｄｇｅ）に同期した時、そのパターンが「１００１１００１」と仮定する。データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが所定のパッド（１３又は１４６）に伝送される過程で、その位相がさらに速くなる時、所定のパッド（１３又は１４６）を介して保存されるデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧのパターンは「１１００１１００」となり、位相がさらに速くなったことが分かる。反対に、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが所定のパッド（１３又は１４６）に伝送される過程で、その位相がさらに遅くなると、所定のパッド（１３又は１４６）を介して保存されるデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧのパターンは「００１１００１１」となり、位相がさらに遅くなったことが分かる。
以上で説明した本発明の実施形態に係る半導体装置は、１つのソースクロックＳＯＵＲＣＥ＿ＣＬＫに対応して、データ入出力コマンドＲＥＡＤ＿ＣＭＤ、ＷＲＩＴＥ＿ＣＭＤ及び所定のコマンドＯＴＨＥＲ＿ＣＭＤの入力を受ける動作と、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡ及びデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧを入出力する動作とを行う。
ところで、このように１つのソースクロックＳＯＵＲＣＥ＿ＣＬＫのみを使用する方式は、その動作速度が遅い方に属する半導体装置に主に使用される方式である。最近開発された動作速度が速い半導体装置では、所定のコマンドＯＴＨＥＲ＿ＣＭＤを含むコマンド信号を同期化させるためのシステムクロックｉＨＣＫと、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡを同期化させるためのデータクロックｉＷＣＫ（システムクロックｉＨＣＫより２倍以上高い周波数を有する）とを同時に使用する方式が主に使用されている。したがって、高速で動作する半導体装置に本発明の実施形態を適用して構成してみると次のような構成が可能である。
図１に示したように、本発明の実施形態に係る高速で動作する半導体装置は、所定のコマンドＯＴＨＥＲ＿ＣＭＤに応答して、設定された動作を行うための内部回路１０と、データ入出力コマンドＲＥＡＤ＿ＣＭＤ、ＷＲＩＴＥ＿ＣＭＤの入力時点からシステムクロックｉＨＣＫに同期し、各々設定されるデータ入出力時点で、データクロックｉＷＣＫのセンター（ｃｅｎｔｅｒ）に同期したノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡの入力を受けて出力するノーマルデータ入出力部１１と、所定のコマンドＯＴＨＥＲ＿ＣＭＤに応答して、データ入力時点と同一の時点である復旧情報入力時点で、データクロックｉＷＣＫのエッジに同期したデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの入力を受けて、データクロックｉＷＣＫに応答して決定される所定の時間ｔＷＣＤＲＬの後である復旧情報出力時点で、保存された保存データ復旧情報信号ＯＵＴＰＵＴ＿ＰＡＲＡＬＬＥＬ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧを出力するデータ復旧情報信号入出力部１００を備える。
ここで、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡが入力される時点であるデータ入力時点は、データ入力コマンドＷＲＩＴＥ＿ＣＭＤが入力された時点からシステムクロックｉＨＣＫが所定の第１の回数だけトグルした時点であり、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡが出力される時点であるデータ出力時点は、データ出力コマンドＲＥＡＤ＿ＣＭＤが入力された時点からシステムクロックｉＨＣＫが所定の第２の回数だけトグルした時点である。
この時、第１の回数は、ライトレイテンシ信号ＷＬの値としてメモリレジスタセット（ＭＲＳ、１５）にあらかじめ設定されている値であり、同様に、第２の回数も、コラムレイテンシ信号ＣＬの値としてメモリレジスタセット（ＭＲＳ、１５）にあらかじめ設定されている値である。
すなわち、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡが入力される時点であるデータ入力時点は、データ入力コマンドＷＲＩＴＥ＿ＣＭＤが入力された時点から「ライトレイテンシ信号ＷＬの値（システムクロックｉＨＣＫの周期ｔｃｋ時間）」の分だけ過ぎた時点であり、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡが出力される時点であるデータ出力時点は、データ出力コマンドＲＥＡＤ＿ＣＭＤが入力された時点から「コラムレイテンシ信号ＣＬの値（システムクロックｉＨＣＫの周期ｔｃｋ時間）」の分だけ過ぎた時点である。
また、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡが入力される時点とデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが入力される時点とは、互いに同一になるよう設定されるため、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが入力される時点は、所定のコマンドＯＴＨＥＲ＿ＣＭＤが入力された時点から「ライトレイテンシ信号ＷＬの値（システムクロックｉＨＣＫの周期ｔｃｋ時間）」の分だけ過ぎた時点となる。
参考として、データ復旧情報信号入出力部１００は、半導体装置がデータ復旧動作モードに入る場合にデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの入力を受けて出力する動作を行う。この時、データ復旧動作モードに入るというのは、データ復旧動作イネーブル信号ＷＣＤＲ＿ＥＮＡＢＬＥが活性化する状態を表し、図面に直接示されていないが、以後の説明ではデータ復旧動作モードの場合「ＷＣＤＲ＿ＭＯＤＥ」とし、データ復旧動作モードに入る場合「ＷＣＤＲ＿ＭＯＤＥ＿ＥＮＴＲＹ」とする。また、データ復旧動作イネーブル信号ＷＣＤＲ＿ＥＮＡＢＬＥの活性化時点、非活性化時点及び活性化区間の長さはメモリレジスタセット（Ｍｅｍｏｒｙ Ｒｅｇｉｓｔｅｒ Ｓｅｔｔｉｎｇ：ＭＲＳ）にあらかじめ設定されているとする。
そして、データ入出力コマンドＲＥＡＤ＿ＣＭＤ／ＷＲＩＴＥ＿ＣＭＤは、所定のコマンドＯＴＨＥＲ＿ＣＭＤに含まれ、所定のコマンドＯＴＨＥＲ＿ＣＭＤにはデータ入出力コマンドＲＥＡＤ＿ＣＭＤ／ＷＲＩＴＥ＿ＣＭＤのみでなく、半導体装置の種々の動作モードコマンドをすべて含めてもよい。特に所定のコマンドＯＴＨＥＲ＿ＣＭＤには、半導体装置で最もパワーを多く使用する動作モードのうちの１つであるオートリフレッシュ（ａｕｔｏ−ｒｅｆｒｅｓｈ）動作モードに入るコマンドを含むことができ、又は、半導体装置で最もパワーを少なく使用する動作モードのうちの１つであるスタンバイ（ｓｔａｎｄ−ｂｙ）動作モードに入るコマンドを含むことができる。
そして、本発明の実施形態に係る半導体装置の構成要素の１つである、データ復旧情報信号入出力部１００の構成をさらに詳細に説明すると、入出力部１００は、データ復旧動作イネーブル信号ＷＣＤＲ＿ＥＮＡＢＬＥの活性化区間で、所定のコマンドＯＴＨＥＲ＿ＣＭＤ及びシステムクロックｉＨＣＫに応答して内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥを生成し、データクロックｉＷＣＫ及び内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥに応答して内部出力ストローブ信号ＤＡＴＡＯＵＴ＿ＳＴＲＯＢＥを生成する復旧情報入出力制御部１２０と、所定のパッド（１３又は１４６）を介して、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧを入出力するデータ復旧情報入出力部１４０と、内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥ及び内部出力ストローブ信号ＤＡＴＡＯＵＴ＿ＳＴＲＯＢＥに応答して所定の時間ｔＷＣＤＲＬの間、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧを保存するデータ復旧情報保存部１６０とを備える。
参考として、半導体装置の設計方式に応じて、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡが入出力されるパッドとデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが入出力されるパッドを共有とすることができる。そのため、図１のＤＡＴＡ入出力パッド１３及びＷＣＤＲ入出力パッド１４６のいずれもパッド１３、又はパッド１４６として用いられる。
まず、一般的な半導体装置では、パッドが、データ入出力コマンドＲＥＡＤ＿ＣＭＤ、ＷＲＩＴＥ＿ＣＭＤ及び所定のコマンドＯＴＨＥＲ＿ＣＭＤの入力を受けるためのコマンド入力パッド１２と、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡを入出力するデータ入出力パッド１３と、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧを入出力するデータ復旧情報信号入出力パッド１４６とに分けられて備えられるようにした後、データ入出力パッド１３を介してはノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡのみ入出力できるようにし、データ復旧情報信号入出力パッド１４６を介してはデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧのみを入出力できるようにする。
そして、全体的なパッドの数が不足し、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの入出力のための専用パッドを具備するのが困難な半導体装置では、パッドは、データ入出力コマンドＲＥＡＤ＿ＣＭＤ、ＷＲＩＴＥ＿ＣＭＤ及び所定のコマンドＯＴＨＥＲ＿ＣＭＤの入力を受けるためのコマンド入力パッド１２と、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡ及びデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧを入出力するデータ入出力パッド１３とに分けて備えられるようにした後、データ入出力動作モードＲＥＡＤ／ＷＲＩＴＥ＿ＭＯＤＥではデータ入出力パッド１３を介してノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡが入出力できるようにし、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡが直接的に入出力されないデータ復旧動作モードＷＣＤＲ＿ＭＯＤＥではデータ入出力パッド１３を介してデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが入出力できるようにする。
そして、本発明の実施形態に係るデータ復旧情報信号入出力部１００の構成要素の１つである、復旧情報入出力制御部１２０は、データ復旧動作イネーブル信号ＷＣＤＲ＿ＥＮＡＢＬＥの活性化区間で、所定のコマンドＯＴＨＥＲ＿ＣＭＤが入力された時点からシステムクロックｉＨＣＫが第３の回数だけトグルすることに応答して内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥを生成する復旧情報入力制御部１２２、及び、データ復旧動作イネーブル信号ＷＣＤＲ＿ＥＮＡＢＬＥの活性化区間で、内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥがトグルする時点からデータクロックｉＷＣＫが所定の第４の回数だけトグルすることに応答して内部出力ストローブ信号ＤＡＴＡＯＵＴ＿ＳＴＲＯＢＥを生成する復旧情報出力制御部１２４を備える。
この時、第３の回数は、ライトレイテンシ信号ＷＬの値に対応する第１の回数よりバースト長ＢＬの分だけより大きい値であって、復旧情報入力制御部１２２に備えられた復旧情報入力カウンタ１２２４にライトレイテンシ信号ＷＬが印加されることによって設定されてもよい。そして、第４の回数は、データ復旧情報レイテンシ信号ＷＣＤＲＬの値として本発明の実施形態によるメモリレジスタセット（ＭＲＳ、１５）に新しく設定される値である。
すなわち、復旧情報入力制御部１２２において、内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥがトグルされる時点は、データ入出力コマンドＲＥＡＤ＿ＣＭＤ、ＷＲＩＴＥ＿ＣＭＤ及び所定のコマンドＯＴＨＥＲ＿ＣＭＤのうち、何れか１つのコマンドが入力された時点から「ライトレイテンシ信号ＷＬの値＋バースト長ＢＬ（システムクロックｉＨＣＫの周期ｔｃｋ時間）」の分だけ過ぎた時点である。また、復旧情報出力制御部１２４において、内部出力ストローブ信号ＤＡＴＡＯＵＴ＿ＳＴＲＯＢＥがトグルされる時点は、内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥがトグルされる時点から「データ復旧情報レイテンシ信号ＷＣＤＲＬの値（データクロックｉＷＣＫの周期ｔｃｋ時間）」の分だけ過ぎた時点である。
したがって、復旧情報入力制御部１２２で、内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥがトグルされる時点は、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡ及びデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが入力される時点より「バースト長ＢＬ（システムクロックｉＨＣＫの周期ｔｃｋ時間）」の分だけさらに過ぎた時点になる。
このように、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡ及びデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが入力される時点より復旧情報入力制御部１２２において内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥがトグルされる時点がさらに遅い理由は、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが複数のビットからなる信号の場合、すべてのビットが入力されるのを待ってデータ復旧情報保存部１６０に保存しなければならないためである。
また、データ復旧情報信号入出力部１００の構成要素のうちデータ復旧情報入出力部１４０は、データ復旧動作イネーブル信号ＷＣＤＲ＿ＥＮＡＢＬＥの活性化区間で、復旧情報入力時点から所定のパッド（１３又は１４６）を介して直列に印加されるデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧを順次バッファリングした後、データクロックｉＷＣＫに同期させ、並列化させるデータ復旧情報入力部１４２、及び、データ復旧情報保存部１６０に保存された保存データ復旧情報信号ＯＵＴＰＵＴ＿ＰＡＲＡＬＬＥＬ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧをデータクロックｉＷＣＫに同期させ、直列化して所定のパッド（１３又は１４６）を介して出力するデータ復旧情報出力部１４４を備える。
そして、本発明の実施形態に係る高速で動作する半導体装置において、データ復旧情報信号入出力部１００の構成要素のうちデータ復旧情報保存部１６０の構成は、前述した本発明の実施形態に係る低速で動作する半導体装置での構成と完全に同一の構成を有し、すでに説明されたのでここでは重複の説明を省略する。
図２は、図１に示された本発明の実施形態に係る半導体装置を備える半導体システムの構成を示すブロック図である。
図２に示すように、本発明の実施形態に係る半導体装置を備える半導体システムは、相互間にノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡが入出力される半導体装置１と半導体装置コントローラ２とを備える。すなわち、半導体システムは、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧとフィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧとを比較して、その結果に応じて、半導体装置１に伝送するノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡの位相を調節する半導体装置コントローラ２、及び、半導体装置コントローラ２からデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧの入力を受け、所定の時間ｔＷＣＤＲ後にフィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧとして半導体装置コントローラ２に伝送する半導体装置１を備える。
この時、半導体装置コントローラ２から半導体装置１に伝送されるノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡは、ソースクロックＳＯＵＲＣＥ＿ＣＬＫのセンターに同期化されて伝送され、半導体装置コントローラ２から半導体装置１に伝送されるデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧは、ソースクロックＳＯＵＲＣＥ＿ＣＬＫのエッジに同期化されて伝送される。
また、半導体装置コントローラ２から半導体装置１にノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡが伝送される時点と同一の時点で、半導体装置コントローラ２から半導体装置１にデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧが伝送される。
そして、本発明の実施形態に係る半導体装置を備える半導体システムには、半導体装置１と半導体装置コントローラ２との間に位置してソースクロックＳＯＵＲＣＥ＿ＣＬＫを伝送するクロック伝送パスと、半導体装置１と半導体装置コントローラ２との間に位置してノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡを伝送するノーマルデータ伝送パスとをさらに備える。
そして、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧ及びフィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧは、図２に示されたように半導体装置１と半導体装置コントローラ２との間に別に位置した復旧情報信号伝送パスを介して伝送可能であるが、ノーマルデータ伝送パスにノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡが伝送されない動作モードでノーマルデータ伝送パスを介しても伝送可能である。
したがって、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧ及びフィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧが、図２に示されたように半導体装置１と半導体装置コントローラ２との間に別に位置した復旧情報信号伝送パスを介して伝送される場合に、半導体装置コントローラ２は、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧとフィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧとのデータ値を比較し、比較結果に応じて、復旧情報比較信号ＣＯＭＰ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹを生成するデータ復旧情報比較部２８と、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡを生成するが、復旧情報比較信号ＣＯＭＰ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹに応じてその位相を変更して生成するノーマルデータ生成部２１と、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡを入出力するノーマルデータ入出力パッド２３と、フィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧ及びデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧを入出力する復旧情報信号入出力パッド２４６と、ソースクロックＳＯＵＲＣＥ＿ＣＬＫを出力するクロック出力パッド２６とを備えることになる。
同様に、半導体装置１は、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡを入出力するノーマルデータ入出力部１１と、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧの入力を受けて保存し、所定の時間ｔＷＣＤＲ後にフィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧとして出力する復旧情報信号入出力部１００と、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡを入出力するノーマルデータ入出力パッド１３と、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧ及びフィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧを入出力する復旧情報信号入出力パッド１４６と、ソースクロックＳＯＵＲＣＥ＿ＣＬＫの入力を受けるためのクロック入力パッド１６とを備える。
一方、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧ及びフィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧが図２に示されたものと異なり、ノーマルデータ伝送パスにノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡが伝送されない動作モードで、ノーマルデータ伝送パスを介して伝送される場合に、半導体装置コントローラ２は、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧとフィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧとのデータ値を比較し、比較結果に応じて、復旧情報比較信号ＣＯＭＰ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹを生成するデータ復旧情報比較部２８と、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡを生成するが、復旧情報比較信号ＣＯＭＰ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹに応じて、その位相を変更して生成するノーマルデータ生成部２１と、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡ、フィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧ及びデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧを入出力するノーマルデータ入出力パッド２３と、ソースクロックＳＯＵＲＣＥ＿ＣＬＫを出力するクロック出力パッド２６とを備える。
同様に、半導体装置１は、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡを入出力するノーマルデータ入出力部１１と、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧの入力を受けて保存して所定の時間ｔＷＣＤＲ後にフィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧとして出力する復旧情報信号入出力部１００と、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡ、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧ及びフィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧを入出力するノーマルデータ入出力パッド１３と、ソースクロックＳＯＵＲＣＥ＿ＣＬＫの入力を受けるクロック入力パッド１６とを備える。
前述した本発明の実施形態に係る半導体装置を備える半導体システムの構成は、半導体装置コントローラ２と半導体装置１との間でノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡ及びデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧの入出力を可能にするための最小限の構成要素のみを中心に開示した構成である。しかし、実際に本発明の実施形態に係る半導体装置を備える半導体システムの構成には次のように前述した構成以外にさらに追加される構成が存在する。
また、図２に示すように、本発明の実施形態に係る半導体装置を備える半導体システムは、相互間にノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡが入出力される半導体装置１と半導体装置コントローラ２とを備える。すなわち、半導体システムは、内部で生成される所定のコマンドＯＴＨＥＲ＿ＣＭＤに対応してデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧを半導体装置１に伝送し、所定の時間ｔＷＣＤＲ後に半導体装置１から印加されるフィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧに応答して、半導体装置１に伝送するノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡの位相を調節する半導体装置コントローラ２、及び、所定のコマンドＯＴＨＥＲ＿ＣＭＤに応答して、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧの入力を受けて所定の時間ｔＷＣＤＲ後にフィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧとして半導体装置コントローラ２に伝送する半導体装置１を備える。
この時、半導体装置コントローラ２から半導体装置１に伝送される所定のコマンドＯＴＨＥＲ＿ＣＭＤは、ソースクロックＳＯＵＲＣＥ＿ＣＬＫのセンターに同期化されて伝送され、半導体装置コントローラ２から半導体装置１に伝送されるノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡは、ソースクロックＳＯＵＲＣＥ＿ＣＬＫのセンターに同期化されて伝送され、半導体装置コントローラ２から半導体装置１に伝送されるデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧはソースクロックＳＯＵＲＣＥ＿ＣＬＫのエッジに同期化されて伝送される。
また、所定のコマンドＯＴＨＥＲ＿ＣＭＤには、データ入出力コマンドＲＥＡＤ＿ＣＭＤ／ＷＲＩＴＥ＿ＣＭＤが含まれるだけでなく、半導体装置の種々の動作モードコマンドをすべて含むことができる。特に所定のコマンドＯＴＨＥＲ＿ＣＭＤには、半導体装置で最もパワーを多く使用する動作モードのうちの１つであるオートリフレッシュ（ａｕｔｏ−ｒｅｆｒｅｓｈ）動作モードに入るコマンドを含むことでき、また、反対に、半導体装置で最もパワーを少なく使用する動作モードのうちの１つであるスタンバイ（ｓｔａｎｄ−ｂｙ）動作モードに入るコマンドも含むことができる。
また、データ入力コマンドＷＲＩＴＥ＿ＣＭＤに対応して半導体装置コントローラ２から半導体装置１にノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡが伝送される時点と、所定のコマンドＯＴＨＥＲ＿ＣＭＤに対応して半導体装置コントローラ２から半導体装置１にデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧが伝送される時点とは互いに同一である。
そして、本発明の実施形態に係る半導体装置を備える半導体システムには、半導体装置１と半導体装置コントローラ２との間に位置してソースクロックＳＯＵＲＣＥ＿ＣＬＫを伝送するクロック伝送パス、半導体装置１と半導体装置コントローラ２との間に位置して所定のコマンドＯＴＨＥＲ＿ＣＭＤを伝送するコマンド伝送パス、及び半導体装置１と半導体装置コントローラ２との間に位置してデータ入出力コマンドＷＲＩＴＥ＿ＣＭＤ、ＲＥＡＤ＿ＣＭＤに対応してノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡを伝送するノーマルデータ伝送パスをさらに備える。
そして、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧ及びフィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧは、所定のコマンドＯＴＨＥＲ＿ＣＭＤに対応して半導体装置１と半導体装置コントローラ２との間で伝送される。この時、図２に示されたように半導体装置１と半導体装置コントローラ２との間に別に位置する復旧情報信号伝送パスを介して、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧ及びフィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧを伝送してもよいが、ノーマルデータ伝送パスにノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡが伝送されない動作モードで、ノーマルデータ伝送パスを介してデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧ及びフィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧを伝送してもよい。
したがって、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧ及びフィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧが図２に示されたように半導体装置１と半導体装置コントローラ２との間に別に位置した復旧情報信号伝送パスを介して伝送される場合に、半導体装置コントローラ２は、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧとフィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧとのデータ値を比較し、比較結果に応じて、復旧情報比較信号ＣＯＭＰ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹを生成するデータ復旧情報比較部２８と、データ入力コマンドＷＲＩＴＥ＿ＣＭＤに応答してノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡを生成するが、復旧情報比較信号ＣＯＭＰ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹに応じて、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡの位相を変更して生成するノーマルデータ生成部２１と、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡを入出力するノーマルデータ入出力パッド２３と、所定のコマンドＯＴＨＥＲ＿ＣＭＤを出力するコマンド出力パッド２２と、フィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧ及びデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧを入出力する復旧情報信号入出力パッド２４６と、ソースクロックＳＯＵＲＣＥ＿ＣＬＫを出力するクロック出力パッド２６とを備える。
同様に、半導体装置１は、データ入出力コマンドＷＲＩＴＥ＿ＣＭＤ、ＲＥＡＤ＿ＣＭＤに応答してノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡを入出力するノーマルデータ入出力部１１と、所定のコマンドＯＴＨＥＲ＿ＣＭＤに対応してデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧの入力を受けて保存し、所定の時間ｔＷＣＤＲ後にフィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧとして出力する復旧情報信号入出力部１００と、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡを入出力するノーマルデータ入出力パッド１３と、所定のコマンドＯＴＨＥＲ＿ＣＭＤの入力を受けるコマンド入力パッド１２と、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧ及びフィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧを入出力する復旧情報信号入出力パッド１４６と、ソースクロックＳＯＵＲＣＥ＿ＣＬＫの入力を受けるクロック入力パッド１６とを備える。
一方、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧ及びフィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧが図２に示されたものと異なって、ノーマルデータ伝送パスにノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡが伝送されない動作モードでノーマルデータ伝送パスを介して伝送される場合に、半導体装置コントローラ２は、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧとフィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧとのデータ値を比較し、比較結果に応じて、復旧情報比較信号ＣＯＭＰ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹを生成するデータ復旧情報比較部２８と、データ入力コマンドＷＲＩＴＥ＿ＣＭＤに応答してノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡを生成するが、復旧情報比較信号ＣＯＭＰ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹに応じてノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡの位相を変更して生成するノーマルデータ生成部２１と、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡ、フィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧ及びデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧを入出力するノーマルデータ入出力パッド２３と、ソースクロックＳＯＵＲＣＥ＿ＣＬＫを出力するクロック出力パッド２６とを備えることになる。
同様に、半導体装置１は、データ入出力コマンドＷＲＩＴＥ＿ＣＭＤ、ＲＥＡＤ＿ＣＭＤに応答してノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡを入出力するノーマルデータ入出力部１１と、所定のコマンドＯＴＨＥＲ＿ＣＭＤに応答してデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧの入力を受けて保存し、所定の時間ｔＷＣＤＲ後にフィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧとして出力する復旧情報信号入出力部１００と、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡ、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧ及びフィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＲＶＥＲＹ＿ＳＩＧを入出力するノーマルデータ入出力パッド１３と、ソースクロックＳＯＵＲＣＥ＿ＣＬＫの入力を受けるクロック入力パッド１６とを備える。
そして、図１に対応する半導体装置でも説明したように、前述した本発明の実施形態に係る半導体装置を備える半導体システムの構成において、１つのソースクロックＳＯＵＲＣＥ＿ＣＬＫのみを使用する方式はその動作速度が遅い方に属する半導体システムに主に使用される方式である。最近開発された動作速度が速い半導体システムでは、所定のコマンドＯＴＨＥＲ＿ＣＭＤを同期化させるためのシステムクロックｉＨＣＫとノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡを同期化させるためのデータクロックｉＷＣＫ（システムクロックｉＨＣＫより２倍以上、高い周波数を有する）とを同時に使用する方式が主に使用されてもよい。このように高速で動作する半導体システムに、本発明の実施形態を適用して構成した事項は、前述した説明で十分に説明されたので、ここではこれ以上説明を省略する。
前述した本発明の実施形態に係る半導体装置を備える半導体システムの動作方法を順に整理すれば次の通りである。
本発明の実施形態に係る半導体装置１と半導体装置コントローラ２とを備える半導体システムは、半導体装置コントローラ２から半導体装置１にデータ入力コマンドＷＲＩＴＥ＿ＣＭＤが伝達され、所定の第１の時間の後に、ソースクロックＳＯＵＲＣＥ＿ＣＬＫのセンター（ｃｅｎｔｅｒ）に同期させ、フィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧに応じてノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡの位相を変更させてからノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡを伝達するステップと、半導体装置コントローラ２から半導体装置１に所定のコマンドＯＴＨＥＲ＿ＣＭＤを伝達し、第１の時間の後に、ソースクロックＳＯＵＲＣＥ＿ＣＬＫのエッジ（ｅｄｇｅ）に同期したデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧを伝達し、半導体装置１に保存するステップと、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが半導体装置１に保存された後、所定の第２の時間の後に半導体装置１から半導体装置コントローラ２に保存された保存データ復旧情報信号ＯＵＴＰＵＴ＿ＰＡＲＡＬＬＥＬ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧをフィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧとして伝達するステップとを含み動作することになる。
このとき、データ入出力コマンドＲＥＡＤ＿ＣＭＤ、ＷＲＩＴＥ＿ＣＭＤが伝達された後、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡが伝達されるまで必要な第１の時間と、所定のコマンドＯＴＨＥＲ＿ＣＭＤが伝達された後、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが伝達されるまでに必要な第１の時間とはソースクロックＳＯＵＲＣＥ＿ＣＬＫに同期して決定される。
同様に、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが半導体装置１に伝達され保存された後、再び半導体装置コントローラ２に伝達されるまで必要な第２の時間もソースクロックＳＯＵＲＣＥ＿ＣＬＫに同期して決定される。そして、所定のコマンドＯＴＨＥＲ＿ＣＭＤにはデータ入出力コマンドＲＥＡＤ＿ＣＭＤ／ＷＲＩＴＥ＿ＣＭＤが含まれるだけでなく、半導体装置の種々の動作モードコマンドをすべて含むことができる。特に所定のコマンドＯＴＨＥＲ＿ＣＭＤには半導体装置で最もパワーを多く使用する動作モードのうちの１つであるオートリフレッシュ（ａｕｔｏ−ｒｅｆｒｅｓｈ）動作モードに入るコマンドを含むことができ、また、反対に、半導体装置で最もパワーを少なく使用する動作モード中１つのスタンバイ（ｓｔａｎｄ−ｂｙ）動作モードに入るコマンドも含むことができる。そして、本発明の実施形態に係る半導体装置１と半導体装置コントローラ２とを備える半導体システムにおいて、ノーマルデータを伝達するステップは、半導体装置コントローラ２から半導体装置１に備えられたコマンド入力パッド１２にデータ入力コマンドＷＲＩＴＥ＿ＣＭＤを伝達するステップと、半導体装置コントローラ２から半導体装置１に備えられたノーマルデータ入出力パッド１３にノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡを伝達するステップとに区分することができる。
このようにノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡを伝達するノーマルデータ入出力パッド１３が存在する状態で、本発明の実施形態に係る半導体装置１と半導体装置コントローラ２とを備える半導体システムにおいて、データ復旧情報信号を伝達して保存するステップは、半導体装置コントローラ２から半導体装置１に備えられたコマンド入力パッド１２に、どのようなコマンドが入力されるのか、そしてデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧを入出力する専用パッド１６が存在するのか否かに応じて次のように分けることができる。
まず、図２に示されたようにデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧを入出力する専用パッド１６が存在する状態で、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧを伝達して保存するステップは、半導体装置コントローラ２から半導体装置１に備えられたコマンド入力パッド１２に所定のコマンドＯＴＨＥＲ＿ＣＭＤを伝達するステップと、半導体装置コントローラ２から半導体装置１に備えられたデータ復旧情報信号入出力パッド１６にデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧを伝達するステップと、データ復旧情報信号入出力パッド１６を介して印加されるデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧを半導体装置１に備えられたレジスタ（図に直接示されてはいないが復旧情報信号入出力部内部に備わる）に保存するステップとに区分することができる。すなわち、図２に示されたようにデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧを入出力する専用パッド１６が存在する状態では、半導体装置１に備えられたコマンド入力パッド１２にどのようなコマンドが入力されようが関係なく、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡは、ノーマルデータ入出力パッド１３を介して入出力され、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧは、データ復旧情報信号入出力パッド１６を介して入出力されるようにすることができる。
そして、図２に示されたものと異なって、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧを入出力する専用パッド１６が存在しない状態では、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧを伝達して保存するステップは、半導体装置コントローラ２から半導体装置１に備えられたコマンド入力パッド１２に所定のコマンドＯＴＨＥＲ＿ＣＭＤを伝達するステップと、半導体装置コントローラ２から半導体装置１に備えられたコマンド入力パッド１３にデータ入出力コマンドＲＥＡＤ＿ＣＭＤ、ＷＲＩＴＥ＿ＣＭＤを伝達するステップと、半導体装置１に備えられたコマンド入力パッド１２に所定のコマンドＯＴＨＥＲ＿ＣＭＤのうち、データ入出力コマンドＲＥＡＤ＿ＣＭＤ、ＷＲＩＴＥ＿ＣＭＤを除外した残りのコマンドが伝達される場合、半導体装置コントローラ２から半導体装置１に備えられたノーマルデータ入出力パッド１３にデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧを伝達するステップと、半導体装置１に備えられたコマンド入力パッド１２に所定のコマンドＯＴＨＥＲ＿ＣＭＤのうち、データ入出力コマンドＲＥＡＤ＿ＣＭＤ、ＷＲＩＴＥ＿ＣＭＤを除外した残りのコマンドが伝達される場合、ノーマルデータ入出力パッド１３を介して印加されるデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧを半導体装置１に備えられたレジスタに保存するステップと、半導体装置１に備えられたコマンド入力パッド１３にデータ入出力コマンドＲＥＡＤ＿ＣＭＤ、ＷＲＩＴＥ＿ＣＭＤが伝達される場合、半導体装置コントローラ２と半導体装置１との間にデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧを伝達しないステップとに区分することができる。すなわち、図２に示されたものと異なって、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧを入出力する専用パッド１６が存在しない状態では、半導体装置１に備えられたコマンド入力パッド１２に印加されるコマンドに応じてデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが伝達されることも、伝達されないこともある。
そして、半導体装置コントローラ２から半導体装置１に伝送されるデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧ及び半導体装置１から半導体装置コントローラ２に伝送されるフィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧはすべて所定のパターンを有する信号である。
例えば、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧ及びフィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが８ビットからなる信号であると仮定すれば、その形態は「０１０１０１０１」、「００１１００１１」、「００００１１１１」、「１０１０１０１０」、「１１００１１００」、「１１１１００００」、「１００１１００１」、「０１１００１１０」等となる。
そして、半導体装置コントローラ２から半導体装置１に伝送されるデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧ及び半導体装置１から半導体装置コントローラ２に伝送されるフィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧはすべてソースクロックＳＯＵＲＣＥ＿ＣＬＫのエッジに同期した信号である。
したがって、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが伝送される過程で、その位相が変化する場合、その値が容易に変化するため、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの値とフィードバックデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの値とが互いに異なるようになる。
例えば、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの各ビットが正確にソースクロックＳＯＵＲＣＥ＿ＣＬＫのエッジに同期した時、そのパターンが「１００１１００１」であると仮定する。データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが半導体装置コントローラ２から半導体装置１に伝送される過程で、その位相がさらに速くなるとき、半導体装置１から半導体装置コントローラ２に伝送されるフィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧのパターンは「１１００１１００」となる。そこで、半導体装置コントローラ２ではデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧとフィードバックデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧとの値を比較することによって、半導体装置コントローラ２から半導体装置１にデータが伝送されるとき、位相がさらに速くなったことが分かる。
反対に、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが半導体装置コントローラ２から半導体装置１に伝送される過程で、その位相がさらに遅くなるとき、半導体装置１から半導体装置コントローラ２に伝送されるフィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧのパターンは「００１１００１１」となる。そこで、半導体装置コントローラ２ではデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧとフィードバックデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧとの値を比較することによって、半導体装置コントローラ２から半導体装置１にデータが伝送されるとき、位相がさらに遅くなったことが分かる。
そして、本発明の実施形態による半導体装置コントローラ２では、半導体装置１から印加されるフィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの値とデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの値とを比較した結果に応じて、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡの位相を変化させる。例えば、半導体装置コントローラ２から半導体装置１にデータが伝送される時、位相がさらに速くなる現象が発生すると、フィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの値とデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧとの比較結果ＣＯＭＰ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹがロジック「ハイ（Ｈｉｇｈ）」となり、半導体装置コントローラ２から半導体装置１に伝達されるノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡの位相がソースクロックＳＯＵＲＣＥ＿ＣＬＫのセンターに比べて、以前よりさらに遅れるように変化させることができる。反対に、半導体装置コントローラ２から半導体装置１にデータが伝送される時、位相がさらに遅くなる現象が発生すると、フィードバックデータ復旧情報信号ＦＢ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの値とデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの値との比較結果ＣＯＭＰ＿ＤＡＴＡ＿ＲＥＣＯＶＥＲＹがロジック「ロー（Ｌｏｗ）」となり、半導体装置コントローラ２から半導体装置１に伝達されるノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡの位相がソースクロックＳＯＵＲＣＥ＿ＣＬＫのセンターに比べて以前よりさらに速くなるように変化させることができる。
図３は、データ書込み動作モードにおいて、図１に示された本発明の実施形態に係るデータ復旧情報信号を入出力するための半導体装置の動作を説明するタイミングチャートである。
参考として、図３に示されたタイミングチャートは、半導体装置でシステムクロックｉＨＣＫとデータクロックｉＷＣＫとが同時に使用されることを仮定したチャートである。すなわち、高速で動作する半導体装置に本発明を適用した時に得られるタイミングチャートである。
図３に示すように、システムクロックｉＨＣＫの「Ｔ０」時点でデータ入力コマンドＷＲＩＴＥ＿ＣＭＤが入力され、それに応答してデータ復旧情報信号入出力部１００の構成要素のうち、復旧情報入出力制御部１２０に備えられた復旧情報入力制御部１２２のコマンドデコーダ１２２２が動作を開始する。また、システムクロックｉＨＣＫの「Ｔ０」時点からライトレイテンシ信号ＷＬの値に対応するシステムクロックｉＨＣＫのトグルの回数をカウントすることになる。
その後、システムクロックｉＨＣＫの「Ｔ１」時点でコマンドデコーダ１２２２の動作が終了し、データ復旧動作コマンドＷＣＤＲ＿ＣＭＤがトグルを開始することになる。同時にデータ復旧情報信号入出力部１００の構成要素のうち、復旧情報入出力制御部１２０に備えられた復旧情報入力制御部１２２の入力カウンタ１２２４がシステムクロックｉＨＣＫのトグルの回数をカウントし始める。
そして、図３ではライトレイテンシ信号ＷＬの値が「３」として仮定した状態であるため、システムクロックｉＨＣＫの「Ｔ３」時点でノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡとデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧとが同時に入力される。しかし、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡとデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧとは各々８ビットからなる信号であるため、ステムクロックｉＨＣＫの「Ｔ３」時点で一度に入力されるのではなく、システムクロックｉＨＣＫの「Ｔ３」時点からシステムクロックｉＨＣＫの「Ｔ５」時点まで直列に入力されることになる。
このように、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡとデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧとが各々入力される途中であるシステムクロックｉＨＣＫの「Ｔ４」時点で、復旧情報入力カウンタ１２２４がライトレイテンシ信号ＷＬの値の「３」に対応するシステムクロックｉＨＣＫのトグルの回数をすべてカウントする。しかし、復旧情報入力カウンタにあらかじめ設定されていたとおり、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡ及びデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧのバースト長ＢＬに対応して決定された回数の分だけさらにカウントした後に、内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥをトグルさせるため、システムクロックｉＨＣＫの「Ｔ４」時点では内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥがトグルしない。その代わりに、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡとデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧとのモードビットがすべて入力される時点であるシステムクロックｉＨＣＫの「Ｔ５」時点で、内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥをトグルさせることになる。
このような過程によって、システムクロックｉＨＣＫの「Ｔ５」時点になると、順次入力され並列化されていたデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧを内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥのトグルに応答して、データ復旧情報信号入出力部１００の構成要素のうち、データ復旧情報保存部１６０に備えられた入力部１６２に並列状態のまま保存させる。また、内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥのトグルに応答して復旧情報出力制御部１２４でデータクロックｉＷＣＫをカウントする動作が開始される。
参考として、システムクロックｉＨＣＫの「Ｔ５」時点で入力が完了したノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡは、コア領域１４に伝達され、あらかじめ設定された動作を行うようになる。
そして、図３では復旧情報レイテンシ信号ＷＣＤＲＬの値が「４」となるため、復旧情報出力制御部１２４は、内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥがトグルする時点のシステムクロックｉＨＣＫの「Ｔ５」時点からデータクロックｉＷＣＫが４回トグルするのをカウントした後、システムクロックｉＨＣＫの「Ｔ７」時点で内部出力ストローブ信号ＤＡＴＡＯＵＴ＿ＳＴＲＯＢＥをトグルさせることになる。
このように、システムクロックｉＨＣＫの「Ｔ７」時点で内部出力ストローブ信号ＤＡＴＡＯＵＴ＿ＳＴＲＯＢＥがトグルを開始するが、データ復旧情報信号入出力部１００の構成要素のうちデータ復旧情報入出力部１４０に備えられたデータ復旧情報出力部１４４が動作するのに必要な時間があるため、実際にプリアンブルデータＰＲＥＡＭＢＬＥ ＤＡＴＡが出力される時点はシステムクロックｉＨＣＫの「Ｔ８」時点になる。
そして、プリアンブルデータＰＲＥＡＭＢＬＥ ＤＡＴＡの出力が開始される時点であるシステムクロックｉＨＣＫの「Ｔ８」時点に続き、システムクロックｉＨＣＫの「Ｔ９」時点からシステムクロックｉＨＣＫの「Ｔ１１」時点まではデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが連続で出力されることになる。
前述したように本発明の実施形態に係る半導体装置は、半導体装置コントローラからデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧをノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡと同一の時点（システムクロックｉＨＣＫの「Ｔ３」時点である）の入力を受けて、保存（システムクロックｉＨＣＫの「Ｔ５」時点である）した後、あらかじめ約束された時点（システムクロックｉＨＣＫの「Ｔ８」時点である）で半導体装置コントローラに改めて伝送する動作を行う。
このような動作によって、半導体装置コントローラから半導体装置にノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡが伝送される環境と同じ環境で伝送されたデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの値を半導体装置コントローラでフィードバックを受けて分析することができ、分析結果はその後に改めて半導体装置コントローラから半導体装置に伝送されるノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡの位相に適用されることによって常に安定したノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡを可能にすることができる。
図４は、データ読出し動作モード及び所定の内部動作モードのうち、何れか１つの動作モードにおいて、図１に示された本発明の実施形態に係るデータ復旧情報信号を入出力するための半導体装置の動作を説明するタイミングチャートである。
参考として、図４に示されたタイミングチャートは、半導体装置でシステムクロックｉＨＣＫとデータクロックｉＷＣＫとが同時に使用されることを仮定したチャートである。すなわち、高速で動作する半導体装置に本発明を適用した場合に得られるタイミングチャートである。
図４に示したように、システムクロックｉＨＣＫの「Ｔ０」時点で、データ出力コマンドＲＥＡＤ＿ＣＭＤが入力され、それに応答してデータ復旧情報信号入出力部１００の構成要素のうち復旧情報入出力制御部１２０に備えられた復旧情報入力制御部１２２のコマンドデコーダ１２２２が動作を開始する。また、システムクロックｉＨＣＫの「Ｔ０」時点からコラムレイテンシ信号ＣＬの値に対応するシステムクロックｉＨＣＫのトグルの回数をカウントすることになる。
その後、システムクロックｉＨＣＫの「Ｔ１」時点で、コマンドデコーダ１２２２の動作が終了し、データ復旧動作コマンドＷＣＤＲ＿ＣＭＤがトグルを開始することになる。同時にデータ復旧情報信号入出力部１００の構成要素のうち、復旧情報入出力制御部１２０に備えられた復旧情報入力制御部１２２の入力カウンタ１２２４がシステムクロックｉＨＣＫのトグルの回数をカウントし始める。
そして、図４ではライトレイテンシ信号ＷＬの値が「３」であると仮定した状態であるため、システムクロックｉＨＣＫの「Ｔ３」時点でデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが入力される。しかし、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧは、８ビットからなる信号であるためシステムクロックｉＨＣＫの「Ｔ３」時点で一度に入力されるのではなく、システムクロックｉＨＣＫの「Ｔ３」時点からシステムクロックｉＨＣＫの「Ｔ５」時点まで直列に入力されることになる。
参考として、コラムレイテンシ信号ＣＬの値は「９」であると仮定した状態であるため、ライトレイテンシ信号ＷＬの値に対応してシステムクロックｉＨＣＫの「Ｔ３」時点でデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが入力されることとは関係なく、システムクロックｉＨＣＫの「Ｔ９」時点まではノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡの入力を受けたり、出力したりする動作は行われない。
このように、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが入力される途中であるシステムクロックｉＨＣＫの「Ｔ４」時点で、復旧情報入力カウンタ１２２４がライトレイテンシ信号ＷＬの値の「３」に対応するシステムクロックｉＨＣＫのトグルの回数をすべてカウントする。しかし、復旧情報入力カウンタにあらかじめ設定されていたとおり、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧのバースト長ＢＬに対応して決定された回数の分だけさらにカウントした後に内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥをトグルさせるため、システムクロックｉＨＣＫの「Ｔ４」時点では内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥがトグルしない。その代わりに、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡとデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧとのモードビットがすべて入力される時点であるシステムクロックｉＨＣＫの「Ｔ５」時点で、内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥをトグルさせる。
このような過程を介して、システムクロックｉＨＣＫの「Ｔ５」時点になると、順次入力され並列化されていたデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧを内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥのトグルに応答して、データ復旧情報信号入出力部１００の構成要素のうち、データ復旧情報保存部１６０に備えられた入力部１６２に並列状態のまま保存させる。また、内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥのトグルに応答して復旧情報出力制御部１２４でデータクロックｉＷＣＫをカウントする動作が開始される。
そして、図４では復旧情報レイテンシ信号ＷＣＤＲＬの値が「４」となるため、復旧情報出力制御部１２４は、内部入力ストローブ信号ＷＣＤＲ＿ＳＴＲＯＢＥがトグルする時点であるシステムクロックｉＨＣＫの「Ｔ５」時点からデータクロックｉＷＣＫが４回トグルするのをカウントした後、システムクロックｉＨＣＫの「Ｔ７」時点で内部出力ストローブ信号ＤＡＴＡＯＵＴ＿ＳＴＲＯＢＥをトグルさせることになる。
このように、システムクロックｉＨＣＫの「Ｔ７」時点で内部出力ストローブ信号ＤＡＴＡＯＵＴ＿ＳＴＲＯＢＥがトグルを開始するが、データ復旧情報信号入出力部１００の構成要素のうち、データ復旧情報入出力部１４０に備えられたデータ復旧情報出力部１４４が動作するのに必要な時間があるため、実際にプリアンブルデータＰＲＥＡＭＢＬＥ ＤＡＴＡが出力される時点はシステムクロックｉＨＣＫの「Ｔ８」時点となる。
そして、プリアンブルデータＰＲＥＡＭＢＬＥ ＤＡＴＡの出力が開始される時点であるシステムクロックｉＨＣＫの「Ｔ８」時点に続き、連続でシステムクロックｉＨＣＫの「Ｔ９」時点からシステムクロックｉＨＣＫの「Ｔ１１」時点まではデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧが出力されることになる。
参考として、図面ではコラムレイテンシ信号ＣＬの値が「９」となり、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡがシステムクロックｉＨＣＫの「Ｔ９」から「Ｔ１１」まで出力されるため、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの出力時点とノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡの出力時点とが一致するものと示されているが、これは偶然に種々の値が合致した場合の動作である。すなわち、本発明ではデータ出力コマンドＲＥＡＤ＿ＣＭＤに応答してノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡの出力される時点が決定されるのと、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの時点が決定されるのとは何らの相関関係がない。
このように、図３ではデータ入力コマンドＷＲＩＴＥ＿ＣＭＤが印加される時、それに応答してデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの入出力を受ける動作が示されている。そして、図４ではデータ出力コマンドＲＥＡＤ＿ＣＭＤが印加される時、それに応答してデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの入出力を受ける動作が示されている。ところで、図３と図４とを比較すると、その相違点が、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡが入力される代わりに出力されること以外に、データ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの入出力を受ける動作は完全に同一であるということが分かる。すなわち、本発明の実施形態によるデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの入出力を受ける動作は、データ入力コマンドＷＲＩＴＥ＿ＣＭＤが印加されてもデータ出力コマンドＲＥＡＤ＿ＣＭＤが印加されても関係なく、同一であるということが分かる。したがって、データ入力コマンドＷＲＩＴＥ＿ＣＭＤとデータ出力コマンドＲＥＡＤ＿ＣＭＤとを含む所定のコマンドＯＴＨＥＲ＿ＣＭＤが印加される時、それに応答してデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの入出力を受ける動作も図３及び図４に示されたものと完全に一致する。すなわち、図においてノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡがデータ入出力コマンドＷＲＩＴＥ＿ＣＭＤ、ＲＥＡＤ＿ＣＭＤに応答して入力されたり出力されたりする部分を除外したデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの入出力を受ける動作は完全に一致する。
前述したように本発明の実施形態に係る半導体装置は、半導体装置に印加されるコマンド信号の種類と関係なく、データ入力コマンドＷＲＩＴＥ＿ＣＭＤに応答してノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡが入力された時点（システムクロックｉＨＣＫの「Ｔ３」時点である）で半導体装置コントローラからデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの入力を受けて、保存（システムクロックｉＨＣＫの「Ｔ５」時点である）した後、あらかじめ約束された時点（システムクロックｉＨＣＫの「Ｔ８」時点である）で半導体装置コントローラに改めて伝送する動作を行う。
このような動作によって、半導体装置コントローラから半導体装置にノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡが伝送されない状態であっても、ノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡが伝送されることに備えて、あらかじめデータ復旧情報信号ＤＡＴＡ＿ＲＥＣＯＶＥＲＹ＿ＳＩＧの伝送の後、その値を半導体装置コントローラからフィードバックを受けて分析することができ、分析結果はその後に半導体装置コントローラから半導体装置に伝送されるノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡの位相に適用されることによって常に安定したノーマルデータＮＯＲＭＡＬ＿ＤＡＴＡを可能にすることができる。
以上で説明した本発明は、前述した実施形態及び添付された図面によって限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で種々の置換、変形及び変更が可能であることは、本発明が属した技術分野で通常の知識を有する者にとって明白であろう。
例えば、前述した本発明の所定のコマンドＯＴＨＥＲ＿ＣＭＤには、言及したオートリフレッシュ動作モードに入るコマンド及びスタンバイに入るコマンド以外にも半導体装置の動作を制御するコマンドであるならば、いかなるコマンドでも含むことが可能である。
１ 半導体装置
２ 半導体装置コントローラ
１０ 内部回路
１１ ノーマルデータ入出力部
１２ コマンド入力パッド
１３ 半導体装置のノーマルデータ入出力パッド
１４ コア領域
１５ メモリレジスタセット
１６ クロック入力パッド
２０ クロック生成部
２１ ノーマルデータ生成部
２２ コマンド出力パッド
２３ 半導体装置コントローラのデータ入出力パッド
２６ クロック出力パッド
２８ データ復旧情報比較部
２９ データ復旧情報生成部
１００ データ復旧情報信号入出力部
１２０ 復旧情報入出力制御部
１４０ データ復旧情報入出力部
１６０ データ復旧情報保存部
１２２ 復旧情報入力制御部
１２４ 復旧情報出力制御部
１２２２ コマンドデコーダ
１２２４ 復旧情報入力カウンタ
１４２ データ復旧情報入力部
１４４ データ復旧情報出力部
１４６ 半導体装置のデータ復旧情報信号入出力パッド
１４２２ データ復旧情報入力バッファ
１４２４ データ復旧情報並列化部
１６２ 入力保存部
１６４ 出力保存部
２４６ 半導体装置コントローラのデータ復旧情報信号入出力パッド
１７５２７ コマンド生成部

Claims (34)

  1. データ入出力コマンドに応答して、ソースクロックのセンターに同期したノーマルデータを入出力するノーマルデータ入出力部と、
    所定のコマンドに応答して、前記ソースクロックのエッジに同期したデータ復旧情報信号の入力を受けて、所定の時間の後に出力するデータ復旧情報信号入出力部と、
    を備えることを特徴とする半導体装置。
  2. 前記所定のコマンドの入力を受けるコマンド入力パッドと、
    前記ノーマルデータを入出力するデータ入出力パッドと、
    前記データ復旧情報信号を入出力するデータ復旧情報信号入出力パッドと、
    をさらに備えることを特徴とする請求項１に記載の半導体装置。
  3. 前記所定のコマンドの入力を受けるコマンド入力パッドと、
    データ入出力動作モードで前記ノーマルデータを入出力し、データ復旧動作モードで前記データ復旧情報信号を入出力するデータ入出力パッドと、
    をさらに備えることを特徴とする請求項１に記載の半導体装置。
  4. 前記データ入出力コマンドが、前記所定のコマンドに含まれることを特徴とする請求項１に記載の半導体装置。
  5. 前記データ復旧情報信号入出力部が、
    前記所定のコマンド及び前記ソースクロックに応答して、前記データ復旧情報信号の内部入力時点に対応する内部入力ストローブ信号及び内部出力時点に対応する内部出力ストローブ信号を生成する復旧情報入出力制御部と、
    所定のパッドを介して前記データ復旧情報信号を入出力するデータ復旧情報入出力部と、
    前記内部入出力ストローブ信号に応答して、前記所定の時間の間、前記データ復旧情報信号を保存するデータ復旧情報保存部と、
    を備えることを特徴とする請求項１に記載の半導体装置。
  6. 前記復旧情報入出力制御部が、
    前記所定のコマンドに応答して、前記ソースクロックのトグルの回数をカウントして前記内部入力ストローブ信号をトグルさせる復旧情報入力制御部と、
    前記内部入力ストローブ信号がトグルすることに応答して、前記ソースクロックのトグルの回数をカウントして前記内部出力ストローブ信号をトグルさせる復旧情報出力制御部と、
    を備えることを特徴とする請求項５に記載の半導体装置。
  7. 前記データ復旧情報入出力部が、
    前記所定のパッドを介して直列に印加される前記データ復旧情報信号をバッファリングした後、前記ソースクロックに同期させ、並列化させるデータ復旧情報入力部と、
    前記データ復旧情報保存部によって提供される前記データ復旧情報信号を前記ソースクロックに同期させて直列化し、前記所定のパッドを介して出力するデータ復旧情報出力部と、
    を備えることを特徴とする請求項６に記載の半導体装置。
  8. 前記データ復旧情報保存部が、
    前記内部入力ストローブ信号がトグルすることに応答して、前記データ復旧情報入力部を介して並列に入力される前記データ復旧情報信号を同時に保存する入力部と、
    前記内部出力ストローブ信号がトグルすることに応答して、前記入力部を介して保存された前記データ復旧情報信号を前記データ復旧情報出力部に提供する出力部と、
    を備えることを特徴とする請求項７に記載の半導体装置。
  9. 前記データ復旧情報信号のビット数が、前記ノーマルデータのバースト長（ｂｕｒｓｔ ｌｅｎｇｔｈ）に応じて決定されることを特徴とする請求項１に記載の半導体装置。
  10. 前記ソースクロックが、前記所定のコマンドを同期化させるシステムクロックと、前記ノーマルデータ及び前記データ復旧情報信号を同期化させるデータクロックとに分けられることを特徴とする請求項４に記載の半導体装置。
  11. 相互にノーマルデータが入出力される半導体装置と半導体装置コントローラとを備える半導体システムにおいて、
    前記半導体装置コントローラが、データ復旧情報信号とフィードバックデータ復旧情報信号とを比較して、その結果に応じて前記半導体装置に伝送する前記ノーマルデータの位相を調節し、
    前記半導体装置が、前記半導体装置コントローラから前記データ復旧情報信号の入力を受けて、所定の時間の後に前記フィードバックデータ復旧情報信号として前記半導体装置コントローラに伝送する、
    ことを特徴とする半導体システム。
  12. 前記半導体装置コントローラから前記半導体装置に伝送される前記ノーマルデータが、ソースクロックのセンターに同期化されて伝送され、
    前記データ復旧情報信号が、前記ソースクロックのエッジに同期化されて伝送されることを特徴とする請求項１１に記載の半導体システム。
  13. 前記半導体装置コントローラが、
    前記データ復旧情報信号と前記フィードバックデータ復旧情報信号とのデータ値を比較して比較結果に応じて、復旧情報比較信号を生成するデータ復旧情報比較部と、
    前記復旧情報比較信号に応じて、前記ノーマルデータの位相を変更して前記ノーマルデータを生成するノーマルデータ生成部と、
    を備えることを特徴とする請求項１２に記載の半導体システム。
  14. 前記半導体装置が、
    前記ノーマルデータを入出力するノーマルデータ入出力部と、
    前記データ復旧情報信号の入力を受けて保存して、前記所定の時間の後に前記フィードバックデータ復旧情報信号として出力する復旧情報信号入出力部と、
    を備えることを特徴とする請求項１３に記載の半導体システム。
  15. 前記半導体装置と半導体装置コントローラとの間に位置して前記ソースクロックを伝送するクロック伝送パスをさらに備えることを特徴とする請求項１４に記載の半導体システム。
  16. 前記半導体装置と半導体装置コントローラとの間に位置して前記ノーマルデータを伝送するノーマルデータ伝送パスをさらに備えることを特徴とする請求項１５に記載の半導体システム。
  17. 前記半導体装置と半導体装置コントローラとの間に位置して前記データ復旧情報信号及び前記フィードバックデータ復旧情報信号を伝送する復旧情報信号伝送パスをさらに備えることを特徴とする請求項１６に記載の半導体システム。
  18. 前記ノーマルデータ伝送パスにノーマルデータが伝送されない動作モードで、前記ノーマルデータ伝送パスを介して前記データ復旧情報信号及び前記フィードバックデータ復旧情報信号が伝送されることを特徴とする請求項１６に記載の半導体システム。
  19. 前記半導体装置コントローラから前記半導体装置に前記ノーマルデータが伝送される時点と同一の時点で、前記半導体装置コントローラから前記半導体装置に前記データ復旧情報信号が伝送されることを特徴とする請求項１１に記載の半導体システム。
  20. 相互間にノーマルデータが入出力される半導体装置と半導体装置コントローラとを備える半導体システムにおいて、
    前記半導体装置コントローラが、内部で生成される所定のコマンドに応答してデータ復旧情報信号を前記半導体装置に伝送し、所定の時間の後に前記半導体装置から印加されるフィードバックデータ復旧情報信号に応答して、前記半導体装置に伝送する前記ノーマルデータの位相を調節し、
    前記半導体装置が、前記所定のコマンドに応答して前記データ復旧情報信号の入力を受けて、前記所定の時間の後に前記フィードバックデータ復旧情報信号として前記半導体装置コントローラに伝送する
    ことを特徴とする半導体システム。
  21. 前記半導体装置コントローラから前記半導体装置に伝送される前記所定のコマンドが、ソースクロックのセンターに同期化されて伝送され、
    前記ノーマルデータが、前記ソースクロックのセンターに同期化されて伝送され、
    前記データ復旧情報信号が、前記ソースクロックのエッジに同期化されて伝送されることを特徴とする請求項２０に記載の半導体システム。
  22. 前記所定のコマンドにはデータ入出力コマンドが含まれることを特徴とする請求項２１に記載の半導体システム。
  23. 前記半導体装置コントローラが、
    前記所定のコマンドを生成するコマンド生成部と、
    前記データ復旧情報信号と前記フィードバックデータ復旧情報信号とのデータ値を比較し、比較結果に応じて、復旧情報比較信号を生成するデータ復旧情報比較部と、
    前記データ入力コマンドに応答して、前記復旧情報比較信号に応じて前記ノーマルデータの位相を変更することにより、前記ノーマルデータを生成するノーマルデータ生成部と、
    を備えることを特徴とする請求項２２に記載の半導体システム。
  24. 前記半導体装置が、
    前記データ入出力コマンドに応答して、前記ノーマルデータを入出力するノーマルデータ入出力部と、
    前記所定のコマンドに応答して、前記データ復旧情報信号の入力を受けて保存し、前記所定の時間の後に前記フィードバックデータ復旧情報信号として出力する復旧情報信号入出力部と、
    を備えることを特徴とする請求項２３に記載の半導体システム。
  25. 前記所定のコマンドのうち、前記データ入出力コマンド以外のコマンドに応答して、前記ノーマルデータ伝送パスを介して前記データ復旧情報信号及び前記フィードバックデータ復旧情報信号が伝送されることを特徴とする請求項２４に記載の半導体システム。
  26. 前記データ入力コマンドに応答して、前記半導体装置コントローラから前記半導体装置に前記ノーマルデータが伝送される時点と同一の時点で、
    前記所定のコマンドに対応して前記半導体装置コントローラから前記半導体装置に前記データ復旧情報信号が伝送されることを特徴とする請求項２０に記載の半導体システム。
  27. 前記ソースクロックが、前記所定のコマンドを同期化させるためのシステムクロックと、前記ノーマルデータ及び前記データ復旧情報信号を同期化させるためのデータクロックとに分けられることを特徴とする請求項２１に記載の半導体システム。
  28. 半導体装置と半導体装置コントローラとを備える半導体システムの動作方法において、
    前記半導体装置コントローラから前記半導体装置にデータ入力コマンドが伝達され、所定の第１の時間の後に、ソースクロックのセンターに同期し、フィードバックデータ復旧情報信号に応じてその位相が変更されたノーマルデータを伝達するステップと、
    前記半導体装置コントローラから前記半導体装置に所定のコマンドが伝達され、前記第１の時間の後に、前記ソースクロックのエッジに同期したデータ復旧情報信号を伝達し、前記半導体装置に保存するステップと、
    前記データ復旧情報信号が前記半導体装置に保存された後、所定の第２の時間の後に、保存された前記データ復旧情報信号を前記フィードバックデータ復旧情報信号として前記半導体装置から前記半導体装置コントローラに伝達するステップと、
    を含むことを特徴とする半導体システムの動作方法。
  29. 前記第１の時間及び前記第２の時間が、前記ソースクロックに同期して決定されることを特徴とする請求項２８に記載の半導体システムの動作方法。
  30. 前記データ入力コマンドが、前記所定のコマンドに含まれることを特徴とする請求項２８に記載の半導体システムの動作方法。
  31. 前記ノーマルデータを伝達する前記ステップが、
    前記半導体装置コントローラに備えられたコマンド出力パッドから前記半導体装置に備えられたコマンド入力パッドに前記データ入力コマンドを伝達するステップと、
    前記データ入力コマンドを伝達する前記ステップが行われた後、前記第１の時間の後に前記半導体装置コントローラに備えられたノーマルデータ入出力パッドから前記半導体装置に備えられたノーマルデータ入出力パッドに前記ノーマルデータを伝達するステップと、
    を含むことを特徴とする請求項３０に記載の半導体システムの動作方法。
  32. 前記データ復旧情報信号を伝達して保存する前記ステップが、
    前記半導体装置コントローラに備えられたコマンド出力パッドから前記半導体装置に備えられたコマンド入力パッドに前記所定のコマンドを伝達するステップと、
    前記所定のコマンドを伝達する前記ステップが行われた後、前記第１の時間の後に前記半導体装置コントローラに備えられたデータ復旧情報信号入出力パッドから前記半導体装置に備えられたデータ復旧情報信号入出力パッドに前記データ復旧情報信号を伝達するステップと、
    前記データ復旧情報信号入出力パッドを介して印加される前記データ復旧情報信号を前記半導体装置に備えられたレジスタに保存するステップと、
    を含むことを特徴とする請求項３１に記載の半導体システムの動作方法。
  33. 前記データ復旧情報信号を伝達して保存する前記ステップが、
    前記半導体装置コントローラに備えられたコマンド出力パッドから前記半導体装置に備えられたコマンド入力パッドに前記所定のコマンドを伝達するステップと、
    前記半導体装置に備えられたコマンド入力パッドを介して前記データ入力コマンド及びデータ出力コマンドが伝達される場合、前記所定のコマンドを伝達する前記ステップが行われた後、前記第１の時間が過ぎても前記半導体装置コントローラから前記半導体装置に前記データ復旧情報信号を伝達しないステップと、
    前記半導体装置に備えられたコマンド入力パッドを介して前記所定のコマンドのうち、前記データ入出力コマンド以外のコマンドが伝達される場合、前記所定のコマンドを伝達する前記ステップが行われた後、前記第１の時間の後に前記半導体装置コントローラに備えられたノーマルデータ入出力パッドから前記半導体装置に備えられたノーマルデータ入出力パッドに前記データ復旧情報信号を伝達するステップと、
    を含むことを特徴とする請求項３１に記載の半導体システムの動作方法。
  34. 前記所定のコマンドにはオートリフレッシュ動作モード入りコマンドとスタンバイ動作モード入りコマンドとが含まれることを特徴とする請求項２８に記載の半導体システムの動作方法。
JP2010293728A 2009-12-29 2010-12-28 半導体装置、その装置を備える半導体システム、及びそのシステムの動作方法。 Pending JP2011146043A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0133039 2009-12-29
KR1020090133039A KR101094402B1 (ko) 2009-12-29 2009-12-29 반도체 장치 및 반도체 장치를 포함하는 반도체 시스템

Publications (1)

Publication Number Publication Date
JP2011146043A true JP2011146043A (ja) 2011-07-28

Family

ID=44188953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010293728A Pending JP2011146043A (ja) 2009-12-29 2010-12-28 半導体装置、その装置を備える半導体システム、及びそのシステムの動作方法。

Country Status (4)

Country Link
US (2) US8738955B2 (ja)
JP (1) JP2011146043A (ja)
KR (1) KR101094402B1 (ja)
CN (1) CN102122234B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656745B2 (en) 2007-03-15 2010-02-02 Micron Technology, Inc. Circuit, system and method for controlling read latency
JP2014017590A (ja) * 2012-07-06 2014-01-30 Fujitsu Ltd 電子回路及び通信方法
US9865317B2 (en) * 2016-04-26 2018-01-09 Micron Technology, Inc. Methods and apparatuses including command delay adjustment circuit
US9997220B2 (en) 2016-08-22 2018-06-12 Micron Technology, Inc. Apparatuses and methods for adjusting delay of command signal path
US10224938B2 (en) 2017-07-26 2019-03-05 Micron Technology, Inc. Apparatuses and methods for indirectly detecting phase variations
JP2021044509A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 半導体装置、及び、半導体記憶装置
JP2022136786A (ja) * 2021-03-08 2022-09-21 キオクシア株式会社 不揮発性記憶装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002007201A (ja) 2000-06-21 2002-01-11 Nec Corp メモリシステム、メモリインターフェース及びメモリチップ
JP4782302B2 (ja) 2001-04-18 2011-09-28 富士通セミコンダクター株式会社 半導体記憶装置
US6839860B2 (en) * 2001-04-19 2005-01-04 Mircon Technology, Inc. Capture clock generator using master and slave delay locked loops
US7003686B2 (en) * 2002-05-20 2006-02-21 Hitachi Ltd. Interface circuit
KR100437454B1 (ko) * 2002-07-30 2004-06-23 삼성전자주식회사 소오스 싱크로너스 전송 방식을 이용한 비동기 메모리 및그것을 포함한 시스템
KR100543910B1 (ko) * 2003-05-30 2006-01-23 주식회사 하이닉스반도체 디지털 지연고정루프 및 그의 제어 방법
US7129794B2 (en) * 2003-07-21 2006-10-31 Micron Technology, Inc. Phase detector for reducing noise
US7519789B1 (en) 2005-01-20 2009-04-14 National Semiconductor Corporation Method and system for dynamically selecting a clock edge for read data recovery
KR100826500B1 (ko) 2006-10-23 2008-05-02 삼성전자주식회사 비휘발성 반도체 메모리 장치 및 상기 비휘발성 반도체메모리 장치의 데이터 복구 방법
US8170169B2 (en) * 2006-12-01 2012-05-01 Snowbush Inc. Serializer deserializer circuits
US7716510B2 (en) * 2006-12-19 2010-05-11 Micron Technology, Inc. Timing synchronization circuit with loop counter
US8631266B2 (en) * 2010-04-02 2014-01-14 Samsung Electronics Co., Ltd. Semiconductor memory device and method of controlling the same
KR101045070B1 (ko) * 2010-04-30 2011-06-29 주식회사 하이닉스반도체 반도체 메모리 장치와 반도체 메모리 장치를 포함하는 반도체 시스템 및 그 동작방법

Also Published As

Publication number Publication date
US20110161732A1 (en) 2011-06-30
CN102122234A (zh) 2011-07-13
US20140258767A1 (en) 2014-09-11
US8738955B2 (en) 2014-05-27
US9471430B2 (en) 2016-10-18
CN102122234B (zh) 2015-03-18
KR20110076352A (ko) 2011-07-06
KR101094402B1 (ko) 2011-12-15

Similar Documents

Publication Publication Date Title
US7889594B2 (en) Semiconductor memory device
US8144542B2 (en) Semiconductor memory apparatus and method for operating the same
JP2011146043A (ja) 半導体装置、その装置を備える半導体システム、及びそのシステムの動作方法。
US7716443B2 (en) Apparatus and method for controlling memory interface
US7379383B2 (en) Methods of DDR receiver read re-synchronization
KR100910852B1 (ko) 반도체 메모리 소자
US11657006B2 (en) Low latency memory access
JP2007095279A (ja) 半導体メモリ装置
TWI769844B (zh) 半導體裝置及訓練方法
JP2011054150A (ja) 半導体装置及びその動作方法
US6961278B2 (en) Synchronous self refresh exit control method and circuit in semiconductor memory device
KR100933257B1 (ko) 반도체 메모리 장치
JP2012098996A (ja) メモリインターフェース回路及び半導体装置
KR101138832B1 (ko) 반도체 메모리 장치 및 그 동작방법
US8687457B2 (en) Semiconductor memory device and operating method thereof
US20150098296A1 (en) Semiconductor device and semiconductor system with the same
US8169851B2 (en) Memory device with pseudo double clock signals and the method using the same
US6545941B2 (en) Clock synchronous circuit
JP2010146252A (ja) Ｄｄｒメモリコントローラ
US7791963B2 (en) Semiconductor memory device and operation method thereof
JP5637889B2 (ja) 半導体装置およびその動作方法
KR20120020319A (ko) 시프트 회로
US8429438B2 (en) Method and apparatus for transferring data between asynchronous clock domains
KR20130046122A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20100122212A (ko) 반도체 메모리 테스트 보드, 이를 포함하는 반도체 메모리 테스트 시스템 및 반도체 메모리 테스트 방법