TW529095B - Method of dividing wafer and manufacture of semiconductor device - Google Patents

Method of dividing wafer and manufacture of semiconductor device Download PDF

Info

Publication number
TW529095B
TW529095B TW089114553A TW89114553A TW529095B TW 529095 B TW529095 B TW 529095B TW 089114553 A TW089114553 A TW 089114553A TW 89114553 A TW89114553 A TW 89114553A TW 529095 B TW529095 B TW 529095B
Authority
TW
Taiwan
Prior art keywords
wafer
wafers
adsorption
scope
patent application
Prior art date
Application number
TW089114553A
Other languages
English (en)
Inventor
Hideo Nakayoshi
Shinya Takyu
Keisuke Tokubuchi
Tetsuya Kurosawa
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW529095B publication Critical patent/TW529095B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

529095 A7 B7 五、發明説明（4 【發明領域】 本發明係關於晶圓（Wafer)的分割方法及半導體裝置的 製造方法’更詳細者係關於將形成於晶圓上之半導體元件 切㈤分離成各個晶片（Chip)，密封成封裝（Package)的製程， 適合封裝的小型薄厚度化或晶圓的大口徑化時的方法。 【發明背景】 【習知技藝之說明】 半導體裝置的製造製程大致可以區分成：在晶圓（半導 體基板）上形成種種半導體元件圖案（Pattern)之製程，與將 形成於晶圓上之半導體元件切斷分離成各個晶片，密封成 封裝的製程。近年來，爲了謀求製造成本的降低，晶圓大 口徑化被推進，並且爲了提高封裝密度，封裝的小型薄厚 度化也被期待。 習知爲了密封成薄厚度化的封裝，首要的是將晶圓切 斷分離成各個晶片，透過由磨石進行的磨削及由游離磨粒 進行的硏磨等，除去晶圓的圖案形成面（主表面）之相反側的 面（晶圓的背面）使其變薄，然後，切割（Dicing)使晶圓切斷 分離。當磨削時’藉由在晶圓的圖案形成面貼付黏著性薄 片（Sheet)，或者塗佈光阻等以保護晶圓的圖案形成面。之 後’在形成於上述晶圓主表面的切斷分離（切割）線區域形成 溝槽。在形成此溝槽時，使用金剛石劃線器（Diamond sc rib e r)、金剛石刀片（Diamond blade)或雷射劃線器（Laser scriber)等。上述切割製程使用進行以晶圓單體切割到此晶 ^紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） " 一~' -4- (請先閱讀背面之注意事項再填寫本頁) -裝. 訂 經濟部智慈財產局員工消費合作社印說 529095 A7 _ _B7 ___ 五、發明説明（j) (請先閱讀背面之注意事項再填寫本頁) 圓厚度的1/2，或切割到晶圓剩下30 /z m左右的狀態之半切 斷（Half-cut)法、在晶圓的背面貼付黏著性薄片，同樣進行 切割的半切斷法、將黏著性薄片切削到約20〜30 // m左右 ，切斷晶圓厚度的全部之全切斷（Full-cut)法等。上述半切 斷法需要分割作業，對於晶圓單體的情形，令其夾在具有 柔軟性的薄膜等，以滾輪（Roller)等施加外力來分割晶圓。 而對於貼在薄片的情形，越過膠帶（Tape)以滾輪以外的物 體施加外力來分割。 經濟部智慧財產局員工消費合作社印製 被切割的晶片藉由配設於晶片貼合（Die bonding)裝置的 拾取針（Pkk-up needle)頂出薄片背面，貫通此薄片使針直接 接觸晶片背面，然後舉起使晶片由薄片分開。被分開的晶 片利用稱爲真空吸具（Collet)的工具（Tool)吸附晶片表面，黏 著（Mount)在導線架（Lead frame)的晶片銲墊（Die pad或 Is land)後，進行打線接合（Wire bonding)使晶片的各銲墊 (Pad)與導線架的內引腳（lnner lead)部電性連接，密封成封 裝。將上述晶片黏著到晶片銲墊之方法有：預先對晶片銲 墊塗佈導電性漿劑（Paste)的方法、利用金-矽共晶黏著的方 法、以及對晶圓的背面蒸鍍（Evaporate)金屬薄膜，使用焊錫 固定的方法等。 圖1到7分別爲用以說明上述習知的晶圓的分割方法 及半導體裝置的製造方法之一例的圖。圖1爲貼付表面保 護膠帶於晶圓之製程，圖2爲晶圓背面的磨削及硏磨製程 ，圖3爲剝除表面保護膠帶之製程，圖4A與4B爲固著晶 _於固定用薄片之製程，圖5爲晶圓的切割製程，圖6爲 本紙張尺度適用中國國家標隼（CNS ) A4規格(210X297公釐） 一 -5- 529095 A7 B7 五、發明説明（9 拾取（Pick-up)分離的晶片之製程，以及圖7爲晶片貼合製程 〇 首先’如圖1所示，將完成元件形成的晶圓1之背面 固定在多孔吸盤（Porous chuck table)2上，令貼付滾輪4 一 邊旋轉一邊朝圖示箭頭的方向移動，使保護膠帶3貼在晶 圓1的圖案形成面Γ。其次，令如圖2所示之上述貼著保 護膠帶3的圖案形成面Γ朝下固定在吸盤5，以磨削用磨石 6磨削及硏磨晶圓1的背面，直到預定的厚度（完成時的最 終晶片厚度）。之後，如圖3所示，貼付用以剝除此保護膠 帶3的膠帶7於保護膠帶3，由圖案形成面Γ剝離保護膠帶 3。其次，將如圖4A所示的平環（Flat ring) 8固著於晶圓的 固定用薄片9，在防止薄片9發生鬆弛或皺紋等的狀態下， 如圖4B所示，將晶片1固著於平環8的開口內之薄片9上 。然後將固著上述晶片1的薄片9與平環8固定在切割用 的吸盤10。利用切割用刀片11切割（全切割）切斷分離成各 個晶片12(參照FIG.5)。其次，如圖6所示，由薄片9的 下方藉由將拾取針1 3貫通薄片9抵住晶片1 2的背面朝上 方緊壓，使各個晶片12由薄片9剝離，如圖7所示，使用 導電性漿劑等的晶片貼合用黏著劑1 5黏著於導線架的晶片 銲墊14。之後（未圖示），打線接合導線架的內引腳部與晶 片12的各銲墊，密封成樹脂製或陶瓷（Cerannc)製的封裝， 完成半導體裝置。 但是，上述晶圓的分割方法及半導體裝置的製造方法 有下述（a)〜（c)所示的問題。 本紙張尺度適用中國國家標隼（CNS ) Α4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
-6- 529095 A7 B7 ____ 五、發明説明（4> (讀先閱讀背面之注意事項存填寫本頁) (a) .薄厚度磨削時晶圓易破裂，即使貼付保護膠帶進 行磨削，但因磨削時的應變（Strain)造成晶圓翹曲，因此， 在磨削裝置內傳送時被卡住而破損。而且，隨著晶圓變薄 、大口徑化，使晶画的強度降低，故如現狀般，磨薄晶圓 後’傳送晶圓單體施以種種處理的方法，晶圓破損的機率 變大。例如，400 y m厚的晶圓可忍受1.6Kgf/mm2左右的應 力，但若厚度變成200 // m，降到只能忍受〇.4Kgf/mm2，i/4 的應力。 (b) .因使用兩片薄片當作圖案形成面的保護與切割時 的晶圓保持用，剝離/貼付與製程分別需要這些貼付，故提 高材料費也增加製造製程。 經濟部智慧財產局員工涓費合作社印製 (c) .進行切割時，晶圓背面側的碎屑（Chipping)變大， 招致晶片的抗折強度（Bending strength)降低。此外，習知雖 然將種種的特性監測（Monitor)用電晶體、電阻、電容等（這 些稱爲TEG，測試元件群（Test Element Group))配置於晶片 內’但近年來，爲了謀求高積集度，已將其配置於切割線 上。如眾所週知，這些元件以氧化膜、鋁等構成，使用金 剛石刀片進行切割時，易引起磨石的氣孔阻塞，變成阻礙 刀利的材料。因此，在切割線上配置TEG時，晶圓背面側 的碎屑變的更大。一般因當作半導體基板使用的材料爲矽 或GaAs等的脆性材質，故若存在裂縫（Crack)等的話，容易 招致抗折強度降低。 解決這種問題的技術，日本專利公報第2737859號提 出由晶圓的表面圖案側切削預定深度的切口，將其晶圓表 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 529095 A7 B7 五、發明説明（5) 面圖案側及固定治具黏著於底膜（Base film)後，藉由硏磨晶 _的背面，切割成各個晶片之半導體晶片的製造方法。 但是，像此日本專利公報第27 37 859號所揭示的半導 體晶片的製造方法，當被分割的晶片由底膜剝除時，必須 以由底膜的背面頂出的治具，使底膜變形來剝除。上述薄 片係被貼在晶圓的元件形成面，因以頂出的治具將元件形 成面往上推，故對半導體元件有發生損傷（Damage)之虞。 爲了藉由使用上述頂出治具防止帶給半導體元件損傷 ，例如日本專利公開公報第5-74934號提出硏磨晶圓的背面 ’分割成各個晶片後，在晶圓背面貼付晶片貼合用膠帶， 之後，剝除黏著薄片的方法。 但是，以像此日本專利公開公報第5-74934號所揭示的 薄型晶片的形成方法，因僅藉由晶片貼合用膠帶保持被分 割的晶片，故無法平坦地保持晶片，傳送時有在晶片間干 涉，發生碎屑等的品質劣化之新問題。 如上述習知晶圓的分割方法及半導體裝置的製造方法 ，在薄厚度磨削時或傳送時，晶圓易破裂，進行切割時， 有晶圓背面側之碎屑變大，招致晶片的抗彎應力降低之問 題。 爲了解決此問題，雖然在晶圓的元件形成面切削切口 後，硏磨背面切割成各個切片（Pellet)的方法被提出，但拾 取時有給予半導體元件損傷’或傳送時在晶片間干涉，發 生碎屑等的品質劣化之問題。 本纸張尺度適用中國國家標隼（CNS ) A4規格（210x 297公釐） 裝-- (請先閱讀背面之注意事項再填寫本頁) 、11 經濟部智慧財產局員工消費合作社印製 -8- 529095 A7 B7 五、發明説明（硿 【發明槪要】 (請先閲讀背面之注意事項再填寫本頁) 因此，本發明的第一目的爲提供可抑制薄厚度磨削時 或傳送時的晶圓破裂或碎屑，可防止品質劣化之晶圓的分 割方法。 此外，本發明的第二目的爲提供可謀求晶片的高品質 化與提高製造良率之晶圓的分割方法。 此外，本發明的第三目的爲提供可抑制薄厚度磨削時 或傳送時的晶圓破裂或碎屑，可防止品質劣化之半導體裝 置的製造方法。 再者，本發明的第四目的爲提供可謀求半導體裝置的 高品質化與提高製造良率之半導體裝置的製造方法。 經濟部智慧財產局員工消費合作社印製 本發明之上述第一及第二目的係藉由具備：沿著形成 半導體兀件的晶圓切割線或晶片分割線，形成比由上述半 導體元件的形成面側完成時的晶片厚度還深的溝槽之製程 ;與在上述晶圓中的半導體元件的形成面上貼付保持構件 之製程；與磨削及硏磨上述晶圓的背面直到上述完成時的 晶片厚度，分離晶圓成各個晶片之製程；與以多孔吸附保 持且傳送被分離的複數個晶片之製程之晶圓的分割方法來 達成。 如果依照這種晶圓的分割方法，形成比由晶圓的元件 形成面側完成時的晶片厚度還深的溝槽，因藉由磨削及硏 磨此晶圓的背面直到完成時的晶片厚度，將晶圓分離成各 個晶片，故可抑制晶圓的破裂或碎屑，而且，因以多孔吸 附保持且傳送被分離的複數個晶片，故可抑制在晶片間干 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -9- 529095 A7 B7 五、發明説明（7) 涉，發生碎屑。據此’可防止晶片的品質劣化，可謀求晶 片的高品質化與提高製造良率。 此外，本發明的上述第一目的爲藉由具備：沿著形成 半導體元件的晶圓切割線或晶片分割線，形成比由上述半 導體元件的形成面側完成時的晶片厚度還深的溝槽之製程 •，與在上述晶圓中的半導體元件的形成面上貼付第一保持 構件之製程；與磨削及硏磨上述晶圓的背面直到上述完成 時的晶片厚度，分離晶圓成各個晶片之製程；與以多孔吸 附保持且傳送被分離的複數個晶片之製程；與將分離的複 數個晶片背面貼在具有平環的第二保持構件之製程；與剝 除上述第一保持構件之製程之晶圓的分割方法來達成。 如果依照這種晶圓的分割方法，形成比由晶圓的元件 形成面側完成時的晶片厚度還深的溝槽，因藉由磨削及硏 磨此晶圓的背面直到完成時的晶片厚度，將晶圓分離成各 個晶片，故可抑制晶圓的破裂或碎屑。此外，因以多孔吸 附保持且傳送被分離的複數個晶片，故可抑制在晶片間干 涉，發生碎屑。此外，將晶片的背面側貼在具有平環的第 二保持構件，剝除第一保持構件’故拾取時’可防止給予 半導體元件損傷，且因透過平環可平坦地保持被分割的晶 片，故可抑制傳送時在晶片間干涉’發生碎屑。據此，可 防止已形成的晶片之品質劣化’可謀求晶片的局品質化與 提高製造良率。 本發明的上述第三及第四目的係藉由具備：在晶圓的 主表面形成半導體元件之製程；與沿著上述晶圓的切割線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) " " -10- (讀先閱讀背面之注意事項再填寫本頁) .裝- 訂 經濟部智慈財產局員工消費合作社印製 529095 A7 B7 五、發明説明（9 (請先閱讀背面之注意事項再填寫本頁) 或晶片分割線，形成比由上述晶圓的主表面完成時的晶片 厚度還深的溝槽之製程；與將保持構件貼付在上述晶圓的 主表面上之製程；與磨削及硏磨上述晶圓的背面直到上述 完成時的晶片厚度，分離晶圓成各個晶片之製程；與以多 孔吸附保持且傳送被分離的複數個晶片之製程；與將被傳 送的各個晶片黏著在導線架，密封成封裝的製程之半導體 裝置的製造方法來達成。 如果依照這種半導體裝置的製造方法，形成比由晶圓 的元件形成面側完成時的晶片厚度還深的溝槽，因藉由磨 削及硏磨此晶圓的背面直到完成時的晶片厚度，將晶圓分 離成各個晶片，故可抑制晶圓的破裂或碎屑。此外，因以 多孔吸附保持被分離的複數個晶片，且傳送到晶片接合器 (Die bonder)故可抑制在晶片間干涉，發生碎屑，據此，可 防止半導體裝置的品質劣化，可謀求高品質化與提高製造 良率。 經濟部智慧財產局員工消費合作社印製 此外，本發明的上述第三及第四目的係藉由具備：在 晶圓的主表面形成半導體元件之製程；與沿著上述晶圓的 切割線或晶片分割線，形成比由上述晶圓的主表面完成時 的晶片厚度還深的溝槽之製程；與將第一保持構件貼付在 上述晶圓的主表面上之製程；與磨削及硏磨上述晶圓的背 面直到上述完成時的晶片厚度，分離晶圓成各個晶片之製 程；與以多孔吸附保持且傳送被分離的複數個晶片之製程 ;與將分離的複數個晶片背面貼在具有平環的第二保持構 件之製程；與剝除上述第一保持構件之製程；與將各個晶 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐) "" -11 - 529095 A7 B7 五、發明説明（Θ 片黏著在導線架，密封成封裝的製程之半導體裝置的製造 方法來達成。 (請先閱讀背面之注意事項再填寫本頁) 如果依照這種半導體裝置的製造方法，形成比由晶圓 的元件形成面側完成時的晶片厚度還深的溝槽，因藉由磨 削及硏磨此晶圚的背面直到完成時的晶片厚度，將晶圓分 離成各個晶片，故可抑制晶圓的破裂或碎屑。此外，因以 多孔吸附保持且傳送被分離的複數個晶片，故可抑制在晶 片間干涉，發生碎屑。此外，因將晶片的背面側貼在具有 平環的第二保持構件，剝除第一保持構件，故因黏著在導 線架，在拾取時，可防止給予半導體元件損傷，且因透過 平環可平坦地保持被切割的晶片，故可抑制傳送時在晶片 間干涉，發生碎屑。據此，可防止半導體裝置的品質劣化 ，可謀求高品質化與提高製造良率。 【圖示之簡單說明】 經濟部智慈財產局員工消費合作社印製 圖1爲用以說明習知的晶圓的分割方法及半導體裝置 的製造方法之圖，顯示在晶圓貼付表面保護膠帶之製程的 剖面圖。 圖2爲用以說明習知的晶圓的分割方法及半導體裝置 的製造方法之圖，顯示晶圓背面的磨削及硏磨製程的剖面 圖。 圖3爲用以說明習知的晶圓的分割方法及半導體裝置 的製造方法之圖，顯示剝除表面保護膠帶之製程的剖面圖 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -12- 529095 A7 ____ B7 五、發明説明（也 (請先閱讀背面之注意事項再填寫本頁) 圖4A爲用以說明習知的晶圓的分割方法及半導體裝置 的製造方法之圖，顯示將晶圓固著於固定用薄片之平環的 斜視圖。 圖4B爲用以說明習知的晶圓的分割方法及半導體裝置 的製造方法之圖，顯示將晶圓固著於固定用薄片之製程的 剖面圖。 圖5爲用以說明習知的晶圓的分割方法及半導體裝置 的製造方法之圖，顯示晶圓的切割製程之剖面圖。 圖6爲用以說明習知的晶圓的分割方法及半導體裝置 的製造方法之圖，顯示拾取分離的晶片之製程的剖面圖。 圖7爲用以說明習知的晶圓的分割方法及半導體裝置 的製造方法之圖，顯示晶片貼合製程之斜視圖。 圖8爲用以說明依照本發明之第一實施例的晶圓的分 割方法及半導體裝置的製造方法之圖，顯示沿著切割線， 在晶圓形成溝槽之製程的剖面圖。 經濟部智慧財產局員工消費合作社印製 圖9爲用以說明依照本發明之第一實施例的晶圓的分 割方法及半導體裝置的製造方法之圖，顯不在晶圓貼付表 面保護膠帶之製程的剖面圖。 圖10爲用以說明依照本發明之第一實施例的晶圓的分 割方法及半導體裝置的製造方法之圖，顯示晶圓背面的磨 削及硏磨製程（分割製程）的剖面圖。 圖11爲用以說明依照本發明之第一實施例的晶圓的分 割方法及半導體裝置的製造方法之圖，顯示藉由多孔吸附 保持被分割的晶圓之製程的剖面圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -13- 529095 A7 B7 五、發明説明（1)1 (請先閱讀背面之注意事項再填寫本頁) 圖1 2爲用以說明依照本發明之第〜實施例的晶圓的分 割方法及半導體裝置的製造方法之圖，顯示藉由多孔吸附 傳送晶片之製程的剖面圖。 圖1 3爲用以說明依照本發明之第一實施例的晶圓的分 割方法及半導體裝置的製造方法之圖，顯示洗滌晶片之製 程的剖面圖。 圖14 A到1 4D分別爲用以說明依照本發明之第一實施 例的晶圓的分割方法及半導體裝置的製造方法之圖，顯示 將被傳送的晶片黏著在導線架之製程的斜視圖。 圖1 5爲用以說明依照本發明之第一實施例的晶圓的分 害!（方法及半導體裝置的製造方法之圖，顯示晶片貼合製程 之斜視圖。 圖1 6爲用以說明依照本發明之第一實施例的晶圓的分 割方法及半導體裝置的製造方法之圖，顯示密封成封裝狀 態之半導體裝置的剖面圖。 經濟部智¾財產局員工消費合作社印製 圖17爲用以說明依照本發明之第一實施例的晶圓的分 割方法及半導體裝置的製造方法之變形例圖，顯示藉由靜 電吸附保持被分割的晶圓之製程的剖面圖。 圖1 8爲用以說明依照本發明之第一實施例的晶圓的分 割方法及半導體裝置的製造方法之圖，顯示藉由靜電吸附 傳送晶片之製程的剖面圖。 圖19A爲用以說明依照本發明之第二實施例的半導體 裝置的製造方法之圖，顯示將被分割的晶片收納於承載盤 (T1· a y)之製程的斜視圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -14- 529095 五、發明説明（企 ® i 9 B爲用以說明依照本發明之第二實施例的半導體 的製造方法之圖，顯示將收納於承載盤的晶片黏著在 導線架之製程的斜視圖。以及 圖20爲用以說明依照本發明之第三實施例的半導體裝 置的製造方法之圖，顯示密封成LOC封裝時的半導體裝置 之剖面圖。 符號說明】 1： 晶圓 1 ’ ：圖案形成面 2:多孔吸盤 3:保護膠帶 4:滾輪 5:吸盤 6:磨石 7:膠帶 8:平環 9:薄片 10:吸盤 11:切割用刀片 12: 晶片 1 3:拾取針 14:晶片銲墊 15:黏著劑 本紙張尺度適用中國國家標隼（cNS)A4規格（210x 297公釐） (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產^s工消費合作社印製 -15 - 529095 經濟部智慧財產苟員工消費合作社印製 A7 B7五、發明説明（也 2 1:晶圓 2 Γ :主表面 22:溝槽 23:吸盤 24:切割用刀片 26:表面保護膠帶 27:吸盤 2 8: 磨石 2 9: 晶片 3 0 :吸附材質 31:晶片銲墊 3 2 :導電性漿劑 3 3:樹脂封裝或陶瓷封裝 34:導線架 3 5 .·銲接線 36:膠帶 3 7 :導線 40:點膠機 42:表面保護膠帶 43:平環 44:真空吸具 4 8:承載盤 50:工作台 5 1:噴嘴 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） (請先間讀背面之注意事項再填寫本頁) 訂 -16- 529095 A7 B7 五、發明説明（山 52:載物台 53:滾輪 60:試料台 61:介電層 62:導電性膠帶 【較佳實施例之詳細說明】 圖8到1 6分別爲用以說明依照本發明之第一實施例的 晶圓的分割方法及半導體裝置的製造方法之圖，圖8爲沿 著切割線，在晶圓形成溝槽之製程。圖9爲在晶圓貼付表 面保護膠帶之製程。圖10爲晶圓背面的磨削及硏磨製程（分 割製程）。圖11爲藉由多孔吸附保持被分割的晶圓之製程。 圖1 2爲傳送晶片之製程。圖1 3爲洗滌晶片之製程。圖14 A 到1 4D爲將被傳送的晶片黏著在導線架之製程。圖1 5爲晶 片貼合製程。以及圖1 6爲密封成封裝之製程。 首先，依照眾所週知的製造製程，在晶圓中形成各種 半導體元件後，如圖8所示，令圖案形成面（主表面2 Γ)側 朝上，利用真空（Vacuum)以外的方法將晶圓21吸附固定在 切割裝置的吸盤23。其次，以任意的旋轉數之切割用刀片 24旋轉，同時澆注切削水並且沿著切割線切削溝槽22到預 定深度。此溝槽22的深度比完成時的晶片厚度至少深5 /z m。之後，進行晶圓21的洗滌與乾燥處理。 不僅使用上述切割用刀片24機械地形成上述溝槽22， 利用蝕刻等的化學方法來形成也無妨。例如，在晶圓21的 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) -裝
、1T 經濟部智慧財產局員工消費合作社印製 -17 - 529095 A7 B7 五、發明説明（仏 (請先閲讀背面之注意事項再填寫本頁) 主表面21’上塗佈光阻（Photo resist)，藉由PEP法等露出晶 片分割線（對應切割線）上後，藉由浸漬於K0H溶液，在深 度方向（與晶圓2 1的主表面直交的方向）選擇性地蝕刻晶圓 21的話，可形成溝槽22。或者，也能考慮取代使用K0H溶 液的濕式蝕亥[j (Wet etching)，利用RIE(反應性離子蝕刻， Reactive Ion Etching)等的乾貪虫亥!l (Dry etching)技術之適用。 例如，在真空度60 mtori·藉由蝕刻氣體SFs氣體或SF6/CF 系混合氣體，可只針對矽進行選擇性地蝕刻。特別是以 SF6/CF系混合氣體可進行非等向性蝕刻。可對晶圓21的主 表面2 Γ進行約略垂直的溝槽加工。使用上述蝕刻的溝槽22 之形成方法，與使用金剛石刀片等的切割用刀片24之情形 比較’因溝槽22的側壁（切斷面）不會受到機械應力的影響 ’故可降低產生於切斷面的結晶缺陷。當然，不僅上述機 械或化學的形成方法，也能使用像雷射劃線器等光學方法 來形成溝槽22。顯示於此圖8的製程重要者爲不是以哪種 方法形成溝槽22，而是溝槽22的深度比完成時的晶片厚度 至少深5 // m(但是，晶圓21不被分離成各個晶片）。 經濟部智慈財產局員工消費合作社印製 其次’如圖9所示，將表面保護膠帶26的黏著劑側 貼付固定於在前製程形成溝槽22的晶圓2丨之圖案形成面 21，。 然後’如圖1 〇所示，以上述表面保護膠帶26利用多 孔吸附或真空吸附等方法，將晶圓2丨固定在磨削裝置的吸 盤27 °然後’令吸盤27與磨削用磨石28旋轉，使磨石28 下降並且磨削晶圓2 1的背面。通常此磨削方法稱爲切入磨 紙張尺度適用中國國家標準（CNS ) A4規格（21〇χ；297公釐） 一 -18- 529095 A7 B7 五、發明説明（1¾ (請先閲讀背面之注意事項再填寫本頁) 削（Infeed grinding)。其他的方法有稱爲貫穿進給磨削 (Through feed grinding)或潛變進給磨削（〇eep feed grinding) ，使用晶圓2 1與磨石28同時旋轉來磨削的方法也可以。 若將上述晶圓2 1的背面磨削直到溝槽22，晶圓2 1可被分 割成各個晶片29。晶圓21被分割成各個晶片29後，仍持 續進行磨削及硏磨，至少磨削及硏磨5 // m以上。如此一來 ，即使在透過切割所形成的面與透過磨削及硏磨所形成的 面之交叉部分發生碎屑，透過磨削及硏磨可除去此區域。 若增加磨削及硏磨量，雖可除去更大的碎屑，但此磨削及 硏磨量可根據晶圓2 1的厚度或完成時的晶片29的厚度等 之需要來設定即可。據此，可薄厚度化晶片29之完成時的 厚度，例如到3 0〜5 0 /z m。 經濟部智慧財產局員工消費合作社印製 此外，磨削上述晶圓21的背面直到溝槽22，分割成各 個晶片29時，使用一種磨粒尺寸的磨削磨石也可以，但若 考慮磨削時間的縮短與防止碎屑的發生之兩者的話，使用 如以下之至少兩種磨粒尺寸的磨削磨石，以兩階段或超過 兩階段來進行較佳。即首先利用# 360(主要的磨粒尺寸爲 40〜60# m)左右之大磨粒尺寸的磨削磨石進行磨削及硏磨 後，再藉由# 2000(主要的磨粒尺寸爲4〜6 // m)左右之小磨 粒尺寸的磨削磨石進行磨削及硏磨，分離成各個晶片29的 話，可謀求縮短將晶圓21分離成各個晶片29的時間。且 因在最後分離時使用小磨粒尺寸的磨削磨石，故可降低碎 屑的發生。 此外，以表面保護膠帶26將被保護的晶圓21多孔吸 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） -19- 529095 A7 B7 ___ 五、發明説明（介 (讀先閱讀背面之注意事項再填寫本頁) 附固定在磨削裝置的吸盤27時，吸盤27的吸附面爲平面 也可以，但若作成凸面狀則可降低被分離的晶片間之干涉 °即藉由磨削所造成的分離狀態之晶片間的距離爲30〜50 V m，因非常接近，故磨削時有干涉的可能。但是，藉由將 吸盤27的吸附面作成凸面狀，可抑制在分離時因晶片的磨 削面（背面）側變寬，晶片發生干涉。 經濟部智慧財產局員工消費合作社印製 接著，將完成晶圓2 1的切斷分離的形成的各個晶片29 傳送到洗滌裝置。此時，如圖11所示，在利用多孔吸附或 真空吸附等固定於吸盤27的狀態下，以由多孔陶瓷等所構 成的吸附材質30吸附固定各個晶片29的背面側，之後， 停止透過吸盤27的吸附。然後，如圖12所示，以吸附材 質30藉由多孔吸附保持且移動晶片29的背面，將晶片29 傳送到洗滌用工作台50上。上述吸附材質30若爲吸附孔 徑小於0.5 mm，孔的密度爲每1mm2至少1個的平板狀，貝[] 可平坦地保持多數個晶片29，可防止傳送時晶片發生干涉 。此處，傳送用的吸附材質30的晶片吸附面若爲實質平面 即可，但若將晶片吸附面作成凹面，因可加寬吸附面側的 晶片間的距離，故可更降低傳送時晶片29間發生干涉。 此外，此處雖然說明在多孔吸附的狀態下傳送晶片的 背面側，但透過洗滌裝置，吸附傳送晶片29的主表面29’ 側即表面保護膠帶26也合適。這種情形，吸附面若使用實 質平面或凸面狀的吸附材質即可。若將晶片吸附面作成凸 面狀，因吸附面被表面保護膠帶26固定，故主表面29’側 的晶片間的距離變寬，可降低傳送時晶片29間發生干涉。 本紙張尺度適用中國國家標準·（ CNS ) A4規格（210X 297公釐） -20- 529095 A7 B7 _ 五、發明説明（ (請先閱讀背面之注意事項再填寫本頁) 其次，如圖1 3所示，在使上述工作台50旋轉的狀態 下，由噴嘴（Nozzle)5i供應水或洗滌液到晶片29的背面， 除去在硏磨及磨削製程所產生的矽屑等。此時，藉由朝橫 方向移動上述噴嘴5 1洗滌各晶片29。進行此洗滌時，以多 孔吸附材質形成上述工作台50，以多孔吸附來固定也可以 。上述多孔吸附構件的吸附面爲實質平面或凸面狀較佳。 之後，由洗滌用工作台50卸下各晶片29，將各晶片 29的背面貼在保持構件。保持構件係將表面保護膠帶42貼 在平環43。此時，如圖14A所示，將各晶片29的背面朝上 載置於實質平面或凸面狀的載物台52上，或以多孔吸附固 定。將環（Ring)43載置於此載物台52上後，使用滾輪 (Roller) 53複製膠帶42。在貼著此膠帶42的晶片29的面 塗佈紫外線硬化性黏著劑，然後，沿著環43的外周切斷 (Cut)上述膠帶42。 接著，照射紫外線使黏著劑硬化後，如圖14B所示， 剝除在上述切割製程、磨削及硏磨製程、傳送製程、以及 洗滌製程所使用的表面保護膠帶26。 經濟部智慧財產局g(工消費合作社印繁 接著，如圖1 4C所示，使用點膠機（Dispense 1·)40塗佈 導電性漿劑32等的晶片貼合用黏著劑於導線架34的晶片 銲墊3 1。之後，使用拾取針越過表面保護膠帶42，透過由 下方對晶片29的背面施加壓力，使晶片29由表面保護膠 帶42剝離。此時，因拾取針所產生的壓力施加在晶片29 的背面，故不會帶給半導體元件損傷。 然後，如圖14D所示，以晶片貼合裝置的真空吸具44 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -21 - 529095 A7 B7 五、發明説明（tb (請先閱讀背面之注意事項再填寫本頁} 拾取晶片29，移動並黏著晶片29到塗佈上述導電性漿劑 3 2的導線架3 4的晶片銲墊3 1上（此狀態擴大成圖1 5來顯 示）。此時，利用金-矽的共晶來黏著，或者對晶圓的背面蒸 鍍金屬薄膜’使用銲錫黏著也可以。 然後，進行打線接合，透過銲接線（Bonding wire)35使 晶片29的各銲墊與導線架34的內引腳部電性連接。然後 ，將晶片29、晶片銲墊：Η以及導線架34的內引腳部封裝 成樹脂封裝或陶瓷封裝33，進行腳端整形（Lead forming)， 完成如圖16所示的半導體裝置。 經濟部智慧財產苟員工消費合作社印製 如果依照上述的晶圓的分割方法及半導體裝置的製造 方法，因形成比由晶圓21的元件形成面21’側完成時的晶 片29的厚度還深的溝槽22，藉由磨削及硏磨此晶圓2 1的 背面直到完成時的晶片29的厚度，將晶圓2 1分離成各個 晶片29，故可抑制晶圓21的破裂或碎屑。而且，因以多孔 吸附保持且傳送被分離的複數個晶片29，故可抑制在晶片 29間干涉發生碎屑。此外，因將晶片29的背面側貼附在具 有平環43的表面保護膠帶42，以剝除表面保護膠帶26， 故爲了黏著在導線架34上，可防止在拾取時帶給半導體元 件損傷。此外，因可平坦地保持被分割的晶片29於平環43 ，故可抑制傳送時在晶片29間干涉，發生碎屑。因此，可 防止晶片或半導體裝置的品質劣化，可謀求高品質化與提 高製造良率。 此外，上述第一實施例中，如圖1 1與12所示，以多 孔吸附保持且移動完成晶圓2 1的切斷分離所形成的多數個 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -22- 529095 A7 _ B7 五、發明説明（先 (請先閲讀背面之注意事項再填寫本頁) 晶片29 ’傳送到洗滌用工作台50上。但是，如圖π與18 所示，透過靜電吸盤保持且移動各晶片29，傳送到洗滌用 工作台上也可以。使用靜電吸盤代替多孔吸附時，在試料 台60中的晶片29的吸附面側配設介電層6 1，並且使用導 電性膠帶62當作表面保護膠帶。然後，在上述試料台6〇 與導電性膠帶62之間施加直流電壓V，藉由試料台60與各 晶片29間發生的庫侖力吸附各晶片29。 此時，介電層6 1的表面若爲實質平面即可，但與多孔 吸附的情形相同，若作成凹面狀的話，因可加寬吸附面側 的晶片間的距離，故可更降低傳送時晶片29間發生干涉。 另外，對於適合吸附傳送導電性膠帶62，配設實質平面或 凸面狀的介電層6 1即可。介電層6 1的晶片的吸附面若作 成凸面狀，因以膠帶62固定吸附面，故主表面2W側的晶 片間的距離變寬，可降低傳送時晶片29發生干涉。 經濟部智慧財產局員工消f合作社印製 此外，在上述圖14A所示的黏著製程中，雖然舉在貼 著膠帶42的晶片29的面塗佈紫外線硬化性黏著劑的例子 來說明，但藉由加熱使例如像環氧（Epoxy)系黏著劑等硬化 ，使用降低黏著力的黏著劑也可以。或者藉由冷卻使例如 像橡膠系黏著劑等硬化，也能使用降低黏著力的黏著劑。 圖19A與19B分別爲用以說明依照本發明之第二實施 例之半導體裝置的製造方法之圖，顯示以真空吸具將拾取 的晶片黏著在導線架之製程。首先，與前述第一實施例相 同，依照圖8到圖14A與14B所示的製程，將晶圓21分割 成各個晶片29，進行晶片29的拾取。此時藉由拾取針由下 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -23- 529095 A7 B7 五、發明説明（3)1 方頂出晶片29的背面，由表面保護膠帶42剝離，利用真 空吸具44拾取晶片。其次，如圖19A所示，將各晶片29 收容於晶片承載盤48，晶片29的主表面（圖案形成面）朝上 收容於晶片承載盤48。之後，如圖圖19B所示，以真空吸 具44由晶片承載盤48吸附拾取各晶片29，移動以上述真 空吸具44保持的晶片29到導線架34的晶片銲墊3 1上，進 行晶片貼合。 上述黏著方法，在將各晶片29收容於晶片承載盤48 的狀態下，可容易輸送到位於分離的位置之製造裝置、其 他的房間或其他的工廠等，可柔軟對應種種的製造裝置或 製造方法。 圖20爲用以說明依照本發明之第三實施例之半導體裝 置的製造方法圖，係將分割的晶片密封成LOC(引腳跨接在 晶片上，Lead On Chip)封裝。LOC封裝在進行如圖14D所 示的拾取製程後，以如下的製程進行封裝。首先，中介黏 著膠帶36黏著導線37的一端於晶片29上。之後，進行打 線接合以銲接線35連接晶片29的各銲墊與導線37。然後 ’藉由封裝成樹脂封裝33或陶瓷封裝，完成如圖20所示 的半導體裝置。 此時，若晶片29上存在矽屑的話，由於導線37的黏 著或打線接合時的負荷，使矽屑弄破晶片29表面的保護膜 ’有引起鋁配線斷線或短路等不良的危險。因此，若令上 述黏著膠帶36的厚度比上述矽屑的厚度厚，則可抑制如上 述不良的發生。 本纸張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 批衣-- (請先閱讀背面之注意事項再填寫本頁) 、11 經濟部智慧財產局Μ工消費合作社印製 -24- 529095 A7 B7 五、發明説明（全 如果依照上述的晶圓的分割方法及半導體裝置的製造 方法，可獲得如以下（1)〜（7)所示的大功效。 (1)可謀求晶圓的薄厚度化時的晶圓破損所造成的不 良率降低。下表1爲將直徑6英吋的晶圓分割成各個晶片 時的晶片厚度（實質上與溝槽的深度相等，或稍薄）與破損率 (P P m: p a 1· t p e 1· m i 11 i ο η)之關係。 表1 (請先閱讀背面之注意事項再填寫本頁) 晶片厚度（μ m) (*溝槽的深度） 450 350 290 200 100 50 習知（ppm) 180 250 600 1000 5000 60000 本發明（p p m) 20 20 〇 0 0 0 、\呑 如表1所示，習知若晶片厚度變薄的話，破損率升高 ’但本發明最後的晶片厚度越薄破損率越低。此乃因讓晶 片厚度變薄時可讓溝槽變淺，故殘存於溝槽下的晶片厚度 變厚之故。直徑6英吋的晶圓之晶圓厚度一般爲600〜650 # m。習知的分割方法及製造方法，欲形成例如50 // m厚的 晶片的話，預先磨削及硏磨晶圓到5 0 // m的厚度，進行如 圖1至3所示的處理。相對於此，本發明的方法係在形成 50 # m的溝槽後，（溝槽下殘存550〜600 # m的晶圓）才磨削 及硏磨分割成各個晶片，故破損率很低。 (2)傳送時的麻煩不被晶圓的口徑左右。因同時進行 本紙張尺度適用中國國家標準( CNS ) A4規格（210X 297公釐） 線 經濟部智慧財產局員工消費合作社印製 -25- 529095 A7 B7 五、發明説明（忐 磨削與分割，故即使晶片厚度變薄，或者相同口徑也不受 切削應變所造成的晶圓翹曲之影響，可在裝置內傳送。而 且’因晶片厚度變薄的話殘存於溝槽下的晶圓變厚，由此 點也能降低傳送時的晶圓破損等。據此，可獲得如下表2 的功效。此例係晶圓的直徑爲8英吋，晶片的厚度加工到 5 0 // m 〇 表2 (請先閱讀背面之注意事項再填寫本頁) -裝· 習知 本發明 傳送麻煩的減少（ppm) 80000 50 收納於承載體的收納率（指數） 1 2 訂 由此表2的資料很明顯地，本發明對晶圓的大口徑化 有效，容易對應今後展開的晶圓的1 2英吋化或1 6英吋化 〇 (3)全切斷方式因切削到薄片，發生刀片的快鈍降低 經濟部智慧財產局員工消費合作社印製 以及切割中的晶片飛散，故一般以80〜120 mm/sec。但是 本發明的方法可到達200 mm/sec，如此一來，可謀求提高 切割速率，降低10%左右的加工費。 (4)爲了分割晶圓，無須切削到切割薄片，且因以背 面磨削用的磨石來磨削分割，故背面碎屑的大小由習知的 1 5 μ m左右減小到4 // m左右，抗折強度由利用習知方法的 520 Mpa 提高到 600 Mpa。 本紙張尺度適用中國國家標準（CNS ) A4規格(210X297公釐）~ -26- 529095 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（2>4 此外，以背面硏磨進行晶片分割時，因磨削磨石的金 剛石磨粒尺寸，使背面碎屑量變大，如下表3所示金剛石 磨粒尺寸較小者背面碎屑變小，故可獲得更提高晶片的抗 折強度之功效。因此，晶片分割時所使用的磨石的金剛石 磨粒尺寸儘可能小的較佳。而且，如上述藉由組合使用大 磨粒尺寸的磨削磨石與小的磨削磨石，可謀求降低碎屑且 縮短磨削時間。 表3 金剛石磨粒尺寸分布 本發明方 本發明方 習知 ;β m 式 4〜6 式40〜60 4〜6 背面碎屑（平均）； 3.2 8.76 13.8 (MAX) ； β m 23 55 53 晶片抗折強度（平均）；Mpa 669.0 560.4 505.5 (5) 爲了分割晶圓，因無須切削到切割薄片，故可降 低金剛石刀片的磨損，可提高金剛石刀片的壽命。例如， 採用切削到切割薄片的方式時，一般的壽命爲10000〜 20000線（Line)(6英吋晶圓的情形），而採用本發明的方法可 期待壽命延長到80000線以上。 (6) 將晶圓分割成各個晶片後，因藉由多孔吸附或靜 電吸盤約略平坦或附加半徑保持且傳送各晶片（吸附晶片的 背面側時，以凹面狀的吸附面來保持，而吸附晶片的表面 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X 297公釐） ' -27 - (請先閱讀背面之注意事項再填寫本頁)
529095 A7 _ B7 _ 五、發明説明（壶 側的表面保護膠帶時，以凸面狀的吸附面來保持），故可防 止在晶片間干涉、發生碎屑等的品質劣化。 (7)因將晶片的背面側貼在具有平環的表面保護膠帶（ 第二保持構件），剝除表面保護膠帶（第一保持構件），故可 防止爲了黏著在導線架進行拾取時，帶給半導體元件損傷 。此外，因藉由平環平坦地保持被分割的晶片，故可抑制 傳送時在晶片間干涉，發生碎屑。 此外，本發明並非限定於上述第一至第三實施例，在 不脫離要旨的範圍，可實施種種的變形。此外，上述實施 例包含種種階段的發明，藉由適宜的組合所揭示的複數個 構成要件，可抽出種種的發明。例如即使由實施例所示的 構成要件刪除幾個構成要件，仍可達成在發明槪要欄所述 的目的之至少一個，對於可獲得說明書中所述的功效之至 少一個功效，刪除此構成要件·的構成可抽出當作發明。 例如，第一實施例雖然在溝槽形成時將晶圓2 1固著於 切割用吸盤23，但與習知的方法相同地，在將平環貼在黏 著性薄片之狀態下，固定晶圓於切割用吸盤也可以。或者 固定晶圓於平板，或使用黏著性的薄片在固著晶圓的狀態 下，於平板形成溝槽也可以。 此外，在圖9所示的製程中，雖然使用表面保護膠帶（ 黏著性的薄片）26當作保持構件，但其他的保持構件也能使 用例如鱲（WaX)、吸附墊、熱壓接薄片、塗佈黏著材質的基 板以及塗佈在半導體元件上的光阻等，或這些的組合材料 本紙張尺度適用中國國家標孳（CNS ) A4規格（210X297公釐） (請先間讀背面之注意事項再填寫本頁) -裝' 經濟部智慧財產局g(工消費合作社印製 -28- 529095 A7 _B7 五、發明説明（壶 此外，雖然用以在晶圓2 1的圖案形成面2 1 ’貼著表面 保護膠帶26，但也能在晶圓2 1的圖案形成面2 1 ’與表面保 護膠帶26之間中介極薄的薄膜也可以。對於中介極薄的薄 膜，例如利用噴霧器（Spray)用力將稱作Silitekuto-II的液體 吹到晶圓的圖案形成面，形成被膜後，才貼付表面保護膠 帶也可以。在平板上貼付兩面或單面的黏著膠帶，將晶圓 固著於其上也可以。 如以上的說明，如果依照本發明，可抑制薄厚度磨削 時或傳送時的晶圓的破裂或碎屑，可獲得可防止品質劣化 的晶圓的分割方法及半導體裝置的製造方法。 此外，可獲得可謀求晶片或半導體裝置的高品質化與 提高製造良率的晶圓的分割方法及半導體裝置的製造方法 (請先閱讀背面之注意事項再填寫本頁 裝 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標隼（CNS ) A4規格（2ΐ〇χ 297公釐） -29-

Claims (1)

  1. 529095 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 - — --- '~~ --— 六、申請專利範圍 L 1、 一種晶圓的分離方法，包含： 沿著形成半導體元件的晶圓切割線或晶片分割線，形 成比由該半導體元件的形成面側完成時的晶片厚度還深的 溝槽之製程； 在該晶圓中的半導體元件的形成面上貼付保持構件之 製程， 磨削及硏磨該晶圓的背面直到該完成時的晶片厚度， 分離晶圓成各個晶片之製程；以及 以多孔吸附保持且傳送被分離的複數個晶片之製程。 2、 如申請專利範圍第1項所述之晶圓的分離方法，其 中使用於該多孔吸附的吸附材質之吸附面係實質的平面。 3、 如申請專利範圍第1項所述之晶圓的分離方法，其 中以多孔吸附保持且傳送該被分離的複數個晶片之製程， 係吸附保持且傳送該被分離的複數個晶片的背面側，使用 於該多孔吸附的吸附材質之吸附面係凹面。 4、 如申請專利範圍第1項所述之晶圓的分離方法，其 中以多孔吸附保持且傳送該被分離的複數個晶片之製程， 係吸附保持且傳送該被分離的複數個晶片的表面側之該保 持構件，使用於該多孔吸附的吸附材質之吸附面係凸面。 5、 如申請專利範圍第1項所述之晶圓的分離方法，其 中使用於該多孔吸附的吸附材質爲吸附孔徑小於〇.5mm， 孔的密度爲每1mm2至少1個的板狀。 6、 如申請專利範圍第1項所述之晶圓的分離方法，其 中使用於該多孔吸附的吸附材質爲多孔陶瓷。 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公慶） (請先閱讀背面之注意事項再填寫本頁) -裝. 訂 絲 -30- 529095 ABICD 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 2 7、 如申請專利範圍第1項所述之晶圓的分離方法，其 中以多孔吸附保持且傳送該被分離的複數個晶片之製程後 ，更具備洗滌該被分離的複數個晶片之製程。 8、 一種晶圓的分離方法，包含： 沿著形成半導體元件的晶圓切割線或晶片分割線，形 成比由該半導體元件的形成面側完成時的晶片厚度還深的 溝槽之製程； 在該晶圓中的半導體元件的形成面上貼付第一保持構 件之製程； ’ 磨削及硏磨該晶圓的背面直到該完成時的晶片厚度， 分離晶圓成各個晶片之製程； 以多孔吸附保持且傳送被分離的複數個晶片之製程。 將被分離的複數個晶片背面貼在具有平環的第二保持 構件之製程；以及 剝除該第一保持構件之製程。 9、 如申請專利範圍第8項所述之晶圓的分離方法，其 中使用於該多孔吸附的吸附材質之吸附面係實質的平面。 1〇、如申請專利範圍第8項所述之晶圓的分離方法， 其中以多孔吸附保持且傳送該被分離的複數個晶片之製程 ，係吸附保持且傳送該被分離的複數個晶片的背面側，使 用於該多孔吸附的吸附材質之吸附面係凹面。 11、如申請專利範圍第8項所述之晶圓的分離方法， 其中以多孔吸附保持且傳送該被分離的複數個晶片之製程 ，係吸附保持且傳送該被分離的複數個晶片的表面側之該 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -31 - 骜— (請先閱讀背面之注意事項再填寫本頁) 、τ
    529095 ABCD 六、申請專利範圍 3 保持構件，使用於該多孔吸附的吸附材質之吸附面係凸面 〇 (請先閱讀背面之注意事項再填寫本頁) 1 2、如申請專利範圍第8項所述之晶圓的分離方法， 其中使用於該多孔吸附的吸附材質爲吸附孔徑小於0.5mm ，孔的密度爲每1mm2至少1個的板狀。 Π、如申請專利範圍第8項所述之晶圓的分離方法， 其中使用於該多孔吸附的吸附材質爲多孔陶瓷。 1 4、如申請專利範圍第8項所述之晶圓的分離方法， 其中該第二保持構件係將對貼著晶片的面塗佈紫外線硬化 性黏著劑的薄片貼到平環，照射紫外線使其硬化後，剝除 該第一保持構件。 1 5、如申請專利範圍第8項所述之晶圓的分離方法， 其中以多孔吸附保持且傳送該被分離的複數個晶片之製程 後，更具備洗滌該被分離的複數個晶片之製程。 16、一種半導體裝置的製造方法，包含： 在晶圓的主表面形成半導體元件之製程； 經濟部智慧財產局員工消費合作社印製 沿著該晶圓的切割線或晶片分割線，形成比由該晶圓 的主表面完成時的晶片厚度還深的溝槽之製程； 將保持構件貼付在該晶圓的主表面上之製程； 磨削及硏磨該晶圓的背面直到該完成時的晶片厚度， 分離晶圓成各個晶片之製程； 以多孔吸附保持且傳送被分離的複數個晶片之製程； 以及 將被傳送的各個晶片黏著在導線架，密封成封裝的製 -32- 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 529095 A8 B8 C8 D8 r、申請專利範圍 4 程。 (請先閱讀背面之注意事項再填寫本頁) 1 7、如申請專利範圍第1 6項所述之半導體裝置的製造 方法，其中使用於該多孔吸附的吸附材質之吸附面係實質 的平面。 1 8、如申請專利範圍第1 6項所述之半導體裝置的製造 方法，其中以多孔吸附保持且傳送該被分離的複數個晶片 之製程，係吸附保持且傳送該被分離的複數個晶片的背面 側，使用於該多孔吸附的吸附材質之吸附面係凹面。 1 9、如申請專利範圍第1 6項所述之半導體裝置的製造 方法，其中以多孔吸附保持且傳送該被分離的複數個晶片 之製程，係吸附保持且傳送該被分離的複數個晶片的表面 側之該保持構件，使用於該多孔吸附的吸附材質之吸附面 係凸面。 20、如申請專利範圍第1 6項所述之半導體裝置的製造 方法，其中使用於該多孔吸附的吸附材質爲吸附孔徑小於 0.5 m m，？L的密度爲每1 m m2至少1個的板狀。 經濟部智慧財產局員工消費合作社印製 2 1、如申請專利範圍第1 6項所述之半導體裝置的製造 方法，其中使用於該多孔吸附的吸附材質爲多孔陶瓷。 22、 如申請專利範圍第1 6項所述之半導體裝置的製造 方法，其中以多孔吸附保持且傳送該被分離的複數個晶片 之製程後，更具備洗滌該被分離的複數個晶片之製程。 23、 一種半導體裝置的製造方法，包含： 在晶圓的主表面形成半導體元件之製程； 沿著該晶圓的切割線或晶片分割線，形成比由該晶圓 -33- 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） 經濟部智慧財產局員工消費合作社印製 529095 A8 B8 C8 D8 六、申請專利範圍 5 的主表面完成時的晶片厚度還深的溝槽之製程； 將第一保持構件貼付在該晶圓的主表面上之製程； 磨削及硏磨該晶圓的背面直到該完成時的晶片厚度， 分離晶圓成各個晶片之製程； 以多孔吸附保持且傳送被分離的複數個晶片之製程； 將分離的複數個晶片的背面貼在具有平環的第二保持 構件之製程； 剝除該第一保持構件之製程；以及 將各個晶片黏著在導線架，密封成封裝的製程。 24、 如申請專利範圍第23項所述之半導體裝置的製造 方法，其中使用於該多孔吸附的吸附材質之吸附面係實質 的平面。 25、 如申請專利範圍第23項所述之半導體裝置的製造 方法，其中以多孔吸附保持且傳送該被分離的複數個晶片 之製程，係吸附保持且傳送該被分離的複數個晶片的背面 側，使用於該多孔吸附的吸附材質之吸附面係凹面。 26、 如申請專利範圍第23項所述之半導體裝置的製造 方法，其中以多孔吸附保持且傳送該被分離的複數個晶片 之製程，係吸附保持且傳送該被分離的複數個晶片的表面 側之該保持構件，使用於該多孔吸附的吸附材質之吸附面 係凸面。 27、 如申請專利範圍第23項所述之半導體裝置的製造 方法，其中使用於該多孔吸附的吸附材質爲吸附孔徑小於 0.5 m in，？L的密度爲每1 m m2至少1個的板狀。 本紙張尺度逍用中國國家標隼（CNS ) A4規格（210X297公釐） 〇A _ ~ ' (請先閱讀背面之注意事項再填寫本頁)
    529095 ABCD 六、申請專利範圍 6 28、 如申請專利範圍第23項所述之半導體裝置的製造 方法，其中使用於該多孔吸附的吸附材質爲多孔陶瓷。 29、 如申請專利範圍第23項所述之半導體裝置的製造 方法，其中該第二保持構件係將對貼著晶片的面塗佈紫外 線硬化性黏著劑的薄片貼到平環’照射紫外線使其硬化後 ，剝除該第一保持構件。 3〇、如申請專利範圍第23項所述之半導體裝置的製造 方法，其中以多孔吸附保持且傳送該被分離的複數個晶片 之製程後，更具備洗滌該被分離的複數個晶片之製程。 3 1、一種晶圓的分離方法，包含： 沿著形成半導體元件的晶圓切割線或晶片分割線，形 成比由該半導體元件的形成面側完成時的晶片厚度還深的 溝槽之製程； 在該晶圓中的半導體元件的形成面上貼付保持構件之 製程； 磨削及硏磨該晶圓的背面直到該完成時的晶片厚度， 分離晶圓成各個晶片之製程；以及 以靜電吸盤保持且傳送被分離的複數個晶片之製程。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家榇準（CNS ) A4規格（210X297公釐） -35-
TW089114553A 1999-07-22 2000-07-20 Method of dividing wafer and manufacture of semiconductor device TW529095B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11207793A JP2001035817A (ja) 1999-07-22 1999-07-22 ウェーハの分割方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW529095B true TW529095B (en) 2003-04-21

Family

ID=16545597

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089114553A TW529095B (en) 1999-07-22 2000-07-20 Method of dividing wafer and manufacture of semiconductor device

Country Status (4)

Country Link
US (1) US6337258B1 (zh)
JP (1) JP2001035817A (zh)
KR (1) KR100383206B1 (zh)
TW (1) TW529095B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7518217B2 (en) 2004-11-11 2009-04-14 Yamaha Corporation Semiconductor device, semiconductor wafer, chip size package, and methods of manufacturing and inspection therefor
TWI414013B (zh) * 2009-05-21 2013-11-01 Prov Technology Corp Electronic component cutting and stripping machine and method thereof
TWI452615B (zh) * 2007-10-12 2014-09-11 Hamamatsu Photonics Kk 加工對象物切斷方法
US8871609B2 (en) 2009-06-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Thin wafer handling structure and method
US9305769B2 (en) 2009-06-30 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Thin wafer handling method
TWI555073B (zh) * 2012-01-03 2016-10-21 Zhi-Hao Chen A wafer process with environmentally friendly processing
TWI570875B (zh) * 2014-05-28 2017-02-11 核心整合科技股份有限公司 使用液態黏著劑於半導體封裝的電磁波干擾遮罩之濺射法和濺射設備
TWI632625B (zh) * 2016-03-31 2018-08-11 古河電氣工業股份有限公司 Tape for electronic device packaging
CN114473678A (zh) * 2021-12-09 2022-05-13 蚌埠中光电科技有限公司 一种对液晶玻璃基板在加工时使用的吸附垫剥贴的机构

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094005A (ja) * 1999-09-22 2001-04-06 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
DE19962431B4 (de) * 1999-12-22 2005-10-20 Micronas Gmbh Verfahren zum Herstellen einer Halbleiteranordnung mit Haftzone für eine Passivierungsschicht
JP3748375B2 (ja) * 2000-11-24 2006-02-22 シャープ株式会社 半導体チップのピックアップ装置
US6426283B1 (en) * 2000-12-01 2002-07-30 Taiwan Semiconductor Manufacturing Co., Ltd Method for bumping and backlapping a semiconductor wafer
JP4812963B2 (ja) * 2001-05-18 2011-11-09 リンテック株式会社 半導体ウエハ加工用粘着シートおよび半導体ウエハの加工方法
US6686225B2 (en) * 2001-07-27 2004-02-03 Texas Instruments Incorporated Method of separating semiconductor dies from a wafer
JP4218785B2 (ja) * 2001-08-31 2009-02-04 株式会社村田製作所 電子部品取扱い装置及び取扱い方法
US20030066816A1 (en) * 2001-09-17 2003-04-10 Schultz Gary A. Uniform patterning for deep reactive ion etching
JP3892703B2 (ja) 2001-10-19 2007-03-14 富士通株式会社 半導体基板用治具及びこれを用いた半導体装置の製造方法
JP3612317B2 (ja) 2001-11-30 2005-01-19 株式会社東芝 半導体装置の製造方法
JP2003273136A (ja) * 2002-03-12 2003-09-26 Seiko Epson Corp ピックアップ装置、ピックアップ方法及び半導体装置の製造方法
KR100476591B1 (ko) * 2002-08-26 2005-03-18 삼성전자주식회사 웨이퍼 테이블과, 이를 이용한 웨이퍼 쏘잉/소자 접착장치와, 웨이퍼 쏘잉/소자 분류 장치
US6780733B2 (en) * 2002-09-06 2004-08-24 Motorola, Inc. Thinned semiconductor wafer and die and corresponding method
US20050023260A1 (en) * 2003-01-10 2005-02-03 Shinya Takyu Semiconductor wafer dividing apparatus and semiconductor device manufacturing method
US6756562B1 (en) * 2003-01-10 2004-06-29 Kabushiki Kaisha Toshiba Semiconductor wafer dividing apparatus and semiconductor device manufacturing method
TWI240965B (en) * 2003-02-28 2005-10-01 Toshiba Corp Semiconductor wafer dividing method and apparatus
JP4342832B2 (ja) * 2003-05-16 2009-10-14 株式会社東芝 半導体装置およびその製造方法
JP2005019525A (ja) * 2003-06-24 2005-01-20 Disco Abrasive Syst Ltd 半導体チップの製造方法
JP4590174B2 (ja) * 2003-09-11 2010-12-01 株式会社ディスコ ウエーハの加工方法
JP4398686B2 (ja) * 2003-09-11 2010-01-13 株式会社ディスコ ウエーハの加工方法
JP4439990B2 (ja) * 2004-04-28 2010-03-24 株式会社ディスコ レーザー加工方法
US7638561B2 (en) * 2004-06-22 2009-12-29 Rohm And Haas Company Aqueous inkjet ink composition
KR100574983B1 (ko) 2004-07-06 2006-05-02 삼성전자주식회사 반도체소자 제조를 위한 반도체웨이퍼 처리방법
JP2006054246A (ja) * 2004-08-10 2006-02-23 Disco Abrasive Syst Ltd ウエーハの分離方法
TWI339358B (en) * 2005-07-04 2011-03-21 Hitachi Ltd Rfid tag and manufacturing method thereof
JP2007134390A (ja) * 2005-11-08 2007-05-31 Disco Abrasive Syst Ltd ウエーハの加工方法
JP4749851B2 (ja) * 2005-11-29 2011-08-17 株式会社ディスコ ウェーハの分割方法
KR100671028B1 (ko) * 2006-06-23 2007-01-17 김성철 반도체 칩 본딩 방법
US7482251B1 (en) * 2006-08-10 2009-01-27 Impinj, Inc. Etch before grind for semiconductor die singulation
JP2008153349A (ja) * 2006-12-15 2008-07-03 Disco Abrasive Syst Ltd ウェーハの分割方法
US7776746B2 (en) * 2007-02-28 2010-08-17 Alpha And Omega Semiconductor Incorporated Method and apparatus for ultra thin wafer backside processing
JP5032231B2 (ja) * 2007-07-23 2012-09-26 リンテック株式会社 半導体装置の製造方法
CN102265390B (zh) * 2008-12-25 2014-10-15 株式会社爱发科 静电卡盘用卡板的制造方法
US8685837B2 (en) * 2010-02-04 2014-04-01 Sharp Kabushiki Kaisha Transfer method, method for manufacturing semiconductor device, and semiconductor device
JP5489784B2 (ja) * 2010-03-02 2014-05-14 株式会社ディスコ 半導体デバイスの製造方法
JP2011238818A (ja) * 2010-05-12 2011-11-24 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5981154B2 (ja) * 2012-02-02 2016-08-31 三菱電機株式会社 半導体装置の製造方法
JP6047353B2 (ja) * 2012-09-20 2016-12-21 株式会社ディスコ 加工方法
CN103341692A (zh) * 2013-06-26 2013-10-09 京东方科技集团股份有限公司 切割不规则图形基板的方法和显示装置
US20150147850A1 (en) * 2013-11-25 2015-05-28 Infineon Technologies Ag Methods for processing a semiconductor workpiece
DE102014227005B4 (de) * 2014-12-29 2023-09-07 Disco Corporation Verfahren zum Aufteilen eines Wafers in Chips
KR20240050457A (ko) * 2017-08-10 2024-04-18 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
KR20230117446A (ko) 2020-12-17 2023-08-08 이나리 테크놀로지 에스디엔 비에이치디 반도체 물품의 제조방법 및 그 시스템

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4023260A (en) 1976-03-05 1977-05-17 Bell Telephone Laboratories, Incorporated Method of manufacturing semiconductor diodes for use in millimeter-wave circuits
JPS5414155A (en) 1977-07-04 1979-02-02 Nec Corp Manufacture for semiconductor device
JPS5552235A (en) 1978-10-13 1980-04-16 Toshiba Corp Fastening of semiconductor wafer on substrate
DE3043903A1 (de) 1980-11-21 1982-07-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von kontaktverbindungen, insbesondere fuer mesfets
JPS59186345A (ja) 1983-04-06 1984-10-23 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS61112345A (ja) 1984-11-07 1986-05-30 Toshiba Corp 半導体装置の製造方法
JPS624341A (ja) 1985-06-29 1987-01-10 Toshiba Corp 半導体装置の製造方法
JPS63117445A (ja) 1986-11-05 1988-05-21 Citizen Watch Co Ltd 半導体ウエハ−の加工方法
JPS63261851A (ja) 1987-04-20 1988-10-28 Nec Corp 半導体素子の製造方法
JPS6438209A (en) 1987-08-04 1989-02-08 Nec Corp Preparation of semiconductor device
US4904610A (en) 1988-01-27 1990-02-27 General Instrument Corporation Wafer level process for fabricating passivated semiconductor devices
US4978639A (en) 1989-01-10 1990-12-18 Avantek, Inc. Method for the simultaneous formation of via-holes and wraparound plating on semiconductor chips
US5185292A (en) 1989-07-20 1993-02-09 Harris Corporation Process for forming extremely thin edge-connectable integrated circuit structure
US5071792A (en) 1990-11-05 1991-12-10 Harris Corporation Process for forming extremely thin integrated circuit dice
JP2569939B2 (ja) 1989-10-23 1997-01-08 日本電気株式会社 樹脂封止型半導体装置
JPH03191549A (ja) 1989-12-20 1991-08-21 Mitsubishi Electric Corp Ｓｉ基板上化合物半導体装置の製造方法
US5091331A (en) 1990-04-16 1992-02-25 Harris Corporation Ultra-thin circuit fabrication by controlled wafer debonding
US5583375A (en) 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
JPH04223356A (ja) 1990-12-25 1992-08-13 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH04297056A (ja) 1991-03-08 1992-10-21 Sony Corp 半導体装置の製造方法
JPH05211235A (ja) 1991-03-18 1993-08-20 Matsushita Electron Corp 半導体装置の製造方法
JPH04307756A (ja) 1991-04-04 1992-10-29 Oki Electric Ind Co Ltd 半導体素子の分離方法
US5130276A (en) 1991-05-16 1992-07-14 Motorola Inc. Method of fabricating surface micromachined structures
JP2737859B2 (ja) 1991-06-14 1998-04-08 シャープ株式会社 半導体チップの製造方法
JPH0574934A (ja) 1991-09-13 1993-03-26 Sony Corp 薄型チツプの形成方法
JPH05291397A (ja) 1992-04-07 1993-11-05 Toshiba Corp コレットおよび半導体装置の製造方法
JP2922066B2 (ja) 1992-10-15 1999-07-19 松下電子工業株式会社 半導体装置の製造方法
US5360509A (en) 1993-03-08 1994-11-01 Gi Corporation Low cost method of fabricating epitaxial semiconductor devices
DE4317721C1 (de) 1993-05-27 1994-07-21 Siemens Ag Verfahren zur Vereinzelung von Chips aus einem Wafer
JPH0797594B2 (ja) 1993-06-25 1995-10-18 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体集積回路装置
JPH07106285A (ja) 1993-10-08 1995-04-21 Oki Electric Ind Co Ltd 半導体製造方法
JP3191549B2 (ja) 1994-02-15 2001-07-23 松下電器産業株式会社 半導体メモリ装置
US5480842A (en) 1994-04-11 1996-01-02 At&T Corp. Method for fabricating thin, strong, and flexible die for smart cards
JPH09213662A (ja) 1996-01-31 1997-08-15 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
US5994205A (en) * 1997-02-03 1999-11-30 Kabushiki Kaisha Toshiba Method of separating semiconductor devices
JP3532752B2 (ja) * 1997-02-03 2004-05-31 株式会社東芝 半導体デバイスの分離方法
JPH1140520A (ja) * 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
JPH1174167A (ja) * 1997-08-29 1999-03-16 Sharp Corp 半導体素子の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7518217B2 (en) 2004-11-11 2009-04-14 Yamaha Corporation Semiconductor device, semiconductor wafer, chip size package, and methods of manufacturing and inspection therefor
TWI452615B (zh) * 2007-10-12 2014-09-11 Hamamatsu Photonics Kk 加工對象物切斷方法
TWI414013B (zh) * 2009-05-21 2013-11-01 Prov Technology Corp Electronic component cutting and stripping machine and method thereof
US8871609B2 (en) 2009-06-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Thin wafer handling structure and method
TWI485756B (zh) * 2009-06-30 2015-05-21 Taiwan Semiconductor Mfg Co Ltd 薄晶圓處理結構及薄晶圓接合及剝離之方法
US9305769B2 (en) 2009-06-30 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Thin wafer handling method
TWI555073B (zh) * 2012-01-03 2016-10-21 Zhi-Hao Chen A wafer process with environmentally friendly processing
TWI570875B (zh) * 2014-05-28 2017-02-11 核心整合科技股份有限公司 使用液態黏著劑於半導體封裝的電磁波干擾遮罩之濺射法和濺射設備
TWI632625B (zh) * 2016-03-31 2018-08-11 古河電氣工業股份有限公司 Tape for electronic device packaging
CN114473678A (zh) * 2021-12-09 2022-05-13 蚌埠中光电科技有限公司 一种对液晶玻璃基板在加工时使用的吸附垫剥贴的机构

Also Published As

Publication number Publication date
US6337258B1 (en) 2002-01-08
KR20010029981A (ko) 2001-04-16
KR100383206B1 (ko) 2003-05-12
JP2001035817A (ja) 2001-02-09

Similar Documents

Publication Publication Date Title
TW529095B (en) Method of dividing wafer and manufacture of semiconductor device
KR100318551B1 (ko) 웨이퍼의분할방법및반도체장치의제조방법
US6294439B1 (en) Method of dividing a wafer and method of manufacturing a semiconductor device
US6184109B1 (en) Method of dividing a wafer and method of manufacturing a semiconductor device
JP4040819B2 (ja) ウェーハの分割方法及び半導体装置の製造方法
JP2000164534A (ja) ウェ―ハの分離装置及び方法
TW476141B (en) Method of dicing a wafer and method of manufacturing a semiconductor device
TW201717266A (zh) 處理工件的工藝和為該工藝設計的裝置
CN110828362B (zh) 载板的去除方法
JP2001093864A (ja) 半導体ウェーハ固定治具及び半導体装置の製造方法
JPH09213662A (ja) ウェーハの分割方法及び半導体装置の製造方法
WO2019009123A1 (ja) 基板処理方法及び基板処理システム
CN111463162A (zh) 载体板的去除方法
JP2005123653A (ja) テープ貼付・剥離装置及びテープ貼付システム
EP2671249A2 (en) Pre- cut wafer applied underfill film
JP2008258412A (ja) シリコンウエハの個片化方法
EP1022778A1 (en) Method of dividing a wafer and method of manufacturing a semiconductor device
KR100816641B1 (ko) 반도체 웨이퍼 가공방법 및 이것에 사용되는 지지기판
CN110197794B (zh) 剥离方法
TW579540B (en) Method of processing a semiconductor wafer and substrate for semiconductor wafers used in the same
JP7551787B2 (ja) ウエハの裏面研削方法及び電子デバイスの製造方法
JP2004311980A (ja) 半導体製造装置及び半導体装置の製造方法
JP2000195826A (ja) ウェ―ハの分割方法及び半導体装置の製造方法
JP2013219245A (ja) 半導体装置の製造方法
US11024542B2 (en) Manufacturing method of device chip

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent