TW526606B - Internal voltage generating circuit - Google Patents

Internal voltage generating circuit Download PDF

Info

Publication number
TW526606B
TW526606B TW090105851A TW90105851A TW526606B TW 526606 B TW526606 B TW 526606B TW 090105851 A TW090105851 A TW 090105851A TW 90105851 A TW90105851 A TW 90105851A TW 526606 B TW526606 B TW 526606B
Authority
TW
Taiwan
Prior art keywords
voltage
circuit
node
mentioned
current
Prior art date
Application number
TW090105851A
Other languages
English (en)
Inventor
Takashi Kono
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW526606B publication Critical patent/TW526606B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F5/00—Systems for regulating electric variables by detecting deviations in the electric input to the system and thereby controlling a device within the system to obtain a regulated output
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Control Of Electrical Variables (AREA)

Description

526606 五、發明說明（1) [發明所屬之技術領域] 本發明有關於内電壓產生電路’用來產生在外部 壓和接地電壓之間之位準之内電壓。本發明 。源電 ★，丄 月尤其有關於用 以產生未具有溫度相關性之内電壓歷產庄带 、用 即’本發明有關於用以產生内電壓藉以決定半導 亦 置之記憶單元之記憶資料之電壓位準之電路構造。冗憶裝 [習知技術] k ° P过者近年來之電腦和負§fl處理終端機之於 ， 二 器中’對於被採用作為主記憶器之記憶器=要求更该=機 的提高。亦即，不只是大容量之記憶容量，而且^進層 要求有纟資料轉送速度之高速化和可應用在攜帶== 低隸，力。以最常利用作為主記憶裝置之dram(隨H之 取δ己憶器）為例時，代表性的有採用與時鐘传麥门+、 資料之輸入/輸出之SDRAM(同步型DRAM)，步進行 上升邊緣和下降邊緣兩者同步進行資料之輸入/ -观之 DDR(雙資料率）SDRAM等，使可以進行高速資雨、出^ 開始普及。 疋貝枓 器。因 社甲…………一記憶 -一此，寫入到卯純單元之Η(高）位準資料♦ 時，由於洩漏電流會自然消滅，所以需要定@ 、 為復新之資料之重寫動作。 ^々進仃被稱 在最近之DRAM中，以規格決定被稱為自行復新 在該自打復新動作模態，利用DRAM内部 動作。 的設定復新時序，以該被設定之復新時序動^日守器自動 才斤自動的進行復新
526606 五、發明說明（2) 動作。該自行宿報知 因此，經由抑是在未對匪存取之等待時進行。 用來減小DRAM之動作時所消耗之自行復新電流，可以 通信資訊終端機ί:流…電池驅動之例如攜帶型之 換電池之週期ii更：以使電池壽命變長’因此可以使更 特= 電流時，需要改善記憶單元之資料保持 所採用曰：iί作間隔Tsrc變長。從處理之觀點來看， 了用對策有：⑴使用高電介質係數之 “增加圮憶單元電容器之電容量，和（2 )抑制記憶單元 ::晶體之OFF洩漏（副臨限洩漏）電流j i b，和記憶單元 $電極與半導體基板之間之pN接面之茂漏電流j i s。 一 卜方面 徒電路設計之觀點來看，經由規劃記憶單 兀陣列内之電源構造，可以改善記憶單元之資料保持特 性、。此種電路之改善對策之一是朝倉等所提案之BSG(升壓 感測接地）方式。此種BSG方式之内容，例如在I SSCC，
Digist of Thechnical Papers，1 9 94，第 1 30 3 頁-第 1309 頁具有詳細之說明，下面將簡單的說明該BSG方式之原 理。
圖1 6概略的表示習知之DRAM之記憶單元之剖面構造。在 圖1 6中’記憶單元包含有··高濃度N型雜質區域5〇2a和5〇213 ’在半導體基板500之表面形成具有間隔；導電層5〇4，經 由閘極絕緣膜503形成在該等雜質區域50 2a和5 〇2b之間之 通道區域上；和導電層50 5，電連接在雜質區域5 0 2a。在
C:\2D-CQDE\90-06\90105851.ptd 第6頁 526606 五、發明說明（3) 記ίΓ元Λ α视，導電層5 05成為位元線BL。 5〇6a ^5〇6b ^ ^ ^ ^^ ^ ^ m ^ m …’被配置成面對導電 部剖面形壯拟# ^ Γ 部。導電層51 〇使其上 延伸到&开Λ ί之上部區域’經由電容器絕緣膜512 取電晶體和記憶單元雷宏哭夕、查拉一作為圯隐早兀之存 點SN。記情置：:2 ?广 連接郎點，亦即作為健存節 電層51 4之:電^谷/形成在使該等之導電層51 〇和導 ^ 、，生由電容器絕緣膜51 2互相面對之區域。 廷時，在該圖1 6所示之記憶單元中， 〜 WL保持在接土士帝μ、、隹上一 之狀心疋子線 ^ ^ 4準，在位元線B L施加位元線電壓 ，在儲存節點SN保持與Η位準資料對應之電壓vch。對 具有作為單元板電極層CP之作用之導電層5 1 4，施加單元 板電壓Vcp(與Η位準和L位準之資料對應之電壓之中間 值）。 曰 記憶單元中之主要洩漏源是（丨）經記憶單元電容器U之 雜質區域5 02b和P型基板5 0 0之間之pN接面，朝向p型基板 5>〇〇流動之基板洩漏電流lls，和（2)依照存取電晶體^副 臨限特性所決定之朝向位元線虬方向之洩漏電流。 田 朝向Ρ型基板5 0 0之洩漏電流115之大小，與施加在雜質 區域5 0 2b和Ρ型基板5 0 0之間之ΡΝ接面之電位差Vpn相關貝 該電位差Vpn變大時，洩漏電流us變大。在圖16中，儲存 C:\2D-CODE\90-06\90105851.ptd 第7頁 526606
節點SN之電壓是與Η位準資料相當之電壓Vch，因 基板500施加偏壓電壓Vbb，所以該電位差Vpn以下式表
Vpn=Vch-Vbb 另外-方面，經由存取電晶體朝向位元紙流動漏 :流I lb ’利用存取電晶體之閘極_源極間電限' 值電壓Vth之差，以下式表示。 7
Ilb^IlbO · 10 ^[(Vgs-Vth)/S].......⑴ 其中，「△」表示指數。在上式（1)中，111)〇是 限值電壓Vth之電流值，S是依照電晶體構造和處理所決定 之係數，以dVgs/dlogld表示。其中之1(1表示汲極電流。 上式（1)表不洩漏電流11 b與存取電晶體Μτ之閘極-源極 間電壓具有很強之相關性。該洩漏電流丨lb在位元線為l位 準犄成為乘劣值。在習知技術中該位元線之L位準是地 電壓GND位準。 在上式（1 )中，洩漏電流丨丨b看起來與存取電晶體所連接 之位元線BL之電壓Vbl無關。但是，臨限值電壓Vth與基板 -源極間電壓Vbs = Vbb-Vbl相關。偏壓電壓Vbb為非正之電 壓，當位元線電壓，亦即源極電壓Vbl變低時，基板-源極 電壓Vbs之絕對值變小，臨限值電壓Vth變小。 例如，在成為復新對象之記憶器塊内，當連接到非選擇 字線之記憶單元中之對應之位元線BL，被分配與l位準資 料相當之電壓之情況時，連接到該非選擇字線之記憶單元 之存取電晶體，即使在字線WL為接地電壓GND位準時，其
C:\2D-CODE\90-06\90105851.ptd
526606 五、發明說明（5) ^反-源極間電壓Vbs之絕對值變小，丨元線茂漏電流nb 變大。由上式（1)可以理解，即使臨界值電壓Vth稍微偏離 ο.ιν時，通常’因為s因數為01V程度，所以位元線茂漏 電k I 1 b以1 〇倍程度進行變動。 為著抑制4位元線戌漏電流11 b，如圖1 7 A所示，考慮將 P型基板50 0之偏壓電壓Vbb設定在負電壓。假如將基板“偏、 壓電壓Vbb設定在負方向之高偏壓電壓時，可以使基板—源 極間電壓Vbs之絕對值變大，因此可以使記憶單元存取電 晶體MT之臨限值電壓Vth變大，可以用來抑制位元線洩漏 電流11 b。 但是，相反的，施加在雜質區域5〇2b和？型基板5〇〇之間 之PN接面之電壓差Vpn( = Vch —Vbb)變大，基板洩漏電流iis 進行增加。感測電源電壓Vdds用來決定與儲存節點SN 位準資料對應之電壓Vch之電壓位準。由於該負方向之高 基板偏壓’在基板洩漏電流Π s變大之情況，當感測電源 電壓變低時，要長期保持Η位準資料變為困難。 在BSG方式中，為著要同時減小該等位元線洩漏電流nb 和基板洩漏電流11 s兩者，所以如圖丨7B所示，將L位準資 料之電壓，亦即感測接地電壓設定在比接地電壓gnd稍^ 之電壓Vbsg。將對P型基板（存取電晶體之反向閘極）之= 壓電壓設定在接地電壓GND位準。字線WL在非選擇狀辕時 成為接地電壓GND位準。因此，存取電晶體訂之閑極二源極 間電壓Vgs成為-Vbsg之負電壓。因此，由上式（1)可以^月° 白’在BSG方式中，洩漏電流I lb成指數函數的降低/因為
C:\2D-CQDE\90-06\90105851.ptd 526606 五、發明說明（6) 對p型基板（反向閘極）施加接地電壓GND，所以在盥 點⑽對應之雜質區域5〇2b*p型基板5〇〇之間之pN接面，2 施加之電壓差Vpn變成等於η位準資料之電壓Vch，可以伸 I:加在PN接面之電壓差變小’因此可以減小基板洩漏電流 取使不對p型基板500施加負電壓日卜亦可以將存 取电日日脰MT之閘極—源極閘電壓Vgs設定在負值，另 =f取電晶體MT之源極雜質區域5〇2a和?型基板5 : 接面之電壓Vbs亦變成反向偏壓狀態，可以減小位元 基板肩漏电流I Is兩者。利用該等洩漏電 版，“，可以用來改善記憶單元之電荷保持特性，因此 ，可以使復新間隔Tsrc變長’可以減小復新電流。 BSG方式對於復新特性之改善具有很 貫際採用之情況時，最大 仁疋在 之升壓感測接地電過…夠產生和維持穩定 夕冰两β §準。不只是感測動作時所產生 之升£感測接地電壓Vb 位準 器電路之活性化之划鬥Γ :精確| p使在感測放大 ^ Vh " ，亦需要保持該升壓感測接地電 MVbsg之電壓位準。如# 电 v,h ^ ^ 則所述，存取電晶體之臨限值電壓
Vth以電壓Vbs二Vbb-Vbl沐卞 &防 ^ ㈣漏電流Ilb。因Γ去位依Λ上厂述之式⑴決定位元 低時，位元線、;Γ線電壓Vbl由於茂漏等而降 保持特性變劣。b習加’因此，記憶單元之資料 以保持升壓感測接祕帝网、v 攸，女&+ 电Mvbsg位準為目的之具體之電 X 下列之文獻揭示。1 9 9 9 Symposium on 526606 五、發明說明（7)
VLSI Circuits Digests of Technical Papers , 11A
Precharged-Capacitor-Assisted Sensing (PCAS) Scheme with Novel Level Controller for Low Power DRAMs丨丨，T. Kono et al·，pp. 1 2 3- 1 24 o 圖1 8 A表示上述之文獻所揭示之升壓感測接地電壓產生 電路之構造。圖18A中之升塵感測接地電塵產生電路1包含 有：基準電壓產生電路2，用來產生基準電壓vrfb ;位準移 位電路3，接受來自基準電壓產生電路2之基準電麼Vrfb， 對其進行位準移位，藉以產生控制電壓Vdt( = Vrfb + Vthp) ;N通道M0S電晶體5，用來檢測來自位準移位電路3之控制 電壓Vdtt和低位準感測電源線lp上之電壓几^之差，^以 使與該差對應之電流流動；電容元件6，利用差分檢測0用 M0S電晶體5之放電電流ipg用來調整充電電壓；預充電 路7，用來將電容元件6預充電到指定電壓；電荷保持電路 8，用來保持電容元件6之充電電荷；和電流驅動電路9， 之充電請pg，從外部電源節點將電流供 給到低位準感測電源線LPL。 电飢仏 基準電壓產生電路之包含有可變電阻元 連接在用以接受與外部電源電壓無關之 芦， 如陣列電源電壓）Vdd0之節點和接地節胃。土卓,電^(例 變電阻元件R1和R2之連接節點，輸出基準電壓二4可 位準移位電路3包含有串聯連接在内〃 之^電阻件R3和？通道M()S電晶。° :即點 值被又疋成為退大於p通道廳電晶體〜之通道電阻⑽電 526606
526606 —一 — 五、發明說明（9) 徑被中斷，L ^ 升屢感測接持電容元件6之充電電荷。 12a*12b，壓產生電硌1更包含有Ρ通道M0S電晶體 體1 2a以並閘梅j外部電源節點和節點11之間。M0S電晶 …以其閉極連測動作活性化信線，M0S電晶體 感測動作活性到/點11，以二極體模態進行動作。該 化，該感測放大^ 來使感測放大器15之動作活性 壓VbSg作為1 ^電^1 5以低位準感測電源線LPL上之電 談二方之動作電源電遷的進行動作。 準^性妝〜t電路1 5在感測動作活性化信號別成為H位 g β放電電*。在该低位準感測電源線LPL·設有 ^ ^化電谷16 ,用來使升壓感測接地電壓几 ::::議所示之動作波形用來說明該m所示之升壓 感測接地電壓產生電路之動作。 在之前，感測動作活性化信觸—位準之非活 [狀心感測放大為電路15不進行動作。在此種狀態， M0S電晶體12a變成0Ν狀態，節點u被充電 之迅[位準。利用该節點1丨之電壓Vpg，電流驅動電路9所 含之P通逼M0S電晶體9a因為其閘極—源極間電壓變成等於 其臨限值電壓，所以維持大致〇FF狀態。其中，p通道 電晶體之臨限值電壓全部相等。當在該低位準感測電源線 LPL，例如與接地電壓GND之節點之間存在通洩漏通路時， 該升壓感測接地電壓Vbsg之電壓位準就逐漸降低。 另外，當感測動作活性化信號SE之非活性狀態時，預充 \\312\2d-code\90-06\90105851.pld 第13頁 526606
二“信號ZPRE為L位準之活性狀態。因此，在預充電電 &，々M0S電曰曰曰體7a變成〇N狀態，M〇s電晶體&變成〇ff狀 =，即點7d被預充電到電壓extVdd — Vthp之電壓位準。另 =’電荷轉送指示信號CT制位準，傳輸閑⑽進 =點1丨被預充電電路7預充電到電塵extvdd_vthp之電壓伯 :。：寻之化MPRE和CT依照感測動作活性化信號SE之活 性，被週期性的活性化。 在時刻TO，感測動作活性化信號SE被驅動成為H位 活性狀態，因此，感測放大器電路15進行動作，對該 準感測電源線LPL·供給放電電流。這時，并 人·
^ ;L k时升壓感測接地雷 i bsg可視為低於基準電壓Vrfb之低電壓位準之能。 M0S電晶體1 2a在回應該感測動作活性化信號“之活:° %，變成OFF狀態，藉以完成節點1丨之預充電動作。 在時刻T1，預充電指示信號2^上升為^ °曰 體7a變成為〇FF狀態’ M0S電晶體7c變成為〇N狀能=电曰曰 充電電路7用來完成電容元件6之預充電動作。日士利用預 M0S電晶體12a為OFF狀態，所以節點丨丨盥外 乂日守’因為 μ。 一外°卩電源節點分 另外一方面’差分檢測用之M0S電晶體5經由M〇s 7 c和傳輸閘8 b結合到電容元件6。Μ 0 S雷曰雌c： aa ^ 巧日日肢b以其閘極垃 受控制電壓Vdt(=Vrfb + Vthp)，以其源極接受舞^杜接 地電壓Vbsg。因此，M0S電晶體5在能夠滿足下&感測接 時變成0N狀態，從電容元件6對低位準感測電/H(2) 兒你線LPL·供給
526606 五、發明說明（π)
Vrfb+Vthp >Vbsg+Vthn (2) :臨㈣vthp wthn均相·等時，升塵感測接地電 ，Sg之电壓位準被控制成與基準電壓相等。1 該如限值電壓之絕對值^⑪以下” 限值電厂纖不相等之情況，可以將；在; 設定成為Vbsg + Vthn-Vthp。 寸土旱 $ ^Vrfb 電容元件6之充電電荷經由M0S電晶體5放電 測電源線LPL。亦即，M0S雷曰邮私雨 低位準感 ，3a , , t ,Vdt , , ；V； ,： ： 〜之差，利用該放電電流變化電^感 充電电壓Vpg。電容元件6之電容量Cpg遠小於穩定化帝 =之=容量Cdl，所以利用M〇s電晶體5之放電電流，二電 谷兀件6之充電電壓Vpg進行大的變化。 在時刻T2，電荷轉送指示信號CT 丁降為L位準， 8b變成為非導通狀態。在時刻以和了丨之間之時刻了，之間， 經由M0S電晶體5流入到低位準感測電源線LpL之八艾 Qpg以下列之式（3)表示。 王。电何 QPg=S Ipg · dT .........(3) 其中之積分期間T為ΤΙ <Τ <Γ ST2。 時刻τ’之節點丨丨上電壓Vpg之電壓位準以下列之式（4)表 示
Vpg-extVdd~Vthp-Qpg/(Cpg+Cg) .....(4) 其中，Cg表示當驅動用之M0S電晶體9a變成on狀態，形 成有通道時之該M0S電晶體9a之閘極電容。在該電流驅動
526606 五、發明說明（12) 電路9 T，M0S電晶體9a變成0N狀態是在其閘極—源極間带 壓V g s專於6品限值電壓時。亦即，當可以滿足下列之式^ 時，M0S電晶體9a變成0N狀態。 工 ）
Vpg < extVdd-Vthp ........ (5) 由上面之式（4)和（5)可以理解，當產生經由M〇s電晶邮 放電時，驅動用之M0S電晶體9a立即變成⑽狀態，從外 電源節點將電流供給到低位準感測電源線lpl。 另外’由上面之式（4)可以明白，當節點n之電容量 (Cpg +Cg)變小時，即使放電電荷量Qpg很小，節點丨〗里 壓Vpg亦會進行大的變化。亦即，即使升壓感測接地電屙 Vbsg稍微偏離基準電壓Vrfb時，利用經由M〇s電晶體$ a ί之電壓Vpg進行大變化，電流經由驅動 用之M0S電曰曰體9a從外部電源節點急速的流力 測接地線LPL，用來使該電壓几”之電壓位準進行感 在時刻T2，電荷轉送指示信號口變成為l位 狀態’傳輸閘8b變成為非導通狀態，f容元生曰 體5分離，節點k上電壓Vpg被保持在該日寺刻π = 準。在此種狀態’驅動用之MG = 地線LPL供給。 訂低位準感測接 在時刻T3，預充電指示信號2咖變 轉送指示信號ct變成活性狀離，M〇s電a雕^心，和電何 分離，節點1 1被預充電電 =奴5和電容元件6 電壓位準，準備進行下—彳 又預充電到QtVdd-Vthp之 作活性化信號SE為Η位準之力作在感測動 J间窒祓貝仃該動作，控制
\\312\2d-code\90-06\90105851.ptd
第16頁 526606 五、發明說明（13) ~ 成使升壓感測接地電壓几 如上所述，經由將+ ☆ _ : f丰境壓Vrfb。 '工田时電谷兀件之充電％ 低位準感測電源線LPL上之電厚Vb 兒塾设定成為對應到 用來以低消耗電流檢測該差，"可以以°古控制電壓Vdt之差， 地電壓Vbsg之位準變動。 N速抑制升壓感測接 該升壓感測接地電壓Vbsg之電壓位 差分檢測用M0S電晶體5之臨限值電厣卜控制電壓Vdt低 地電壓Vbsg之目標值為Vbsg(〇)時，^ ；；n。當升壓感測接 被設定成為可以滿足下式。 ：又之基準電壓Vrfb
Vrfb-Vbsg(0) + Vthn-Vthp .....· · (β) 在臨限值電壓Vthn和Vthp之溫度特性等之 (Vthn-Vthp)經常成為一定值之情況時，基準寺綠 成未具有溫度相關性，可以在寬廣之溫度範圍成"· Γ一—义 值’因此升壓感測接地電壓亦可以在嘗 ”、、疋 一宁夕估 he 人* 丄 仕見贗之溫度範圍保持 =之值[但疋，會產生由於該等臨限值電壓vthr^〇vthp 之處理之芩數之偏呈等所引起之值之偏差，和兩者之溫卢 特性不同等之問題，要在寬廣之溫度範圍使該基準電：又 mb保持-定之值變為困難’因此’要去除升壓感測接地 電壓Vbsg之溫度相關性等之動作環境相關性變為困難。 為著極力的抑制基準電壓Vrfb之溫度相關性，所以基準 電壓產生電路2所使用之電阻元件最好使用配線電阻等"之 純電阻元件。但是，在使用此種純電阻元件之情況時，會 有產生布置面積增大之問題。 曰
另外’不只是該升壓感測接地電壓，在使用與該圖丨8A
\\312\2d-code\90-06\90l05851.ptd
第17頁 526606 五、發明說明（14) 所示之電路相同之構造用來產生感測電源電壓V d d s之情況 時，亦會產生同樣之問題。亦即，一般在依照對象電壓和 基準電壓之差用來控制電容器之充電電荷之方式之内電壓 產生電路中，要去除該對象電壓之溫度相關性會有困難為 其問題。 另外，在電源投入後等之過渡時，於基準電壓Vddo (與 外部電源電壓無關之在内部產生之電壓）穩定化前，不能 將控制電壓設定在指定之電壓位準，因此，不能以短期間 將升壓感測接地電壓等之内電壓設定在所希望之電壓位準 為其問題。 另外，因為應用在攜帶式機器等，所以最好儘可能的以 低消耗電流和低佔用面積用來產生所需要之内電壓。 [發明之概要] 本發明之目的是提供内電產生電路5可以在涵盖見廣之 動作範圍，穩定的產生所希望之電壓位準之内部電壓。 本發明之另一目的是提供内電壓產生電路，可以在寬廣 之溫度範圍，產生保持一定之電壓位準之内電壓。 本發明之更另一目的是提供内電壓產生電路，在電源投 入後等之過渡時，可以以高速將内電壓設定在所希望之電 壓位準。 本發明之更另一目的是提供内電壓產生電路，不需要增 大消耗電流和佔用面積，就可以產生所需要之電壓位準之 内電壓。 本發明是一種内電壓產生電路，具備有：基準電壓產生
\\312\2d-code\90-06\90105851.ptd 第 18 頁 526606 五、發明說明（15) 電路，用來產生基準電壓；比較器，用來 第1節點之電壓進行比較，藉以產斗主- 〜卡番 座生表不該士 |六 电厥 號，電流驅動電晶體’結合在第1帝 A/r '、、去果 … ... 丄甩源郎點，依 1 使該基準 .人汜伙丁、叩至占，徐 '' 欠作 之輸出信號用來使電流在第2節點和第丨電 又蟪tb較= 輸出電路，結合在該電流驅動電曰蝴 /原印點 < 間岛 兒日曰體和第2雷湄〜間；$ ，用來將來自電流驅動電晶體之命a以l 展郎點 > 和 第2節點產生電壓。該輸出電路二Ϊ成為電壤，以 本發明之内電壓產生電路更；壓降。用來 内部電壓線之電壓和第2節點之電斯 ^補彳貝電路，依昭 壓線和第3電源節點之間產生電流二流，，用來在内部電、?、 本發明之另一觀點之内電壓產生路 =容元件；預充電電路，在回 ；：有：第1和第2 存在第1和第2電容元件；和等致^ ^用來將電荷儲 時，與預充電電路互補式的導包 在回應時鐘信號 電容元件電連接到輪出結點。 :，該等之第1和第2 壓。 “輪出節點產生基準電 本發明之更另一觀點電壓 電晶體，用來產生與控制電路具備有：差分檢測用 應之電流；電容元你， 土 °内部電壓線之電壓之差對
電流，用來決定充電電题“·、、=圭7刀檢測用電晶體所產生之 元件之充電電壓用水:土’電流驅動電晶體，依照該電容 流之流動；和控制電舞產σ電壓線和電源節點之間產生電 控制電壓產生電路所2 生電路’用來產生控制電壓。該 4 t控制電壓用來抵消經由差分檢
第19頁 526606 五、發明說明（16) 測用電晶體出現在内部電壓線上之電壓之溫度相關性。 使用比較電路，經由驅動該電流驅動電晶體，用來產生 與基準電壓實質上相同電壓位準之電壓，在該電壓更進一 步的產生電壓差，使其與内電壓進行比較，用來調整内電 壓之位準。因此，可以依照基準電壓產生内電壓。經由利 用電壓降元件可以去除電壓補償電路之電壓差檢測時之檢 測電壓之溫度相關性。 另外，經由利用電容元件產生基準電壓，可以以小佔用 面積和低消耗電流產生基準電壓。 另外，在使用電容元件用以產生基準電壓之情況時，在 過渡期經由使其電容元件之充放電動作之週期縮短，可以 以高速使基準電壓穩定化。 另外’利用電流檢測電壓差’將該電流變換成為電壓用 來校正内電壓之電壓位差，在此種構造中經由使所產生之 基準電壓用來抵消經由該差分檢測用之電流驅動電晶體出 現在内電壓之溫度相關性，可以涵蓋寬廣溫度範圍的產生 具有一定之電壓位準之内電壓。 經由下面聯合附圖之對本發明之詳細說明，當可對本發 明之上述和其他目的、特徵、觀念和優點更加明白。 [發明之實施形態] [實施形態1 ] 圖1表示本發明之實施形態1之用以產生升壓感測接地電 壓Vbsg之内電壓產生電路1之構造。在圖1中，該内電壓產 生電路1包含有：基準電壓產生電路2，用來產生基準電壓
Μ \\312\2d-code\90-06\90105851.ptd 第20頁 5266〇6
526606
ΛΓ電問壓產生電路2包含有串聯連接在電源節點〜和接地 二V:可'!電阻元糊㈣。在該等之可變電阻元件 a —之連接即點2b產生基準電壓Vrfb。基準電壓Vrfb被 :疋在與升壓感測接地電壓Vbsg之目標值相等之電壓位 準。亦即 ’Vrfb^Vbsg 。
#父電路3A包含有：電流源之p通道議電晶體⑴，結合 源節點；P通道M〇s電晶體m和13。，用來構成使 即』2b上之電壓Vrfb和節點13ι上之電壓”進行比較之比 較段；和N通道M〇S電晶體13d和Ue，結合在M〇s電晶體丨“ 和13c與接地節點之間，構成電流鏡電路，用來使相同大 小之電*在该等之M〇s電晶體i3b和13c流動。M0S電晶體 13e構成該電流鏡段之主段。電流源之M〇s電晶體以其 閘極連接到接地節點，具有作為電流限制元件之功能， 來限制該比較電路3A之動作電流。
、，出電路3B包含有：P通道M〇s電晶體13f，連接在外部恭 源節點和節點3a之間，以其閘極接受比較電路3A之輪出二 號、；N通道M0S電晶體13g，連接在節點3a和節點13ι之間^ 和以其閘極連接到節點3 a ;和可變電阻元件R 4，連接在節 點1 3 1和接地節點之間。當該可變電阻元件R4之電阻值被p 設$成為很大時，Mos電晶體13g以二極體模態進行動作， 在即點3a和節點i3i之間產生其臨限值電壓^“之電壓 降0 比較電路3 A，以使基準電壓Vr f b和節點1 3 i上之電壓νχ. 成為相等之方式，控制M0S電晶體丨3f之閘極電壓。電
v X
526606 五、發明說明（19) 之決定依照從電流驅動用之M〇s電晶體Uf供給之+ 士 變電阻元件R4之電阻值。因此，來自該節點 Vdt以下式表示。 &制電壤
Vdt=Vrfb+Vthn 在電壓補償電路（位準檢測/丨巧變換部）4， 之M0S電晶體5，依昭豆批也丨+ ， 左刀檢測用 ητ包日日脱b依’、…、&制電壓Vdt和低位準感須 LPL上之電壓Vbsg，將電流Ipg供給到低位準H原、線 LPL。該差分檢測用之M〇S電晶體5 & 於其臨限值電卿η時進行導通，將電流 準感測電源線LPL。依照該電流Ipg用來決 容' =伋 充電電壓VPg，依照該電壓Vpg，利用電流 ^件^ 流供給到低位準感測電源線咖。因此，利用^^將氣 之動作波形同樣之動作，調整升壓感測接/壓 = 壓位準。 电土 vbsg之電 另外，在該電壓補償電路（差分檢測/丨巧變換 用電荷轉送指示信船，用來使電容元件6和差^檢測^ Μ 0 S電晶體5分離之理由如下所述。 、 在使電荷轉送指示信號CT持續維持在Η位準之 之情況時，升壓感測接地電壓vbsg之電壓仅門 ^ 在該升壓感測接地電壓Vbsg之電壓位準低於二°
時，節點11之電壓Vpg之電壓位準繼續下降'/因&此，^ 驅動電路9之電晶體9a之電流供給能力逐漸的變大，: :戶:卜流供給到低位準感測電源線LPL，升壓感測接 地電壓Vbsg進行過衝，變成高於指定之電壓位準值，不‘
\\312\2d-code\90-06\90105851.ptd
526606 五、發明說明（20) 二位位準之“立準資料儲存在記憶單元。為著防 性狀能？：二二Τ二中使電荷轉送指示信號CT成為非活 :生：：將即點η之論以保持在一 來使该驅動用μ 〇 s雷曰卿〇 ^ 用 s冰 用腸电曰曰體9a之電流供給能力維持一定。 電容量可以报大，和；r原線LPL之穩定化電容16之 週期動作之每Ϊ個i:;:賞電路4用以進行活性化後之 ^ ^ h 们迥』之驅動時間（ZPRE = ii和CT = L之期間） v: :; 了可以抑制過衝量。當升屋感測接罐 f ：；Vthn ' M〇S 10θθ ^ ^ ^〇FF ^ ^ ^ 充電♦路7預奋4在此種情況，節點11之電壓Vpg被預 困承彳=干、/電，維持在電壓extVdd — VthP之電壓位準， 用來使弘:“區動用之M0S電晶體Qa維持〇ff狀態。 電】：準該電路中之升塵感測接地電壓Vbsg維持在以下之
Vbsg^Vdt^Vthn^Vrfb + Vthn^-Vthn =Vr f b 之；處甬：Γ體1㈣ 屙亦同。另、外、，又和通運巾田度之比）亦相同’而且臨限值電 $ '曰娜η Η ”反向問極結合到源極。因此，該等MOS 二 閉極偏壓效應亦相同’臨限值電壓 fK t 低位準感測電源電壓Vbsg變成 專灰基準電壓Vrfb ’臨限值電壓vthn之溫度特性不會影響 到升壓感測接地電壓Vbsg之電位準檢測。因此，可以使升 壓感測接地電壓Vbsg之電壓位準正確的肖基準t srfb相
\\312\2d-code\90-06\90105851.ptd 第24頁 526606 五、發明說明（21) 同。 從内部電源電路2〇對 带 施加電壓VddO。該内H二二9產生琶路2之電源節點2a 用來產生利"卜部電源電厂堅 壓，將其供給到基 二屋extVdd和溫度無關之電 基準之電路用來產生與溫度相關之 電阻和臨限值電壓，然後依照通通道 (0N電阻）*臨限值電屏，成為電壓。通道電阻 正和負之、、…士 ： 通運M〇S之情況時，分別具有 由將兮箄=二I +。因此，在該等之内部電源電路20 ,經 刪產生用之基ίΐ;::”；：：和臨限值電壓及電壓 到該基準電壓產電路二:上 性平衡，可以去除施加 和溫度之相關性。 毛Udd0與外部電源電壓extVdd 判ίΚίίί'電路2利用可變電阻元件R1斷電阻分 剔產生基準電壓Vrfb。該基準 电
Vrfb = VddO -R2/CR1 +R2) "b 以下式表不。 :,VddO與溫度無關。另外，電阻成分在分母和分子含 魄用*堂…二 分別串聯連接（利用熔 元件, j式設計）具有相同溫度特性之基準電阻 ::丄用來設疋電阻侧㈣，在此種情況時可以使電阻 相關性。因Λ ’可以使該電壓Vx未具有溫 VX :=匕%路3A進行使基準電壓缝和被比較電壓 、 因此，可以使該低位準感測電源線LPL·上
526606 五、發明說明（22) 之升壓感測接地電壓v b 去且古㈤ 寬廣之、、四庳^岡u g未/、有/皿度相關性’可以在、 將該升塵感測接地電壓V :盖 疋在一疋之電壓位準。 屯/土佼準設 在依照此種方式夕女八 中，使供給位準貫施形態1之電壓補償電路 M〇S電晶體之閘師制反v =之電流1⑽之差分檢剛用 、、目,1用MM f s ^ 制電壓Vdt所具有之溫度特性與差八a 測用M0S電晶體5所具有 ，、是分檢 定。 兒土人動作溫度無關的經常保持為— 在基準電壓產全雷攸9 ~τ、 ρ日#彳a 生包路2可以使可變電阻元件R1和R2之雷 阻值儘可能的大。該基 < 電 用時之電流成分之一d產/電路之穿通電流成為待 出之基準電壓mb ^ ^和該基準電壓產生電路2所輪 晶體之閘極，不需；：二比較電路3A之比較段之M〇s電 對閘極電容充電） 流驅動能力變大（因為只要求 [實施形態2 ] 圖2表示本發明之眚％犯< _ m 0 ^ 貝軛形您2之内電壓產生電路1之構造 。泫圖2所示之内電壓產咔带 ^ ^ ^ 生兒路1之構造，與圖1所示之構 =部？是基準電壓產生電路2之構造。在該圖2 •二1電壓產生電路2使用有可變電容元件C1和C2。 二=:t兀件Π以其一方之電極節點連接到電源節點2a， ^ _ 、 之電極節點結合到接地節點。 该基準電壓產生電路2 — h /v a ^op 更包含有：預充電用之N通道M0S電 晶體2 C，在時鐘信號c P R兔μ ^ 為Η位準時進行導通，用來使可變
526606 五 、發明說明（23) 電容元件C1之另外一太 電用P通道M0S電曰曰〜電極節點f合到接地節點；預充 ，用來使可變泰六版，經由反相為1 v接受時鐘信號cpR 源節點；和等：：：N J2之另外一方之電極節點結合到電 之輪出信號為Η位準時^_S電晶體2e#°2f ’在反相器1V 和C2之另外一 守進仃導通，用來使可變電容元件Cl 之笔極節點έ士合到輪+銘 時鐘信號CPR例如由if νν' Λ 指定之週斯進行變化。戈式振盥為寺之振盥電路產生，以 同，在其對應之部份附力、=構造：圖1所示之構造相 明則加以省略。附加相同之參考號碼，而其詳細之說 ，ΪΪΪΪ號C:"H位準時，M〇S電晶體2c和2d進行導通 ，和c : : : -C1之另外—方之電極節點結合到接地節點 點二’芰黾谷兀件C2之另外-方之電極節點結合到電源節 =久接受電源電壓vddQ。因此，該等可變電容元件C1#DC2 4二固之另外一方之電極節點，被充電/放電至接地電壓 和電壓VddO。
恰鉍彳§號CPR變成為^位準時，M0S電晶體2c和2d變成 二非導通狀悲，另外—方面，等化用之M0S電晶體2e和2f =j為ON狀態，結合該等可變電容元件以和〇1，使充電電 何等化。利用該等化動作，在輸出節點2 b產生基準電壓 f b σ亥基準電壓V r f b之電壓位準之決定是依照可變電容 凡件C1和C2之電容量和電壓Vdd0之電壓位準。該基準電壓 ^rfb之電壓位準由電荷保存規則以下述方式求得。 土 C1 · (0-VddO)+C2 · VddO+C0 · Vrfb，
W312\2d-c〇de\90-06\90105851.ptd 第27頁 526606 五、發明說明（24) 二C1 · (Vrfb-Vdd0)+C2 · Vrfb+CO · Vrfb ..... (7) 在上式中CO表示附隨在輸出節點2b之輸出負載，Vrfb， 表不時鐘信號CPR為Η位準時之輸出節點2 b之電壓位準。 在基準電壓產生電路2之輸出電壓位準不會受到洩漏等 之影響之情況時’因為V r f b^ v r f b，所以下式可以成立。
Vrfb:VddO · C2/(C1+C2) ................. (8) 因此，經由變更可變電容元件C1和㈡之電容量之組合， 可以產生從接地電壓到電壓Vdd0之間之任意之電壓位準之 基準兒壓，作為基準電壓V r f b。經由以例如M ◦ s電容器形 成可變電容元件C1和C2，當與以配線電阻等之純電阻元件 構成之情況比較時，可以大幅的減小該基準電壓產生電路 2之佔用面積。另外，該基準電壓產生電路2之穿通電流之 決定是依照可變電容元件C1和以之電容量，和時鐘信號 CPR之週期。因此，經由將該等之可變電容元件之電容量 和時鐘信號CPR之週期設定在適當之值，彳以很容易減小 該基準電壓產生電路2之穿通電流。 [變更例] 圖3表示本發明之實施形態2之變更例。在該則所示之 構造中，輸出電路3B之構造與圖2所示之構造不同。在輸 出電路3B中，於節點13l和接地節點之間配置有可變 元件C3用來代替可變電阻元侧。其他之構造與圖2所示 之構造相同，在其對應之部份附加相同之參考號碼。 在該圖3所示之輸出電路⑽中’當使用可變電容元件c3 之情況’利用其充電電壓’產生在比較電賴之被比較電
526606 五/發明說明（25) 。當電壓Vx由於洩漏等而低於基 电路3A之輪出信號D0成為類比式之低=& ^ b時，比較 之M〇S電晶體1 3 f供給電流。因此，可綠雷二攸電流驅動用 ，，該電壓Vx之電壓位準進行上 谷兀件C3被充 各J件C3之充電電壓可以正確的產生栌：電該可變電 在該輸出電路3B，夫在/ 控制電壓Vdt。 之穿通雷乂夕、六4 h 在有從外部電源節點到接地節點 牙通迅机之流經路徑。因此， 设也即點 外，杏盥以❿μ + — 了以減小待用電流。另 經由：二電阻實現可變電阻元件4之情況比較時， 的 包谷-實現該可變電容元件C3，可以更進一步 的減小佔用面積。 / 机$外可、交電容元件C1〜C3是將單位M0S電容器並聯的 2各個對應之節點，利用熔線程式設計選擇性的連接該 =皁位M0S電容器，可以用來程式設計（微調）該等之電容 :另外，其代替方式亦可以利用遮罩配線用來程式設計 適當之電容量。 $照上逃方式之本發明之實施形態2時，在基準電壓產 兒路和控制電壓輸出電路，構建成使用電容元件用產生 二個所需要之電壓，可以更進一步的減小佔用面積和消耗 電流。 [實施形態3 ] 圖4概略的表示本發明之實施形態3之用以產生時鐘信號 CPR之部份之構造。在圖4中，時鐘信號產生部包含有：p〇R 產^電路30 ’在電源電壓vdd〇之投入時，用來產生電源投 入^測仏號P 〇 R和Z p⑽，藉以使内部電路之動作停止指定
526606
之期間；和可變、扭 _ on 又週期吟鐘產生電路32，依照來自P0R產生 電路3 0之電泝扔λ u ^ ^ $又入檢測信號P0R和ZP0R，使其產生之時鐘 “號之週期成為π姓 ^ 丄七卜么 风為T、交，在電源投入後，以被設定之週期產 生時鐘信號CPR。 P0R產生雷跋» t 一 格’在從電源投入時，到電源電壓VddO達
^之電壓位準之期間’使電源投入檢測信號P〇R和 产刀別保持在非活性狀態之L位準和Η位準。可變週期時 叙產生$路32 ’在該等之電源投入檢測信號p〇R和計⑽表 不電源扠η入後之非正常狀態之過渡期間中，使時鐘信號 PR之振盪週期變短，另外，當電源投入檢測信號P0R和 Z^OR被非活性化，電源電壓Vdd〇變成穩定狀態時，使時鐘 七唬CPR之振盪週期變長。利用此種方式，在圖2或圖3所 不^基準電壓產生電路2中，使可變電容元件C1和C2之充 放包動作週期在電源投入時變短，藉以以高速將基準電壓 Vrfb驅動成為正常狀態。 圖5表示圖4所示之P0R產生電路3〇之構造之一實例。在 圖5中，該P0R產生電路3〇包含有：電阻元件3〇a，連接在電 源節點和内部節點3〇1之間；N通道M〇s電晶體3〇b，連接在 内部節點30i和接地節點之間，和以其閘極連接到電源節 點，P通道M0S電晶體30c和N通道M0S電晶體3〇d，串聯連接 在電源節點和連地節點之間，和分別以其閘極接受内部 點30^上之電壓^藉以產生電壓V2 ;反相器電路3〇e，用來 ，電壓V2反相，藉以產生電源投入檢測信號p〇R •，和反相 器電路30f，用來使來自反相器電路3〇e之電源投入檢測信
W312\2d-code\90»06\90105851 .ptd
526606 五、發明說明（27) 號P0R反相，藉以產生互 電晶體30b以其閘極接受+ = f，投入檢測信號ZP0R。M0S 上之電壓VI之電壓位準。电"、电UddO，用來檢測節點30i 圖用來說明該圖5所示之Pqr ^字=照圖6所示之信號波形 當電源投入時，電二=路3〇之動作。 缘有寄生電容電奚Vdd〇緩慢的上升（由於電源配 j有可生电合寻）。在該電源電壓Vdd〇 體30b之臨限值電壓Vth Aine + 達到M〇S電日日 々々朴Qn•十广 之刖，M0S電晶體3〇b為OFF狀態， ::3〇1之電壓依照來自電阻元件30a之電流進行上升。當 】^ f Γ〇 f成高於臨限值電壓Vthn時，M〇S電晶體30b 又 ’悲，包壓vi之位準變成為以電阻元件3〇a和1〇§電 晶體30b之ON電阻分割電壓Vdd〇所產生之電壓位準。
I 叩另外一方面，在利用M〇S電晶體30c和3 0d所構成之反相 益中’隨著電源電壓VddO之上升，使邏輯臨限值Vthi上 升。在電源電壓V d d 0降低之期間，v t h i < V a之關係可以成 立’電壓V2為L位準。在電源電壓Vdd0進行上升，關係 Vthi>Va成立之時刻（Vdd0 = Vdd〇，），電壓V2變成為η位 準。亦即’在該時刻判斷為電源電壓變成很高。在回應該 變化時’反相器電路3 0e將電源投入檢測信號p〇r驅動成為 L位準’因此，反相器3 0 f將互補之電源投入檢測信號zp〇r 驅動成為Η位準。 因此，在從電源投入時，到該電源電壓V d d 0之電壓位準 變成穩定狀態之期間，將電源投入檢測信號POR設定在Η位 準’和將電源投入檢測信號ZP0R設定在L位準，用來防止 内部電路變成不穩定之動作。經由調整Μ 0 S電晶體3 0 c之電
526606 五、發明說明（28) 流驅動力’可以將電源投入檢測信號P0R之Η位準期間設定 在適當之期間。 可變週期時鐘產生電路32依照電源投入檢測信號P〇R和 Z P 0 R變更其振盪週期。 圖7概略的表示圖4所示之可變週期時鐘產生電路“之構 造。在圖7 $ ’該可變週期時鐘產生電路32包含有：短振盪 週期Trc之環式振盪器32a ;長振盪週期7]^之環式振盪器 32b ;傳輸閘32c，用來選擇電源投入檢測信號p〇R和zp& 之活性時之環式振盪器32a之振盪信號；和傳輸閘32d， 來，擇電源投入檢測信號p〇R和訐⑽之非活性時之環 盪器之輸出信號。傳輸閘32。和32(1將 ^ \ ^圖8所不之信號波形圖用來說明圖7所示之可變 時鐘產生電路32之動作。 1 丁 t』艾週期 電源投入後，電源電壓VddO依照外部電湄Φ m ^ p 位m谁干ν斗 .^ _ 1 口丨电你笔S使其電壓 :羊進仃上升纟该電源電壓VddO穩定化前之期 投入檢測信號P0R為1!位準，和互補之 ^間電源 ZP0R為L位準。傳輪間]9丸、曾s , 包源技入知測信號 通狀能，選摆产、扭^為V通狀態，傳輸閘32d 通狀悲’遥擇％式振|器32a之振i CPR。依照該時鐘信^Γρι?六闰Q α 卞為日寸4里^唬 里丨口观LPR，在圖3所示之基準 路2進行可變電容元件 土旱電壓產生電 。該環式振編a::;;:為 之時鐘信號。因此，該基準成為較间速 值進行上升。 +电&Vrfb以較兩速朝向其指定
526606 五、發明說明（29) A ^ ^J ^ T F, 因卜l· ^ 補之电源杈入杈_信號ZP〇R上斗炎u =此，傳輸閘32d成為導通狀態，傳輪 升為Η位準。 悲，選擇環式振盪器32b之振盪信號作二+ \成為非導通狀 ，施加到圖2或圖3所示之基準電產4 信號⑽，將 T器32b之振4週基Trc被設定成為較長::。該環式振 此，在該基準電壓Vrfb達到正常狀能之达〃月T^b。因 荷供給到輸出節點’用來補償 ；J:期Trcb 基準電壓Vrfb之降低。因此，在曳属電*而造成之 定為5。〇似規格值之期間内=例如被設 定在正常狀態。 、^基準電壓V r f b設 另外，環式振盪器3 2a和3 2b之動作電泝雷@ f 電源電壓刪’另外，亦可以使用最乍： = 以使用 ，壓extVdd。時鐘信號CPR之振 圖;：：：：二 產生電路2中，因為不會影響可變電容m基準電麼 [f可以使用任何-個之之儲存 t; ί ^- 環式据湯哭才4里產生電路32扠有以短週期進行振盪之 /式振i的32f，和以長週期進行振盪動作之環式 - ν、Λ式七振盪态32f在電源投入檢測信號P0R為11位準時進 :振盈動作。另外_方面，環式振i 丰進 、 、盪态32f*32g之振盪信號，與圖7所示 v p 第33頁 W312\2d-code\90-06\9010585].ptd 526606 發明說明（30) 構ie门樣的由傳輸閘3 2 c和3 2 d選擇，用來產生時鐘信 號CPR。 圖1 0表示圖9所示之環式振盪器3 2 f之構造之一實例。在 圖1 〇中’该壤式振盪器3 2 f包含有：串級連接之反相器4 〇 b 〜4 0d ’和NAND電路4〇a，用來接受電源投入檢測信號p〇R 和反相為4 0 c之輪出信號，將其輸出信號施加到反相器4 〇 b 。該環式振盪器32f之輸出信號CPRF由反相器4〇d產生。 入在該圖10所示之環式振盪器32f之構造中，在電源投入 檢測信號POR為Η位準時，NAND電路4〇a進行反相器之動 作，利用N A N D電路4 〇 a和反相器4 〇 b和4 0 c，用來形成環式 振盪器。利用反相器4〇d輸出振盪信號CPRF。當電源投入 檢測信號P0R變成為L位準時，NAND電路4〇a之輸出信號被 固定在Η位準’所以來自反相器4〇(1之振盪信號cpRF被固定 在L位準。因此，在該電源投入檢測信號p〇R為[位準時， 經由停止該環式振盪器3 2 f之振盪動作，可以減小該電路 之消耗電流。 環式振盪器3 2 g亦具備有與該圖丨〇所示之環式振盪器3 2 f 同樣之構造。使用互補之電源投入檢測信號zp〇R用來代替 電源投入檢測信號P0R。另外，反相器之段數增加，使其 週期變長。 〃 另外，在該圖10所示之環式振盪器32f中，該環式振盪 态相當於由3段之反相器構成。但是，該環式振盪器亦可 以以活性化時之奇數段之反相器構成，反相器4〇b和4〇c之 數目可以為2以上之任何數。
526606 五、發明說明（31) 另外，輸出段之反相器4〇d亦可以，一浐g 4 當電源投入檢測信號P0R為L位準 —相器構成， 在該反相器4〇d由三態反相器構成之情 1狀恶。 J9。所示之傳輸閘仏糊，所以可以減小電置 另外，亦可以構建成在電源投入 之振盈週期，例如在系統重 ==振盈器 情況，當從非正常;盪在此種 檢測信號，用來變換環式 ^ ^吏用狀悲轉移 統重設信號等之狀能轉ρ二二；：，振盟週期（例如使用系 測信號）。 〜、轉Μ測幻虎，用來代替電源投入檢 依知上述方式之本發每 源投入時等之非正常貝轭形恶3時，構建成當從電 制基_產生電：i :;移到正常狀態日夺，變換用以控 期，在轉移到正常狀態：；：：：土：： J二鐘信號之週 以使内部動作開始時序力速使基準電壓穩定化，可 [實施形態4 ] 圖11表示本發明夕者 造。在該圖丨丨所示之二；形態4之基準電壓產生電路2之構 之基準電壓產生/電路土電壓產生電路2中，除了圖3所示 VddO之電源節點=之j冓造外，在用以接受電源電壓 元件R5和以閘極接=即點礼之間，串聯連接有可變電阻 道M0S電晶體2g，牙文互補之電源投入檢測信號ZP0R2p通 丑’和在輪出節點2b和接地節點之間，串聯 \\312\2d-code\90-06\90105851.
Ptd 第35頁 526606 五、發明說明（32) 連接有以閘極接受電源投入 體2h和可變電阻元件R6。 命挪信號P0R之N通道M0S電晶 在该圖1 1所示之構造中，、
Vdd0達到穩定狀態前之期間每電源投入時，在電源電壓 ZP0R ^別成為η位準和L位準，電源投入檢測信號p〇J?和 輸出節點2b。因此，在該輪+可變電阻元件R5和R6結合在 件R5和R6與M0S電晶體2e和^出離點2b產生依照可變電阻元 經由使該等可變電阻R5和]^之通道電阻所決定之電壓。 5亥輸出卽點2 b之充電動作苎沬鲮阻值成為較小，可以使對 Vrfb驅動成為穩定狀態，=j化，可以以高速將基準電壓 R 5和R 6之佔用面積減小。夕’可以使該等可變電阻元件 當電源投入檢測信號p〇jR為L位 為Η位準時，該等之⑽ U 測信號 美m帝厭；$从+ n別出即點2b分離，在該 基丰电壓產生電路2之輸出段之補 隹乂 徑被中斷。 电路之牙通電流之路 另外，可變電阻元件R5 *R6亦 道電阻。 」U使用M0S電晶體之通 依照上述方式之本發明之實施形能 件用來產生基準電壓之構造中，從‘在士利用電容元 狀態轉移到正常狀態時，補助式的：二日:：=正常 基準電壓，因為以此方式構成，所牛用來產生 以以高速使基準電壓穩定化。另夕卜，之轉移時可 元件成為正常狀態時’與輸出節點;盖:：式之電阻 刀離，構建成只有電容 第36頁 \\312\2d-code\90-06\90105851.ptd 526606 五、發明說明（33) 元件維持基準電壓位準，所以經常未存在有從電源節 向接地節點之穿通電流之流動路徑，因此可“、'朝 流。 减小靖耗電 [實施形態5 ] 止圖1 2表示本發明之實施形態5之内電壓產生電路之構 ，。在該圖12所示之内電壓產生電路中，設有防止構造， 愚低，準感測電源線LPL上之升壓感測接地電壓几上 成為鬲於指定電壓位準時，用來防止其更進一步上升。
i卜栋ΐ f1千2中’該内電壓產生電路設有：比較電路45，用 iLI =Vrfb和節點47d上之電壓”進行比較；輪出 用來調整電來=比較電路45之比較結果所示之信號D0P 之間，而且以並μ + D在低位準感測電源線LPL和接地節點 。M0S電晶體5〇之^極接受來自輸出電路47之控制電壓Vdp 晶體47b之尺寸相ί寸（通道幅度和通道長度之比）與M〇S電 在該低位準减、、則V具有相同之反向閉極偏廢效果。 電壓VbSg之ρ欠=電源線LPL設有用以防止升壓感測接地 可以使用先4之i構造。該電壓降低防止用之部份之構造 檢測/I-V變換施形態1至4之任何一項，圖12表示差分 /Ι-ν變換部4包^玉壓補償電路）4之構造。該差分檢測 動電路；和驅動3有· 1 ~V變換部4 ’含有電容元件和電流驅 對低位準感測電=之M〇S電晶體5，依照控制電壓Vdt用來 之部份亦可以估 供給電流。用以產生控制電壓Vdt 用實施形態1至4之任何一項。
526606 五、發明說明（34) 厂4!:=由實施形態1至4之任何-項所示之基準· 壓產生電路產生。 $+¾ 輸出電路47包含有：P通綱Sf晶體仏，連 源印點和節點47d之間，和依照比較電路45 1毛 $節點47d供給電流；P通道M0S電晶體4?b，連：Ί〇Ρ 4 d和郎點47e之間，和以其閘極連接到節點^ ;和;占變 ，=，47C，連接在節點476和接地節點之間。該M0S電 ^ 二極體模態進行動作’在節點47d和節點之 曰 限值電壓之絕對值vth之電壓降。可變阻抗元 47c亦可以使用可變電阻元件或可變電容元件。 基準電壓Vrfb ’與先前之實施形態⑴同樣的，被設定 在與低位準感測電源線LPL上之升壓感測接地電壓几邛之 =直相同之電壓位準。比較電路45使基準電壓計几和節 ·，，、占47d之電壓Vy進行比較，用來調整M〇s電晶體之電 因此’節點47d之電壓Vy，、經由比較電路45和㈣電晶 胆47a，維持在與基準電壓Vrfb相等之電壓位準。m〇s電晶 體仍產生Vthp之電壓降，因&，來自節點47e之控制電壓 Vdp 變成為vrfb-Vthp。 MOS^電晶體5 〇，在其閘極—源極間電壓之絕對值大於臨限 值電壓之絕對值vthp時，變成為〇1?1?狀態。因此，利用該 M0S包晶體5〇 ,在電壓Vbsg之增加時，可以防止其增加， 口周i£成為電壓Vbsg^Vrfb 〇 利用驅動胃用M0S電晶體5和50，可以將低位準感測電源線 WL上之笔壓Vbsg正確的設定在基準電壓Vrfb之電壓位準
\\312\2d-code\90-06\90i0585].ptd 第38頁 526606 五、發明說明（35) 等卜：os電晶細和5。具有相同之臨限值電壓，在該 :之‘制動作時’因為臨限值電壓vth ，測電源線LPL上之電壓vbSg之電壓位準，;# 等輸出電路4 7和驅動電晶體5 0之調整動补士 ^ ^ 部之溫度特性不會影響到電壓Vb:g等之電路 升壓感測接地電壓Vbsg保持在—定之電厣彳f ^廣之乾圍使 另外，該升壓感測接地電壓Vbsg例如^^0 ° 時’臨限值電壓Vthp之絕對值需要配 ·月將 vthp = vdP設定成大於接地電壓位準 ^而要將 負電壓節點用來節= 在有負电壓產生電路之情況時）。 仔 另外，比較電路40和輸出電路47被要求利用护 Vdp用來驅動該驅動用M〇s電 電i 小，可以減小電路佔用面積和消耗電流。电另^動此力減 變電容量元件作為該可變阻抗元件47/之/^”、用可 止忒輸出電路47之穿通電流，可 °以防 流。 旯退步的減小消耗電 [變更例] 、圖1 3是本發明之實施形態5之變更例，用以 感測電源線LPL上之電壓Vbsg之上升之電壓補償電J =位準 由MOS電晶體50檢測該升麼感測接地電壓之，經 ，依照其檢測結果嘴敫堂颅v k 4位準 -夕错m ra Sg之電壓位準。利用圖]k 不之構以作為用以產生控制電壓Vdp之電路。 2所
526606 五 、發明說明（36) __ 在圖1 3中，電壓補償電路包含有··恭 、 M0S電晶體50，用來將與來自圖丨2所=土是僉測用之P通道 制電壓Vdp和低位準感測電源線LPl上不之輸出電路47之控 之電流，供給到節點61 ;預充電電路=電=Vbsg之差對應 示信號PRE時將節點6 i預充電到指定帝β田回應預充電指 ，具有連接到節點61之一方之電極 屯壓，電容凡件5 6 受泵信號ΡΜΡ之另外一方之電源節點；經由反相器60接 依照預充電指示信號PRE和泵信號PMp H持電路65， 荷；驅動用Ν通道M0S電晶體59，依昭奸=保持郎點61之電 Vpg，用來從低位準感測電源線此’中^ ^充電電壓 MOS電晶體58，在回應感測放大器電路“出之電^ ;和N通道 化信號SE之活性化時進行導通，用來在m〇s電’曰二:：性 地節點之間形成電流路徑。在該 日日脰59和接 接穩定化電容1 6，和在驅動用MOS電晶V50’之電門^〜LPL連 定化電容1 0。 曰曰版b u之閘極連接穩 預充電電路5 7包含右由聛、奎拉士 ^ 之Ν通道MOS電晶體57a=連1在賴1和接地節點之間 ^ ^ ^ ^ i J7 0 M〇s 1 - r^57a^ ^ ^ ^ ^ 祁迓诙^ V通時以二極體模態進行動作，用决其4 /、臨限值電壓Vthn之電料。M 士
預充電指示信號PRE。 鬧極接X 匕電^保持電路65包含有：_電路—，用來接受帝 指不信號PR^口泵信號_ ;反相器65b，用來使_電屯 65β之輸出仏號反相；和傳輸閘6^，在回應N〇R 反相器65b之輸出信號時，選擇性的進行導通，用Π:
526606 五、發明說明（37) ------ =t點61之電，充放電路徑。傳輸閘65c 位準時變成為非導通狀態，保持節點61之儲存牙清
柯0 I ^信號PMP具有外部電源電壓extVdd之振幅，和反相哭 ?:受外部電源電壓extVdd作為其一方之動作電源電壓。。 將麥照圖14所示之信號波形圖， 之電路之動作。 U U所不 ^感測放大ξ電路15之等待狀態時，該低位準感測電源 、，# # 電& Sg，例如由於來自電源節點之洩漏電流 斤/、私位準成為上升之狀態。因為感測放大器電路1 5在 寻待狀態，所以感測動作活性化信號SE為非活性狀能 ，電指示信號位準之活性狀態，泵信號PMp仙定、 墓^位^。在此種狀態時’電荷保持電路65之傳輸閘^為 ，l狀悲，内部節點6 1經由預充電電路5 7放電，内部節點 61 ^之電壓Vpg保持在m〇s電晶體57a之臨限值電壓Vthn之 電壓位準。升壓感測接地電壓Vbsg之電壓位準上升，即 有電流經由M0S電晶體50流動時，因為預充電指示信號pRE 為Η位準，所以來自該M〇s電晶體5〇之電流經由預充電電路 5放黾預充黾電路Μ之電流驅動能力遠大於Μ 0 S電晶體 50之電流供給能力。但是，在全體上M〇s電晶體5〇和預充 電電路57之電流驅動能力遠小於驅動用M〇s電晶體59之電 流驅動能力，不能抑制該升壓電壓Vbsg之上升。 當泫升壓感測接地電壓”叩高於指定之電壓位準時，在 犄刻T0使感測動作活性化信號§£活性化，感測放大器電路
526606
’預充電指示信號 維持預充電狀態，因 五、發明說明（38) 1 5進行動作。在時刻τ〇至時刻T1之間 PRE為Η位準，和泵信號pmp為L位準， 此，電壓V b s g繼續上升。 當電壓Vbsg高於基準 電流經由預充電電 控制電壓Vdp為Vrfb-Vthp，因此， 電壓Vrfb時，M0S電晶體50為0N狀態 路5 7放電。 f時刻T1，當預充電指示信號PRE變成為L位 狀悲時，泵信號PMP上升到外部電源電壓extVdd位
:::=携之上升時，反相器6°之輸出信號下降到 ，，电壓位準，利用電容元件61之電容耦合（充電泵動作、 使即點61之電壓Vpg下降（預充電電路57 V為Γ:Λ)。亦即，該節點61之電壓V…
Vthn朝向負方向變化泵信號ρΜρ之振幅部份 §系―信號清之上升，使節_之電壓心暫時的下降到 電屬=之η屯、壓位準。當節點6 1之電塵位準下降到負 μ〇Γ電晶之Λ傳輸間65c為導通狀態、，所以利用來自 電壓位升/流對電容兀件56充電，使充電電壓Vpg之 啼f : ’泵信號PMP下降到L位準’反相器60之輸出信
t部電源電壓…州位準。因此，利用電容元件 “ 動作’使節點6 1之電壓V p g上升外部電源電壓 ΐ ΐ。這時之電廢Vpg之電壓位準之決定是依照在 可d 1至日可刻T 2之間被充電之雷才今旦 六f π u $ 1、住 電b之#1 私迅何里。在電壓和基準 土 之差艾大之情況時，從M0S電晶體50供給到電容
526606 五、發明說明（39) 元件5 6之電荷量變多， 的上升。因此，在該泵信嗲^壓Vpg之電壓位準更進一步 電壓Vpg之電壓位準之決P之下降後，達到節點6 1之 當泵信號ΡΜΡ變成為L位準依照^電壓Vbsg和Vrfb之差。 路6 5a之輸出信號變 守’在電荷保持電路65，N0R電 狀態，保持節點6丨之充帝，，傳輸閘6 5 c變成為非導通 時之電壓位準。 包甩崎’節點6 1之電壓Vpg維持當 驅動用之M0S電晶體59，在節點μ 之臨界值電壓Vthn時，任/卩”、、έ61上之電壓Vpg高於本身 從低位準感測電源線LPL放之電麼⑽，使電流 該電壓Vbsg之電壓位準。/ u接也即點，以咼速降低到
為L位之非活性狀離 這期間’預充電指示信號PRE 作時，預充電指二4; ί Γ用M 0 s電晶體5 9之放電動 π”電路57為非導通狀，^lmqsh i:即使在使電流從低位準感測電源馳放電時，;:内 二印點立即被充電，差分檢測賴s電晶體5◦維持_狀 恶。因此，利用驅動用M0S電晶體5 9之放電，使低位準感 測電源線LPL之電壓Vbsg之電壓位準急激的降低。節 之電壓Vpg利用該電荷保持電路65，纟放電期間中（亦 刻丁2至T3之間）保持一定之電壓位準。流入該電容元件56 之電荷量Qpg和電壓Vpg可以滿足下式所示之關係。
Vpg=Vthn-extVdd+Qpg/Cpg ............ (9) &在該電壓差檢測動作時，驅動用之M0S電晶體59 4〇FF狀 態’不形成通道，因為其閘極電容可以忽視，所以在上式
526606 五、發明說明（40) -- (9)中未含有閘極電容Cg。 由該式(9)可以明白’經由使電容元件56之電容量㈣變 小，電塵Vpg之電壓位準會隨著電荷量Qpg之微小變化而產 生大严化。與實施形態1之内電壓產生電路之差分檢測/ I-V變換部4之情況同樣的，可以將電壓Vbsg之微小變化放 大成為電容元件56之充電電壓VPg之大變化量。
在電壓Vbsg低於基準電壓Vbsg之情況% /在M〇s電晶體 50沒有電流流動。在此種狀態，利用泵信號pMp將電壓Vpg 維持在電壓Vpg^Vthn-extVdd(利用Qpg = 〇求得）。在從時刻 T2到時刻T3之間，在回應泵信號PMp之時，反相哭 之輸出信號上升，因此電容元件56進行下二；動二二 點61之電壓上升。在電壓Vbsg高於基準電壓Vrfb之情況 4節點6 1之電壓位準更進一步的上升外部電源電壓 ext Vdd之電壓位準部份，電壓Vpg變成為以下式表示之電 壓位準。
Vpg-Vthn+Qpg/Cpg .......... (1〇) 當該電壓位準大於M〇s電晶體59之臨限值電壓nhn時， Μ〇S電日日脰5 9夂成為〇 n狀態’電壓v匕s利用直放電動作進 行降低。順電晶體59因為其電流驅動力：；;，所以Ιί 速使電壓Vbsg之電壓位準降低。 ”。亥包^^^上升到最大以”化+以^之電壓位準’最大
壓位準是南於外部電源電壓extVdd之電壓位準。因此， 巾田的i曰加MOS電晶體59之電流驅動能力，以高速使電壓 Vbsg降低。
526606 五、發明說明（41) 另外一方面，在時刻了2至時刻T3之 基準電壓vrfb之情況時，節點61之電壓在=^低於 預充電電壓Vthn位$ , % #/ι Η > ΜΠς +⑽口设到原來之 態。 位#艇動用之’電晶體59維細F狀 在日守刻T3，當預電指示信號pRE上升 持電路65之傳輸閑65c進行導通，利用活丰y 保 路57，用來強制節點61上之電壓Vpg放電電電 準。利用此種方式，驅動用之M0S電晶體59可以二n立 二電=使低位準感測接地線LpL放電 之
Vbsg進行下衝。 个丨々北β冤壓 ex=位Ϊ號"^和冗之振幅需要設定在外部電源電壓 厭^位4。亦即，當節點61之電壓Vpg高於外部電源電 i e X t V d d之情況時’在預奋雷雷敗^ 7币 ’、 壓Vpg進行放電二是在預，等電之電二5二該節點6 1之電 是電源電壓麵位準…“咖純之振幅亦可以 預充電指示信號pRE之下降時，以單發脈波之形 1產，，號PMP。可以很容易實現該等之電路構造。另 制叙:ί等之預充電指示信號PRE和泵信號PMP，亦可以在感 延遲浐ΐ性t信號SE之活性化時，使預充電指示信號pre ^遲扎疋之日才間，用來產生該泵信號PMP(使預充電指示信 就之脈波幅度和泵信號之延遲時間相等）。 =此種方式之本發明之實施形態5時，即使在升壓感 土電壓Vbs§之上升時，亦依照控制電壓Vdp和升壓感 測接地電壓Vbsg之差，使該電壓位準降低’而且在其t電壓
526606 五 發明說明（42) 位準調整時，可 數之溫度特性，％塑二檢測用之M0S電晶體之動作參 度範圍，將該電;Vbs ::;測，位，：可以在寬廣之溫 [實施形態6 ] 的叹疋在扎疋之電壓位準。 圖1 5概略的矣+ 士 之構造。在圖15φ， 之貫施形態6之内電壓產生電路 9〇上之内電厚V . 内部電路95在動作時消耗内部電壓線 化時被“ 在本電路95在活性化信號ACT之活性 之電壓vln之電壓位準"U中’調整内部電壓線90上 1。。，回用來中產生内其電壓千產^生電路包含有：基準電壓產生電路 照來自基準帝；控制電壓產生電路1 02 ’依 制電壓VdCn电^^^100之基準電壓Vrf，用來產生控 來產生护制® 產生電路104，利用基準電壓Vrf用 度王ί工電壓Vdcp;電壓含周敕*?々1n 制電壓產生雷Π9 4 电1〇6，依照來自該控 =电&產生電路102之控制電壓Vdcn和 來調整内電壓Vin之電屙位维.4 φ「 之差用 控制電壓Vdcp和内電/Vln:差和=調整電路108，依照 電壓位準。 ’〔Vln之差’用來調整該内電壓Vm之 控制電壓Vdcn等於基準電壓Vrf 限值電壓Vthn之和。另外一方而，以* b電日日脰之g口口 ，呈vrf和？通道M0S電晶體之臨限值電壓之絕 '旱 该等基準電壓產生電路1 0 0γ H '' 、 ^ ^ m , 給⑽布仏制電昼產生電路102之構造 …使用先雨之實施形態；[至4之構造之任何 ’控制電壓產生電路丨〇4可以使用每 、另卜 4 J以便用貝施形態5之電路構造。
526606 五、發明說明 (43)
電 用來 和電 測電 調整 實施 充電 來結 動電 將電 二I =電路106包含有：差分檢測用M0S電晶體106a， 制電壓Vdcn和内電壓Vin之差對應電流流動； ϋίΐ電路1〇6b，用來進行將該M0S電晶體l〇6a之檢 饥，交換成為電壓之電流—電壓變換，和依照變換電壓 内f壓之位準。該電壓補償電路106b具備有與先前之 幵^1所示之構造同樣之構造，包含有：電容元件；預 ϊ Ϊ i用來對該電容元件進行預充電；結合電路，用 合電谷7L件和差分檢測用M〇s電晶體丨〇 6a ;和電流驅 晶體，依照該被充電之M0S電晶體之充電電壓，用來 流供給到内部電壓線。
電壓調整電路108包含有：差分檢測用之p通道M〇s 1 Π Ο r〇 士 ％ 月丑 108a，用來使與控制電壓vdcp和内電壓vin之差對應之電 流流動；和電壓補償電路10813，將在該差分檢測用\m〇s 電晶體流動之電流變換成為電壓資訊，依照其變換電壓資 訊使電流從内部電壓線90放電到接地節點，該電壓補償電 路108b具備有與實施形態5之變更例中所示者同樣之構、 造’包含有電流驅動用之電晶體，依照内電壓v i η和控制 電壓Vdcp之差，設定電容元件之充電電壓，依照該電容元 件之充電電壓，從内部電壓線9 〇將電流供給到接地節點。
在該圖1 5所示之構造中，内電壓v丨n不只限於升壓感測 接地電壓，亦可以使用高位準感測電源電壓或内部降壓之 周邊電源電壓。另外，作為内部電壓¥ i η之消耗源者包含 依照活性化指示信號ACT進行動作之内部電路95以外之1 常存在之洩漏源等，用來使所謂之待用狀態之内電壓v i η
\\312\2d-code\90-06\90105851.ptd 第 頁 526606 五、發明說明（44) 穩定化，可以使用圖1 5所示之構造。 在邊圖1 5所示之内電壓產生電路之構造中，控制“ ^ Vdcn成為Vrf + Vthn之電壓位準。M0S電晶體l〇6ai^所電田壓 「源極隨耦模態」進行動作，當内部電壓v i η成為:之 準電壓Vrf時，M0S電晶體106a將電流供給到内部H基 9〇丄因此在電壓補償電路1〇 6b中將其供給電流變換=^ 壓資訊，依照該變換資訊，將電流供給到内部電壓⑽電 另外一方面，控制電壓Vdcp為Vrf—vthp之電壓ςς。。 電晶體源極隨輕模態進行動作，當内電壓仏古 於基準電壓v r e f時就進行導诵，佔 ^ 曰nQ 士各 仃令通，使電流流動。在該MOS電 流動之電流，被電塵補償電路l〇8b變換 ;訊，依照其變換電壓資訊，使電流從内部電壓線90放 〃因Λ，利用该等之電壓調整電路i 口⑽
Vm維持在基準電壓Vrf之電壓位準。 f M 依照上述方式之本發明之與Α Λ &月之貝施形悲6時，將内電壓Vin控 制成寺於基準電壓V Γ f，用丨、；4允土丨4 _ ,. 用以控制該内電壓之電路之電晶 體之苓數，不會反映在内雷两 t 、，\ 内電壓上，與呈分檢測用之電晶體 之4寸性無關的，可以在寬瘩、w 見&之/皿度或動作乾圍，使内電壓 Vin保持在一定之電壓位準。 [其他之適用例] 祕I : 5貝^ t]用來表不D_之感測電源電壓之升壓感測 ^ 了 土*但疋二如本貫施形態6所示，本發明亦可以構 建成以笔k檢測對象内部電壓和控制電壓之差，在將 測電流變換成為電壓資訊之德 〈傻 依妝该變換電壓進行内電
II πβ 第48頁 526606 五、發明說明（45) 壓之位準調整，特 依照上述方式之 用以檢測該内部電 到内電壓之電壓位 持在一定之電壓位 雖然上面已經詳 上述之說明只作舉 之精神和範圍只由 元件編號之說明 2, 100 3A，45 3B，47 4 5 30 32 32a， 32b， 32f， 32g R5, R6 2g，2h 50 56 57 59 65 ，=其適用對象並不只限於DRAM。 本叙明時，構建成在内電 ，M〇S電晶體之特性Y之產生時， 準。 之動作範圍將内電壓〜 細的描述和說明了本 :之用而無意用來限 ；宜瞭解者 所附之中請專利範固限制^，本發明 基準電壓產生電路 比較電路 輸出電路 電壓補償電路 是分檢測用之M〇S POR產生電路 笔日日月豆 3變週期時鐘產生電路 環式振盪器 可變電阻元件 M〇S電晶體 P通道MOS電晶體 電容元件 預充電電路 ^通道MOS電晶體 龟何保持電路 彙 <1
\\312\2d>code\90-06\90105851.ptd 第49頁 526606 五、發明說明（46)
90 95 102, 104 106, 108 1 06a，108a 106b， 108b LPL 内部電壓線 内部電路 控制電壓產生電路 電壓調整電路 M〇S電晶體 電壓補償電路 低位準感測電源線
\\312\2d-code\90-06\90105851.ptd 第50頁 526606 圖式簡單說明 圖i表示本發明之實施形態〗之内電壓產生 ^、 圖2表示本發明之實施形態2之内電壓 =之構造。 圖3表示本發明之實施形態2之變更例。 之構造。 圖4概略的表示圖3所示之時鐘信號之產生部 圖5表示圖3所示之P0R產生電路之構造之一每構造。 圖6是信號波形圖’用來表示圖5所示之p〇R產二费 圖7概略的表示圖4所示之可變週期 〃路。 造。 T ^王电路之構 _ =信號波形圖，用來表示圖7所示之電 圖9表不圖4所示之可變週期時鐘產生電路之乍。 ==9所示之環式振盈器之構造之 。例。 部==本發明之實施形態4之内電壓產生電路之主要 圖12表示本發明之實施形態5之 部份之構造。 电&座生冤路之主要 圖13表示本發明之實施形態5之變更例。 圖1 4是信號波形圖，用爽> 路之動作。 …-圖Π所示之内電髮產生電 圖1 5概略的矣+女爲^ — 之構造。 不本…貫施形態6之内電壓產生電路 % 圖16概略的表示習知之dram之剖面構造。 圖17A表示習知之DRAM單元之構广 1 7B表示BSG方式之咋产罝- 即』之施加電壓， m 8 a # Λ 早凡之各個節點之施加電壓
C:\2D-CODE\90-06\90105851.ptd 第51頁 隱表不成為本發明之出發點之内：。 _ 电路之構 526606 圖式簡單說明 造，圖18B是信號波形圖，用來表示圖18A所示之内電壓產 生電路之動作。 iBii C:\2D-CODE\90-06\90105851.ptd 第52頁

Claims (1)

  1. 526606 六、申請專利範圍 基準 比較 比較， 電流 較器之 電源節 輸出 點之間 成為電 電路包 節點之 電壓 點之電 之間產 2 ·如 上述 晶體； 上述 電壓 之内部 產生 件之檢 驅動 種内電 電壓產 器，用 藉以產 驅動電 輸出信 點之間 電路， ，用來 壓，藉 含有電 間產生 補償電 壓之差 生電流 申請專 之電壓 之電壓 差檢測 電壓線 電路， 測電壓 元件， 壓產生電路，其特徵是具備有： 生電路，用來產生基準電壓； 來使上述之基準電壓和第1節點之電壓進行 生表示該比較結果之信號； 晶體，結合在第1電源節點，依照上述之比 號用來使電流在上述之第1節點和上述之第1 流動；和 結合在上述之電流驅動電晶體和第2電源節 將在上述之電流驅動電晶體流動之電流變換 以在上述之第2節點產生電壓，上述之輸出 壓降元件用來在上述之第2節點和上述之第1 電壓降；和 路，依照内部電壓線之電壓和上述之第2節 ，用來在上述之内部電壓線和第3電源節點 之流動。 利範圍第1項之内電壓產生電路，其中 降元件是二極體連接之第1絕緣閘型場效電 補償電路包含有： 用元件，依照上述之第2節點之電壓和上述 之電壓之差，用來變化電導； 用來在内部節點產生與上述電壓差檢測用元 差對應之電壓；和 依照上述之内部節點之電壓，用來在上述之
    C:\2D-CODE\90-06\90105851.ptd 第53頁 526606 六、申請專利範圍 内部電壓線和上述之第3電源節點之間，產生電流之流 動； 上述之電壓差檢測用元件是與上述之第1絕緣閘型場效 電晶體相同導電型之第2絕緣閘型場效電晶體，和上述之 第2絕緣閘型場效電晶體以源極隨耦器模態進行動作。 3. 如申請專利範圍第1項之内電壓產生電路，其中 上述之基準電壓產生電路具備有： 第1電容元件； 第2電容元件； 預充電裝置，在回應時鐘信號時用來將電荷儲存在上述 之第1和第2電容元件；和 等化裝置，在回應上述之時鐘信號時，與上述之預充電 裝置互補式的導通，用來使上述之第1和第2電容元件電結 合到輸出節點，在上述之輸出節點產生上述之基準電壓。 4. 如申請專利範圍第1項之内電壓產生電路，其中上述 之輸出電路更具備有電容元件，結合在上述之電壓降元件 和上述之第2電源節點之間。 5. 如申請專利範圍第3項之内電壓產生電路，其中更具 備有用以產生上述之時鐘信號之振盈電路，和上述之振盪 電路包含有電路用來在從非正常狀態轉移到正常狀態時之 過渡期間，使上述時鐘信號之週期縮短。 6. 如申請專利範圍第3項之内電壓產生電路，其中更具 備有電阻分壓電路，在從非正常狀態轉移到正常狀態時之 過渡期間，結合在上述之輸出節點，當該結合時在上述之
    C:\2D-CODE\90-06\90105851.ptd 第54頁 526606 六、申請專利範圍 輸出節點產生分壓電壓。 7. —種内電壓產生電路，其特徵是具備有： 第1電容元件； 第2電容元件； 預充電電路，在回應時鐘信號時將電荷儲存在上述之第 1和第2電容元件；和 等化電路，在回應上述之時鐘信號時，與上述之預充電 電路互補式的被活性化，用來使上述之第1和第2電容元件 電結合到輸出節點，在上述之輸出節點產生基準電壓。 8. 如申請專利範圍第7項之内電壓產生電路，其中更具 備有用以產生上述之時鐘信號之振盪電路，和上述之振盪 電路包含有電路用來從非正常狀態轉移到正常狀態時之過 渡期間，使上述之時鐘信號之週期縮短。 9. 如申請專利範圍第7項之内電壓產生電路，其中更具 備有電阻分壓電路，在從非正常狀態轉移到正常狀態時之 過渡期間，結合在上述之輸出節點，當該結合時在上述之 輸出點產生分壓電壓。 10. 如申請專利範圍第7項之内電壓產生電路，其中更具 備有： 比較器，用來使上述之輸出節點之基準電壓和第1内部 節點之電壓進行比較； 電流驅動元件，在回應上述之比較器之輸出信號時，在 第2内部節點和第1電源節點之間產生電流之流動； 電壓降元件，結合在上述之第1和第2内部節點之間，用
    C:\2D-CODE\90-06\90105851.ptd 第55頁 526606 六、申請專利範圍 來在上述之第1和第2内部節點之間產生電壓降；和 變換元件，結合在上述之電壓降元件和第2電源節點之 間，用來將上述之電流驅動元件所產生之電流變換成為電 壓，藉以在上述之第1内部節點產生與該變換電壓對應之 電壓。 11.如申請專利範圍第1 〇項之内電壓產生電路，其中上 述之變換元件具備有電容元件。 1 2. —種内電壓產生電路，其特徵是具備有： 内部電壓線，用來傳達内電壓； 差分檢測用電晶體，用來產生與控制電壓和上述内電壓 之差對應之電流； 電容元件，依照上述之差分檢測用電晶體所產生之電 流，用來決定充電電壓； 電流驅動電晶體，依照上述電容元件之充電電壓用來在 上述内部電壓線和電源節點之間產生電流之流動；和 控制電壓產生電路，用來產生控制電壓，上述之控制電 壓產生電路所產生之上述控制電壓用來抵消經由上述差分 檢測用電晶體出現在上述内部電壓線之電壓之溫度相關 性。 1 3.如申請專利範圍第1 2項之内電壓產生電路，其中 上述之差分檢測用電晶體是以源極隨耦器模態進行動作 之絕緣閘型場效電晶體； 上述之控制電壓產生電路用來產生上述之控制電壓藉以 抵消上述絕緣閘型場效電晶體之臨限值電壓對上述内電壓
    C:\2D-CODE\90-06\90105851.ptd 第56頁 526606 六、申請專利範圍 之電壓位準之影響。 14.如申請專利範圍第3項之内電壓產生電路，其中 上述之預充電電路具備有： 第1預充電元件，在回應上述之時鐘信號時，使上述之 第1電容元件結合到第1電源節點；和 第2預充電電路，在回應上述之時鐘信號時，使上述之 第2電容元件結合到第2電源節點。 1 5.如申請專利範圍第7項之内電壓產生電路，其中 上述之預充電電路具備有： 第1結合元件，在回應上述之時鐘信號時，使上述之第1 電容元件結合到用以供給第1電源電壓之第1電源節點；和 第2結合元件，在回應上述之時鐘信號時，使上述之第2 電容元件結合到用以供給與上述第1電源電壓不同邏輯位 準之第2電源電壓之第2電源節點。
    C:\2D-CQDE\90-06\90105851.ptd 第57頁
TW090105851A 2000-07-18 2001-03-13 Internal voltage generating circuit TW526606B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000217190A JP2002032988A (ja) 2000-07-18 2000-07-18 内部電圧発生回路

Publications (1)

Publication Number Publication Date
TW526606B true TW526606B (en) 2003-04-01

Family

ID=18712339

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090105851A TW526606B (en) 2000-07-18 2001-03-13 Internal voltage generating circuit

Country Status (5)

Country Link
US (1) US6426671B1 (zh)
JP (1) JP2002032988A (zh)
KR (1) KR100414319B1 (zh)
DE (1) DE10106407A1 (zh)
TW (1) TW526606B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI418812B (zh) * 2004-12-21 2013-12-11 Formfactor Inc 探針卡、測試設備、探針卡設備及使用探針卡之受測裝置

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4218527B2 (ja) * 2002-02-01 2009-02-04 株式会社日立製作所 記憶装置
CN100382419C (zh) * 2002-09-11 2008-04-16 三菱电机株式会社 电压检测电路和使用它的内部电压发生电路
KR100521370B1 (ko) 2003-01-13 2005-10-12 삼성전자주식회사 파워 검출부를 구비하여 누설 전류 경로를 차단하는 레벨쉬프터
KR100945512B1 (ko) * 2003-02-26 2010-03-09 삼성전자주식회사 손실 계수의 오차 보정을 이용한 게이트 커패시턴스 측정방법
JP4363871B2 (ja) * 2003-03-19 2009-11-11 Ｏｋｉセミコンダクタ株式会社 半導体装置
KR100500411B1 (ko) * 2003-06-18 2005-07-12 주식회사 하이닉스반도체 내부 클럭 신호 생성 회로 및 방법
US6961277B2 (en) * 2003-07-08 2005-11-01 Micron Technology, Inc. Method of refreshing a PCRAM memory device
KR100541816B1 (ko) * 2003-09-19 2006-01-10 삼성전자주식회사 반도체 메모리에서의 데이터 리드 회로 및 데이터 리드 방법
KR100605594B1 (ko) * 2003-10-31 2006-07-28 주식회사 하이닉스반도체 파워업신호 발생 장치
JP2005191821A (ja) * 2003-12-25 2005-07-14 Seiko Epson Corp コンパレータ回路及び電源回路
KR100761369B1 (ko) * 2005-03-31 2007-09-27 주식회사 하이닉스반도체 온도변화 적응형 내부 전원 발생 장치
JP4352268B2 (ja) * 2005-10-21 2009-10-28 トヨタ自動車株式会社 電動パワーステアリング装置
KR100806120B1 (ko) * 2006-08-22 2008-02-22 삼성전자주식회사 내부 전원전압 발생회로 및 내부 전원전압 발생방법
KR100813546B1 (ko) * 2006-10-12 2008-03-17 주식회사 하이닉스반도체 반도체 메모리 장치의 온도 의존형 전압 감지 회로
JP5627166B2 (ja) 2007-05-09 2014-11-19 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置の製造方法
US7683702B1 (en) * 2007-06-26 2010-03-23 Marvell International Ltd. Profile circuit control function
JP5085233B2 (ja) * 2007-08-28 2012-11-28 ルネサスエレクトロニクス株式会社 基準電圧発生回路及びタイマ回路
KR100898654B1 (ko) * 2007-12-28 2009-05-22 주식회사 하이닉스반도체 온도 감지 장치
US8089813B2 (en) * 2008-07-18 2012-01-03 International Business Machines Corporation Controllable voltage reference driver for a memory system
US7932705B2 (en) * 2008-07-24 2011-04-26 International Business Machines Corporation Variable input voltage regulator
US7719913B2 (en) * 2008-09-12 2010-05-18 Macronix International Co., Ltd. Sensing circuit for PCRAM applications
JP2010097344A (ja) * 2008-10-15 2010-04-30 Elpida Memory Inc 半導体装置
JP5518409B2 (ja) * 2009-09-15 2014-06-11 ピーエスフォー ルクスコ エスエイアールエル 半導体装置、半導体記憶装置、及び半導体装置を含む情報処理システム
JP5519308B2 (ja) * 2010-02-05 2014-06-11 ルネサスエレクトロニクス株式会社 半導体集積回路及びデータ処理システム
KR101143446B1 (ko) * 2010-05-31 2012-05-22 에스케이하이닉스 주식회사 전압 발생 회로
CN103532374B (zh) * 2012-07-05 2016-12-21 意法半导体研发（上海）有限公司 稳压电荷泵电路
TWI511442B (zh) * 2012-12-24 2015-12-01 Novatek Microelectronics Corp 資料控制電路
US9502468B2 (en) * 2014-03-06 2016-11-22 Infineon Technologies Ag Nonvolatile memory device having a gate coupled to resistors
JP6090214B2 (ja) * 2014-03-19 2017-03-08 株式会社デンソー 電源回路
US9851730B2 (en) * 2015-04-10 2017-12-26 Qualcomm Incorporated Voltage droop control
DE102015105565B4 (de) * 2015-04-13 2019-06-19 Infineon Technologies Ag Schaltung
KR20160138618A (ko) * 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 내부전압 발생 장치
FR3045982B1 (fr) * 2015-12-18 2019-06-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Cellule logique a faible consommation
US9887006B1 (en) 2016-10-24 2018-02-06 Infineon Technologies Ag Nonvolatile memory device
US11302387B2 (en) * 2020-07-13 2022-04-12 Micron Technology, Inc. Input/output capacitance measurement, and related methods, devices, and systems
CN115309227B (zh) * 2022-08-04 2024-07-02 西安电子科技大学 一种全饱和mosfet带隙基准源

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950004858B1 (ko) * 1992-03-17 1995-05-15 삼성전자 주식회사 내부전원전압 발생회로
JP3207680B2 (ja) * 1994-08-30 2001-09-10 株式会社東芝 半導体集積回路
JPH10201222A (ja) * 1996-12-27 1998-07-31 Fujitsu Ltd 昇圧回路及びこれを用いた半導体装置
JP3087838B2 (ja) * 1997-08-05 2000-09-11 日本電気株式会社 定電圧発生回路
GB2337994A (en) * 1998-06-01 1999-12-08 Cray Valley Ltd Binder for coating composition
US6175266B1 (en) * 1998-12-08 2001-01-16 Vantis Corporation Operational amplifier with CMOS transistors made using 2.5 volt process transistors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI418812B (zh) * 2004-12-21 2013-12-11 Formfactor Inc 探針卡、測試設備、探針卡設備及使用探針卡之受測裝置

Also Published As

Publication number Publication date
US20020024380A1 (en) 2002-02-28
DE10106407A1 (de) 2002-02-14
KR100414319B1 (ko) 2004-01-07
US6426671B1 (en) 2002-07-30
KR20020007974A (ko) 2002-01-29
JP2002032988A (ja) 2002-01-31

Similar Documents

Publication Publication Date Title
TW526606B (en) Internal voltage generating circuit
US5870345A (en) Temperature independent oscillator
JP3752107B2 (ja) 集積回路用パワーオンリセット回路
TW565842B (en) Semiconductor memory device
US8085566B2 (en) Semiconductor circuit device and data processing system
JP3124781B2 (ja) 半導体集積回路装置
US5442277A (en) Internal power supply circuit for generating internal power supply potential by lowering external power supply potential
CN100423128C (zh) 带有单元比率小的存储单元的半导体存储装置
US11695010B2 (en) Semiconductor device
JP3110257B2 (ja) 半導体集積回路
JPS62146488A (ja) 内部電位発生回路
JPS6199363A (ja) 基板電位発生回路
US5986935A (en) Semiconductor memory device with high voltage generation circuit
JP2002083494A (ja) 半導体集積回路
JPH0278090A (ja) メモリ装置の供給電圧安定化回路
JP2004295705A (ja) 定電圧電源回路およびこれを用いた電子時計
JP3888949B2 (ja) 半導体集積回路
JP3361478B2 (ja) 半導体集積回路
JPH10270988A (ja) 基板バイアス効果を利用した遅延回路
JP3789409B2 (ja) 半導体集積回路
JPH0785664A (ja) ダイナミック型ｍｏｓメモリ
KR20000031190A (ko) 백바이어스전압 발생기
JPH019269Y2 (zh)
KR20000074846A (ko) 반도체 장치의 파워 온 리셋 회로
JPH0276253A (ja) 基板バイアス発生回路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees