TW503585B - Diode having breakdown voltage adjustable to arbitrary value without increase of parasitic capacitance and process for fabrication thereof - Google Patents

Description

^^3585 五、發明說明（1) 之領域 本發明係關於一種半導體裝置，尤其是關於一顆整合 入半導體裝置之二極體與製造一顆保護用二極體之方法。 技術之說明 二極體在電子電路中具有廣泛的應用。二極體令電流 於單向流通。當注目於二極體之，，令順向電流流通π特性 時，該二極體用作為整流器的基本部份。另一方面，當注 目於二極體之π其阻擋反向電流流通”特性時，該二極體用 作為抗施加至電路元件之異常電壓的保護元件。 後者之應用描述如下。一個半導體裝置於内部積體電 路與外部電子電路之間具有複數個傳導端，並且電子訊號 經由該傳導端於外部電路與内部積體電路之間傳輸。因 此’傳導端為半導體裝置之必要元件。然而，傳導端暴露 於環境中，並且極強大的電壓有可能加於該傳導端上。若 該極強大之電壓直接加於内部積體電路之電路元件上，則 该電路元件將嚴重受損，並且該半導體裝置需更新。 β 為了保護内部積體電路裝置之電路元件免於極強大電 壓之傷害，便將保護用二極體形成於半導體裝置中，並且 連接至傳導端與内部積體電路裝置之電路元件之間的 么3 〇 二圖1不出該保護用二極體的典型範例。該先前技術 保j用_極體1通常接至傳導端與内路之輸入 之間的-個訊號路徑。該保護用二極體1包含—個高=

第5頁 該P型守護環4 先前技術之保護用 電所引起之大電流 用二極體的抗靜電 要的。然而，該寬 體電路運作時，輸 體上。大量寄生電 攸訊號傳輸特性之 此，在抗靜電放電 於P型雜質區3 同時影響寄生電容 極體中設計人員困 細地說，先前技術 個電壓即崩潰。然 在關閉狀態當電子 時。崩潰現象發生 遷度佈植的η型井2 濃，則空乏層越薄 503585 五、發明說明（2) " --------- 佈楂的η型井2、一個p型雜質區3與一個p型守護環*。兮古 佈植的η型井2形成於〇型半導體基板上，並且該p =與尚濃度佈植的11型井2形成一ρ_η接面作為一個 體。該ρ型雜質區3周圍環繞著ρ型守護環4，其較型 雜質區3深。因此，該ρ型雜質區3與1)型守護 丘同乂 —個嫁接基層架構。 二極體1可將因極強大的電壓或靜電放 至η型半導體基板。換句話說，從保護 放電特性之觀點，該寬的Ρ — η接面是必 的ρ-η接面具有大量寄生電容。當該積 入訊號將從相關之傳導端加至輸入電屋 谷疋使輸入訊號波形變形的原因，並』 觀點’該寬的ρ-η接面是不必要的。因 特性與訊號傳輪特性之間需有所取捨^ 與高濃度佈植的η型井2之間的 接 與崩潰電壓極深，並且在二術接之面 擾於伴隨崩潰電壓而生的寄生電容。$ 之二極體預期在輪入電晶體受損前的弃 而’該先前技術之保護用二極體將維赛 訊號於傳導端與輸入電晶體之間傳輪’ 於一臨界強電場其跨於Ρ型雜質區3與声 之間的ρ-η介面空乏層上。佈植濃度'越" 。在一個薄的空乏層中，電場強度报溶

^585 五、發明說明（3) 此’崩潰電壓主要與高濃度肺植的n裂 積有關貝舊辰關。寄生電容與空乏層厚度及p_n接面面 人員A千i r乏層將會不預期地增加寄生電容。當設計 體1 一個高崩潰電麼，該寄生電 报難：十:二電_生電容極有關係，並且設計人員 電電的壓二極體。設計人員的阻礙為緊密關聯 個先:專術153二887號”表、了另- 體。該先前技術之光二極體的技術：的：【u:二極 =動態範® ’並且藉由離子佈植或熱技二y 度佈植之。型雜質區形成於高濃度佈植之η型井r將" 查-览之概. 因此本發明的一個重要 調整至適當崩潰電壓而無須考慮寄生電；個二極體，其可 本發明的一個重要目的亦為 保護用二極體。*㈣為楗供-個製程用以製造該 :完成該目的，本發明提議形成複 衫響二極體之崩潰電壓而其他則決定寄生電=其中之 個具體:供二^ -導通形式相反的第二導通形式之第二半導體： 第7頁 503585 、發明說明（4) 複數個佈植濃度不同的區域以形成複數個電子性彼此不 同的接面。 一 根據本發明的另一個實施樣態，提供一個製程以製造 一極體’包含步驟a)準備一個具有某種導通形式之高濃 度佈2之半導體層，b)在高濃度佈植之半導體層上長一層 $有前述導通形式之低濃度佈植的半導體層，c)在該低濃 ς佈，的半導體層中形成一個具有與前述導通形式相反的 ^ ,導$形式之守護環以便於在該低濃度佈植的半導體層 一個接面，d)在該低濃度佈植的半導體層之表面 談ί ΐ Ϊ 2内形成具前述導通形式之雜質區，以及e)在 Ϊ通之ΐ的體層<表面i守護€之内•成具其他 個接面ίΐί二雜質區以便於與該雜質區形成不同於第一 面之電子特性的第二個接面。 二極^^::另一個實施樣態，提供-個製程以製造 度佈植之半導^声備^一個具有某種導通形式之高濃 具有前述導通形：之低濃度佈植之半導體層上長-層 度佈植的半導體層中形成X佈植的半導體層，c)在該低濃 以及d)在該雜質區的^面—個具有前述導通形式的雜質區 上形成具有與前述導^與低濃度佈植的半導體層之表面 質區以便於與該低濃声=式相反之其他導通形式的另一雜 及與該雜質區形成不^二，的半導體層形成第一個接面以 接面。 、第一個接面之電子特性的第二個

第8頁 503585

較佳實施例之說明 第一個實施例 參考圖2之圖式’一顆保護用二極體1〇與形成内部電 子電路一部份的輸入場效電晶體T1整合入高濃度佈植^型 半導體基板11中。一接腳Ρ1接至該輸入場效電晶體11的閘 極’並且該保護用二極體10連接至接腳^與該輸入場效電 晶體Τ1的閘極之間的訊號路徑。該高濃度佈植η型半導體 基板11佈植濃度1 X 1 018cnr3或該值以上，並且電阻係數等 於或小於20/ 1 000 ohm-cm。 五、發明說明（5) 該保護用二極體1 0包含一低濃度佈植之n型半導體層 1 2、一局濃度佈植之n型雜質區丨3、一高濃度佈植之p型雜 質區14以及一p型守護環15。該低濃度佈植之n型半導體層 1 2以磊晶方式長於該高濃度佈植]1型半導體基板丨〗之上，曰 並且該高濃度佈植之η型雜質區13形成於該低濃度佈植之η 型半導體層12的表面。該高濃度佈植之ρ型雜質區14盥該 高濃度佈植之η型雜質區13有部份重疊，並且深度比該高 J度佈植之η型雜質區13淺。因此，該高濃度佈植之ρ型雜 貝區14與該高濃度佈植之η型雜質區13形成一個主要的ρ — η Π該2守護環15形成於該高濃度佈植之ρ型雜質區 比；：：二i佈植之η型雜質區13的周圍。該ρ型守護環15 ===度佈植之0型雜質區13深因此該主要的ρ_η接面& 護環15之内。該P型守護環15存在於該低濃 導體層ι2η邊ΛΛ、體層12中’並且在該低濃度佈植之n型半 曰 1形成p —n接面b。該ρ-η接面b比該主要的p-n 503585 五、發明說明（6) 接：=度佈植之n型半導體層12在佈植濃度 上约比该同/辰度佈植之n型井2小一個數旦級 該主要的h接二關。另-個 "/Λ= 潰電麗無任何影響。另-方面，該寄 f Ρ_η接面b決定。該主要的"接面a對

寄生2二受到如下所述之限制。該"接面a的特 性主=該：：度佈植^型雜質區13的佈植濃度有關。 另一方面，该另一個p_n接面的特性主要盥低 型半導體層12的佈植濃度及該？型守護㈣的佈^濃 關。因此，該崩潰電壓與該寄生電容無強烈的關連 例中，即使該崩潰電壓調整至理想值，耦合至該保蠖 極體1。之寄生電容依舊很小。實際上，耦合至該保J用I ί體10之寄f電ί小於麵合至先前技術之保護用二極體1 ’因？該寸濩ί辰15與低濃度佈植之〇型半導體 Ρ - η接面b。 Λ 接下來，將說明本保護用二極體如何設計。該二極 10預期用以保護輸入場效電晶體T1免於極強大的電壓或靜 電放電之害。基本上在任何時刻在該半導體裝置操作時 =壓加至該二極體10上。因此’設計該保護用二極體^ 二f :p-n接面不在表面而在其内部直接影響崩潰電壓。 ，、思指著該保護用二極體丨〇具有一個嫁接基層架構。 至守究：合至主要p—n接面a之寄生電容與耦合 i: 邊另一個p_n接面k寄生電容之間的比例。本 么月人研究許多具嫁接基層架構的二極體，並且歸納出大 第10頁

口 I5刀輕合至二極體的寄生電容來自 面。 守護環邊界的ρ-η接 如前所述，寄生電容主要決定於 層之面積與厚度。在面積的減少 a的二乏 雷笟的、、# I + 上有所限制。因此，寄生

笔今的减少將藉由增加空乏層厚 吁王 派度將加以改變。然而，該主要 仰很 的崩潰雷厭斗《 m二 n接面a乃没计以達成標 W朋/貝尾壓，並且因而，該佈植 古十守罐护、I m 徂/辰度不月b改變。因此，設 二;的"接面使空乏層盡可能地寬將可有效地

預期守護環15提供大電流—個寬的電流路徑。在此情 =了’很難減少該？型守護環15的佈植濃度。該卩型守護環 ^該11型半導體層共同形成P-n接面。在該η型半導體層 上並無任何嚴重的限制。因此，在實現本發明之保護用二 極體1 0時採用該低濃度佈植之η型半導體層1 2。

f發明人研究該低濃度佈植之η型半導體層丨2的有效 佈植/辰度與寄生電容間的關係。藉由單級接面近似法並假 設厚度等於或大於1微米以分析該低濃度佈植之η型半導體 層1 2 °本發明人歸納出當電阻係數等於或大於〇. 1 〇hm_cm 時寄生電容減少。例如，當將該低濃度佈植之η型半導體 層12彡又计為8微米至12微米厚且45 ohm-cm至55 ohm - cm， $亥寄生電容減為百分之一或更少。 該齊納崩潰電壓設計如下。該齊納崩潰電壓設定為6 伏。擴散入一個具有電阻係數1 〇/1 〇〇〇 〇hm-cm的η型區 域中。該η型區覆蓋一個硼源，並且硼在攝氏1100度下熱

第11頁

ι佈植雜貝以向濃度佈植，並且佈植濃度 = 2.5楗水冰lx 1〇19cm_3。為了調整崩潰電壓至標的值，雜 二硼之輪廓範圍將平緩化直至3微米 内驅入以達成該平緩化之雜質輪二二 例中，熱處理連續3.5小時。 你个 本發明人研究如前述設計樣本之二極體特性。26奸至 P之寄生電容耦合至先前技術二極體的樣本中。另一方 ^二ί合至本發明二極體的寄生電容僅為5pF。該二極體 0几硭，放電約1〇Κ伏，並且該齊納崩潰電壓為6 ι伏。 接著’參考圖3Α至3J說明製造本發明二極體的製程。 該齊納崩潰電壓設為6伏。該製程一開始 植之η型半導體基板U。該高濃度佈植之⑼/導:辰基度二 由矽，組成。 在該高濃度佈植之n型半導體基板丨丨上矽磊晶至8〇〇奈 ”旱’並形成該低濃度佈植之η型半導體層丨2。該低濃度 佈植之η型半導體層12在攝氏1〇〇〇度下熱氧化18〇分鐘以便 於在，低濃度佈植in型半導體層12表面長一層8〇〇奈米厚 之石夕氧化層1 6如圖3 A所示。 一光阻溶液旋轉分布於該矽氧化層1 6上，並烘烤以形成 一光阻層。該p型守護環15之樣式影像自光罩上轉移（未示 出），並且在該光阻層上形成一個潛伏的影像。製造該潛 伏的影像以便形成一個光阻遮罩（未示出）。因此，使用光 兹刻技術在該矽氧化層16上形成光阻遮罩。 藉該光阻遮罩，該矽氧化層丨6予以部分蝕刻使該低濃

第12頁 503585 五、發明說明（9) f佈植之n型半導體層12的上表面露出如圖3β所示。將爷 先阻遮罩移除。該露出的表面覆蓋一層含硼的擴散源^ 不出），並且在攝氏11 00度下硼便從該擴散源熱擴散入該 =度佈植之η型半導體層12約6〇分鐘。之後，硼在攝‘ ^度下驅入該低濃度佈植之η型半導體層1 2約30分鐘。 該Ρ型守護環15便形成於該低濃度佈植之η型半導體層12之 中，並且將該低濃度佈植之η型半導體層丨2露出之表面熱 氧化。結果，該擴散窗由氧化矽封閉如圖％所示。 …、 接著，使用光蝕刻技術將另一個光阻遮罩（未示出）形 f於該石夕氧化層16上，並且將該矽氧化層16部&蝕刻以形 成一個離子佈植窗。在佈植濃度7〇x 1〇15cnr2下將磷離子 佈植至該低濃度佈植之n型半導體層丨2中。離子佈植之鱗 層1 7形成於該低濃度佈植之η型半導體層丨2之中如圖π所 示。在離子佈植後，在攝氏1100度下將磷驅入該低濃度佈 植之η型半導體層12中18〇分鐘。磷便形成高濃度佈植之η 型雜質區1 3，並且將離子佈植用之窗封閉如圖3F所示。 ^ ，使用光蝕刻技術將另一個光阻遮罩（未示出）形成於 忒矽氧化層1 6上，並且將該矽氧化層丨6部分蝕刻以形成一 個熱擴散窗如圖3G所示。該高濃度佈植之n型雜質區1 3與口 ，守護環15之部分暴露於該窗下。將該光阻遮罩移除。/該 露出的表面覆蓋一層含硼的擴散源（未示出），並且在攝氏 1100度下將硼熱擴散約60分鐘。在攝氏度下將硼進一 步地驅入約30分鐘。硼便形成高濃度佈植之p型雜質區 1 4，並且將該窗再次封閉如圖3H所示。 、

503585 五、發明說明（ίο) ，石==蝕刻技術將又一個光阻遮罩（未示出）形成於 钱使用該光阻遮罩，將該石夕氧化層“部分 2刻以形成一個接觸孔。將該光阻遮罩移除。該高濃度佈 ，之P型雜質區14與p型守護環15之部分暴露於該接觸孔下 如圖3 I所示。 將鋁蒸鍍在所形成的架構上，並且形成一鋁層。使用 ^虫刻技術將-個光阻遮罩形成於該銘層丨，並將該銘層 電極18。最後，另一個金或銀電極19形成於該高濃度 一之^型半導體層11的反面如圖3J所示。因此，將圖2所 :護用二極體10製造於該高濃度佈植之n型半導體基 由前述可知，根據本發明之保護用二極體具有主要 Ρ-η接面a與另一個ρ —η接面b。該齊納崩 /由 接面決定，並且大部分之寄生電容輛合至另一個二 b。這兩個p-n接面&與1)可各別設計因此該保護用二極體ι〇 可在無重大寄生電容的情形下調整為標的之崩潰電壓。 1二個實施你丨 參考圖4之圖式，實現本發明的另一二 ，濃度佈植之η型半導體基板"上。該二極體=匕 $ : ^ : f :η型半導體層12、一高濃度佈植之η型雜質區 半導體声「2:2植之Ρ型雜質區14。該低濃度佈植之㈣ 广導體層12以遙晶方式長於該高濃度佈植η型半導體基板 之上’並且具有佈植濃度lx l〇14cnr3。該高濃度佈植之η 503585 五、發明說明（11) 型雜質區1 3很深使得該高濃度佈植之^型雜質區丨3植入該 南濃度佈植η型半導體基板11中。此一特徵是必要的，因 為須減少該高濃度佈植之η型雜質區丨3與該高濃度佈植η型 半導體基板11之間用以抗衡電流的電阻值。藉由離子佈植 以形成該高濃度佈植之η型雜質區丨3，並且具有佈植濃度1 X 1019cnr3。該高濃度佈植之ρ型雜質區丨4比該高濃度佈植 之η型雜質區1 3淺，並且比該高濃度佈植之η型雜質區1 3 寬。因此，該高濃度佈植之ρ型雜質區丨4與該高濃度佈植 之η型雜質區13形成一個主要的ρ —η接面a，並且該高濃度 佈植之p型雜質區14與該低濃度佈植之n型半導體層12形成 另一個ρ-η接面c。因此，除了該ρ型守護環15以外，該二 極體20類似於該保護用二極體1〇。 該齊納崩潰電壓主要由ρ-η接面a決定，並且設計該 Ρ-η接面a使其具有齊納崩潰電壓6伏。另一個ρ-η接面c具 有一個抗靜電放電之電壓。該抵抗電壓將高於該齊納崩潰 電壓，即，高於6伏。該抵抗電壓約為1 〇伏。因此，該低 濃度佈植之η型半導體層12與高濃度佈植之ρ型雜質區14之 組合充當作該該低濃度佈植之η型半導體層1 2與ρ型守護環 1 5之組合。當該低濃度佈植之η型半導體層1 2具有電阻係 數50 〇hm-cm時，該抵抗電壓等於或大於300伏。 該Ρ-η接面c的面積比該主要由ρ-η接面a寬使其具有導 通性以減少耦合至二極體2 0的寄生電容。該低濃度佈植之 η型半導體層12減少耦合至ρ-η接面的寄生電容至等於或小 於IpF。耦合至先前技術二極體的寄生電容約為30pF。因

第15頁 503585

五、發明說明（12) 此，大大地減少了該寄生電容。 該低濃度佈植之η型半導體層1 2之佈植濃度的決定無 關於该齊納朋 >貝電壓’並且與該寄生電容無強烈關連。因 此’設什人員可在不增加寄生電容的情形下設計該崩潰電 壓。 圖5Α至51顯示出製造該二極體2〇之製程。該製程一開 始要準備高濃度佈植之η型半導體矽基板丨丨。在該高濃度 佈植之η型半導體基板11上石夕蟲晶，並形成該低濃度佈植 之η型半導體層12。該低濃度佈植之^型半導體層12的表面 在攝氏1 000度下熱氧化180分鐘。於是，在該低^濃度佈植 之η型半導體層12覆蓋一層8〇〇奈米厚之矽氧化層16如圖5Α 戶斤示0 接著’使用光蝕刻技術在該矽氧化層丨6上準備一光阻 遮罩（未示出），並且將該矽氧化層16部分蝕刻以形成一個 作為離子佈植用的窗如圖5Β所示。 ^經由該窗將磷以尺Ox l〇15cnr2的佈植濃度離子佈植至 j =濃度佈植之n型半導體層12。因此，將磷17引入該低 /辰度佈植之11型半導體層12如圖5C所示。 在攝氏11 〇〇度熱處理18〇分鐘將該磷17驅入該低濃度 棺夕之ϋ型半導體層12中。當熱處理完成後，^高濃度佈 中，n 5L雜貝區1 3便形成於該低濃度佈植之η型半導體層1 2 图π ii且該窗將以在熱處理過程中所長出之氧化矽封閉如 另個光阻遮罩（未示出）成形於該矽氧化層16上，並

且將該化層16部分餘刻以形成另-個窗如圖5Ε所示。 一個έ硼的擴散源（未示出）散佈在該 j =於攝氏11〇。度熱擴散6。分鐘如圖5F所示。=: :擴散源移除，並且在攝氏1 000度將該棚驅入該低濃：： :之二型半導體層1 2一中3 0分鐘。當將硼驅入時，磷亦擴又 散。該鱗將達到該高濃度佈植型半導體基板i ι，並且 = 植之n㈣質區13將延伸至該高濃度佈植之η型 +導體土板11如圖5G所不。在熱處理期間該窗亦將關閉。 使用光蝕刻技術尚有另一個光阻遮罩（未示出）成形於 該矽氧化層16上。將該矽氧化層16部分蝕刻使該高濃度佈 植之Ρ型雜質區14暴露於形成於該矽氧化層16上 圖5Η所示。 接著，蒸鍍鋁，並形成一鋁層。使用光蝕刻技術尚有 另一個光阻遮罩（未示出）成形於該鋁層上。藉由該光阻遮 罩，將該銘層部份蝕刻在該矽氧化層16上形成一電極18。 最後’將金或銀蒸鑛在該南濃度佈植之η型半導體基 板11的反面上，並且形成另一個電極19如圖51所示。 在該製程中熱處理重複進行，並且該η型佈植雜質在 這些熱處理中擴散。因此，該低濃度佈植之η型半導體層 1 2厚度減少。該低濃度佈植之η型半導體層之最小厚度為 該高濃度佈植之ρ型雜質區14之深度、一般操作情形下ρ — η 接面c之空乏層寬度以及來自該高濃度佈植之^型半導體矽 基板11的η型佈植雜質熱擴散的厚度增量之總和。在本例 中’該低濃度佈植之η型半導體層1 2約為11微米厚。

第17頁 五、發明說明（14) 此兩m二極體2〇具有兩鯽-接心細，並且 妾面a與c之電子特性可各別設 要由該主要p-n接面a決定，並且另二5亥齊納朋潰電屋主 電放電之抵抗電壓與寄生電容量接面c在抵抗靜 此，該二極體20可在不增力口; 烈的影響。因 成標的值之齊納崩潰^加寄生電今的情形下具有可調整 施例 濃度現本發明的另一個二極體21。除了該高 間留有空：以外、區該高濃度佈植之η型半導體層11之 θ卜，該一極體21類似二極體20。因此，該- 區r=?r極體2°相對應之層與區： .；^ #u為了間化起見而不詳加說明。 在该兩濃度佈植n型雜質區j 3盥古 ^ =之間的空隙與該低濃度佈植型之半 ==關。該空隙之設計方法為崩速之增 植之/型/遵1!’該高濃度佈植n型雜f區13與該高濃度佈 ΪΓ電阻層11之間的蟲晶層之設計任務目標為大量 型半Ϊ Ϊ Ϊ高濃度佈植n型雜質區1 3隔著該低濃度佈植之η 對，兮之部份與該高濃度佈植之η型半導體層11相 生電：—Ϊ體21仍具有抵抗靜電放電之高抵抗電麼與低寄 杏施^ 濃度佈植η型雜#區13的驅入步驟較第二個 貝例紐，並且整個流程的時間減短。

第18頁 五、發明說明（15) 2，一極體21受大電壓反向偏壓時，齊納崩潰發生， ίϋ:電流垂直流通。該低濃度佈植之n型半導體層12 之。卩伤作為串聯電阻，並且該二極體承受大電阻。 、曲# f兩個Ρ —η接面a與c形成於該二極體21中，並且該低 =度佈植之η型半導體層12消除來自二極體以之高濃度佈 ni雜質區"之不必要的影響。結果，相較於先前技術 :亟-在不增加該半導體基板丨丨的情形下，寄生電容將 ^ ^ ^ ^ 此外可在不改變該半導體基板11之佈植 /辰又的f月形下調整該齊納崩潰電壓。 & k若該低濃度佈植之n型半導體層12很薄，若該高濃度 n型雜質區1 3很深，電極1 8與1 9之間的電阻將可減 少0 由刚述可知’在根據本發明的二極體中該p型雜質區 ”彼此α間佈植濃度不同之n型雜質區形成Ρ —η接面a/b或 H。5亥朋潰電壓與該主要P — n接面a之電子特性有關，並 /η ^主接面&之電子特性由該主要P —n接面兩側之P型 =1雜貝區的佈植濃度控制。另一個p_n接面對崩潰 由、影響。另一方面，耦合至該二極體之寄生電容主要 一個p〜n接面b 決定。因此，可在不考慮 的情形下調整該崩潰電壓。 晃奋 術之雖然已示出且描述本發明之特定實施例，熟悉本項技 , 人將可明瞭在不偏離本發明之精神與範疇的情形τ1 做各種改變與修正。 ㈣形下可 根據本發明之二極體絕不侷限於保護之用途。本發明

第19頁 503585 五、發明說明（16) 之優點直接與無關連於寄生電容的崩潰電壓有 根據本發明之二極體對於任意種類之電子電路^因此， 於在電子電路中設計人員認為在不考慮寄 容t，野 調整崩潰電壓是很重要的情形下。可應 下 為箝制電路。 』电卞冤路之一 =該η型佈植雜質以高加速之能量離子佈植入該低 浪度佈植之η型半導體芦，則刑欲抽从^ · ,+立t # 層則哀η型佈植雜質之投射範圍很 長。此思味者驅入之步驟將縮短。 根據本發明，製程中可能採用氣相擴散或離子佈植。

503585 圖式簡單說明 在配合下面說明與附圖，將可更清楚地熟悉該保護用 二極體與製程之特徵與優點，其中： 圖1為一個橫切面圖顯示先前技術之保護用二極體架 構； 圖2為一個橫切面圖顯示根據本發明之保護用二極體 架構； 圖3A至3J為橫切面圖顯示一製程用以製造根據本發明 之保護用二極體； 圖4為一個橫切面圖顯示根據本發明之另一保護用二 極體架構； 圖5 A至5 I為橫切面圖顯示一製程用以製造該二極體； 以及 圖6為一個橫切面圖顯示根據本發明之另一保護用二 極體架構； 符號說明 1、10、2 0、21 〜二極體 2〜尚濃度佈植的η型井 3〜ρ型雜質區 4〜ρ型守護環 12〜低濃度佈植之η型半導體層 13〜南濃度佈植之η型雜質區 1 4〜高濃度佈植之ρ型雜質區 1 5〜ρ型守護環

第21頁 503585

第22頁

Claims (1)

1. 503585

   8 ·如申請專 的複數個區 區域的另一 域之一（12) 個區域之一 (1 4)深，並 形成於該第 第一半導體 複數個區域 域之一（1 2 ) (1 3 )，分別 另一個（a ) 利範圍第7項之二極體，其中該第一 域中之-個(15) ’與該第一半導曰 個（1 4)，係形成於該第二半導-M曰们後数個 + 士 *以上、+ i 夺體層之複數個區 之中，，、形成之方式為該第一半導 (15)較該第-半導體層的複數個區域：Γί 且該第二半導體層之複數個區域的另一 1 二半導體層之複數個區域之一(12 』 層的複數個區域之一（15)與該第— =二 的另一個（14)以及該第二半導體層之複數^區 與該第二半導體層之複數個區域的另一個 ° 形成該複數個接面之一（b)與該複數個接面的 9 ·如申凊專利範圍第8項之二極體，其中該第一半導體声 的複數個區域中之該一個與該第一半導體層的複數個區曰域 中的該另一個，為低濃度佈植守護環（i 5 )與連接至該低濃 度佈植守護環（15)的一個第一個高濃度佈植雜質區(1/)= 並且該第二半導體層之複數個區域中之該一個與該第二半 導體層之複數個區域中的該另一個，為磊晶長於高濃度佈 植之半導體層（11)上具有苐二導通類型之低佈植濃度半導 體層（1 2 )與一個形成於該低濃度佈植守護環（1 5 )中的第二 個高濃度佈植之雜質區（1 3 )。 I 0 ·如申請專利範圍第1項之二極體，其中設計該第一個半 導體層（14)使其具有均勻之佈植濃度。 II ·如申請專利範圍第1 〇項之二極體，其中該第二半導體

   第24頁 修正 曰 案號 90113752 六、申請專利範圍 一 = 域之一(12)係蟲晶長於-個具有第二導通類 佈植濃度…第二半導體層之; 之弟三個半導體層（11)上，並 之U2) 區域的該弟一 +導體層之複數個 域之二：二! 質區佈植濃度高於複數個區 ^ ( 2)並且形成於該複數個區域之一（12)的#而 I2·如申請專利範圍第U項之二 （2)的表面。 中之哕一他r Ί 9 、 極體’其中該複數個區域 丁々口亥一個（12)與該複數個區域 π、 第一個半導體層（l4)共同形成今 ς 一個（l3)，與該 複數個接面中的另一個（a) Μ禝數個接面之一（c)與該 該複數個接面中的另—個寬並且該複數個接面之一（C)較 U·如申請專利範圍第10項之二 的另一個（1 3 )連接至兮M 一 體/、中該複數個區域 1 4 ^^击亥第二個半導體層（11 )。 • σ申碩專利範圍第1 〇項之二榀骑甘 中的該另-個α3)舆該第三個體ϋ該複數個區域 15.-種用以製造二極體之製程+¥包體含 a) 準備一個高濃度佈/ ‘” 種導通形式； 徂艾+蜍體層（11)，其具有一 b) 在该向濃慶你；[：亩夕& 種導通形式之低濃产\導體層（11)上長一層具有該 、 低/辰度佈植之半導體層（12、· C在该低濃度佈植之半導I# M n 9 ^ ， 種導通形式相反之其他導、g 體層（12)中形成具有與該 濃度佈植之半導^ X ^ /式的守護環（1 5 )，俾與該低 〇在該二::):半成導—個接面(… 環（15)中形成—個且之體層（1㈧的表面上該守護 有4料通形式的雜質區（13);以及

   IM 第25頁 、申請專利範 圍 一年月曰 修正 e)在該雜質區（1 3)的表面上與該守護環（丨5)的表面 -匕 jo % 質區X乃一個具有其他導通形式的雜質區（14)，俾和該雜 笛1 3 )形成一個具有與第一個接面（b )不同電子特性的 —個接面（a)。 1 β 如由上主 中兮甲*請專利範圍第1 5項之用以製造二極體之製程，其 ^低礙度佈植之半導體層（丨2 )在該步驟b )以磊晶的技 17 中申請專利範圍第1 5項之用以製造二極體之製程，其 J 8另—個雜質區（1 4)佈植濃度高於該守護環（丨5)。 種用以製造二極體之製程，包含如下步驟： a)準備一個高濃度佈植之半導體層（丨丨），盆且 一 種導通形式； 八八另 b)在該高濃度佈植之半導體層（11)上長一層且有該 種導通形式之低濃度佈植之半導體層（12); …有J 、c)在該低濃度佈植之半導體層（12)中形成具有該種 導通形式的雜質區（1 3);以及 、口 d)在該雜質區（1 3)的表面上與該低濃度佈植之半導 體層（1 2)的表面上形成另一個具有與該種導通形式相反的 其他導通形式的雜質區（1 4 )，俾和該低濃度佈植之半導體 層（1 2)形成第一個接面（c)以及和該雜質區（1 3)形成一個 具有與第一個接面（c)不同電子特性的第二個接面（a)。 j 9•如申請專利範圍第1 8項之用以製造二極體之製程，其 中，在步驟d)之後更包含如下步驟：使用以將該導通形 式置入該該雜質區（1 3)中之佈植雜質熱擴散進如至該該低

   第26頁 503585 案號90113752 年月日 修正 六、申請專利範圍 區 質 亥 古口 到 直 中 古口 至 接 il 濃度佈植之半導體層（1 2 高濃度佈植之半導體層（ Ι··1 第27頁