JPH07288278A - 半導体装置およびその製法 - Google Patents
半導体装置およびその製法Info
- Publication number
- JPH07288278A JPH07288278A JP7870394A JP7870394A JPH07288278A JP H07288278 A JPH07288278 A JP H07288278A JP 7870394 A JP7870394 A JP 7870394A JP 7870394 A JP7870394 A JP 7870394A JP H07288278 A JPH07288278 A JP H07288278A
- Authority
- JP
- Japan
- Prior art keywords
- junction
- type
- semiconductor layer
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 電気特性を低下させないで、ｐｎ接合の降伏
電圧を向上させる半導体装置を提供する。 【構成】 ｐ型またはｎ型のいずれか一方の導電型の半
導体層１ｂに、前記一方の導電型と異なる他方の導電型
の半導体領域２が設けられ、曲率部を有するｐｎ接合３
が形成された半導体装置であって、前記半導体層１ｂの
表面から前記ｐｎ接合３に沿って、該ｐｎ接合の外周の
一定範囲で該ｐｎ接合３の曲率部までその周囲を覆うよ
うに、前記一方の導電型半導体層１ｂに周囲より不純物
濃度が低い前記一方の導電型の低不純物領域１ｃが設け
られている。
電圧を向上させる半導体装置を提供する。 【構成】 ｐ型またはｎ型のいずれか一方の導電型の半
導体層１ｂに、前記一方の導電型と異なる他方の導電型
の半導体領域２が設けられ、曲率部を有するｐｎ接合３
が形成された半導体装置であって、前記半導体層１ｂの
表面から前記ｐｎ接合３に沿って、該ｐｎ接合の外周の
一定範囲で該ｐｎ接合３の曲率部までその周囲を覆うよ
うに、前記一方の導電型半導体層１ｂに周囲より不純物
濃度が低い前記一方の導電型の低不純物領域１ｃが設け
られている。
Description
【０００１】
【産業上の利用分野】本発明は、ｐｎ接合を有する半導
体装置およびその製法に関する。さらに詳しくは、バル
ク抵抗を増大させることなくｐｎ接合の降伏電圧を向上
させた半導体装置およびその製法に関する。
体装置およびその製法に関する。さらに詳しくは、バル
ク抵抗を増大させることなくｐｎ接合の降伏電圧を向上
させた半導体装置およびその製法に関する。
【０００２】
【従来の技術】従来、ダイオード、バイポーラトランジ
スタなどのｐｎ接合を有する半導体装置のｐｎ接合部は
たとえば、図３に示されるように不純物濃度がＮB のｎ
型の半導体層２１の上に設けられた絶縁膜２２に窓２２
ａが形成され、該窓２２ａからｐ形不純物が拡散されて
ｐ型領域２４が形成され、ｎ型半導体層２１との境界面
にｐｎ接合２５が形成されている。
スタなどのｐｎ接合を有する半導体装置のｐｎ接合部は
たとえば、図３に示されるように不純物濃度がＮB のｎ
型の半導体層２１の上に設けられた絶縁膜２２に窓２２
ａが形成され、該窓２２ａからｐ形不純物が拡散されて
ｐ型領域２４が形成され、ｎ型半導体層２１との境界面
にｐｎ接合２５が形成されている。
【０００３】このｐｎ接合を有する半導体装置に、ある
一定値以上の逆方向の電圧が印加されるとブレークダウ
ンを起す。概して半導体装置の耐圧定格は、大きい方が
望ましく、ブレークダウン値は可能な範囲で大きいこと
が望まれることから、半導体装置においてｐｎ接合の降
伏電圧をできるだけ高くする工夫がなされている。
一定値以上の逆方向の電圧が印加されるとブレークダウ
ンを起す。概して半導体装置の耐圧定格は、大きい方が
望ましく、ブレークダウン値は可能な範囲で大きいこと
が望まれることから、半導体装置においてｐｎ接合の降
伏電圧をできるだけ高くする工夫がなされている。
【０００４】従来の半導体装置では、ｐｎ接合の降伏電
圧を増大させるための主な手段として、バルクの半導体
層であるｎ型半導体層２１の不純物濃度ＮB を小さく、
すなわち比抵抗ρB を大きくする方法が行なわれてい
る。しかし半導体層２１の比抵抗を余り大きくするとバ
ルク抵抗（図４のＲ参照）が大きくなり電気特性を低下
させるため、限界がある。
圧を増大させるための主な手段として、バルクの半導体
層であるｎ型半導体層２１の不純物濃度ＮB を小さく、
すなわち比抵抗ρB を大きくする方法が行なわれてい
る。しかし半導体層２１の比抵抗を余り大きくするとバ
ルク抵抗（図４のＲ参照）が大きくなり電気特性を低下
させるため、限界がある。
【０００５】ところでｐｎ接合の降伏電圧ＶBRはｐｎ接
合が平面接合部（たとえば図３のＡ参照）、円筒形接合
部（たとえば図３のＢ参照）、球形接合部（たとえば図
３のＣ参照）などの接合状態によって変り、それぞれの
降伏電圧を順にＶBR1 、ＶBR2 、ＶBR3 とし、バルク半
導体層の不純物濃度ＮB の関数で、曲率により定まる定
数をそれぞれＫ1 （ＮB ）、Ｋ2 （ＮB ）とすると、階
段接合のばあい、
合が平面接合部（たとえば図３のＡ参照）、円筒形接合
部（たとえば図３のＢ参照）、球形接合部（たとえば図
３のＣ参照）などの接合状態によって変り、それぞれの
降伏電圧を順にＶBR1 、ＶBR2 、ＶBR3 とし、バルク半
導体層の不純物濃度ＮB の関数で、曲率により定まる定
数をそれぞれＫ1 （ＮB ）、Ｋ2 （ＮB ）とすると、階
段接合のばあい、
【０００６】
【数１】
【０００７】で表わされる。
【０００８】このＫ1 （ＮB ）とＫ2 （ＮB ）は濃度Ｎ
B の関数で、１＞Ｋ1 （ＮB ）＞Ｋ2 （ＮB ）となり、
この半導体装置のｐｎ接合の降伏電圧ＶBRは一番耐圧の
低い球形接合部であるＶBR3 の値で制約される。
B の関数で、１＞Ｋ1 （ＮB ）＞Ｋ2 （ＮB ）となり、
この半導体装置のｐｎ接合の降伏電圧ＶBRは一番耐圧の
低い球形接合部であるＶBR3 の値で制約される。
【０００９】前記Ｋ1 （ＮB ）、Ｋ2 （ＮB ）は接合曲
率効果により生じるｐｎ降伏電圧に影響を与えるパラメ
ータである。そこで降伏電圧を上げるため、前記のＡＫ
2 （ＮB ）を大きくするか不純物濃度ＮB を小さく（比
抵抗ρB を大きく）する必要がある。しかし、不純物濃
度を小さくすると、バルク抵抗が増大し、電気特性が低
下するという問題があることは前述のとおりである。
率効果により生じるｐｎ降伏電圧に影響を与えるパラメ
ータである。そこで降伏電圧を上げるため、前記のＡＫ
2 （ＮB ）を大きくするか不純物濃度ＮB を小さく（比
抵抗ρB を大きく）する必要がある。しかし、不純物濃
度を小さくすると、バルク抵抗が増大し、電気特性が低
下するという問題があることは前述のとおりである。
【００１０】一方、半導体層表面のｐｎ接合の空乏層は
半導体表面に形成される絶縁膜とのあいだの界面不純物
準位の影響をうける。すなわち、たとえば図４に示され
るように、絶縁膜２２としての酸化シリコン膜にはＮａ
+ などの陽イオンがトラップされ易く、その陽イオンの
影響で半導体層２１ｂの表面に電子が引き寄せられる。
その結果、半導体層２１ｂの表面に電子が集中し、半導
体層２１ｂの表面で空乏層２６が狭まる（図４のＤ参
照）。そのため半導体層２１ｂの表面では降伏電圧が低
下し易く、前述の球形接合部とともに耐圧を制約する一
つの要因となる。なお、ｐｎ接合の空乏層２６の幅Ｗ
は、階段接合のばあい、
半導体表面に形成される絶縁膜とのあいだの界面不純物
準位の影響をうける。すなわち、たとえば図４に示され
るように、絶縁膜２２としての酸化シリコン膜にはＮａ
+ などの陽イオンがトラップされ易く、その陽イオンの
影響で半導体層２１ｂの表面に電子が引き寄せられる。
その結果、半導体層２１ｂの表面に電子が集中し、半導
体層２１ｂの表面で空乏層２６が狭まる（図４のＤ参
照）。そのため半導体層２１ｂの表面では降伏電圧が低
下し易く、前述の球形接合部とともに耐圧を制約する一
つの要因となる。なお、ｐｎ接合の空乏層２６の幅Ｗ
は、階段接合のばあい、
【００１１】
【数２】
【００１２】で与えられることが知られている。ここ
で、εS は半導体材料の誘電率、Ｖp は接合部に印加さ
れる電圧、ｑは電荷量、ＮB はバルク半導体層の不純物
濃度（ａｔｏｍ／ｃｍ3 ）である。すなわち、空乏層の
幅Ｗはバルク半導体層の不純物濃度の平方根に逆比例
し、この面からも不純物濃度ＮB が小さい方が好まし
い。
で、εS は半導体材料の誘電率、Ｖp は接合部に印加さ
れる電圧、ｑは電荷量、ＮB はバルク半導体層の不純物
濃度（ａｔｏｍ／ｃｍ3 ）である。すなわち、空乏層の
幅Ｗはバルク半導体層の不純物濃度の平方根に逆比例
し、この面からも不純物濃度ＮB が小さい方が好まし
い。
【００１３】
【発明が解決しようとする課題】前述のように、半導体
装置のｐｎ接合の降伏電圧を高くするためには、バルク
半導体層の比抵抗を大きくすることが好ましいが、バル
ク半導体層の比抵抗を余り大きくするとバルク抵抗が増
大して電気特性が低下し（オン状態の抵抗が増大し、飽
和電圧ＶCE（ｓａｔ）が大きくなり、コレクタ電流ＩC
が定格を満たさなくなる）、両者を満足させることがで
きないという問題がある。
装置のｐｎ接合の降伏電圧を高くするためには、バルク
半導体層の比抵抗を大きくすることが好ましいが、バル
ク半導体層の比抵抗を余り大きくするとバルク抵抗が増
大して電気特性が低下し（オン状態の抵抗が増大し、飽
和電圧ＶCE（ｓａｔ）が大きくなり、コレクタ電流ＩC
が定格を満たさなくなる）、両者を満足させることがで
きないという問題がある。
【００１４】本発明はこのような問題を解決し、バルク
抵抗が増大して電気特性を低下させることなく、降伏電
圧に最も弱いｐｎ接合の曲率部の空乏層幅を広げること
により降伏電圧を向上させた半導体装置を提供すること
を目的とする。
抵抗が増大して電気特性を低下させることなく、降伏電
圧に最も弱いｐｎ接合の曲率部の空乏層幅を広げること
により降伏電圧を向上させた半導体装置を提供すること
を目的とする。
【００１５】
【課題を解決するための手段】本発明の半導体装置は、
ｐ型またはｎ型のいずれか一方の導電型の半導体層に、
前記一方の導電型と異なる他方の導電型の半導体領域が
設けられ、曲率部を有するｐｎ接合が形成された半導体
装置であって、前記半導体層表面の少なくとも前記ｐｎ
接合の前記一方の導電型半導体層側に該半導体層より不
純物濃度が低い前記一方の導電型の低濃度の不純物領域
が設けられているものである。
ｐ型またはｎ型のいずれか一方の導電型の半導体層に、
前記一方の導電型と異なる他方の導電型の半導体領域が
設けられ、曲率部を有するｐｎ接合が形成された半導体
装置であって、前記半導体層表面の少なくとも前記ｐｎ
接合の前記一方の導電型半導体層側に該半導体層より不
純物濃度が低い前記一方の導電型の低濃度の不純物領域
が設けられているものである。
【００１６】前記低濃度の不純物領域が前記半導体層の
表面から前記ｐｎ接合に沿って該ｐｎ接合の外周の一定
範囲で該ｐｎ接合の曲率部までその周囲を覆うように設
けられていることが円筒形接合部や球形接合部の降伏電
圧をも向上させることができ、一層降伏電圧を改良する
ことができるため好ましい。
表面から前記ｐｎ接合に沿って該ｐｎ接合の外周の一定
範囲で該ｐｎ接合の曲率部までその周囲を覆うように設
けられていることが円筒形接合部や球形接合部の降伏電
圧をも向上させることができ、一層降伏電圧を改良する
ことができるため好ましい。
【００１７】本発明の半導体装置の製法は、（ａ）ｐ型
またはｎ型のいずれか一方の導電型の高不純物濃度の半
導体基板上に該一方の導電型と同じ導電型で所望の不純
物濃度の半導体層であるエピタキシャル層を成長し、
（ｂ）該エピタキシャル層で、ｐｎ接合を形成するため
の前記一方の導電型と異なる他方の導電型の半導体領域
が形成される所望の場所の外周の近辺に前記所望の不純
物濃度より不純物濃度が低い前記一方の導電型の低濃度
の不純物領域を形成し、（ｃ）前記エピタキシャル層の
前記所望の場所に前記他方の導電型の半導体領域を形成
することを特徴とする。
またはｎ型のいずれか一方の導電型の高不純物濃度の半
導体基板上に該一方の導電型と同じ導電型で所望の不純
物濃度の半導体層であるエピタキシャル層を成長し、
（ｂ）該エピタキシャル層で、ｐｎ接合を形成するため
の前記一方の導電型と異なる他方の導電型の半導体領域
が形成される所望の場所の外周の近辺に前記所望の不純
物濃度より不純物濃度が低い前記一方の導電型の低濃度
の不純物領域を形成し、（ｃ）前記エピタキシャル層の
前記所望の場所に前記他方の導電型の半導体領域を形成
することを特徴とする。
【００１８】
【作用】本発明によれば、半導体層の表面の少なくとも
ｐｎ接合の外周の半導体層の不純物濃度を該半導体層の
他の部分の不純物濃度より低くしているため、界面不純
物準位による空乏層の狭幅作用を防止することができ、
空乏層の幅が広くなる。その結果、半導体層表面での降
伏電圧の低下を防止することができ、高い降伏電圧を維
持することができる。さらに低濃度の不純物領域を半導
体層の表面からｐｎ接合に沿ってｐｎ接合の外周の一定
範囲でｐｎ接合の曲率部まで延ばすことにより、円筒形
接合部および球形接合部の低くなる降伏電圧を向上させ
ることができ、半導体装置全体としての降伏電圧を向上
させることができる。
ｐｎ接合の外周の半導体層の不純物濃度を該半導体層の
他の部分の不純物濃度より低くしているため、界面不純
物準位による空乏層の狭幅作用を防止することができ、
空乏層の幅が広くなる。その結果、半導体層表面での降
伏電圧の低下を防止することができ、高い降伏電圧を維
持することができる。さらに低濃度の不純物領域を半導
体層の表面からｐｎ接合に沿ってｐｎ接合の外周の一定
範囲でｐｎ接合の曲率部まで延ばすことにより、円筒形
接合部および球形接合部の低くなる降伏電圧を向上させ
ることができ、半導体装置全体としての降伏電圧を向上
させることができる。
【００１９】一方、半導体層のバルク抵抗は主として平
面接合部の下の半導体層の比抵抗で定まるため、曲率部
外周の不純物濃度には殆ど影響せず、バルク抵抗が大き
くなって電気的特性が低下することはない。
面接合部の下の半導体層の比抵抗で定まるため、曲率部
外周の不純物濃度には殆ど影響せず、バルク抵抗が大き
くなって電気的特性が低下することはない。
【００２０】
【実施例】つぎに図面を参照しながら本発明の半導体装
置について説明する。図１は本発明の半導体装置の一実
施例のｐｎ接合部の断面説明図、図２はその製造工程を
示す図、図３は本発明の半導体装置の他の実施例のｐｎ
接合部の断面説明図である。
置について説明する。図１は本発明の半導体装置の一実
施例のｐｎ接合部の断面説明図、図２はその製造工程を
示す図、図３は本発明の半導体装置の他の実施例のｐｎ
接合部の断面説明図である。
【００２１】本発明の半導体装置は、たとえばそのｐｎ
接合部の断面説明図を図１に示すように、ｐ型またはｎ
型のいずれか一方の導電型（以下、ｎ型で説明する）の
半導体層１ｂに他方の導電型（以下、ｐ型で説明する）
の半導体領域２が拡散などの不純物導入により設けられ
てｐｎ接合３がその両者の界面に形成されている。本発
明では、半導体層１ｂの表面からｐｎ接合３の曲率部３
ａの部分までのｐｎ接合３の外周に一定範囲でｐｎ接合
３に沿って、ｎ型半導体層１ｂに低不純物濃度のｎ- 型
である低濃度の不純物領域１ｃが形成されていることに
特徴がある。低濃度の不純物領域１ｃの不純物濃度は半
導体装置の特性にもよるが、通常は半導体層１ｂの不純
物濃度の１／５〜１／１０程度で、その幅は低濃度の不
純物領域１ｃの不純物濃度によりこの領域中で広がる空
乏層幅を考慮のうえ定められる。なお１ａはｎ+ 型の半
導体基板である。
接合部の断面説明図を図１に示すように、ｐ型またはｎ
型のいずれか一方の導電型（以下、ｎ型で説明する）の
半導体層１ｂに他方の導電型（以下、ｐ型で説明する）
の半導体領域２が拡散などの不純物導入により設けられ
てｐｎ接合３がその両者の界面に形成されている。本発
明では、半導体層１ｂの表面からｐｎ接合３の曲率部３
ａの部分までのｐｎ接合３の外周に一定範囲でｐｎ接合
３に沿って、ｎ型半導体層１ｂに低不純物濃度のｎ- 型
である低濃度の不純物領域１ｃが形成されていることに
特徴がある。低濃度の不純物領域１ｃの不純物濃度は半
導体装置の特性にもよるが、通常は半導体層１ｂの不純
物濃度の１／５〜１／１０程度で、その幅は低濃度の不
純物領域１ｃの不純物濃度によりこの領域中で広がる空
乏層幅を考慮のうえ定められる。なお１ａはｎ+ 型の半
導体基板である。
【００２２】ｐｎ接合３部には空乏層４が形成される
が、空乏層４の幅Ｗは前述の式（４）により説明したよ
うに、バルク半導体層の不純物濃度ＮB の平方根に逆比
例する。本実施例ではｐｎ接合３の耐圧でとくに弱い半
導体層１ｂの表面のｐｎ接合部および半導体層１ｂ中の
ｐｎ接合３の球形接合部、円筒形接合部に半導体層１ｂ
の不純物濃度を低くした低濃度の不純物領域１ｃが設け
られている。そのため、低不純物領域１ｃが設けられて
いる近辺では空乏層４の幅は拡がり、界面不純物準位に
よる半導体層１ｂ表面での空乏層の狭幅化を防止すると
ともに、ｐｎ接合３の曲率部３ａの周囲で空乏層４の幅
が拡がっている。すなわち、前述の式（３）より降伏電
圧が最も低くなるｐｎ接合３の曲率部３ａでの空乏層４
の幅が拡がるとともに、半導体層１ｂの表面での空乏層
４の狭幅化が防止されているため、耐圧に弱い部分での
降伏電圧が上昇することになり、半導体装置全体として
の降伏電圧を向上させることができる。
が、空乏層４の幅Ｗは前述の式（４）により説明したよ
うに、バルク半導体層の不純物濃度ＮB の平方根に逆比
例する。本実施例ではｐｎ接合３の耐圧でとくに弱い半
導体層１ｂの表面のｐｎ接合部および半導体層１ｂ中の
ｐｎ接合３の球形接合部、円筒形接合部に半導体層１ｂ
の不純物濃度を低くした低濃度の不純物領域１ｃが設け
られている。そのため、低不純物領域１ｃが設けられて
いる近辺では空乏層４の幅は拡がり、界面不純物準位に
よる半導体層１ｂ表面での空乏層の狭幅化を防止すると
ともに、ｐｎ接合３の曲率部３ａの周囲で空乏層４の幅
が拡がっている。すなわち、前述の式（３）より降伏電
圧が最も低くなるｐｎ接合３の曲率部３ａでの空乏層４
の幅が拡がるとともに、半導体層１ｂの表面での空乏層
４の狭幅化が防止されているため、耐圧に弱い部分での
降伏電圧が上昇することになり、半導体装置全体として
の降伏電圧を向上させることができる。
【００２３】一方、半導体層のｐｎ接合を通しての電流
路は主にｎ+ 型半導体基板１ａ側に形成されるため、バ
ルク抵抗として影響する半導体層１ｂの抵抗はｐ型半導
体領域２の下側に形成されているｎ型半導体層１ｂ、す
なわち、ｐｎ接合３の平面接合部の下側の部分の半導体
層１ｂが寄与することになる。この平面接合部の下側の
半導体層１ｂには低濃度の不純物領域が形成されていな
いため、バルク抵抗が大きくなって電気特性が低下する
ということは生じない。
路は主にｎ+ 型半導体基板１ａ側に形成されるため、バ
ルク抵抗として影響する半導体層１ｂの抵抗はｐ型半導
体領域２の下側に形成されているｎ型半導体層１ｂ、す
なわち、ｐｎ接合３の平面接合部の下側の部分の半導体
層１ｂが寄与することになる。この平面接合部の下側の
半導体層１ｂには低濃度の不純物領域が形成されていな
いため、バルク抵抗が大きくなって電気特性が低下する
ということは生じない。
【００２４】実施例１ つぎに本発明の半導体装置のｐｎ接合部の製法を図２の
工程断面図を参照しながら説明する。
工程断面図を参照しながら説明する。
【００２５】まず不純物濃度が概略１０19／ｃｍ3 程度
の半導体基板１ａ上に不純物濃度が概略１０15／ｃｍ3
程度のｎ型半導体層１ｂをエピタキシャル成長する。こ
のエピタキシャル成長の厚さは、素子特性に応じて設定
される（図２（ａ）参照）。
の半導体基板１ａ上に不純物濃度が概略１０15／ｃｍ3
程度のｎ型半導体層１ｂをエピタキシャル成長する。こ
のエピタキシャル成長の厚さは、素子特性に応じて設定
される（図２（ａ）参照）。
【００２６】つぎにｎ型半導体層１ｂ上に酸化シリコン
やチッ化シリコンなどからなるマスク５をＣＶＤ法など
により形成し、ｐｎ接合を形成するためのｐ型領域２を
形成する場所の境界領域に開口部５ａを形成する（図２
（ｂ）参照）。この開口部５ａの位置および大きさは、
この領域に形成される低濃度の不純物領域の、不純物濃
度により生じる空乏層幅と、ｐ型領域２の領域とを考慮
して決められる。つぎにボロンなどのｐ型不純物を拡散
またはイオン注入法などにより開口部５ａを介してｎ型
半導体層１ｂに導入し、不純物濃度がｎ型半導体層１ｂ
の不純物濃度の１／５〜１／１０となるｎ- 型の不純物
領域１ｃを形成する（図２（ｂ）参照）。
やチッ化シリコンなどからなるマスク５をＣＶＤ法など
により形成し、ｐｎ接合を形成するためのｐ型領域２を
形成する場所の境界領域に開口部５ａを形成する（図２
（ｂ）参照）。この開口部５ａの位置および大きさは、
この領域に形成される低濃度の不純物領域の、不純物濃
度により生じる空乏層幅と、ｐ型領域２の領域とを考慮
して決められる。つぎにボロンなどのｐ型不純物を拡散
またはイオン注入法などにより開口部５ａを介してｎ型
半導体層１ｂに導入し、不純物濃度がｎ型半導体層１ｂ
の不純物濃度の１／５〜１／１０となるｎ- 型の不純物
領域１ｃを形成する（図２（ｂ）参照）。
【００２７】つぎに、マスク５を除去し、再度同様のマ
スクを形成し、ｐ型領域形成部に開口部を設け、ｐｎ接
合を形成するためのボロンなどのｐ型不純物をその開口
部から半導体層１ｂに導入し、ｐ型の半導体領域２を形
成することによりｐｎ接合３が形成される（図２（ｃ）
参照）。
スクを形成し、ｐ型領域形成部に開口部を設け、ｐｎ接
合を形成するためのボロンなどのｐ型不純物をその開口
部から半導体層１ｂに導入し、ｐ型の半導体領域２を形
成することによりｐｎ接合３が形成される（図２（ｃ）
参照）。
【００２８】実施例１においては、ｎ+ 型半導体基板を
用いてｎ型のエピタキシャル半導体層を形成し、ｐ型半
導体領域を形成することによりｐｎ接合を形成したが、
ｐ型とｎ型は逆になっても全く同じである。
用いてｎ型のエピタキシャル半導体層を形成し、ｐ型半
導体領域を形成することによりｐｎ接合を形成したが、
ｐ型とｎ型は逆になっても全く同じである。
【００２９】また前記実施例１では半導体装置における
ｐｎ接合部のみについて説明したが、ダイオード形成の
ためのｐｎ接合の他、トランジスタなどのためのｐｎ接
合などｐｎ接合に曲率部を有するバイポーラトランジス
タなどにも同様に適用できる。
ｐｎ接合部のみについて説明したが、ダイオード形成の
ためのｐｎ接合の他、トランジスタなどのためのｐｎ接
合などｐｎ接合に曲率部を有するバイポーラトランジス
タなどにも同様に適用できる。
【００３０】
【発明の効果】本発明によれば、界面不純物準位による
空乏層への影響に伴い降伏電圧が低下する半導体層表面
のｐｎ接合部および球形接合や円筒形接合などの曲率部
を有するｐｎ接合の降伏電圧が弱い部分の半導体層の比
抵抗を大きくすることにより空乏層の幅を拡げて降伏電
圧を向上させているため、半導体装置全体としての降伏
電圧は向上するとともに、電気特性に影響するバルク抵
抗には殆ど影響しない。
空乏層への影響に伴い降伏電圧が低下する半導体層表面
のｐｎ接合部および球形接合や円筒形接合などの曲率部
を有するｐｎ接合の降伏電圧が弱い部分の半導体層の比
抵抗を大きくすることにより空乏層の幅を拡げて降伏電
圧を向上させているため、半導体装置全体としての降伏
電圧は向上するとともに、電気特性に影響するバルク抵
抗には殆ど影響しない。
【００３１】その結果、電気特性を低下させることな
く、降伏電圧を向上させた半導体装置がえられる。
く、降伏電圧を向上させた半導体装置がえられる。
【図１】本発明の半導体装置の一実施例のｐｎ接合部の
断面説明図である。
断面説明図である。
【図２】図１の半導体装置の製造工程を示す図である。
【図３】従来の半導体装置のｐｎ接合を説明する斜視図
である。
である。
【図４】従来の半導体装置のｐｎ接合を説明する断面説
明図である。
明図である。
１ａ ｎ+ 型半導体基板 １ｂ ｎ型半導体層 １ｃ 低濃度の不純物領域 ２ ｐ型半導体領域 ３ ｐｎ接合
Claims (3)
- 【請求項１】 ｐ型またはｎ型のいずれか一方の導電型
の半導体層に、前記一方の導電型と異なる他方の導電型
の半導体領域が設けられ、曲率部を有するｐｎ接合が形
成された半導体装置であって、前記半導体層表面の少な
くとも前記ｐｎ接合の前記一方の導電型半導体層側に該
半導体層より不純物濃度が低い前記一方の導電型の低濃
度の不純物領域が設けられてなる半導体装置。 - 【請求項２】 前記低濃度の不純物領域が前記半導体層
の表面から前記ｐｎ接合に沿って該ｐｎ接合の外周の一
定範囲で該ｐｎ接合の曲率部までその周囲を覆うように
設けられてなる請求項１記載の半導体装置。 - 【請求項３】 （ａ）ｐ型またはｎ型のいずれか一方の
導電型の高不純物濃度の半導体基板上に該一方の導電型
と同じ導電型で所望の不純物濃度の半導体層であるエピ
タキシャル層を成長し、（ｂ）該エピタキシャル層で、
ｐｎ接合を形成するための前記一方の導電型と異なる他
方の導電型の半導体領域が形成される所望の場所の外周
の近辺に前記所望の不純物濃度より不純物濃度が低い前
記一方の導電型の低濃度の不純物領域を形成し、（ｃ）
前記エピタキシャル層の前記所望の場所に前記他方の導
電型の半導体領域を形成することを特徴とする半導体装
置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7870394A JPH07288278A (ja) | 1994-04-18 | 1994-04-18 | 半導体装置およびその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7870394A JPH07288278A (ja) | 1994-04-18 | 1994-04-18 | 半導体装置およびその製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07288278A true JPH07288278A (ja) | 1995-10-31 |
Family
ID=13669236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7870394A Pending JPH07288278A (ja) | 1994-04-18 | 1994-04-18 | 半導体装置およびその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07288278A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004128138A (ja) * | 2002-10-01 | 2004-04-22 | Sanyo Electric Co Ltd | 接合型ｆｅｔおよびその製造方法 |
| KR100447824B1 (ko) * | 2000-06-07 | 2004-09-08 | 엔이씨 일렉트로닉스 가부시키가이샤 | 기생 용량을 증가시키지 않으면서 항복 전압이 임의의값으로 설정될 수 있는 다이오드와 그 제조 방법 |
-
1994
- 1994-04-18 JP JP7870394A patent/JPH07288278A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447824B1 (ko) * | 2000-06-07 | 2004-09-08 | 엔이씨 일렉트로닉스 가부시키가이샤 | 기생 용량을 증가시키지 않으면서 항복 전압이 임의의값으로 설정될 수 있는 다이오드와 그 제조 방법 |
| JP2004128138A (ja) * | 2002-10-01 | 2004-04-22 | Sanyo Electric Co Ltd | 接合型ｆｅｔおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100232369B1 (ko) | 향상된 성능의 가로 방향 이중 확산 mos 트랜지스터 및 그 제조 방법 | |
| US8058682B2 (en) | Semiconductor device | |
| US6642551B2 (en) | Stable high voltage semiconductor device structure | |
| US6221688B1 (en) | Diode and method for manufacturing the same | |
| US6262439B1 (en) | Silicon carbide semiconductor device | |
| US4321616A (en) | Field controlled high value resistor with guard band | |
| JPH0590593A (ja) | 絶縁ゲート型バイポーラトランジスタとその製造方法 | |
| EP1394860B1 (en) | Power devices with improved breakdown voltages | |
| ITMI970094A1 (it) | Substrato epitassiale di concentrazione graduata per dispositivo a semiconduttori avente una diffusione di completamento della | |
| KR100342623B1 (ko) | 종형 ｍｉｓｆｅｔ 및 그 제조 방법 | |
| JPH02125468A (ja) | 高電圧用半導体素子およびその製造方法 | |
| JPH10511812A (ja) | パッシベーション層を有する半導体デバイス | |
| US7939881B2 (en) | Semiconductor device | |
| US6060745A (en) | Semiconductor device having a monotonically decreasing impurity concentration | |
| US7560355B2 (en) | Semiconductor wafer suitable for forming a semiconductor junction diode device and method of forming same | |
| US7199404B2 (en) | Semiconductor substrate and semiconductor device using the same | |
| US3921199A (en) | Junction breakdown voltage by means of ion implanted compensation guard ring | |
| EP0308612A2 (en) | Field effect transistor and manufacturing method thereof | |
| JPH07221119A (ja) | 低雑音バイポーラトランジスタ | |
| JPH07288278A (ja) | 半導体装置およびその製法 | |
| JPH0582465A (ja) | 半導体装置およびｍｏｓ型ｆｅｔ | |
| JP3863194B2 (ja) | 半導体装置の製法 | |
| JP2712098B2 (ja) | 半導体装置 | |
| JPH07221116A (ja) | トランジスタ | |
| JPH0475657B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040430 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050215 |