TW480902B - Improved method for forming conductive traces and printed circuits made thereby - Google Patents

Improved method for forming conductive traces and printed circuits made thereby Download PDF

Info

Publication number
TW480902B
TW480902B TW088111684A TW88111684A TW480902B TW 480902 B TW480902 B TW 480902B TW 088111684 A TW088111684 A TW 088111684A TW 88111684 A TW88111684 A TW 88111684A TW 480902 B TW480902 B TW 480902B
Authority
TW
Taiwan
Prior art keywords
conductive metal
copper
layer
metal layer
substrate
Prior art date
Application number
TW088111684A
Other languages
English (en)
Inventor
Wendy A Herrick
Derek Carbin
Original Assignee
Oak Mitsui Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oak Mitsui Inc filed Critical Oak Mitsui Inc
Application granted granted Critical
Publication of TW480902B publication Critical patent/TW480902B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0344—Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0726—Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)
  • Credit Cards Or The Like (AREA)

Description

五、發明說明（1) 相關申請案前後對照 此申請案係1997年4月30曰登記目前待審之美國申請案 第08/846，380號部分連續申請案，美國申請案第 、 08/846,380號申請1 99 6年5月1日登記之化〇^^〇1131 Application 第 6 0/ 0 1 6,6 65 號之益處。 發明背景 本發明大致有關製造印刷電路板之方法以及由此方法 備之印刷電路板。特別是，其有關一種形成細微電路線= 以及具有細微電路線路印刷電路板之新穎方法。 印刷電路板之代表性製造方法中，將銅箔層壓於一 緣基板上，最常見的是_種玻璃強化環氧樹脂預浸料胚、。 另外處理該層壓結構，#由化學蝕刻選擇性去除該銅 些部分，將該銅箱層轉換成電路圖型。圖 ^ 路板上形成電路線路…圖型電鑛法橫= 金屬箔通常係由一種包含陽極、陰極、含金 解質溶液與電壓源之電池中之電化與士 電 C極間：加電壓時，、來自該溶液：金屬離子會; 此處Π該ί:閃=期：成；， 解質溶液之對面於此處稱為該;;：#二=對陽極以及該^ 自一銘承載層將薄銅箔霜 種包鍍銅基板。使用鋁作為承^上，蝕刻掉該鋁形成一 性之钱刻劑以钱刻掉該叙為：；層之缺點係需要高度腐餘 此外，蝕刻該鋁承載層之後， 480902
理步驟中 五、發明說明（2) 需要一個去污步驟。需要避免去污步驟與其他處 發生已溶解無污染該姓刻劑。 如圖1所示，塗覆一種保護抗蝕層，並於蝕刻之 固化，如此可將一種蝕刻劑塗覆於該銅箔上，產 路圖型。以理想狀況而言，該蝕刻劑可能以此方式去二土 經保護之銅箔，如此留下具有垂直侧面之電路線路。示未 不過，圖1與圖2所示該方法之缺點係該蝕刻劑 法產生電路線路之垂直側面。反 <，該蝕刻劑可能：鑽蝕 該光阻而㈣過多該電路線路上之銅，留下猶微梯形之兩 路線路。結果，該電路線路最小寬度受到對 $ 作用寬容度需求之限制。 口 1蝕刻 於吳國專利第5, 437,9 1 4號（該,,，914專利"）中討論此問 社谨ΐ i其指示出該經㈣電路線路之形狀受到銅羯顆粒 1 &衫二:根據’ 9 1 4專利，藉由處理該銅箔舟光滑或是閃 2 ，：、、、、後使該光滑或是”閃亮面向下將該銅箔層壓於該 二板（此與習用方法相反）可以獲得經改良蝕刻精確性。如 從~所不，習用方法有關使銅箔無澤完工面與該基板相鄰 鋼箱層壓於該基板、上。，9U專利中由該銅箱獲得之改 ^ 刻因素顯示出該電路線路侧面更接近垂直。 复^良電路線路精確性之其他途徑係使用較薄鋼箔，距為 理可=迅速蝕刻而較無鑽蝕作用。不過，此種箔不易處 柘1因此’已提出在承載板上沉積銅薄層，該箔層壓於基 <可以移開該羯。於美國專利第3, 998, 6〇1號中發現實 歹之一’其中將2-1 2微米之銅層沉積於習用厚度之銅箔
480902 五、發明說明（3) (即3 5 - 7 0微 複合箔層壓 以加工成電 去該承載箔 其他習知 人提出之美 術，將一層 澤面上，製 層，該鉻層 羯，並於露 模、照射並 積於該露出 元工細微電 及的方式併 如對照實 铜複合物無 剝離強度必 —缺點係該 鋼層必須黏 因此需要 印刷電路。 發明總結 根據本發 刷電路。將 米）上，並使用一隔離層分離該較厚箔。將該 於基板之後，機械性除去該承載銅箔，留下可 子电路之2 -1 2微米薄箔。此途徑缺點之一係除 時、，此種製程可能會形成該薄箔之去除部分;; 製造細微電路線路之替代方法示於i等 ，專利第5, 0 17, 271號。根據WheweU等人之技 第一金屬（諸如鉻或鎳）沉積於銅箔未經 得一種複合物。然後將該複合物層壓於一承^ 夾在銅箱與該承載層之間。其次，去除所有銅 出之鉻層上塗覆一種光阻。然後對該光阻上掩 顯影，露出根據所需圖型之鉻層。然後將銅沉 之鉻層，去除殘留光阻與下層鉻層，製得一種 路線路。美國專利第5, 〇 17, 271號之内容以 入本文中。 例所示，WheWeU等人所示技術之缺點係該鉻/ 法充分黏附於該承載層。該承載層上複合物之 須超過6磅/英吋。Whewell等人所示技術之另 沉積銅層無法充分黏附於露出之鉻層。該沉積 附於該鉻層，否則抗蝕劑會自該鉻層剝離。 一種形成導電執跡之改良方法以及由彼製得之 明第一方面，提出一種具有細微電路線路之芒户 一種導電金屬、數種金屬以及合金之粗糙薄層 480902 五、發明說明（4) 覆於一種非導 屬、數 銅箔覆 間。處 電金屬 化物層 根據 細微電 固4匕光 步驟之 能包括 載體將 該基板 覆於該 然後 電性基板上 以及合金覆 板上，使薄 壓板期間， 薄層。可能 導電金屬。 第二方面， 之方法。該 區中之薄導 銅層覆在該 導電層去除 電層覆在該 力，可於此 形成該印刷 於經處理銅 導電金屬層 餘刻掉該銅 自導電金屬 提出一種在 方法包括以 電層上。對 薄導電層上 一種氧化物 基板上。若 種處理之前 電路。先將導電金 箔之板上，然後將該 位於該銅與基板之 箔，該基板上留下導 薄層去除任何存在氧 非導電性基板上形成 將銅層覆在以一種經 該薄導電層進行調整 為佳。該調整步驟可 層。可以使用一種箱 處理該羯以加強其與 或之後將該薄導電層 抗钱劑，如此 或是”溝渠”。 曝露區形成電 後以化學钱刻 完工電路。 熟知本技藝 覆蓋於個別表 積、化學蒸氣 接0 種金屬 於該基 理該層 之粗糙 並露出 本發明 路線路 阻界定 後將該 自該薄 該薄導 之黏附 箔上。 覆蓋一光阻、成像並固化之。可以去除該未經固化 在欲形成電路線路之基板表面上界定曝露區 因為該導電層現已露出，可以選擇性在此等 路線路。、最後，可能去除該經固化光阻，然 作用去除該光阻下之露出導電金屬層，留下 者明白可以任何習用方法將該銅與導電金屬 面，此等方法包括但不受限於電鍍、電解沉 沉積、無電沉積、濺鍍、擴散黏合或是焊
第8頁 五、發明說明（5) 圖式簡述 圖1顯不在印刷雷y支4 之基板橫斷面。 形成電路線路習用方法各步 圖2係圖1所示習用方法之流程圖。 之横斷 圖3顯示本發明較佳且杏 面。 罕又住-體只例中各步驟中基板 圖4係本發明較佳具體實例之流程圖。 圖5A與5B分別顯示以習用銅箱以及明 形成之鍍敷通孔。 ^月車乂佳具體實例 用電路 圖6A與6B分別顯示與此等較佳 線路橫斷面。 寻竿乂佳具體貫例相較之習 ，7A與7B分別為根據本發明較佳具體實 本箔與層壓板橫斷面。 衣于之第一樣 分別為根據本發明其他較佳具體實例製得之第 一樣本、治與層壓板橫斷面。 传之第 圖9A係圖8A所示箔無澤面之SEM照片。 圖9B係根據習知技術製得之箔無澤面之sem昭片。 目前較佳具體實例詳述、 … 使用習知技術可以將金屬電沉積於銅箔上。例如，美 專利第5, 437, 91 4號（其内容以提及的方式併入本文中）、 I，在一銅箱問亮（即，光滑）面形成結節沉積物以粗糙化 該箔，並於隨後覆蓋於一絕緣基板上時改良直黏合性。其 他途徑揭示於美國專利第5, 482, 784號（其内容以提及的;^ 式併入本文中），其顯示對銅箔兩面進行處理。通常，此 480902
等處理增加該箔經處理面 叫^-衣面積。 此外，已知在印刷電路板表面產 之一一開始係將在該鋼箱矣；φ 电器之技術。技術 螺壓於一層壓基板。該鎳磷與習用導電層作用不同、後= 選擇性蝕刻該電路設計所需電阻器處之覆】銅材二：由 磷層露出。以習用姓刻製程將殘留銅層轉換成== 提及的方式併入本文中。 览 其係以 根據本發明較佳具體實例， 方法對照之添加方法，其中選 路。如前文解釋，化學蝕刻具 得更窄而且其間距更小時（gp 限制變得特別麻煩。相反地， 線路直接沉積於使用蝕刻劑與 下可以藉由電沉積銅裝填之開 雖然該電路執跡由鋼形成為 金屬，諸如金。因為此等軌跡 鋼添加於預定空間，此較佳具 法。此處所述之方法可使用平 一般而言，電沉積銅無法與 其他較佳具體實例利用去除覆 之薄導電層。特別是，使用該 板上電沉積呈光阻所界定圖型 電層曝露部分電沉積銅之前， 提出一種與習用電路板製造 擇性姓刻掉鋼形成該電路線 有固有限制，當電路線路變 形成細微電路線路），此等 較佳具體實例方法將該電路 光阻產生之預定空間，其留 放性溝渠。 / 佳，不過另外可以使用其他 係選擇性添加形成，例如將 體實例稱為一種”添加”方 面電鍍或是圖型電鍍技術。 基板材料良好黏合。不過， 蓋銅箔後殘留在該基板表面 薄導電層作為基礎，在該基 之細微電路線路。於該薄導 如下文詳述對該薄導電層施
第10頁 480902 五、發明說明（7) 加一種調整處理改良該電沉 為佳。此外，如下述，以一 改良材料黏附於其上之能力 圖3與圖4所示之較佳具體 板最外層時，較佳具體實例 理步驟。用於製造多層電路 有利’但是其亦可用於内層 或是雙面電路板。此等其他 第一步驟中，銅箔通過一 (此處可替換稱為”導電金屬 一側表面電沉積該導電金屬 沉積方法之條件係電鑄與電 該導電金屬可沉積在該箔 較佳具體實例之一，於處理 性之前或之後將該導電金屬 述此種處理。根據其他較佳 範圍之子集。尤其是，就此 言’電沉積層厚度在0 . 1至1 積鋼f + # 〆# T於該薄導電層之黏合性 、屋處理主 ^表面形成該薄導電層以 〇 t $步驟說明當覆蓋印刷電路 & 5里期間層壓板橫斷面以及處 板之外層電路時，該方法特別 ，包括包埋穿孔等，或是一面 應用亦可使用相同方法。 種$電金屬、多種金屬或合金 )可溶性化合物槽，並於該箔 至厚度約0· 05至5微米。該電 鑛之一般工業用條件。 無澤或是閃亮面。不過，根據 該閃亮面以改良其對基板黏附 沉積於該箔之閃亮面。下文詳 具體實例’使用〇 · 〇 5至5微米 處所述細微電路線路應用而 微米為佳。 如上述’覆盍該薄導電層之前或之後，可以處理該鹼以 改良其對於該絕緣基板之黏合性。該較佳處理係在一原料 V白之閃壳面或疋無澤面形成結節沉積物。下文描述一種較 佳方法’其中於覆蓋.薄導電金屬前以結節沉積物處理一銅 V白之閃壳面。該薄導電金屬可為錫、鎳、錫—鋅、辞—鎳、 錫-銅與其他金屬，其先決條件係此等金屬對於用以去除
第11頁 480902
五、發明說明（8) 後續步驟用以去除銅之餘刻劑具有抗性。較佳導電金屬係 鎳。此外，該填料箔上所形成之結節大小小於約3微米為、 佳。該較佳具體實例優點之一係在該薄導電金屬具有鋼^ 經處理面之表面加工。 次一步驟中，使用習用技 箔載體層壓於一絕緣基板， 薄導電金屬位於該基板旁。 層壓板之習用技術不於例如 3, 98, 601號，其内容以提及 次一步驟係蝕刻該銅箔， 電金屬。就此目的而言，由 該薄導電金屬、數種金屬或 劑。就該薄導電金屬係鎳之 包括含氨或是驗性钮刻劑。 钱刻該銅之後，留下該薄 壓板板。若於該薄導電金屬 結節處理，該層壓板上之薄 該經處理銅箔之表面加工。 理之故，該層壓板上之薄導 較佳具體實例之優點係該 到經溶解鋁之污染，若前述 此種污染。特別是，不使用 即可钱刻該銅。此外，可 需之後續去污步驟。 術將具有該薄導電金塗層之鋼 諸如常用之玻璃環氧樹脂。該 使用導電金屬箔與一基板形成 美國專利第5, 017, 271號與第 的方式併入本文中。 留下包埋於該基板表面之薄導 可以去除銅但是不會明顯去除 是合金之#刻劑選擇該姓刻 情況而言，此等蝕刻劑之實例 導電金屬與該基板之導電性層 覆蓋於該銅箔之前該銅箱受到 導電金屬表面加工通常會符合 必須注意，因為對該箔施加處 電金屬顯示逆結節處理。 經蝕刻銅可回收，而且避免受 方法中以鋁代替銅可能會產生 鋁所需要之高度腐蝕性蝕刻劑 以完全避免蚀刻銘承載層後所
"+〇UVU2
蝕刻該銅載體之 鑽孔。因為鑽孔作 鑽孔後清潔該導電 作用’其包括浸於 、雖然以—種含氨 進行一種調整步驟 以及固化一抗蝕劑 且其曝露於空氣中 膜。此外，於鑽孔 導致進一步氧化。 軌跡之黏合性造成 該氧化層，如此改 較佳調整步驟係 水中清洗該包鍍基 負末端連接於該薄 之陰極。將該整流 之形穩陽極。形穩 料形成。 後，可以穿過該薄 用會產生碎屑以及 性層壓板板。清潔 一種過鎂酸鹽溶液 或鹼性#刻劑餘刻 為佳，但是該調整 層後進行。若該薄 ，該薄導電層上可 後對該導電禍壓板 此氧化物累積可能 負面影響。藉由調 良該銅對於鎳層之 陰極化方法，其可 板與經固化抗蝕劑 導電層。該薄導電 器之正末端連接於 陽極係由不會溶解 $電金屬層與該基板 可能塗擦之樹脂，於 作用通常包括去塗擦 ’然後沖洗之。 該鋼箱以及鑽孔之後 步驟可於覆蓋、成像 導電層係例如鎳，而 能形成一種其他物薄 進行清潔處理可能會 會對於後續覆蓋導電 整該鎳表面可以去除 黏合能力。 如下進行。於去離子 之後，將該整流器之 層變成此陰極化步驟 具有10%硫酸溶液槽 於該溶液中之任何材 备=二10%硫酸溶液外，該溶液可為可以承載電流但是不 曰/儿積金屬之其他任何鹽溶液。 於陰極化步驟期間，該陰極放出氫並去除該薄導電層表 =之乳=物層。雖然時間視氧化物累積數量而^，但是該 土反與薄導電層可以40 amps/平方英吋（"asf")陰極化1〇
第13頁 ^0902 五、發明說明πο) 、可以使用其他調整+ 或是清洗該曝露薄翼乂驟。例如，可於濃縮氫氯酸中浸潰 物。 / 電層’以自讀薄導電層表面去除氧化 陰極化之後，若有任 如鋼以活化此等孔 ·可孔’可使用無電電鍍技術鍍上例 即進行為传，、拽& 該無電銅沉積作用於該陰極化步驟後 叫顯示以==开導：層上再產生該氧化物層。 成—鍍鋼層，尤穿二，成之經鍍敷通孔。在該銅羯上形 相斟& 並穿過該基板材料中之孔。 通孔：在該口5』f不以本發明争交佳具體實例形成之經鍍敷 相鄰。先二ί電層係由錄形成之情況中’該層與該基板 方 ”，、電鋼鍍該孔，然後電沉積銅層，如圖3與4之 積Ϊ然該圖^所示之經鍍敷通孔上下兩面之銅累 厚’不過圖5Β所示之基板與經鍍敷通孔銅 :人參考圖3與4 ,然後覆蓋抗蝕劑㉟，根據該細微電路 固^圖型成像並固化之。特別是’去除該抗蚀劑之未 u化。卩分，如此界定該基板表面之曝露區或是,，溝泪"以 ，固，抗餘劑形成該溝渠側面，該溝渠底部係薄導^金屬 么：基板中有孔的話，其還有無電銅）。此等溝渠將會 ^後、，沉積之銅形成或是成型為細微電路線路。此等抗蝕 ^材料可為液態或是薄膜光阻。 费钱刻該銅箱之後，去除該氧化物層’覆蓋該無電銅，並 後盖該抗兹劑，固化並選擇性去除之，曝露出已可用以制 圖經錢敷銅之薄導電金屬層。使用習用製程電沉積該經^ 第14頁 480902
敷銅為佳，諸如通常用以將銅鍍於多層電路板之製浐 如，可於硫酸中以25 asf鍍具有該光阻溝渠之層麼=， 包埋於該基板表面之金屬薄層具有充分導電性時亦可虽 二可以累積至所需之銅厚度，，高達界定該溝渠： 2而度。可以使用習用電沉積條件。若使用極薄銅電路 :彳以較低電流密度開始電㉟，然後當該銅層累 經固化光阻可以 之銅比#刻掉曝 方形。此意指因 得更細微電路線 述方法可以將線 用方法去除殘留 阻後露出之薄導 酸去除該薄導電 化銅。 。如上述以及圖 成像及固化作
閱讀此詳細描述時，熟知本技藝者明白 更精確界定該電路線路，以及填滿該溝渠 露區之銅所形成之電路線路更接近理想長 為其形狀不由蝕刻處理決定，所以可以穿 路。結果，不僅4密耳（100微米），此處戶^ 寬與間隙降至約1密耳（2 5微米）。 至此，已形成電路線路。剩下的係以習 =蝕劑，然後使用蝕刻劑去除當該固化光 ^屬層。可以使用醯基氯或是過氧化硫 金屬層與無電鋼層。較佳㈣劑係酿基氣 圖3顯示圖4方法中各步驟之基板橫斷想 3所示，該調整步驟可以在該抗餘劑 用之W或之後。
必須注意本發明b w x 說業可行順序進寺疋步驟（例如圖3與4所示者）可以任何 之後，可以對操作去特別是，將導電金屬覆蓋於該層壓板 如，該調整步驟；；；！方便之任何順序進行該步踢。例 ;該抗ϋ劑成像與固化之後而非之前進
480902 五、發明說明（12) 行。此外，雖然上述有關一種製圖電鍍技術，但是該較佳 具體實例亦可與一種平面電鍍方法併用。 雖然該較佳具體實例大致適於製造導電性層壓板，不過 其對於製造多層電路板之外層特別有價值。
一習用製程示於圖2之流程圖與圖丨之橫斷面中。將銅落與 一預浸料胚之中間層層壓於該内砲電路層，但是不將其^ 刻掉。使用無電電鍍在該箔上與連接此等層之孔中沉積 銅。然後，覆蓋一種抗蝕劑，並電沉積該銅電路。此時， 必須藉由蝕刻去除過多銅箔。不過，必須電沉積一種抗姓 金屬（諸如錫）保護該電路線路與該經鍍敷孔。然後，可以 去除该抗钱劑，並餘刻該曝露銅箔。可以明暸此步驟亦使 未以锡保護之電路側面沒到侵襲。相對地，本具體實例 中’圍為僅需去除該薄導電層’其可以極迅速完成之故， 不需要覆蓋錫。重要的是，可以避免覆蓋與去除該錫層所 需之沉積溶液實質成本。
圖6 A顯示以習用独刻方法在多層電路板外層形成電路線 路之横斷面圖，將其與使用本發明方法且顯示大致為長方 形線路之圖6 β相較。因為形成該電路線路後需要蝕刻掉鋼 箔（以锡塗層保護其頂部），該先前技藝之電路線路受到嚴 重鑽蝕。 本發明方法可以更精確製造電路線路，因此電路設計者 不必補償蝕刻該電路線路之固有不精確性。此意指所形成 電路可以更^ ^且更緻密。該方法使用與製造電路板類似 之技術。事實上，預期採用本發明方法時可以簡化該製造
方法。 ^ ，較佳具體實例之其他優點係經改良黏合性。 "lie ^ (<40 0微半^ ί吋。軍用標準“^^^“…^規定輪廓淺 小制雜％、译t箔於熱應力、高溫以及曝於處理溶液後之最 小刎離強度為4磅/英吋。 實施例 根J該較佳具體實例形成之銅羯樣本符合並超過此等需 1 $ I ^衣備^亥樣本。對於一薄銅箔之閃亮面進行黏合
Ζ '、二、一樣本。該黏合處理在該箔之閃亮面產生之結 卽二、物然後將鎳沉積於該銅箔之經處理閃亮面。以最 =大峰至凹陷處距離表示，黏合處理後該箔閃亮面之粗糙 :約為70至2 0 0微英吋。第二樣本上，將鎳沉積於一銅箔 …澤面，其已經處理產物一種沉積於該無澤面之結節。黏 合處理後，該箔無澤之粗糙度約少於35〇微英吋。已嘗試 應用美國專利第5, 017, 271號之技術，將鎳沉積在一銅箔 無澤面形成第二樣本。沉積在三個樣本上之鎳厚度為〇·5 微米。然後將該箔層壓於預浸料胚基板，使鎳表面與該基 板相鄰。 ' 下表1與表2分別提供樣本1與2之電鍍槽與進行條件。槽籲 卜該鍍銅槽-中在該銅箔上形成結節沉積物。第二槽中， 鎳沉積於經處理銅箔上。該鍍鎳溶液包括3 7 5克/升之
Ni(S03NH2)2、8 克/ 升之NiCl26H20 以及35 克/ 升之Η2Β〇3。使 用H2NS03H將該鍍鎳溶液之pH值調整至4。
第17頁 480902 五、發明說明（14) 表1 實施例#1-處理閃亮面 電流密度 (ASF) 鑛銅 槽1 Cu(克/升） 酸（克/升） 溫度（F) pH値 時間 13.5 119 80 185 10秒 鍍鎳 槽2 Ni(克/升） C1(克/升） 溫度（F) pH値 時間 88 7.0 130 4 110 11秒 鉻酸鹽 浸液 Cr(克/升） 溫度（F) pH値 時間 0.5 85 12.5 20 4秒 表2 實施例#2-處理無澤_ 面 電流密度 (ASF) 鍍銅 槽1 Cu(克/升） 酸（克/升） 溫度（F) pH値 時間 13.5 119 80 165 10秒 鍍鎳 槽2 Ni(克/升） C1(克/升） 溫度（F) pH値 時間 88 7.0 130 4 110 11秒 鉻酸鹽 浸液 Cr(克/升） 溫度（F) PH値 時間 0.5 85 12.5 20 4秒
=與2之:”條件下，使第三樣本通過該錢鎳槽以及鉻 酸鹽浸液，但是不通過該鍍銅槽。 在該樣本上進行數個試驗。此等試驗包括條件a剝離、 =件剝離、沸騰、高溫以及再鑛黏合性。條件儿剝離強度 係於至溫下測量剝離強度。條件剝離強度係浮於”^卞 :十：之後測量之剝離強度。濟騰剝離強度係於水中剝離 兩小枓之後測量。高溫剝離強度係將樣本浸於125。〇孰油
第18頁 480902
之後測量。 其結果如下： 广 --表 3 ----- 剝離強度 --- 樣本#1 條件A 磅/英吋 6.5 條件B 磅/英吋 (Z 〇 沸騰 磅/英吋 高溫 磅/英吋 —^ 本 #2 7.6 〇 . 5 7.3 6.2 7.3 N/A 6 0 .—t轰本#3 3.2 3.5 ------- 3.8 3.7 L HIM 丨 --- 後試驗此等樣本。再鑛作用意指自該導電心 2治後自-種鹽溶液將銅電沉積於該層壓板。如上述$ =由陰極化再鑛之前調整樣本丨與2。樣本#3情 2前不調整該導電表面。就三個樣本而言，用以再^ 銅洛液滾度係48克/升鋼以及，62克/升酸。該溶液、w = 12(TF.，電流密度/時間為i小時25 asf。該再鍍步皿驟-:、 模倣於經蝕刻層壓板上之電路累積。蝕刻掉三個樣本H 銅4，然後陰極化樣本1與2中之錄，以銅洲鍍鎳表面以 倣電路累積，以測量再鍍黏合性。 > 表4 剝離強度 ^ η 條件A磅/英吋 條件B磅/英吋 沸騰磅/英吋 樣本#1 6.4 N/A N/A 樣本#2 10.4 10.3 9.1 樣本#3 0.0 0.0 0.0 — 480902 五、發明說明（16) 如上述，樣本1與2在剝離強度與再鍍黏合性方面之性能 優於習知箔類。樣本1與2在熱陳化試驗中亦顯示出較佳性 能’該試驗中於350 °F爐中加熱該樣本數曰。 圖7 A係用以製造樣本1之經處理箔橫斷面。圖7 A中’該 無澤面朝向該圖形與該閃亮面定向，而該結節處理係朝向 該圖形底部定向。鎳之薄導電層位於該箔之閃亮面。 圖7 B係使用圖7 A所示箔製得之導電性層壓板橫斷面。圖7 β 中，已蝕刻該銅以曝露出該層壓板表面上之鎳層。值得注 意的是，圖7Β所示之錄層表面加工通常與圖7Α所不之 '治閃 亮面之表面加工配合。 圖8 Α與8Β分別為處理箔與導電性層壓板，其用以製造樣 本。如上述，樣本2係處理箔無澤面並使其與該基板相鄰 形成。 圖9A係該經處理箔（包括該薄導電金屬層）無澤面之SEM 照片，其係用以製造樣本2，而且示於圖7B之橫斷面上。 相對地，圖9 B係該未經處理箔（包括該薄導電金屬層）無澤 面之SEM照片，其係用以製造樣本3。圖9A與9B中，已將該 薄導電金屬層（於此等樣本中其係由鎳形成）覆蓋於該箔之 無澤面。圖9 A中箔之表面積明顯增加。 上述結果說明，樣本1與2之剝離強度與再鍍黏合性方面 性能優於樣本3。樣本3顯示出之剝離強度差，以及可忽視 之再鍍黏合性。此外’樣本1與2符合而且超過剝離強度與 再鍵黏合性之工業規疋’然而樣本3不符合該工業規定。 一般認為使用原有之剝離強度低於工業標準環氧化合物之
第20頁 480902 五、發明說明（17) 高級材料時會擴大此等失敗。
就細微電路線路應用而言，樣本1優於樣本2。尤其是， 一般認為至少一部分歸因於其表面過於粗糙之故，樣本2 顯示出箔材料可能殘留在該導電性層壓板表面所形成之洞 中。難以自結節處理而在該鎳層中形成之洞完全蝕刻該 銅。圖7B至8B之比較顯示樣本1鎳層中之洞（如圖7B所示） 比圖8 B所示之樣本2鎳層中之洞較小，而且對於表面更開 放。一般認為此差異至少部分係樣本1表面粗糙度更適當 之故。該銅層之不完全蝕刻可能導致細微電路線路短之 故，所以存在問題。 前述詳細敘述係用以說明而非限制，而且本發明範圍由 下列申請專利範圍界定，包括其任何相當者。
第21頁

Claims (1)

  1. ____案號88111684_年（〇月苹日 修正_ 六、申請專利範圍 1 . 一種製備導電性層壓板之方法，包括下列步驟： 處理一具有一閃亮面和一無光澤面之銅箔以增加該銅 箔一面之表面積； 在該銅箔經處理面形成一薄導電金屬層，其中該薄導 電金屬層由一不為銅之金屬製成； 將該具有薄導電金屬層之銅箔層壓於一基板上，其中 該薄導電金屬層位於該銅箔與該基板間；以及 自該層壓板去除銅箔，如此製造該導電性層壓板。 2 .如申請專利範圍第1項之方法，其中該導電性層壓板 之導電金屬層具有與該銅箔經處理面相配之表面加工。 3 .如申請專利範圍第2項之方法，其中導電金屬層之表 面加工特徵為粗糙度小於3 5 0微米。 4.如申請專利範圍第1項之方法，其中該經銅箔處理面 係該銅箔之閃亮面。 5 .如申請專利範圍第4項之方法，其中該處理步驟包括 粗糙化該銅箔。 6 .如申請專利範圍第1項之方法，其中該處理步驟包括 於該銅箔側沉積銅結節。 7.如申請專利範圍第6項之方法，其中該小結大小約小 於3微米。 8 .如申請專利範圍第1項之方法，其另外包括下列步 驟： 於該薄導電金屬層上覆蓋並成一種光阻； 固化一部分光阻，如此形成該光阻之未固化部分；
    O:\59\59330.ptc 第1頁 2001. 10.04.023 480902 _案號 88111684_f〇 年（〇 月 4 曰_ί±±_ 六、申請專利範圍 去除該光阻未固化部分，形成具有曝露導電金屬之溝 渠，以及 將銅覆蓋於該曝露導電金屬層上以製造電路線路。 9 .如申請專利範圍第8項之方法，於將銅覆蓋於該曝露 之導電金屬層步驟之前，另外包括一個調整該層壓板步 驟，以自曝露之導電金屬層去除氧化物層。 1 0 .如申請專利範圍第9項之方法，其中該調整步驟包括 陰極化該導電金屬層。 1 1 .如申請專利範圍第1項之方法，其另外包括將一銅層 電積於該導電金屬層上。 1 2 .如申請專利範圍第1 1項之方法，其中該電沉積步驟 ® 包括將該銅層沉積於該導電金屬層之預定區内。 1 3. —種於基板上形成電路線路之方法，包括下列步 驟. (a) 將一層導電金屬覆蓋於一種箔片上； (b) 將含該導電金屬之箔片層壓於該基板； (c) 自（b)製得之層壓板蝕刻掉該箔，留下包埋於該基 板表面之導電金屬； (d) 調整該層壓板以去除該曝露導電金屬上之氧化物 層； (e) 於該層壓板上覆蓋一種光阻、成像以及固化其中 鲁 一部分，如此形成該光阻之未固化部分； (〇去除該（e)之光阻未固化部分，留下具有曝露導電 金屬之溝渠；以及
    O:\59\59330.ptc 第2頁 2001. 10.04. 024 480902 案號 88111684 和年I。月/曰 修正 六、申請專利範圍 (g)將第二金屬覆蓋於（f)之曝露導電金屬上，以製造 電路線路。 1 4 .如申請專利範圍第1 3項之方法，另外包括去除（e )之 固化光阻以露出該導電金屬，並蝕刻掉該曝露導電金屬之 步驟，如此在該基板上製造一種電路。 1 5 .如申請專利範圍第1 3項之方法，其中該調整步驟包 括對於該曝露導電金屬進行陰極化方法。 1 6 .如申請專利範圍第1 5項之方法，其中該陰極化方法 包括下列步驟： 連接一整流器之負末端與該導電金屬；
    連接該整流器之正末端與一個形穩陽極；以及 將該基板與導電金屬浸於一種1 0 %硫酸溶液中。 1 7. —種導電性層壓板，包括 一非導電性基板層； 一銅層；以及 一與該銅層以及該基板層二者接觸之薄導電金屬層， 其中介於該薄導電金屬層與該基板間之黏合剝離強度至少 6磅/英吋，其中該薄導電金屬層由一不為銅之金屬製成。 1 8. —種導電性層壓板，包括 一非導電性基板層；
    導電銅電路執跡；以及 一與該導電銅電路執跡以及該基板層二者接觸之薄導 電金屬層，其中介於該導電電路執跡與該薄導電金屬層之 黏合剝離強度至少6磅/英吋，其中該薄導電金屬層由一不
    O:\59\59330.ptc 第3頁 2001. 10.04. 025 480902 _案號88111684 fb年（〇月矣曰 修正_ 六、申請專利範圍 為銅之金屬製成。 1 9 . 一種導電性層壓板，包括 一基板；以及 一黏合於該基板之薄導電金屬層，其中該薄導電金屬 層係由鎳形成，其表面加工具有數個尖峰以及凹陷，其中 尖峰至凹陷最大距離約7 0 - 2 0 0微英吋。 2 0 .如申請專利範圍第1 9項之導電性層壓板，其中該薄 導電金屬層之表面顯示一逆結節處理。
    O:\59\59330.ptc 第 4 頁 2001.10.04.026
TW088111684A 1998-07-09 1999-07-09 Improved method for forming conductive traces and printed circuits made thereby TW480902B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/113,043 US6117300A (en) 1996-05-01 1998-07-09 Method for forming conductive traces and printed circuits made thereby

Publications (1)

Publication Number Publication Date
TW480902B true TW480902B (en) 2002-03-21

Family

ID=22347304

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088111684A TW480902B (en) 1998-07-09 1999-07-09 Improved method for forming conductive traces and printed circuits made thereby

Country Status (10)

Country Link
US (1) US6117300A (zh)
EP (1) EP1099361B1 (zh)
JP (1) JP4959052B2 (zh)
KR (1) KR100599139B1 (zh)
CN (1) CN100344212C (zh)
AT (1) ATE355726T1 (zh)
CA (1) CA2336918C (zh)
DE (1) DE69935333T2 (zh)
TW (1) TW480902B (zh)
WO (1) WO2000003568A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6884944B1 (en) 1998-01-14 2005-04-26 Mitsui Mining & Smelting Co., Ltd. Multi-layer printed wiring boards having blind vias
EP1145256A3 (en) * 1998-07-31 2001-12-05 Oak-Mitsui, Inc. Composition and method for manufacturing integral resistors in printed circuit boards
JP3690962B2 (ja) * 2000-04-26 2005-08-31 三井金属鉱業株式会社 キャリア箔付電解銅箔及びそのキャリア箔付電解銅箔の製造方法並びに銅張積層板
US6426290B1 (en) * 2000-08-18 2002-07-30 Advanced Micro Devices, Inc. Electroplating both sides of a workpiece
US6447929B1 (en) * 2000-08-29 2002-09-10 Gould Electronics Inc. Thin copper on usable carrier and method of forming same
EP1332653A1 (en) * 2000-10-26 2003-08-06 Oak-Mitsui, Inc. Use of metallic treatment on copper foil to produce fine lines and replace oxide process in printed circuit board production
US6763575B2 (en) * 2001-06-11 2004-07-20 Oak-Mitsui Inc. Printed circuit boards having integrated inductor cores
JP2003051673A (ja) * 2001-08-06 2003-02-21 Mitsui Mining & Smelting Co Ltd プリント配線板用銅箔及びそのプリント配線板用銅箔を用いた銅張積層板
US6610417B2 (en) 2001-10-04 2003-08-26 Oak-Mitsui, Inc. Nickel coated copper as electrodes for embedded passive devices
US6770976B2 (en) 2002-02-13 2004-08-03 Nikko Materials Usa, Inc. Process for manufacturing copper foil on a metal carrier substrate
US8002948B2 (en) * 2002-04-24 2011-08-23 Sipix Imaging, Inc. Process for forming a patterned thin film structure on a substrate
TWI268813B (en) * 2002-04-24 2006-12-21 Sipix Imaging Inc Process for forming a patterned thin film conductive structure on a substrate
US7261920B2 (en) * 2002-04-24 2007-08-28 Sipix Imaging, Inc. Process for forming a patterned thin film structure on a substrate
US7156945B2 (en) * 2002-04-24 2007-01-02 Sipix Imaging, Inc. Process for forming a patterned thin film structure for in-mold decoration
US7972472B2 (en) * 2002-04-24 2011-07-05 Sipix Imaging, Inc. Process for forming a patterned thin film structure for in-mold decoration
US7767126B2 (en) * 2005-08-22 2010-08-03 Sipix Imaging, Inc. Embossing assembly and methods of preparation
KR101232137B1 (ko) 2005-11-21 2013-02-12 엘지디스플레이 주식회사 인쇄판, 인쇄판의 제조방법 및 그를 이용한 액정표시소자제조방법
US8512873B2 (en) * 2008-07-22 2013-08-20 Furukawa Electric Co., Ltd. Surface treated copper foil and copper clad laminate
US9017540B2 (en) * 2010-06-17 2015-04-28 Viasystems Technologies Corp. L.L.C. Systems and methods for reducing overhang on electroplated surfaces of printed circuit boards
KR102038137B1 (ko) * 2012-12-21 2019-10-30 주식회사 넥스플렉스 다층 연성금속박 적층체 및 이의 제조방법
US9707738B1 (en) 2016-01-14 2017-07-18 Chang Chun Petrochemical Co., Ltd. Copper foil and methods of use

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE503299A (zh) * 1949-10-29
US3469982A (en) * 1968-09-11 1969-09-30 Jack Richard Celeste Process for making photoresists
US3857681A (en) * 1971-08-03 1974-12-31 Yates Industries Copper foil treatment and products produced therefrom
US3998601A (en) * 1973-12-03 1976-12-21 Yates Industries, Inc. Thin foil
US3984598A (en) * 1974-02-08 1976-10-05 Universal Oil Products Company Metal-clad laminates
US3981691A (en) * 1974-07-01 1976-09-21 Minnesota Mining And Manufacturing Company Metal-clad dielectric sheeting having an improved bond between the metal and dielectric layers
JPS5856758B2 (ja) * 1975-12-17 1983-12-16 ミツイアナコンダドウハク カブシキガイシヤ ドウハクヒヨウメンシヨリホウホウ
US4088544A (en) * 1976-04-19 1978-05-09 Hutkin Irving J Composite and method for making thin copper foil
US4049431A (en) * 1976-09-30 1977-09-20 The United States Of America As Represented By The United States Energy Research And Development Administration High strength ferritic alloy
US4082620A (en) * 1977-04-29 1978-04-04 Bell Telephone Laboratories, Incorporated Process for chromating metallic surfaces
US4357395A (en) * 1980-08-22 1982-11-02 General Electric Company Transfer lamination of vapor deposited foils, method and product
US4808967A (en) * 1985-05-29 1989-02-28 Ohmega Electronics Circuit board material
US4863808A (en) * 1985-09-13 1989-09-05 Gould Inc. Copper-chromium-polyimide composite
EP0227857B1 (de) * 1985-12-30 1990-03-28 Ibm Deutschland Gmbh Verfahren zum Herstellen von gedruckten Schaltungen
JPS62173748A (ja) * 1986-01-27 1987-07-30 Hitachi Cable Ltd 半導体用リ−ドフレ−ムの製造方法
JPS648694A (en) * 1987-06-30 1989-01-12 Hitachi Chemical Co Ltd Manufacture of insulating substrate with thin nickel layer
JP2550081B2 (ja) * 1987-07-08 1996-10-30 株式会社日立製作所 回路形成法
JPH01124286A (ja) * 1987-11-09 1989-05-17 Hitachi Chem Co Ltd プリント配線板の製造法
US5243320A (en) * 1988-02-26 1993-09-07 Gould Inc. Resistive metal layers and method for making same
JPH0818401B2 (ja) * 1989-05-17 1996-02-28 福田金属箔粉工業株式会社 複合箔とその製法
US5017271A (en) * 1990-08-24 1991-05-21 Gould Inc. Method for printed circuit board pattern making using selectively etchable metal layers
TW230290B (zh) * 1991-11-15 1994-09-11 Nikko Guruder Foreer Kk
JPH0787270B2 (ja) * 1992-02-19 1995-09-20 日鉱グールド・フォイル株式会社 印刷回路用銅箔及びその製造方法
US5242562A (en) * 1992-05-27 1993-09-07 Gould Inc. Method and apparatus for forming printed circuits
US5685970A (en) * 1992-07-01 1997-11-11 Gould Electronics Inc. Method and apparatus for sequentially metalized polymeric films and products made thereby
US5403672A (en) * 1992-08-17 1995-04-04 Hitachi Chemical Co., Ltd. Metal foil for printed wiring board and production thereof
JP2717911B2 (ja) * 1992-11-19 1998-02-25 日鉱グールド・フォイル株式会社 印刷回路用銅箔及びその製造方法
JP2762386B2 (ja) * 1993-03-19 1998-06-04 三井金属鉱業株式会社 銅張り積層板およびプリント配線板
JP3476264B2 (ja) * 1993-12-24 2003-12-10 三井金属鉱業株式会社 プリント回路内層用銅箔およびその製造方法
US5482784A (en) * 1993-12-24 1996-01-09 Mitsui Mining And Smelting Co., Ltd. Printed circuit inner-layer copper foil and process for producing the same
JP3276765B2 (ja) * 1994-02-16 2002-04-22 清川メッキ工業株式会社 チップ固定抵抗器の電極端子形成方法
WO1997041713A1 (en) * 1996-05-01 1997-11-06 Alliedsignal Inc. New method of forming fine circuit lines

Also Published As

Publication number Publication date
JP2002520195A (ja) 2002-07-09
DE69935333D1 (de) 2007-04-12
DE69935333T2 (de) 2007-10-11
ATE355726T1 (de) 2006-03-15
KR20010079509A (ko) 2001-08-22
KR100599139B1 (ko) 2006-07-12
WO2000003568A1 (en) 2000-01-20
WO2000003568A9 (en) 2000-06-08
CA2336918A1 (en) 2000-01-20
CN1308836A (zh) 2001-08-15
JP4959052B2 (ja) 2012-06-20
US6117300A (en) 2000-09-12
EP1099361B1 (en) 2007-02-28
CN100344212C (zh) 2007-10-17
CA2336918C (en) 2008-02-26
EP1099361A1 (en) 2001-05-16

Similar Documents

Publication Publication Date Title
TW480902B (en) Improved method for forming conductive traces and printed circuits made thereby
TWI711139B (zh) 表面處理銅箔、附有載體之銅箔以及使用此等之貼銅層積板及印刷配線板之製造方法
US4568413A (en) Metallized and plated laminates
US4357395A (en) Transfer lamination of vapor deposited foils, method and product
KR100547513B1 (ko) 캐리어박 구비 전해동박 및 그 제조방법과 그 캐리어박구비 전해동박을 사용한 동 클래드 적층판
FI81130B (fi) Foerfarande foer bindande av en kopparprodukt till ett underlagsmaterial.
JP2000269637A (ja) 高密度超微細配線板用銅箔
JPH0987889A (ja) 印刷回路用銅箔の処理方法
KR20010075616A (ko) 캐리어 박 부착 전해 동박 및 그 전해 동박의 제조방법과그 전해 동박을 사용한 동 클래드 적층판
WO2003022569A1 (en) Copper foil with low profile bond enhancement
JP5505828B2 (ja) 複合金属箔及びその製造方法
US5322975A (en) Universal carrier supported thin copper line
US5447619A (en) Copper foil for the manufacture of printed circuit boards and method of producing the same
KR100974373B1 (ko) 인쇄회로용 동박의 표면처리 방법과 그 동박 및 도금장치
CN108124391A (zh) 复合金属箔、覆铜层叠板及该覆铜层叠板的制造方法
JPH10341066A (ja) 印刷回路用銅箔、前記銅箔を用いた印刷回路用樹脂接着剤付銅箔、および前記銅箔を用いた印刷回路用銅張り積層板
JP2007146258A (ja) 電解銅箔、プリント配線板および多層プリント配線板
JPH08222857A (ja) 銅箔および該銅箔を内層回路用に用いた高密度多層プリント回路基板
KR20090084517A (ko) 내열성과 내약품성이 개선된 인쇄회로용 동박 및 그제조방법
EP0839440B1 (en) Copper foil for the manufacture of printed circuits and method of producing same
JPH02113591A (ja) 印刷配線板の製造方法
JP7017369B2 (ja) 表面処理銅箔、銅張積層板及びプリント配線板
JPH08335775A (ja) 印刷回路用銅箔の処理方法
JPH02113589A (ja) 印刷配線板の製造方法
JPH08335776A (ja) 印刷回路用銅箔の処理方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees