KR100599139B1 - 도전성 트레이스 형성 방법 및 그 방법으로 제조된 인쇄 회로 - Google Patents

도전성 트레이스 형성 방법 및 그 방법으로 제조된 인쇄 회로 Download PDF

Info

Publication number
KR100599139B1
KR100599139B1 KR1020017000254A KR20017000254A KR100599139B1 KR 100599139 B1 KR100599139 B1 KR 100599139B1 KR 1020017000254 A KR1020017000254 A KR 1020017000254A KR 20017000254 A KR20017000254 A KR 20017000254A KR 100599139 B1 KR100599139 B1 KR 100599139B1
Authority
KR
South Korea
Prior art keywords
conductive metal
layer
conductive
copper
substrate
Prior art date
Application number
KR1020017000254A
Other languages
English (en)
Other versions
KR20010079509A (ko
Inventor
헤릭크웬디에이
카빈데레크
Original Assignee
오우크-미츠이, 인크 .
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오우크-미츠이, 인크 . filed Critical 오우크-미츠이, 인크 .
Publication of KR20010079509A publication Critical patent/KR20010079509A/ko
Application granted granted Critical
Publication of KR100599139B1 publication Critical patent/KR100599139B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0344—Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0726—Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

본 발명은 구리 포일 캐리어를 사용하여 거친 도전성 금속층을 부착함으로써 기판 상에 회로 라인을 형성하는 방법에 관한 것이다. 구리 포일이 에칭에 의해 제거되어, 기판의 표면에 매립된 거친 도전성 금속이 남겨진다. 도전성 금속은 산화물층을 제거하도록 처리될 수 있다. 또한 포토레지스트는 미세한 라인 인쇄 패턴을 형성하도록 상기 처리된 도전성 금속층 위에 도포된다. 미세 라인 인쇄 패턴을 한정하는 포토레지스트는 이어서 제거되어 원하는 회로 패턴에 따라 트렌치가 노출된다. 노출된 도전성 금속을 통해 구리가 트렌치에 부착되며, 남아 있는 포토레지스트와 남아 있는 포토레지스트 아래에 놓인 도전성 금속이 제거되어 미세 라인 회로 패턴이 완성된다.

Description

도전성 트레이스 형성 방법 및 그 방법으로 제조된 인쇄 회로{IMPROVED METHOD FOR FORMING CONDUCTIVE TRACES AND PRINTED CIRCUITS MADE THERBY}
본 발명은 일반적으로 인쇄 회로 기판을 제조하는 방법과, 본 발명의 방법으로 제조된 인쇄 회로 기판에 관한 것이다. 특히, 본 발명은 미세한 회로 라인을 형성하는 새로운 방법과 미세한 회로 라인을 구비한 인쇄 기판에 관한 것이다.
인쇄 회로 기판의 통상적인 제조에 있어서, 구리 포일은 절연 기판(substrate)에 적층되며, 종종 유리 강화 에폭시 수지 프리프레그(prepreg)에 적층되기도 한다. 이러한 적층 구조는 추가로 화학적 에칭으로 구리 포일 일부를 선택적으로 제거함으로써 구리 포일층을 회로 패턴으로 전환시키도록 처리된다. 도 1 및 도 2는 인쇄 회로 기판 상에 회로 라인을 형성하는 종래의 패턴 도금 공정에 따른 각각의 횡단면과 공정 단계를 도시한다.
금속 포일은 애노드와, 캐소드와, 금속 이온을 포함하는 전해액 및 전원을 포함하는 셀에서 전기 화학적 공정에 의해 일반적으로 제조된다. 전압이 애노드와 캐소드 사이에 인가될 경우, 그 전해액의 금속 이온이 포일을 형성하기 위하여 캐소드에 퇴적된다. 형성 과정에서 캐소드에 인접하게 배치되는 포일 표면을 본 명세서에는 포일의 광택면(shiny side)이라고 부른다. 포일 형성 과정에서 애노드와 전해액에 닿는 그 반대면을 본 명세서에는 무광택면(matte side)이라고 부른다.
박막의 구리 포일을 알루미늄 지지층으로부터 기판에 부착하고, 구리-클래드 기판이 형성하기 위하여 에칭에 의해 알루미늄을 제거한다. 지지층으로서 알루미늄 기판 사용에 따른 단점은 알루미늄을 에칭하는 데에 고부식성의 부식제가 필요하다는 것이다. 또한, 알루미늄 지지층을 에칭한 후에 스머트(smut) 제거 단계를 수행해야 한다. 용해된 알루미늄에 의한 부식제의 오염으로부터 생기는 스머트 제거 단계 및 추가 처리 단계는 피하는 것이 좋다.
도 1에 도시하는 바와 같이, 부식제를 구리 포일에 도포하여 원하는 회로 패턴이 형성되도록 에칭 전에 보호 레지스트층을 도포하여 경화시킨다. 이상적으로는 부식제는 보호되지 않는 구리 포일을 제거함에 있어서 수직적인 측면을 가진 회로 라인을 남겨둔다.
그럼에도 불구하고, 도 1 및 도 2에 도시된 공정의 단점은 부식제가 실질적으로 회로 라인의 수직적인 측면을 형성하지 않는다는 것이다. 대신에 부식제는 다소 사다리꼴의 회로 라인은 남겨두면서, 포토레지스트를 언더컷팅함으로써 회로 라인 상부의 구리를 훨씬 더 에칭하는 경향이 있다. 그 결과, 이러한 불균일한 에칭을 허용하는 필요성으로부터 회로 라인의 최소폭이 제한된다.
이러한 문제는 미국 특허 제5,437,914호(914호 특허)에 개시되어 있고, 이 특허에 의하면, 에칭된 회로 라인 형상은 구리 포일의 입자 구조의 형상에 의해 영향을 받는다고 한다. 상기 914호 특허에 따르면, 구리 포일의 평활(smooth)면 또는 광택면을 처리하고 그 평활면 또는 "광택면"으로 된 기판에 구리 포일을 적층함으로써 에칭의 정밀도는 향상되지만, 이 방식은 종래의 관례와 상반된다. 도 1에 도시하는 바와 같이, 종래의 관례는 기판에 인접하게 위치하는 구리 포일의 무광택 마무리 면으로된 기판에 구리 포일을 적층시킨다. 향상된 에칭 요인은 회로 라인의 면들이 사실상 수직적이라는 것을 나타내는 914호 특허의 구리 클래드 적층판으로부터 달성되었다.
회로 라인의 정밀도를 향상시키는 또다른 방법은 보다 얇은 구리 포일을 사용하는 것이며, 덜 언더컷팅함으로써 포일이 신속히 에칭될 수 있다. 그러나, 이러한 포일은 다루기가 용이하지 않다. 그 결과, 포일을 기판에 적층한 후에 제거 가능한 지지 시트로 얇은 구리층을 도포하는 것이 제안되었다. 미국 특허 제 3,998,601호의 한 예에 있어서, 2∼12 ㎛ 구리층이 종래적으로 두꺼운 구리 포일(35∼70 ㎛) 상에 도포되고 해제층에 의해 그 두꺼운 포일에서 분리된다. 기판에 복합재료 포일을 퇴적한 후에, 지지 구리 포일은 기계적으로 제거되고 전자 회로 공정을 위해 얇은 2∼12 ㎛ 층이 남겨진다. 이 방법에 있어 한가지 단점은 지지 포일이 제거되면서 결과적으로 박막의 포일 일부도 제거된다는 것이다.
미세한 라인 패턴을 생성하기 위한 다른 공지된 방법이 훼웰(Whewell) 등의 미국 특허 제 5,017,271에 개시되어 있다. 훼웰 등의 기술에 따르면, 크롬 또는 니켈 등의 제1 금속층이 구리 포일의 처리되지 않은 무광택면에 퇴적되어 복합재료를 생성한다. 이어서 복합 재료가 지지층에 적층되고, 크롬층은 구리 포일과 지지층 사이에 샌드위치된다. 다음에, 구리 포일은 전부 제거되고, 포토레지스트가 노출된 크롬층에 도포된다. 포토레지스트는 원하는 패턴에 따라 크롬층이 노출되도록 마스크 처리되고 조사(照射)되며 현상된다. 다음에, 구리가 노출된 크롬층에 퇴적되고, 남아 있는 포토레지스트와 그 아래에 있는 크롬층을 제거함으로써, 완성된 미세한 라인 패턴을 형성한다. 미국 특허 제5,017,271의 내용은 여기에서의 참조에 의해 본 명세서에 포함되는 것으로 한다.
하기의 비교예에서 설명할 것이지만, 훼웰 등이 제시한 기술의 단점은 크롬/구리의 복합재료가 지지층에 충분히 밀착될 수 없다는 것이다. 지지층 상의 복합재료의 박리 강도(peel strengh)는 6 lb/in를 초과하는 것이 좋다. 훼웰 등이 제시한 기술들의 추가 단점은 퇴적된 구리층이 노출된 크롬층에 충분히 밀착되지 않을 수도 있다는 것이다. 퇴적된 구리층은 크롬층에 밀착되는 것이 바람직하며, 그렇지 않다면 크롬층으로부터 벗겨지지 않아야 한다.
그러므로, 도전성 트레이스를 형성하기 위한 개선된 방법과 이 방법으로 제조된 인쇄 회로가 필요하다.
본 발명의 제1 특징에 따르면, 미세한 회로 라인을 갖는 인쇄 기판이 제공된다. 인쇄 기판은 도전성 금속, 금속 또는 합금으로 이루어진 거친 박막층을 비도전성 기판에 부착함으로써 형성된다. 도전성 금속, 금속 또는 합금을 처리된 구리 포일 시트에 먼저 부착한 후에, 구리 포일을 기판에 부착하는 것이 좋다. 적층 공정 중에, 구리 포일이 에칭되어, 기판 상의 위치에는 도전성 금속으로 된 거친 박막층이 남겨진다. 노출된 도전성 금속에 관련하여 존재하는 산화물층은 도전성 금속 박막층에서 제거될 수 있다.
본 발명의 제2 특성을 따르면, 비도전성 기판 상에 미세한 회로 라인을 형성하는 방법이 제공된다. 이 방법은 경화된 포토레지스트에 의해 한정된 영역의 박막 도전층 위에 구리를 부착하는 단계를 포함한다. 박막의 도전층을 조정한 후에 구리층을 박막 도전층에 부착하는 것이 좋다. 조정 단계는 박막의 도전층에서 산화물층을 제거하는 단계를 포함한다. 박막의 도전층은 포일 캐리어를 이용하여 기판에 부착될 수 있다. 기판에 대한 결합 능력을 강화시키기 위해 포일을 처리할 경우, 박막의 도전층은 이러한 처리 이전에 또는 이후에 포일에 도포될 수 있다.
이어서 포토레지스트가 도포되고 촬상되어 경화된다. 경화되지 않은 레지스트는 제거됨으로써, 회로 라인이 형성되어야 하는 기판의 표면 상에 노출 영역 또는 "트렌치(trench)"를 형성할 것이다. 도전층이 이제 노출되므로, 이 노출 영역에 회로 라인을 선택적으로 배치하는 것이 가능하다. 마지막으로, 경화된 포토레지스트가 제거되고 이어서 포토레지스터 아래에 있는 노출된 도전성 금속층이 화학적 에칭에 의해 제거되어, 회로가 완성된다.
당업자에게는 자명하겠지만, 구리 및 도전성 금속은 전기도금, 전착, 화학적 퇴적, 무전해 도금, 스퍼트 퇴적, 확산 결합 또는 용접을 비롯한(그러나, 여기에 한정되지는 않음) 종래의 어느 방법으로도 각각의 표면에 부착될 수 있다.
도 1은 인쇄 회로 기판 상에 회로 라인을 형성하기 위한 종래 공정의 여러 단계에서의 기판 단면을 도시하는 도면.
도 2는 도 1에 도시한 종래 공정의 공정 흐름도.
도 3은 본 발명의 양호한 실시예에 따른 여러 단계에서의 기판 단면을 도시하는 도면.
도 4는 본 발명의 양호한 실시예에 따른 공정 흐름도.
도 5a 및 도 5b 각각은 종래의 구리 포일에 의해 그리고 본 발명의 양호한 실시예에 의해 형성된 도금된 관통홀을 도시하는 도면.
도 6a 및 도 6b 각각은 양호한 실시예와 비교되는 종래의 회로 라인의 단면을 도시하는 도면.
도 7a 및 도 7b 각각은 본 발명의 양호한 실시예에 따라 제조된 제1 샘플 포일과 적층판의 단면도.
도 8a 및 도 8b 각각은 본 발명의 양호한 실시예에 따라 제조된 제2 샘플 포일과 적층판의 단면도.
도 9a는 도 8a에 도시된 포일의 무광택면의 SEM 포토그래프.
도 9b는 공지된 기술에 따라 제조된 포일의 무광택면의 SEM 포토그래프.
금속은 공지된 기술을 이용하여 구리 포일 상에 전착(electrodeposited)될 수 있다. 예컨대, 여기에서의 참조에 의해 본 명세서에 포함되는 미국 특허 제5,437,914호에 있어서, 환상 퇴적물(nodular deposit)은, 포일을 거칠게 하여, 연속해서 절연 기판에 도포될 때 포일의 밀착성을 향상시키기 위하여 구리 포일의 광택면(즉, 평활면) 상에 형성된다. 또다른 방법은 여기에서의 참조에 의해 본 명세서에 그 내용이 포함되는 미국 특허 제5,482,784호에 개시되어 있으며, 이 특허는 구리 포일의 양면에 적용되는 처리법을 개시하고 있다. 일반적으로, 이러한 처리는 포일의 처리면의 표면적을 증가시킨다.
게다가, 인쇄 회로 기판의 표면 상에서 저항을 형성하는 기술이 공지되어 있다. 그 중 한 기술은 구리 포일의 표면 상에 니켈-인층을 전착하고, 이어서 그것을 절연 기판에 적층한다. 니켈-인층은 통상의 도전층으로서 작용하는 것이 아니라, 덮는 구리 재료의 선택적 에칭에 의해, 회로 설계에 저항이 필요로 하는 곳에 노출된다. 그러한 기술은 여기에서의 참조에 의해 본 명세서에 포함되는 미국 특허 제4,808,967호에 개시되어 있다.
본 발명의 양호한 실시예에 따르면, 선택적으로 구리를 에칭하여 제거함으로써 회로 라인이 형성되는 종래의 회로 기판 공정과 상반되는 부착 방법이 제공된다. 전술한 바와 같이, 화학적 에칭은 미세한 회로 라인 형성에 있어서, 회로 라인이 좁아지고 피치가 작아짐에 따라 특히 곤란해지는 고유의 제한을 가지고 있다. 반면, 양호한 실시예의 방법은 부식제와 포토레지스트를 사용하여(그 결과 구리 전착에 의해 충전될 수 있는 오픈 트랜치가 남겨짐) 형성된 미리 정해진 공간으로 회로 라인을 직접 퇴적시킨다.
회로 트레이스는 구리로 형성되는 것이 좋지만, 금과 같은 기타 금속을 대안적으로 사용할 수 있다. 트레이스는, 예컨대 구리를 소정의 공간으로 선택적으로 부착함으로써 형성될 수 있기 때문에, 본 명세서에서는 이 양호한 실시예를 "부착" 공정이라고 부른다. 본 명세서에 설명하는 방법은 패널 도금 또는 패턴 도금법으로 사용될 수 있다.
통상적으로, 전착된 구리는 기판 재료에 잘 밀착되지 않는다. 그러나. 다른 양호한 실시예에서는 덮는 구리 포일 캐리어를 제거하여 기판 표면 상에 남아 있는 박막의 도전층을 효과적으로 사용한다. 특히, 박막의 도전층은 포토레지스트에 의해 한정된 패턴으로 기판 상에 미세한 회로 라인을 전착하기 위한 기초로서 사용된다. 박막의 도전층에 대한 전착된 구리의 밀착성은 이하에서 상세하게 설명하겠지만, 박막의 도전층의 노출 부분에 구리를 전착하기 전에 박막의 도전층에 대하여 조정 처리를 적용함으로써 향상된다. 게다가, 이하에서 설명하는 바와 같이, 박막의 도전층을 처리된 기판을 이용해서 형성하여 기판에 밀착하기 위한 재료의 능력을 향상시키는 것이 좋다.
양호한 실시예의 단계를 도 3 및 도 4에 나타내며, 이 도 3 및 도 4는 인쇄 회로 기판의 외부층에 적용될 때, 양호한 실시예의 공정 중에 적층판의 단면과 공정 단계를 도시하고 있다. 이 방법은 다층 회로 기판의 외부 회로층을 제조하는데 특히 유용할 뿐만 아니라, 매설 비아(vias), 마이크로 비아 및 그외 다른 것을 포함하는 내부층, 또는 단면 및 양면 회로 기판에도 사용될 수 있다. 이러한 다른 적용에도 동일한 공정이 이용될 수 있다.
제1 단계에서, 구리 포일이 도전성 금속, 금속 또는 합금(본 명세서에서는 호환적으로 "도전성 금속"으로도 부름)의 가용성 복합물의 욕(bath)을 통과하여, 도전성 금속이 포일의 한 표면에 대략 0.05 내지 5 ㎛의 두께로 전착된다. 전착 공정의 조건은 전기주조 및 전기도금에 상업적으로 이용되는 통상의 것이다.
도전성 금속은 포일의 무광택 또는 광택면에 퇴적될 수 있다. 그러나, 한가지 양호한 실시예에 따르면, 도전성 금속은, 포일의 광택면을 처리하여 그 광택면의 기판에 밀착하는 능력을 향상시키기 전에 또는 후에 포일의 광택면 상에 퇴적된다. 이러한 처리는 이하에서 더 상세하게 설명하기로 한다. 또다른 양호한 실시예에 따르면, 0.05 내지 5 ㎛ 범위의 두께가 이용된다. 특히, 본 명세서에 기재하는 미세한 회로 라인 적용에서는 전착층 두께가 0.1 내지 1 ㎛ 범위인 것이 좋다.
전술한 바와 같이, 박막의 도전성 금속의 부착 전 또는 후에, 구리 포일의 절연 기판에 대한 밀착성이 향상되도록 구리 포일을 처리할 수 있다. 양호한 처리는 비처리 포일의 광택면 또는 무광택면 상에 환상 퇴적물(nodular deposit)을 형성하는 것이다. 박막의 도전성 금속을 부착하기 전에, 구리 포일의 광택면을 환상형 퇴적물로 처리하는 양호한 공정은 이하에서 설명하기로 한다. 박막의 도전성 금속으로는 주석, 니켈, 주석-아연, 아연-니켈, 주석-구리 및 기타의 것들이 있으며, 단 후속 단계에서 구리를 제거하는데 이용되는 부식제에 대하여 내성이 있는 것이어야 한다. 양호한 도전성 금속은 니켈이다. 게다가, 원료 포일 상에 형성된 환상 퇴적물은 그 크기가 약 3 미크론보다 작은 것이 좋다. 양호한 공정의 이점은 구리 포일의 처리면의 표면 마무리가 박막의 도전성 금속에 부여된다는 것이다.
다음 단계에서, 박막의 도전성 금속으로 피복된 구리 포일 캐리어가 종래의 기술을 이용해서, 절연 기판, 예컨대 주로 이용되는 유리 강하 에폭시 수지에 적층된다. 박막의 도전성 금속층은 그 기판에 인접하게 배치된다. 도전성 금속 포일 및 기판을 이용하여 적층판을 형성하는 종래의 기술은, 예컨대 여기에서의 참조에 의해 본 명세서에 그 내용이 포함되는 미국 특허 제 5,017,271 호 및 제 3.998,601호에 개시되어 있다.
다음 단계는 구리 포일을 에칭으로 제거하고, 기판의 표면에 부착된 박막의 도전성 금속은 남겨둔다. 이 목적을 위해, 부식제는 구리는 제거하지만, 박막의 도전층의 금속, 금속들 또는 합금은 유효한 정도까지 제거하지 않는 것들로부터 선택된다. 그러한 부식제의 예로는, 도전성 금속층이 니켈인 경우에 암모니아성 또는 알카라인 부식제가 있다.
구리를 에칭한 후에, 박막의 도전층 및 기판의 도전성 적층판은 남아 있게 된다. 박막의 도전성 금속이 구리 포일에 부착되기 전에 구리 포일에 환상 퇴적물 처리가 행해졌다면, 적층판 상에서 박막의 도전성 금속의 표면 마무리는 대개 처리된 구리 포일의 표면 마무리에 부합한다. 포일에 실시된 처리로 인해, 적층판 상에서 박막의 도전성 금속은 역 환상 처리를 나타내는 것에 주목해야 한다.
양호한 실시예의 이점은 에칭된 구리의 회수가 가능하고, 상기 공정에서 구리 대신에 알루미늄이 사용될 경우에 발생하는 용해된 알루미늄으로 인한 오염을 피할 수 있다는 것이다. 특히, 구리 포일은 알루미늄이 필요로 하는 고부식성 부식제를 사용하지 않고 에칭될 수 있다. 게다가, 에칭으로 알루미늄 지지층을 제거한 후에 필요하게 되는 스머트 제거 단계가 완전히 필요없게 된다.
일단 구리 캐리어가 에칭에 의해 제거되면, 박막의 도전성 금속층과 기판에 홀이 천공될 것이다. 홀의 천공으로 인해 파편 및 수지 얼룩이 발생하기 때문에, 도전성 적층판은 홀이 생성된 후에 탈지된다. 통상적으로 탈지(cleaning) 단계에는 스머트 제거 단계가 포함되고, 스머트 제거 단계는 세정에 의해 수반되는 과망간산염 용액으로의 침지를 포함한다.
구리 포일이 암모니아성 또는 알카라인 부식제로 에칭되고 제거되어 홀이 천공된 후에, 조정 단계를 실시하는 것이 좋지만, 이하에서 설명하는 바와 같이, 레지스트층을 도포하고 촬상하여 경화시킨 후에 조정 단계를 수행할 수도 있다. 예컨대, 박막의 도전층이 니켈이라면, 박막의 도전층은 공기에 노출되어, 산화막이 박막의 도전층 상에 형성될 수 있다. 게다가, 홀 천공 후 도전성 적층판에 실시된 탈지 공정에 의해 추가 산화물이 생성될 수 있다. 이러한 산화물 증가는 이어서 행해지는 도전성 트레이스 부착에 부정적인 영항을 끼칠 것이다. 니켈 표면을 조정함으로써, 산화물층이 제거되고, 그에 따라 니켈층과 결합하는 구리의 능력이 강화된다.
양호한 조정 단계는 캐소드화(cathodization) 처리이며, 이 처리는 다음과 같이 진행될 수 있다. 클래드 기판과 경화된 레지스트를 탈이온수(deionized water)에 세정한 후, 정류기의 음극 단자는 박막의 도전층에 연결된다. 그러므로, 박막의 도전층은 이 캐소드화 단계에서 캐소드가 된다. 정류기의 양극 단자는 10 % 황산 용액에 잠겨서 치수적으로 안정된 애노드에 연결된다. 치수적으로 안정된 애노드는 용액에서 용해되지 않는 임의의 재료로 이루어진 것이다.
이 용액은 10 % 황산 용액 외에도, 전류를 운반할 수 있지만 금속을 퇴적할 수는 없는 소정의 염용액(salt solution)도 가능하다. 대략 2 인치의 애노드-캐소드 갭을 이용할 수 있다.
캐소드화 단계 중에, 캐소드에서 수소가 발생하여 박막의 도전층 표면 상의 산화물층을 제거한다. 산화물 축적량에 따라 시간이 변할 수도 있지만, 기판과 박막의 도전층은 40 asf(amps/squre foot)에서 10 초 동안 캐소드화된다.
다른 방법의 조정 단계를 이용할 수도 있다. 예컨대, 노출된 박막의 도전층은 박막의 도전층 표면에서 산화물을 제거하기 위해 농축 염산욕에 침지 또는 세정된다.
캐소드화 후에, (존재할 경우)홀은 무전해 도금법을 사용하여 예컨대 구리로 도금하여 활성화된다. 무전해 구리 도금은 박막의 도전층 상에서 산화물층의 재생성을 피하기 위해서 캐소드화 후에 행해지는 것이 좋다.
도 5a는 종래의 구리 포일로 형성되어 도금된 관통홀을 도시한다. 도금된 구리층은 구리 포일의 최상부에 형성되며 기판 재료의 홀을 통해 확장된다.
반면, 도 5b는 본 발명의 양호한 실시예에 따라 형성된 홀 도금을 도시한다. 이 경우, 니켈로 구성된 박막의 도전성 금속층이 기판에 인접해 있다. 홀은 도 3 및 도 4의 공정과 같이, 먼저 무전해 구리로써 도금되고, 이어서 전착된 구리층으로 도금되었다. 도 5a에 도시된 도금된 관통홀은 구리가 상부측 및 하부측에서보다 관통홀 내에서 더 두껍게 축적되지만, 도 5b에 도시된 기판과 도금 홀은 보다 균일한 구리 두께를 갖는다.
다시 도 3 및 도 4를 참조하면, 레지스트층이 도포되어, 미세한 회로 라인을 위한 원하는 패턴에 따라 촬상되어 경화된다. 특히, 레지스트의 비경화된 부분이 제거되어, 기판 표면 상에 노출 부분 또는 "트렌치(trenches)"를 형성하게 된다. 트렌치의 측면은 경화된 레지스트에 의해 형성되고 트렌치의 하면은 박막의 도전성 금속층(만약 기판에 홀이 있다면, 무전해 구리)이다. 이러한 트렌치는 후속하여 퇴적되는 구리를 미세한 회로 라인으로 형성 및 실현할 것이다. 이러한 레지스트 재료는 액체 또는 필름 포토레지스트이다.
일단 구리 포일이 에칭에 의해 제거되고, 산화물층이 제거되어, 무전해 구리가 부착되며, 레지스트가 도포되어 경화되어 선택적으로 제거되었다면, 박막의 도전성 금속층은 노출되어 패턴 도금된 구리가 부착될 것이다. 도금된 구리는 다층 회로 기판 외부에 구리를 도금하는 데 종종 사용되는 종래 절차를 따라 전착되는 것이 좋다. 예컨대, 포토레지스트 트렌치로 이루어진 적층판은 25 asf에서 1 시간 동안 구리 황산염에서 도금될 수 있다. 기판 표면에 매입된 박막의 금속층이 충분한 도전성을 가지고 있을 때 이것을 행할 수 있다. 구리는 트렌치의 형상을 한정하는 포토레지스트 높이까지, 원하는 두께로 축적될 수 있다. 통상의 전착 조건을 사용할 수도 있다. 만약 초박막의 구리 회로 라인을 사용해야 할 경우, 도금은 저전류 밀도에서 개시하여 구리층이 축적될 때까지 전류 밀도를 증가시키는 것이 좋다.
이 상세 설명에 있어서, 당업자에게는 자명할 것이지만, 노출 영역에서 구리를 에칭하여 제거함으로써 형성되는 회로 라인보다, 경화된 포토레지스트는 회로 라인을 보다 정확하게 한정하며, 트렌치에 충전되는 구리는 이상적인 사각 형태에 보다 근접할 수 있다. 이것은 회로 라인 형상이 에칭 공정에 의해서 결정되기 때문에 보다 미세한 회로 라인을 제조할 수 있음을 의미한다. 그 결과, 본 명세서에서 설명하는 공정은 라인 및 간격을 4 mil(100 ㎛)라기 보다 약 1 mil(25 ㎛)까지 축소할 수 있다.
이 시점에서 회로 라인이 형성된다. 남아 있는 단계는 남아 있는 레지스트를 통상의 수단으로 제거한 후, 경화된 포토레지스트를 부식제를 이용해서 제거함으로써 노출된 박막의 도전성 금속층을 제거하는 단계이다. 박막의 도전성 금속층과 무전해 구리층을 제거하는 데에는 산염화물 또는 황과산화물이 사용될 수 있다. 양호한 부식제로는 산염화제2구리가 있다.
도 3은 도 4의 공정에 있어서 각종 단계에서의 기판 단면을 도시하고 있다. 전술한 바와 도 3에서 도시하는 바와 같이, 조정 단계는 레지스트의 도포, 촬상 및 경화 이전이나 이후에 실행될 수 있다.
본 발명의 특정 단계(도 3 및 도 4에 도시)는 상업적으로 실시 가능한 임의의 순서로 실행될 수 있다. 특히, 도전성 금속을 적층판에 부착한 다음의 단계는 작업자에게 편리한 어떤 순서에도 관계없이 실행될 수 있다. 예를 들어, 조정 단계는 레지스터의 도포, 촬상 및 경화 이전이 아니라 이후에 적용될 수 있다. 게다가, 패턴 도금법에 관련하여 전술하였지만, 양호한 실시예는 패널 도금 공정과 함께 이용될 수도 있다.
양호한 실시예는 도전성 적층판의 제조에 일반적으로 적용될 수 있지만, 다층 회로 기판의 외부층을 제조하는데 특히 유용하다. 외부층 회로 라인은 전기 도금에 의해 형성되는 것이 좋다.
종래의 절차가 도 2의 공정 흐름도 및 도 1의 단면도에 도시되어 있다. 구리 포일은 프리프레그의 중간층과 함께 내부 회로층에 적층되지만, 에칭되지는 않는다. 무전해 도금법을 사용하여 구리를 포일 위에, 그리고 그 층들을 접속하는 홀 안에 퇴적시킨다. 이어서, 레지스트가 도포되고, 구리 회로 라인은 전착된다. 이 시점에서, 과잉 구리 포일은 에칭에 의해 제거되어야 한다. 그러나, 회로 라인과 도금 홀은 주석과 같은 내성 금속을 전착하는 단계에 의해 보호되어야 한다. 이어서, 레지스트는 제거되고 노출된 구리 포일은 에칭된다. 이해하는 바와 같이, 이 단계에 의해, 주석에 의해 보호되지 않는 회로 라인 면들도 역시 공격받게 된다. 대조적으로, 본 실시예에서는 박막의 도전층을 제거하는 것만이 필요하고, 이것은 매우 신속하게 달성될 수 있기 때문에, 주석을 부착할 필요가 없다. 중요한 것은, 주석층을 부착하여 제거하는 데 필요한 용액을 도포하는데 드는 실질적인 비용을 피할 수 있다 점이다.
도 6a는 종래의 에칭 공정에 의해 다층 회로 기판의 외부층에 형성된 회로 라인의 단면을 도시하는 반면, 도 6b는 본 발명의 공정을 이용하여 형성된 직사각형 라인을 도시한다. 종래의 회로 라인은 회로 라인이 (주석 코팅에 의해 보호되는 최상부에) 형성된 후 구리 포일을 에칭하여 제거해야 하기 때문에 심하게 언더컷된다.
본 발명의 공정은 회로 라인을 더욱 정확하게 제조할 수 있으므로, 회로 설계자는 에칭에 의해 회로 라인을 형성할 때의 고유의 부정확성을 보상할 필요가 없다. 결과적으로 더 간단하고 더 컴팩트한 회로가 될 수 있다. 이 공정은 회로 기판 제조업자에게 익숙한 기술을 이용한다. 사실상, 본 발명의 공정을 채용할 경우 제조 공정의 간소화를 기대할 수 있다.
전술한 바와 같이, 양호한 실시예의 추가 이점은 밀착성을 향상시킨다는 것이다. 일반적인 공업 규격에 따르면, 1/2 oz. 구리 포일에 대한 최소 박리 강도는 실온에서 6.0 lbs/in이 되어야 한다. 군용 규격 MIL-S-13949/4D은 낮은 프로파일(<400 ㎛)의 포일에 대하여, 열응력, 고온 및 처리 용액에 노출된 후에, 최소 박리 강도를 4lbs/in로 규정하고 있다.
예
양호한 실시예에 따라 제조된 구리 포일의 샘플은 이러한 요건을 충족하며 또한 초과 만족한다. 제1 샘플은 박막의 구리 포일의 광택면을 밀착 처리함으로써 형성된다. 이어서 밀착 처리에 의해 포일의 광택면 상에 환상 퇴적물이 형성된다. 이어서, 니켈이 구리 포일의 처리된 광택면 상에 퇴적된다. 결합 처리 후에 포일의 광택면의 거칠기(피크 대 밸리(valley) 간의 최대 거리를 뜻하는 용어)는 대략 70 내지 200 마이크로인치였다. 제2 샘플에 있어서, 니켈이 구리 포일의 무광택면 상에 퇴적되었으며, 구리 포일은 무광택면 상에 환상 퇴적물이 형성되도록 처리되었다. 밀착 처리후, 포일의 무광택면의 거칠기는 대략 350 마이크로인치 이하였다. 니켈을 구리 포일의 비처리 무광택면 상에 퇴적시킴으로써 제3 샘플을 형성하려고 한 시도는 미국 특허 제5,017,271호의 기술을 적용하였다. 이 3종류 샘플 상에 퇴적된 니켈의 두께는 대략 0.5 ㎛이다. 이후 포일은 기판에 인접하게 배치되는 니켈 표면과 함께 프리프레그 기판에 적층된다.
이하의 표 1과 표 2는 샘플 1 및 샘플 2 각각에 대한 도금욕 및 조작 조건을 제공한다. 탱크 1, 즉 구리 도금 탱크에 있어서, 환상 퇴적물이 구리 포일 상에 형성된다. 제2 탱크에 있어서, 니켈은 처리된 구리 포일 상에 퇴적된다. 니켈 도금액은 Ni(SO3NH2)2의 375 g/l, NiCl26H2O의 8 g/l 및 H3BO3의 35 g/l을 포함하였다. 니켈 도금액의 pH는 H2NSO3H를 사용하여 4로 조절되었다.
예#1 - 처리된 광택면 전류 밀도 (ASF)
구리 도금 탱크 1 구리(g/l) 산(g/l) 온도(F) pH 시간
13.5 119 80 185 10 초
니켈 도금 탱크 2 니켈(g/l) 염소(g/l) 온도(F) pH 시간
88 7.0 130 4 110 11 초
크롬산염 침지(dip) 크롬(g/l) 온도(F) pH 시간
0.5 85 12.5 20 4초
에#2 - 처리된 무광택면
구리 도금 탱크 1 구리(g/l) 산(g/l) 온도(F) pH 전류밀도(ASF) 시간
13.5 119 80 165 10 초
니켈 도금 탱크 2 니켈(g/l) 염소(g/l) 온도(F) pH 전류밀도(ASF) 시간
88 7.0 130 4 110 11 초
크롬산염 침지 크롬(g/l) 온도(F) pH 전류밀도(ASF) 시간
0.5 85 12.5 20 4 초
제3 샘플은 표 1 및 표 2와 동일한 조건에서, 구리 도금 탱크를 통과하지 않고 니켈 도금 탱크 및 크롬산염 침지를 통과하였다.
이 샘플들에 대한 다양한 테스트가 이루어졌다. 이러한 테스트는 조건 A 박리 강도, 조건 B 박리 강도, 비등(boiling), 고온 및 재도금 밀착성을 포함한다. 조건 A 박리 강도는 실온에서 측정된 박리 강도이다. 조건 B 박리 강도는 550 °F의 땜납 상에서 10 초간 플로팅한 후에 측정되었다. 비등 박리 강도는 박리 스트립을 2 시간 비등시킨 후에 측정되었다. 고온 박리 강도는 125 °C 의 고온 오일에 샘플을 침지시킨 후에 측정되었다.
그 결과는 다음과 같다.
박리 강도
조건 A lb/in 조건 B lb/in 비등 lb/in 고온 lb/in
샘플#1 6.5 6.3 6.2 N/A
샘플#2 7.6 7.3 7.3 6.0
샘플#3 3.2 3.5 3.8 3.7
샘플들은 재도금 후에도 테스트되었다. 재도금은 구리 포일이 도전층으로부터 제거된 후에 염용액으로부터 적층판에 구리를 전착시키는 것을 의미한다. 샘플 #1과 샘플 #2는 재도금되기 전에 전술한 캐소드화로 조정된다. 샘플 #3의 경우에는, 재도금 전에 도전성 표면을 조정하지 않았다. 이 3종류 샘플에 있어서, 재도금용 구리 용액의 농도는 구리 48 g/l과 산 62 g/l이였다. 용액 온도는 120 °F였으며, 전류 밀도/시간은 1 시간당 25 asf였다. 재도금 단계에서는 에칭된 적층판 상의 회로 구축을 시뮬레이트하였다. 재도금 밀착성은 3종류 샘플 상의 구리 포일을 에칭에 의해 제거하고, 샘플 #1과 샘플 #2의 니켈 캐소드화 후 니켈 표면을 구리로 재도금한 후에, 샘플 상에 구리 포일을 에칭함으로써 측정되어 회로의 구축을 시뮬레이트하였다.
재도금 밀착성
조건 A lb/in 조건 B lb/in 비등 lb/in
샘플 #1 6.4 N/A N/A
샘플 #2 10.4 10.3 9.1
샘플 #3 0.0 0.0 0.0
이상에서 나타낸 바와 같이, 샘플 #1과 샘플 #2는 공지된 포일에 비하여, 박리 강도 및 재도금 밀착성에 있어서, 우수한 성능을 나타내었다. 샘플 #1과 샘플 #2는 샘플을 오븐 중에 350 °F로 매일 가열시키는 열 에이지(heat age) 테스트에서 우수한 성능을 나타내었다.
도 7a는 샘플 #1의 제조에 사용된 처리된 포일의 단면이다. 도 7a에 있어서, 무광택면은 도면의 상부를 향하며, 환상 퇴적 처리된 광택면은 도면의 하측을 향한다. 니켈의 박막 도전층이 포일의 광택면에 배치된다.
도 7b는 도 7a에 도시한 포일을 사용하여 제조된 도전성 적층판의 단면이다. 도 7b에 있어서, 구리 포일이 에칭에 의해 제거되어 적층판 표면 상의 니켈층이 노출된다. 도 7b에 도시된 니켈층의 표면 마무리는 도 7a에 도시된 포일의 광택면의 표면 마무리에 일반적으로 적합하다는 것을 알 수 있다.
도 8a 및 도 8b 각각은 샘플 #2의 제조에 사용된 처리된 포일과 도전성 적층판의 단면도이다. 전술한 바와 같이, 샘플 #2는 처리되어 기판에 인접하게 배치되는 무광택면으로 형성되었다.
도 9a는 샘플 #2의 제조에 사용되어 도 7b에 단면으로 도시되는 박막의 도전성 금속층을 포함하는, 처리된 포일의 무광택면의 SEM 포토그래프이다. 반면에, 도 9b는 샘플 #3의 제조에 사용되어 박막의 도전성 금속층을 포함하는 비처리된 포일의 무광택면의 SEM 포토그래프이다. 도 9a 및 도 9b에 있어서, 샘플이 니켈로 형성된 박막의 도전성 금속층은 포일의 무광택면에 부착되었다. 도 9a에서 포일의 증가된 표면 영역은 명백히 볼 수 있다.
이상의 결과로 알 수 있듯이, 샘플 #1과 샘플 #2는 모두 박리 강도와 재도금 밀착성과 관련해서 샘플 #3보다 우수하다. 샘플 #3은 박리 강도가 불량하고, 재도금 밀착성이 미비하다. 게다가, 샘플 #1과 샘플 #2는 박리 강도 및 재도금 밀착성에 대한 공업 규격을 초과 만족하지만, 샘플 #3은 공업 규격에 적합하지 못하다. 이러한 미비점은 공업 표준적인 에폭시와 비교해서 박리 강도가 본래 더 낮은 개선된 기판 재료와 함께 사용할 경우 증폭될 것이다.
미세 라인 인쇄 회로 적용에 있어서, 샘플 #1이 샘플 #2보다 더 바람직하다. 특히, 적어도 부분적으로 그 표면의 과도한 거칠기 때문에, 샘플 #2는 도전성 적층판의 표면 상에 형성된 피트(pits) 내에 재료를 남겨둘 수 있는 가능성이 있다고 생각할 수 있다. 환상 퇴적물 처리에 의해 니켈층에 형성된 피트로부터 구리층을 완전히 에칭하는 것은 어렵다. 도 7b와 도 8b를 비교해 볼 때, 도 7b에 도시된 샘플 #1의 니켈층 내의 피트는 도 8b에 도시된 샘플 #2의 니켈층 내의 피트보다 더 작고 표면의 개구도 더 많다. 이러한 차이는 적어도 부분적으로 샘플 #1의 표면 거칠기가 보다 적당하기 때문이라고 고려된다. 구리층의 불완전 에칭은 미세한 회로 라인에 단락을 일으킬 수 있기 때문에, 문제의 소지가 있다
이상의 상세한 설명은 예시적인 것이고 제한하려는 의도는 없으며, 본 발명의 범위는 동류의 사항을 포함하는 청구범위에 의해서 규정된다.

Claims (20)

  1. 도전성 적층판을 제조하는 방법으로서,
    구리 포일면 상에서 표면적을 증가시키기 위하여 구리 포일을 처리하는 단계와,
    상기 구리 포일의 처리면 상에 박막의 도전성 금속층을 형성하는 단계와,
    상기 구리 포일과 상기 기판 사이에 상기 박막의 도전성 금속층이 배치되도록 상기 도전성 금속층을 구비한 구리 포일을 기판에 적층하는 단계와,
    상기 적층판으로부터 상기 구리 포일을 제거함으로써 상기 도전성 적층판을 제조하는 단계
    를 포함하는 도전성 적층판 제조 방법.
  2. 제1항에 있어서, 상기 도전성 적층판의 도전성 금속층은 상기 구리 포일의 처리면에 부합하는 표면 마무리를 구비하는 것인 도전성 적층판 제조 방법.
  3. 제2항에 있어서, 상기 도전성 금속층의 표면 마무리의 거칠기는 350 μin 미만인 것인 도전성 적층판 제조 방법.
  4. 제1항에 있어서, 상기 구리 포일의 처리면은 상기 구리 포일의 광택면인 것인 도전성 적층판 제조 방법.
  5. 제4항에 있어서, 상기 처리 단계는 상기 구리 포일을 거칠게 하는 단계를 포함하는 것인 도전성 적층판 제조 방법.
  6. 제1항에 있어서, 상기 처리 단계는 상기 구리 포일면 상에 구리 구상물(nodule)들을 퇴적시키는 단계를 포함하는 것인 도전성 적층판 제조 방법.
  7. 제6항에 있어서, 상기 구상물들은 그 크기가 약 3 미크론 미만인 것인 도전성 적층판 제조 방법.
  8. 제1항에 있어서,
    상기 박막의 도전성 금속층 상에 포토레지스트를 도포하여 촬상하는 단계와,
    상기 포토레지스트 일부를 경화하여, 상기 포토레지스트의 대응하는 비경화 부분을 형성하는 단계와,
    노출된 도전성 금속을 구비한 트렌치들을 형성하기 위하여 포토레지스트의 비경화 부분을 제거하는 단계와,
    회로 라인들을 생산하기 위하여 상기 노출된 도전성 금속층 상에 구리를 부착하는 단계
    를 더 포함하는 도전성 적층판 제조 방법.
  9. 제8항에 있어서, 상기 노출된 도전성 금속층 상에 구리를 부착하는 단계 전에, 상기 노출된 도전성 금속층으로부터 산화물층을 제거하도록 상기 적층판을 조정하는 단계(conditioning)를 더 포함하는 도전성 적층판 제조 방법.
  10. 제9항에 있어서, 상기 조정 단계는 상기 도전성 금속층을 캐소드화하는 단계를 더 포함하는 것인 도전성 적층판 제조 방법.
  11. 제1항에 있어서, 상기 도전성 금속층 상에 구리층을 전착하는 단계를 더 포함하는 도전성 적층판 제조 방법.
  12. 제11항에 있어서, 상기 전착 단계는 상기 도전성 금속층의 미리 결정된 영역들 상에 상기 구리층을 퇴적시키는 단계를 포함하는 것인 도전성 적층판 제조 방법.
  13. 기판 상에 회로 라인들을 형성하는 방법으로서,
    (a) 도전성 금속층을 포일 시트에 부착하는 단계와,
    (b) 포일 시트를 포함하는 상기 도전성 금속을 상기 기판에 적층하는 단계와,
    (c) 상기 단계 (b)에서 제조된 상기 적층판으로부터 포일을 에칭에 의해 제거하여, 상기 기판 표면에 매립된 도전성 금속을 남게 하는 단계와,
    (d) 상기 노출된 도전성 금속으로부터 산화물층을 제거하도록 상기 적층판을 조정하는 단계와,
    (e) 상기 적층판 위에 포토레지스트의 일부를 도포하고, 촬상하며, 경화시켜서, 상기 포토레지스트의 비경화 부분을 형성하는 단계와,
    (f) 상기 단계 (e)의 포토레지스트의 비경화 부분을 제거하여서, 노출된 도전성 금속을 구비한 트렌치들을 남겨두는 단계와,
    (g) 회로 라인들을 제공하기 위하여 상기 단계 (f)의 노출된 도전성 금속 상에 제2 금속을 부착하는 단계
    를 포함하는 회로 라인 형성 방법.
  14. 제13항에 있어서, 상기 도전성 금속이 노출되도록 상기 단계 (e)의 경화된 포토레지스트를 제거하고 상기 노출된 도전성 금속을 에칭에 의해 제거함으로써, 상기 기판 상에 회로를 제조하는 단계를 더 포함하는 회로 라인 형성 방법.
  15. 제13항에 있어서, 상기 조정 단계는 캐소드화 공정을 상기 노출된 도전성 금속에 대해 적용하는 단계를 포함하는 것인 회로 라인 형성 방법.
  16. 제15항에 있어서, 상기 캐소드화 공정은
    정류기의 음극 단자를 상기 도전성 금속에 연결하는 단계와,
    상기 정류기의 양극 단자를 치수적으로 안정적인 애노드에 연결하는 단계와,
    상기 기판과 도전성 금속을 10 % 황산 용액에 침지하는 단계
    를 포함하는 것인 회로 라인 형성 방법.
  17. 비도전성 기판층과,
    구리층과,
    상기 기판층과 상기 구리층 사이에 배치되며, 상기 기판층과 상기 구리층에 모두 접촉하는 박막의 도전성 금속층을 포함하고,
    상기 박막의 도전성 금속층과 상기 기판층 간의 결합의 박리 강도는 적어도 6 lb/in 인 것인, 도전성 적층판.
  18. 비도전성 기판과,
    도전성 회로 트레이스와,
    상기 비도전성 기판과 상기 도전성 회로 트레이스 사이에 배치되며, 상기 도전성 회로 트레이스와 상기 기판에 모두 접촉하는 박막의 도전성 금속층
    을 포함하고,
    상기 도전성 회로 트레이스와 박막의 도전성 금속층 간의 결합의 박리 강도는 적어도 6 lb/in인 것인, 도전성 적층판.
  19. 기판과,
    상기 기판에 밀착된 박막의 도전성 금속층
    을 포함하고,
    상기 박막의 도전성 금속층은 니켈로 구성되며, 피크-밸리 간의 최대 거리가 약 70∼200 마이크로인치인 복수의 피크들과 밸리들을 갖는 표면 마무리를 갖는 것인, 도전성 적층판.
  20. 제19항에 있어서, 상기 박막의 도전성 금속층의 표면은 역 환상 퇴적물 처리를 나타내는 것인, 도전성 적층판.
KR1020017000254A 1998-07-09 1999-07-09 도전성 트레이스 형성 방법 및 그 방법으로 제조된 인쇄 회로 KR100599139B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/113,043 1998-07-09
US09/113,043 US6117300A (en) 1996-05-01 1998-07-09 Method for forming conductive traces and printed circuits made thereby

Publications (2)

Publication Number Publication Date
KR20010079509A KR20010079509A (ko) 2001-08-22
KR100599139B1 true KR100599139B1 (ko) 2006-07-12

Family

ID=22347304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017000254A KR100599139B1 (ko) 1998-07-09 1999-07-09 도전성 트레이스 형성 방법 및 그 방법으로 제조된 인쇄 회로

Country Status (10)

Country Link
US (1) US6117300A (ko)
EP (1) EP1099361B1 (ko)
JP (1) JP4959052B2 (ko)
KR (1) KR100599139B1 (ko)
CN (1) CN100344212C (ko)
AT (1) ATE355726T1 (ko)
CA (1) CA2336918C (ko)
DE (1) DE69935333T2 (ko)
TW (1) TW480902B (ko)
WO (1) WO2000003568A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6884944B1 (en) 1998-01-14 2005-04-26 Mitsui Mining & Smelting Co., Ltd. Multi-layer printed wiring boards having blind vias
EP1145256A3 (en) * 1998-07-31 2001-12-05 Oak-Mitsui, Inc. Composition and method for manufacturing integral resistors in printed circuit boards
JP3690962B2 (ja) * 2000-04-26 2005-08-31 三井金属鉱業株式会社 キャリア箔付電解銅箔及びそのキャリア箔付電解銅箔の製造方法並びに銅張積層板
US6426290B1 (en) * 2000-08-18 2002-07-30 Advanced Micro Devices, Inc. Electroplating both sides of a workpiece
US6447929B1 (en) * 2000-08-29 2002-09-10 Gould Electronics Inc. Thin copper on usable carrier and method of forming same
CN1299546C (zh) * 2000-10-26 2007-02-07 奥克一三井有限公司 在印刷电路板制造中利用对铜箔的金属化处理来产生细线条并替代氧化过程
US6763575B2 (en) * 2001-06-11 2004-07-20 Oak-Mitsui Inc. Printed circuit boards having integrated inductor cores
JP2003051673A (ja) * 2001-08-06 2003-02-21 Mitsui Mining & Smelting Co Ltd プリント配線板用銅箔及びそのプリント配線板用銅箔を用いた銅張積層板
US6610417B2 (en) 2001-10-04 2003-08-26 Oak-Mitsui, Inc. Nickel coated copper as electrodes for embedded passive devices
US6770976B2 (en) 2002-02-13 2004-08-03 Nikko Materials Usa, Inc. Process for manufacturing copper foil on a metal carrier substrate
US8002948B2 (en) * 2002-04-24 2011-08-23 Sipix Imaging, Inc. Process for forming a patterned thin film structure on a substrate
US7156945B2 (en) * 2002-04-24 2007-01-02 Sipix Imaging, Inc. Process for forming a patterned thin film structure for in-mold decoration
US7261920B2 (en) * 2002-04-24 2007-08-28 Sipix Imaging, Inc. Process for forming a patterned thin film structure on a substrate
US7972472B2 (en) * 2002-04-24 2011-07-05 Sipix Imaging, Inc. Process for forming a patterned thin film structure for in-mold decoration
TWI268813B (en) * 2002-04-24 2006-12-21 Sipix Imaging Inc Process for forming a patterned thin film conductive structure on a substrate
US7767126B2 (en) * 2005-08-22 2010-08-03 Sipix Imaging, Inc. Embossing assembly and methods of preparation
KR101232137B1 (ko) 2005-11-21 2013-02-12 엘지디스플레이 주식회사 인쇄판, 인쇄판의 제조방법 및 그를 이용한 액정표시소자제조방법
US8512873B2 (en) * 2008-07-22 2013-08-20 Furukawa Electric Co., Ltd. Surface treated copper foil and copper clad laminate
US9017540B2 (en) * 2010-06-17 2015-04-28 Viasystems Technologies Corp. L.L.C. Systems and methods for reducing overhang on electroplated surfaces of printed circuit boards
KR102038137B1 (ko) 2012-12-21 2019-10-30 주식회사 넥스플렉스 다층 연성금속박 적층체 및 이의 제조방법
US9707738B1 (en) 2016-01-14 2017-07-18 Chang Chun Petrochemical Co., Ltd. Copper foil and methods of use

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE503299A (ko) * 1949-10-29
US3469982A (en) * 1968-09-11 1969-09-30 Jack Richard Celeste Process for making photoresists
US3857681A (en) * 1971-08-03 1974-12-31 Yates Industries Copper foil treatment and products produced therefrom
US3998601A (en) * 1973-12-03 1976-12-21 Yates Industries, Inc. Thin foil
US3984598A (en) * 1974-02-08 1976-10-05 Universal Oil Products Company Metal-clad laminates
US3981691A (en) * 1974-07-01 1976-09-21 Minnesota Mining And Manufacturing Company Metal-clad dielectric sheeting having an improved bond between the metal and dielectric layers
JPS5856758B2 (ja) * 1975-12-17 1983-12-16 ミツイアナコンダドウハク カブシキガイシヤ ドウハクヒヨウメンシヨリホウホウ
US4088544A (en) * 1976-04-19 1978-05-09 Hutkin Irving J Composite and method for making thin copper foil
US4049431A (en) * 1976-09-30 1977-09-20 The United States Of America As Represented By The United States Energy Research And Development Administration High strength ferritic alloy
US4082620A (en) * 1977-04-29 1978-04-04 Bell Telephone Laboratories, Incorporated Process for chromating metallic surfaces
US4357395A (en) * 1980-08-22 1982-11-02 General Electric Company Transfer lamination of vapor deposited foils, method and product
US4808967A (en) * 1985-05-29 1989-02-28 Ohmega Electronics Circuit board material
US4863808A (en) * 1985-09-13 1989-09-05 Gould Inc. Copper-chromium-polyimide composite
DE3576900D1 (de) * 1985-12-30 1990-05-03 Ibm Deutschland Verfahren zum herstellen von gedruckten schaltungen.
JPS62173748A (ja) * 1986-01-27 1987-07-30 Hitachi Cable Ltd 半導体用リ−ドフレ−ムの製造方法
JPS648694A (en) * 1987-06-30 1989-01-12 Hitachi Chemical Co Ltd Manufacture of insulating substrate with thin nickel layer
JP2550081B2 (ja) * 1987-07-08 1996-10-30 株式会社日立製作所 回路形成法
JPH01124286A (ja) * 1987-11-09 1989-05-17 Hitachi Chem Co Ltd プリント配線板の製造法
US5243320A (en) * 1988-02-26 1993-09-07 Gould Inc. Resistive metal layers and method for making same
JPH0818401B2 (ja) * 1989-05-17 1996-02-28 福田金属箔粉工業株式会社 複合箔とその製法
US5017271A (en) * 1990-08-24 1991-05-21 Gould Inc. Method for printed circuit board pattern making using selectively etchable metal layers
TW230290B (ko) * 1991-11-15 1994-09-11 Nikko Guruder Foreer Kk
JPH0787270B2 (ja) * 1992-02-19 1995-09-20 日鉱グールド・フォイル株式会社 印刷回路用銅箔及びその製造方法
US5242562A (en) * 1992-05-27 1993-09-07 Gould Inc. Method and apparatus for forming printed circuits
US5685970A (en) * 1992-07-01 1997-11-11 Gould Electronics Inc. Method and apparatus for sequentially metalized polymeric films and products made thereby
US5403672A (en) * 1992-08-17 1995-04-04 Hitachi Chemical Co., Ltd. Metal foil for printed wiring board and production thereof
JP2717911B2 (ja) * 1992-11-19 1998-02-25 日鉱グールド・フォイル株式会社 印刷回路用銅箔及びその製造方法
JP2762386B2 (ja) * 1993-03-19 1998-06-04 三井金属鉱業株式会社 銅張り積層板およびプリント配線板
US5482784A (en) * 1993-12-24 1996-01-09 Mitsui Mining And Smelting Co., Ltd. Printed circuit inner-layer copper foil and process for producing the same
JP3476264B2 (ja) * 1993-12-24 2003-12-10 三井金属鉱業株式会社 プリント回路内層用銅箔およびその製造方法
JP3276765B2 (ja) * 1994-02-16 2002-04-22 清川メッキ工業株式会社 チップ固定抵抗器の電極端子形成方法
AU2993997A (en) * 1996-05-01 1997-11-19 Allied-Signal Inc. New method of forming fine circuit lines

Also Published As

Publication number Publication date
CN1308836A (zh) 2001-08-15
WO2000003568A9 (en) 2000-06-08
JP4959052B2 (ja) 2012-06-20
DE69935333T2 (de) 2007-10-11
EP1099361A1 (en) 2001-05-16
US6117300A (en) 2000-09-12
TW480902B (en) 2002-03-21
CN100344212C (zh) 2007-10-17
EP1099361B1 (en) 2007-02-28
CA2336918A1 (en) 2000-01-20
KR20010079509A (ko) 2001-08-22
CA2336918C (en) 2008-02-26
ATE355726T1 (de) 2006-03-15
JP2002520195A (ja) 2002-07-09
DE69935333D1 (de) 2007-04-12
WO2000003568A1 (en) 2000-01-20

Similar Documents

Publication Publication Date Title
KR100599139B1 (ko) 도전성 트레이스 형성 방법 및 그 방법으로 제조된 인쇄 회로
TWI711139B (zh) 表面處理銅箔、附有載體之銅箔以及使用此等之貼銅層積板及印刷配線板之製造方法
JP4728723B2 (ja) キャリア付き極薄銅箔
US4889584A (en) Method of producing conductor circuit boards
EP1420621A1 (en) Ultra-thin copper foil with carrier, method of production of same, and printed circuit board using ultra-thin copper foil with carrier
US8530749B2 (en) Copper foil attached to the carrier foil, a method for preparing the same and printed circuit board using the same
US6548153B2 (en) Composite material used in making printed wiring boards
JPH06318783A (ja) 多層回路基板の製造方法
CN111886367A (zh) 粗糙化处理铜箔、带载体铜箔、覆铜层叠板及印刷电路板
JP5248684B2 (ja) 電子回路及びその形成方法並びに電子回路形成用銅張積層板
CN108124391A (zh) 复合金属箔、覆铜层叠板及该覆铜层叠板的制造方法
US6447929B1 (en) Thin copper on usable carrier and method of forming same
JPH08222857A (ja) 銅箔および該銅箔を内層回路用に用いた高密度多層プリント回路基板
EP0250195A2 (en) Double matte finish copper foil
KR20090084517A (ko) 내열성과 내약품성이 개선된 인쇄회로용 동박 및 그제조방법
JP7017369B2 (ja) 表面処理銅箔、銅張積層板及びプリント配線板
EP0868837A1 (en) New method of forming fine circuit lines
KR100684812B1 (ko) 신규한 복합박, 그 제조방법, 및 동접합 적층판
CA2227179A1 (en) Copper foil for the manufacture of printed circuits and method of producing same
EP0996318A2 (en) Novel composite foil, process for producing the same and copper-clad laminate
JPH0194695A (ja) 導体回路板の製造方法
JPH08335776A (ja) 印刷回路用銅箔の処理方法
JPH08335775A (ja) 印刷回路用銅箔の処理方法
JPH06237078A (ja) 印刷回路用銅箔の製造方法
JPH02113589A (ja) 印刷配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130409

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140411

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160620

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170627

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180620

Year of fee payment: 13