CN108124391A - 复合金属箔、覆铜层叠板及该覆铜层叠板的制造方法 - Google Patents

复合金属箔、覆铜层叠板及该覆铜层叠板的制造方法 Download PDF

Info

Publication number
CN108124391A
CN108124391A CN201711172750.7A CN201711172750A CN108124391A CN 108124391 A CN108124391 A CN 108124391A CN 201711172750 A CN201711172750 A CN 201711172750A CN 108124391 A CN108124391 A CN 108124391A
Authority
CN
China
Prior art keywords
copper
layers
layer
metallic material
composite metallic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711172750.7A
Other languages
English (en)
Other versions
CN108124391B (zh
Inventor
白井佑季
森冈伸哲
大城行弘
笹井雄太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fukuda Metal Foil and Powder Co Ltd
Original Assignee
Fukuda Metal Foil and Powder Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fukuda Metal Foil and Powder Co Ltd filed Critical Fukuda Metal Foil and Powder Co Ltd
Publication of CN108124391A publication Critical patent/CN108124391A/zh
Application granted granted Critical
Publication of CN108124391B publication Critical patent/CN108124391B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating Methods And Accessories (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

本发明旨在提供一种复合金属箔，使用该复合金属箔能够通过简便的方法制造层叠有极薄并致密、且不容易发生针孔的极薄铜层的覆铜层叠板，当将该极薄铜层作为种子层通过加成法形成电路时，因为能够在短时间内将种子层蚀刻去除，所以能够抑制电路被蚀刻，并且当使用该覆铜层叠板制造多层基板时，能够抑制多层基板整体增厚而形成高密度的多层基板。本发明的复合金属箔依序层叠有金属箔载体、金属箔载体的至少一个面上的第一Ni或Ni合金层、第一Ni或Ni合金层的至少一个面上的剥离层、第二Ni层及极薄铜层，极薄铜层的铜颗粒的一次颗粒直径为10～200nm，其附着量为300～6000mg/m2，第二Ni层的厚度为0.3～5μm。

Description

复合金属箔、覆铜层叠板及该覆铜层叠板的制造方法
技术领域
本发明涉及一种复合金属箔、使用该复合金属箔的覆铜层叠板及该覆铜层叠板的制造方法。
具体而言，本发明涉及如下一种复合金属箔、使用该复合金属箔的覆铜层叠板及该覆铜层叠板的制造方法，其中，使用该复合金属箔能够通过简便的方法制造层叠有极薄铜层的覆铜层叠板，并且，该极薄铜层因为极薄且致密而不容易产生针孔，所以通过将该极薄铜层用作加成法的种子层，能够在短时间内将种子层蚀刻去除，从而能够抑制电路自身的蚀刻而形成微细图案的电路，并且通过使用由该复合金属箔制造的覆铜层叠板制造多层基板，即使为了层间连接而对导通孔和非导通孔进行化学镀和/或电镀，由于铜层自身极薄，也能够抑制多层基板整体变厚，因此能够制造高密度的多层基板。
背景技术
在需要小型化或提高处理速度的电子设备中安装有封装基板，该封装基板利用形成有微细的图案(以下称为“微细图案”)的电路的印制电路板或多层结构的印制电路板高密度地封装有半导体元件。
此外，对于被封装的元件，为了重新布线而使用积层基板，对于该积层基板，随着元件的小型化也要求布置微细图案的电路。
以往，被称为微细图案的电路的线宽及线距(即，间隔)(以下称为“L/S”)为L/S＝30μm/30μm，近年来，还有L/S＝15μm/15μm、L/S＝10μm/10μm等超微细图案的电路的要求。
一般而言，作为形成微细图案的电路的覆铜层叠板，使用对绝缘性树脂基材(以下称为“基材”)贴合极薄铜箔而成的覆铜层叠板，但是在使用其厚度小于9μm的铜箔的情况下，对覆铜层叠板贴合时容易产生皱纹或裂缝的问题。
因此，现在正在开发如下方法，即，对在支撑体(以下称为“载体”)上层叠极薄铜箔而成的复合金属箔的极薄铜箔表面进行粗糙化处理，接着将其贴合在基材上，然后将载体剥离，以此来制造层叠有极薄铜箔的覆铜层叠板。
作为层叠有极薄铜箔层的覆铜层叠板的方法，除了使用带载体的极薄铜箔的方法以外，还开发如下方法，即，贴合厚度为12μm以下的铜箔，通过半蚀刻技术等将铜箔减薄而形成极薄铜箔层。
作为使用具备极薄铜箔层的覆铜层叠板形成微细图案的电路的方法，已知有减成法和加成法。
然而，在减成法中，导体(极薄铜箔层)的厚度太薄，不能直接用作电路。
并且，还有如下问题：即当为了加厚而进行镀敷处理时，间隔部分因从导线部分成长的镀铜而变窄，结果难以形成微细图案的电路。
在加成法中，虽然通过电镀能够控制导体的厚度，但是还有如下问题：即因为种子层由极薄铜箔和极薄铜箔表面的粗糙化处理层构成的层构成，所以不能通过蚀刻在短时间内去除种子层，蚀刻时电路也被蚀刻，因此难以形成微细图案的电路。
若通过半蚀刻技术等将极薄铜箔层进一步减薄，则因为蚀刻时间变短，所以也可以抑制电路被蚀刻，但是必须要非常精密地进行极薄铜箔层的蚀刻量的控制，并且还对于极薄铜箔的箔厚度分布要求非常高的精度，因此非常困难。
并且，若将极薄铜箔自身减薄，则因为蚀刻时间变短，所以可以抑制电路被蚀刻，但是容易产生针孔，在针孔部分中电路残缺。在微细图案的电路中，即使电路稍微残缺一点，断路的风险也会上升，因此会发生问题。
并且，减成法及加成法的两种都有如下问题，即，由于对导通孔和非导通孔施加化学镀和/或电镀的工序，该工序是为了实现多层化时的层间连接而一定需要的工序，极薄铜箔层也被施加镀敷而变厚，结果，基板整体增厚，成为高密度化的阻碍。
因此，开发一种能够通过简便的方法制造覆铜层叠板的复合金属箔的技术备受期待，该覆铜层叠板是具备比极薄铜箔层更薄的极薄铜层的覆铜层叠板，若作为加成法的种子层使用该极薄铜层，则能够在非常短的时间内蚀刻去除并抑制电路被蚀刻，因此能够优选地用于形成微细图案的电路，并且，多层化时能够抑制整体厚度的增加，从而能够制造高密度的多层基板。
专利文献1公开了在载体箔上隔着剥离层依序层叠设置有Fe-Ni合金层、铜或铜合金层的带载体的复合箔。
然而，专利文献1所公开的带载体的复合箔有如下问题，即，因为在载体箔上层叠有剥离层，所以在以高温、高压的环境与基材贴合时，剥离功能的耐热性低，在界面上无法将载体箔剥离干净。
此外，在与基材贴合时，因为在铜或铜合金层上设置有粗糙化处理层，所以若用作加成法的种子层，则不能在短时间内将种子层蚀刻去除，电路也会被蚀刻，有可能不能形成微细图案的电路。
另外，即使想要通过Ni的选择蚀刻去除Fe-Ni合金层，因为该Fe-Ni合金层是合金，所以也不能去除干净。
专利文献2公开了在载体箔的表面上依序层叠有剥离层、扩散防止层、电镀铜层的带载体的极薄铜箔，作为所述扩散防止层可以使用Ni层。
然而，专利文献2所公开的带载体的极薄铜箔有如下问题，即，与专利文献1所公开的带载体的复合箔同样，因为在载体箔上层叠有剥离层，所以剥离功能的耐热性低，载体箔在界面上无法被剥离干净。
另外，还有如下问题，即，因为极薄铜箔层上的Ni层非常薄，所以在Ni层中产生针孔的可能性高，且若在Ni层中产生针孔，则会使电镀铜层产生针孔而导致电路残缺。
专利文献3公开了依序层叠有铜箔载体、铜箔载体上的中间层、中间层上的极薄铜箔层的带载体的铜箔，所述中间层是层叠于所述铜箔载体上的铬层或铬酸盐层、以及Ni层或Ni-磷合金层。
然而，在专利文献3所公开的带载体的铜箔中，因为采用在Ni层或Ni-磷合金层中内聚破坏的剥离方式，所以有的情况下还有可能还使极薄铜箔层被破坏。
另外，专利文献1至3所公开的带载体的复合箔都有如下问题，即，因为在Ni或Ni合金层上形成有极薄铜箔，对该极薄铜箔表面进行粗糙化处理并与基材贴合，所以即使在与基材贴合之后能够选择性地去除Ni或Ni合金层，还是会残留有极薄铜箔和粗糙化处理颗粒，因此在多层化时基板整体的厚度增加。
专利文献
专利文献1：日本特开2009-246120号公报；
专利文献2：WO2002-024444号公报；
专利文献3：日本特开2013-204065号公报。
发明内容
本发明人等以解决上述各问题为技术课题，反复摸索进行了数量众多的试作和实验，结果得到如下一个重要见识，即，通过使用一种复合金属箔，该复合金属箔是依序层叠有金属箔载体、所述金属箔载体的至少一个面上的第一Ni或Ni合金层、所述第一Ni或Ni合金层的至少一个面上的剥离层、第二Ni层及极薄铜层而成的，所述极薄铜层的铜颗粒的一次颗粒直径为10～200nm，其附着量为300～6000mg/m2，所述第二Ni层的厚度为0.3～5μm，即使在高温下与基材贴合，因为剥离层的耐热性极高，所以也能够在剥离层界面上将金属箔载体、第一Ni或Ni合金层及剥离层剥离干净，来制造层叠有极薄铜层及第二Ni层的金属箔层叠板，并且，因为通过选择蚀刻能够容易地去除第二Ni层，所以能够通过非常简便的方法制造具备致密且不容易发生针孔等的极薄铜层的覆铜层叠板，从而解决上述技术问题。
如下所述，本发明可以解决所述技术问题。
本发明的第一技术方案是一种依序层叠有金属箔载体、所述金属箔载体的至少一个面上的第一Ni或Ni合金层、所述第一Ni或Ni合金层的至少一个面上的剥离层、第二Ni层及极薄铜层的复合金属箔，其中，所述极薄铜层的铜颗粒的一次颗粒直径为10～200nm，其附着量为300～6000mg/m2，所述第二Ni层的厚度为0.3～5μm。
并且，本发明的第二技术方案是所述第一Ni或Ni合金层的厚度为0.001～5μm的复合金属箔。
并且，本发明的第三技术方案是所述剥离层为包含Cr和Zn中的至少一种的层的复合金属箔。
并且，本发明的第四技术方案是所述第二Ni层的Ni的纯度为99.6％以上的复合金属箔。
并且，本发明的第五技术方案是所述第二Ni层与所述极薄铜层之间形成有金属层的复合金属箔。
并且，本发明的第六技术方案是一种覆金属层叠板的制造方法，其中，通过加热压缩绝缘性树脂基材而将其贴合到所述复合金属箔的极薄铜层上，然后通过所述剥离层将剥离层、第一Ni或Ni合金层及金属箔载体剥离来制造覆金属层叠板。
并且，本发明的第七技术方案是一种覆铜层叠板的制造方法，其中，利用Ni选择蚀刻液将所述覆金属层叠板的所述第二Ni层蚀刻去除来制造覆铜层叠板。
并且，本发明的第八技术方案是一种利用所述覆铜层叠板形成电路的印制电路板。
并且，本发明的第九技术方案是在所述印制电路板的电路上还形成一个以上的电路的多层印制电路板。
本发明的有益效果是：因为具有剥离层被夹在第一Ni或Ni合金层与第二Ni层之间的结构，剥离层的耐热性极高，所以即使在贴合玻璃化转变温度高的基材时那样的苛刻的温度条件下，也能够以不降低剥离功能的方式容易地在剥离层界面将金属箔载体、第一Ni或Ni合金层及剥离层剥离。
并且，在本发明中，因为第二Ni层的厚度为0.3～5μm，所以在第二Ni层中不容易产生针孔等，从而能够抑制在极薄铜层中产生针孔。
并且，因为能够通过使用Ni选择蚀刻液将第二Ni层去除，所以能够通过简便的方法制造层叠有极薄铜层的覆铜层叠板。
并且，对于涉及本发明的极薄铜层，因为所形成的铜颗粒的一次颗粒直径小到10～200nm，且其附着量为300～6000mg/m2，所以形成为非常致密的极薄铜层。
注意，本发明中的一次颗粒直径是指所析出的铜颗粒中可以视为颗粒的最小单位(一次颗粒)(31)的粒径，并且将一次颗粒的集合体(32)称为二次颗粒。
本说明书中的“致密的极薄铜层”是指图12所示那样的铜层。
在将涉及本发明的极薄铜层作为加成法的种子层形成电路的情况下，因为种子层非常薄，可以在极短时间内进行蚀刻去除，所以能够抑制电路被蚀刻并形成微细图案的电路。
并且，涉及本发明的极薄铜层因为由致密且微细的铜颗粒构成，所以与基材贴合时的密合性优异。
因此，通过使用与涉及本发明的复合金属箔贴合而制造的覆铜层叠板来进行多层化，在对导通孔和非导通孔施加化学镀和/或电镀的工序中，该工序是为了层间连接一定需要的工序，即使极薄铜层也被施加镀敷而变厚，因为原来的厚度极薄，所以还是能够抑制多层基板整体的厚度的增加，从而能够实现高密度化。
此外，还可以通过对涉及本发明的极薄铜层施加与现有的印制电路板用的铜箔同样的表面处理，例如耐热性/耐化学品性处理、防锈处理、化学处理等，进一步提高密合性。
并且，通过将第一Ni或Ni合金层的厚度成为0.001～5μm，可以进一步提高剥离层的耐热性。
并且，通过使剥离层含有Cr或Zn的至少一种，能够制造剥离功能更优异的复合金属箔。
涉及本发明的覆铜层叠板通过加成法能够优选地形成微细图案的电路，并且也能够通过减成法或其他方法形成电路。
附图说明
图1是复合金属箔的示意图；
图2是复合金属箔的一个方式的示意图；
图3是复合金属箔的一个方式的示意图；
图4是与基材贴合后的复合金属箔的示意图；
图5是覆金属层叠板的示意图；
图6是覆铜层叠板的示意图；
图7是形成有电路的印制电路板的示意图；
图8是层叠有第二基材及第二极薄铜层的示意图；
图9是形成有非导通孔的示意图；
图10是表示对非导通孔的内壁施加化学镀和电镀的示意图；
图11是多层印制电路板的示意图；
图12是本发明的极薄铜层的FE-SEM照片(300000倍)。
附图标记说明
1 复合金属箔；
2 金属箔载体；
3 第一Ni或Ni合金层；
4 剥离层；
5 第二Ni层；
6 极薄铜层；
6(a) 第二极薄铜层；
7 基材；
7(a) 第二基材；
8 覆金属层叠板；
9 覆铜层叠板；
10 电路；
10(a) 第二层电路；
10(b) 第三层电路；
12 非导通孔；
13 化学镀；
16 多层印制电路板；
20 电镀；
31 一次颗粒；
32 二次颗粒。
具体实施方式
对本发明的金属箔载体(2)没有特别限定，可以优选使用通过轧制法和电解法形成的铜箔和铜合金箔。
金属箔载体中层叠各层的面(以下称为“层叠面”)根据需要适当地选择即可，如图2所示那样，也可以为双面。
对金属箔载体的厚度没有特别限定，优选为9～300μm，更优选为12～70μm。
这是因为，当金属箔载体的厚度小于9μm时，在层叠时容易发生皱纹和裂缝，并且当该厚度超过300μm时，复合金属箔整体的刚性过强而难以使用。
另外，可以对金属箔载体中未层叠各层的面施加与现有的印制电路板用的铜箔同样的表面处理，例如粗糙化处理、耐热性/耐化学品性处理、防锈处理、化学处理等。
注意，在使第二Ni层(5)及极薄铜层(6)的表面成为低粗糙度的情况下，作为金属箔载体使用层叠面的表面粗糙度Rzjis(JIS-B0601(2013)所记载的十点平均粗糙度)为1.0μm以下的轧制铜箔和电解铜箔即可。
本发明的第一Ni或Ni合金层(3)的厚度优选为0.001～5μm，更优选为0.005～3μm。
这是因为，当第一Ni或Ni合金层(3)的厚度小于0.001μm时，容易受到贴合于基材时的高温的影响，有可能难以从剥离层界面剥离，并且即使该厚度比5μm厚，也不能进一步提高功能。
在与基材贴合的加热压缩工序中，如图3所示那样，也可以对与层叠各层的面相反一侧的面仅设置第一Ni或Ni合金层(3)，将其用作防止金属箔载体的锈蚀(氧化)的耐热层。
在本发明的复合金属箔中，能够使金属箔载体(2)、第一Ni或Ni合金层(3)及剥离层(4)在剥离层(4)与第二Ni层(5)的界面上剥离。
剥离层(4)优选包含Cr或Zn的至少一种。
作为包含Cr或Zn的层，可以例示出：由Cr、Zn中任何一种元素构成的单一金属层、水合物层、氧化物层；由该两种元素构成的合金层、水合物层、氧化物层；或上述单一金属、水合物、氧化物、由上述两种元素构成的合金、水合物、氧化物的复合体的层等。
剥离层的附着量优选为0.001～1000mg/m2，更优选为0.05～1000mg/m2。
这是因为，当剥离层的附着量小于0.001mg/m2时，有可能难以剥离，并且即使以附着量超过1000mg/m2的方式使其附着，也不能进一步提高功能。
通过改变第一Ni或Ni合金层(3)的厚度或剥离层(4)的金属的种类及附着量，能够调节为所希望的剥离强度。
剥离强度在210℃、4个小时的加热之后优选为0.1kN/m以下，更优选为0.05kN/m以下。
这是因为，当剥离强度大于0.1kN/m时，虽然能够防止意外的的剥离，但是因为剥离时需要很大的力量和很长的时间，所以导致作业效率下降。
并且，还有可能是由于剥离时所施加的力量而使基板产生翘曲和应变的缘故。
在第二Ni层(5)中，Ni的纯度优选为99.6％以上。这是因为，当该纯度低时，有可能选择蚀刻的去除性能下降或者不能去除。
当第二Ni层没有被干净地去除时，由电路形成时残留的Ni导致绝缘不良(电路短络)的风险变高。
第二Ni层的厚度为0.3～5μm，优选为1～3μm。
这是因为，当该厚度小于0.3μm时，容易在第二Ni层中产生针孔，并且在第二Ni层有针孔的情况下，在有针孔的地方不形成极薄铜层，发生断路的风险变高。
并且，即使该厚度超过5μm，也不能进一步提高功能，通过选择蚀刻的去除工序需要很长的时间，从而不优选。
在形成极薄铜层的铜颗粒中，一次颗粒直径优选为10～200nm，更优选为10～40nm。其附着量为300～6000mg/m2，更优选为1000～4000mg/m2。
这是因为，当一次颗粒直径小于10nm时，由于表面能量显著地上升，因此不能保持作为颗粒的形状，并且当超过200nm时，颗粒过大，不能以300～6000mg/m2的附着量形成致密的极薄铜层。
并且，当该附着量小于300mg/m2时，不能形成致密的极薄铜层，并且当以超过6000mg/m2的附着量使其附着时，为去除需要很长的时间，或者由于铜颗粒的脱落而发生导电异物，从而双方都不优选。
另外，涉及本发明的极薄铜层的厚度非常薄而不容易直接测量，因此用附着量表示。
因为极薄铜层致密并由微细的铜颗粒构成，所以与基材的密合性优异，但是为了进一步提高密合性，可以施加作为印制电路板用的铜箔的表面处理的公知的耐热性/耐化学品性处理、防锈处理、化学处理等。
另外，在由于第二Ni层的表面电阻很大而极薄铜层的镀敷时的电压变高或者难以获得密合性的情况下，也可以通过溅射及蒸镀等物理成膜工序或者电镀及化学镀等化学成膜工序，在第二Ni层上设置金属层，并在该金属层上设置极薄铜层。
通过以下方法可以制造涉及本发明的复合金属箔、覆铜层叠板及印制电路板。
(第一Ni或Ni合金层)
通过将金属箔载体的表面浸渍于瓦特浴(硫酸镍240～300g/L、氯化镍40～70g/L、硼酸30～45mL/L、pH3.8～4.2、浴温50～60℃、电流密度0.5～8A/dm2)或氨基磺酸浴(氨基磺酸镍440～500g/L、硼酸30～50mL/L、pH3.8～4.4、浴温50～60℃、电流密度2～40A/dm2)进行电镀，或者通过将金属箔载体的表面浸渍于肼浴(作为代表例，乙酸镍60g/L、乙醇酸60g/L、乙二胺四乙酸25g/L、肼100mL/L、pH11、浴温90℃)等进行化学镀，能够在金属箔载体上形成Ni层。
根据需要，也可以向瓦特浴、氨基磺酸浴添加适量的光亮剂、1-萘乙酸钠、十二烷基硫酸钠、糖精等添加剂。
为了形成Ni合金层，通过将金属箔载体的表面浸渍于Ni-P浴(硫酸镍20～300g/L、氯化镍35～50g/L、硼酸30～50g/L、亚磷酸1～30g/L、乙酸钠酸1～30g/L、pH1～5、浴温40～70℃、电流密度1～15A/dm2)、Ni-Co浴(硫酸镍50～200g/L、硫酸钴50～200g/L、柠檬酸钠15～30g/L、pH3～6、浴温25～60℃、电流密度1～15A/dm2)、Ni-Mo浴(硫酸镍30～70g/L、钼酸钠30～120g/L、柠檬酸钠15～30g/L、pH7～12、浴温20～50℃、电流密度1～15A/dm2)、Ni-Zn浴(硫酸镍250～300g/L、硫酸锌50～400g/L、柠檬酸钠15～30g/L、pH3～6、浴温50～70℃、电流密度3～15A/dm2)或Ni-Co-Mo浴(硫酸镍50～200g/L、硫酸钴50～200g/L、钼酸钠30～120g/L、柠檬酸钠15～30g/L、pH7～12、浴温20～50℃、电流密度1～15A/dm2)等进行电镀，或者通过将金属箔载体的表面浸渍于Ni-P浴(作为代表例，氯化镍16g/L、次亚磷酸钠24g/L、琥珀酸钠16g/L、苹果酸钠18g/L、pH5.6、浴温100℃)、Ni-B浴(作为代表例，氯化镍30g/L、乙二胺60g/L、氢氧化钠40g/L、硼氢化钠0.6g/L、浴温90℃)等进行化学镀，能够在金属箔载体上形成Ni合金层。
根据需要，也可以向Ni-P浴、Ni-Co浴、Ni-Mo浴、Ni-Zn浴、Ni-Co-Mo浴添加适量的光亮剂、糖精、1-萘乙酸钠、十二烷基硫酸钠等添加剂。
(剥离层)
通过将形成有第一Ni或Ni合金层的面浸渍于无水铬酸200～400g/L、硫酸1.5～4g/L、pH1～4、浴温45～60℃、电流密度10～40A/dm2的镀敷浴；无水铬酸或重铬酸钾1～30g/L、pH2～6、浴温20～60℃、电流密度0.1～10A/dm2的镀敷浴；或者重铬酸钾1～30g/L、硫酸锌0.1～20g/L、pH2～6、浴温20～60℃、电流密度0.1～10A/dm2的镀敷浴进行电镀，能够形成剥离层。
(第二Ni层)
通过将形成有剥离层的面浸渍于瓦特浴或氨基磺酸浴进行电镀，能够形成第二Ni层。
当通过电解法形成时，能够使Ni纯度成为99.6％以上的高纯度。
(极薄铜层)
例如通过日本特开平1-246393号公报所公开的方法能够形成极薄铜层。
具体而言，通过利用硫酸将二乙烯三胺五乙酸五钠10～300g/L和五水合硫酸铜10～100g/L的混合液调节为pH2.5～13.0，在浴温30～60℃、电流密度2～10A/dm2的条件下进行处理1～120秒钟，能够形成极薄铜层。
(基材)
涉及本发明的复合金属箔因为剥离功能不会因为高温而轻易下降，即使使用玻璃化转变温度高的树脂，通过加热压缩贴合之后，也能够容易剥离，所以对贴合的基材没有特别限定而可以适当地选择。
(覆金属层叠板)
通过加热压缩将复合金属箔的极薄铜层与基材贴合之后，从剥离层界面上将剥离层、第一Ni或Ni合金层及金属箔载体剥离，能够制造覆金属层叠板(图5)。
(覆铜层叠板)
通过对覆金属层叠板进行Ni选择蚀刻来将第二Ni层去除，能够制造基材上层叠有极薄铜层的覆铜层叠板(图6)。
另外，在本发明中，也可以通过对基材的双面贴合复合金属箔来制造双面的覆金属层叠板和双面的覆铜层叠板。
(印制电路板)
若将覆铜层叠板上的极薄铜层用作种子层，则能够通过加成法形成微细图案的电路(图7)。
另外，也可以通过减成法或其他方法在覆铜层叠板上的极薄铜层上形成电路。
(多层印制电路板)
并且，也可以将所形成的电路粗糙化，通过加热压缩在所粗糙化的电路上层叠第二基材(7(a))及涉及本发明的复合金属箔，利用涉及本发明的复合金属箔形成第二极薄铜层(6(a))(图8)，在第二极薄铜层及第二基材中形成直到该所粗糙化的电路(图9)的非导通孔(12)，通过化学镀(13)及电镀(20)将非导通孔的内壁连接(图10)，在先形成的电路上还形成电路(10(a))。
通过与此同样的方法也可以在第二电路(10(a))上还形成电路(10(b))(图11)。
通过将涉及本发明的覆铜层叠板层叠并多层化，能够抑制多层基板整体的厚度，并能够实现多层基板的高密度化。
为了制造多层印制电路板，也可以层叠现有的印制电路板用的铜箔而不局限于涉及本发明的复合金属箔。
实施例
以下表示本发明的实施例及比较例，但是本发明不局限于此。
(实施例1)
作为金属箔载体使用了厚度为18μm的电解铜箔。
将铜箔载体表面浸渍于瓦特浴(浴组成：硫酸镍250g/L、氯化镍50g/L、硼酸30mL/L、pH4.0、浴温50℃)，在电流密度5A/dm2的条件下进行处理30秒钟，来形成第一Ni层。
将形成有第一Ni层的面浸渍于重铬酸钾20g/L、pH4.5、浴温30℃的镀敷浴，在电流密度1A/dm2的条件下进行处理2秒钟，来形成Cr的水合物复合体作为剥离层。
将形成有剥离层的面浸渍于与第一Ni层相同的瓦特浴，在电流密度5A/dm2的条件下进行处理120秒钟，来形成第二Ni层。
将形成有第二Ni层的面浸渍于二乙烯三胺五乙酸五钠20g/L、五水合硫酸铜30g/L、pH4.0、浴温40℃的镀敷浴，在电流密度2A/dm2的条件下进行处理30秒钟，来形成极薄铜层。
形成极薄铜层的铜颗粒的一次颗粒直径为10～40nm。
(实施例2)
与实施例1不同之处在于，浸渍于重铬酸钾15g/L、硫酸锌10g/L、pH4.9、浴温30℃的镀敷浴，在电流密度0.5A/dm2的条件下进行处理2秒钟，来形成由Cr和Zn的复合体构成的剥离层，除此之外，与实施例1的制造方法相同。
(实施例3)
与实施例1不同之处在于，浸渍于硫酸镍30g/L、亚磷酸2g/L、乙酸钠10g/L、pH4.5、浴温30℃的镀敷浴，在电流密度2A/dm2的条件下进行处理5秒钟，来形成由Ni和P构成的合金层，除此之外，与实施例1的制造方法相同。
(实施例4)
与实施例1不同之处在于，浸渍于硫酸镍50g/L、硫酸钴50g/L、柠檬酸30g/L、pH4.0、浴温30℃的镀敷浴，在电流密度2A/dm2的条件下进行处理2秒钟，来形成由Ni和Co构成的合金层，除此之外，与实施例1的制造方法相同。
(实施例5)
与实施例1不同之处在于，浸渍于硫酸镍50g/L、钼酸钠30g/L、柠檬酸30g/L、pH9.0、浴温30℃的镀敷浴，在电流密度7A/dm2的条件下进行处理2秒钟，来形成由Ni和Mo构成的合金层，除此之外，与实施例1的制造方法相同。
(实施例6)
与实施例1不同之处在于，浸渍于硫酸镍250g/L、硫酸锌50g/L、柠檬酸30g/L、pH4.0、浴温50℃的镀敷浴，在电流密度5A/dm2的条件下进行处理2秒钟，来形成由Ni和Zn构成的合金层，除此之外，与实施例1的制造方法相同。
(实施例7)
与实施例1不同之处在于，浸渍于硫酸镍50g/L、硫酸钴50g/L、钼酸钠30g/L、柠檬酸30g/L、pH9.0、浴温30℃的镀敷浴，在电流密度7A/dm2的条件下进行处理2秒钟，来形成由Ni、Co和Mo构成的合金层，除此之外，与实施例1的制造方法相同。
(实施例8～15)
与实施例1不同之处在于，根据表1的记载改变了第一Ni层的厚度、剥离层的附着量或极薄铜层的附着量，除此之外，与实施例1的制造方法相同。
(实施例16)
与实施例1不同之处在于，通过Cu溅射法在第二Ni层与极薄铜层之间设置了铜层，除此之外，与实施例1的制造方法相同。
(实施例17)
与实施例1不同之处在于，通过Cu蒸镀法在第二Ni层与极薄铜层之间设置了铜层，除此之外，与实施例1的制造方法相同。
(比较例1)
与实施例1不同之处在于，没有形成剥离层，除此之外，与实施例1的制造方法相同。
(比较例2)
与实施例1不同之处在于，没有形成第一Ni层，除此之外，与实施例1的制造方法相同。
(比较例3～8)
与实施例1不同之处在于，根据表1的记载改变了第一Ni层的厚度、剥离层的附着量或极薄铜层的附着量，除此之外，与实施例1的制造方法相同。
(剥离强度)
通过利用加温到210℃的空气能烘箱对实施例、比较例的各复合金属箔进行了2个小时及4个小时的加热。
然后，将该加热后的复合金属箔固定于平坦的支撑板上，使用美蓓亚(Minebea)株式会社制作的PT50N根据JIS-C6481(1996)的剥离强度的试验方法测定了剥离强度。
并且，对于是否能够剥离进行评价，以○表示能够剥离，以×表示不能剥离。
将剥离了铜箔载体的覆金属层叠板浸渍于Ni选择蚀刻液(美格去除剂(MECREMOVER)NH-1866，MEC株式会社制造)并摇动，测定了为第二Ni层的去除所需要的时间(秒钟)。
另外，对去除了第二Ni层的覆铜层叠板，通过加成法将极薄铜层作为种子层形成L/S＝10μm/10μm的超微细图案的电路，对于电路的形成性能进行评价，以○表示能够实现L/S＝10μm/10μm，以×表示不能实现L/S＝10μm/10μm。
表1示出各实施例及比较例的复合金属箔。
并且，表2示出各实施例及比较例的评价。
表1
*1 Cu溅射法
*2 Cu蒸镀法
表2
由实施例及比较例可证明涉及本发明的复合金属箔即使在210℃、4个小时的加热之后其剥离强度也低，能够简单地剥离，并且适宜形成L/S＝10μm/10μm等超微细图案的电路。
并且，在比较例4及比较例6中，Ni层的厚度很厚而导致成本上升，从而不优选。尤其是在比较例6中，为第二Ni层的去除需要很长的时间，从而不优选。
工业实用性
涉及本发明的复合金属箔因为即使在高温下其剥离层的剥离功能也不容易下降，所以即使在高温对玻璃化转变温度高的基材进行贴合，其剥离强度低并稳定，能够容易从剥离层的界面将金属箔载体、第一Ni或Ni合金层及剥离层剥离。
并且，因为通过选择蚀刻将第二Ni层去除，所以能够通过简便的方法制造层叠有致密的极薄铜层的覆铜层叠板。
并且，因为使用涉及本发明的复合金属箔制造的覆铜层叠板的铜层极薄，所以在通过加成法将该极薄铜层作为种子层形成电路的情况下，通过蚀刻处理能够在短时间内将种子层去除，并能够抑制电路被蚀刻，因此适宜形成L/S＝10μm/10μm等超微细图案的电路；不容易发生针孔，从而能够制造断路风险低的印制电路板；并且，对于多层化，在对导通孔和非导通孔施加化学镀和/或电镀进行层间连接时，能够将该极薄铜层也被镀敷而增厚的影响抑制到最小，从而抑制制造多层基板时的基板整体的厚度的增加，进而能够制造高密度的多层基板。
因此，可以说本发明是工业上的可利用性高的发明。

Claims (9)

1.一种复合金属箔，该复合金属箔依序层叠有金属箔载体、所述金属箔载体的至少一个面上的第一Ni或Ni合金层、所述第一Ni或Ni合金层的至少一个面上的剥离层、第二Ni层及极薄铜层，其中，所述极薄铜层的铜颗粒的一次颗粒直径为10～200nm，其附着量为300～6000mg/m2，并且，所述第二Ni层的厚度为0.3～5μm。
2.根据权利要求1所述的复合金属箔，其中，所述第一Ni或Ni合金层的厚度为0.001～5μm。
3.根据权利要求1或2所述的复合金属箔，其中，所述剥离层是包含Cr和Zn中的至少一种的层。
4.根据权利要求1至3中任一项所述的复合金属箔，其中，所述第二Ni层的Ni的纯度为99.6％以上。
5.根据权利要求1至4中任一项所述的复合金属箔，其中，所述第二Ni层与所述极薄铜层之间形成有金属层。
6.一种覆金属层叠板的制造方法，其中，通过加热压缩绝缘性树脂基材而将其贴合到权利要求1至5中任一项所述的复合金属箔的极薄铜层上，然后通过所述剥离层将剥离层、第一Ni或Ni合金层及金属箔载体剥离来制造覆金属层叠板。
7.一种覆铜层叠板的制造方法，其中，利用Ni选择蚀刻液将通过权利要求6所述的方法制造的覆金属层叠板的所述第二Ni层蚀刻去除来制造覆铜层叠板。
8.一种印制电路板，其特征在于，利用通过权利要求7所述的方法制造的覆铜层叠板形成电路。
9.一种多层印制电路板，其中，在权利要求8所述的印制电路板的电路上还形成一个以上的电路。
CN201711172750.7A 2016-11-30 2017-11-22 复合金属箔、覆铜层叠板及该覆铜层叠板的制造方法 Active CN108124391B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-231977 2016-11-30
JP2016231977A JP6471140B2 (ja) 2016-11-30 2016-11-30 複合金属箔及び該複合金属箔を用いた銅張積層板並びに該銅張積層板の製造方法

Publications (2)

Publication Number Publication Date
CN108124391A true CN108124391A (zh) 2018-06-05
CN108124391B CN108124391B (zh) 2021-04-20

Family

ID=62228587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711172750.7A Active CN108124391B (zh) 2016-11-30 2017-11-22 复合金属箔、覆铜层叠板及该覆铜层叠板的制造方法

Country Status (4)

Country Link
JP (1) JP6471140B2 (zh)
KR (1) KR102118245B1 (zh)
CN (1) CN108124391B (zh)
TW (1) TWI694757B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020119339A1 (zh) * 2018-12-10 2020-06-18 广州方邦电子股份有限公司 一种带载体的金属箔及其制备方法
CN113646469A (zh) * 2019-03-27 2021-11-12 三井金属矿业株式会社 印刷电路板用金属箔、带载体的金属箔和覆金属层叠板、及使用其的印刷电路板的制造方法
WO2023016060A1 (zh) * 2021-08-09 2023-02-16 广州方邦电子股份有限公司 金属箔、覆铜层叠板、线路板及线路板的制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7283349B2 (ja) * 2019-10-25 2023-05-30 株式会社豊田自動織機 電極箔の製造方法
WO2024031243A1 (zh) * 2022-08-08 2024-02-15 宁德时代新能源科技股份有限公司 一种复合箔材及其制备方法、应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1466517A (zh) * 2000-09-22 2004-01-07 �źӵ�·ͭ����ʽ���� 高密度超微细电路板用铜箔
CN104120471A (zh) * 2013-04-26 2014-10-29 Jx日矿日石金属株式会社 高频电路用铜箔、覆铜板、印刷配线板、带载体的铜箔、电子设备及印刷配线板的制造方法
CN104685109A (zh) * 2012-09-28 2015-06-03 Jx日矿日石金属株式会社 附载体的铜箔及用有附载体的铜箔的覆铜积层板
CN105408524A (zh) * 2013-07-24 2016-03-16 Jx日矿日石金属株式会社 表面处理铜箔、附载体铜箔、基材、树脂基材、印刷配线板、覆铜积层板及印刷配线板的制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3690962B2 (ja) * 2000-04-26 2005-08-31 三井金属鉱業株式会社 キャリア箔付電解銅箔及びそのキャリア箔付電解銅箔の製造方法並びに銅張積層板
JP2004052001A (ja) * 2002-07-16 2004-02-19 Mitsui Mining & Smelting Co Ltd ニッケル剥離溶液及びそれを用いたニッケル系被覆層の剥離方法
JP2005288856A (ja) * 2004-03-31 2005-10-20 Mitsui Mining & Smelting Co Ltd キャリア箔付電解銅箔及びその製造方法並びにそのキャリア箔付電解銅箔を用いた銅張積層板
CN1984526B (zh) * 2005-12-15 2011-01-12 古河电气工业株式会社 带载体的极薄铜箔及印刷电路基板
JP5360703B2 (ja) * 2008-01-11 2013-12-04 メック株式会社 エッチング液
JP4805300B2 (ja) 2008-03-31 2011-11-02 古河電気工業株式会社 回路基板積層用キャリア付きＦｅ−Ｎｉ合金箔の製造方法、回路基板積層用キャリア付き複合箔の製造方法、キャリア付き合金箔、キャリア付き複合箔、金属張板、プリント配線板及びプリント配線積層板
US8674229B2 (en) * 2008-09-05 2014-03-18 Furukawa Electric Co., Ltd. Ultra-thin copper foil with carrier and copper-clad laminate board or printed circuit board substrate
WO2012133638A1 (ja) * 2011-03-30 2012-10-04 三井金属鉱業株式会社 多層プリント配線板の製造方法及びその製造方法で得られる多層プリント配線板
JP5814168B2 (ja) 2012-03-27 2015-11-17 Jx日鉱日石金属株式会社 キャリア付銅箔
KR101391811B1 (ko) * 2012-08-17 2014-05-07 일진머티리얼즈 주식회사 캐리어박 부착 극박동박, 이를 채용한 동부착적층판 및 프린트 배선판
JP6158573B2 (ja) * 2013-04-03 2017-07-05 Ｊｘ金属株式会社 キャリア付銅箔、銅張積層板の製造方法及びプリント配線板の製造方法
CN105189829B (zh) * 2013-06-13 2018-06-01 Jx日矿日石金属株式会社 附载体的铜箔、覆铜积层板、印刷电路板、电子机器、及印刷电路板的制造方法
CN106715118B (zh) * 2014-10-30 2021-04-16 三井金属矿业株式会社 带载体的铜箔以及使用该带载体的铜箔的印刷线路板的制造方法
JP6487704B2 (ja) * 2015-02-12 2019-03-20 福田金属箔粉工業株式会社 処理銅箔及び該処理銅箔を用いた銅張積層板並びにプリント配線板
JP5859155B1 (ja) * 2015-03-11 2016-02-10 福田金属箔粉工業株式会社 複合金属箔及びその製造方法並びにプリント配線板
WO2016143117A1 (ja) * 2015-03-12 2016-09-15 三井金属鉱業株式会社 キャリア付き金属箔及び配線基板の製造方法
JP2016194112A (ja) * 2015-03-31 2016-11-17 Ｊｘ金属株式会社 キャリア付金属箔、積層体、プリント配線板、電子機器、キャリア付金属箔の製造方法及びプリント配線板の製造方法
JP5842077B1 (ja) * 2015-07-01 2016-01-13 三井金属鉱業株式会社 キャリア付銅箔、銅張積層板及びプリント配線板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1466517A (zh) * 2000-09-22 2004-01-07 �źӵ�·ͭ����ʽ���� 高密度超微细电路板用铜箔
CN104685109A (zh) * 2012-09-28 2015-06-03 Jx日矿日石金属株式会社 附载体的铜箔及用有附载体的铜箔的覆铜积层板
CN104120471A (zh) * 2013-04-26 2014-10-29 Jx日矿日石金属株式会社 高频电路用铜箔、覆铜板、印刷配线板、带载体的铜箔、电子设备及印刷配线板的制造方法
CN105408524A (zh) * 2013-07-24 2016-03-16 Jx日矿日石金属株式会社 表面处理铜箔、附载体铜箔、基材、树脂基材、印刷配线板、覆铜积层板及印刷配线板的制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020119339A1 (zh) * 2018-12-10 2020-06-18 广州方邦电子股份有限公司 一种带载体的金属箔及其制备方法
CN113646469A (zh) * 2019-03-27 2021-11-12 三井金属矿业株式会社 印刷电路板用金属箔、带载体的金属箔和覆金属层叠板、及使用其的印刷电路板的制造方法
WO2023016060A1 (zh) * 2021-08-09 2023-02-16 广州方邦电子股份有限公司 金属箔、覆铜层叠板、线路板及线路板的制备方法

Also Published As

Publication number Publication date
TWI694757B (zh) 2020-05-21
CN108124391B (zh) 2021-04-20
JP6471140B2 (ja) 2019-02-13
TW201822606A (zh) 2018-06-16
KR20180062344A (ko) 2018-06-08
KR102118245B1 (ko) 2020-06-02
JP2018087369A (ja) 2018-06-07

Similar Documents

Publication Publication Date Title
CN100571483C (zh) 带载体的极薄铜箔以及使用带载体的极薄铜箔的电路板
CN108124391A (zh) 复合金属箔、覆铜层叠板及该覆铜层叠板的制造方法
CN104220250B (zh) 附载体铜箔、附载体铜箔的制造方法、印刷配线板用附载体铜箔及印刷配线板
JP5481577B1 (ja) キャリア付き銅箔
KR101614624B1 (ko) 캐리어가 부착된 구리박
JP4087369B2 (ja) キャリア付き極薄銅箔、およびプリント配線板
JP6514635B2 (ja) キャリア付銅箔、それを用いた銅張積層板、プリント配線板、電子機器及びプリント配線板の製造方法
JP2000269637A (ja) 高密度超微細配線板用銅箔
KR20150065927A (ko) 액정 폴리머 구리 피복 적층판 및 당해 적층판에 사용하는 구리박
JP3295308B2 (ja) 電解銅箔
JP2004169181A (ja) キャリア付き極薄銅箔、及びその製造方法、キャリア付き極薄銅箔を用いたプリント配線基板
KR100599139B1 (ko) 도전성 트레이스 형성 방법 및 그 방법으로 제조된 인쇄 회로
JP5505828B2 (ja) 複合金属箔及びその製造方法
JP2005260058A (ja) キャリア付き極薄銅箔、キャリア付き極薄銅箔の製造方法および配線板
TW595280B (en) Copper foil for TAB tape carrier, TAB tape carrier using the copper foil and TAB carrier tape
CN102233699B (zh) 以超低棱线铜箔为载体的极薄铜箔及其制造方法
JP5298252B1 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP7017369B2 (ja) 表面処理銅箔、銅張積層板及びプリント配線板
JP4748519B2 (ja) キャリア付き極薄銅箔、及びその製造方法、キャリア付き極薄銅箔を用いたプリント配線基板
JP5481591B1 (ja) キャリア付き銅箔
JP5481586B1 (ja) キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及びプリント配線板の製造方法
JPH0194695A (ja) 導体回路板の製造方法
KR20230046856A (ko) 캐리어박 부착 극박동박 및 이를 이용한 임베디드 기판의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant