JP2002520195A - 導電性トレースの改良された形成方法およびそれによって製造されたプリント回路 - Google Patents

導電性トレースの改良された形成方法およびそれによって製造されたプリント回路

Info

Publication number
JP2002520195A
JP2002520195A JP2000559716A JP2000559716A JP2002520195A JP 2002520195 A JP2002520195 A JP 2002520195A JP 2000559716 A JP2000559716 A JP 2000559716A JP 2000559716 A JP2000559716 A JP 2000559716A JP 2002520195 A JP2002520195 A JP 2002520195A
Authority
JP
Japan
Prior art keywords
conductive metal
layer
copper
metal layer
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000559716A
Other languages
English (en)
Other versions
JP2002520195A5 (ja
JP4959052B2 (ja
Inventor
デリック、カービン
ウェンディ、エイ．ヘリック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oak Mitsui Inc
Original Assignee
Oak Mitsui Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oak Mitsui Inc filed Critical Oak Mitsui Inc
Publication of JP2002520195A publication Critical patent/JP2002520195A/ja
Publication of JP2002520195A5 publication Critical patent/JP2002520195A5/ja
Application granted granted Critical
Publication of JP4959052B2 publication Critical patent/JP4959052B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0344—Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0726—Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

(57)【要約】 銅ホイルキャリヤーを使用し、粗面化された導電性金属層を付けることにより、基材上に回路線を形成させる方法。銅ホイルをエッチングして除去し、基材表面に埋め込まれた粗面化された導電性金属を残す。導電性金属を処理し、酸化物層を除去するとよい。処理した導電性金属層の上にフォトレジストを塗布し、微細線回路パターンを限定する。次いで、微細線回路パターンを限定するフォトレジストを除去し、所望の回路パターンに従うトレンチを露出する。トレンチの中の、露出した導電性金属の上に銅を堆積させ、残留フォトレジスト、および残留フォトレジストの下にある導電性金属を除去し、微細線回路パターンを仕上げる。

Description

【発明の詳細な説明】
【０００１】 関連出願 本願は、米国特許暫定出願第６０／０１６，６６５号、１９９６年５月１日提
出、の優位性を特許権請求する、現在審査中の米国特許出願第０８／８４６，３
８０号、１９９７年４月３０日提出の関連出願である。
【０００２】 発明の背景 本発明は、一般的にはプリント回路基板の製造法、および本発明の方法により
製造されるプリント回路基板に関するものである。特に、本発明は、微細回路線
を形成する新規な方法、および微細回路線を有するプリント回路基板に関するも
のである。
【０００３】 プリント回路基板の典型的な製造では、銅ホイルを絶縁基材、最も一般的には
ガラス補強エポキシ樹脂プレプレッグ、にラミネートする。そのラミネート構造
をさらに加工し、化学的エッチングにより銅ホイルのある部分を選択的に除去す
ることにより、銅ホイル層を回路パターンに転換する。図１および２は、プリン
ト回路基板上に回路線を形成するための従来のパターンメッキ製法から、断面お
よび製造工程をそれぞれ示すものである。
【０００４】 金属ホイルは、陽極、陰極、金属イオンを含む電解質溶液、および電源を含む
電解槽の中で電気化学的製法により一般的に製造される。陽極と陰極の間に電圧
を印加すると、溶液からイオンが陰極上に堆積し、ホイルを形成させる。ホイル
の、形成される際に陰極に隣接する表面は、ここではホイルの光沢側と呼ぶこと
ができる。ホイルが形成される際に陽極および電解質溶液に面した反対側は、こ
こではホイルのつや消し側と呼ぶことができる。
【０００５】 薄い銅ホイルを、アルミニウム支持層から基材に施し、エッチングによりアル
ミニウムを除去し、銅クラッド基材を形成させる。支持層としてアルミニウムを
使用することの欠点は、アルミニウムの除去に腐食性の高いエッチング剤が必要
になることである。さらに、アルミニウム支持層をエッチングした後、脱つや消
し(desmutting)工程が必要とされる。脱つや消し工程および溶解したアルミニウ
ムによるエッチング剤の汚染から生じる追加の処理工程は避けるのが好ましい。
【０００６】 図１に示される様に、エッチング剤を銅ホイルに塗布して所望の回路パターン
を形成できる様に、エッチングの前に保護レジスト層を塗布し、硬化させる。垂
直な側面を有する回路線が残る様に、保護されていない銅ホイルをエッチング剤
が除去するのが理想的である。
【０００７】 しかし、図１および２に示される製法の欠点は、エッチング剤が実際には回路
線の垂直な側面を形成させないことである。その代わりにエッチング剤は、フォ
トレジストをアンダーカットすることにより、回路線の最上部で銅を過剰に除去
し、台形に近い形状の回路線を残す傾向がある。その結果、この不均一なエッチ
ングを許容する必要性から、回路線の最小幅が制限される。
【０００８】 この問題は、米国特許第５，４３７，９１４号（９１４号特許）明細書で考察
され、エッチングされた回路線の形状は、銅ホイルの粒子構造により影響される
ことが示されている。９１４号特許明細書によれば、銅ホイルの平滑または光沢
側を処理し、次いで銅ホイルを、従来の方法と反対に、平滑または光沢側を下に
して基材にラミネートすることにより、エッチングの精度が改良される。図１に
示される様に、従来の製法では、銅ホイルを、銅ホイルのつや消し仕上げ側が基
材と接する様にして、基材にラミネートする。９１４号特許明細書の銅クラッド
ラミネートから改良されたエッチングファクターが得られ、回路線の側面はより
垂直に近いことが示されている。
【０００９】 回路線の精度を向上させるためのもう一つの方法は、迅速にエッチングするこ
とができ、アンダーカットが少ないので、薄い銅ホイルを使用することである。
しかし、その様なホイルは取扱いが容易ではない。そのため、ホイルを基材にラ
ミネートした後に除去することができる支持シート上に銅の薄い層を堆積させる
方法が提案されている。一例は米国特許第３，９９８，６０１号明細書に見られ
るが、そこでは２〜１２μmの銅の層を従来の厚い銅ホイル（例えば３５〜７０
μm）の上に堆積させ、剥離層により厚いホイルから分離する。複合材料ホイル
を基材にラミネートした後、支持銅ホイルを機械的に剥離し、電子回路に即加工
することができる薄い２〜１２μmのホイルを残す。この方法の一つの欠点は、
その様な手順により支持ホイルを剥離する時に、薄いホイルの一部が除去される
ことがある点である。
【００１０】 微細線パターンを形成する別の公知の方法は、Whewell らへの米国特許第５，
０１７，２７１号明細書に開示されている。Whewell らの技術によれば、第一金
属、例えばクロムまたはニッケル、の層を銅ホイルの処理していないつや消し側
上に堆積させて複合材料を製造する。次いで、クロム層を銅ホイルと支持層の間
に挟んで、複合材料を支持層にラミネートする。次に、銅ホイルのすべてを除去
し、露出したクロム層にフォトレジストを塗布する。次いで、フォトレジストを
マスクし、照射し、現像してクロム層を所望のパターンに従って露出する。次い
で、露出したクロム層の上に銅を堆積させ、残ったフォトレジストおよびその下
にあるクロム層を除去し、完成した微細な線パターンを形成する。米国特許第５
，０１７，２７１号明細書の内容をここに参考として含める。
【００１１】 下記の比較例に示される様に、Whewell らにより開示されている技術の欠点は
、クロム／銅の複合材料が支持層に十分に密着し得ないことである。支持層上の
複合材料は、６ lb/in. を超える剥離強度を有することが望ましい。Whewell ら
により開示されている技術の別の欠点は、堆積した銅層が露出したクロム層に十
分に密着し得ないことである。堆積した銅層は、クロム層に密着し、クロム層か
ら剥離され難いことが望ましい。
【００１２】 従って、導電性トレース(conductive trace)を形成するするための改良された
方法およびその方法により製造されたプリント回路が望まれている。
【００１３】 発明の概要 本発明の第一の態様により、微細な回路線を有するプリント回路が提供される
。プリント回路は、導電性金属、または合金の粗面化された薄い層を非導電性基
材に付けることにより形成される。導電性金属または合金は、好ましくは処理し
た銅ホイルのシートに最初に付け、次いで銅ホイルを基材に、薄い導電性金属層
が銅と基材の間に位置する様に付ける。ラミネートを処理する際に、銅ホイルを
エッチングして除去し、基材上の所定の位置に導電性金属の粗面化した薄い層を
残す。露出した導電性金属に関連して存在する酸化物はすべて導電性金属の薄い
層から除去することができる。
【００１４】 本発明の第二の態様により、非導電性基材の上に微細な回路線を形成する方法
が提供される。この方法では、薄い導電性層上の、硬化したフォトレジストによ
り限定される区域に、銅を付ける。好ましくは、薄い導電性層に調整工程を行な
った後で、導電性層に銅層を付ける。調整工程では、酸化物層を薄い導電性層か
ら除去することができる。薄い導電性層は、ホイルキャリヤーを使用して基材に
付けることができる。ホイルを処理してその基材に接着する能力を強化してあれ
ば、薄い導電性層は、その様な処理の前または後に、ホイルに付けることができ
る。
【００１５】 次いで、フォトレジストを塗布し、画像形成し、硬化させることができる。硬
化しなかったレジストを除去し、それによって回路線を形成すべき露出した区域
または「トレンチ」を基材表面上に限定することができる。これで導電性層が露
出するので、これらの露出した区域に回路線を選択的に付けることができる。最
後に、硬化したフォトレジストを除去し、次いで、フォトレジストの下の露出し
た導電性金属層を化学的エッチングにより除去し、最終的な回路を残すことがで
きる。当業者には明らかな様に、銅および導電性金属は、それぞれの表面に、電
気メッキ、電解堆積、化学的気相堆積、無電気堆積、スパッタリング、拡散結合
または溶接を含む（ただし、これらに限定しない）従来のいずれかの方法により
付けることができる。
【００１６】 現在好ましい実施態様の詳細な説明 金属は、公知の技術を使用して銅ホイル上に電着させることができる。例えば
、ここにその内容を参考として含める米国特許第５，４３７，９１４号明細書で
は、銅ホイルの光沢（すなわち平滑）側の上に球状堆積物を形成させてホイルを
粗面化させ、続いて絶縁基材に付ける時の密着性を改良する。ここにその内容を
参考として含める米国特許第５，４８２，７８４号明細書に記載されている別の
方法には、銅ホイルの両側に施す処理が開示されている。一般的に、その様な処
理は、ホイルの処理された側の表面積を増加させる。
【００１７】 さらに、プリント回路基板の表面上に抵抗を形成する技術が公知である。これ
らの技術の一つは、銅ホイルの表面上にニッケル−リンの層を電着させ、次いで
これを絶縁基材にラミネートする。ニッケル−リン層は、典型的な導電性層とし
て作用するのではなく、覆っている銅材料の選択的エッチングにより、回路設計
で抵抗が必要とされる所で露出される。残りの銅層は、従来のエッチング手順に
より導電性回路線に加工される。その様な技術は、ここに参考として含める米国
特許第４，８０８，９６７号明細書に記載されている。
【００１８】 本発明の好ましい実施態様では、銅をエッチングにより選択的に除去すること
により回路線を形成する従来の回路基板加工とは異なった、付加方法が提供され
る。上記の様に、化学的エッチングには、回路線が細くなり、微細な回路線の形
成においてそれらのピッチが小さくなるにつれて、特に面倒になる固有の制限が
ある。対照的に、好ましい実施態様の方法は、エッチング剤およびフォトレジス
トの使用（これが、銅の堆積により充填することができる開いたトレンチを残す
）により形成された予め決められた空間中に回路線を直接堆積させる。
【００１９】 回路トレースは銅で形成させるのが好ましいが、他の金属、例えば金、も代わ
りに使用できる。トレースは、予め決められた空間中に例えば銅を選択的に加え
ることにより形成されるので、この好ましい実施態様はここでは「付加」製法と
呼ぶ。ここに記載する方法は、パネルメッキまたはパターンメッキ技術と共に使
用することができる。
【００２０】 典型的には、電着した銅は基材に十分に密着しない。しかし、別の好ましい実
施態様では、覆っている銅ホイルキャリヤーを除去した後に、基材表面上に残る
薄い導電性層を効果的に使用する。特に、薄い導電性層は、フォトレジストによ
り限定されたパターンで基材上に回路線を電着させるための基礎として使用する
。好ましくは、薄い導電性層に対する電着銅の密着性は、薄い導電性層の露出し
た部分上に銅を電着させる前に、以下に詳細に説明する様に、薄い導電性層に調
整処理を行なうことにより改良される。さらに、以下に説明する様に、薄い導電
性層を処理した表面で形成させ、材料がそこに密着する能力を改良するのが好ま
しい。
【００２１】 好ましい実施態様の工程は図３および４に示されるものであるが、これらの図
には、プリント回路基板の外側層に付ける時の、好ましい実施態様の製法におけ
るラミネートの断面および加工工程が例示される。本方法は、多層回路基板の外
側回路層の製造に使用する時に特に有利であるが、埋込み通路(vias)、マイクロ
通路、およびその他を含む内側層、あるいは片側および両側回路基板にも使用で
きる。これらの別の用途にも、同じ製法を使用できる。
【００２２】 第一工程で、導電性の金属または合金（ここでは互換的に「導電性金属」と呼
ぶ）の可溶性化合物の浴に銅ホイルを通し、ホイルの片側表面上に導電性金属を
厚さ約０．０５〜５μmに電着させる。電着工程の条件は、電気鋳造や電気メッ
キに商業的に使用されている典型的な条件である。
【００２３】 導電性金属は、ホイルの光沢またはつや消し側のどちらにも堆積させることが
できる。しかし、好ましい実施態様では、ホイルの光沢側を処理し、その、基材
に密着する能力を強化する前または後に、光沢側に導電性金属を堆積させる。そ
の様な処理は以下に詳細に説明する。別の好ましい実施態様では、０．０５〜５
μm範囲の厚さを使用する。特に、０．１〜１μmの電着層厚が、ここに記載する
微細回路線用途に好ましい。
【００２４】 上記の様に、薄い導電性金属を付ける前または後に、銅ホイルを処理し、その
絶縁基材に対する密着性を強化するとよい。好ましい処理は、原料ホイルの光沢
側またはつや消し側のどちらかに球状堆積物を形成することである。薄い導電性
金属を付ける前に銅ホイルの光沢側を球状堆積物で処理する好ましい製法を以下
に説明する。薄い導電性金属は、スズ、ニッケル、スズ−亜鉛、亜鉛−ニッケル
、スズ−銅、その他でよいが、ただし、後に続く工程で銅の除去に使用するエッ
チング剤に対して耐性を有している必要がある。好ましい導電性金属はニッケル
である。さらに、原料ホイル上に形成する球状堆積物は、大きさが約３ミクロン
未満である。好ましい製法の利点は、銅ホイルの処理側の表面仕上げが薄い導電
性金属に付与されることである。
【００２５】 次の工程で、薄い導電性金属被覆を備えた銅ホイルキャリヤーを、従来の技術
を使用して、絶縁基材、例えば一般的に使用されるガラス補強エポキシ樹脂、に
ラミネートする。薄い導電性金属層は、基材に接する様に配置される。導電性金
属ホイルおよび基材を使用してラミネートを形成するための従来技術は、例えば
ここにその内容を参考として含める米国特許第５，０１７，２７１号および第３
，９９８，６０１号各明細書に開示されている。
【００２６】 次の工程では、銅ホイルをエッチングにより除去し、基材の表面に埋め込まれ
た導電性金属の薄い層を残す。この目的には、エッチング剤は、銅を除去するが
、薄い導電性層の金属または合金はあまり除去しないエッチング剤から選択され
る。導電性金属がニッケルである場合のその様なエッチング剤の例には、アンモ
ニア系またはアルカリ性エッチング剤がある。
【００２７】 銅をエッチングした後、薄い導電性層と基材の導電性ラミネートが残る。薄い
導電性金属を銅ホイルに付ける前に銅ホイルに球状堆積物処理を行なった場合、
ラミネート上の薄い導電性金属の表面仕上げは処理した銅ホイルの表面仕上げに
一致する。ホイルに施した処理のため、ラミネート上の薄い導電性金属は逆の球
状処理を示す。
【００２８】 好ましい実施態様の利点は、エッチングした銅を回収できること、および上記
の製法に銅の代わりにアルミニウムを使用した場合に起こる、溶解したアルミニ
ウムによる汚染が避けられることである。特に、銅ホイルは、アルミニウムが必
要とする様な腐食性の高いエッチング剤を使用せずにエッチングすることができ
る。さらに、アルミニウム支持層をエッチングした後に必要となる様な脱つや消
し工程を完全になくすことができる。
【００２９】 銅キャリヤーがエッチングにより除去された後、薄い導電性金属層および基材
を通る穴をドリル加工する。ドリル加工は切り屑を残し、樹脂の汚れを生じるの
で、穴をドリル加工した後、導電性ラミネートを洗浄する。洗浄では、一般的に
過マンガン酸塩溶液に浸漬し、続いて濯ぐことにより、樹脂の汚れが除去される
。
【００３０】 アンモニア系またはアルカリ性エッチング剤で銅ホイルをエッチングにより除
去し、穴をドリル加工した後、好ましくは調整工程を行なうが、以下に説明する
様に、調整工程はレジスト層を塗布し、画像形成し、硬化させた後に行なうこと
もできる。薄い導電性層が例えばニッケルであり、空気に露出する場合、酸化物
被膜が薄い導電性層の上に形成されることがある。さらに、穴をドリル加工した
後に導電性ラミネート行なう洗浄処理がさらに酸化を引き起こすことがある。酸
化物の蓄積は、その後の施す導電性トレースの密着性に悪影響を及ぼすことがあ
る。ニッケル表面を調整することにより、酸化物層を除去し、銅のニッケル層に
結合する能力を強化させる。
【００３１】 好ましい調整工程は陰極処理であり、下記の様に行なうことができる。クラッ
ド基材および硬化したレジストを脱イオン水中で濯いだ後、整流器の負の端子を
薄い導電性層に接続する。これによって薄い導電性層はこの陰極処理工程におけ
る陰極になる。整流器の正の端子を、１０％硫酸溶液を含む浴中の寸法的に安定
した陽極に接続する。寸法的に安定した陽極は、溶液中に溶解しないいずれかの
材料で形成された陽極である。
【００３２】 この溶液は、１０％硫酸溶液の代わりに、電流を通すことができるが、ただし
金属を沈殿させないいずれかの塩の溶液でもよい。陽極−陰極間の隙間は約２イ
ンチにする。
【００３３】 陰極処理工程の際、陰極に水素が発生し、薄い導電性層の表面上の酸化物層を
除去する。酸化物の蓄積量に応じて時間は変えることができるが、基材および薄
い導電性層は、４０アンペア／平方フィート(「asf」) で１０秒間陰極処理すると
よい。
【００３４】 これに代わる調整工程も使用できる。例えば、露出した薄い導電性層を濃塩酸
の浴で浸漬または濯ぎ、薄い導電性層の表面から酸化物を除去することもできる
。
【００３５】 陰極処理の後、穴（存在する場合）を、無電気メッキ技術を使用し、例えば銅
でメッキすることにより、活性化させることができる。好ましくは、薄い導電性
層上に酸化物層が再発するのを避けるために、陰極処理工程の直後に銅を無電気
堆積させる。
【００３６】 図５Ａは、従来の銅ホイルで形成した、メッキした貫通穴を示すものである。
メッキされた銅の層は銅ホイルの最上部に形成され、基材中の穴を通って伸びて
いる。
【００３７】 これに対して、図５Ｂは、本発明の好ましい実施態様により形成された、メッ
キされた貫通穴を示すものである。この場合ニッケルから形成された薄い導電性
金属層は基材に隣接している。図３および４に示される様に、穴は最初に無電気
銅でメッキされ、次いで銅層を電着させる。図５Ａに示されるメッキした貫通穴
は、その上および下側で、貫通穴の中に存在する銅よりも厚く銅が蓄積している
のに対し、図５Ｂに示される基材およびメッキした貫通穴は、より均一な銅の厚
さを有する。
【００３８】 次いで、再度図３および４に関して、レジスト層を塗布し、微細回路線に所望
のパターンに従って画像形成し、硬化させる。特に、レジストの硬化しなかった
部分を除去することにより、露光区域または「トレンチ」を基材の表面上に限定
する。トレンチの側部は硬化したレジストにより形成され、トレンチの底部は薄
い導電性金属層（および基材中に穴がある場合には無電気銅）である。これらの
トレンチは、続いて堆積される銅を微細な回路線に成形し、形状を与える。レジ
スト材料は、液体またはフィルムフォトレジストでよい。
【００３９】 銅ホイルをエッチングにより除去し、酸化物層を除去し、無電気銅を付け、レ
ジストを塗布し、硬化させ、選択的に除去すると、薄い導電性金属層が露出し、
銅をパターンメッキすることができる。メッキした銅は、好ましくは多層回路基
板の外側に銅をメッキするのに使用されることが多い従来の手順を使用して電着
する。例えば、フォトレジストのトレンチを有するラミネートを硫酸銅中、２５
asfで１時間メッキすることができる。これは、基材表面に埋め込まれた薄い金
属層が十分に導電性である場合に行なうことができる。銅は、トレンチの形状を
限定するフォトレジストの高さまで、所望の厚さに蓄積することができる。従来
の電着条件を使用することができる。非常に細い銅回路線を使用する場合、メッ
キを低電流密度で開始し、銅の層が蓄積するにつれて電流密度を増加させるとよ
い。
【００４０】 この詳細な説明を読むことにより当業者には明らかな様に、露出した区域で銅
をエッチングで除去することにより形成された回路線よりも、硬化したフォトレ
ジストは回路線をより正確に限定し、トレンチを充填する銅は理想的な長方形形
状により近くなる。つまり、回路線の形状がエッチング工程により左右されない
ので、より細い回路線を製造することができる。その結果、本発明により、線お
よび形状を４ミル（１００μm）までではなく、約１ミル（２５μm）まで縮小す
ることができる。
【００４１】 この時点で、回路線が形成されている。後は、残っているレジストを通常の手
段により除去し、次いで硬化したフォトレジストを除去することにより露出する
薄い導電性金属層を、エッチング剤を使用して除去するだけである。酸塩化物ま
たは硫酸過酸化物を使用して薄い導電性金属層および無電気銅層を除去すること
ができる。好ましいエッチング剤は酸性塩化第二銅である。
【００４２】 図３は、図４の製法の各工程における基材の断面を示すものである。上に説明
し、図３に示される様に、調整工程は、レジストの塗布、画像形成および硬化の
前または後に行なうことができる。
【００４３】 無論、本発明の特定の工程（例えば図３および４に示される工程）は、商業的
に実用的などの様な順序で行なってもよい。特に、導電性金属を基材に付けた後
に行なう工程は、作業者にとって実行できそうな、どの様な順序で行なってもよ
い。例えば、調整工程は、レジストの塗布、画像形成および硬化の前ではなく、
後に行なうことができる。さらに、パターンメッキ技術に関して上に説明したが
、好ましい実施態様をパネルメッキ法と共に行なうこともできる。
【００４４】 好ましい実施態様は、導電性ラミネートの製造に一般的に応用できるが、多層
回路基板の外側層の製造に特に有用である。多層回路基板は、外側層と内側層を
接続する穴を一般的に有する。外側層回路線は、好ましくは電気メッキにより形
成される。
【００４５】 従来の手順は図２のフローダイアグラムおよび図１の断面図に示される。銅ホ
イルをプレプレッグの中間層と共に内側回路層にラミネートするが、エッチング
により除去しない。無電気メッキを使用して銅をホイルの上および各層を接続す
る穴の中に堆積させる。次いで、レジストを塗布し、銅の回路線を電着させる。
この時点で、過剰の銅ホイルをエッチングにより除去しなければならない。しか
し、回路線およびメッキした穴は、耐性金属、例えばスズ、を電着する工程によ
り保護しなければならない。次いで、レジストを除去し、露出した銅ホイルをエ
ッチングすることができる。その様な工程により、回路線の側部は、やはり攻撃
されるスズにより保護されないことが分かる。対照的に本実施態様では、薄い導
電性層を除去することだけが必要であり、これは非常に迅速に行なえるので、ス
ズを付ける必要がない。重要なのは、スズを付け、除去するのに必要な溶液の大
きなコストが避けられることである。
【００４６】 図６Ａは、従来のエッチング製法により多層回路基板の外側層に形成される回
路線の断面を示すものであるのに対し、図６Ｂは、本発明の製法により形成され
る実質的に長方形の線を示すものである。先行技術の回路線は、回路線が形成さ
れた後に銅をエッチングにより除去する必要があるので、著しくアンダーカット
される（最上部はスズ被覆により保護される）。
【００４７】 本発明の方法により、回路線をより正確に製造することができ、そのため、回
路設計者は、エッチングによる回路線の形成に固有の不正確さを補償する必要が
無い。つまり、得られる回路をより小さくし、よりコンパクトにすることができ
る。本製法は、回路基板製造業者には良く知られている技術を使用する。実際、
本発明の製法を採用することにより、製造工程が簡素化される。
【００４８】 上記の様に、好ましい実施態様のもう一つの利点は、密着性の改良である。一
般的な工業規格によれば、1/2 oz. 銅ホイルに対する最小剥離強度は室温で６．
０lbs/inである。軍用規格ＭＩＬ−Ｓ−１３９４９／４Ｄは、低プロファイル（
＜４００μm）のホイルに対して、熱応力、高温および処理溶液にさらした後の
最小剥離強度を４lbs/inを規定している。
【００４９】 例 好ましい実施態様に従って製造した銅ホイルの試料は、これらの要件に適合し
、それを凌駕している。これらの試料は下記の様にして製造した。第一の試料は
、薄い銅ホイルの光沢側に密着処理を施すことにより形成させた。密着処理によ
り、ホイルの光沢側に球状堆積物を形成した。密着処理後のホイルの光沢側の粗
さは、ピークから谷の最大距離で表して、約７０〜２００マイクロインチであっ
た。第二の試料では、銅ホイル（この銅ホイルは、つや消し側に球状堆積物を形
成させる処理を行なった）のつや消し側にニッケルを堆積させた。ホイルのつや
消し側の密着処理後の粗さは、約３５０マイクロインチ未満であった。銅ホイル
の未処理つや消し側にニッケルを堆積させて第三の試料を形成させることにより
、米国特許第５，０１７，２７１号明細書の技術を応用する試みを行なった。３
種類の試料すべてに堆積させたニッケルの厚さは０．５μmであった。次いで、
ホイルをプレプレッグ基材に、ニッケル表面を基材に隣接させてラミネートした
。
【００５０】 下記の表１および２は、それぞれ試料１および２に対するメッキ浴および操作
条件を示すものである。タンク１（銅メッキタンク）中で、銅ホイル上に球状堆
積物を形成した。第二タンク中で、処理した銅ホイル上にニッケルを堆積させた
。ニッケルメッキ溶液は、Ｎｉ（ＳＯ３ＮＨ２）２３７５ g/l、ＮｉＣｌ２６Ｈ ２ Ｏ８ g/l、およびＨ３ＢＯ３３５ g/lを含んでいた。ニッケルメッキ溶液のｐ
Ｈは、Ｈ２ＮＳＯ３Ｈを使用して４に調節した。
【００５１】 表１ 例＃１−処理された光沢側 電流 銅メッキ Cu(g/l) 酸(g/l) 温度(F) ｐＨ 密度 時間 タンク１ (ASF) 13.5 119 80 185 10秒 ニッケル Ni(g/l) Cl(g/l) 温度(F) ｐＨ 時間 メッキ 88 7.0 130 4 110 11秒 タンク２ クロム酸 Cr(g/l) 温度(F) ｐＨ 時間 塩浸漬 0.5 85 12.5 20 4秒
【００５２】 表２ 例＃２−処理されたつや消し側 電流 銅メッキ Cu(g/l) 酸(g/l) 温度(F) ｐＨ 密度 時間 タンク１ (ASF) 13.5 119 80 165 10秒 ニッケル Ni(g/l) Cl(g/l) 温度(F) ｐＨ 時間 メッキ 88 7.0 130 4 110 11秒 タンク２ クロム酸 Cr(g/l) 温度(F) ｐＨ 時間 塩浸漬 0.5 85 12.5 20 4秒
【００５３】 第三の試料は、表１および２と同じ条件下で、ニッケルメッキタンクおよびク
ロム酸塩浸漬に通したが、銅メッキタンクには通さなかった。
【００５４】 これらの試料に幾つかの試験を行なった。これらの試験は、条件Ａ剥離、条件
Ｂ剥離、沸騰、高温および再メッキ密着性を含む。条件Ａ剥離は、室温で測定し
た剥離強度である。条件Ｂ剥離は、５５０°Ｆの半田上に１０秒間浮かせた後に
測定した剥離強度である。沸騰剥離強度は、剥離細片を水中で２時間沸騰させた
後に測定した。高温剥離強度は、１２５℃の高温油中に浸漬した後に測定した。 結果は以下に示す通りである。
【００５５】 表３ 剥離強度 条件Ａ lb/in 条件Ｂ lb/in 沸騰 lb/in 高温 lb/in 試料＃１ ６．５ ６．３ ６．２ 不適用 試料＃２ ７．６ ７．３ ７．３ ６．０ 試料＃３ ３．２ ３．５ ３．８ ３．７
【００５６】 これらの試料を、再メッキした後にも試験した。再メッキとは、導電性層から
銅ホイルが除去された後に、塩溶液からラミネート上に銅を電着させることを意
味する。試料１および２は、再メッキの前に、上記の様に陰極処理することによ
り調整した。試料＃３の場合、再メッキの前に導電性表面を調整しなかった。３
種類の試料すべてに関して、再メッキ用銅溶液の濃度は銅４８ g/lおよび酸６２
g/lであった。溶液温度は１２０°Ｆであり、電流密度／時間は１時間で２５ a
sfであった。再メッキ工程は、エッチングしたラミネート上の回路の構築を模擬
している。再メッキした密着性は、３種類の試料の上の銅ホイルをエッチングに
より除去し、試料１および２ではニッケルを陰極処理した後、ニッケル表面を銅
で再メッキして、回路の構築を模擬した。
【００５７】 表４ 再メッキ密着性 条件Ａ lb/in 条件Ｂ lb/in 沸騰 lb/in 試料＃１ ６．４ 不適用 不適用 試料＃２ １０．４ １０．３ ９．１ 試料＃３ ０．０ ０．０ ０．０
【００５８】 上に示される様に、試料１および２は、剥離強度および再メッキ密着性で、公
知のホイルよりも優れた性能を示した。試料１および２は、試料を加熱炉中、３
５０°Ｆで数日間加熱する熱エージング試験でも優れた性能を示した。
【００５９】 図７Ａは、試料１の製造に使用した、処理されたホイルの断面である。図７Ａ
で、つや消し側は図の上部を向いており、球状堆積物処理した光沢側は図の下側
を向いている。ニッケルの薄い導電性層がホイルの光沢側に配置されている。
【００６０】 図７Ｂは、図７Ａに示されるホイルを使用して製造した導電性ラミネートの断
面である。図７Ｂで、銅ホイルをエッチングにより除去し、ラミネート表面上の
ニッケル層を露出させている。図７Ｂに示されるニッケル層の表面仕上げは、図
７Ａに示されるホイルの光沢側の表面仕上げに一般的に一致していることが分か
る。
【００６１】 図８Ａおよび８Ｂは、試料２の製造に使用した、処理したホイルおよび導電性
ラミネートの断面をそれぞれ示すものである。上記の様に、試料２は、処理し、
基材に隣接して配置されたホイルのつや消し側で形成させた。
【００６２】 図９Ａは、試料２の製造に使用し、図７Ｂに断面で示される、薄い導電性金属
層を含む、処理したホイルのつや消し側のＳＥＭ写真である。これに対して、図
９Ｂは、試料３の製造に使用し、薄い導電性金属層を含む、処理されていないホ
イルのつや消し側のＳＥＭ写真である。図９Ａおよび９Ｂで、これらの試料では
ニッケルから形成した薄い導電性金属層は、ホイルのつや消し側に付けられてい
る。図９Ａのホイルの表面積が増加していることは明らかである。
【００６３】 上記の結果により示される様に、試料１および試料２の両方共、剥離強度およ
び再メッキ密着性に関して、試料３よりも優れている。試料３は、剥離強度が乏
しく、再メッキ密着性がほとんど無い。さらに、試料１および試料２の両方共、
剥離強度および再メッキに関して工業規格に適合し、これを凌駕しているが、試
料３は、工業規格に適合していない。これらの欠陥は、工業標準的なエポキシと
比較して剥離強度が本来低い進歩した基材と共に使用した場合に増幅すると考え
られる。
【００６４】 微細な線を有するプリント回路基板用途には、試料２よりも試料１が好ましい
。特に、少なくとも部分的にその表面が過度に粗いために、試料２は、導電性ラ
ミネートの表面に形成された窪みの中にホイル材料を保持する潜在能力を示して
いると考えられる。球状堆積物処理によりニッケル層の中に形成された窪みの中
から銅をエッチングにより完全に除去するのは困難であった。図７Ｂと図８Ｂを
比較することにより、図７Ｂに示される試料１のニッケル層中の窪みは、図８Ｂ
に示される試料２のニッケル層中の窪みよりも小さく、表面に向かってより開い
ていることが分かる。この差は、少なくとも部分的に試料１の表面の粗さがより
少ないためであると考えられる。銅層の不完全エッチングは、微細回路線の短絡
を引き起こすことがあるので、問題である。
【００６５】 上記の詳細な説明は、例示のためであって、制限するものではなく、本発明の
範囲は、同等の事項を含めて、請求項により規定される。
【図面の簡単な説明】
【図１】 プリント回路基板上に回路線を形成する従来製法の各工程における基材の断面
図。
【図２】 図１に示される従来製法の工程フローダイアグラム。
【図３】 本発明の好ましい実施態様による製法の各工程における基材の断面図。
【図４】 本発明の好ましい実施態様による工程フローダイアグラム。
【図５】 従来の銅ホイルおよび本発明の好ましい実施態様で形成した、メッキされた貫
通穴を示す図。
【図６】 好ましい実施態様の回路線と比較した従来の回路線の断面図。
【図７】 本発明の好ましい実施態様により製造した、第一試料ホイルとラミネートの断
面図。
【図８】 本発明の別の実施態様により製造した、第二試料ホイルとラミネートの断面図
。
【図９Ａ】 図８Ａに示すホイルのつや消し側のＳＥＭ写真。
【図９Ｂ】 公知の技術により製造したホイルのつや消し側のＳＥＭ写真。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4F100 AB01B AB17A AB33A AT00C BA03 BA07 BA10A BA10C DE01A EH46 EJ08 EJ15A EJ34A GB43 JG01 JG01B JN21A 5E343 BB24 BB44 BB67 DD43 ER12 ER18

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 銅ホイルを処理し、銅ホイルの片側で表面積を増加させる工程、 銅ホイルの処理した側に薄い導電性金属層を形成させる工程、 薄い導電性金属層を有する銅ホイルを基材に、薄い導電性金属層が銅ホイルと
    基材の間に配置される様にラミネートする工程、および 銅ホイルをラミネートから除去することにより、導電性ラミネートを製造する
    工程 を含んでなることを特徴とする、導電性ラミネートの製造法。
  2. 【請求項２】 導電性ラミネートの導電性金属層が、銅ホイルの処理した側に適合する表面仕
    上げを有する、請求項１に記載の製造法。
  3. 【請求項３】 導電性金属層の表面仕上げの粗さが３５０マイクロインチ未満である、請求項
    ２に記載の製造法。
  4. 【請求項４】 銅ホイルの処理した側が銅ホイルの光沢側である、請求項１に記載の製造法。
  5. 【請求項５】 処理工程が銅ホイルの粗面化を含んでなる、請求項４に記載の製造法。
  6. 【請求項６】 処理工程が、銅ホイルの処理側に銅の球状物を堆積させることを含んでなる、
    請求項１に記載の製造法。
  7. 【請求項７】 球状堆積物のサイズが約３ミクロン未満である、請求項６に記載の製造法。
  8. 【請求項８】 薄い導電性金属層上にフォトレジスト層を塗布し、画像形成する工程、 フォトレジストのある部分を硬化させることにより、フォトレジストの対応す
    る未硬化部分を形成する工程、 フォトレジストの未硬化部分を除去し、導電性金属が露出している溝を形成す
    る工程、および 露出した導電性金属層上に銅を付け、回路線を製造する工程 をさらに含んでなる、請求項１に記載の製造法。
  9. 【請求項９】 露出した導電性金属層上に銅を付ける工程の前に、ラミネートを調整し、露出
    した導電性金属層から酸化物層を除去する工程をさらに含んでなる、請求項８に
    記載の製造法。
  10. 【請求項１０】 調整工程が、導電性金属層を陰極処理する工程を含んでなる、請求項９に記載
    の製造法。
  11. 【請求項１１】 導電性金属層の上に銅の層を電着差せる工程をさらに含んでなる、請求項１に
    記載の製造法。
  12. 【請求項１２】 電着工程が、導電性金属層の予め決められた区域の上に銅の層を堆積させるこ
    とを含んでなる、請求項１１に記載の製造法。
  13. 【請求項１３】 基材上に回路線を形成する工程であって、 （ａ）ホイルのシートに導電性金属の層を付ける工程、 （ｂ）導電性金属を含むホイルのシートを基材にラミネートする工程、 （ｃ）工程（ｂ）で製造したラミネートからホイルをエッチングにより除去し、
    前記基材の表面に埋め込まれた導電性金属を残す工程、 （ｄ）ラミネートを調整し、露出した導電性金属から酸化物層を除去する工程、 （ｅ）ラミネート上にフォトレジストを塗布し、画像形成し、フォトレジストの
    一部分を除去することにより、フォトレジストの未硬化部分を形成する工程、 （ｆ）工程（ｅ）のフォトレジストの未硬化部分を除去し、導電性金属が露出し
    ている溝を残す工程、および （ｇ）工程（ｆ）の露出した導電性金属上に第二の金属を付け、回路線を製造す
    る工程 を含んでなることを特徴とする製造法。
  14. 【請求項１４】 工程（ｅ）の硬化したフォトレジストを除去し、導電性金属を露出させ、露出
    した導電性金属をエッチングにより除去することにより、前記基材上に回路を製
    造する工程をさらに含んでなる、請求項１３に記載の製造法。
  15. 【請求項１５】 前記調整工程が、露出した導電性金属に陰極処理を行なうことを含んでなる、
    請求項１３に記載の製造法。
  16. 【請求項１６】 前記陰極処理方法が、 整流器の負の端子を導電性金属に接続する工程、 整流器の正の端子を、寸法的に安定した陽極に接続する工程、および 基材および導電性金属を１０％硫酸溶液中に浸漬する工程 を含んでなる、請求項１５に記載の製造法。
  17. 【請求項１７】 非導電性基材層、銅層、および銅層および基材層の両方に接触している薄い導
    電性金属層を含んでなる導電性ラミネートであって、薄い導電性金属層と基材の
    結合が少なくとも６ lb/inの剥離強度を有することを特徴とするラミネート。
  18. 【請求項１８】 非導電性基材、導電性回路トレース、および導電性回路トレースおよび基材の
    両方に接触している薄い導電性金属層を含んでなる導電性ラミネートであって、
    導電性回路トレースと薄い導電性金属層の結合が少なくとも６ lb/inの剥離強度
    を有することを特徴とするラミネート。
  19. 【請求項１９】 基材、および基材に取り付けられた薄い導電性金属層を含んでなる導電性ラミ
    ネートであって、薄い導電性金属層がニッケルから形成され、複数のピークおよ
    び谷を有する表面仕上げを有し、ピーク−谷の最大距離が約７０〜２００マイク
    ロインチであることを特徴とするラミネート。
  20. 【請求項２０】 薄い導電性金属層の表面が逆の球状堆積物処理を示す、請求項１９に記載の導
    電性ラミネート。
JP2000559716A 1998-07-09 1999-07-09 導電性トレースの改良された形成方法およびそれによって製造されたプリント回路 Expired - Fee Related JP4959052B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/113,043 1998-07-09
US09/113,043 US6117300A (en) 1996-05-01 1998-07-09 Method for forming conductive traces and printed circuits made thereby
PCT/US1999/015546 WO2000003568A1 (en) 1998-07-09 1999-07-09 Improved method for forming conductive traces and printed circuits made thereby

Publications (3)

Publication Number Publication Date
JP2002520195A true JP2002520195A (ja) 2002-07-09
JP2002520195A5 JP2002520195A5 (ja) 2006-08-17
JP4959052B2 JP4959052B2 (ja) 2012-06-20

Family

ID=22347304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000559716A Expired - Fee Related JP4959052B2 (ja) 1998-07-09 1999-07-09 導電性トレースの改良された形成方法およびそれによって製造されたプリント回路

Country Status (10)

Country Link
US (1) US6117300A (ja)
EP (1) EP1099361B1 (ja)
JP (1) JP4959052B2 (ja)
KR (1) KR100599139B1 (ja)
CN (1) CN100344212C (ja)
AT (1) ATE355726T1 (ja)
CA (1) CA2336918C (ja)
DE (1) DE69935333T2 (ja)
TW (1) TW480902B (ja)
WO (1) WO2000003568A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6884944B1 (en) 1998-01-14 2005-04-26 Mitsui Mining & Smelting Co., Ltd. Multi-layer printed wiring boards having blind vias
EP1145256A3 (en) * 1998-07-31 2001-12-05 Oak-Mitsui, Inc. Composition and method for manufacturing integral resistors in printed circuit boards
JP3690962B2 (ja) * 2000-04-26 2005-08-31 三井金属鉱業株式会社 キャリア箔付電解銅箔及びそのキャリア箔付電解銅箔の製造方法並びに銅張積層板
US6426290B1 (en) * 2000-08-18 2002-07-30 Advanced Micro Devices, Inc. Electroplating both sides of a workpiece
US6447929B1 (en) * 2000-08-29 2002-09-10 Gould Electronics Inc. Thin copper on usable carrier and method of forming same
EP1332653A1 (en) * 2000-10-26 2003-08-06 Oak-Mitsui, Inc. Use of metallic treatment on copper foil to produce fine lines and replace oxide process in printed circuit board production
US6763575B2 (en) * 2001-06-11 2004-07-20 Oak-Mitsui Inc. Printed circuit boards having integrated inductor cores
JP2003051673A (ja) * 2001-08-06 2003-02-21 Mitsui Mining & Smelting Co Ltd プリント配線板用銅箔及びそのプリント配線板用銅箔を用いた銅張積層板
US6610417B2 (en) 2001-10-04 2003-08-26 Oak-Mitsui, Inc. Nickel coated copper as electrodes for embedded passive devices
US6770976B2 (en) 2002-02-13 2004-08-03 Nikko Materials Usa, Inc. Process for manufacturing copper foil on a metal carrier substrate
US8002948B2 (en) * 2002-04-24 2011-08-23 Sipix Imaging, Inc. Process for forming a patterned thin film structure on a substrate
TWI268813B (en) * 2002-04-24 2006-12-21 Sipix Imaging Inc Process for forming a patterned thin film conductive structure on a substrate
US7261920B2 (en) * 2002-04-24 2007-08-28 Sipix Imaging, Inc. Process for forming a patterned thin film structure on a substrate
US7156945B2 (en) * 2002-04-24 2007-01-02 Sipix Imaging, Inc. Process for forming a patterned thin film structure for in-mold decoration
US7972472B2 (en) * 2002-04-24 2011-07-05 Sipix Imaging, Inc. Process for forming a patterned thin film structure for in-mold decoration
US7767126B2 (en) * 2005-08-22 2010-08-03 Sipix Imaging, Inc. Embossing assembly and methods of preparation
KR101232137B1 (ko) 2005-11-21 2013-02-12 엘지디스플레이 주식회사 인쇄판, 인쇄판의 제조방법 및 그를 이용한 액정표시소자제조방법
US8512873B2 (en) * 2008-07-22 2013-08-20 Furukawa Electric Co., Ltd. Surface treated copper foil and copper clad laminate
US9017540B2 (en) * 2010-06-17 2015-04-28 Viasystems Technologies Corp. L.L.C. Systems and methods for reducing overhang on electroplated surfaces of printed circuit boards
KR102038137B1 (ko) * 2012-12-21 2019-10-30 주식회사 넥스플렉스 다층 연성금속박 적층체 및 이의 제조방법
US9707738B1 (en) 2016-01-14 2017-07-18 Chang Chun Petrochemical Co., Ltd. Copper foil and methods of use

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5772851A (en) * 1980-08-22 1982-05-07 Gen Electric Transcription type laminating method for evaporating wheel and laminated board
JPS62173748A (ja) * 1986-01-27 1987-07-30 Hitachi Cable Ltd 半導体用リ−ドフレ−ムの製造方法
JPH01124286A (ja) * 1987-11-09 1989-05-17 Hitachi Chem Co Ltd プリント配線板の製造法
JPH06270331A (ja) * 1993-03-19 1994-09-27 Mitsui Mining & Smelting Co Ltd 銅張り積層板およびプリント配線板
JPH07231152A (ja) * 1993-12-24 1995-08-29 Mitsui Mining & Smelting Co Ltd プリント回路内層用銅箔およびその製造方法
JPH07230904A (ja) * 1994-02-16 1995-08-29 Kiyokawa Mekki Kogyo Kk チップ固定抵抗器の電極端子形成方法
WO1997041713A1 (en) * 1996-05-01 1997-11-06 Alliedsignal Inc. New method of forming fine circuit lines

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE503299A (ja) * 1949-10-29
US3469982A (en) * 1968-09-11 1969-09-30 Jack Richard Celeste Process for making photoresists
US3857681A (en) * 1971-08-03 1974-12-31 Yates Industries Copper foil treatment and products produced therefrom
US3998601A (en) * 1973-12-03 1976-12-21 Yates Industries, Inc. Thin foil
US3984598A (en) * 1974-02-08 1976-10-05 Universal Oil Products Company Metal-clad laminates
US3981691A (en) * 1974-07-01 1976-09-21 Minnesota Mining And Manufacturing Company Metal-clad dielectric sheeting having an improved bond between the metal and dielectric layers
JPS5856758B2 (ja) * 1975-12-17 1983-12-16 ミツイアナコンダドウハク カブシキガイシヤ ドウハクヒヨウメンシヨリホウホウ
US4088544A (en) * 1976-04-19 1978-05-09 Hutkin Irving J Composite and method for making thin copper foil
US4049431A (en) * 1976-09-30 1977-09-20 The United States Of America As Represented By The United States Energy Research And Development Administration High strength ferritic alloy
US4082620A (en) * 1977-04-29 1978-04-04 Bell Telephone Laboratories, Incorporated Process for chromating metallic surfaces
US4808967A (en) * 1985-05-29 1989-02-28 Ohmega Electronics Circuit board material
US4863808A (en) * 1985-09-13 1989-09-05 Gould Inc. Copper-chromium-polyimide composite
EP0227857B1 (de) * 1985-12-30 1990-03-28 Ibm Deutschland Gmbh Verfahren zum Herstellen von gedruckten Schaltungen
JPS648694A (en) * 1987-06-30 1989-01-12 Hitachi Chemical Co Ltd Manufacture of insulating substrate with thin nickel layer
JP2550081B2 (ja) * 1987-07-08 1996-10-30 株式会社日立製作所 回路形成法
US5243320A (en) * 1988-02-26 1993-09-07 Gould Inc. Resistive metal layers and method for making same
JPH0818401B2 (ja) * 1989-05-17 1996-02-28 福田金属箔粉工業株式会社 複合箔とその製法
US5017271A (en) * 1990-08-24 1991-05-21 Gould Inc. Method for printed circuit board pattern making using selectively etchable metal layers
TW230290B (ja) * 1991-11-15 1994-09-11 Nikko Guruder Foreer Kk
JPH0787270B2 (ja) * 1992-02-19 1995-09-20 日鉱グールド・フォイル株式会社 印刷回路用銅箔及びその製造方法
US5242562A (en) * 1992-05-27 1993-09-07 Gould Inc. Method and apparatus for forming printed circuits
US5685970A (en) * 1992-07-01 1997-11-11 Gould Electronics Inc. Method and apparatus for sequentially metalized polymeric films and products made thereby
US5403672A (en) * 1992-08-17 1995-04-04 Hitachi Chemical Co., Ltd. Metal foil for printed wiring board and production thereof
JP2717911B2 (ja) * 1992-11-19 1998-02-25 日鉱グールド・フォイル株式会社 印刷回路用銅箔及びその製造方法
US5482784A (en) * 1993-12-24 1996-01-09 Mitsui Mining And Smelting Co., Ltd. Printed circuit inner-layer copper foil and process for producing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5772851A (en) * 1980-08-22 1982-05-07 Gen Electric Transcription type laminating method for evaporating wheel and laminated board
JPS62173748A (ja) * 1986-01-27 1987-07-30 Hitachi Cable Ltd 半導体用リ−ドフレ−ムの製造方法
JPH01124286A (ja) * 1987-11-09 1989-05-17 Hitachi Chem Co Ltd プリント配線板の製造法
JPH06270331A (ja) * 1993-03-19 1994-09-27 Mitsui Mining & Smelting Co Ltd 銅張り積層板およびプリント配線板
JPH07231152A (ja) * 1993-12-24 1995-08-29 Mitsui Mining & Smelting Co Ltd プリント回路内層用銅箔およびその製造方法
JPH07230904A (ja) * 1994-02-16 1995-08-29 Kiyokawa Mekki Kogyo Kk チップ固定抵抗器の電極端子形成方法
WO1997041713A1 (en) * 1996-05-01 1997-11-06 Alliedsignal Inc. New method of forming fine circuit lines

Also Published As

Publication number Publication date
DE69935333D1 (de) 2007-04-12
DE69935333T2 (de) 2007-10-11
ATE355726T1 (de) 2006-03-15
KR20010079509A (ko) 2001-08-22
KR100599139B1 (ko) 2006-07-12
WO2000003568A1 (en) 2000-01-20
WO2000003568A9 (en) 2000-06-08
TW480902B (en) 2002-03-21
CA2336918A1 (en) 2000-01-20
CN1308836A (zh) 2001-08-15
JP4959052B2 (ja) 2012-06-20
US6117300A (en) 2000-09-12
EP1099361B1 (en) 2007-02-28
CN100344212C (zh) 2007-10-17
CA2336918C (en) 2008-02-26
EP1099361A1 (en) 2001-05-16

Similar Documents

Publication Publication Date Title
JP4959052B2 (ja) 導電性トレースの改良された形成方法およびそれによって製造されたプリント回路
JP4728723B2 (ja) キャリア付き極薄銅箔
US6893742B2 (en) Copper foil with low profile bond enhancement
US4889584A (en) Method of producing conductor circuit boards
JPH0987889A (ja) 印刷回路用銅箔の処理方法
EP0557073A1 (en) Copper foil for printed circuits and process for producing the same
EP1133220B1 (en) Copper foil with low profile bond enhancement
JPH06318783A (ja) 多層回路基板の製造方法
US20020160219A1 (en) Copper foil with low profile bond enhancement
TWI500824B (zh) An electronic circuit and a method for forming the same, and a copper-clad laminate for forming an electronic circuit
JPH08222857A (ja) 銅箔および該銅箔を内層回路用に用いた高密度多層プリント回路基板
JP2007146258A (ja) 電解銅箔、プリント配線板および多層プリント配線板
JP2011174132A (ja) プリント配線板用銅箔
EP0868837A1 (en) New method of forming fine circuit lines
GB2080630A (en) Printed circuit panels
JP2875186B2 (ja) 印刷回路用銅箔の処理方法
JP2875187B2 (ja) 印刷回路用銅箔の処理方法
JP2927968B2 (ja) 高密度多層プリント回路内層用銅箔および該銅箔を内層回路用に用いた高密度多層プリント回路基板
JP2004162143A (ja) プリント配線板用銅箔の製造方法
JPS63299297A (ja) 導体回路板の製造方法
JPH0654830B2 (ja) 印刷回路用銅箔の処理方法
JPH1140924A (ja) 微細な回路線の新規な形成法
JPH03222388A (ja) プリント配線板用銅箔およびその銅箔を用いたプリント配線板用基板とその製造法
JPS63296963A (ja) 記録電極板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4959052

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees