KR20010079509A

KR20010079509A - 전도성 트레이스 형성을 위한 개선된 방법 및 그 방법에의해 제조된 인쇄 회로

Info

Publication number: KR20010079509A
Application number: KR1020017000254A
Authority: KR
Inventors: 헤릭크웬디에이; 카빈데레크
Original assignee: 추후보정; 오우크-미츠이, 인크 .
Priority date: 1998-07-09
Filing date: 1999-07-09
Publication date: 2001-08-22
Also published as: ATE355726T1; WO2000003568A9; CN1308836A; CA2336918C; DE69935333D1; JP2002520195A; CN100344212C; EP1099361A1; US6117300A; KR100599139B1; EP1099361B1; CA2336918A1; JP4959052B2; TW480902B; DE69935333T2; WO2000003568A1

Abstract

구리 포일 캐리어를 이용하여 거친 전도성 금속층을 도포함으로써 하지상에 회로 라인을 형성하는 방법으로서, 구리 포일이 에칭되어 하지의 표면에 거친 전도성 금속이 도포되어 있다. 전도성 금속은 산화층을 제거하도록 처리된다. 포토레지스트는 또한 정밀 라인 인쇄 패턴을 형성하기 위해 가공된 전도성 금속층 위에 도포된다. 정밀 라인 인쇄 패턴을 규정하는 포토레지스트는 이어서 제거되어 바람직한 회로 패턴에 따라 트렌치를 노출시킨다. 구리는 노출된 전도성 금속을 통해 트렌치로 도포되며, 남아 있는 포토레지스트와, 남아 있는 포토레지스트 아래에 놓인 전도성 금속은 제거되어 정밀 라인 회로 패턴을 마무리한다.

Description

전도성 트레이스 형성을 위한 개선된 방법 및 그 방법에 의해 제조된 인쇄 회로{IMPROVED METHOD FOR FORMING CONDUCTIVE TRACES AND PRINTED CIRCUITS MADE THERBY}

본 발명은 전반적으로 인쇄 회로 기판을 형성하는 방법과, 본 발명의 방법에 의해 제조된 인쇄 회로 기판에 관한 것이다. 특히, 본 발명은 정밀 회로 라인을 형성하는 새로운 방법과 정밀 회로 라인을 구비한 인쇄 기판에 관한 것이다.

인쇄 회로 기판의 통상의 제조에 있어서, 구리 포일은 절연 하지(substrate)에 적층되며, 종종 유리 강화 에폭시 수지 침투가공제(prepreg)에 적층되기도 한다. 이러한 적층 구조는 추가로 화학적 에칭으로 구리 포일 일부를 선택적으로 제거함으로써 구리 포일층을 회로 패턴으로 전환시키도록 처리된다. 도 1 및 도 2는 인쇄 회로 기판 상에 회로 라인을 형성하는 종래의 패턴 도금 공정에 따른 각각의 횡단면과 공정 단계를 도시한다.

금속 포일은 애노드와, 캐소드와, 금속 이온을 포함하는 전해액 및 전압원을 포함하는 셀에서 전기 화학적 공정에 의해 일반적으로 생성된다. 전압이 애노드와 캐소드 사이에 인가될 경우, 그 전해액의 금속 이온은 캐소드에 도포되어 포일을 형성한다. 형성 과정에서, 캐소드에 인접하게 도포된 포일 표면을 여기에서는 포일의 광택면(shiny side)이라고 칭한다. 포일 형성 과정에서 애노드와 전해액에 닿는그 반대면을 여기에서는 무광택면(matte side)이라고 칭한다.

박막의 구리 포일은 알루미늄 지지층으로부터 하지로 도포되었고, 그 알루미늄은 에칭되어 구리-클래드 하지를 형성하였다. 지지층으로서 알루미늄 하지 사용에 따른 단점은 알루미늄을 에칭하는데 고부식성 부식제가 필요하다는 것이다. 또한, 알루미늄 지지층을 에칭한 후에 스머트(smut) 제거 단계가 필요하다. 융해된 알루미늄과 부식제의 혼합에서 야기하는 스머트를 제거하는 단계 및 추가 처리 단계는 피하는 것이 바람직하다.

도 1에 도시된 바와 같이, 부식제가 구리 포일에 도포되어 바람직한 회로 패턴을 생성하도록 에칭하기 전에 보호 레지스트층이 도포되어 경화된다. 이상적으로, 부식제는 수직면으로 이루어진 회로 라인을 제거하는 방식으로 비보호 구리 포일을 제거한다.

그럼에도 불구하고, 도 1 및 도 2에 도시된 공정의 단점은 부식제가 실질적으로 회로 라인의 수직면을 생성하지 않는다는 것이다. 대신에 부식제는 다소 사다리꼴의 회로 라인을 남겨두면서, 포토레지스터를 언더컷팅함으로써 회로 라인 상단의 구리를 훨씬 더 에칭하는 경향이 있다. 결과적으로 회로 라인의 최소 폭은 이러한 비균일 에칭의 필요성에 따라 제한된다.

이러한 문제는 미국 특허 제 5,437,914("`914 특허")에 개시되어 있고, 이 특허에서는 에칭된 회로 라인 형태가 구리 포일의 그레인 구조 형태에 의해 영향을 받는 것으로 나타난다. `914 특허에 따르면, 구리 포일의 평활(smooth)면 또는 광택면을 가공하며 그 평활면 또는 "광택면"으로 된 하지에 구리 포일을 적층함으로써 에칭의 정밀도가 향상되고, 이 방식은 종래의 관례와 상반된다. 도 1에서 도시된 바와 같이, 종래의 관례는 하지에 인접하게 위치하는 구리 포일의 무광택 마무리 면으로된 하지에 구리 포일을 적층시킨다. 에칭 요인의 향상은 회로 라인의 면들이 사실상 수직적이라는 것을 나타내는, `914 특허의 구리 클래드 적층판으로부터 달성되었다.

회로 라인의 정밀도를 향상시키는 또다른 접근은 더 얇은 구리 포일을 사용하는 것인데, 덜 언더컷팅함으로써 이 포일들은 신속히 에칭될 수 있다. 그러나, 이러한 포일들은 다루기가 용이하기 않다. 결과적으로, 그 포일들이 하지에 적층된 후에 제거가능한 지지 시트로 얇은 구리층을 도포하는 것이 제안되었다. 미국 특허 제 3,998,601호의 한 예에 있어서, 2∼12 ㎛ 구리층이 종래적으로 두꺼운 구리 포일(35∼70 ㎛) 상에 도포되고 해제층에 의해 그 두꺼운 포일에서 분리된다. 하지에 복합 포일을 증착한 후에, 지지 구리 포일은 기계적으로 제거되고 전자 회로 공정을 위해 얇은 2∼12 ㎛ 층은 남겨진다. 이 접근에 있어 한가지 단점은 지지 포일이 제거되면서 결과적으로 박막의 포일 일부도 제거된다는 것이다.

정밀 라인 패턴을 생성하기 위한 달리 공지된 접근은 훼웰(Whewell) 등의 미국 특허 제 5,017,271에 개시된다. 훼웰 등의 기술에 따르면, 복합물을 생성하기 위해, 크롬 또는 니켈 등의 제1 금속층이 구리 포일의 무광택면에 증착된다. 이후 구리 포일과 지지층 사이에서 샌드위치가 될 크롬층과 함께, 복합물은 지지층에 적층된다. 다음에, 구리 포일은 전부 제거되고, 포토레지스트는 노출된 크롬층에 도포된다. 포토레지스트는 바람직한 패턴에 따라 크롬층을 노출시키기 위해 이어서마스크 처리되어 조사(照射)되고, 촬상된다. 구리는 이어서 노출된 크롬층에 도포되고, 남아 있는 포토레지스트와 아래에 놓은 크롬층은 제거됨으로써 마무리된 정밀 라인 패턴을 드러낸다. 미국 특허 제5,017,271의 내용은 참조로써 여기에 수록된다.

하기의 비교예에서 설명될 바와 같이, 훼웰 등에 의해 제시된 기술의 단점은 크롬/구리 복합물이 지지층에 충분히 부착될 수 없다는 것이다. 지지층 상의 복합물의 접착 강도(peel strengh)는 6 Ib/in를 초과하는 것이 바람직하다. 훼웰 등에 의해 제시된 기술들의 추가 단점으로는 증착된 구리층이 노출된 크롬층에 충분히 부착되지 않을수도 있다는 것이다. 증착된 구리층은 크롬층에 부착되는 것이 바람직하며, 그렇치 않다면 크롬층으로부터 벗겨지지 않아야 한다.

그러므로, 전도 트레이스를 형성하기 위한 개선된 방법과 이 방법에 의해 제작된 인쇄 회로를 구비하는 것이 바람직하다.

도 1은 인쇄 회로 기판상에 회로 라인을 형성하기 위한 종래의 공정의 여러가지 단계에서의 하지 횡단면을 도시하는 도면.

도 2는 도 1에 도시된 종래적 공정에 대한 공정 흐름도.

도 3은 본 발명의 바람직한 실시예에 따른 여러가지 단계에서 하지의 횡단면을 도시하는 도면.

도 4는 본 발명의 바람직한 실시예에 따른 공정 흐름도.

도 5a 및 도 5b 각각은 종래의 구리 포일과 본 발명의 바람직한 실시예로 형성된 도금된 도통홀(through hole)을 도시하는 도면.

도 6a 및 도 6b 각각은 바람직한 실시예와 비교되는 종래의 회로 라인의 횡단면을 도시하는 도면.

도 7a 및 도 7b 각각은 본 발명의 바람직한 실시예에 따라 제작된 제1 샘플 포일과 적층판의 횡단면도.

도 8a 및 도 8b 각각은 본 발명의 바람직한 실시예에 따라 제작된 제2 샘플 포일과 적층판의 횡단면도.

도 9a는 도 8a에 도시된 포일의 무광택면의 SEM 포토그래프.

도 9b는 공지된 기술에 따라 제작된 포일의 무광택면의 SEM 포토그래프.

본 발명의 제1 특징에 따라, 정밀 회로 라인을 구비하는 인쇄 기판이 제공된다. 인쇄 기판은 전도성 금속, 금속 또는 합금으로 된 미가공 박막층을 비전도성 하지에 도포됨으로써 형성된다. 전도성 금속, 금속 또는 합금은 가공된 구리 포일 시트에 우선 도포되고, 이어서 구리 포일이 하지에 도포되는 것이 바람직하다. 적층 과정 중, 구리 포일은 하지상에 전도성 금속으로 된 미가공 박막층을 남겨두고, 에칭된다. 노출된 전도성 금속에 관련되어 소정의 존재하는 산화물은 전도성 금속으로된 박막층에서 제거가능하다.

본 발명의 제2 특성을 따라, 비전도성 하지상에 정밀 회로 라인을 형성하는 방법이 제공된다. 그 방법에는 경화된 포토레지스트에 의해 정해진 영역의 박막 전도층 위에 구리를 도포하는 단계가 포함된다. 컨디셔닝(conditioning) 단계가 박막 전도층에 적용된 후 구리층이 박막 전도층에 도포되는 것이 바람직하다. 컨디셔닝 단계는 박막의 전도층에서 산화층을 제거하는 단계를 포함한다. 박막의 전도층은 포일 캐리어를 사용하여 하지에 도포된다. 포일이 하지에 부착하는 데 있어 그 특성이 향상되도록 가공되는 경우, 박막의 전도층은 그러한 가공 전 또는 후에 포일에 도포될 것이다.

이어서 포토레지스트가 도포되고 촬상(imaging)되어 경화(curing)된다. 비경화된 레지스트는 제거되므로, 회로 라인이 형성되어야 하는 하지의 표면 상에 노출 영역 또는 "트렌치(trench)"를 형성할 것이다. 전도층이 이제 노출되었으므로, 이 노출 영역의 회로 라인을 선택적으로 도포하는 것이 가능하다. 마지막으로, 경화된 포토레지스트는 제거되고, 이어서 포토레지스터 아래에 있는 노출된 전도층은 마무리된 회로를 남겨두고, 화학적 에칭에 의해 제거된다.

당업자는 구리 및 전도성 금속이 도포, 전기도금, 전해질 증착, 화학 증기 증착, 무전해 도금, 스퍼트 증착, 확산 결합 또는 용접에 한정되지는 않지만 이들을 포함하는 종래의 소정의 방법에 의해 각각의 표면에 도포될 수 있다는 것을 이해할 것이다.

금속은 공지된 기술을 이용하여 구리 포일 상에 전해 증착(electodeposited)될 수 있다. 예컨대, 여기에서 참조로써 수록되는 미국 특허 제 5,437,914호에 있어서, 노둘러(nodular) 증착은 포일을 거칠게 하기 위해 구리 포일의 광택면(예, 평활면)상에 형성되고, 그 후에 절연 하지에 실질적으로 도포되기 전에 포일의 부착성을 향상시킨다. 또다른 접근은 그 내용이 참조로써 수록되는 미국 특허 제 5,482,784호에 개시되어 있으며, 이 특허는 구리 포일의 양면에 도포되는 가공법을 설명한다. 일반적으로, 이러한 가공은 포일의 처리면의 표면 영역을 증가시킨다.

게다가, 인쇄 회로 기판의 표면 상에서 저항을 생성시키는 기술이 공지되어 있다. 그 중 한 기술은 구리 포일의 표면상에 니켈-인층의 전헤 증착으로 시작하고, 이어서 구리 포일이 절연 하지에 적층된다. 니켈-인층은 통상의 전도층으로서 역할하기보다 저항이 회로 설계에서 필요하게 되는 피복 구리 재료를 선택적으로 에칭함으로써 노출된다. 그러한 기술은 여기에 참조로써 수록되는, 미국 특허 제4,808,967호에 개시되어 있다.

본 발명의 바람직한 실시예에 따라, 선택적으로 구리를 에칭함으로써 회로 라인이 형성되는 종래의 회로 기판 공정과 상반되는 부가 방법이 제공된다. 이상의 설명에서와 같이, 회로 라인이 더 좁아지고, 피치가 낮아지면서 즉, 정밀 회로 라인 형성에 있어서, 화학적 에칭은 더욱 번거럽게 되는 본래의 제한성을 가지고 있다. 반면, 개선된 실시예의 방법은 부식제와 포토레지스트를 이용하여 생성된 소정의 사이 공간으로 회로 라인을 직접 증착하며, 구리 전헤 증착에 의해 채워지게 될 오픈 트렌치를 남겨둔다.

비록 회로 트레이스가 구리로 이루어질지라도, 금과 같은 기타 금속이 대안적으로 이용가능하다. 트레이스는 예컨대, 구리를 소정의 사이 공간으로 선택적으로 첨가함으로써 형성될 수 있기 때문에, 이 개선된 실시예는 "부가" 공정이라 칭해진다. 여기에서 설명되는 방법은 패널 도금 또는 패턴 도금법으로 사용될 수 있다.

통상적으로, 전헤 증착된 구리는 하지 재료에 잘 부착되지 않는다. 그러나. 다른 방법의 개선 실시예에서는 피복 구리 포일 캐리어가 제거되어 하지 표면상에 남아 있게 되는 박막의 전도층을 효과적으로 사용한다. 특히, 박막의 전도층은 포토레지스트에 의해 정해진 패턴으로 하지상에 정밀 회로 라인을 전해 증착하기 위해 하지로서 사용된다. 박막의 전도층에 전헤 증착된 구리의 부착력은 구리를 박막의 전도층의 노출 부분에 전헤 증착하기 전에 이하에서 자세하게 설명될 컨디셔닝 가공을 박막의 전도층에 적용함으로써 향상된다. 게다가, 박막의 전도층은 하지에 부착하도록 재료의 특성을 향상시키기 위해 이하에서 설명될 가공된 하지를 이용하여 형성되는 것이 바람직하다.

개선된 실시예의 단계는 도 3 및 도 4에 도시되며, 도 3 및 도 4는 인쇄 회로 기판의 외부층에 도포될, 개선된 실시예의 공정 과정에서의 적층판과 공정 단계의 횡단면을 나타낸다. 이 방법은 다층 회로 기판의 외부 회로층을 제작하는데 특히 유용하며, 뿐만아니라, 매설 바이어스, 마이크로 바이어스 등 또는 한 두개 면으로된 회로 기판을 포함하는 내부층에 이용될 수 있다. 이 대안적 응용에 있어서, 동일 공정이 이용될 수 있다.

제1 단계에서, 구리 포일은 전도성 금속, 금속 또는 합금(여기에서는 "전도성 재료"라고도 상호교환적으로 칭해짐)의 가용성 복합물 욕(bath)을 통과하며, 전도성 금속은 그 포일의 한 표면에서 대략 0.05 내지 5 ㎛의 두께로 전해 증착된다. 전헤 증착 공정 상태는 전기주조 및 전기도금을 상업적으로 이용하는 사람들에게통상적으로 이용된다.

전도성 금속은 포일의 무광택 또는 광택면에서 증착될 수 있다. 그러나, 바람직한 실시예에 따라, 포일의 광택면이 하지에 부착하는데 있어 그 특성을 향상시키도록 가공하기 전 또는 후에 전도성 금속은 포일의 광택면상에 증착된다. 이러한 가공은 이후에 더 상세히 설명된다. 또다른 바람직한 실시예에 따라, 0.05 내지 0.5 ㎛ 범위의 서브셋이 이용된다. 여기에서 설명되는 정밀 회로 라인 응용에 있어서는 특별히, 0.1 내지 1 ㎛ 범위의 전해 증착층 두께가 바람직하다.

이상에서 주목한 바와 같이, 박막의 전도성 금속의 도포 전 또는 후에, 구리 포일이 절연 하지로 부착되도록 그 특성을 향상시키기 위해 구리 포일은 가공되어야 한다. 바람직한 가공은 비가공 포일의 광택면 또는 무광택면 상에 형성되는 노둘러 증착(nodular deposit)이다. 구리 포일의 광택면에 박막의 전도성 금속이 도포되기 전에 노둘러 증착에 의해 그 광택면이 가공되는 바람직한 공정은 이하에서 설명될 것이다. 박막의 전도성 금속은 다음 단계 동안 구리를 제거하는데 이용되는 부식제에 대해 저항성을 제공할 수 있는 주석, 니켈, 주석-아연, 아연-니켈, 주석-구리 등이 될 수 있다. 바람직한 전도성 금속은 니켈이다. 게다가, 비가공 포일상에 형성된 노듈은 대락 3 마이크론보다 더 작은 사이즈인 것이 바람직하다. 바람직한 공정의 한 장점은 구리 포일의 가공된 면의 표면 마무리가 박막의 전도 금속에 부가된다는 것이다.

다음 단계에서, 박막의 전도성 그속 코팅으로 된 구리 포일 캐리어는 절연 하지, 종래의 기술을 이용한 예컨대, 주로 이용되는 유리 강하 에폭시 수지에 적층된다. 박막의 전도성 금속층은 그 하지에 인접하게 위치한다. 전도성 금속 포일 및 하지를 이용하여 적층판을 형성하는 종래의 기술, 예컨대 참조로써 여기에 그 내용이 수록되는 미국 특허 제 5,1017,271 호 및 제 3.998,601호에 있다.

다음 단계는 그 하지의 표면에 도포된 박막의 전도 금속은 남겨두고, 구리 포일을 에칭한다. 이 목적을 위해, 부식제는 금속, 금속들 또는 박막의 전도층 합금은 유효한 정도까지는 아니지만, 구리를 제거할 부식제로부터 선택된다. 그러한 부식제의 예로는, 전도 금속층이 니켈인 경우에 암모니아성 또는 알카라인 부식제를 포함한다.

구리를 에칭한 후에, 박막의 전도층 및 하지의 전도성 적층판은 남아 있게 된다. 박막의 전도성 금속이 구리 포일에 도포되기 전에 구리 포일에 노듈(nodular) 가공이 이루어졌다면, 적층판 상에 박막의 전도성 금속의 표면 마무리는 일반적으로 가공된 구리 포일의 표면 마무리에 상응하게 된다. 포일에 적용된 가공으로 인해, 적층판 상의 박막의 전도성 금속은 역 노듈러 가공을 회피한다는 것을 주의해야 한다.

바람직한 실시예의 장점은 에칭된 구리는 회복이 가능하고, 알루미늄이 이상의 공정에서 구리용으로 대체될 경우 발생하는 융해된 알루미늄으로 인한 오염을 피할 수 있다. 특히, 구리 포일은 알루미늄이 필요로 하는 고부식성 부식제를 사용하지 않고 에칭될 수 있다. 게다가, 알루미늄 지지층을 에칭한 한 후에 필요하게 되는 스머트 제거 단계는 전체적으로 필요없다.

일단 구리 캐리어가 에칭되면, 박막의 전도성 금속층과 하지에 홀이 천공될것이다. 홀의 천공으로 인해 파편 및 수지 얼룩이 발생하기 때문에, 전도성 적층판은 홀이 생성된 후에 탈지된다. 통상적으로 탈지(cleaning) 단계에는 스머트 제거 단계가 포함되고, 스머트 제거는 세정에 의해 의해 수반되는 과망간산염 용액으로의 침지를 포함하다.

구리 포일이 암모니아성 또는 알카라인 부식제로 에칭된 후 홀이 천공되고, 컨디셔닝 단계가 적용되는 것이 바람직하며, 아래에서 설명하겠지만, 레지스트층이 도포되어 촬상되고 경화된 후에 컨디셔닝 단계가 수행될 수 있다. 예컨대, 박막의 전도층이 니켈이라면, 박막의 전도층은 공기에 노출되어, 산화막이 박막의 전도층상에 형성될 수 있다. 게다가, 홀 천공 후 전도성 적층판에 적용된 탈지 공정에 의해 추가 산화물이 생성될 수 있다. 이러한 산화물 증가는 이어서 도포되는 전도성 트레이스 부착에 부정적인 영항을 끼칠 것이다. 니켈 표면을 컨디셔닝함으로써, 산화층은 제거되고 따라서, 니켈층과 결합하는 구리의 특성은 향상된다.

바람직한 컨디셔닝 단계는 캐소드화(cathodization) 처리이며, 다음과 같이진행된다. 클래드 하지와 경화된 레지스트를 탈이온수(deionized water)에 세정한 후, 정류기의 음극 단자는 박막의 전도층에 접속된다. 그러므로, 박막의 전도층은 이 캐소드화 단계에서 캐소드가 된다. 정류기의 양극 단자는 10 % 황산 용액에 잠겨서 치수적으로 안정된 애노드에 접속된다. 치수적으로 안정된 애노드는 용액에서 용해되지 않는 소정의 재료로 이루어진 것이다.

사용 용액은 대안적으로 10 % 황산 용액 이외에 전류를 운반할 수 있지만 금속을 증착할 수는 없는 소정의 염용액(salt solution)도 가능하다. 대략 2 인치의애노드-캐소드 갭이 이용될 수 있다.

캐소드화 단계 중에, 수소는 캐소드에서 방출되어, 박막의 전도층 표면 상에 산화층을 제거한다. 타이밍은 산화물 증가량에 매우 의존하며, 하지와 박막의 전도층은 40 asf(amps/squre foot)에서 10 초 동안 캐소드화된다.

다른 방법의 컨디셔닝 단계가 이용될 수 있다. 예를 들어, 노출된 박막의 전도층은 박막의 전도층 표면에서 산화물을 제거하기 위해 농축 염산욕 또는 세정된다.

캐소드화 후에, 소정의 홀은 무전해 도금법을 사용하여 예컨대 구리로 도금되어 활성된다. 무전해 구리 도금은 박막의 전도층상에서 산화층의 재생성을 막기 위해 캐소드화 후에 이루어진다.

도 5a는 종래의 구리 포일로 형성되어 도금된 도통홀(through hole)을 도시한다. 도금된 구리층은 구리 포일 상면에 형성되며 하지 재료의 홀을 통해 확장된다.

반면, 도 5b는 본 발명의 바람직한 실시예에 따라 형성된 홀의 도금을 도시한다. 이 경우, 니켈로 이루어진 박막의 전도성 금속층이 하지에 인접하게 놓여 있다. 홀은 도 3 및 도 4의 공정과 같이, 먼저 무전해 구리로써 도금되고, 이어서 전해 증착된 구리층으로 도금되었다. 도 5a에 도시된 도금된 도통홀은 본 발명의 실시예보다 상면과 하면에 더 두껍게 구리가 증강되며, 도 5b에 도시된 홀 도금은 더 균일한 구리 두께를 갖는다.

다시 도 3 및 도 4를 참조하면, 레지스트층이 도포되어, 정밀 회로 라인에대한 바람직한 패턴에 따라 촬상되어 경화된다. 특히, 레지스트의 비경화된 부분이 제거되어, 하지 표면 상에 노출 부분 또는 "트렌치(trenches)"를 형성하게 된다. 트렌치 면들은 경화된 레지스트에 의해 형성되고 트렌치의 하면은 박막의 전도성 금속층(만약 하지에 홀이 있다면, 무전해 구리)이다. 이러한 트렌치는 이어서 정밀 회로 라인으로 도포된 구리를 생성 및 형성할 것이다. 이러한 레지스트 재료는 액체 또는 막 포토레지스트이다.

일단 구리 포일이 에칭되고, 산화층이 제거되어, 무전해 구리가 도포되며, 레지스트가 도포되어 경화되어 선택적으로 제거되었다면, 박막의 전도성 금속층은 노출되어 패턴 도금된 구리에 도포될 준비를 한다. 도금된 구리는 다층 회로 기판 외부에 구리를 도금하는 데 종종 사용되는 종래 절차를 따라 전해 증착되면 바람직하다. 예를 들어, 포토레지스트 트렌치로 이루어진 적층판은 25 asf에서 1 시간 동안 구리 황산염으로 도금될 수 있다. 하지 표면에 도포된 금속의 박막층이 층분한 전도성을 가지고 있다면, 이것은 가능하다. 구리는 트렌치의 형상을 규정하는 포토레지스트 높이까지, 원하는 두께로 증강될 수 있다. 종래의 전해도금 조절이 가능하다. 만약 초박막 구리 회로 라인이 이용된다면, 도금은 더 낮은 전류 밀도에서 시작하여 구리층이 형성될 때까지 램프할 것이다.

이 상세 설명에 있어서, 당업자에게는, 경화 포토레지스트가 더 정밀하게 회로 라인을 형성할 수 있으며, 트렌치를 채우는 구리는 노출 영역에서 구리를 에칭함으로써 형성되는 회로 라인보다 이상적 사각 형태에 더 근접할 수 있다는 것이 명백할 것이다. 에칭 공정에 의해 그 회로 라인이 결정되기 않기 때문에 더 세밀한회로 라인이 제작될 수 있기 때문이다. 결과적으로, 여기에서 설명된 공정은 라인들을 감소시켜 4 mil(100 ㎛)의 사이 공간보다 대략 1 mil(25 ㎛) 정도 사이를 띄울 수 있다.

이 시점에서, 회로 라인이 형성된다. 남아 있는 단계는 종래의 수단에 의해 남아 있는 레지스트를 제거하는 것과, 이어서 박막의 전도성 금속층을 제거하는 것이며, 이것은 부식제를 이용하여 경화된 포토레지스트를 제거함으로써 노출된다. 박막의 전도성 금속층과 무전해 구리층을 제거하는데 산염화물 또는 황과산화물이 사용될 수 있다. 바람직한 부식제는 산염화제2구리이다.

도 3은 도 4의 공정의 각종 단계에서의 하지에 대한 횡단면이다. 앞에서의 설명과 도 3에서의 도시된 바와 같이, 컨디셔닝 단계는 레지스트의 도포, 촬상 및 경화 전 또는 후에 수행된다.

본 발명의 특정 단계(도 3 및 도 4에 도시)는 상업적으로 실시가능한 소정의순서대로 수행된다. 특히, 전도성 금속을 적층판에 도포한 후의 단계는 조작원에 이 실시할 수 있는 어떤 순서에 관계없이 수행될 수 있다. 예를 들어, 컨디셔닝 단계는 레지스터의 도포, 촬상 및 경화 전 보다 후에 적용될 수 있다. 게다가, 패턴 도금법과 관련하여 이상에 설명했지만, 바람직한 실시에는 패널 도금 공정과의 조합에도 또한 이용가능하다.

비록 전도성 적층판의 제조에 일반적으로 응용가능하지만, 바람직한 실시예는 다층 회로 기판의 외부층을 제조하는데 특히 유용한다. 외부층 회로 라인은 전기 도금에 의해 형성되면 바람직하다.

종래의 절차는 도 2의 공정 흐름도 및 도 1의 횡단면에 도시된다. 구리 포일은 내부 회로층에 침투가공제(prepreg) 삽입층으로 적층되며, 에칭되지는 않는다. 무전해 도금은 그 층들을 접속시키는 홀 안에 그리고 포일 위에 증착되는데 이용된다. 이어서, 레지스트가 도포되고, 구리 회로 라인은 전해 증착된다. 이 시점에서, 과잉 구리 포일은 에칭에 의해 제거되어야 한다. 그러나, 회로 라인과 도금 홀은 저항성 금속, 즉 주석을 전해 증착하는 단계로써 보호되어야 한다. 이어서, 레지스트는 제거되며 노출된 구리 포일은 에칭된다. 이 단계는 주석에 의해 보호되지 않는 회로 라인 면들을 또한 손상시키지지 않는다. 반면에, 본 실시예에서 주석은 박막의 전도층을 제거하는 데에만 필요하므로 도포될 필요가 없으며, 박막의 전도층은 매우 신속히 형성될 수 있다. 중요한 점에 있어서, 주석층을 증착하고 제거하는데 필요한 용액을 처리하는데 드는 실질적인 비용을 막을 수 있다.

도 6a는 본 발명의 공정을 이용하여 형성된 직사각형 라인을 도시하는 도 6B와 비교하여, 종래의 에칭 공정에 의해 다층 회로 기판의 외부층에 형성된 회로 라인의 횡단면을 도시한다. 종래의 회로 라인은 회로 라인이 (주석 코팅에 의해 보호되는 상면에) 형성된 후 구리 포일 에칭이 필요하므로 심하게 언더컷된다.

본 발명의 공정은 회로 라인을 더욱 정밀하게 제작할 수 있으므로, 회로 설계자는 에칭에 의해 회로 라인의 형성에서의 본래의 비정밀성을 보충할 필요가 없다. 결과적으로 더 간단하고 더 컴팩트한 회로가 될 수 있다. 그 공정은 회로 기판 제조업자와 유사한 기법을 이용한다. 사실상 본 발명의 공정이 채용될 경우 간단한 제조 공정을 기대할 수 있다.

이상에서 주목한 바와 같이, 개선된 실시예의 추가 장점은 부착력을 향상시킨다는 것이다. 일반적인 산업 사양에 따라, 1/2 oz. 구리 포일에 대한 최소 접착 강도는 실온에서 6.0 lbs/in이 되어야 한다. 용액을 공정하기 위해 열 압력과, 상승된 온도 및 노출후에, 낮은 프로파일(<400 ㎛)을 갖는 포일에 대해 군사 표준 MIL-S-13949/4D은 4lbs/in의 최소 접착 강도를 지정한다.

실례

바람직한 실시예에 따라 형성된 구리 포일의 샘플은 이러한 요구 조건을 충족하며 또한 초과한다. 제1 샘플은 박막의 구리 포일의 광택면을 결합(bonding) 가공함으로써 형성된다. 이어서 결합 가공은 포일의 광택면상에 구상 증착을 생성하였다. 이어서, 니켈이 구리 포일의 가공된 광택면상에 증착된다. 결합 가공후 포일의 광택면에 있어서, 그 피크 대 밸리(valley) 간의 최대 거리에 대한, 거칠기는 대략 70 내지 200 마이크로인치였다. 제2 샘플에 있어서, 니켈이 구리 포일의 무광택면상에 증착되었으며, 구리 포일은 무광택면상에 노듈러 증착을 형성하기 위해 가공되었다. 결합 가공후, 포일의 무광택면의 거칠기는 대략 350 마이크로인치 이하였다. 니켈을 구리 포일의 비가공 무광택면상에 증착시킴으로써 제3 샘플을 형성하는 시도는 미국 특허 제 5,017,271 호의 기법에 적용되었다. 이 3 가지 샘플상에 증착된 니켈의 두께는 대략 0.5 ㎛이다. 포일은 이어서, 하지에 인접하게 위치하게 될 니켈 표면과 함께 침투가공제 하지에 적층된다.

이하에 샘플 1 및 샘플 2에 대한 각각의 도금욕 및 가동 상태에 관한 표 1 및 표 2가 제공된다. 탱크 1, 구리 도금 탱크에 있어서, 노듈러 증착은 구리 포일상에 형성된다. 제2 탱크에 있어서, 니켈은 가공된 구리 포일상에 증착된다. 니켈 도금액은 Ni(SO₃NH₂)₂의 375 g/l, NiCl₂6H₂O의 8 g/l 및 H₃BO₃의 35g/l을 포함하였다. 니켈 도금액의 ph는 H₂NSO₃H를 사용하여 4로 조절되었다.

실례#1 - 가공된 광택면	전류 밀도 (ASF)
구리 도금 탱크 1	전류 밀도 (ASF)	구리(g/l)	산(g/l)	온도(F)	pH	시간
구리 도금 탱크 1	13.5	119	80		185	10 초
니켈 도금 탱크 2	니켈(g/l)	염소(g/l)	온도(F)	pH		시간
니켈 도금 탱크 2	88	7.0	130	4	110	11 초
크롬산염 침지(dip)	크롬(g/l)		온도(F)	pH		시간
크롬산염 침지(dip)	0.5		85	12.5	20	4초

실례#2 - 가공된 무광택면
구리 도금 탱크 1	구리(g/l)	산(g/l)	온도(F)	pH	전류밀도(ASF)	시간
구리 도금 탱크 1	13.5	119	80		165	10 초
니켈 도금 탱크 2	니켈(g/l)	염소(g/l)	온도(F)	pH	전류밀도(ASF)	시간
니켈 도금 탱크 2	88	7.0	130	4	110	11 초
크롬산염 침지	크롬(g/l)		온도(F)	pH	전류밀도(ASF)	시간
크롬산염 침지	0.5		85	12.5	20	4 초

제3 샘플은 표 1 및 표 2와 동일한 상태에서, 구리 도금 탱크를 통과하지 않고 니켈 도금 탱크 및 크롬산염 침지를 통과하였다.

그 샘플들에 대한 다양한 테스트가 이루어졌다. 이러한 테스트는 상태 A 접착 강도 상태 B 접착 강도, 비등(boiling), 상승한 온도 및 재도금 부착력을 포함한다. 상태 A 접착 강도는 실온에서 측정된 접착 강도이다. 상태 B 접착 강도는 10 초 동안 550 °F의 땜납에서 부동(floating) 후 측정되었다. 비등 접착 강도는 2시간 동안 물에서 접착 스트립을 끓은 후 측정되었다. 상승된 온도에서 접착 강도는 125 °C 의 뜨거운 오일에서 샘플을 침지한후 측정되었다.

결과는 다음과 같다.

접착 강도
	상태 A lb/in	상태 B lb/in	비등 lb/in	상승 온도lb/in
샘플#1	6.5	6.3	6.2	N/A
샘플#2	7.6	7.3	7.3	6.0
샘플#3	3.2	3.5	3.8	3.7

샘플들은 또 재도금 후 테스트되었다. 재도금은 구리 포일이 전도층으로부터 제거된 후에 염용액으로부터 적층판에 구리를 전해 증착하는 것이다. 샘플 1 및 2는 이상에서 설명된 대로 캐소드화에 의해 재도금되기 전에 컨디셔닝된다. 샘플#3의 경우에 있어서, 전도성 표면은 재도금 전에 컨디셔닝되지 않는다. 이 3가지 샘플에 대해서, 재도금용 구리 용액의 농도는 구리 48 g/l과 산 62 g/l이였다. 용액 온도는 120 °F였으며, 전류 밀도/시간은 1 시간당 25 asf였다. 재도금 단계에서는 에칭된 적층판상에 회로 증강을 시뮬레이트하였다. 재도금 부착력은 회로 증강을 시뮬레이트하기 위해 니켈 표면을 구리로 재도금한 샘플 1 및 2에서의 니켈 캐소드화 후, 3가지 샘플상에 구리 포일을 에칭함으로써 측정된다.

재도금 부착력
	상태 A lb/in	상태 B lb/in	비등 lb/in
샘플#1	6.4	N/A	N/A
샘플#2	10.4	10.3	9.1
샘플#3	0.0	0.0	0.0

이상에서 도시된 바와 같이, 샘플 1 및 2는 공지된 포일에 비해서, 접착 강도 및 재도금 부착성력에 있어서, 우수한 성능을 나타내었다. 샘플 1 및 2는 히트 에이지(heat age) 테스트에 있어서 우수한 성능을 나타냈으며, 이 테스트는 여러 날 동안 350 °F의 오븐에서 샘플들을 가열시킨다.

도 7a는 샘플 1을 제작하는데 사용되는 가공된 포일의 횡단면이다. 도 7a에 있어서, 무광택면은 도면 상단을 향하며, 노듈 가공된 광택면은 도면의 하단을 향한다. 니켈의 박막 전도층은 포일의 광택면에 위치한다.

도 7b는 도 7a에 도시된 포일을 사용하여 제작된 전도 적층판의 횡단면이다. 도 7B에 있어서, 구리 포일은 적층판 표면상에서 니켈층을 노출시키기 위해 에칭되었다. 도 7b에 도시된 니켈층의 표면 마무리는 일반적으로 도 7a에 도시된 포일의 광택면의 표면 마무리에 상응하게 된다.

도 8a 및 도 8b 각각은 샘플 2를 제작하기 위해 이용된 가공된 포일과 전도 적층판의 횡단면도이다. 이상에서 주목한 바와 같이, 샘플 2는 가공되어 하지에 인접하게 위치하게 될 무광택면으로 형성되었다.

도 9a는 박막의 전도성 금속층을 포함한 가공된 포일의 무광택면의 SEM 포토그래프이고 도 7b의 횡단면을 도시하며, 박막의 전도성 금속층은 샘플 2을 제작하기 위해 사용되었다. 반면에, 도 9b는 박막의 전도성 금속층을 포함하며 샘플 3을 제작하는데 사용된 비가공 포일의 무광택면의 SEM 포토그래프이다. 도 9a 및 도 9b에 있어서, 샘플이 니켈로 형성되었던, 박막의 전도성 금속층은 포일의 무광택면에 적층되었다. 도 9a에서 포일의 증가된 표면 영역은 명백히 볼 수 있다.

이상의 결과에 따라 도시된 바와 같이, 샘플 1 및 샘플 2는 모두 접착 강도와 재도금 부착력과 관련하여 샘플 3보다 우수하였다. 샘플 3은 불량한 접착 강도와 재도금 부착력을 나타내었다. 게다가, 샘플 1 및 샘플 2는 접착 강도 및 재도금 부착력에 대한 산업 사양을 초과하였지만, 샘플 3은 산업 사양에 적합하지 못하였다. 산업적 표준 에폭시와 비교하여 더 낮은 접착 강도를 갖고 있는 향상된 하지 재료를 사용할 경우 이러한 부적합성은 개선될 것이다.

정밀 라인 인쇄 회로 응용에 있어서, 샘플 1이 샘플 2보다 바람직하다. 특히, 적어도 부분적으로, 그 표면의 과도한 거침성 때문에, 전도성 적층판의 표면상에 형성된 피트(pits) 내에 재료를 남겨둘 수 있는 가능성을 나타내었다. 노듈 가공에 의해 니켈층에 형성된 피트로부터 구리층을 완전히 에칭하는 것은 어렵다. 도 7b를 도 8b에 비교해 볼 때, 도 7b에 도시된, 샘플 1의 니켈층의 피트는 도 8b에 도시된 샘플 2의 니켈층의 피트보다 더 작고 표면의 개구도 더 많다. 이러한 차이는 적어도 부분적으로 샘플 1 표면의 거칠기가 더 적당하기 때문이다. 구리층의 불완전 에칭은 정밀 회로 라인에 단락을 일으킬 수 있으므로 문제의 소지가 있다

이상의 상세한 설명은 제한하기 보다는 제시하기 위함이였으며, 소정의 본 발명의 성질은 다음의 청구범위 등에 의해 규정될 것이다.

Claims

전도성 적층판을 제조하는 방법으로서,

구리 포일면상에서 표면 영역이 증가되도록 구리 포일을 가공하는 단계와;

박막의 전도성 금속층을 상기 구리 포일의 상기 가공면상에 형성하는 단계와;

상기 구리 포일과 하지 사이에 배치되는 박막의 전도성 금속층을 구비하는 상기 구리 포일을 하지에 적층시키는 단계와;

상기 적층판으로부터 상기 구리 포일을 제거시켜, 상기 전도성 적층판을 생성하는 단계를 포함하는 전도성 적층판 제조 방법.
제1항에 있어서, 상기 전도성 적층판의 상기 전도성 금속층은 상기 구리 포일의 가공면에 상응하는 표면 마무리로 단계를 구비하는 전도성 적층판 제조 방법.
제2항에 있어서,상기 전도성 금속층의 표면 마무리 단계는 350 μin 이하의 거칠기로 처리하는 전도성 적층판 제조 방법.
제1항에 있어서, 상기 구리 포일의 가공면은 구리 표면의 광택면으로 처리하는 전도성 적층판 제조 방법.
제4항에 있어서, 상기 가공 단계는 상기 구리 포일을 거칠게 하는 단계를 포함하는 전도성 적층판 제조 방법.
제1항에 있어서, 상기 가공 단계는 상기 구리 포일면상에 구리 노듈(nodule)을 증착하는 단계를 포함하는 전도성 적층판 제조 방법.
제6항에 있어서, 상기 노듈은 대략 3 마이크론 이하 사이즈인 전도성 적층판 제조 방법.
제1항에 있어서, 상기 박막의 전도성 금속층상에 포토레지스트를 도포하여 촬상하는 단계와;

포토레지스트 일부를 경화시켜, 상기 포토레지스트의 해당하는 비경화 부분을 형성하는 단계와;

상기 포토레지스트의 비경화 부분을 제거하여 노출된 전도성 금속을 구비하는 트렌치를 형성하는 단계와;

상기 노출된 전도성 금속층상에 구리를 도포하여 회로 라인을 생성하는 단계를 더 포함하는 전도성 적층판 제조 방법.
제8항에 있어서, 상기 노출된 전도성 금속층상에 구리를 도포하는 단계 전에, 상기 노출된 전도성 금속층으로부터 산화층을 제거하도록 상기 적층판을 컨디셔닝하는 단계를 더 포함하는 전도성 적층판 제조 방법.
제9항에 있어서, 상기 컨디셔닝 단계는 상기 전도성 금속층을 캐소드화하는 단계를 더 포함하는 전도성 적층판 제조 방법.
제1항에 있어서, 상기 전도성 금속층상에 구리층을 전해 증착하는 단계를 더 포함하는 전도성 적층판 제조 방법.
제11항에 있어서, 상기 전해 증착 단계는 상기 전도성 금속층의 소정 부분 위에 상기 구리층을 증착하는 단계를 포함하는 전도성 적층판 제조 방법.
하지상에 회로 라인을 생성하는 방법으로서,

(a) 전도성 금속층을 포일 시트에 도포하는 단계와;

(b) 포일 시트를 포함하는 상기 전도성 금속을 상기 하지에 적층시키는 단계와;

(c) (b)에서 생성된 적층판에서 포일을 에칭하여, 상기 하지 표면에 전도성 금속을 남게 하는 단계와;

(d) 상기 노출된 전도성 금속으로부터 산화층을 제거하기 위해 상기 적층판을 컨디셔닝하는 단계와;

(e) 상기 적층판 위에 포토레지스트의 일부를 도포하고, 촬상하며, 경화시켜, 상기 포토레지스트의 비경화 부분을 형성하는 단계와;

(f) (e)에서 노출된 전도성 금속을 구비하는 트렌치를 남겨두면서, 상기 포토레지스트의 비경화 부분을 제거하는 단계와;

(g) (f)에서 상기 노출된 전도성 금속상에 제2 금속을 도포하여 회로 라인을 생성하는 단계를 포함하는 회로 라인 생성 방법.
제13항에 있어서, 상기 전도성 금속을 노출하도록 (e)의 상기 경화된 포토레지스트를 제거하고 상기 노출된 금속을 에칭시킴으로써, 상기 하지상에 회로를 생성하는 단계를 더 포함하는 회로 라인 생성 방법.
제13항에 있어서, 상기 컨디셔닝 단계는 캐소드화 공정을 상기 노출된 전도성 금속에 적용하는 단계를 포함하는 회로 라인 생성 방법.
제15항에 있어서, 상기 캐소드화 공정은

정류기의 음극 단자를 상기 전도성 금속에 접속시키는 단계와;

상기 정류기의 양극 단자를 치수적으로 안정적인 애노드에 접속시키는 단계와;

상기 하지와 전도성 금속을 10 % 황산 용액에 침지하는 단계를 포함하는 회로 라인 생성 방법.
비전도성 하지층과;

구리층과;

상기 구리층과 상기 하지층에 모두 접촉하는 박막의 전도성 금속층을 포함하고,

상기 박막의 전도성 금속층과 하지 사이의 결합은 적어도 6 lb/in의 접착 강도(peel strength)를 갖는 전도성 적층판.
비전도성 하지와;

전도성 회로 트레이스와;

상기 전도성 회로 트레이스와 하지에 모두 접촉하는 박막의 전도성 금속층을 포함하고,

상기 전도성 회로 트레이스과 박막의 전도성 금속층 사이의 결합은 적어도 6 lb/in의 접착 강도를 갖는 전도성 적층판.
하지와;

상기 하지에 부착된 박막의 전도성 금속을 포함하고,

상기 박막의 전도성 금속층은 니켈로 구성되며, 최대 피크-밸리간의 길이가 대략 70∼200 마이크로인치인 복수개의 피크와 밸리로 표면 마무리 처리하여 구비하는 전도성 적층판.
제19항에 있어서, 상기 박막의 전도성 금속층의 표면은 역 노듈러 가공을 나타내는 전도성 적층판.