JPS62173748A - 半導体用リ−ドフレ−ムの製造方法 - Google Patents

半導体用リ−ドフレ−ムの製造方法

Info

Publication number
JPS62173748A
JPS62173748A JP1545286A JP1545286A JPS62173748A JP S62173748 A JPS62173748 A JP S62173748A JP 1545286 A JP1545286 A JP 1545286A JP 1545286 A JP1545286 A JP 1545286A JP S62173748 A JPS62173748 A JP S62173748A
Authority
JP
Japan
Prior art keywords
plating
lead frame
alloy
semiconductor
aqueous solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1545286A
Other languages
English (en)
Inventor
Osamu Yoshioka
修 吉岡
Ryozo Yamagishi
山岸 良三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP1545286A priority Critical patent/JPS62173748A/ja
Publication of JPS62173748A publication Critical patent/JPS62173748A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、めっきによる半導体用リードフレームの製造
方法に関し、特にSn−Ni合金めっき表面ドフレーム
の製造方法に関する。
〈従来の技術〉 一般に半導体装置は金属からなるリードフレーム材を基
体とし、半導体素子を取付けるタブ部、金属細線を用い
て半導体素子と内部リード端子部とを配線するボスト部
を有する形状からなっている。このリードフレーム材は
鉄素材では、Fe−Ni合金や、Fe−N1−Go金合
金るいは銅素材では、Sn入り鋼や、Fe入り銅などの
各種合金が用いうわている。
これらの材料に半導体素子の固定やへu細線などによる
配線を行おうとする場合には、少なくともタブ部あるい
はボスト部を含む部分にAu、Agなどの貴金属めっき
を行ったものが用いられている。
これらのリードフレーム材は、半導体素子を固定するペ
レット付け、あるいはAu線で配線するワイヤホンティ
ング作業などで300℃を超える加熱処理を受ける。
づ、t+、イ 慣ごμムす’A−II −V−71/ 
−人1.=…1,1スI−hn熱処理で表面に厚い酸化
膜が形成され、外部端子部での半田付性の低下や、素子
を保護するために行う樹脂封止の際の樹脂とリードフレ
ーム材の接着性の低下などの問題を発生する。
そこで、銅フレームのこれら欠点を改良するため銅フレ
ーム材全面にNiめっきを設けたり、Niの半田付性を
改良したSn−Ni合金めっきを設ける方法が行われて
いる。
しかし銅合金素材を前処理してからNi系めっきし、さ
らに部分Agめっきする作業を連続して行うのは工程か
多く、めっき装置に酸のラインとアルカリ、特にシアン
のラインが混じっており危険であり、めっき浴等の管理
が複雑である。
また、ユーザーにより各々のめっき仕様も若干変化し、
各ユーザーの要求を満足させるめっき装置構造とするに
は、装置が高価なものとなったり、生産性が低くなるな
どの欠点があった。
これらの欠点を解消する一つの方法は銅合金素材をNi
系めっき後、一旦乾燥し、次の部分Agめっきとの間で
めっきラインを非連続にし、てしまうことである。こう
することによフて酸のラインとアルカリのラインを切り
離し、Ni系めっき後に多数のユーザーの異なる要求使
用に応じられる種々の部分Agめっき条件で部分Agめ
っきすることができる。
ところが銅合金素材上のNi系めっきの皮膜は、乾燥さ
せると表面に酸化膜が形成されてしまい、この酸化膜が
強固で取除きにくいため、次に部分AgめっきするとN
i上のめっき膜の密着性が低下してしまう。このためN
i系めっき後一旦乾燥する工程は今まで採用されていな
かった。
〈発明が解決しようとする問題点〉 本発明の目的は、前記した従来技術の欠点を解消し、半
導体用リードフレームの生産性を大幅に増加させるとと
もに、安価で信頼性の高いリードフレームを製造するこ
とのできる半導体用リードフレームの製造方法を提供す
ることにある。
く問題点を解決するための手段〉 銅系材を主体とするリードフレームの基体上にめっきさ
れるNiおよびNiを主体とするN1−P。
Ni −B 、 Ni −Sなどの合金めっき表面を大
気中で加熱処理したり乾燥放置すると、Niの緻密で強
固な酸化膜が形成されてしまい、この酸化膜の除去は非
常に困難である。
しかし、本発明者等は、Ni系合金のうちSn−Ni合
金めつき皮膜は、大気中の加熱処理や乾燥放置によって
Snを主体とする酸化膜が形成され、このSn酸化膜は
Niの酸化膜と比較して非常に薄くアルカリ水溶液中で
の活性化処理で除くことができることを知見し、本発明
に至ったものである。
本発明は、金属基体からなるリードフレーム上に、Sn
−Ni合金めっき層を設けた後に、Cu、八gおよび八
uめっき層の少なくとも一層を設ける際に、Sn−Ni
合金面を乾燥した後に予めアルカリ水溶液中で活性化処
理してからCu、 AgおよびAuめっき層の少なくと
も一層を設けることを特徴とする半導体用リードフレー
ムの製造方法を提供するものである。
ここで、面記アルカリ水溶液中での活性化処理i+< 
   記hgIKL Tm  七r  l−yf  /
 −k  f−1,−) Vp k;≦ノn TIII
 イg  !、 −■ が好ましい。
以下に本発明を詳述する。
本発明のめつき方法は、半導体用リードフレーム基体上
にSn−Ni合金めっき層を設けた後に、Sn−Ni合
金面を一旦乾燥した後に予めアルカリ水溶液中で活性化
処理し、好ましくは陰極処理して、次にCu、 Agお
よびAuめっき層の少なくとも一層を設けることに特徴
がある。
ここで活性化処理とは、アルカリ水溶液中への浸漬処理
をいう。
用いるアルカリはN a O11、H011等の強アル
カリ塩や弱アルカリ塩であるNaCN、 Na2 CO
3、KCN 。
K2 CO3等をあげることかできるが、こむ以外でも
5rrNi合金めっき上の酸化膜を効果的に除くことが
できるものであわばいかなるアルカリであってもよい。
これらのアルカリは単独で用いてもよいし、二種以上混
合して用いてもよい。
アルカリ水溶液には、必要に応じて、抑制剤。
緩衝剤、pi調整剤等の活性化処理助剤を用いてもよい
アルカリ水溶液濃度はSn−Ni合金めつき表面の酸化
皮膜の状態によっても異な′るが、合計して0’、2 
NAl1〜5N/λとする。活性化処理温度は10℃(
常温)〜60℃とし、2秒〜60秒間浸漬処理する。
Sn−Ni合金めっき表面の酸化皮膜がSnが主体の薄
い酸化膜である場合には上述のようにアルカリ水溶液中
で浸漬すれば極〈薄い酸化膜は溶解する。
次にSn−N i合金めっき表面の酸化皮膜が若干厚い
場合には、上記のアルカリ水溶液中で好ましくは陰極処
理することにより除くことができる。陰極処理はSn−
Ni合金めっきされたリードフレーム用Cu系基体を陰
極として0.2 A/drn’ 〜10 A/drn”
の電流密度で2秒〜60秒間陰極還元する。
活性化処理、陰極処理の条件は上述の条件に限定される
ものではなく、酸化皮膜の状態によって適切に選択され
る。
また活性化処理としての浸漬処理と陰極処理とを合わせ
て行うことも効果的である。
本発明方法によって酸化膜を除去することのできるSn
−Ni合金めっきは、以下に説明する半導体素子製造工
程において設けらるSn−Ni合金めっき上の酸化膜で
あり、組成はSn60重量%〜80r!L1%であるこ
とが好ましい。これはSn60重量%未満であると、S
n−Ni合金膜の半田付性が低下するようになり、Sn
80重量%超であると、Sn−Ni合金めつき膜の耐食
性が低下するからである。
半導体素子の製造工程を以下に簡単に説明する。
第1図はリードフレームの平面図を示し、第2図は第1
図の■−■線断面図を示すものであるが、リードフレー
ム用Cu系基体1は、半導体素子を取付けるタブ部2と
、金属細線で半導体素子と、インナーリード部5とを配
線するボスト部3と、ボスト部3を先端に有するインナ
ーリード部5と、リードフレームを他の機材と半田付け
する個所であるアウターリード部4とを有する。
リードフレーム用Cu系基体1には、Sn入り銅、Fe
入り銅等の各種合金が用いられる。銅系素材をリードフ
レーム用基体に用いると、加熱処理工程の際に表面に厚
い酸化膜が形成され、アウターリード部4での半田付性
の低下や、半導体素子を保護するために行う樹脂封止の
際の樹脂とリードフレーム材の接着性の低下などの問題
が発生する。これらの欠点を改良するためCu系基体1
全面にSn−Ni合金めっき6を設ける場合がある。次
に半導体素子との固定やAu細線などによる配線を行う
ために、少なくともタブ部2あるいはポスト部3を含む
部分にCu下地めっき7を設けて、その上にCu、Au
、Agなどの貴金属めっき8を設ける。
Sn−Ni合金めっき6を設けたアウターリード部5は
、半導体素子をタブ部2に取付け、ポスト部3と半導体
素子をワイヤボンディングした後、タブ部2とポスト部
3を樹脂封止した後、リードフレームを他の機材と取付
けるために、他の機材と溶融半田付される。
本発明方法は上記のような半導体素子製造に際して、以
下の(1)および(2)の場合に好適に用いられる。
(1) 基体1全面にSn−Ni合金めつき6した後、
十分に水洗してから乾燥する。次に本発明方法の特徴で
あるアリカリ水溶液中に浸漬処理し、および/またはア
ルカリ水溶液中で陰極処理を行って、Sn−Ni合金め
っき6表面の酸化皮膜除去を行う。
その後、少なくともタブ部2あるいはボスト部3を含む
部分にCu、AgあるいはAuめっき層のいずれか一層
あるいは二層以上設ける。
このようなSn−Ni合金めっき6後に水洗乾燥しても
、その後の活性化処理あるいは陰極処理でSn−Ni合
金めっき6上の酸化膜が十分除去されているので、Cu
、Ag、Auめっき層とSn−Ni合金めっきとのめっ
き密着性を良好にすることができる。
また、本発明方法、により、酸を使用するSn−Niめ
っきラインとシアンを使用するCu、Ag、八uめつき
ラインを区別することが可能となり、めっき作業の安全
性が高まる。従来は、Ni合金めっき後、水洗乾燥する
と形成されてしまうNi合金酸化膜が十分除去できない
ので、NiめっきラインとCu、Ag。
Auめっきライン、を区別することが不可能であった。
従来酸化皮膜を研磨除去する方法と過塩素酸等の酸性溶
液を用いて酸化皮膜を溶解除去する方法があったが、研
磨法はフレームの変形が起り、打壊フレームには適用で
きないし、溶解法ではSn−Ni合金めっき層が薄すぎ
て、銅露出などの欠陥を生じてしまう。
さらにNiめつきラインとAg、Auめっき等の貴金属
めっきラインが一体化している装置の場合は、ラインス
ピードの遅い工程が律速段階となり、めっきの仕様によ
っては生産性が大幅に低下することがある。
本発明方法によれば、Sn−Ni合金めつき後乾燥処理
することができるので、Sn−NiめつきラインとAg
、Auめっき等の貴金属めっきラインを分離することが
でき、生産性が一方によって律速されることかなく、装
置能力を十分に発揮できるので安価な製品を提供するこ
とができる。
(2) 上述の活性化処理あるいは陰極処理をめっき時
に用いるばかりでなく、上記めっき処理を行った後、半
導体素子をタブ部2に取付け、ボスト部3と半導体素子
をワイヤボンティグした後、タブ部2とボスト部3を樹
脂封止した後、アウターリード部5上のSn−Ni合金
めっき表面の酸化皮膜を、本発明方法を用いて、アルカ
リ水溶液中で活性化処理し、あるいは好ましくはアルカ
リ水溶液中で陰極処理を行って、Sn−Ni合金めっき
表面の酸化皮膜除去を行う。その接地の機材と溶融半田
付すると溶融半田付性が大幅に向上する。
〈実施例〉 以下に実施例を用いて本発明を具体的に説明する。
〈実施例1〉 低Sロリン青銅から成るリードフレーム用Cu系基体1
を用いて脱脂酸洗等の前処理を施した後、電解めっき法
によりフッ化物浴からなるSn−Ni合金めっき層(S
n70重量%)6を約0.2μの厚さにめっきし、十分
水洗してから乾燥して14日保管した。
その後別の装置を用いてNaOH(20g/fl )と
Na2 C03(40g/l )からなるアルカリ浴中
に15秒間浸漬処理した後、シアン浴(NaCN 5 
g/ fl、NaOH30g7ft )中で陰極電解(
電流密度IA/drn”電解時間10秒)してから、シ
アン化銅浴から厚さ02μのCIJめっき層7を中間層
として設け、さらにタブ部2とボスト部3を含む部分に
部分Agめっき層8を4μ設けた。最後に八gめっき層
で覆われていない部分のGuめっき層をシアン浴中で陽
極的に溶解除去して第2図に示す半導体用リードフレー
ム材を作成した。
実施例2 実施例1と同様にリードフレーム用Gu;f、−基体1
上にSn−Ni合金めっきをし、十分水洗乾燥後140
間保管した後、シアン浴(NaCN 5 g/ Q 、
 Na0l130 g/l )に浸漬処理(浸漬時間1
5秒)する。
その後再び実施例1と同様の方法で部分Agめっき層を
設け、半導体用ソートフレーム材を作成した。
従来例 Sn−Ni合金めつき面を一度乾燥してからさらに部分
めっきする例はないが、次の2法が考えられる。
く比較例1〉 実施例1と同様に、リードフレーム用Cu系基体1上に
、Sn−Ni合金めつきし、十分水洗乾燥後14日保管
した後、研磨材を用いて機械研磨したところビンが変形
するなどの問題が発生し実用化できなかった。
く比較例2〉 実施例1と同様に、リードフレーム用Cu;11S基体
上に、Sn−Ni合金めつきし、十分水洗乾燥後、14
日保管した後、過塩素酸(300mol/l)の酸性水
溶液で酸化膜除去を行った。
結果はSn−Ni厚が薄すぎて銅露出などの欠陥を生じ
使用できなかった。
以上の実施例1と比較例1および2について、特性を比
較して第1表にまとめた。
評価および判定は以下のとおりである。
リードフレームの変形二〇変形なし ×変形発生 銅素地の露出: Q Sn−Ni面のみX Sn−Ni
面の下の銅素地が露出 へgめっき後加熱フクレ:400℃2分大気中加熱後実
体顕微鏡観察 O:フクロなし △:微小フクレ数個 ×:フクロ多発 く比較例3〉 次に実施例1と同様の条件でSn−Niめっき後、乾燥
作業を行わないで、連続して一気に部分式gめっきまで
完成する工程モ作成した。
めっき作業は実施例1と同じであるが、Sn−Niめっ
き後乾燥工程がないので、本発明方法のアルカリ浴中へ
の浸漬やシアン浴中での陰極処理はなく、Sn−Ni面
を水洗した後、シアン銅から厚さ0.2μのCuめっき
層7を設けてから部分Agめっき8を行い、第2図に示
す半導体用リードフレームを作成した。
第2表にはSn−Niめつきと八gめっきを分離した場
合と、−像装置の比較例3の場合の生産性を比較し、安
全性についてまとめた。生産性については、Sn−Ni
合金めっき糟長を同一とし、Sn−Ni @厚によるラ
インスピードから換算して比較した。
第   1   表 第   2   表 〈発明の効果〉 本発明のめっき方法によれば、Sn−Ni合金めつき表
面を、大気中で乾燥あるいは加熱処理する際に生ずる酸
化膜を、アルカリ水溶液中で浸漬処理および/または陰
極処理することによって効果的に除去してから、(:u
、 AgあるいはAuめっきを行うため、Sn−Ni合
金めっき上に、Cu、 Agめっき等を設けて、リード
フレームを製造する際に、Cu、 AgあるいはAu等
のめっき密着性が良く、高品質のリードフレームを製造
することができる。
また、本発明の方法を採用することにより、リードフレ
ーム製造の際、酸を使用する前処理Sn−Niめっきラ
インとシアンを使用するCuめっき、Agめっきライン
を区別することができる(従来の方法では、分離は不可
能であった)。
このことによりリードフレーム製造工程の安全性が高ま
った。
従来Sn−NiめつきラインとAgめっきラインが一体
化している装置の場合いずれかのラインスピードで生産
性は決定され、めっき仕様によっては生産性が大幅に低
下することがあった。本発明方法を用いると、Sn−N
iめつきラインとAgめっきラインを分離できるので生
産性が一方により決まることはなく、装置能力を十分に
発揮てきるので、安価なリードフレーム製品を提供でき
る。
さらに本発明方法をリードフレームのアウターリードの
Sn−Ni合金めっき表面の酸化皮膜除去に用いれば、
アウターリードの溶融半田付性が大幅に向上する。
【図面の簡単な説明】
第1図は本発明方法を用いて製造したリードフレームの
一実施例を示す平面図である。 第2図は第1図n−n線での横断面図である。 符号の説明 1・”Cu系基体、2・・・タブ部 、3−・・ボスト
部、4・・・アウターリード部、5・・・インナーリー
ド部、6−Sn−Niめつき、7”Gu下地めっき、8
・・・貴金属めっき

Claims (2)

    【特許請求の範囲】
  1. (1)金属基体からなるリードフレーム上に、Sn−N
    i合金めっき層を設けた後に、Cu、AgおよびAuめ
    っき層の少なくとも一層を設ける際に、Sn−Ni合金
    面を乾燥した後に予めアルカリ水溶液中で活性化処理し
    てからCu、AgおよびAuめっき層の少なくとも一層
    を設けることを特徴とする半導体用リードフレームの製
    造方法。
  2. (2)前記アルカリ水溶液中での活性化処理が、浸漬処
    理および/または陰極処理である特許請求の範囲第1項
    に記載の半導体用リードフレームの製造方法。
JP1545286A 1986-01-27 1986-01-27 半導体用リ−ドフレ−ムの製造方法 Pending JPS62173748A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1545286A JPS62173748A (ja) 1986-01-27 1986-01-27 半導体用リ−ドフレ−ムの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1545286A JPS62173748A (ja) 1986-01-27 1986-01-27 半導体用リ−ドフレ−ムの製造方法

Publications (1)

Publication Number Publication Date
JPS62173748A true JPS62173748A (ja) 1987-07-30

Family

ID=11889192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1545286A Pending JPS62173748A (ja) 1986-01-27 1986-01-27 半導体用リ−ドフレ−ムの製造方法

Country Status (1)

Country Link
JP (1) JPS62173748A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002520195A (ja) * 1998-07-09 2002-07-09 オーク‐ミツイ、インコーポレーテッド 導電性トレースの改良された形成方法およびそれによって製造されたプリント回路
JP2006108885A (ja) * 2004-10-01 2006-04-20 Citizen Miyota Co Ltd 水晶振動子用端子、その製造方法及び水晶振動子
JP2008208400A (ja) * 2007-02-23 2008-09-11 Fujikura Ltd フレキシブルフラットケーブル端子部の製造方法
JP2008266779A (ja) * 2007-03-23 2008-11-06 Fujifilm Corp 導電性材料の製造方法及び製造装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002520195A (ja) * 1998-07-09 2002-07-09 オーク‐ミツイ、インコーポレーテッド 導電性トレースの改良された形成方法およびそれによって製造されたプリント回路
JP4959052B2 (ja) * 1998-07-09 2012-06-20 オーク‐ミツイ、インコーポレーテッド 導電性トレースの改良された形成方法およびそれによって製造されたプリント回路
JP2006108885A (ja) * 2004-10-01 2006-04-20 Citizen Miyota Co Ltd 水晶振動子用端子、その製造方法及び水晶振動子
JP4690002B2 (ja) * 2004-10-01 2011-06-01 シチズンファインテックミヨタ株式会社 水晶振動子用端子、その製造方法及び水晶振動子
JP2008208400A (ja) * 2007-02-23 2008-09-11 Fujikura Ltd フレキシブルフラットケーブル端子部の製造方法
JP2008266779A (ja) * 2007-03-23 2008-11-06 Fujifilm Corp 導電性材料の製造方法及び製造装置

Similar Documents

Publication Publication Date Title
JP4158928B2 (ja) ボンディングワイヤー及びその製造方法
JPH11181593A (ja) 銅被覆アルミニウム線の製造方法
JP2002299538A (ja) リードフレーム及びそれを用いた半導体パッケージ
TW200522219A (en) Printed wiring board, its preparation and circuit device
JPH09148508A (ja) 半導体装置用リードフレーム及びこれを用いた樹脂封止型半導体装置
US4767049A (en) Special surfaces for wire bonding
JPS62173748A (ja) 半導体用リ−ドフレ−ムの製造方法
JP3247517B2 (ja) チタン材料のめっき方法
JP3276765B2 (ja) チップ固定抵抗器の電極端子形成方法
JPH11121673A (ja) リードフレーム
JP3667926B2 (ja) 金/ニッケル/ニッケル3層めっき銅合金電子部品およびその製造方法
JP3371072B2 (ja) 銅または銅合金の変色防止液並びに変色防止方法
JP2000164782A (ja) 鉛を含まない錫ベース半田皮膜を有する半導体装置およびその製造方法
JPH0466695A (ja) 耐熱銀被覆銅線とその製造方法
JP3484367B2 (ja) 無電解めっき方法およびその前処理方法
JPH07300696A (ja) 電着錫めっき方法
JP2801732B2 (ja) 基板配線用クラッド材およびその製造方法
JP3567539B2 (ja) 電子部品用基板及びその製造方法
JP4552550B2 (ja) 錫めっき皮膜の製造方法
JPS6318679B2 (ja)
JPS6142941A (ja) 半導体用リ−ドフレ−ム
JPH02243791A (ja) はんだめっき方法
JPH0344454A (ja) 電子部品および機器用リード線の製造方法
JPH0368788A (ja) リードフレーム用銅条の製造方法
JP2007009334A5 (ja)