TW466398B - Power-on detection and enabling circuit with very fast detection of power-off - Google Patents
Power-on detection and enabling circuit with very fast detection of power-off Download PDFInfo
- Publication number
- TW466398B TW466398B TW087116256A TW87116256A TW466398B TW 466398 B TW466398 B TW 466398B TW 087116256 A TW087116256 A TW 087116256A TW 87116256 A TW87116256 A TW 87116256A TW 466398 B TW466398 B TW 466398B
- Authority
- TW
- Taiwan
- Prior art keywords
- power
- terminal
- voltage
- channel transistor
- channel
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
Description
46639 W9日修正 補充 A7 137 五、發明説明( 電 /|\ 源 電 測 檢 於 用 路 電 子 電 式 良 改 -131 種 一 示 掲 明 發 本 啓 開 供 提 後 之 值 業 作 壓工 斷 切 或 定 穩 到 復 恢 壓 I电 在 及 閂 如 諸 之 路 r?a 他 其 罜 號 信 匕匕 有 致 始 初 等 設 重 來 件 條 先 預 在 路 電 該 景 背 明 發 路 ^Ε fl 積 個 己 -ΙΠ ' 閂 閘 ' 體 晶 電 個 千 數 含 包 可 萬織 百组 含件 包元 可該 XJ, _—10 LS上 (VH 路 ΞΗΗ 電矽 體一 積單 型在 大 e 很IV Μ—Γ 個 C a 一( 而件 >元 等動 元主 單多 體更 億或 該元 些路 某電 。要 用需 應 , 廣時 寬業 tlml-—二 種作 各 當 於適 用於 使用 來來 路動 電啓 雜源 複電 之加 類施 種所 同 $田 不路 成電 置 設 始 初 er是 tt如 pa例 ( 且 樣而 謂型 , 所或術 以件技 件條之 定知所 之所 g 定眾憶 設是記 體S) „ ' S ( 憶 0J ” 記 opg ΓIt 在 定 設 來 程 過 之 (f多 程許 過定 一 設 此始 〇初 ο以 必時 定動 設啓 始次 初再 之後 等斷 閂切 此之 α 間 成瞬 達短 來很 定使 設即 定源 預電 之之 樣路 型電 始給 初供 望在 期需 分 充 ~ 定 穩 到 達 且 啓 C I •Π- i 壓 電 給 供 源 霄 時 。何 施定 實判 次為 每 ^?先閲讀背而之;±^事項搏^朽本页) 丨腺 經濟部中央標卑局κ工消f合作社印装 如 ,到 例時己 。升壓 路上電 電 ο 給 之由供 動始在 啓開使 時壓卽 何!® 而 源給 , 電供件 測為條 檢因該 出而測 發=感 用時路 已動電 早啓測 ,先檢 準源啓 位電開 作當源 工 ,電
ί 定 )0號預 se信等 U1啓其 P開在 rt之置 ho遲設 (S延斷 衝微初 昵稍地 短而當 一 長適 生更閂 産生之 即産接 立來耦 也用所 前使其 之時得 準同使 位衝 , 大sifN 最短 R 逹該PW 7f w ii. •r J4 "Λ 466398 Μ 137 五、發明説明(> ) 設定。然後,隨箸供給電壓在穩定最大工作位準,閂繼 續傅送其現在所儲存資訊到其他電路(即,I C之主電路), 來做為其怍業程式之部份。當電源切斷時,即使一瞬間 ,閂也會喪失其設定,而當電源恢復時必需重設(初始 設置)。無法適當地設定(或重設閂等導致主電路之錯誤 或不正確作業是眾所週知。 _ 例如,當裝置(即,大型電腦)電源開啓時,會突然發 出負電歷過渡(negative voltage transient),因為在裝 置内之各種電路以稍微不同時間來啓動。此負電壓過渡 是隨機而且在電源開啓後隨時會發生。當此一負電壓過 渡確實發生時,可逹成閂喪生其適當設定。除非閂立即 重設,杏則主電路即使在雷源立即恢復時也不會適當地 負設 然地 突當 種適 此不 應然 響依 快閂 夠 , 足時 能復 不恢 已次 路再 電源 測電 檢當 啓以 開 所 源 . 電渡 C 用過 業習壓 作電 定 切 源 電 之 間 瞬 乎 幾 應 0 來 路 電 剷 檢 動 啓 源 電 有 具 然 當 ; 举 訂 腺 (兑先間讀1^而之注您事項孙βκ·本R ) 經Μ部中决標準局旯工消贽合作社印裝 於 用 採 被 地 好 良 起 - 路 電 主 之 上 α 片造 晶製 和之 也片 且 晶 而路要 件電槪 條SI明 斷VL醏 當 一 e 孭 r p 檢(p 其準 , 位 路壓 電電 測選 檢預 動到 啓達 源且 電啓 種開 一 壓 示電 掲給 上供 本源 基電 明之 發用 本使 所 生 産 件 條 該 應 路 電 該 原 何 任 為 因 準 位 壓 電 之 壓 電 绐 供 源 電 果 如 ο 脈 壓 霄 4- ιλ ίϊ, ΗΊ Ιλί ΙΛ1 IV· -.H ( r Ν'»; \ Λ Δ il1 ( 1 I Π it ) 466398 .>lrr ηί0: ,年
Jf充一 ' ,, ,----4 二 女各--:i! /ρ: -Ίν, i 明説 明 發五 號 言 /Λ— 尖 訊 雜 間 期 間 時 短 銳 尖 即 因 位電來 選放壓 預壓電 目電的 降之给 突端供 而η源 電 之 制準 控位 其選 得預 使到 地回 速應 迅 路路 電電 則許 ,允 下此 之如 準 , 用 共 其 路 電 測 僉 -I*i 動 啓 .潁 電 種 1 0 示 衝掲 脈中 壓構 電架 1 1 另之 生明 産發 地本 速在 快 ta置 01裝 (V路 路電 電壓 生降 産壓 衝電 脈及 壓t) 電U1 含rc 包cl ew t a c a e m 產 11^7 0脈 β ί ιρτ 端 給 供 源 電 一 第 給 供 當 其 及準 端位 制壓 控電 一 選 有預 具一 置少 裝至 路之 電 壓 生電 脈供 一 源 生電 産一 處第 端果 用如 共 , I 端 第制 在控 其到 , 接 時耦 端置 給裝 供路 源電 電壓 1 降 第壓 到電 應 0 供 衝 快下 則 之 ,準 準位 位壓 壓電 電選 0 預 預到 過降 超突 或後 達然 S , 先壓 壓 電 電之 給端 供制 加控 施低 所降 端地 給速 準一 位另 壓生 電産 選地 預速 過迅 超處 或端 達用 到共 次一 再第 端在 應路 供電 源生 電産 一¾ 第脈 當 壓 得電 使 , , 時 啓 源 電 ο 路 一{:电 測 檢 動 啓 源 電 示 掲 來 構 架 1 另 〇 由 衝明 脈發 壓本 電 第及 及閘 體一 晶有 電具 應體 效晶 場電 道該 通各- P , 二 體 第晶 及電 1 應 第效 : 場 含道 包通 路Π-電二 測第 檢及 ϊβ 一 -33 1 :??先肋请背而之注意事項洱填')>')本V=c -
IT 線 结濟部中央標卑局只工消费合竹社印絮 第第 及在 一 於 第用 r a 第 有 具 其 置 裝 阻 電 端 出 輸 寄 及 m 電 供 提 間 之 端 二 第 及 端置 二裝 第容 及 電 一 生 a p a c
a m e V 有 所荷 電存 儲於 用 端端 出用 輸共 I 一 第第 之到 體接 晶耦 電部 道全 通端 n-l 及第 道之 通置 P-装 二容 第電 、 及 閘置 之裝 體胆 晶電 電 、
Λ 6 6 39_8 五、發明説明(4 ) (common terminal)。第一p -通道電晶體之第一輸出端、 第二P -通道電晶體之第二輸出端及第二η -通道電晶體之 第二輪出端金部耦接到第一電源供應端。第一Ρ -通道電 晶體之第二輸出端及第一 η -通道電晶體之第一輸出端耦 接到電源啓動檢測電路之輸出端。電阻裝置之第二端及 第一 η -通道電晶體之第二輸出端锅接到第二電源供給端。 本發明之更佳理解以及要優點持擻更完整了解,最好 得有閱讀下文所本説明以及相關附圖和申請專利範圍。 附圖之..簡.單說明 第1圖表示包含閂及重設電路、主電路及根據本發明 所提供電源啓動檢測電路之系統; 第2圖表示以方塊形式來局部地進一步詳細顯示根據 本發明所提供電源啓動檢測電路之示意電路圖; 第3圖表示在第2圖電源啓動檢測霄路之不同節點( η 〇 d e s )處所産生相關波形之概略圖; 第4圖是槪略圖示以說明具有突發負電壓波形之 電源斷電條件、而且也顯示以本發明所提供快速電源斷 電檢剷之電源啓動檢測霄路内節點處所獲得電壓波形、 及進一步表不(以虛绵)一假設電壓波形來圖不説明沒有 本發明之電源啓動檢測電路在相同節點處非期望地緩慢 電源斷電檢測。 詳細說_明.... 現在參照第1圖,圖示集統其包含主電路16、閂 及重設電路14及根據本發明之電源啓動檢測電路1 2。糸 ----- -J- -- J. ^, ^^^1 - 1 I - I— I I— ! - 1 ^ I !i - -I - (計尤閱讀背而之注"事項'本及) 經濟部中夾標卑局旯工消资合作社印,4 -6 ** 46 8a ιο· i9 條正
年il日 A7 B7 五、發明説明(Γ ) 统1 G通常利用互補金屬氧化半導體(c Μ 0 S )技術來整合在 由部份δ夕晶圓(未圖示)所形成之單一積體電路.晶片上。 例如,系統10可包含百萬或更多組件(components)。此晶 Μ之設計及製造是眾所週知的技術,在本文中不詳細説 明。電源供給電壓(+ V C C )連接到端1 8,其隨箸連接到電 路12和電路14及11參考電源供給電壓(即,地(ground) 連接到端2 2和電路1 2及電路1 4及1 6。端1 8及2 2可分別表 示為第一及第二電源供給端。電源啓動檢測電路1 2通常 僅是条统1 〇之一很小部份,通常消耗相當小功率(即,撤 瓦特(microwatts) ° 當電源開啓(或在中斷後回復開啓 >,電源啓動檢測電路12 在適當時間延遲後經引線2 4來施加P W R0 N信號到閂,而且 重設電路]4。在P W R 0 N信號一收到時,閂立即設定(或重 設)在初始預定條件。閂之設計及作業以及如何初始地設 定在預定設定是眾所週知之技術,不做進一步説明β來 自閂之資訊經多數線2 6來施加到主電路1 6。閂1 4在電源 斷電然後開啓之後的初始設置或預設(Pre-set ting)對於 主電路16之適當作業重要性,爲眾所週知。主電路16之 設計及作業是眾所週知的技術,本文不進一步詳細說明。 經濟部妒央標準为负工消贽合作杜印装 現在參照第2圖,以概略電路形式及局部方塊圖形式 來局部圖示第1圖之電源啓動檢剷電路12的一侮實施例 。電路12包含P -通道場效應電晶體(FETS)32及38、 η -通 道場效應電晶體(FETS)30及40、電阻器34、電容器36(通 常一連帶電阻器3 4及電晶體3 D、 3 2、 3 8及4 0之寄生電容 本紙认尺度適用屮闽HA d. ( ('NS丨;上1 4 6 6 3 9 & 89. 19 年月Π 陵.. A7 B7 經满部中央標挲局Η;工消许合竹讧印ft']木 五、發明説明(b ) 器)、波形整形單元〇ave shaper unit)42(以方塊圖來 表示)、一脈衝延遲單元(P u 1 s e d e 1 a y u n i t Μ 4 (以方塊 圖來表示)、及缓衝反相單元(buffer- in vei'ter unit) 4 M以方塊圖來表示)。電晶II 3 0、3 2、 3 8及4 0通常是金 屬氣化矽(Μ 0 S)型式而可以M G S F E T S來表示。各電晶體具 有一間、及第一及第二輸出端。電晶體32、 38及40及電 阻器3 4之組合可以表示為電壓脈衝産生裝置。電晶體3 0 可表示為電壓降低裝置。電阻器34可表示為電阻裝置; 而電容器3G可表示為電容裝置。在Ρ -通道電晶鏡中,電 流自源極流到汲極。如此,源極為第一輸出端而汲極是 第二輪出端。在η -通道電晶髖中,電流自汲極流到源極 ,如此第一輸出端是汲極而第二輸出端是源極。波形整 彤單元4 2、脈衝延遲單元4 4及緩衝反柑單元4 6是眾所週. 知電路技術而不詳細説明。而且,雖然自+ V C C及地所連 接到該等電路的電源沒有圖示但事實上是有連接。 電晶體3 0、 3 2及3 8之源極耦接到電壓源+ V C C所耦接之 端1 8。電壓電源(以+ V C C來表示)可以是0伏特(當切斷 畤或到達+ V C C伏特(當開啓時)之位準。如此,端1 8所雄 加電壓可在〇及+VCC伏特之間。雑訊尖峰(noise spike) 即使在電源供給開啓時也可造成端]8低於+ V C C。電晶體 3 0與32之閘極與汲極、電晶體3 8及4 Q之閘極、電阻器34之第 一端及電容器3 6之第一端全部耦接到端5 D。電阻器3 4及 電容器3 6之第二端及電晶髏4 CI之源極耦接到端2 2及到所 示為地之參考電壓供給。電晶體3 8及4 D之汲極耦接到波 -8 - (对尤間讀.背¾之注&寧項巩功对本頁 .等 、-0 棘 經消部中次標準局只工消费合竹社印^ 6 6. 3 9 8 Γ · ,.· - .......... '
i:/ ! ·-., Λ. L r .- :·;·'- '·· \ :」Y.- ! I A 7 五、發明説明(9 ) 形單元4 2之輪入及到端5 2。波形整形器4 2之輸出耦接到 脈衝延遲單元4 4之輪人及到端5 4。脈衝延遲單元4 4之輸 出耦衝反相單元4 G之輸入及到端5 6。緩衝反相單元4 6之 輸出耦接到線2 4且産生一輸出倍號P W R Ο N。電晶體3 0以 其閘極及汲極耦接到一起來做爲二極體而連接到端50,僅 在端50之電壓更正於在端18之電壓時才自端18之方向中 導通電流。在下文中將更詳細説明。電晶體32也以其閜 極及汲極S接到一起來做為二極II而連接到端5 Q。電源 啓動檢測電路1 2内之元件的數量及大小柑當小,如此可 利用C Μ 0 S技術來製造在積體電路晶片上,而不需要晶片 上之太大面積。在端18、 50、 52、 54及引線24(ΡΜ0Ν) 處之初始電源啓動期間的電壓波形,在下文中更詳細説 明。 當電源供給電壓一開啓時,在端18處之電壓為(U因 為該電壓上升至連成二極體之Ρ〜通道電晶體32的臨限電 壓(threshold Vo丨tage, Vth),所以電晶體32開始經 由電咀器3 4來導通電流到端2 2及地。然後,因為在端1 8 處之供給電歷繼電上升,在端50之電壓和經電阻器34之 電流及遞增供給電壓成比例上升。 因為在端1 8處之供給電壓上升到電晶體3 8及4 ϋ的臨限 電壓(Vth)以上,所以該電晶體開啓開啓。結果端52先 拉高到+ V C C,然後電晶體4 D更加開啓而電晶體3 8切斷, 在端52之電壓突降到地。因為電源開啓,所以在端52處 電壓之上升及下降産生短期間脈衝,而導致在引線24上 --- - n —-----------丁_______泉 (兑先間讀背而之注意事Ιί!#"·ϊ,£?本頁) 4 6 6 3: A7 Η 7 經斌部中央標卑局月工消费合作社印奴 五、發明説明( S ) 1 1 産 生 適 田 延 遲 PWR 0 Μ言號1> 在下文中將更詳細説明。 1 1 在 m 18 處 之 供 給 電 壓 到達 穩 定工 作 位 準 (即, 約3 · 3 1 I 伏 恃 ), 茌端5 0之電壓保持在減去連接成二極體之電晶 1 1 體 t 2 臨 限 電 m V th的位準(+ V C C -V th ) 0 丄山 tr 牺5 2以受到端5 0 間 1 處 正 之 電 壓 來 雒 持 被 開 啓 之電 晶 體保 持 在 零 位準 (Z e r 〇 1! 背 而 1 1 之 1 e v e 1 ) 電 晶 p 3 8 基 體 上 以端 5 0 之正 電 壓 來 偏壓 切 斷。 注 I 電 晶 體 3 2 38 及 4 0 之 臨 限 電壓 Μ 常相 同 (即, 各約〇 • 6伏 Φ 項 I 1 1 待 } 0 電晶體3 〇之臨限電壓vth 通 常低 於 電 晶 體32 、 38及 本 1 裝 4 0 之 臨 限 電 t 通 常 約 0 . 3伏特。 此乃本發明重要設計 Ίί 1 特 D 1 1 為 保 持 小 電 流 來 通 過 電 臼雄 BB Ba 3 2 » _ 旦 供 给 電壓 已 到達 1 I 最 大 位 準 {+ V C C) ϊ 則 所 m 擇電 阻 器34 具 有 高 雷阻 值 (即, 1 1 約 2 百 萬 歐 姆 )〇 為獲該高電阴, 電阻器3 4通常製成為具 奵 1 有 很 大 擴 散 面 積 (d if f U si on a re a )之 擴 散 元 件, 在 本技 1 I 術 中 眾 所 週 知 之 技 術 0 然 而, 因 為該 大 擴 散 面積 ί 電阻 1 .. 器 連 帶 有 限 大 寄 生 電 容 (即, 約1微 微 法 拉 (P s ) ), 其 1 以 電 容 器 來 表 示 t 該 電 容 器也 包 含連 帶 電 晶 體38 及 4 0之 線 I 閘 極 以 及 連 接 電 晶 體 3 0及 3 2之 閘 極及 吸 極 的 寄生 電 容。 1 電 容 器 3 G 之 很 大 值 使 得 電 極啓 動 撿測 電 路 1 2不可 能 ,但_ i t 本 發 明 可 快 迅 應 過 渡 加 諸在 + V C C位 準 上 之 突發 短 期負 i ί 壓 5 妖 後 産 生 一 新 P WR 0 N信號。 下文中將詳細説明。 如 1 i 果 電 路 1 2不 能 足 夠 快 速 響 應在 供 給電 壓 之 突 發負 過 渡, ! 1 將 導 致 閂 及 重 設 電 路 1 4 之 閂錯 誤 (随機)設 定 及主 電 路16 i | 之 不 適 m 作 業 〇 1 1 1 0 1 1 1 i V ;,ί,Ί, ^ ^ ;,ΐ, HI «h ΙΛ1 1^1 ^·Γ :1ί_ ί ΓΝς 5 Λ/ί il·' ( ')]() κ ?L)~ '> il ) 466398 修 fl:年月η A7 B7 經r;fv部屮决標卑局只ΐ,消赀合竹社印奴 五、發明説明(9 ) 如上所述,當供給電壓開啓且上升到某一位準上時, 在端5 2處産生電壓脈衝。端5 2處之電壓脈衝施加到波形 整形單位4 2 ,其鹿生具有尖銳上升及下降緣之整形脈衝 。在端5 2處所出現整肜脈衝施加到脈衝延遲單元4 4 ,其 在端5 fi處産生一相當延遲(即,約1徹秒)之具有下降緣 的寛展電魅脈衝(stretched voltage pulse)。在端56 處之寬展及延遲電壓脈衝施加到緩衝反相單元4 6 ,其在 引線2 4上産生一適當延®的1徹秒之正向P WR 0 N信號。 而僅當P W R 0 N信號經引線2 4等施加到閂2 4 ,而重設電路 1 4 (見第1圖)為適當設定(或重設)在其預定初始條件之 閂時,才允許在端1δ處之供給電壓完全穩定在充分之作 業位準。如果在端丨8處之電源供給電懕突降到某一位準 之下(卽,約+ ί).彳伏特),閂喪失其設定而且隨機重設, 除非當供給電壓再次上升且閂適當地重新初始設置時才 産生一新的P W R 0 Ν信號。本發明即使電源中斷僅延續数 奈秒(n a η 〇 s e c ο n d )也確保産生一新的P W R 0 Ν信號。當然 ,電源斷電條件延绩長時間也導致新的PWR0N信號産生, 如上所述。 現在参照第3圖,所概略圖示關於電壓波形6 2、6 3、 G 4、 G 5、 G G及(Π之圖表G Q ,為當電源開啓時其分別出現 在電源檢測電路1 2之端1 8、 5 0、 5 2、 5 4及5 6及引線2 4處 。圖表6 0之垂直軸線表示各波形之個別電壓〇至M + ”,而 水平軸線表示時間。波形没有按!: b例圖示。 波形G 2表示當電源開啓時在開始時間” T s t a r t ”時端1 8 (对先阽讀背而之注意亊邛存填,riT本頁 -裝. 線 466398 A 7 B7 經"部中央榡準局只工消费合作社印" 五、發明説明( ί< ) I I 處 之 電 壓 上 升 0 電 壓 在 時 間 1* TJ1 ON ”時沿箸向上斜線「 2自 1 1 在 點 7 0 處 之 零 (〇 )上升到在點7 1處之最大位準( 即 ? 約 1 I + ,3 .3 V) 〇 白 II Τ s t a r t M 至 ” 了 ON "所經過時間例如少於1 微 秒 1 I 〇 電 源 保 持 在 點 7 1 所 示 曰 取 大 之 位 準 直 到 故意 切 斷 或 非 故 尤 Μ iJ, 1 1 意 切 斷 為 ifc 0 當 在 波 形 6 2及 時 間 Τ 1 之 線 7 2上 的 點 7 3 處 所 ^1! fi· I 示 電 m 位 準 到 逹 時 超 過 電 晶 體 3 2 之 臨 限電 m Vth而使 之 il A: 1 得 電 晶 m 3 2 開 啓 〇 然 後 ·> 波 形 S 3所 示 !山 m 5 0處 之 電 壓 開 始 苹 Πι I 1 沿 m 線 7 6 白 點 7 4 處 之 零 來 上 升 ί 而 在 時 間” T 0 N ”時到點 -η 1 7 8 ? 線 7 G 具 有 和 波 形 G 2 之 線 7 2 相 同 斜 度 。然 後 (只要電 本 Ή 裝 1 源 it 續 開 啓 )端5 0之電壓保持在點7 8之位準。 該位準是 1 1 + V C C 減 去 電 晶 體 3 2 之 臨 限 電 壓 vth (约 0 , 6 0 V ) 大 小 5 如 上 1 I 所 述 〇 1 1 IT 1 因 為 在 端 5 0 處 之 電 歷 開 始 在 時 間 Τ 1 時 開始 自 零 上 升 7 電 晶 體 3 fi及 4 0 兩 rti. 開 啓 9 而 在 尤山 m 5 2 處 之 電壓 如 波 形 5 4 所 1 I 示 g 點 8 0 處 及 時 間 T 1 時 之 零 來 上 升 i 形 成一 短 期 間 脈 衝 1 1 8 2 ? 然 後 其 在 點 8 4 處 及 時 間 T 2時 快 速 突 降回 到 零 〇 在 時 1 間 Τ 2 時 , 電 晶 體 3 8 受 偏 壓 切 斷 而 電 晶 pn m 40受 重 大 偏 壓 開 線 I 啓 ο 沿 m 波 形 G 1 之 線 7 2而 以 點 8 6所 示 端 1 8的 電 m 位 準 1 1 是 由 晶 niltft BH 3 8 受 偏 m 切 斷 而 電 晶 體 4 0 受 重 大壓 開 啓 的 位 準。 1 1 在 端 5 2 處 之 圓 脈 衝 8 2 經 由 波 形 整 形 單 元4 2 所 整 形 > 如 1 [ 在 波 形 6 5所 見 其 在 Lns 5 4 處 産 生 一 整 形 脈 衝88 0 脈 衝 88 同 1 1 樣 地 以 脈 衝 延 遲 ασ 早 元 4 4 來 延 S 期 間 > 延 羥單 元 4 4 在 J.UJ m 5 6 1 I 處 産 生 波 形 6 6 之 脈 衝 9 0 〇 脈 衝 9 0 白 時 間 T 1延 遲 到 時 間 T 3 1 » 例 如 约 1 微 秒 之 期 間 〇 當 妖 在 時 間 T 3 及脈 衝 9 0 結 束 時 1 1 ί 2 1 1 1 1 4rt ih ii? 1,1 Φ lil 1^1 J? ( Γ·\Λ i A^iL1 i T m > ^gi/Λ 46639 8 A7 B7 經滴部中央標窣局另二消贽合作社印奴 五、發明説明( \ 1 ) 1 ί ί 在 xm m 1 8 處 之 電壓 (波形G 1 ) 已 穩 定在 最 大 工 作位 準 1 1 (t V C c) 〇 1 I 當 脈 衝 g 〇 在 時間 Τ3結束 時 j 如 波形 6 7 所 示 ,緩 衝 反 相 1 1 DM m 元 4 Γ)施 加 信 號9 2到引線 2 4 » 該 信號 為 P W R0 Μ信號經引 間 1 線 2 4 施 加 閂 及 重設 電路14 (第1 圖)。 在 閂 已 經初 始 設 置 If 而 1 I 之 1 後 — P WRO N信號僅當在端1 8處之供給電壓切斷然後 i 竞' 固 復 開 啓 時 才 産生 。本發 明 提 供 幾乎 瞬 間 檢 測電 源 斷 電 Ψ 項 1 條 件 因 此 即 使電 腺才僅 中 斷 數 微撤 秒 也 確保 將 産 生 η 填 1 Η 本 裝 新 P WR.0 Ν信號用於使得閂重設。 ΤΙ 1 電 晶 體 3 2 S 38及 4 0及電 阻 器 3 4 (第2 圖) 構 成一 脈 衝 形 1 I 成 網 路 j 其 等 在網 路中連 接 為 — 反相 器 〇 當 供給 電 壓 已 i Ι 充 分 上 升 (到最大位準或幾乎如此)時 5 在 uu m 5 0之 電 壓 保 1 I 持 局 (稍微低於供給電壓, 而在端52之電壓保持低在零 IT 1 0 但 是 ) 該 等 帝 曰 m日η 體具有 非 線 性 臨限 導 電 恃 性接 近 其 等 1 I 痼 別 臨 限 電 壓 ,在 本技術 是 眾 所 週知 0 因 此 ,當 在 端 18 1 i 處 之 供 給 電 Μ (波形6 2 )先 開 啓 (時間= Ts t a r t)且由零上 1 升 到 + V CC (T ON )時, 電晶體3 2、 3 8及4 0及電阻器3 4在時 線 ί 間 間 隔 Τ 1 到 Τ 2 中在 端5 2處 産 生 波 形6 4 之 脈 衝 8 2 0 該 脈 衝 1 1 8 2 通 常 搽 ] 微 秒期 間之小 分 數 ) 同樣 地 在 供 給電 壓 已 穩 1 | 定 在 其 工 作 位 準+V C C (約 3 .3 伏 特 )後, 在適當且頗後到 1 I 時 間 (Τ 3) 時 造 成P W R G Ν信號S 2之産生。 1 1 在 圖 示 中 i.LU m 5 0處 之電壓 波 形 6 3 在時 間 T s t a rt時 為 零 伏 1 1 特 0 妖 後 在 時間 Τ 1之後 在 端 5 0處 之 電 壓 和在 m 18 處 1 1 1 之 電 (波形G 2 ) — 致地上 升 但 Ξ -U 疋X 小 低 於 一等 於 連 成 1 1 1 3 i 1 1 1 木紙ft尺度迪中國0$代革(CNS ) ί 2丨0/:^7.:」>广) 6 4 經濟部中央標4'-局只工消贽合作社印?木 6 39 8-—:: 1 8a 10. 19 :V: . -· ! ·:;:入 . ... , -:。, A 7 «. — — —一 … m 五、發明説明.(β) _ 二極體之卜通道電晶體3 2之臨限電壓V th大小之量。再 者當然電晶體3 2、 3 8、及4 D之臨限電壓V th _全部大小是 相同{約0 . G伏特)。 如果當電源開啓時,在端5 0處之電壓將自稍微高於零 之位準(即,電媵等於電晶體3 8或4 0之臨限電壓Vth的大 小)啓動,在端5 2處之脈衝8 2 (波形6 4 )在時間自.T 1到T 2 期間不會適當地形成(或完全不形成),因爲在端18之供給 電壓正沿著波形62之線72來上升。結果,當電源開啓而 供給電壓開始上升時,將沒有新PWRON信號92產生。本 發明確保端5 0當電源切斷或突然中斷時,幾乎瞬時回復 到近於零(即,約在+ 0 . 4伏特以下)。因此,隨時當在電 源切斷之後立即或稍後電腺回復開啓時,確保在端5 2處 之新脈衝8 2及在绵2 4上之新P W R 0 N信號9 2的産生。 現在衮照第4 所表示圖表1 D D當霄源啓動檢測電路 12之電源切斷(即,受到突發負電壓過渡)時,概略表示在 端18及端50處之値別電壓對時間的圖示。圖表〗G0之垂直 軸線表示單位伏特之電壓,而水平軸線表示單位微微秒 之時間c圖表1013表第一負向雷壓波1〇2(電源切斷)在微 微秒中,自表示在端18處之+VCC的點1〇3突降到在點處 之零。電壓波彤1 G 2表示當端1 8處之電源中斷即使數徹微 秒時,其中電壓幾乎瞬間突降到零。 圖表lOQtb表示代表在端5Q處之電壓的第二負向電壓波 形1 0 (5。其中圖示及垂直軸線上點1 〇 7所示在端5 0處之初 始電壓位準,比較+ V C C低的卜通道電晶體3 2之臨限電壓 Ί4 - 本紙 度過川中内丨Km ( CMS ) ( 210.0们:.>%_ ) _ · - I n^m _ n * ^ 4V -尤閱諸奸而之"^事項再411:?本莨) -έ 466398 . A 7 Η 7 五、發明説明(〇 ) v th大小(第2圓!),如」二所逑。 當然再者π -通道電晶_ 3 fl (見第2圖)連接成二極體, 具有其源經匯流排2 Q連接到端1 8,而其汲極及閛極同連 接端5 0。因眈,電晶體3 Q不會導通,直到在端1 8之電壓 突降到端5 G處之電壓以下超過電晶體3 0之臨限電壓V th 大小(約〇 . 3伏恃)。電晶體3 (3開始導通之位準表示在圖 表1 D 0之垂直軸線的點I 0 8處D當電晶體3 0導通時,其分 流在電容器3 6之電荷(寄生電容)到地,使得因為在端1 8 處之電壓繼绩其突降(電壓波形1 Q 2 ),所以在端5 0處之電 壓(電壓波形〗0 6 )立即跟隨c 因為電壓波形]G 2突降到零,其.在點1 0 9處通過水平線 Π (1所示及稱為V n e W之電壓位準(約+ 0 . 4伏特)。該電壓 位準低於p -通道電晶體3 2、p -通道電晶體3 8及n -逋道電 晶體4 η等之臨限電壓V th (約0 . 6伏特),而該等電晶體不 導通。然而,連接成二極體之η -通道電晶體3 0繼續導電 ,直到到逹其臨限電壓(約〇 . 3伏持)。因此,端5 ϋ之電壓 波形1 0 6快速地在點1 1 2處突降到水平線1 1 Μ V n e w )以下。 當然,點1 1 2僅和點1 Ο 9分開數微微秒而已。在端5 0及電 壓波形1 Ο β突降到約+ Q . 3伏特(等於電晶體3 0臨限電壓V 大小)之後,電晶體3 I]停止導通。然後 > 電容器3 G完全經 由電阻器3 4來放電,而在更後時間後(圖表1 0 (3來圖示), 電壓波形1 η β隨箸一指數而大致水平曲線來下降到零c 電壓位準V n e w是高於閂及重設重路〗4中之閂喪失其等 初始設置設定及因此需要重設之電壓位準。閂設定只要 -15- 本紙ΐίί尺度適用中阀固家d- ( ( 210.OW ) "先閱請背而之注念事項#JA寫本π( 裝 *1Τ 經滴部中决榡導局另-χ消贽合作社印" 6 6 39
五、發明説明(a ) 在端1 8處之電壓保持高於V n e w則保持原來不變。在任何 情形中,假設在端1 8之電壓在任何時間下降到V n e w以下 ,刖新P W β Ο Μ言號將自動地施加到引線2 4而S閂將重設 圖表1 G 〇也以虛線表示假設電闋波型】,2 0。該假設電壓 波形1 2 CI概略圖示没有連接成二極體之η -通道電晶體3 0 存在(第2圖)在端5 0處的電壓衰搣(當電壓突然.中斷,如 電壓波形1 Q 2所示)。如同假設電壓波形1 2 Q圖示,在端 5 0處之電壓以很緩慢速率呈指數衰減(比較電壓波形1 0 6 } ,因為自電容器3 G洩放電荷大部份經過高歐姆電阻器3 4 。在端ϋ ΰ處之電壓以下降到V n e w位準以下(水平線1 1 0 ) 將要長時間{卽,大約1微秒左右-在此未圖示)。在此 時間期間,在端]ft處之電懕可容易回復(圖表1 〇 (1中未圖 示),但是在本假設情形中不會産生新P W R Ο Ν信號。因而 閂將不會重設。避免此一條件是很重要,如上所逑。 本發明之電源啓動檢測電路的各種修正例,對攬於本 技術者可以實施,而且沒有脱離本發明附帶申請專利範 圍所發表之精神及範圍。例如,可以使用不同於本發明 所説明之電壓位準及臨限電壓,而且脈衝延遲及開啓及 切斷時間可以改變至最佳地適用於設定應用例。再進一 步,電源啓動換測電路不限定應用在待別大小之I C或在 1C上特定之其他(主)電路。再進一步,電阻器34之歐 姆可改變到所需要最佳之位準。再進一步,電晶體之導 電性型式可以倒反,而且負位準及地也可以是電源供給 位準。 Ί 6- 本紙ifc尺度適U_'N_S )) 「尤閱-背而之""事^-^::^^^本瓦 --裝 丨涂 經濟部中央標挲局月工消贽合作杜印於 6 4 i ϋ: A7 137 五、發明説明(β ) 蘩考符號説明 12...................電源開啓檢測電路 1 4...................閂及重設電路 16...................主電路 1 8 , 2 2 , 5 0,5 2,5 4,5 6 .…端 24...................引線 30,40................η -通道場效應電晶體 3 2,3 8 ................Ρ -通道場效應電晶體 4 2...................波形整形單元 G 2 , f; 3 , 6 4,G 5,(1 fi , (3 7 . ·..電壓波形 7 0,7 1,7 3,8 0,8 4 ........¾ 7 2,70................^ 8 2...................脈衝 92...................電源開啓信號 lit)..................水平線 經湞部中央標準局只工消费合作社印狀 -17
Claims (1)
- 4 6 6 3 經濟部智慧財"局員工消費合作社印製 8ft 10. i9修正丨 AS BS C8 D8 々、申請專利範圍 第87116256號「具有甚快檢測電源關斷之電源開啓檢測及 致能電路j專利案 (89年10月修正) 六、申請專利範圍: 1. 一種電源開啓檢測電路,其特徵爲其包含: 一電壓脈衝產生電路,其具有一控制端及一第一電 源供給端,其用於當至少一預選供給電壓施加到該第 —電源供給端時,在第一共用端處產生一電壓脈衝; 及 —電壓降低電路,耦接到該控制端,用於假如該第 一電源供給端所施加供給電壓先到達且超過該預選電 壓位準,而然後突降到該預選電壓位準時,快速地降 低該控制端之電壓,使得當該第一電源供給端到達且 超過該預選電壓位準時,該電壓脈衝產生電路裝置可 在該第一共用端處產生另一電壓脈衝β 2如申請專利範圍第1項之電源開啓檢測電路,其中該 電壓脈衝產生電路包含一第二電源供給端,而該電壓 降低電路裝置耦接在該控制端及該第一電源供給端之 間· 3.如申請專利範圍第2項之電源開啓檢測電路,其中: 該電壓脈衝產生電路包含: 第一及第二Ρ-通道場效應電晶體及一第一 η-通道場 效應電晶體,各該電晶體具有一閘極'及第一及第二 輸出端; (請先間讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標隼(CNS ) A4規格{ 2丨OX W7公釐} rc 4 6 39 8 V、: 以 I C8 …D8 ____— ·. _. ον - - <_______________ 六、申請專利範圍 電阻裝置,其具有第一及第二端,用於在該第一及 第二端間提供電阻; (請先Μ讀背面之注意事項再填寫本頁) 該電壓降低電路裝置包含: 一第二η -通道場效應電晶體,具有一閘極、及第一 及第二輸出端; 該第一及第二Ρ -通道電晶體及該第二η -通道電晶體 之第一輸出端耦接到該第一電源供給端; 該全部電晶體之閘極、該第二Ρ-通道及η-通道電晶 體之第二輸出端、及該電阻裝置之第一端等一起耦接 到第一共用端; 該第一 Ρ-通道電晶體之第二輸出端及該第一 η-通道 電晶體之第一輸出端一起耦接到第二共用端;及 該電阻裝置之第二端及該第一 η-通道電晶體之第二 輸出耦接到該第二電源供給端。 4. 如申請專利範圍第3項之電源開啓檢測電路,其中該 共用端具有其所連帶之電容。 5. —種電源開啓檢測電路,其特徵爲其包含 經濟部智慧財4局R工消費合作社印製 第一及第二Ρ-通道場效應電晶體及第一及第二η-通 道場效應電晶體,各該電晶體具有一閘極及第一及第 二輸出端; 電阻裝置,其具有第一及第二端,用於在該第一及 第二端之間提供一電阻; 寄生電容裝置,用於儲存電荷; 本紙張尺度適用中國國家標準(CNS ) ΑΑ現格(210Χ297公釐) G 經濟部智葱时是局負工"費合作社印製 4 5 39 8 A8 B8 C8 D8 申請專利範圍 該全部電晶體之閘極、該第二P-通道及n-通道電晶 體之輸出端、該電阻裝置之第一端及該電容裝置,全 部耦接到第一共用端; 該第一P-通道電晶體之第一輸出端、該第二P-通道 電晶體之第一輸出端及該第二1-通道電晶體之第二輸 出端耦接到第一電源供給端; 該第一 P-通道電晶體之第二輸出端及該第一II-通道 電晶體之第一輸出端,耦接到該電源啓動檢測電路之 輸出端;及 該電阻裝置之第二端及該第一 n-通道電晶體之第二 輸出端耦接到第二電源供給端。 6. 如申請專利範圍第5項之電源開啓檢測電路,其中該 P-通道電晶體及該第一 η-通道電晶體之臨限電壓不同 於該第二η-通道電晶體之臨限電壓。 7. 如申請專利範圍第5項之電源開啓檢測電路,其中該 Ρ-通道電晶體及該第一 η-通道電晶體之臨限電壓全部 約是0.6伏特,而且該第二η-通道電晶體之臨限電壓 約是0.3伏特。 8. 如申請專利範圍第5項之電源開啓檢測電路,其中該 電阻裝置是約2百萬歐姆之電阻器。 9. 如申請專利範圍第5項之電源開啓檢測電路,進一步 包含脈衝整形及延遲裝置,其具有一輸入耦接到該第 二共用端,而且其具有一輸出用於產生一電壓脈衝信 ; ; 裝 訂 —1 t (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規·格(210X297公釐) 6 4 9 3 6 正充 修補 9 1X ,月 10 8 年 8888 ABCD 經濟部智慈財Λ"工消費合作社印製 六、申請專利範圍 號適用於耦接到在電源一開啓時所要設定之閂。 10. —種電源開啓檢測電路,用於在耦接到該電路及閂等 之電源供給已開啓之後,產生一電源開啓信號來使得 該閂等設定在初始預定條件,該電路及閂是以互補金 屬氧化半導體擴散技術來製造在積體電路上,也包含 當電源開啓時之作業期間接收來自該閂等必需之資訊 的主電路,其特徵爲該電路包含: 第一及第二P·通道場效應電晶體及第一及第二η-通 道場效應電晶體,各該電晶體具有一閘極、及第一及 第二輸出端; 一電阻器,具有第一及第二端;該全部電晶體之閘 極、該第二Ρ-通道及通道之第一輸出端、及該電阻 器之第一端全部耦接到其具有連帶電容之共用端; 該第一 Ρ-通道電晶體之第一輸出端、該第二Ρ-通道 電晶體之第一輸出端及該第二通道電晶體之第二輸 出端耦接到第一電源供給端; 該電阻器之第二端及該第一 通道電晶體之第二輸 出端耦接到第二電源供給端; 該閂等耦接到該第—及第二電源供給端; 該第一及第二Ρ-通道電晶體、該第一 η•通道電晶體 及該電阻器之組合,當該第一及第二電源供端間所耦 接之電源供給開啓時,在該第一 Ρ-通道電晶體及該第 一 η-通道電晶體之第一輸出處產生一電壓脈衝; 本纸张尺度適用中國國家標準(CNS丨Α4現格(2丨0X29?公釐) (請先閲讀背面之注$項再填寫本頁} 裝 、*τ J.-r/ 466 Α8 Β8 C8 D8 六、申請專利範圍 該第二η-通道電晶體提供一低電阻分路(shunt path),當電源中斷時用於降低該共用端之電壓,使得 該電壓啓動檢測電路檢測電源中斷,而且該第一及第 二P-通道電晶體、該第一 η-通道電晶體及該電阻器之 組合,在電源再次開啓時,在該第一 Ρ-通道電晶體及 該第一 η-逋道電晶體之第一輸出處產生另一電壓脈衝; 及 脈衝整形及延遲裝置耦接到該第一 Ρ-通道電晶體及 該第一η-通道電晶體及該閂等之第一輸出端,用於自 該等輸出端所出現各脈衝電壓來產生一電源啓動信號 使得該閂等設定。 11.如申請專利範圍第1〇項之電源開啓檢測電路,其中該 Ρ-通道電晶體及該第一 η-通道電晶體之臨限電壓不同 於該第二ρ·通道電晶體之臨限電壓。 12_如申請專利範圍第11項之電源開啓檢測電路,其中該 Ρ-通道電晶體及該第一 Ρ-通道電晶體之臨限電壓全部 是約0.6伏特,而該第二η-通道電晶體之臨限値電壓 是0.3伏特。 这如申請專利範圍第1〇項之電源開啓檢測電路,其中該 電阻裝置是約2百萬歐姆之電阻器,且具有其所連帶 之寄生電容。 -5- 衣紙張尺度適用中國國家標牵(CNS ) Α4規格(210Χ297公釐) (請先閲讀背面之注意事項再填寫本頁) ." 訂 經濟部智慧財是局負工消費合作社印製
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/940,899 US5942925A (en) | 1997-09-30 | 1997-09-30 | Power-on detection and enabling circuit with very fast detection of power-off |
Publications (1)
Publication Number | Publication Date |
---|---|
TW466398B true TW466398B (en) | 2001-12-01 |
Family
ID=25475609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087116256A TW466398B (en) | 1997-09-30 | 1998-11-10 | Power-on detection and enabling circuit with very fast detection of power-off |
Country Status (7)
Country | Link |
---|---|
US (1) | US5942925A (zh) |
EP (1) | EP0905605B1 (zh) |
JP (1) | JP4119543B2 (zh) |
KR (1) | KR100593565B1 (zh) |
CN (1) | CN1215410C (zh) |
DE (1) | DE69837587T2 (zh) |
TW (1) | TW466398B (zh) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06307060A (ja) * | 1993-04-27 | 1994-11-01 | Sugie Seito Kk | タイル |
US6134686A (en) * | 1998-05-29 | 2000-10-17 | Cypress Semiconductor Corp. | Technique to detect drive strength of input pin |
SE9803960L (sv) | 1998-11-19 | 2000-05-20 | Ericsson Telefon Ab L M | Mobiltelefon |
KR100301252B1 (ko) | 1999-06-23 | 2001-11-01 | 박종섭 | 파워 온 리셋 회로 |
US6204704B1 (en) * | 1999-08-03 | 2001-03-20 | Lucent Technologies Inc. | Micropower, minimal area DC sensing power-up reset circuit |
JP4462743B2 (ja) | 2000-03-29 | 2010-05-12 | 株式会社ルネサステクノロジ | パワーオンリセット回路 |
US6673171B2 (en) * | 2000-09-01 | 2004-01-06 | United States Steel Corporation | Medium carbon steel sheet and strip having enhanced uniform elongation and method for production thereof |
US7069457B2 (en) * | 2002-06-28 | 2006-06-27 | Intel Corporation | Automatic mobile device scalable synchronization based on battery state |
US6744291B2 (en) | 2002-08-30 | 2004-06-01 | Atmel Corporation | Power-on reset circuit |
US6735142B1 (en) * | 2002-10-01 | 2004-05-11 | Nanoamp Solutions, Inc. | Power-up control circuit with a power-saving mode of operation |
KR100554840B1 (ko) * | 2003-11-13 | 2006-03-03 | 주식회사 하이닉스반도체 | 파워 업 신호 발생 회로 |
JP4172378B2 (ja) * | 2003-11-14 | 2008-10-29 | 沖電気工業株式会社 | パワーオンリセット回路 |
CN102200820A (zh) * | 2010-03-26 | 2011-09-28 | 鸿富锦精密工业(深圳)有限公司 | 启动电路 |
US8270224B2 (en) | 2010-09-29 | 2012-09-18 | Micron Technology, Inc. | Voltage discharge circuits and methods |
CN102684144A (zh) * | 2011-03-17 | 2012-09-19 | 环达电脑(上海)有限公司 | 低电保护装置 |
CN104980134B (zh) * | 2015-07-01 | 2018-10-19 | 青岛歌尔声学科技有限公司 | 一种复位电路及具有该电路的电子设备 |
US10347320B1 (en) | 2017-12-28 | 2019-07-09 | Micron Technology, Inc. | Controlling discharge of a control gate voltage |
TR201818468A2 (tr) | 2018-12-04 | 2019-01-21 | Oezler Plastik Sanayi Ve Ticaret Anonim Sirketi | Şi̇şi̇rme kalipçiğinda yeni̇ bi̇r yöntem |
TWI766521B (zh) * | 2020-12-31 | 2022-06-01 | 新唐科技股份有限公司 | 解決通訊介面暫態脈衝輸出的電子裝置及方法 |
CN117316921B (zh) * | 2023-11-30 | 2024-01-30 | 深圳市晶扬电子有限公司 | 一种封装后的可编程熔丝修调控制电路 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4367422A (en) * | 1980-10-01 | 1983-01-04 | General Electric Company | Power on restart circuit |
JPS5932024A (ja) * | 1982-08-13 | 1984-02-21 | Hitachi Ltd | 半導体集積回路 |
US4591745A (en) * | 1984-01-16 | 1986-05-27 | Itt Corporation | Power-on reset pulse generator |
JPS61296817A (ja) * | 1985-06-25 | 1986-12-27 | Ricoh Co Ltd | パワ−オン・リセツト回路 |
JP2508697B2 (ja) * | 1987-03-27 | 1996-06-19 | 日本電気株式会社 | 半導体集積回路 |
JPS6478520A (en) * | 1987-09-19 | 1989-03-24 | Mitsubishi Electric Corp | Power-on reset circuit |
JPH01114114A (ja) * | 1987-10-27 | 1989-05-02 | Nec Corp | オートクリア回路 |
US4983857A (en) * | 1989-07-31 | 1991-01-08 | Sgs-Thomson Microelectronics, Inc. | Power-up reset circuit |
JPH0486924U (zh) * | 1990-11-30 | 1992-07-28 | ||
JPH04355809A (ja) * | 1991-06-04 | 1992-12-09 | Fujitsu Ltd | 初期値設定回路 |
JPH0514158A (ja) * | 1991-06-30 | 1993-01-22 | Nec Corp | パワーオンリセツトパルス制御回路 |
JPH0548417A (ja) * | 1991-08-19 | 1993-02-26 | Seiko Epson Corp | パワー・オン検出回路 |
JPH05259859A (ja) * | 1992-02-28 | 1993-10-08 | Oki Lsi Tekunoroji Kansai:Kk | オート・クリヤー回路 |
KR960003529B1 (ko) * | 1993-07-08 | 1996-03-14 | 삼성전자주식회사 | 반도체 메모리 장치의 칩 초기화 신호 발생회로 |
JP3071654B2 (ja) * | 1994-12-28 | 2000-07-31 | 日本電気アイシーマイコンシステム株式会社 | パワーオン・リセット回路 |
KR0153603B1 (ko) * | 1995-05-16 | 1998-12-15 | 김광호 | 반도체 장치의 파워-업 리세트신호 발생회로 |
US5721502A (en) * | 1995-06-06 | 1998-02-24 | Analog Devices, Inc. | Voltage-controlled reset for logic state initialization |
JPH09162713A (ja) * | 1995-12-11 | 1997-06-20 | Mitsubishi Electric Corp | 半導体集積回路 |
-
1997
- 1997-09-30 US US08/940,899 patent/US5942925A/en not_active Expired - Lifetime
-
1998
- 1998-08-25 DE DE69837587T patent/DE69837587T2/de not_active Expired - Lifetime
- 1998-08-25 EP EP98115954A patent/EP0905605B1/en not_active Expired - Lifetime
- 1998-09-25 CN CNB981207189A patent/CN1215410C/zh not_active Expired - Fee Related
- 1998-09-29 JP JP27511398A patent/JP4119543B2/ja not_active Expired - Fee Related
- 1998-09-30 KR KR1019980040799A patent/KR100593565B1/ko not_active IP Right Cessation
- 1998-11-10 TW TW087116256A patent/TW466398B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100593565B1 (ko) | 2006-08-30 |
CN1221914A (zh) | 1999-07-07 |
EP0905605B1 (en) | 2007-04-18 |
KR19990030295A (ko) | 1999-04-26 |
DE69837587T2 (de) | 2008-02-07 |
JPH11163701A (ja) | 1999-06-18 |
DE69837587D1 (de) | 2007-05-31 |
EP0905605A2 (en) | 1999-03-31 |
US5942925A (en) | 1999-08-24 |
EP0905605A3 (en) | 2005-01-19 |
CN1215410C (zh) | 2005-08-17 |
JP4119543B2 (ja) | 2008-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW466398B (en) | Power-on detection and enabling circuit with very fast detection of power-off | |
JP6076630B2 (ja) | ドライバ回路 | |
JP2624585B2 (ja) | 低電流基板バイアス発生回路 | |
TWI283516B (en) | Internal voltage generation circuit and voltage detection circuit | |
JP2000031807A (ja) | 集積回路用パワ―オンリセット回路 | |
JP3702038B2 (ja) | 遅延回路 | |
US20020093374A1 (en) | Control circuit for an output driving stage of an integrated circuit | |
JPH066195A (ja) | 出力ドライバ回路 | |
CN114362732A (zh) | 上电复位电路、芯片及显示装置 | |
TW380313B (en) | Semiconductor integrated circuit | |
US6335646B1 (en) | Power-on reset circuit for generating a reset pulse signal upon detection of a power supply voltage | |
JPH05120862A (ja) | 基板バイアス電圧発生器に対する調節回路 | |
JP4748841B2 (ja) | 半導体装置 | |
US9177622B2 (en) | Supply independent delayer | |
TW525172B (en) | Semiconductor storage device | |
JP2009514436A (ja) | 高電圧耐性ポートドライバ | |
US6958641B2 (en) | Delay circuit with more-responsively adapting delay time | |
US9768685B2 (en) | Bootstrap circuit | |
US7372321B2 (en) | Robust start-up circuit and method for on-chip self-biased voltage and/or current reference | |
JPH07239348A (ja) | パワーオンリセット回路及び電源電圧検出回路 | |
US20140369105A1 (en) | Generating output signal during read operation | |
TW444254B (en) | Voltage detecting circuit | |
JP2740626B2 (ja) | 電圧発生回路 | |
TWI334141B (en) | Clock receiver, and the related semiconductor memory module and correction method | |
TW303467B (en) | The semiconductor IC |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |