TWI766521B - 解決通訊介面暫態脈衝輸出的電子裝置及方法 - Google Patents

解決通訊介面暫態脈衝輸出的電子裝置及方法 Download PDF

Info

Publication number
TWI766521B
TWI766521B TW109147060A TW109147060A TWI766521B TW I766521 B TWI766521 B TW I766521B TW 109147060 A TW109147060 A TW 109147060A TW 109147060 A TW109147060 A TW 109147060A TW I766521 B TWI766521 B TW I766521B
Authority
TW
Taiwan
Prior art keywords
communication interface
reset
interface circuit
output
terminal
Prior art date
Application number
TW109147060A
Other languages
English (en)
Other versions
TW202227931A (zh
Inventor
張佑任
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW109147060A priority Critical patent/TWI766521B/zh
Priority to CN202111534921.2A priority patent/CN114691421A/zh
Application granted granted Critical
Publication of TWI766521B publication Critical patent/TWI766521B/zh
Publication of TW202227931A publication Critical patent/TW202227931A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Logic Circuits (AREA)
  • Communication Control (AREA)

Abstract

一種電子裝置包括一重置控制器、一通訊介面控制器，以及一通訊介面電路。重置控制器依據一重置指令輸出一重置訊號及一重置事件鏈接訊號。通訊介面控制器依據重置訊號輸出一重置控制訊號。通訊介面電路接收重置事件鏈接訊號，使得通訊介面電路儲存當下所傳輸通信訊號的電壓狀態，以備進入一輸入模式。通訊介面電路更接收重置控制訊號，使得通訊介面電路進行重置。通訊介面電路進入輸入模式的時間點係早於通訊介面電路進行重置的時間點。

Description

解決通訊介面暫態脈衝輸出的電子裝置及方法
本發明係有關於電子裝置，特別是有關於用於解決通訊介面暫態脈衝輸出的電子裝置及方法。
在通用型輸入輸出(GPIO)的通訊界面中，當GPIO電路接收來自GPIO控制器的一重置(reset)指令時，GPIO電路會從原本的輸出模式轉換為輸入模式。在模式的轉換過程中，GPIO電路在執行邏輯重置時，由於電訊號在GPIO控制器及GPIO電路中傳輸的速度不盡相同，因此可能在GPIO介面中產生暫態脈衝，暫態脈衝更可能造成系統的異常操作。若GPIO電路進入輸入模式的時間點晚於GPIO電路執行重置的時間點，則可會有暫態脈衝的產生。
依據本發明實施例之電子裝置，包括一重置控制器、一通訊介面控制器，以及一通訊介面電路。重置控制器依據一重置指令輸出一重置訊號及一重置事件鏈接訊號。通訊介面控制器依據重置訊號輸出一重置控制訊號。通訊介面電路接收重置事件鏈接訊號，使得通訊介面電路儲存當下所傳輸通信訊號的電壓狀態，以備進入一輸入模式。通訊介面電路更接收重置控制訊號，使得通訊介面電路進行重置。通訊介面電路進入輸入模式的時間點係早於通訊介面電路進行重置的時間點。
如上所述之電子裝置，其中，通訊介面電路包括一輸出端、一輸出致能端、一輸入端，以及一輸入輸出端。當輸出致能端的電壓從高準位變為低準位，則通訊介面電路進入輸入模式。當重置控制訊號從高準位變為低準位，則通訊介面電路進行重置。
如上所述之電子裝置，其中，通訊介面電路更包括一及閘。通訊介面電路的輸出端及輸出致能端作為及閘的輸入，通訊介面電路的輸入輸出端作為及閘的輸出，並且通訊介面電路的輸入端耦接輸入輸出端。
如上所述之電子裝置，其中，通訊介面電路的輸出致能端的電壓從高準位變為低準位的時間點係早於重置控制訊號從高準位變為低準位的時間點。
如上所述之電子裝置，其中，通訊介面電路包括一輸出端、一輸出致能端、一輸入端、一輸入輸出端、一栓鎖致能端、一第一正反器、一第二正反器、一第一多工器、一第二多工器、一及閘，以及一延時器。
如上所述之電子裝置，其中，栓鎖致能端耦接至第一正反器及第二正反器的時脈輸入端，以及延時器的輸入。延時器的輸出耦接至第一多工器及第二多工器的控制端。第一正反器的資料輸入端耦接通訊介面電路的輸出端，第一正反器的輸出結果端耦接第一多工器的一第一輸入。第二正反器的資料輸入端耦接通訊介面電路的輸出致能端。第二正反器的輸出結果端耦接第二多工器的一第三輸入。通訊介面電路的輸出端耦接第一多工器的一第二輸入。通訊介面電路的輸出致能端耦接至第二多工器的一第四輸入。第一多工器及第二多工器的輸出係作為及閘的輸入。通訊介面電路的輸入輸出端作為及閘的輸出，並且通訊介面電路的輸入端耦接輸入輸出端。
如上所述之電子裝置，其中，通訊介面電路的栓鎖致能端接收重置事件鏈接訊號。當通訊介面控制器將重置事件鏈接訊號從低準位變為高準位，第一正反器及第二正反器儲存當下輸出端及輸出致能端的電壓狀態，使得第一多工器輸出第一正反器所儲存的當下輸出端的電壓狀態予及閘，並且第二多工器輸出第二正反器所儲存的當下輸出致能端的電壓狀態予及閘。
如上所述之電子裝置，其中，重置控制訊號從高準位變為低準位的時間點係落在重置事件鏈接訊號維持高準位的期間，使得通訊介面電路的輸出端及輸出致能端的電壓狀態在通訊介面電路進行重置的前後維持一致。
依據本發明實施例之解決通訊介面暫態脈衝輸出的方法，適用於用於一電子裝置，用以傳輸通信訊號，電子裝置包括一重置控制器、一通訊介面控制器，以及一通訊介面電路。方法包括：重置控制器依據一重置指令，輸出一重置訊號及一重置事件鏈接訊號；通訊介面控制器依據重置訊號，輸出一重置控制訊號；通訊介面電路接收重置事件鏈接訊號，使得通訊介面電路儲存當下所傳輸通信訊號的電壓狀態，以備進入一輸入模式；通訊介面電路接收重置控制訊號，使得通訊介面電路進行重置；其中，通訊介面電路進入輸入模式的時間點係早於通訊介面電路進行重置的時間點。
如上所述之方法，更包括：當重置控制器將重置事件鏈接訊號從低準位變為高準位，則通訊介面電路儲存所傳輸通信訊號的電壓狀態；以及在重置控制器將重置事件鏈接訊號維持高準位的期間，通訊介面控制器將重置控制訊號從高準位變為低準位，使得通訊介面電路的通信訊號的電壓狀態能在通訊介面電路進行重置的時間點前後維持一致。
本發明係參照所附圖式進行描述，其中遍及圖式上的相同參考數字標示了相似或相同的元件。上述圖式並沒有依照實際比例大小描繪，其僅僅提供對本發明的說明。一些發明的型態描述於下方作為圖解示範應用的參考。這意味著許多特殊的細節，關係及方法被闡述來對這個發明提供完整的了解。無論如何，擁有相關領域通常知識的人將認識到若沒有一個或更多的特殊細節或用其他方法，此發明仍然可以被實現。
以其他例子來說，眾所皆知的結構或操作並沒有詳細列出以避免對這發明的混淆。本發明並沒有被闡述的行為或事件順序所侷限，如有些行為可能發生在不同的順序亦或同時發生在其他行為或事件之下。此外，並非所有闡述的行為或事件都需要被執行在與現有發明相同的方法之中。
第1圖為本發明實施例之電子裝置100的示意圖。如第1圖所示，電子裝置100包括一重置控制器102、一通訊介面控制器104，以及一通訊介面電路106。重置控制器102接收來自其所在系統中中央處理器(CPU)(未圖示)的一重置(reset)指令120。重置控制器102首先判斷重置指令120中的內容是否為一重置事件。當重置控制器102判斷重置指令120中的內容的確為重置事件，則重置控制器102依據重置指令120對應地輸出一重置訊號122予通訊介面控制器104，並且同時輸出一重置事件鏈接(reset event link)訊號130予通訊介面電路106。
通訊介面控制器104接收來自重置控制器102的重置訊號122，並且依據重置訊號122輸出一重置控制訊號124予通訊介面電路106。在一些實施例中，通訊介面電路106分別接收來自重置控制器102的重置事件鏈接訊號130及來自通訊介面控制器104的重置控制訊號124。在一些實施例中，如第1圖所示，通訊介面電路106包括一輸出端112、一輸出致能端114、一輸入端116、一輸入輸出端118，以及一及閘。當通訊介面電路106處在一輸出模式時，輸出致能端114的電壓將維持高準位，輸出端112的電壓狀態相同於輸入輸出端118的電壓狀態，因此欲傳輸給其他晶片的通信訊號可透過輸出端112，經過及閘110，最後由輸入輸出端118傳輸給其他晶片。在一些實施例中，輸入輸出端118可為通訊介面電路106經封裝後外部的針腳，但本發明不限於此。
在一些實施例中，當通訊介面電路106處在一輸入模式時，輸出致能端114的電壓將維持低準位，及閘110的輸出端112輸出低準位，因此來自其他晶片的通信訊號可透過輸入輸出端118，經過輸入端116，最後由通訊介面電路106所接收，而得到其他晶片所傳輸的資料。在一些實施例中，當通訊介面電路106接收到來自重置控制器102的重置事件鏈接訊號130時，可驅使通訊介面電路106快速進入輸入模式。換句話說，當通訊介面電路106接收到來自重置控制器102的重置事件鏈接訊號130時，可驅使通訊介面電路106將輸出致能端114的電壓由高準位變為低準位。
在一些實施例中，當通訊介面電路106接收到來自重置控制器102的重置事件鏈接訊號130時，會使得通訊介面電路106儲存當下所傳輸通信訊號(例如輸出端112及輸出致能端114上的電壓)的電壓狀態。在一些實施例中，當通訊介面電路106接收到來自通訊介面控制器104的重置控制訊號124時，會使得通訊介面電路106執行一重置動作。在一些實施例中，通訊介面電路106進入輸入模式的時間點係早於通訊介面電路106進行重置的時間點。換句話說，通訊介面電路106的輸出致能端114的電壓由高準位變為低準位的時間點係早於通訊介面電路106所接收的重置控制訊號124由高準位變為低準位的時間點。
在一些實施例中，通訊介面控制器104可為一通用輸入輸出(GPIO)控制器，並且通訊介面電路106可為一GPIO電路，但本發明不限於此。在一些實施例中，重置控制器102、通訊界面控制器104，以及通訊介面電路106係可設置在同一晶片中。在一些實施例中，通訊界面控制器104及通訊介面電路106係設置在同一晶片中，而重置控制器102係設置在另一晶片中，但本發明不限於此。
第2圖為本發明實施例之電子裝置100的訊號時序圖。第2圖揭露了第1圖電子裝置100的重置指令120、重置訊號122、重置控制訊號124，以及通訊介面電路106的輸出端112、輸出致能端114、輸入輸出端118，及輸入端116的訊號時序圖。如第2圖所示，重置指令120於時間點t1時由高準位變為低準位，換句話說，重置控制器102於時間點t1時接收到來自系統的重置指令120。重置訊號122於時間點t2時由高準位變為低準位，換句話說，通訊介面控制器104於時間點t2時接收到來自重置控制器102的重置訊號122。重置控制訊號124於時間點t3時由高準位變為低準位，換句話說，通訊介面電路106於時間點t3時接收來自通訊介面控制器104的重置控制訊號124，並且於時間點t3時執行重置動作。
在時間點t2與時間點t3之間，例如通訊介面電路106於時間點t2時也接收到來自重置控制器102的重置事件鏈接訊號130(亦即，重置事件鏈接訊號130在時間點t2時由低準位變為高準位)，通訊介面電路106的輸出致能端114的電壓由高準位變為低準位。換句話說，通訊介面電路106於時間點t2與時間點t3之間進入輸入模式。通訊介面電路106於時間點t3接收到重置控制訊號124之前即進入輸入模式，即使通訊介面電路106的輸出端112於時間點t3時因為通訊介面電路106執行重置動作而出現一暫態脈衝200，但由於輸出致能端114的電壓於時間點t3時已變為低準位，及閘110係可將透過AND邏輯運算將暫態脈衝200濾除，使得輸入輸出端118及輸入端116的電壓於時間點t3時維持穩定。
換句話說，由於通訊介面電路106收到重置事件鏈接訊號130而在執行重置動作之前早先進入輸入模式，因此可避免在輸出端118及輸入端116產生暫態脈衝200。在一些實施例中，重置控制訊號124從高準位變為低準位的時間點(例如時間點t3)係落在重置事件鏈接訊號130維持高準位的期間(如第2圖所示)，使得通訊介面電路106的輸出端112及輸出致能端114的電壓狀態在通訊介面電路106於時間點t3進行重置的前後維持一致。
第3圖為本發明實施例之電子裝置300的示意圖。第3圖電子裝置300與第1圖的電子裝置100的不同之處在於，第3圖的電子裝置300包括通訊介面電路330，其中，通訊界面電路330係相異於電子裝置100的通訊介面電路106。第3圖的電子裝置300所包括的重置控制器102及通訊介面控制器104係與第1圖相同，故不再贅述。如第3圖所示，通訊介面電路330包括一輸出端112、一輸出致能端114、一輸入端116、一輸入輸出端118、一栓鎖致能端320、一正反器302、一正反器304、一多工器306、一多工器308、一及閘110，以及一延時器310。
通訊介面電路330的栓鎖致能端320耦接至正反器302及正反器304的時脈輸入端，以及延時器310的輸入。在一些實施例中，正反器302及正反器304皆為一D型正反器(D flip-flop)。因此，當栓鎖致能端320的電壓由低準位變為高準位，正反器302會儲存當下輸出端112的電壓狀態，並且正反器304會儲存當下輸出致能端114的電壓狀態。在一些實施例中，通訊介面電路330的栓鎖致能端320接收重置事件鏈接訊號130。延時器310的輸出耦接至多工器306及多工器308的控制端。
如第3圖所示，正反器302的資料輸入端耦接通訊介面電路330的輸出端112，正反器302的輸出結果端耦接多工器306的一第一輸入。正反器304的資料輸入端耦接通訊介面電路330的輸出致能端114，正反器304的輸出結果端耦接多工器308的一第三輸入。通訊介面電路330的輸出端112耦接多工器306的一第二輸入，通訊介面電路330的輸出致能端114耦接至多工器308的一第四輸入。多工器306及多工器308的輸出係作為及閘110的輸入。通訊介面電路330的輸入輸出端118作為及閘110的輸出，並且通訊介面電路330的輸入端116耦接輸入輸出端118。
在一些實施例中，同時參考第2圖及第3圖，當通訊介面電路330的栓鎖致能端320接收來自重置控制器102的重置事件鏈接訊號130，亦即如同第2圖的重置事件鏈接訊號130於時間點t2時由低準位變為高準位，正反器302會儲存當下輸出端112的電壓狀態，並且正反器304會儲存當下輸出致能端114的電壓狀態。重置事件鏈接訊號130經過延時器310的延時，使得多工器306導通其第一輸入與其輸出的時間晚於正反器302儲存當下輸出端112的電壓狀態的時間，並且使得多工器308導通其第三輸入與其輸出的時間晚於正反器304儲存當下輸出致能端114的電壓狀態的時間。
換句話說，當重置事件鏈接訊號130由低準位變為高準位時(亦即，栓鎖致能端320的電壓由低準位變為高準位)，延時器310可確保多工器306輸出正反器302所儲存當下輸出端112的電壓狀態予及閘110，並且可確保多工器308輸出正反器304所儲存當下輸出致能端114的電壓狀態予及閘110。在一些實施例中，當重置事件鏈接訊號130變為低準位時(亦即，栓鎖致能端320的電壓變為低準位)，正反器302不儲存當下輸出端112的電壓狀態，並且多工器306導通其第二輸入與其輸出，用以輸出即時的輸出端112的電壓狀態予及閘110。相同地，當重置事件鏈接訊號130變為低準位時(亦即，栓鎖致能端320的電壓變為低準位)，正反器304不儲存當下輸出致能端114的電壓狀態，並且多工器308導通其第四輸入與其輸出，用以輸出即時的輸出致能端114的電壓狀態予及閘110。
在一些實施例中，在重置控制器102將重置事件鏈接訊號130維持高準位的期間(如第2圖的時間點t2至超過時間點t3的時段)，通訊介面控制器104將重置控制訊號124從高準位變為低準位(如第2圖的時間點t2)，使得通訊介面電路330的輸出端112及輸出致能端114的電壓狀態能在通訊介面電路330進行重置的時間點(例如第2圖的時間點t2)前後維持一致。當重置事件鏈接訊號130回到低準位，則通訊介面電路330的輸出端112及輸出致能端114的電壓狀態回復到最新(即時)的狀態。
舉例來說，如第2圖及第3圖所示，當重置事件鏈接訊號130於時間點t2時由低準位變為高準位，正反器302儲存時間點t2時輸出端112的電壓狀態(例如為低準位)，正反器304儲存時間點t2時輸出致能端114的電壓狀態(例如為高準位)。在重置事件鏈接訊號130維持高準位的期間，由於多工器306將正反器302所儲存時間點t2時輸出端112的電壓狀態(例如為低準位)傳輸至及閘110的輸入，以及多工器308將正反器304所儲存時間點t2時輸出致能端114的電壓狀態(例如為高準位)傳輸至及閘110的輸入，因此及閘110的輸出(即輸入輸出端118及輸入端116)的電壓狀態皆為低準位(亦即“0”AND“1”=“0”)，因而可將輸出端112上通訊介面電路330進行重置所產生的暫態脈衝200濾除。
第4圖為本發明實施例之電子裝置400的示意圖。第4圖電子裝置400與第1圖的電子裝置100的不同之處在於，第4圖的電子裝置400包括通訊介面電路402，其中，通訊界面電路402係相異於電子裝置100的通訊介面電路104。如第4圖所示，通訊界面電路402包括一GPIO控制器410、一積體匯流排電路(I2C)控制器412、一序列周邊介面(SPI)控制器414，以及一多工器408。在一些實施例中，通訊界面電路402更包括一通用非同步收發傳輸器(UART)控制器(未圖示)，但本發明不限於此。
在一些實施例中，GPIO控制器410、I2C控制器412，以及SPI控制器414分別接收來自重置控制器102的重置訊號122。通訊界面控制器402透過一控制訊號420，用以選擇所需進行重置的介面。舉例來說，通訊界面電路106支援GPIO通訊介面時，通訊界面控制器402將控制訊號420的內容設定為“00”，使得多工器408與GPIO控制器410相耦接。GPIO控制器410因此依據重置訊號122，輸出重置控制訊號124予通訊界面電路106。
在另一個範例中，通訊界面電路106支援SPI通訊介面時，通訊界面控制器402將控制訊號420的內容設定為“10”，使得多工器408與SPI控制器414相耦接。SPI控制器414因此依據重置訊號122，輸出重置控制訊號124予通訊界面電路106。之後，通訊界面電路106透過接收來自重置控制器102的重置事件鏈接訊號130，使得通訊界面電路106進入輸入模式的時間點早於通訊界面電路106依據重置控制訊號124執行重置操作的時間點，用以避免在輸出端112、輸入輸出端118，及輸入端116產生暫態脈衝(例如第2圖的暫態脈衝200)。
第5圖為本發明實施例之以第1圖的電子裝置100解決通訊介面暫態脈衝輸出的方法的流程圖。如第5圖所示，第1圖的重置控制器102執行步驟S500，亦即依據一重置指令120，輸出一重置訊號122及一重置事件鏈接訊號130。第1圖的通訊介面控制器接著執行步驟S502，亦即依據重置訊號122，輸出一重置控制訊號124。再者，第1圖的通訊介面電路106執行步驟S506，亦即接收重置事件鏈接訊號130，使得通訊介面電路106儲存當下所傳輸通信訊號(例如輸出端112及輸出致能端114)的電壓狀態，以備進入一輸入模式(例如第2圖的輸出致能端114的電壓由高準位變為低準位)。
接著，通訊介面電路106執行步驟S506，亦即接收重置控制訊號124，使得通訊介面電路106進行重置。其中，步驟S504中通訊介面電路106進入輸入模式的時間點係早於步驟S506中通訊介面電路106進行重置的時間點。之後，通訊介面電路106執行步驟S508，亦即當重置事件鏈接訊號130從低準位變為高準位，則通訊介面電路106儲存所傳輸通信訊號(例如輸出端112及輸出致能端114)的電壓狀態。
最後，重置控制器102、通訊介面控制器104及通訊介面電路106一起完成步驟S510。在步驟S510中，在重置控制器102將重置事件鏈接訊號130維持高準位的期間，通訊介面控制器104將重置控制訊號124從高準位變為低準位，使得通訊介面電路106的通信訊號(例如輸出端112及輸出致能端114)的電壓狀態在通訊介面電路106進行重置的前後能維持一致。本發明的電子裝置及用於解決通訊介面暫態脈衝輸出的方法係透過第1圖的重置事件鏈接訊號130的方式預處理通訊介面(例如GPIO)狀態改變的問題，用以確保晶片在重置過程中不會產生非預期的暫態脈衝。
雖然本發明的實施例如上述所描述，我們應該明白上述所呈現的只是範例，而不是限制。依據本實施例上述示範實施例的許多改變是可以在沒有違反發明精神及範圍下被執行。因此，本發明的廣度及範圍不該被上述所描述的實施例所限制。更確切地說，本發明的範圍應該要以以下的申請專利範圍及其相等物來定義。
儘管上述發明已被一或多個相關的執行來圖例說明及描繪，等效的變更及修改將被依據上述規格及附圖且熟悉這領域的其他人所想到。此外，儘管本發明實施例的一特別特徵已被相關的多個執行之一所示範，上述特徵可能由一或多個其他特徵所結合，以致於可能有需求及有助於任何已知或特別的應用。
除非有不同的定義，所有本文所使用的用詞(包含技術或科學用詞)是可以被屬於上述發明的技術中擁有一般技術的人士做一般地了解。我們應該更加了解到上述用詞，如被定義在眾所使用的字典內的用詞，在相關技術的上下文中應該被解釋為相同的意思。除非有明確地在本文中定義，上述用詞並不會被解釋成理想化或過度正式的意思。
100:電子裝置 102:重置控制器 104:通訊介面控制器 106:通訊介面電路 110:及閘 112:輸出端 114:輸出致能端 116:輸入端 118:輸入輸出端 120:重置指令 122:重置訊號 124:重置控制訊號 130:重置事件鏈接訊號 200:暫態脈衝 t1,t2,t3:時間點 300:電子裝置 302:正反器 304:正反器 306:多工器 308:多工器 310:延時器 320:栓鎖致能端 330:通訊介面電路 400:電子裝置 402:通訊介面電路 408:多工器 410:GPIO控制器 412:I2C控制器 414:SPI控制器 420:控制訊號 S500,S502,S504:步驟 S506,S508,S510:步驟
第1圖為本發明實施例之電子裝置100的示意圖。 第2圖為本發明實施例之電子裝置100的訊號時序圖。 第3圖為本發明實施例之電子裝置300的示意圖。 第4圖為本發明實施例之電子裝置400的示意圖。 第5圖為本發明實施例之以第1圖的電子裝置100解決通訊介面暫態脈衝輸出的方法的流程圖。
100:電子裝置
102:重置控制器
104:通訊介面控制器
106:通訊介面電路
110:及閘
112:輸出端
114:輸出致能端
116:輸入端
118:輸入輸出端
120:重置指令
122:重置訊號
124:重置控制訊號
130:重置事件鏈接訊號

Claims (10)

  1. 一種電子裝置，包括： 一重置控制器，依據一重置指令，輸出一重置訊號及一重置事件鏈接訊號； 一通訊介面控制器，依據該重置訊號，輸出一重置控制訊號； 一通訊介面電路，接收該重置事件鏈接訊號，使得該通訊介面電路儲存當下所傳輸通信訊號的電壓狀態，以備進入一輸入模式；並且，接收該重置控制訊號，使得該通訊介面電路進行重置； 其中，該通訊介面電路進入該輸入模式的時間點係早於該通訊介面電路進行重置的時間點。
  2. 如請求項1之電子裝置，其中，該通訊介面電路包括一輸出端、一輸出致能端、一輸入端，以及一輸入輸出端；當該輸出致能端的電壓從高準位變為低準位，則該通訊介面電路進入該輸入模式；以及當該重置控制訊號從高準位變為低準位，則該通訊介面電路進行重置。
  3. 如請求項2之電子裝置，其中，該通訊介面電路更包括一及閘；其中，該通訊介面電路的該輸出端及該輸出致能端作為該及閘的輸入，該通訊介面電路的該輸入輸出端作為該及閘的輸出，並且該通訊介面電路的該輸入端耦接該輸入輸出端。
  4. 如請求項2之電子裝置，其中，該通訊介面電路的該輸出致能端的電壓從高準位變為低準位的時間點係早於該重置控制訊號從高準位變為低準位的時間點。
  5. 如請求項1之電子裝置，其中，該通訊介面電路包括一輸出端、一輸出致能端、一輸入端、一輸入輸出端、一栓鎖致能端、一第一正反器、一第二正反器、一第一多工器、一第二多工器、一及閘，以及一延時器。
  6. 如請求項5之電子裝置，其中，該栓鎖致能端耦接至該第一正反器及該第二正反器的時脈輸入端，以及該延時器的輸入；該延時器的輸出耦接至該第一多工器及該第二多工器的控制端；該第一正反器的資料輸入端耦接該通訊介面電路的該輸出端，該第一正反器的輸出結果端耦接該第一多工器的一第一輸入；該第二正反器的資料輸入端耦接該通訊介面電路的該輸出致能端，該第二正反器的輸出結果端耦接該第二多工器的一第三輸入；該通訊介面電路的該輸出端耦接該第一多工器的一第二輸入；該通訊介面電路的該輸出致能端耦接至該第二多工器的一第四輸入；該第一多工器及該第二多工器的輸出係作為該及閘的輸入；該通訊介面電路的該輸入輸出端作為該及閘的輸出，並且該通訊介面電路的該輸入端耦接該輸入輸出端。
  7. 如請求項6之電子裝置，其中，該通訊介面電路的該栓鎖致能端接收該重置事件鏈接訊號；當該通訊介面控制器將該重置事件鏈接訊號從低準位變為高準位，該第一正反器及該第二正反器儲存當下該輸出端及該輸出致能端的電壓狀態，使得該第一多工器輸出該第一正反器所儲存的當下該輸出端的電壓狀態予該及閘，並且該第二多工器輸出該第二正反器所儲存的當下該輸出致能端的電壓狀態予該及閘。
  8. 如請求項7之電子裝置，其中，該重置控制訊號從高準位變為低準位的時間點係落在該重置事件鏈接訊號維持高準位的期間，使得該通訊介面電路的該輸出端及該輸出致能端的電壓狀態在該通訊介面電路進行重置的前後維持一致。
  9. 一種解決通訊介面暫態脈衝輸出的方法，適用於用於一電子裝置，用以傳輸通信訊號，該電子裝置包括一重置控制器、一通訊介面控制器，以及一通訊介面電路，該方法包括： 該重置控制器依據一重置指令，輸出一重置訊號及一重置事件鏈接訊號； 該通訊介面控制器依據該重置訊號，輸出一重置控制訊號； 該通訊介面電路接收該重置事件鏈接訊號，使得該通訊介面電路儲存當下所傳輸通信訊號的電壓狀態，以備進入一輸入模式； 該通訊介面電路接收該重置控制訊號，使得該通訊介面電路進行重置； 其中，該通訊介面電路進入該輸入模式的時間點係早於該通訊介面電路進行重置的時間點。
  10. 如請求項9之解決通訊介面暫態脈衝輸出的方法，更包括： 當該重置控制器將該重置事件鏈接訊號從低準位變為高準位，則該通訊介面電路儲存所傳輸通信訊號的電壓狀態； 在該重置控制器將該重置事件鏈接訊號維持高準位的期間，該通訊介面控制器將該重置控制訊號從高準位變為低準位，使得該通訊介面電路的通信訊號的電壓狀態能在該通訊介面電路進行重置的時間點前後維持一致。
TW109147060A 2020-12-31 2020-12-31 解決通訊介面暫態脈衝輸出的電子裝置及方法 TWI766521B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109147060A TWI766521B (zh) 2020-12-31 2020-12-31 解決通訊介面暫態脈衝輸出的電子裝置及方法
CN202111534921.2A CN114691421A (zh) 2020-12-31 2021-12-15 解决通信接口暂态脉冲输出的电子装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109147060A TWI766521B (zh) 2020-12-31 2020-12-31 解決通訊介面暫態脈衝輸出的電子裝置及方法

Publications (2)

Publication Number Publication Date
TWI766521B true TWI766521B (zh) 2022-06-01
TW202227931A TW202227931A (zh) 2022-07-16

Family

ID=82135941

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109147060A TWI766521B (zh) 2020-12-31 2020-12-31 解決通訊介面暫態脈衝輸出的電子裝置及方法

Country Status (2)

Country Link
CN (1) CN114691421A (zh)
TW (1) TWI766521B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414378A (en) * 1992-06-04 1995-05-09 Motorola, Inc. Method of detecting voltage transients
US5942925A (en) * 1997-09-30 1999-08-24 Siemens Aktiengesellschaft Power-on detection and enabling circuit with very fast detection of power-off
TWM362447U (en) * 2009-03-20 2009-08-01 Hon Hai Prec Ind Co Ltd Reset signal generating circuit
TWI509398B (zh) * 2012-10-24 2015-11-21 Htc Corp 電子裝置與其重置判斷方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414378A (en) * 1992-06-04 1995-05-09 Motorola, Inc. Method of detecting voltage transients
US5942925A (en) * 1997-09-30 1999-08-24 Siemens Aktiengesellschaft Power-on detection and enabling circuit with very fast detection of power-off
TWM362447U (en) * 2009-03-20 2009-08-01 Hon Hai Prec Ind Co Ltd Reset signal generating circuit
TWI509398B (zh) * 2012-10-24 2015-11-21 Htc Corp 電子裝置與其重置判斷方法

Also Published As

Publication number Publication date
CN114691421A (zh) 2022-07-01
TW202227931A (zh) 2022-07-16

Similar Documents

Publication Publication Date Title
US9641159B1 (en) Flip-flop circuit
US8860468B1 (en) Clock multiplexer
US7319355B2 (en) Pulse generator
JP2016004327A (ja) 伝送装置
CN102201800B (zh) 集成电路及其操作方法
CN113906402B (zh) 集成电路间（i2c）装置
EP4068290A1 (en) Test circuit
US20190313938A1 (en) Circuit for meeting setup and hold times of a control signal with respect to a clock
TWI766521B (zh) 解決通訊介面暫態脈衝輸出的電子裝置及方法
US11073862B2 (en) Synchronization circuit and cascaded synchronization circuit for converting asynchronous signal into synchronous signal
KR101205589B1 (ko) 동기형 메모리 장치 및 버스트 기입 동작의 제어 방법
CN108055022B (zh) 一种带抗振荡结构的rs触发器电路
WO2015144011A1 (zh) 一种避免芯片的内部复位信号失效的装置和方法
US20210286417A1 (en) Clock delay circuit for chip reset architecture
US9934170B2 (en) Circuit for controlling access to memory using arbiter
US7400178B2 (en) Data output clock selection circuit for quad-data rate interface
CN110098821B (zh) 触发器电路及集成电路
CN209879362U (zh) 一种不存在低电平交集的反向时钟发生电路
KR102374114B1 (ko) 집적 회로 및 집적 회로를 포함하는 전자 장치
CN110098829B (zh) 锁存器电路及集成电路
CN111030669B (zh) 一种rs锁存器、rs触发器及控制器
CN111384931B (zh) 一种延迟电路、方法、延迟链及芯片
CN108446204B (zh) 一种芯片及电子设备
KR100551898B1 (ko) 시프트 레지스터 및 ｄ플립플롭
US8723579B2 (en) Timing generation circuit