JP2740626B2 - 電圧発生回路 - Google Patents
電圧発生回路Info
- Publication number
- JP2740626B2 JP2740626B2 JP5255697A JP25569793A JP2740626B2 JP 2740626 B2 JP2740626 B2 JP 2740626B2 JP 5255697 A JP5255697 A JP 5255697A JP 25569793 A JP25569793 A JP 25569793A JP 2740626 B2 JP2740626 B2 JP 2740626B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- level
- node
- circuit
- output node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dram (AREA)
- Control Of Electrical Variables (AREA)
- Dc-Dc Converters (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は電圧発生回路に係り、
特に電源電圧を異なる電圧に変換して出力する電圧発生
回路に関する。
特に電源電圧を異なる電圧に変換して出力する電圧発生
回路に関する。
【０００２】
【従来の技術】図12は従来の電圧発生回路を示してお
り、この電圧発生回路10は電源電圧ＶCCを受けて駆動
し、この電源電圧ＶCCよりも高い高電圧ＶPPを電圧出力
ノード10aに出力する回路である。図12において11はこ
の電圧発生回路10から出力される高電圧ＶPPを受け、こ
の高電圧ＶPPがＶCC＋２｜Ｖtp｜（ＶtpはｐチャネルＭ
ＯＳトランジスタの閾値電圧）よりも低いとＨレベル
（ほぼＶCC）となる検知信号φ0 を出力する高電圧検知
回路で、高電圧ＶPPが出力される電圧出力ノード10a と
ノード11a との間に接続されたダイオード接続のｐチャ
ネルＭＯＳトランジスタ11b およびゲート電極が電源電
圧ＶCCが与えられる電源電圧ノード10b に接続されるｐ
チャネルＭＯＳトランジスタ11c と、ノード11a と接地
電圧が与えられる接地電圧ノード10c との間に接続さ
れ、ゲート電極が電源電圧ノード10b に接続されたｎチ
ャネルＭＯＳトランジスタ11d と、ノード11a と検知信
号φ0 が出力される検知信号出力ノード11f との間に接
続されたインバータ11e から構成されている。
り、この電圧発生回路10は電源電圧ＶCCを受けて駆動
し、この電源電圧ＶCCよりも高い高電圧ＶPPを電圧出力
ノード10aに出力する回路である。図12において11はこ
の電圧発生回路10から出力される高電圧ＶPPを受け、こ
の高電圧ＶPPがＶCC＋２｜Ｖtp｜（ＶtpはｐチャネルＭ
ＯＳトランジスタの閾値電圧）よりも低いとＨレベル
（ほぼＶCC）となる検知信号φ0 を出力する高電圧検知
回路で、高電圧ＶPPが出力される電圧出力ノード10a と
ノード11a との間に接続されたダイオード接続のｐチャ
ネルＭＯＳトランジスタ11b およびゲート電極が電源電
圧ＶCCが与えられる電源電圧ノード10b に接続されるｐ
チャネルＭＯＳトランジスタ11c と、ノード11a と接地
電圧が与えられる接地電圧ノード10c との間に接続さ
れ、ゲート電極が電源電圧ノード10b に接続されたｎチ
ャネルＭＯＳトランジスタ11d と、ノード11a と検知信
号φ0 が出力される検知信号出力ノード11f との間に接
続されたインバータ11e から構成されている。
【０００３】12は電源電圧ＶCCを受けて駆動し、高電圧
検知回路11からの検知信号φ0 を受け、この検知信号φ
0 がＨレベルであるとＨレベル（ＶCC）とＬレベル（接
地電圧）との間の変化をする（ＶCC振幅で発振する）ク
ロック信号φcpを出力し、検知信号φ0 がＬレベルであ
るとこのクロック信号φcpをＬレベルに固定するリング
オシレータ回路で、一方の入力が検知信号出力ノード11
f に接続された２入力ＮＡＮＤ回路12a と、このＮＡＮ
Ｄ回路12a の出力と他方の入力との間に直列に接続され
たインバータ12b 、12c と、インバータ12c の出力とク
ロック信号φcpが出力されるクロック信号出力ノード12
e との間に接続されたインバータ12d から構成されてい
る。
検知回路11からの検知信号φ0 を受け、この検知信号φ
0 がＨレベルであるとＨレベル（ＶCC）とＬレベル（接
地電圧）との間の変化をする（ＶCC振幅で発振する）ク
ロック信号φcpを出力し、検知信号φ0 がＬレベルであ
るとこのクロック信号φcpをＬレベルに固定するリング
オシレータ回路で、一方の入力が検知信号出力ノード11
f に接続された２入力ＮＡＮＤ回路12a と、このＮＡＮ
Ｄ回路12a の出力と他方の入力との間に直列に接続され
たインバータ12b 、12c と、インバータ12c の出力とク
ロック信号φcpが出力されるクロック信号出力ノード12
e との間に接続されたインバータ12d から構成されてい
る。
【０００４】13はリングオシレータ回路12からのクロッ
ク信号φcpを受け、このクロック信号φcpが発振してい
るときは（１＋ｋ）ＶCC−２Ｖtn（ｋはキャパシタ13e
のカップリング比、ＶtnはｎチャネルＭＯＳトランジス
タの閾値電圧）の高電圧ＶPPを電圧出力ノード10a に出
力し、クロック信号φcpがＬレベルに固定されると出力
をやめるドライバ回路で、クロック信号出力ノード12e
とノード13a との間に直列に接続されたインバータ13b
、13c と、ノード13a とノード13d との間に接続され
たキャパシタ13e と、電源電圧ノード10b とノード13d
との間にダイオード接続されたｎチャネルＭＯＳトラン
ジスタ13f と、ノード13d と電圧出力ノード10a との間
に接続され、ゲート電極がノード13d に接続されたドラ
イバ用トランジスタ（ｎチャネルＭＯＳトランジスタ）
13g から構成されている。
ク信号φcpを受け、このクロック信号φcpが発振してい
るときは（１＋ｋ）ＶCC−２Ｖtn（ｋはキャパシタ13e
のカップリング比、ＶtnはｎチャネルＭＯＳトランジス
タの閾値電圧）の高電圧ＶPPを電圧出力ノード10a に出
力し、クロック信号φcpがＬレベルに固定されると出力
をやめるドライバ回路で、クロック信号出力ノード12e
とノード13a との間に直列に接続されたインバータ13b
、13c と、ノード13a とノード13d との間に接続され
たキャパシタ13e と、電源電圧ノード10b とノード13d
との間にダイオード接続されたｎチャネルＭＯＳトラン
ジスタ13f と、ノード13d と電圧出力ノード10a との間
に接続され、ゲート電極がノード13d に接続されたドラ
イバ用トランジスタ（ｎチャネルＭＯＳトランジスタ）
13g から構成されている。
【０００５】14は電圧出力ノード10a と接地電圧ノード
10c との間に接続され、電圧出力ノードの電圧ＶPPが６
｜Ｖtc｜を越えるとこの電圧出力ノード10a と接地電圧
ノード10c とを導通させ、電圧出力ノード10a の電圧Ｖ
PPを６｜Ｖtc｜にクランプするためのクランプ回路で、
電圧出力ノード10a と接地電圧ノード10c との間に直列
にダイオード接続され、閾値電圧の平均値がＶtcである
ｐチャネルＭＯＳトランジスタ14a 、14b 、14c 、14d
、14e 、14f から構成されている。
10c との間に接続され、電圧出力ノードの電圧ＶPPが６
｜Ｖtc｜を越えるとこの電圧出力ノード10a と接地電圧
ノード10c とを導通させ、電圧出力ノード10a の電圧Ｖ
PPを６｜Ｖtc｜にクランプするためのクランプ回路で、
電圧出力ノード10a と接地電圧ノード10c との間に直列
にダイオード接続され、閾値電圧の平均値がＶtcである
ｐチャネルＭＯＳトランジスタ14a 、14b 、14c 、14d
、14e 、14f から構成されている。
【０００６】次に以上のように構成された従来の電圧発
生回路の動作について説明する。まず、高電圧ＶPPが電
源電圧ＶCCよりｐチャネルＭＯＳトランジスタ11b 、11
c の閾値電圧の和の絶対値２｜Ｖtp｜ぶん高い検知レベ
ルＶCC＋２｜Ｖtp｜より低いレベルにあるときは、この
ｐチャネルＭＯＳトランジスタ11b 、11c はともに非導
通状態で、ｎチャネルＭＯＳトランジスタ11d はゲート
電極に電源電圧ＶCCを受けて常時導通状態となっている
ため、ノード11a の電圧は接地電圧となり、このノード
11a の電圧を受けるインバータ11e は検知信号φ0 をＨ
レベル（ＶCC）とする。すると、この検知信号φ0 を受
けてリングオシレータ回路12は発振を開始し、クロック
信号φcpは電源電圧ＶCCと接地電圧との間で振動し始
め、ドライバ回路13はこのクロック信号φcpを受け、こ
のクロック信号φcpが接地電圧からＶCCへと立ち上がる
とノード13d の電圧はｎチャネルＭＯＳトランジスタ13
f により既に電源電圧ＶCCよりもこのｎチャネルＭＯＳ
トランジスタ13f の閾値電圧Ｖtnぶん低いレベルＶCC−
Ｖtnまで充電されているため、キャパシタ13e の容量結
合により２ＶCC−Ｖtnのレベルまで上昇しようとする。
生回路の動作について説明する。まず、高電圧ＶPPが電
源電圧ＶCCよりｐチャネルＭＯＳトランジスタ11b 、11
c の閾値電圧の和の絶対値２｜Ｖtp｜ぶん高い検知レベ
ルＶCC＋２｜Ｖtp｜より低いレベルにあるときは、この
ｐチャネルＭＯＳトランジスタ11b 、11c はともに非導
通状態で、ｎチャネルＭＯＳトランジスタ11d はゲート
電極に電源電圧ＶCCを受けて常時導通状態となっている
ため、ノード11a の電圧は接地電圧となり、このノード
11a の電圧を受けるインバータ11e は検知信号φ0 をＨ
レベル（ＶCC）とする。すると、この検知信号φ0 を受
けてリングオシレータ回路12は発振を開始し、クロック
信号φcpは電源電圧ＶCCと接地電圧との間で振動し始
め、ドライバ回路13はこのクロック信号φcpを受け、こ
のクロック信号φcpが接地電圧からＶCCへと立ち上がる
とノード13d の電圧はｎチャネルＭＯＳトランジスタ13
f により既に電源電圧ＶCCよりもこのｎチャネルＭＯＳ
トランジスタ13f の閾値電圧Ｖtnぶん低いレベルＶCC−
Ｖtnまで充電されているため、キャパシタ13e の容量結
合により２ＶCC−Ｖtnのレベルまで上昇しようとする。
【０００７】また、クロック信号φcpが電源電圧ＶCCか
ら接地電圧へと立ち下がるとキャパシタ13e の容量結合
によりノード13d の電圧はＶCC−Ｖtn以下になろうとす
るが、そうなるとｎチャネルＭＯＳトランジスタ13f が
導通してノード13d がＶCC−Ｖtnのレベルまで充電され
るため、ノード13d の電圧はＶCC−Ｖtnとなる。そし
て、ドライバ用トランジスタ13g はノード13d の電圧が
電圧出力ノード10a の電圧ＶPPからこのドライバ用トラ
ンジスタ13g の閾値電圧Ｖtnだけ低い電圧より高いと導
通し、低いと非導通となるため、ドライバ回路13は電圧
出力ノード10a の電圧ＶPPを２ＶCC−２Ｖtnまで昇圧す
る能力を有している。しかし、ＶPPがＶCC＋２｜Ｖtp｜
を越えると、ｐチャネルＭＯＳトランジスタ11b 、11c
が導通してノード11a がＨレベルとなり、これを受ける
インバータ11e は検知信号φ0 をＬレベル（接地電圧）
とする。
ら接地電圧へと立ち下がるとキャパシタ13e の容量結合
によりノード13d の電圧はＶCC−Ｖtn以下になろうとす
るが、そうなるとｎチャネルＭＯＳトランジスタ13f が
導通してノード13d がＶCC−Ｖtnのレベルまで充電され
るため、ノード13d の電圧はＶCC−Ｖtnとなる。そし
て、ドライバ用トランジスタ13g はノード13d の電圧が
電圧出力ノード10a の電圧ＶPPからこのドライバ用トラ
ンジスタ13g の閾値電圧Ｖtnだけ低い電圧より高いと導
通し、低いと非導通となるため、ドライバ回路13は電圧
出力ノード10a の電圧ＶPPを２ＶCC−２Ｖtnまで昇圧す
る能力を有している。しかし、ＶPPがＶCC＋２｜Ｖtp｜
を越えると、ｐチャネルＭＯＳトランジスタ11b 、11c
が導通してノード11a がＨレベルとなり、これを受ける
インバータ11e は検知信号φ0 をＬレベル（接地電圧）
とする。
【０００８】すると、この検知信号φ0 を受けてリング
オシレータ回路12におけるＮＡＮＤ回路12a はＨレベル
（ＶCC）の信号を出力し、このリングオシレータ回路12
から出力されるクロック信号φcpはＬレベルとなり、ド
ライバ回路13はこのクロック信号φcpを受けてチャージ
ポンプ動作を停止するため、電圧出力ノード10a の電圧
ＶPPはＶCC＋２｜Ｖtp｜に保たれることになる。また、
電圧出力ノード10a の電圧ＶPPが６｜Ｖtc｜を越えたと
きは、クランプ回路14におけるｐチャネルＭＯＳトラン
ジスタ14a 〜14f が導通状態となり電圧出力ノード10a
と接地電圧ノード10c が導通して電圧ＶPPが６｜Ｖtc｜
にクランプされる。このように、高電圧ＶPPをクランプ
することでＶPPが供給される素子に必要以上に高電圧が
かかって素子が破壊されてしまうのを防いでいる。
オシレータ回路12におけるＮＡＮＤ回路12a はＨレベル
（ＶCC）の信号を出力し、このリングオシレータ回路12
から出力されるクロック信号φcpはＬレベルとなり、ド
ライバ回路13はこのクロック信号φcpを受けてチャージ
ポンプ動作を停止するため、電圧出力ノード10a の電圧
ＶPPはＶCC＋２｜Ｖtp｜に保たれることになる。また、
電圧出力ノード10a の電圧ＶPPが６｜Ｖtc｜を越えたと
きは、クランプ回路14におけるｐチャネルＭＯＳトラン
ジスタ14a 〜14f が導通状態となり電圧出力ノード10a
と接地電圧ノード10c が導通して電圧ＶPPが６｜Ｖtc｜
にクランプされる。このように、高電圧ＶPPをクランプ
することでＶPPが供給される素子に必要以上に高電圧が
かかって素子が破壊されてしまうのを防いでいる。
【０００９】
【発明が解決しようとする課題】図13は図12に示された
電圧発生回路10の電源電圧ＶCC−高電圧ＶPP特性を表し
た図である。図13において、(a) はこの電圧発生回路10
が出力できる電圧を示す直線で２ＶCC−２Ｖtn、(b) は
ＶPPがこれ以上になると高電圧検知回路11がＬレベルの
検知信号φ0 を出力してリングオシレータ12の発振動作
を停止させる検知レベルを示す直線でＶCC＋２｜Ｖ
tp｜、(c) はクランプ回路14のクランプレベルで６｜Ｖ
tc｜である。通常動作時は電源電圧ＶCCは図13に示され
たようにＶc0付近を使用し、高電圧ＶPPはＶp0（＝Ｖc0
＋２｜Ｖtp｜）となっている。
電圧発生回路10の電源電圧ＶCC−高電圧ＶPP特性を表し
た図である。図13において、(a) はこの電圧発生回路10
が出力できる電圧を示す直線で２ＶCC−２Ｖtn、(b) は
ＶPPがこれ以上になると高電圧検知回路11がＬレベルの
検知信号φ0 を出力してリングオシレータ12の発振動作
を停止させる検知レベルを示す直線でＶCC＋２｜Ｖ
tp｜、(c) はクランプ回路14のクランプレベルで６｜Ｖ
tc｜である。通常動作時は電源電圧ＶCCは図13に示され
たようにＶc0付近を使用し、高電圧ＶPPはＶp0（＝Ｖc0
＋２｜Ｖtp｜）となっている。
【００１０】通常、半導体装置は高温、高電源電圧下で
バーンイン試験を行い初期不良の発生を意識的に加速
し、不良と判定されたものをより分けるということを行
って出荷後の故障率を減少させている。上記したような
従来の電圧発生回路10を含む半導体装置をバーンイン試
験する際や、電源電圧が変動して上昇した場合は電源電
圧ＶCCは図13に示すようにＶCC＞Ｖc1の領域も使用され
ることになる。この領域では検知レベルを示す直線(b)
はクランプレベルを示す直線(c) よりも上にあり、これ
は何を意味するかというと、高電圧ＶPPはクランプ回路
14により６｜Ｖtc｜にクランプされ、検知レベルＶCC＋
２｜Ｖtp｜よりも低いので高電圧検知回路11はＨレベル
の検知信号φ0 を出力し、リングオシレータ回路12は発
振し続け、ドライバ回路13はチャージポンプ動作をし続
けて電圧出力ノード10a の電圧ＶPPをさらに上昇させよ
うとする一方で、クランプ回路14は電圧出力ノード10a
と接地電圧ノード10c を導通させ、電圧出力ノード10a
から接地電圧ノード10c に電流を流し、この電圧出力ノ
ード10a の電圧ＶPPの上昇を防ごうとしている状態にあ
ることを意味する。
バーンイン試験を行い初期不良の発生を意識的に加速
し、不良と判定されたものをより分けるということを行
って出荷後の故障率を減少させている。上記したような
従来の電圧発生回路10を含む半導体装置をバーンイン試
験する際や、電源電圧が変動して上昇した場合は電源電
圧ＶCCは図13に示すようにＶCC＞Ｖc1の領域も使用され
ることになる。この領域では検知レベルを示す直線(b)
はクランプレベルを示す直線(c) よりも上にあり、これ
は何を意味するかというと、高電圧ＶPPはクランプ回路
14により６｜Ｖtc｜にクランプされ、検知レベルＶCC＋
２｜Ｖtp｜よりも低いので高電圧検知回路11はＨレベル
の検知信号φ0 を出力し、リングオシレータ回路12は発
振し続け、ドライバ回路13はチャージポンプ動作をし続
けて電圧出力ノード10a の電圧ＶPPをさらに上昇させよ
うとする一方で、クランプ回路14は電圧出力ノード10a
と接地電圧ノード10c を導通させ、電圧出力ノード10a
から接地電圧ノード10c に電流を流し、この電圧出力ノ
ード10a の電圧ＶPPの上昇を防ごうとしている状態にあ
ることを意味する。
【００１１】このように、検知レベルはＶCC＋２｜Ｖtp
｜で電源電圧ＶCCに依存し、クランプレベルは６｜Ｖtc
｜で電源電圧ＶCCに依存せず一定なため、電源電圧ＶCC
が高いＶCC＞Ｖt1の領域ではＶCC＋２｜Ｖtp｜＞６｜Ｖ
tc｜となり、ドライバ回路13はＶPPを上昇させようとす
る一方で、クランプ回路14は電圧出力ノード10a から接
地電圧ノード10c に電流を流し、この電圧出力ノード10
a の電圧ＶPPの上昇を防ごうとする状態、つまり、チャ
ージポンプ動作とクランプ動作が同時に起こる状態が生
じるので消費電流が大きいという問題があった。
｜で電源電圧ＶCCに依存し、クランプレベルは６｜Ｖtc
｜で電源電圧ＶCCに依存せず一定なため、電源電圧ＶCC
が高いＶCC＞Ｖt1の領域ではＶCC＋２｜Ｖtp｜＞６｜Ｖ
tc｜となり、ドライバ回路13はＶPPを上昇させようとす
る一方で、クランプ回路14は電圧出力ノード10a から接
地電圧ノード10c に電流を流し、この電圧出力ノード10
a の電圧ＶPPの上昇を防ごうとする状態、つまり、チャ
ージポンプ動作とクランプ動作が同時に起こる状態が生
じるので消費電流が大きいという問題があった。
【００１２】この発明は上記した点に鑑みてなされたも
のであり、電源電圧が上昇しても検知レベルがクランプ
レベルよりも低くなるようにして、チャージポンプ動作
とクランプ動作が同時に起こるのを防いだ、消費電力の
小さな電圧発生回路を得ることにある。
のであり、電源電圧が上昇しても検知レベルがクランプ
レベルよりも低くなるようにして、チャージポンプ動作
とクランプ動作が同時に起こるのを防いだ、消費電力の
小さな電圧発生回路を得ることにある。
【００１３】
【課題を解決するための手段】この発明の第１の発明に
係る電圧発生回路は、電源電圧が第１の電圧領域にある
とき、電源電圧の上昇に応答して高くなり、電源電圧が
第１の電圧領域よりも高い第２の電圧領域にあるときは
所定電圧となる検知レベルよりも電圧出力ノードの電圧
が低いと第１のレベルとなる検知信号を出力する検知回
路、電源電圧を受けて駆動し、検知信号を受け、この検
知信号が第１のレベルであると電圧出力ノードに電源電
圧よりも高い電圧を出力するチャージポンプ回路、電圧
出力ノードと接地電圧が印加される接地電圧ノードとの
間に接続され、電圧出力ノードの電圧が、所定電圧より
も高いクランプレベルよりも高くなると電圧出力ノード
と接地電圧ノードとの間の導電抵抗が小さくなるクラン
プ回路を備えたものである。
係る電圧発生回路は、電源電圧が第１の電圧領域にある
とき、電源電圧の上昇に応答して高くなり、電源電圧が
第１の電圧領域よりも高い第２の電圧領域にあるときは
所定電圧となる検知レベルよりも電圧出力ノードの電圧
が低いと第１のレベルとなる検知信号を出力する検知回
路、電源電圧を受けて駆動し、検知信号を受け、この検
知信号が第１のレベルであると電圧出力ノードに電源電
圧よりも高い電圧を出力するチャージポンプ回路、電圧
出力ノードと接地電圧が印加される接地電圧ノードとの
間に接続され、電圧出力ノードの電圧が、所定電圧より
も高いクランプレベルよりも高くなると電圧出力ノード
と接地電圧ノードとの間の導電抵抗が小さくなるクラン
プ回路を備えたものである。
【００１４】この発明の第２の発明に係る電圧発生回路
は、電源電圧が第１の電圧領域にあるとき、電源電圧の
上昇に応答して低くなり、電源電圧が第１の電圧領域よ
りも高い第２の電圧領域にあるときは所定電圧となる検
知レベルよりも電圧出力ノードの電圧が高いと第１のレ
ベルとなる検知信号を出力する検知回路、電源電圧を受
けて駆動し、検知信号を受け、この検知信号が第１のレ
ベルであると電圧出力ノードに接地電圧よりも低い電圧
を出力するチャージポンプ回路、電圧出力ノードと接地
電圧が印加される接地電圧ノードとの間に接続され、電
圧出力ノードの電圧が、所定電圧よりも低いクランプレ
ベルよりも低くなると電圧出力ノードと接地電圧ノード
との間の導電抵抗が小さくなるクランプ回路を備えたも
のである。
は、電源電圧が第１の電圧領域にあるとき、電源電圧の
上昇に応答して低くなり、電源電圧が第１の電圧領域よ
りも高い第２の電圧領域にあるときは所定電圧となる検
知レベルよりも電圧出力ノードの電圧が高いと第１のレ
ベルとなる検知信号を出力する検知回路、電源電圧を受
けて駆動し、検知信号を受け、この検知信号が第１のレ
ベルであると電圧出力ノードに接地電圧よりも低い電圧
を出力するチャージポンプ回路、電圧出力ノードと接地
電圧が印加される接地電圧ノードとの間に接続され、電
圧出力ノードの電圧が、所定電圧よりも低いクランプレ
ベルよりも低くなると電圧出力ノードと接地電圧ノード
との間の導電抵抗が小さくなるクランプ回路を備えたも
のである。
【００１５】
【作用】この発明の第１の発明においては、電源電圧が
第１の電圧領域にあるときは検知レベルが電源電圧の上
昇に応じて上昇するが、電源電圧がさらに上昇して第２
の電圧領域にはいると、この第２の電圧領域では検知レ
ベルが所定電圧となり、電圧出力ノードの電圧がこの所
定電圧を越えると検知回路は検知信号を第１のレベルと
するのをやめ、これを受けてチャージポンプ回路が電圧
出力ノードに電圧を発生するための動作をやめるため、
この電圧出力ノードの電圧は検知レベルにおける所定電
圧よりも高いクランプレベルよりも低いレベルとなり、
クランプ回路では電圧出力ノードと接地電圧ノードとの
間の導通抵抗を大きく保ったままとなり、電圧出力ノー
ドから接地電圧ノードへはほとんど電流は流れない。こ
れにより、チャージポンプ回路が電圧出力ノードに電圧
を出力する動作を行う一方で、クランプ回路が電圧出力
ノードと接地電圧ノードとの導通抵抗を小さくして電圧
出力ノードから接地電圧ノードへと電流を流していると
いう状態が生じない。
第１の電圧領域にあるときは検知レベルが電源電圧の上
昇に応じて上昇するが、電源電圧がさらに上昇して第２
の電圧領域にはいると、この第２の電圧領域では検知レ
ベルが所定電圧となり、電圧出力ノードの電圧がこの所
定電圧を越えると検知回路は検知信号を第１のレベルと
するのをやめ、これを受けてチャージポンプ回路が電圧
出力ノードに電圧を発生するための動作をやめるため、
この電圧出力ノードの電圧は検知レベルにおける所定電
圧よりも高いクランプレベルよりも低いレベルとなり、
クランプ回路では電圧出力ノードと接地電圧ノードとの
間の導通抵抗を大きく保ったままとなり、電圧出力ノー
ドから接地電圧ノードへはほとんど電流は流れない。こ
れにより、チャージポンプ回路が電圧出力ノードに電圧
を出力する動作を行う一方で、クランプ回路が電圧出力
ノードと接地電圧ノードとの導通抵抗を小さくして電圧
出力ノードから接地電圧ノードへと電流を流していると
いう状態が生じない。
【００１６】この発明の第２の発明においては、電源電
圧が第１の電圧領域にあるときは検知レベルが電源電圧
の上昇に応じて下降するが、電源電圧がさらに上昇して
第２の電圧領域にはいると、この第２の電圧領域では検
知レベルが所定電圧となり、電圧出力ノードの電圧がこ
の所定電圧より低くなると検知回路は検知信号を第１の
レベルとするのをやめ、これを受けてチャージポンプ回
路が電圧出力ノードに電圧を発生するための動作をやめ
るため、この電圧出力ノードの電圧は検知レベルにおけ
る所定電圧よりも低いクランプレベルよりも高いレベル
となり、クランプ回路では電圧出力ノードと接地電圧ノ
ードとの間の導通抵抗を大きく保ったままとなり、接地
電圧ノードから電圧出力ノードへはほとんど電流は流れ
ない。これにより、チャージポンプ回路が電圧出力ノー
ドに電圧を出力する動作を行う一方で、クランプ回路が
電圧出力ノードと接地電圧ノードとの導通抵抗を小さく
して接地電圧ノードから電圧出力ノードへと電流を流し
ているという状態が生じない。
圧が第１の電圧領域にあるときは検知レベルが電源電圧
の上昇に応じて下降するが、電源電圧がさらに上昇して
第２の電圧領域にはいると、この第２の電圧領域では検
知レベルが所定電圧となり、電圧出力ノードの電圧がこ
の所定電圧より低くなると検知回路は検知信号を第１の
レベルとするのをやめ、これを受けてチャージポンプ回
路が電圧出力ノードに電圧を発生するための動作をやめ
るため、この電圧出力ノードの電圧は検知レベルにおけ
る所定電圧よりも低いクランプレベルよりも高いレベル
となり、クランプ回路では電圧出力ノードと接地電圧ノ
ードとの間の導通抵抗を大きく保ったままとなり、接地
電圧ノードから電圧出力ノードへはほとんど電流は流れ
ない。これにより、チャージポンプ回路が電圧出力ノー
ドに電圧を出力する動作を行う一方で、クランプ回路が
電圧出力ノードと接地電圧ノードとの導通抵抗を小さく
して接地電圧ノードから電圧出力ノードへと電流を流し
ているという状態が生じない。
【００１７】
【実施例】実施例１．以下にこの発明の実施例１である
電圧発生回路について、図１に基づいて説明する。図１
において、100 は電源電圧ＶCCを受けて駆動し、通常動
作時はこの電源電圧ＶCC（この実施例では通常動作時3.
3V）よりも高い高電圧ＶPP（通常動作時4.7V）を電圧出
力ノード100aに出力する回路である。110 はこの電圧発
生回路100 から電圧出力ノード100aに出力される高電圧
ＶPPを受け、電源電圧ＶCCが第１の電圧領域であるＶCC
＜Ｖ1 （この実施例ではＶCC＜3.9V）にあるときは、こ
の高電圧ＶPPが検知レベルであるＶDT＝ＶCC＋｜Ｖt1｜
＋｜Ｖt2｜（Ｖt1、Ｖt2はｐチャネルＭＯＳトランジス
タ110b、110cの閾値電圧でこの実施例ではともに−0.7
V）よりも低いとき、および電源電圧ＶCCが第２の電圧
領域であるＶCC＞Ｖ1 （この実施例ではＶCC＞3.9V）に
あるときは、高電圧ＶPPが検知レベルＶDTにおける電源
電圧ＶCCに依存しない所定電圧であるＶPR（ＶPRについ
てはクランプ回路130 の説明で述べる）よりも低いとき
に第１のレベルであるＨレベル（ほぼＶCC）となる検知
信号φ0 を出力する高電圧検知回路である。
電圧発生回路について、図１に基づいて説明する。図１
において、100 は電源電圧ＶCCを受けて駆動し、通常動
作時はこの電源電圧ＶCC（この実施例では通常動作時3.
3V）よりも高い高電圧ＶPP（通常動作時4.7V）を電圧出
力ノード100aに出力する回路である。110 はこの電圧発
生回路100 から電圧出力ノード100aに出力される高電圧
ＶPPを受け、電源電圧ＶCCが第１の電圧領域であるＶCC
＜Ｖ1 （この実施例ではＶCC＜3.9V）にあるときは、こ
の高電圧ＶPPが検知レベルであるＶDT＝ＶCC＋｜Ｖt1｜
＋｜Ｖt2｜（Ｖt1、Ｖt2はｐチャネルＭＯＳトランジス
タ110b、110cの閾値電圧でこの実施例ではともに−0.7
V）よりも低いとき、および電源電圧ＶCCが第２の電圧
領域であるＶCC＞Ｖ1 （この実施例ではＶCC＞3.9V）に
あるときは、高電圧ＶPPが検知レベルＶDTにおける電源
電圧ＶCCに依存しない所定電圧であるＶPR（ＶPRについ
てはクランプ回路130 の説明で述べる）よりも低いとき
に第１のレベルであるＨレベル（ほぼＶCC）となる検知
信号φ0 を出力する高電圧検知回路である。
【００１８】この高電圧検知回路110 は高電圧ＶPPが出
力される電圧出力ノード100aとノード110aとの間に接続
されたダイオード接続のｐチャネルＭＯＳトランジスタ
110b（閾値電圧Ｖt1）およびゲート電極が電源電圧ＶCC
が与えられる電源電圧ノード100bに接続されるｐチャネ
ルＭＯＳトランジスタ110c（閾値電圧Ｖt2）と、ノード
110aと接地電圧が与えられる接地電圧ノード100cとの間
に接続され、ゲート電極が電源電圧ノード100bに接続さ
れたｎチャネルＭＯＳトランジスタ110dと、ノード110a
と検知信号φ0 が出力される検知信号出力ノード110fと
の間に接続されたインバータ110eと、電圧出力ノード10
0aとノード110aとの間に接続されたｐチャネルＭＯＳト
ランジスタ110g（閾値電圧Ｖt3）とから構成されてい
る。
力される電圧出力ノード100aとノード110aとの間に接続
されたダイオード接続のｐチャネルＭＯＳトランジスタ
110b（閾値電圧Ｖt1）およびゲート電極が電源電圧ＶCC
が与えられる電源電圧ノード100bに接続されるｐチャネ
ルＭＯＳトランジスタ110c（閾値電圧Ｖt2）と、ノード
110aと接地電圧が与えられる接地電圧ノード100cとの間
に接続され、ゲート電極が電源電圧ノード100bに接続さ
れたｎチャネルＭＯＳトランジスタ110dと、ノード110a
と検知信号φ0 が出力される検知信号出力ノード110fと
の間に接続されたインバータ110eと、電圧出力ノード10
0aとノード110aとの間に接続されたｐチャネルＭＯＳト
ランジスタ110g（閾値電圧Ｖt3）とから構成されてい
る。
【００１９】120 は電源電圧ＶCCを受けて駆動し、高電
圧検知回路110 からの検知信号φ0を受け、この検知信
号φ0 が第１のレベルであるＨレベル（ＶCC）であると
電圧出力ノード110aに電源電圧ＶCCよりも高い高電圧Ｖ
PPを出力するチャージポンプ回路で、電源電圧ＶCCを受
けて駆動し、高電圧検知回路110 からの検知信号φ0を
受け、この検知信号φ0 がＨレベルであるとＨレベル
（ＶCC）とＬレベル（接地電圧）との間の変化をする
（ＶCC振幅で発振する）クロック信号φcpを出力し、検
知信号φ0 がＬレベル（接地電圧）であるとこのクロッ
ク信号φcpをＬレベルに固定するリングオシレータ回路
121 と、このリングオシレータ回路121 からのクロック
信号φcpを受け、このクロック信号φcpが発振している
ときは（１＋ｋ）ＶCC−Ｖt4−Ｖt5（ｋはキャパシタ12
2eのカップリング比でこの実施例では１、Ｖt4、Ｖt5は
ｎチャネルＭＯＳトランジスタ122f、122gの閾値電圧で
この実施例ではともに0.6V）の高電圧ＶPPを電圧出力ノ
ード100aに出力し、クロック信号φcpがＬレベルに固定
されると出力をやめるドライバ回路122 から構成されて
いる。
圧検知回路110 からの検知信号φ0を受け、この検知信
号φ0 が第１のレベルであるＨレベル（ＶCC）であると
電圧出力ノード110aに電源電圧ＶCCよりも高い高電圧Ｖ
PPを出力するチャージポンプ回路で、電源電圧ＶCCを受
けて駆動し、高電圧検知回路110 からの検知信号φ0を
受け、この検知信号φ0 がＨレベルであるとＨレベル
（ＶCC）とＬレベル（接地電圧）との間の変化をする
（ＶCC振幅で発振する）クロック信号φcpを出力し、検
知信号φ0 がＬレベル（接地電圧）であるとこのクロッ
ク信号φcpをＬレベルに固定するリングオシレータ回路
121 と、このリングオシレータ回路121 からのクロック
信号φcpを受け、このクロック信号φcpが発振している
ときは（１＋ｋ）ＶCC−Ｖt4−Ｖt5（ｋはキャパシタ12
2eのカップリング比でこの実施例では１、Ｖt4、Ｖt5は
ｎチャネルＭＯＳトランジスタ122f、122gの閾値電圧で
この実施例ではともに0.6V）の高電圧ＶPPを電圧出力ノ
ード100aに出力し、クロック信号φcpがＬレベルに固定
されると出力をやめるドライバ回路122 から構成されて
いる。
【００２０】そして、チャージポンプ回路120 における
リングオシレータ回路121 は、一方の入力が検知信号出
力ノード110fに接続された２入力ＮＡＮＤ回路121aと、
このＮＡＮＤ回路121aの出力と他方の入力との間に直列
に接続されたインバータ121b、121cと、インバータ121c
の出力とクロック信号φcpが出力されるクロック信号出
力ノード121eとの間に接続されたインバータ121dから構
成されている。また、ドライバ回路122 は、クロック信
号出力ノード121eとノード122aとの間に直列に接続され
たインバータ122b、122cと、ノード122aとノード122dと
の間に接続されたキャパシタ122eと、電源電圧ノード10
0bとノード122dとの間にダイオード接続されたｎチャネ
ルＭＯＳトランジスタ122fと、ノード122dと電圧出力ノ
ード100aとの間に接続され、ゲート電極がノード122dに
接続されたドライバ用トランジスタ（ｎチャネルＭＯＳ
トランジスタ）122gから構成されている。
リングオシレータ回路121 は、一方の入力が検知信号出
力ノード110fに接続された２入力ＮＡＮＤ回路121aと、
このＮＡＮＤ回路121aの出力と他方の入力との間に直列
に接続されたインバータ121b、121cと、インバータ121c
の出力とクロック信号φcpが出力されるクロック信号出
力ノード121eとの間に接続されたインバータ121dから構
成されている。また、ドライバ回路122 は、クロック信
号出力ノード121eとノード122aとの間に直列に接続され
たインバータ122b、122cと、ノード122aとノード122dと
の間に接続されたキャパシタ122eと、電源電圧ノード10
0bとノード122dとの間にダイオード接続されたｎチャネ
ルＭＯＳトランジスタ122fと、ノード122dと電圧出力ノ
ード100aとの間に接続され、ゲート電極がノード122dに
接続されたドライバ用トランジスタ（ｎチャネルＭＯＳ
トランジスタ）122gから構成されている。
【００２１】130 は電圧出力ノード100aと接地電圧ノー
ド100cとの間に接続され、電圧出力ノード100aの電圧Ｖ
PPが所定電圧であるＶPR＝｜Ｖt8｜＋｜Ｖt9｜＋｜Ｖ
t10 ｜＋｜Ｖt11 ｜＋｜Ｖt3｜（5.3V）よりも高いクラ
ンプレベルＶCL＝｜Ｖt6｜＋｜Ｖt7｜＋｜Ｖt8｜＋｜Ｖ
t9｜＋｜Ｖt10 ｜＋｜Ｖt11 ｜（Ｖt6〜Ｖt11 はｐチャ
ネルＭＯＳトランジスタ130a〜130fの閾値電圧でこの実
施例では0.8 ＋0.9 ＋1.0 ＋1.1 ＋1.2 ＋1.3 ＝6.3V）
を越えるとこの電圧出力ノード100aと接地電圧ノード10
0cとを非導通から導通とし、電圧出力ノード100aの電圧
ＶPPをクランプレベルＶCLにクランプするためのクラン
プ回路で、電圧出力ノード100aと接地電圧ノード100cと
の間に直列ダイオード接続されたｐチャネルＭＯＳトラ
ンジスタ130a（閾値電圧Ｖt6）、130b（閾値電圧
Ｖt7）、130c（閾値電圧Ｖt8）、130d（閾値電圧
Ｖt9）、130e（閾値電圧Ｖt10 ）、130f（閾値電圧Ｖ
t11 ）から構成されており、ｐチャネルＭＯＳトランジ
スタ130bと130cとが接続されているノード130gから高電
圧検知回路110 におけるｐチャネルＭＯＳトランジスタ
110gのゲート電位ＶG を出力し、このＶG は高電圧ＶPP
がクランプレベルＶCL以上になっていなければＶPP−｜
Ｖt6｜−｜Ｖt7｜となるが、一度クランプレベルＶCL以
上になると｜Ｖt8｜＋｜Ｖt9｜＋｜Ｖt10 ｜＋｜Ｖt11
｜（この実施例では4.6V）を保つ。
ド100cとの間に接続され、電圧出力ノード100aの電圧Ｖ
PPが所定電圧であるＶPR＝｜Ｖt8｜＋｜Ｖt9｜＋｜Ｖ
t10 ｜＋｜Ｖt11 ｜＋｜Ｖt3｜（5.3V）よりも高いクラ
ンプレベルＶCL＝｜Ｖt6｜＋｜Ｖt7｜＋｜Ｖt8｜＋｜Ｖ
t9｜＋｜Ｖt10 ｜＋｜Ｖt11 ｜（Ｖt6〜Ｖt11 はｐチャ
ネルＭＯＳトランジスタ130a〜130fの閾値電圧でこの実
施例では0.8 ＋0.9 ＋1.0 ＋1.1 ＋1.2 ＋1.3 ＝6.3V）
を越えるとこの電圧出力ノード100aと接地電圧ノード10
0cとを非導通から導通とし、電圧出力ノード100aの電圧
ＶPPをクランプレベルＶCLにクランプするためのクラン
プ回路で、電圧出力ノード100aと接地電圧ノード100cと
の間に直列ダイオード接続されたｐチャネルＭＯＳトラ
ンジスタ130a（閾値電圧Ｖt6）、130b（閾値電圧
Ｖt7）、130c（閾値電圧Ｖt8）、130d（閾値電圧
Ｖt9）、130e（閾値電圧Ｖt10 ）、130f（閾値電圧Ｖ
t11 ）から構成されており、ｐチャネルＭＯＳトランジ
スタ130bと130cとが接続されているノード130gから高電
圧検知回路110 におけるｐチャネルＭＯＳトランジスタ
110gのゲート電位ＶG を出力し、このＶG は高電圧ＶPP
がクランプレベルＶCL以上になっていなければＶPP−｜
Ｖt6｜−｜Ｖt7｜となるが、一度クランプレベルＶCL以
上になると｜Ｖt8｜＋｜Ｖt9｜＋｜Ｖt10 ｜＋｜Ｖt11
｜（この実施例では4.6V）を保つ。
【００２２】このｐチャネルＭＯＳトランジスタ130a〜
130fはこの実施例では同じサイズで形成されているが、
バックゲートが全て電圧出力ノード100aに接続されバッ
クゲート電位が等しくなっており、ソース電位は電圧出
力ノード100a側のものほど高くなっているので、バック
ゲート・ソース間電圧は電圧出力ノード100a側のものほ
ど絶対値が小さくなり、電圧出力ノード100a側のものほ
ど閾値電圧の絶対値が小さくなっていて、ｐチャネルＭ
ＯＳトランジスタ130a〜130fの閾値電圧はそれぞれ−0.
8V，−0.9V，−1.0V，−1.1V，−1.2V，−1.3Vとなって
いる。
130fはこの実施例では同じサイズで形成されているが、
バックゲートが全て電圧出力ノード100aに接続されバッ
クゲート電位が等しくなっており、ソース電位は電圧出
力ノード100a側のものほど高くなっているので、バック
ゲート・ソース間電圧は電圧出力ノード100a側のものほ
ど絶対値が小さくなり、電圧出力ノード100a側のものほ
ど閾値電圧の絶対値が小さくなっていて、ｐチャネルＭ
ＯＳトランジスタ130a〜130fの閾値電圧はそれぞれ−0.
8V，−0.9V，−1.0V，−1.1V，−1.2V，−1.3Vとなって
いる。
【００２３】また、高電圧検知回路110 におけるｐチャ
ネルＭＯＳトランジスタ110gは、高電圧ＶPPがクランプ
レベルＶCL以上になっていなければＶPP−｜Ｖt6｜−｜
Ｖt7｜となり、一度クランプレベルＶCL（この実施例で
は6.3V）以上になると｜Ｖt8｜＋｜Ｖt9｜＋｜Ｖt10 ｜
＋｜Ｖt11 ｜（この実施例では4.6V）を保つゲート電位
ＶG を受けて、ＶG ＝ＶPP−｜Ｖt6｜−｜Ｖt7｜のとき
はゲート・ソース間電圧は−｜Ｖt6｜−｜Ｖt7｜（−0.
8 −0.9 ＝−1.7V）、かつ閾値電圧Ｖt3（−0.7V）はこ
のゲート・ソース間電圧よりも高いので常時導通状態で
ある（ｎチャネルＭＯＳトランジスタ110dのチャネル幅
は消費電流低減のためｐチャネルＭＯＳトランジスタ11
0cのチャネル幅に比べてかなり小さくしてある）。
ネルＭＯＳトランジスタ110gは、高電圧ＶPPがクランプ
レベルＶCL以上になっていなければＶPP−｜Ｖt6｜−｜
Ｖt7｜となり、一度クランプレベルＶCL（この実施例で
は6.3V）以上になると｜Ｖt8｜＋｜Ｖt9｜＋｜Ｖt10 ｜
＋｜Ｖt11 ｜（この実施例では4.6V）を保つゲート電位
ＶG を受けて、ＶG ＝ＶPP−｜Ｖt6｜−｜Ｖt7｜のとき
はゲート・ソース間電圧は−｜Ｖt6｜−｜Ｖt7｜（−0.
8 −0.9 ＝−1.7V）、かつ閾値電圧Ｖt3（−0.7V）はこ
のゲート・ソース間電圧よりも高いので常時導通状態で
ある（ｎチャネルＭＯＳトランジスタ110dのチャネル幅
は消費電流低減のためｐチャネルＭＯＳトランジスタ11
0cのチャネル幅に比べてかなり小さくしてある）。
【００２４】しかし、ｎチャネルＭＯＳトランジスタ11
0dのチャネル幅に対するｐチャネルＭＯＳトランジスタ
110gのチャネル幅の比を調整して、このｐチャネルＭＯ
Ｓトランジスタ110gが非飽和領域で動作するようになっ
ており、高電圧ＶPPが所定電圧ＶPR＝｜Ｖt8｜＋｜Ｖt9
｜＋｜Ｖt10 ｜＋｜Ｖt11 ｜＋｜Ｖt3｜（5.3V）より低
いときはｎチャネルＭＯＳトランジスタ110dの方がｐチ
ャネルＭＯＳトランジスタ110gよりも電流を多く流せる
状態で、ノード110aの電圧はｐチャネルＭＯＳトランジ
スタ110bおよび110cが導通ならばＨレベル、非導通なら
ばＬレベルとなり、高電圧ＶPPが所定電圧ＶPR（5.3V）
より高く、クランプレベルＶCL（6.3V）より低いとき
は、ｎチャネルＭＯＳトランジスタ110dが飽和状態で動
作し、ｐチャネルＭＯＳトランジスタ110gの方がｎチャ
ネルＭＯＳトランジスタ110dよりも電流を多く流せる状
態となり、ｐチャネルＭＯＳトランジスタ110bおよび11
0cの導通、非導通にかかわらずノード110aの電圧はＨレ
ベルとなるようになっている。
0dのチャネル幅に対するｐチャネルＭＯＳトランジスタ
110gのチャネル幅の比を調整して、このｐチャネルＭＯ
Ｓトランジスタ110gが非飽和領域で動作するようになっ
ており、高電圧ＶPPが所定電圧ＶPR＝｜Ｖt8｜＋｜Ｖt9
｜＋｜Ｖt10 ｜＋｜Ｖt11 ｜＋｜Ｖt3｜（5.3V）より低
いときはｎチャネルＭＯＳトランジスタ110dの方がｐチ
ャネルＭＯＳトランジスタ110gよりも電流を多く流せる
状態で、ノード110aの電圧はｐチャネルＭＯＳトランジ
スタ110bおよび110cが導通ならばＨレベル、非導通なら
ばＬレベルとなり、高電圧ＶPPが所定電圧ＶPR（5.3V）
より高く、クランプレベルＶCL（6.3V）より低いとき
は、ｎチャネルＭＯＳトランジスタ110dが飽和状態で動
作し、ｐチャネルＭＯＳトランジスタ110gの方がｎチャ
ネルＭＯＳトランジスタ110dよりも電流を多く流せる状
態となり、ｐチャネルＭＯＳトランジスタ110bおよび11
0cの導通、非導通にかかわらずノード110aの電圧はＨレ
ベルとなるようになっている。
【００２５】そして、ＶG ＝｜Ｖt8｜＋｜Ｖt9｜＋｜Ｖ
t10 ｜＋｜Ｖt11 ｜（4.6V）の時はＶPPが所定電圧ＶPR
＝ＶG ＋｜Ｖt3｜（5.3V）より低いとｐチャネルＭＯＳ
トランジスタ110gは非導通状態となり、ノード110aの電
圧はｐチャネルＭＯＳトランジスタ110bおよび110cが導
通状態ならばＨレベル、非導通状態ならばＬレベルとな
る。一方、ＶPPが所定電圧ＶPR＝ＶG ＋｜Ｖt3｜（5.3
V）より高いとｐチャネルＭＯＳトランジスタ110gは導
通状態となり、ノード110aの電圧はｐチャネルＭＯＳト
ランジスタ110bおよび110cの導通、非導通にかかわらず
Ｈレベルとなる。
t10 ｜＋｜Ｖt11 ｜（4.6V）の時はＶPPが所定電圧ＶPR
＝ＶG ＋｜Ｖt3｜（5.3V）より低いとｐチャネルＭＯＳ
トランジスタ110gは非導通状態となり、ノード110aの電
圧はｐチャネルＭＯＳトランジスタ110bおよび110cが導
通状態ならばＨレベル、非導通状態ならばＬレベルとな
る。一方、ＶPPが所定電圧ＶPR＝ＶG ＋｜Ｖt3｜（5.3
V）より高いとｐチャネルＭＯＳトランジスタ110gは導
通状態となり、ノード110aの電圧はｐチャネルＭＯＳト
ランジスタ110bおよび110cの導通、非導通にかかわらず
Ｈレベルとなる。
【００２６】次に以上のように構成された電圧発生回路
100 の動作について説明する。まず、高電圧ＶPPが検知
レベルＶDT＝ＶCC＋｜Ｖt1｜＋｜Ｖt2｜（ＶCC＜ＶPR−
｜Ｖt1｜−｜Ｖt2｜＝Ｖ1 （ＶCC＜3.9V）第１の電圧領
域のとき）、ＶDT＝ＶPR（ＶCC＞ＶPR−｜Ｖt1｜−｜Ｖ
t2｜＝Ｖ1 （ＶCC＞3.9V）第２の電圧領域のとき）より
低いレベルにあるときは、ｐチャネルＭＯＳトランジス
タ110b、110cはともに非導通状態で、ｐチャネルＭＯＳ
トランジスタ110gも非導通状態または電流をｎチャネル
ＭＯＳトランジスタ110dに比べ流せない状態で、ｎチャ
ネルＭＯＳトランジスタ110dはゲート電極に電源電圧Ｖ
CCを受けて常時導通状態となっているため、ノード110a
の電圧は接地電圧となり、このノード110aの電圧を受け
るインバータ110eは検知信号φ0 をＨレベル（ＶCC）と
する。すると、この検知信号φ0を受けてリングオシレ
ータ回路121 は発振を開始し、クロック信号φcpは電源
電圧ＶCCと接地電圧との間で振動し始め、ドライバ回路
122 はこのクロック信号φcpを受け、このクロック信号
φcpが接地電圧からＶCCへと立ち上がるとノード122dの
電圧はｎチャネルＭＯＳトランジスタ122fにより既に電
源電圧ＶCCよりもこのｎチャネルＭＯＳトランジスタ12
2fの閾値電圧Ｖt4ぶん低いレベルＶCC−Ｖt4まで充電さ
れているため、キャパシタ122eの容量結合により（１＋
ｋ）ＶCC−Ｖt4のレベル（２ＶCC−0.6 ）まで上昇しよ
うとする。
100 の動作について説明する。まず、高電圧ＶPPが検知
レベルＶDT＝ＶCC＋｜Ｖt1｜＋｜Ｖt2｜（ＶCC＜ＶPR−
｜Ｖt1｜−｜Ｖt2｜＝Ｖ1 （ＶCC＜3.9V）第１の電圧領
域のとき）、ＶDT＝ＶPR（ＶCC＞ＶPR−｜Ｖt1｜−｜Ｖ
t2｜＝Ｖ1 （ＶCC＞3.9V）第２の電圧領域のとき）より
低いレベルにあるときは、ｐチャネルＭＯＳトランジス
タ110b、110cはともに非導通状態で、ｐチャネルＭＯＳ
トランジスタ110gも非導通状態または電流をｎチャネル
ＭＯＳトランジスタ110dに比べ流せない状態で、ｎチャ
ネルＭＯＳトランジスタ110dはゲート電極に電源電圧Ｖ
CCを受けて常時導通状態となっているため、ノード110a
の電圧は接地電圧となり、このノード110aの電圧を受け
るインバータ110eは検知信号φ0 をＨレベル（ＶCC）と
する。すると、この検知信号φ0を受けてリングオシレ
ータ回路121 は発振を開始し、クロック信号φcpは電源
電圧ＶCCと接地電圧との間で振動し始め、ドライバ回路
122 はこのクロック信号φcpを受け、このクロック信号
φcpが接地電圧からＶCCへと立ち上がるとノード122dの
電圧はｎチャネルＭＯＳトランジスタ122fにより既に電
源電圧ＶCCよりもこのｎチャネルＭＯＳトランジスタ12
2fの閾値電圧Ｖt4ぶん低いレベルＶCC−Ｖt4まで充電さ
れているため、キャパシタ122eの容量結合により（１＋
ｋ）ＶCC−Ｖt4のレベル（２ＶCC−0.6 ）まで上昇しよ
うとする。
【００２７】また、クロック信号φcpが電源電圧ＶCCか
ら接地電圧へと立ち下がるとキャパシタ122eの容量結合
によりノード122dの電圧はＶCC−Ｖt4以下になろうとす
るが、そうなるとｎチャネルＭＯＳトランジスタ122fが
導通してノード122dがＶCC−Ｖt4のレベルまで充電され
るため、ノード122dの電圧はＶCC−Ｖt4となる。そし
て、ドライバ用トランジスタ122gはノード122dの電圧が
電圧出力ノード100aの電圧ＶPPからこのドライバ用トラ
ンジスタ122gの閾値電圧Ｖt5だけ低い電圧より高いと導
通し、低いと非導通となるため、ドライバ回路122 は電
圧出力ノード100aの電圧ＶPPを（１＋ｋ）ＶCC−Ｖt4−
Ｖt5（２ＶCC−1.2 ）まで昇圧する能力を有している。
しかし、ＶPPが検知レベルＶDT（＝ＶCC＋｜Ｖt1｜＋｜
Ｖt2｜またはＶPR）を越えると、ｐチャネルＭＯＳトラ
ンジスタ110b、110cが導通状態、またはｐチャネルＭＯ
Ｓトランジスタ110gがｎチャネルＭＯＳトランジスタ11
0dに比べ電流を多く流せる状態となり、ノード110aがＨ
レベルとなり、これを受けるインバータ110eは検知信号
φ0 をＬレベル（接地電圧）とする。
ら接地電圧へと立ち下がるとキャパシタ122eの容量結合
によりノード122dの電圧はＶCC−Ｖt4以下になろうとす
るが、そうなるとｎチャネルＭＯＳトランジスタ122fが
導通してノード122dがＶCC−Ｖt4のレベルまで充電され
るため、ノード122dの電圧はＶCC−Ｖt4となる。そし
て、ドライバ用トランジスタ122gはノード122dの電圧が
電圧出力ノード100aの電圧ＶPPからこのドライバ用トラ
ンジスタ122gの閾値電圧Ｖt5だけ低い電圧より高いと導
通し、低いと非導通となるため、ドライバ回路122 は電
圧出力ノード100aの電圧ＶPPを（１＋ｋ）ＶCC−Ｖt4−
Ｖt5（２ＶCC−1.2 ）まで昇圧する能力を有している。
しかし、ＶPPが検知レベルＶDT（＝ＶCC＋｜Ｖt1｜＋｜
Ｖt2｜またはＶPR）を越えると、ｐチャネルＭＯＳトラ
ンジスタ110b、110cが導通状態、またはｐチャネルＭＯ
Ｓトランジスタ110gがｎチャネルＭＯＳトランジスタ11
0dに比べ電流を多く流せる状態となり、ノード110aがＨ
レベルとなり、これを受けるインバータ110eは検知信号
φ0 をＬレベル（接地電圧）とする。
【００２８】すると、この検知信号φ0 を受けてリング
オシレータ回路121 におけるＮＡＮＤ回路121aはＨレベ
ル（ＶCC）の信号を出力し、このリングオシレータ回路
121から出力されるクロック信号φcpはＬレベルとな
り、ドライバ回路122 はこのクロック信号φcpを受けて
チャージポンプ動作を停止するため、電圧出力ノード10
0aの電圧ＶPPは検知レベルＶDT（＝ＶCC＋｜Ｖt1｜＋｜
Ｖt2｜（ＶCC＜ＶPR−｜Ｖt1｜−｜Ｖt2｜のとき）、ま
たはＶPR（ＶCC＞ＶPR−｜Ｖt1｜−｜Ｖt2｜））に保た
れることになる。また、電圧出力ノード100aの電圧ＶPP
がクランプレベルＶCL（＝｜Ｖt6｜＋｜Ｖt7｜＋｜Ｖt8
｜＋｜Ｖt9｜＋｜Ｖt10 ｜＋｜Ｖt11 ｜）を越えたとき
は、クランプ回路130 におけるｐチャネルＭＯＳトラン
ジスタ130a〜130fが導通状態となり電圧出力ノード100a
と接地電圧ノード100cが導通して電圧ＶPPがクランプレ
ベルＶCLにクランプされる。このように、高電圧ＶPPを
クランプすることでＶPPが供給される素子に必要以上に
高電圧がかかって素子が破壊されてしまうのを防いでい
る。
オシレータ回路121 におけるＮＡＮＤ回路121aはＨレベ
ル（ＶCC）の信号を出力し、このリングオシレータ回路
121から出力されるクロック信号φcpはＬレベルとな
り、ドライバ回路122 はこのクロック信号φcpを受けて
チャージポンプ動作を停止するため、電圧出力ノード10
0aの電圧ＶPPは検知レベルＶDT（＝ＶCC＋｜Ｖt1｜＋｜
Ｖt2｜（ＶCC＜ＶPR−｜Ｖt1｜−｜Ｖt2｜のとき）、ま
たはＶPR（ＶCC＞ＶPR−｜Ｖt1｜−｜Ｖt2｜））に保た
れることになる。また、電圧出力ノード100aの電圧ＶPP
がクランプレベルＶCL（＝｜Ｖt6｜＋｜Ｖt7｜＋｜Ｖt8
｜＋｜Ｖt9｜＋｜Ｖt10 ｜＋｜Ｖt11 ｜）を越えたとき
は、クランプ回路130 におけるｐチャネルＭＯＳトラン
ジスタ130a〜130fが導通状態となり電圧出力ノード100a
と接地電圧ノード100cが導通して電圧ＶPPがクランプレ
ベルＶCLにクランプされる。このように、高電圧ＶPPを
クランプすることでＶPPが供給される素子に必要以上に
高電圧がかかって素子が破壊されてしまうのを防いでい
る。
【００２９】次に、電圧出力ノード100aから出力される
高電圧ＶPPの電源電圧ＶCC依存性について図２に基づき
説明する。図２は電源電圧ＶCC−高電圧ＶPP特性を表し
たグラフで、(a) は電圧発生回路100 が電圧出力ノード
100aに出力できる電圧を示す直線で（１＋ｋ）ＶCC−Ｖ
t4−Ｖt5、(b) および(c) は高電圧ＶPPがこれ以上にな
ると高電圧検知回路110 がＬレベルの検知信号φ0 を出
力してリングオシレータ回路121 の発振動作を停止させ
る検知レベルＶDTを示す直線でＶCC＋｜Ｖt1｜＋｜Ｖt2
｜（ＶCC＜Ｖ1 （ＶCC＜3.9V）第１の電圧領域のと
き）、またはＶPR（ＶCC＞Ｖ1 （ＶCC＞3.9V）第２の電
圧領域のとき）、(d) はクランプ回路130 のクランプレ
ベルでＶCL（6.3V）である。通常動作時は電源電圧ＶCC
は図２に示されたように第１の電圧領域であるＶCC＜Ｖ
1 内のＶ0 （3.3V）付近を使用し、高電圧ＶPPはＶ
p （4.7V）となっている。
高電圧ＶPPの電源電圧ＶCC依存性について図２に基づき
説明する。図２は電源電圧ＶCC−高電圧ＶPP特性を表し
たグラフで、(a) は電圧発生回路100 が電圧出力ノード
100aに出力できる電圧を示す直線で（１＋ｋ）ＶCC−Ｖ
t4−Ｖt5、(b) および(c) は高電圧ＶPPがこれ以上にな
ると高電圧検知回路110 がＬレベルの検知信号φ0 を出
力してリングオシレータ回路121 の発振動作を停止させ
る検知レベルＶDTを示す直線でＶCC＋｜Ｖt1｜＋｜Ｖt2
｜（ＶCC＜Ｖ1 （ＶCC＜3.9V）第１の電圧領域のと
き）、またはＶPR（ＶCC＞Ｖ1 （ＶCC＞3.9V）第２の電
圧領域のとき）、(d) はクランプ回路130 のクランプレ
ベルでＶCL（6.3V）である。通常動作時は電源電圧ＶCC
は図２に示されたように第１の電圧領域であるＶCC＜Ｖ
1 内のＶ0 （3.3V）付近を使用し、高電圧ＶPPはＶ
p （4.7V）となっている。
【００３０】また、バーンイン試験する際や、電源電圧
が変動して上昇した場合は電源電圧ＶCCは図２に示すよ
うに第２の電圧領域であるＶCC＞Ｖ1 の領域でも使用さ
れることになる。この領域でも検知レベルＶDTを示す直
線(c) はクランプレベルＶCLを示す直線(d) よりも下に
ある。これにより、高電圧ＶPPが検知レベルＶDT（5.3
V）を越えると、高電圧検知回路110 がこれを検知して
Ｌレベルの検知信号φ0を出力してリングオシレータ回
路121 の発振動作を停止させるため、高電圧ＶPPがたと
えクランプレベルＶCLを越えたとしても、このときチャ
ージポンプ回路120 の電圧出力ノード100aに電圧ＶPPを
出力する動作が停止し、クランプ回路１３０が電圧出力
ノード１００ａから接地電圧ノード100cに電流を流すク
ランプ動作の最中にリングオシレータ回路121 が発振し
続け、ドライバ回路122 はチャージポンプ動作をし続け
て電圧出力ノード100aの電圧ＶPPをさらに上昇させよう
とする動作がいっさい起きず、つまりは、チャージポン
プ動作とクランプ動作が同時に起こることがないので、
消費電流を低減できる。
が変動して上昇した場合は電源電圧ＶCCは図２に示すよ
うに第２の電圧領域であるＶCC＞Ｖ1 の領域でも使用さ
れることになる。この領域でも検知レベルＶDTを示す直
線(c) はクランプレベルＶCLを示す直線(d) よりも下に
ある。これにより、高電圧ＶPPが検知レベルＶDT（5.3
V）を越えると、高電圧検知回路110 がこれを検知して
Ｌレベルの検知信号φ0を出力してリングオシレータ回
路121 の発振動作を停止させるため、高電圧ＶPPがたと
えクランプレベルＶCLを越えたとしても、このときチャ
ージポンプ回路120 の電圧出力ノード100aに電圧ＶPPを
出力する動作が停止し、クランプ回路１３０が電圧出力
ノード１００ａから接地電圧ノード100cに電流を流すク
ランプ動作の最中にリングオシレータ回路121 が発振し
続け、ドライバ回路122 はチャージポンプ動作をし続け
て電圧出力ノード100aの電圧ＶPPをさらに上昇させよう
とする動作がいっさい起きず、つまりは、チャージポン
プ動作とクランプ動作が同時に起こることがないので、
消費電流を低減できる。
【００３１】以上のようにこの実施例１では、リングオ
シレータ回路121 の発振を止める検知レベルがクランプ
レベルよりも常に低くなるようにしたため、チャージポ
ンプ動作とクランプ動作が同時に起こることがないの
で、消費電流が小さい。また、図12に示された回路にく
らべ、ｐチャネルＭＯＳトランジスタ110gを付加してこ
のトランジスタ110gのゲート電位ＶG はクランプ回路13
0 から得ているだけでこれを実現しており、つまり少な
い素子でこれを実現しているため、レイアウト面積の増
加が抑制される。
シレータ回路121 の発振を止める検知レベルがクランプ
レベルよりも常に低くなるようにしたため、チャージポ
ンプ動作とクランプ動作が同時に起こることがないの
で、消費電流が小さい。また、図12に示された回路にく
らべ、ｐチャネルＭＯＳトランジスタ110gを付加してこ
のトランジスタ110gのゲート電位ＶG はクランプ回路13
0 から得ているだけでこれを実現しており、つまり少な
い素子でこれを実現しているため、レイアウト面積の増
加が抑制される。
【００３２】実施例２．次にこの発明の実施例２である
電圧発生回路について、図３に基づいて説明する。図３
に示された電圧発生回路100 も図１に示された電圧発生
回路100 と同様に電源電圧ＶCCを受けて駆動し、通常動
作時はこの電源電圧ＶCC（この実施例では通常動作時3.
3V）よりも高い高電圧ＶPP（通常動作時4.7V）を電圧出
力ノード100aに出力する回路である。この図３に示され
た電圧発生回路100 が図１に示されたものとことなる点
は、クランプ回路130 において、電圧出力ノード100aと
ゲート電位ＶG を出力しているノード130gとの間に、ｐ
チャネルＭＯＳトランジスタ130aおよび130bと並列に、
ポリシリコンからなる抵抗130hを接続している点で、こ
の抵抗130hは電圧出力ノード100aからこの抵抗130hを介
して接地電圧ノード100cに流れる電流を少なくするため
に、ｐチャネルＭＯＳトランジスタ130aおよび130bのオ
ン抵抗に比べてかなり大きくしている（１ＭΩ以上）。
電圧発生回路について、図３に基づいて説明する。図３
に示された電圧発生回路100 も図１に示された電圧発生
回路100 と同様に電源電圧ＶCCを受けて駆動し、通常動
作時はこの電源電圧ＶCC（この実施例では通常動作時3.
3V）よりも高い高電圧ＶPP（通常動作時4.7V）を電圧出
力ノード100aに出力する回路である。この図３に示され
た電圧発生回路100 が図１に示されたものとことなる点
は、クランプ回路130 において、電圧出力ノード100aと
ゲート電位ＶG を出力しているノード130gとの間に、ｐ
チャネルＭＯＳトランジスタ130aおよび130bと並列に、
ポリシリコンからなる抵抗130hを接続している点で、こ
の抵抗130hは電圧出力ノード100aからこの抵抗130hを介
して接地電圧ノード100cに流れる電流を少なくするため
に、ｐチャネルＭＯＳトランジスタ130aおよび130bのオ
ン抵抗に比べてかなり大きくしている（１ＭΩ以上）。
【００３３】クランプ回路130 にこの抵抗130hを設けた
ことにより、ノード130gから出力されるゲート電位ＶG
は、電圧出力ノード100aの高電圧ＶPPがｐチャネルＭＯ
Ｓトランジスタ130c〜130fの閾値電圧の絶対値の和｜Ｖ
t8｜＋｜Ｖt9｜＋｜Ｖt10 ｜＋｜Ｖt11 ｜（この実施例
では4.6V）より低いときはこのｐチャネルＭＯＳトラン
ジスタ130c〜130fが非導通状態なのでＶPPに等しくな
り、高電圧ＶPPが｜Ｖt8｜＋｜Ｖt9｜＋｜Ｖt10 ｜＋｜
Ｖt11 ｜より高いときはｐチャネルＭＯＳトランジスタ
130c〜130fが導通状態となるので｜Ｖt8｜＋｜Ｖt9｜＋
｜Ｖt10 ｜＋｜Ｖt11 ｜となる。このとき抵抗130hは高
抵抗値をもつため、ＶG が｜Ｖt8｜＋｜Ｖt9｜＋｜Ｖ
t10 ｜＋｜Ｖt11 ｜となってもＶPPはＶG にはならない
（抵抗の両端で電圧差が生じている）。
ことにより、ノード130gから出力されるゲート電位ＶG
は、電圧出力ノード100aの高電圧ＶPPがｐチャネルＭＯ
Ｓトランジスタ130c〜130fの閾値電圧の絶対値の和｜Ｖ
t8｜＋｜Ｖt9｜＋｜Ｖt10 ｜＋｜Ｖt11 ｜（この実施例
では4.6V）より低いときはこのｐチャネルＭＯＳトラン
ジスタ130c〜130fが非導通状態なのでＶPPに等しくな
り、高電圧ＶPPが｜Ｖt8｜＋｜Ｖt9｜＋｜Ｖt10 ｜＋｜
Ｖt11 ｜より高いときはｐチャネルＭＯＳトランジスタ
130c〜130fが導通状態となるので｜Ｖt8｜＋｜Ｖt9｜＋
｜Ｖt10 ｜＋｜Ｖt11 ｜となる。このとき抵抗130hは高
抵抗値をもつため、ＶG が｜Ｖt8｜＋｜Ｖt9｜＋｜Ｖ
t10 ｜＋｜Ｖt11 ｜となってもＶPPはＶG にはならない
（抵抗の両端で電圧差が生じている）。
【００３４】そして、この電圧出力ノード100aと接地電
圧ノードとの間に接続されたクランプ回路130 は、電圧
出力ノード100aの電圧ＶPPが、所定電圧ＶPR＝｜Ｖt8｜
＋｜Ｖt9｜＋｜Ｖt10 ｜＋｜Ｖt11 ｜＋｜Ｖt3｜（5.3
V）よりも高いクランプレベルＶCL＝｜Ｖt6｜＋｜Ｖt7
｜＋｜Ｖt8｜＋｜Ｖt9｜＋｜Ｖt10 ｜＋｜Ｖt11 ｜（6.
3V）よりも高くなると、電圧出力ノード100aと接地電圧
ノード100cとの間に接続されたｐチャネルＭＯＳトラン
ジスタ130c〜130fに加えて130aおよび130bも導通状態と
なり、それまで抵抗130hおよびｐチャネルＭＯＳトラン
ジスタ130c〜130fを介して導通していた電圧出力ノード
100aと接地電圧ノード100cが、ｐチャネルＭＯＳトラン
ジスタ130a〜130fを介しても導通し、ｐチャネルＭＯＳ
トランジスタ130aおよび130bのオン抵抗はこれと並列に
接続された高抵抗値をもつ抵抗130hに比べかなり低くな
っているため、電圧出力ノード100aから接地電圧ノード
100cへと大きく電流が流れて電圧出力ノード100aの電圧
ＶPPはクランプレベルＶCLにクランプされる。
圧ノードとの間に接続されたクランプ回路130 は、電圧
出力ノード100aの電圧ＶPPが、所定電圧ＶPR＝｜Ｖt8｜
＋｜Ｖt9｜＋｜Ｖt10 ｜＋｜Ｖt11 ｜＋｜Ｖt3｜（5.3
V）よりも高いクランプレベルＶCL＝｜Ｖt6｜＋｜Ｖt7
｜＋｜Ｖt8｜＋｜Ｖt9｜＋｜Ｖt10 ｜＋｜Ｖt11 ｜（6.
3V）よりも高くなると、電圧出力ノード100aと接地電圧
ノード100cとの間に接続されたｐチャネルＭＯＳトラン
ジスタ130c〜130fに加えて130aおよび130bも導通状態と
なり、それまで抵抗130hおよびｐチャネルＭＯＳトラン
ジスタ130c〜130fを介して導通していた電圧出力ノード
100aと接地電圧ノード100cが、ｐチャネルＭＯＳトラン
ジスタ130a〜130fを介しても導通し、ｐチャネルＭＯＳ
トランジスタ130aおよび130bのオン抵抗はこれと並列に
接続された高抵抗値をもつ抵抗130hに比べかなり低くな
っているため、電圧出力ノード100aから接地電圧ノード
100cへと大きく電流が流れて電圧出力ノード100aの電圧
ＶPPはクランプレベルＶCLにクランプされる。
【００３５】また、このクランプ回路130 からのゲート
電位ＶG （ＶPPまたは｜Ｖt8｜＋｜Ｖt9｜＋｜Ｖt10 ｜
＋｜Ｖt11 ｜）を受ける高電圧検知回路110 におけるｐ
チャネルＭＯＳトランジスタ110gは、ソース電極に受け
ている高電圧ＶPPが｜Ｖt8｜＋｜Ｖt9｜＋｜Ｖt10 ｜＋
｜Ｖt11 ｜（4.6V）より低いときはＶG ＝ＶPPなのでゲ
ート・ソース間電圧が０Ｖとなり常に非導通状態、高電
圧ＶPPが｜Ｖt8｜＋｜Ｖt9｜＋｜Ｖt10 ｜＋｜Ｖt11 ｜
（4.6V）より高いときはＶG ＝｜Ｖt8｜＋｜Ｖ t9｜＋｜
Ｖt10 ｜＋｜Ｖt11 ｜（4.6V）なので、この高電圧ＶPP
がゲート電位ＶG よりもこのｐチャネルＭＯＳトランジ
スタ110gの閾値電圧Ｖt3の絶対値だけ高い電圧ＶG ＋｜
Ｖt3｜（5.3V）より高いと導通状態、低いと非導通状態
となる。
電位ＶG （ＶPPまたは｜Ｖt8｜＋｜Ｖt9｜＋｜Ｖt10 ｜
＋｜Ｖt11 ｜）を受ける高電圧検知回路110 におけるｐ
チャネルＭＯＳトランジスタ110gは、ソース電極に受け
ている高電圧ＶPPが｜Ｖt8｜＋｜Ｖt9｜＋｜Ｖt10 ｜＋
｜Ｖt11 ｜（4.6V）より低いときはＶG ＝ＶPPなのでゲ
ート・ソース間電圧が０Ｖとなり常に非導通状態、高電
圧ＶPPが｜Ｖt8｜＋｜Ｖt9｜＋｜Ｖt10 ｜＋｜Ｖt11 ｜
（4.6V）より高いときはＶG ＝｜Ｖt8｜＋｜Ｖ t9｜＋｜
Ｖt10 ｜＋｜Ｖt11 ｜（4.6V）なので、この高電圧ＶPP
がゲート電位ＶG よりもこのｐチャネルＭＯＳトランジ
スタ110gの閾値電圧Ｖt3の絶対値だけ高い電圧ＶG ＋｜
Ｖt3｜（5.3V）より高いと導通状態、低いと非導通状態
となる。
【００３６】このように、ｐチャネルＭＯＳトランジス
タ110gが、高電圧ＶPPが検知レベルＶDTにおける所定電
圧ＶPR＝｜Ｖt8｜＋｜Ｖt9｜＋｜Ｖt10 ｜＋｜Ｖt11 ｜
＋｜Ｖt3｜（5.3V）より高いと導通、低いと非導通とな
るため、このｐチャネルＭＯＳトランジスタ110gのチャ
ネル幅をｎチャネルＭＯＳトランジスタ110dのそれより
もある程度大きくしていれば、ノード110aの電圧はｐチ
ャネルＭＯＳトランジスタ110gが導通状態になればＨレ
ベル、非導通状態になればｐチャネルＭＯＳトランジス
タ110bおよび110cが導通するとＨレベル、非導通である
とＨレベルとなり、実施例１に示されたものに比べトラ
ンジスタ110gのサイズに気を払わなくてすむ。
タ110gが、高電圧ＶPPが検知レベルＶDTにおける所定電
圧ＶPR＝｜Ｖt8｜＋｜Ｖt9｜＋｜Ｖt10 ｜＋｜Ｖt11 ｜
＋｜Ｖt3｜（5.3V）より高いと導通、低いと非導通とな
るため、このｐチャネルＭＯＳトランジスタ110gのチャ
ネル幅をｎチャネルＭＯＳトランジスタ110dのそれより
もある程度大きくしていれば、ノード110aの電圧はｐチ
ャネルＭＯＳトランジスタ110gが導通状態になればＨレ
ベル、非導通状態になればｐチャネルＭＯＳトランジス
タ110bおよび110cが導通するとＨレベル、非導通である
とＨレベルとなり、実施例１に示されたものに比べトラ
ンジスタ110gのサイズに気を払わなくてすむ。
【００３７】次に以上のように構成された電圧発生回路
100 の動作について説明する。まず、高電圧ＶPPが検知
レベルＶDT＝ＶCC＋｜Ｖt1｜＋｜Ｖt2｜（ＶCC＜ＶPR−
｜Ｖt1｜−｜Ｖt2｜＝Ｖ1 （ＶCC＜3.9V）第１の電圧領
域のとき）、ＶDT＝ＶPR（ＶCC＞ＶPR−｜Ｖt1｜−｜Ｖ
t2｜＝Ｖ1 （ＶCC＞3.9V）第２の電圧領域のとき）より
低いレベルにあるときは、ｐチャネルＭＯＳトランジス
タ110b、110cおよび110gはともに非導通状態で、ｎチャ
ネルＭＯＳトランジスタ110dはゲート電極に電源電圧Ｖ
CCを受けて常時導通状態となっているため、ノード110a
の電圧は接地電圧となり、このノード110aの電圧を受け
るインバータ110eは検知信号φ0 を第１のレベルである
Ｈレベル（ＶCC）とする。すると、この検知信号φ0 を
受けるチャージポンプ回路120 は実施例１で示された電
圧発生回路100 におけるチャージポンプ回路120 と同様
の動作をし、電圧出力ノード100aに高電圧ＶPPを出力す
る。そして、ＶPPが検知レベルＶDT（＝ＶCC＋｜Ｖt1｜
＋｜Ｖt2｜またはＶPR）を越えると、ｐチャネルＭＯＳ
トランジスタ110b、110cが導通状態、またはｐチャネル
ＭＯＳトランジスタ110gが導通状態となり、ノード110a
がＨレベルとなり、これを受けるインバータ110eは検知
信号φ0 をＬレベル（接地電圧）とする。
100 の動作について説明する。まず、高電圧ＶPPが検知
レベルＶDT＝ＶCC＋｜Ｖt1｜＋｜Ｖt2｜（ＶCC＜ＶPR−
｜Ｖt1｜−｜Ｖt2｜＝Ｖ1 （ＶCC＜3.9V）第１の電圧領
域のとき）、ＶDT＝ＶPR（ＶCC＞ＶPR−｜Ｖt1｜−｜Ｖ
t2｜＝Ｖ1 （ＶCC＞3.9V）第２の電圧領域のとき）より
低いレベルにあるときは、ｐチャネルＭＯＳトランジス
タ110b、110cおよび110gはともに非導通状態で、ｎチャ
ネルＭＯＳトランジスタ110dはゲート電極に電源電圧Ｖ
CCを受けて常時導通状態となっているため、ノード110a
の電圧は接地電圧となり、このノード110aの電圧を受け
るインバータ110eは検知信号φ0 を第１のレベルである
Ｈレベル（ＶCC）とする。すると、この検知信号φ0 を
受けるチャージポンプ回路120 は実施例１で示された電
圧発生回路100 におけるチャージポンプ回路120 と同様
の動作をし、電圧出力ノード100aに高電圧ＶPPを出力す
る。そして、ＶPPが検知レベルＶDT（＝ＶCC＋｜Ｖt1｜
＋｜Ｖt2｜またはＶPR）を越えると、ｐチャネルＭＯＳ
トランジスタ110b、110cが導通状態、またはｐチャネル
ＭＯＳトランジスタ110gが導通状態となり、ノード110a
がＨレベルとなり、これを受けるインバータ110eは検知
信号φ0 をＬレベル（接地電圧）とする。
【００３８】すると、この検知信号φ0 を受けて実施例
１に示された電圧発生回路100 におけるチャージポンプ
回路120 と同様にチャージポンプ動作を停止するため、
電圧出力ノード100aの電圧ＶPPは検知レベルＶDT（＝Ｖ
CC＋｜Ｖt1｜＋｜Ｖt2｜（ＶCC＜ＶPR−｜Ｖt1｜−｜Ｖ
t2｜のとき）、またはＶPR（ＶCC＞ＶPR−｜Ｖt1｜−｜
Ｖt2｜））に保たれることになる。また、電圧出力ノー
ド100aの電圧ＶPPがクランプレベルＶCL（＝｜Ｖt6｜＋
｜Ｖt7｜＋｜Ｖt8｜＋｜Ｖt9｜＋｜Ｖt10 ｜＋｜Ｖt11
｜）を越えたときは、クランプ回路130 におけるｐチャ
ネルＭＯＳトランジスタ130a〜130fが導通状態となり電
圧出力ノード100aと接地電圧ノード100cが導通して電圧
ＶPPがクランプレベルＶCLにクランプされる。
１に示された電圧発生回路100 におけるチャージポンプ
回路120 と同様にチャージポンプ動作を停止するため、
電圧出力ノード100aの電圧ＶPPは検知レベルＶDT（＝Ｖ
CC＋｜Ｖt1｜＋｜Ｖt2｜（ＶCC＜ＶPR−｜Ｖt1｜−｜Ｖ
t2｜のとき）、またはＶPR（ＶCC＞ＶPR−｜Ｖt1｜−｜
Ｖt2｜））に保たれることになる。また、電圧出力ノー
ド100aの電圧ＶPPがクランプレベルＶCL（＝｜Ｖt6｜＋
｜Ｖt7｜＋｜Ｖt8｜＋｜Ｖt9｜＋｜Ｖt10 ｜＋｜Ｖt11
｜）を越えたときは、クランプ回路130 におけるｐチャ
ネルＭＯＳトランジスタ130a〜130fが導通状態となり電
圧出力ノード100aと接地電圧ノード100cが導通して電圧
ＶPPがクランプレベルＶCLにクランプされる。
【００３９】次に、電圧出力ノード100aから出力される
高電圧ＶPPの電源電圧ＶCC依存性について説明する。こ
の実施例２でも実施例１に示された電圧発生回路100 と
同様に図２に示されたような電源電圧ＶCC特性を有し、
通常動作時は電源電圧ＶCCは図２に示されたように第１
の電圧領域であるＶCC＜Ｖ1 内のＶ0 （3.3V）付近を使
用し、高電圧ＶPPはＶp （4.7V）となっている。
高電圧ＶPPの電源電圧ＶCC依存性について説明する。こ
の実施例２でも実施例１に示された電圧発生回路100 と
同様に図２に示されたような電源電圧ＶCC特性を有し、
通常動作時は電源電圧ＶCCは図２に示されたように第１
の電圧領域であるＶCC＜Ｖ1 内のＶ0 （3.3V）付近を使
用し、高電圧ＶPPはＶp （4.7V）となっている。
【００４０】また、バーンイン試験する際や、電源電圧
が変動して上昇した場合は電源電圧ＶCCは図２に示すよ
うに第２の電圧領域であるＶCC＞Ｖ1 の領域でも使用さ
れることになる。この領域でも検知レベルＶDTを示す直
線(c) はクランプレベルＶCLを示す直線(d) よりも下に
ある。これにより、高電圧ＶPPが検知レベルＶDT（5.3
V）を越えると、高電圧検知回路110 がこれを検知して
Ｌレベルの検知信号φ0を出力してリングオシレータ回
路121 の発振動作を停止させるため、高電圧ＶPPがたと
えクランプレベルＶCLを越えたとしても、このときチャ
ージポンプ回路120 の電圧出力ノード100aに電圧ＶPPを
出力する動作が停止し、クランプ回路130が電圧出力ノ
ード100aから接地電圧ノード100cに電流を流すクランプ
動作の最中にリングオシレータ回路121 が発振し続け、
ドライバ回路122 はチャージポンプ動作をし続けて電圧
出力ノード100aの電圧ＶPPをさらに上昇させようとする
動作がいっさい起きず、つまりは、チャージポンプ動作
とクランプ動作が同時に起こることがないので、消費電
流を低減できる。
が変動して上昇した場合は電源電圧ＶCCは図２に示すよ
うに第２の電圧領域であるＶCC＞Ｖ1 の領域でも使用さ
れることになる。この領域でも検知レベルＶDTを示す直
線(c) はクランプレベルＶCLを示す直線(d) よりも下に
ある。これにより、高電圧ＶPPが検知レベルＶDT（5.3
V）を越えると、高電圧検知回路110 がこれを検知して
Ｌレベルの検知信号φ0を出力してリングオシレータ回
路121 の発振動作を停止させるため、高電圧ＶPPがたと
えクランプレベルＶCLを越えたとしても、このときチャ
ージポンプ回路120 の電圧出力ノード100aに電圧ＶPPを
出力する動作が停止し、クランプ回路130が電圧出力ノ
ード100aから接地電圧ノード100cに電流を流すクランプ
動作の最中にリングオシレータ回路121 が発振し続け、
ドライバ回路122 はチャージポンプ動作をし続けて電圧
出力ノード100aの電圧ＶPPをさらに上昇させようとする
動作がいっさい起きず、つまりは、チャージポンプ動作
とクランプ動作が同時に起こることがないので、消費電
流を低減できる。
【００４１】以上のようにこの実施例２では、リングオ
シレータ回路121 の発振を止める検知レベルがクランプ
レベルよりも常に低くなるようにしたため、チャージポ
ンプ動作とクランプ動作が同時に起こることがないの
で、消費電流が小さい。また、図12に示された回路にく
らべ、ｐチャネルＭＯＳトランジスタ110gおよび抵抗13
0hを付加し、トランジスタ110gのゲート電位ＶG はクラ
ンプ回路130 から得ているだけでこれを実現しており、
つまり少ない素子でこれを実現しているため、レイアウ
ト面積の増加が抑制される。さらに抵抗130hを設けてｐ
チャネルＭＯＳトランジスタ110gのゲート電位ＶGが出
力されるノード130gがフローティング状態にならないよ
うにして、ｐチャネルＭＯＳトランジスタ110gが、高電
圧ＶPPが検知レベルＶDTにおける所定電圧ＶPR（5.3V）
より高いと導通、低いと非導通となるように、このゲー
ト電位ＶG を出力しているので、このｐチャネルＭＯＳ
トランジスタ110gのチャネル幅をｎチャネルＭＯＳトラ
ンジスタ110dのそれよりもある程度大きくしていればよ
く、実施例１に示されたものに比べｐチャネルＭＯＳト
ランジスタ110gのサイズに気を払わなくてすむ。
シレータ回路121 の発振を止める検知レベルがクランプ
レベルよりも常に低くなるようにしたため、チャージポ
ンプ動作とクランプ動作が同時に起こることがないの
で、消費電流が小さい。また、図12に示された回路にく
らべ、ｐチャネルＭＯＳトランジスタ110gおよび抵抗13
0hを付加し、トランジスタ110gのゲート電位ＶG はクラ
ンプ回路130 から得ているだけでこれを実現しており、
つまり少ない素子でこれを実現しているため、レイアウ
ト面積の増加が抑制される。さらに抵抗130hを設けてｐ
チャネルＭＯＳトランジスタ110gのゲート電位ＶGが出
力されるノード130gがフローティング状態にならないよ
うにして、ｐチャネルＭＯＳトランジスタ110gが、高電
圧ＶPPが検知レベルＶDTにおける所定電圧ＶPR（5.3V）
より高いと導通、低いと非導通となるように、このゲー
ト電位ＶG を出力しているので、このｐチャネルＭＯＳ
トランジスタ110gのチャネル幅をｎチャネルＭＯＳトラ
ンジスタ110dのそれよりもある程度大きくしていればよ
く、実施例１に示されたものに比べｐチャネルＭＯＳト
ランジスタ110gのサイズに気を払わなくてすむ。
【００４２】実施例３．以下にこの発明の実施例３であ
る電圧発生回路について、図４に基づいて説明する。図
４において、200 は電源電圧ＶCCを受けて駆動し、負の
基板電圧ＶBB（この実施例では−1.5V）を電圧出力ノー
ド200aに出力する回路である。210 はこの電圧発生回路
200 から電圧出力ノード200aに出力される基板電圧ＶBB
を受け、この基板電圧ＶBBが、電源電圧ＶCCがＶCC＜Ｖ
11（この実施例ではＶCC＜3.9V）にあるときは、−Ｖ
t21 −Ｖt22 −Ｖt23 （この実施例では−1.5V）、第１
の電圧領域であるＶ11＜ＶCC＜Ｖ12（この実施例では3.
9V＜ＶCC＜4.3V）にあるときは、電源電圧ＶCCの上昇に
応じて−Ｖt21 −Ｖt22 −Ｖt23 （−1.5V）から下降す
るレベル、および電源電圧ＶCCが第２の電圧領域である
ＶCC＞Ｖ12（この実施例ではＶCC＞4.3V）にあるとき
は、基板電圧ＶBBが所定電圧であるＶPR（−２．３Ｖ）
である検知レベルＶＤＴよりも高いときに第１のレベル
であるＨレベル（ほぼＶCC）となる検知信号φ0 を出力
する基板電圧検知回路である。
る電圧発生回路について、図４に基づいて説明する。図
４において、200 は電源電圧ＶCCを受けて駆動し、負の
基板電圧ＶBB（この実施例では−1.5V）を電圧出力ノー
ド200aに出力する回路である。210 はこの電圧発生回路
200 から電圧出力ノード200aに出力される基板電圧ＶBB
を受け、この基板電圧ＶBBが、電源電圧ＶCCがＶCC＜Ｖ
11（この実施例ではＶCC＜3.9V）にあるときは、−Ｖ
t21 −Ｖt22 −Ｖt23 （この実施例では−1.5V）、第１
の電圧領域であるＶ11＜ＶCC＜Ｖ12（この実施例では3.
9V＜ＶCC＜4.3V）にあるときは、電源電圧ＶCCの上昇に
応じて−Ｖt21 −Ｖt22 −Ｖt23 （−1.5V）から下降す
るレベル、および電源電圧ＶCCが第２の電圧領域である
ＶCC＞Ｖ12（この実施例ではＶCC＞4.3V）にあるとき
は、基板電圧ＶBBが所定電圧であるＶPR（−２．３Ｖ）
である検知レベルＶＤＴよりも高いときに第１のレベル
であるＨレベル（ほぼＶCC）となる検知信号φ0 を出力
する基板電圧検知回路である。
【００４３】この基板電圧検知回路210 は基板電圧ＶBB
が出力される電圧出力ノード200aとノード210aとの間に
接続されたダイオード接続のｎチャネルＭＯＳトランジ
スタ210b（閾値電圧Ｖt21 ）、210c（閾値電圧Ｖt22 ）
およびゲート電極が接地電圧ノード100cに接続されるｎ
チャネルＭＯＳトランジスタ210d（閾値電圧Ｖt23 ）
と、電源電圧ノード100bとノード210aとの間に接続さ
れ、ゲート電極が接地電圧ノード100cに接続されたｐチ
ャネルＭＯＳトランジスタ210eと、ノード210aと検知信
号φ0 が出力される検知信号出力ノード210fとの間に直
列に接続されたインバータ210gおよび210hと、電圧出力
ノード200aとノード210aとの間に接続されたｎチャネル
ＭＯＳトランジスタ210i（閾値電圧Ｖt24 ）とから構成
されている。
が出力される電圧出力ノード200aとノード210aとの間に
接続されたダイオード接続のｎチャネルＭＯＳトランジ
スタ210b（閾値電圧Ｖt21 ）、210c（閾値電圧Ｖt22 ）
およびゲート電極が接地電圧ノード100cに接続されるｎ
チャネルＭＯＳトランジスタ210d（閾値電圧Ｖt23 ）
と、電源電圧ノード100bとノード210aとの間に接続さ
れ、ゲート電極が接地電圧ノード100cに接続されたｐチ
ャネルＭＯＳトランジスタ210eと、ノード210aと検知信
号φ0 が出力される検知信号出力ノード210fとの間に直
列に接続されたインバータ210gおよび210hと、電圧出力
ノード200aとノード210aとの間に接続されたｎチャネル
ＭＯＳトランジスタ210i（閾値電圧Ｖt24 ）とから構成
されている。
【００４４】220 は電源電圧ＶCCを受けて駆動し、基板
電圧検知回路210 からの検知信号φ0 を受け、この検知
信号φ0 が第１のレベルであるＨレベル（ＶCC）である
と電圧出力ノード200aに負の電圧ＶBBを出力するチャー
ジポンプ回路で、電源電圧ＶCCを受けて駆動し、基板電
圧検知回路210 からの検知信号φ0 を受け、この検知信
号φ0 が第１のレベルであるＨレベルであるとＨレベル
（ＶCC）とＬレベル（接地電圧）との間の変化をする
（ＶCC振幅で発振する）クロック信号φcpを出力し、検
知信号φ0 がＬレベル（接地電圧）であるとこのクロッ
ク信号φcpをＬレベルに固定するリングオシレータ回路
221 と、このリングオシレータ回路221 からのクロック
信号φcpを受け、このクロック信号φcpが発振している
ときは−ｋＶCC＋｜Ｖt25 ｜＋｜Ｖt26 ｜（ｋはキャパ
シタ222eのカップリング比でこの実施例では１、
Ｖt25 、Ｖt26 はｐチャネルＭＯＳトランジスタ222f、
222gの閾値電圧でこの実施例ではともに−0.7V）の基板
電圧ＶBBを電圧出力ノード200aに出力し、クロック信号
φcpがＬレベルに固定されると出力をやめるドライバ回
路222 から構成されている。
電圧検知回路210 からの検知信号φ0 を受け、この検知
信号φ0 が第１のレベルであるＨレベル（ＶCC）である
と電圧出力ノード200aに負の電圧ＶBBを出力するチャー
ジポンプ回路で、電源電圧ＶCCを受けて駆動し、基板電
圧検知回路210 からの検知信号φ0 を受け、この検知信
号φ0 が第１のレベルであるＨレベルであるとＨレベル
（ＶCC）とＬレベル（接地電圧）との間の変化をする
（ＶCC振幅で発振する）クロック信号φcpを出力し、検
知信号φ0 がＬレベル（接地電圧）であるとこのクロッ
ク信号φcpをＬレベルに固定するリングオシレータ回路
221 と、このリングオシレータ回路221 からのクロック
信号φcpを受け、このクロック信号φcpが発振している
ときは−ｋＶCC＋｜Ｖt25 ｜＋｜Ｖt26 ｜（ｋはキャパ
シタ222eのカップリング比でこの実施例では１、
Ｖt25 、Ｖt26 はｐチャネルＭＯＳトランジスタ222f、
222gの閾値電圧でこの実施例ではともに−0.7V）の基板
電圧ＶBBを電圧出力ノード200aに出力し、クロック信号
φcpがＬレベルに固定されると出力をやめるドライバ回
路222 から構成されている。
【００４５】そして、チャージポンプ回路220 における
リングオシレータ回路221 は、一方の入力が検知信号出
力ノード210fに接続された２入力ＮＡＮＤ回路221aと、
このＮＡＮＤ回路221aの出力と他方の入力との間に直列
に接続されたインバータ221b、221cと、インバータ221c
の出力とクロック信号φcpが出力されるクロック信号出
力ノード221eとの間に接続されたインバータ221dから構
成されている。また、ドライバ回路222 は、クロック信
号出力ノード221eとノード222aとの間に直列に接続され
たインバータ222b、222cと、ノード222aとノード222dと
の間に接続され、ソース電極とドレイン電極をショート
させチャネル領域とゲート電極間で容量をなすキャパシ
タ222eと、ノード222dと接地電圧ノード100cとの間にダ
イオード接続されたｐチャネルＭＯＳトランジスタ222f
と、ノード222dと電圧出力ノード200aとの間に接続さ
れ、ゲート電極がノード222dに接続されたドライバ用ト
ランジスタ（ｐチャネルＭＯＳトランジスタ）222gから
構成されている。
リングオシレータ回路221 は、一方の入力が検知信号出
力ノード210fに接続された２入力ＮＡＮＤ回路221aと、
このＮＡＮＤ回路221aの出力と他方の入力との間に直列
に接続されたインバータ221b、221cと、インバータ221c
の出力とクロック信号φcpが出力されるクロック信号出
力ノード221eとの間に接続されたインバータ221dから構
成されている。また、ドライバ回路222 は、クロック信
号出力ノード221eとノード222aとの間に直列に接続され
たインバータ222b、222cと、ノード222aとノード222dと
の間に接続され、ソース電極とドレイン電極をショート
させチャネル領域とゲート電極間で容量をなすキャパシ
タ222eと、ノード222dと接地電圧ノード100cとの間にダ
イオード接続されたｐチャネルＭＯＳトランジスタ222f
と、ノード222dと電圧出力ノード200aとの間に接続さ
れ、ゲート電極がノード222dに接続されたドライバ用ト
ランジスタ（ｐチャネルＭＯＳトランジスタ）222gから
構成されている。
【００４６】230 は電圧出力ノード200aと接地電圧ノー
ド100cとの間に接続され、電圧出力ノード200aの電圧Ｖ
BBが、所定電圧であるＶPR＝−Ｖt29 −Ｖt30 −Ｖt24
（−2.3V）よりも低いクランプレベルＶCL＝−Ｖt27 −
Ｖt28 −Ｖt29 −Ｖt30 （Ｖt27 〜Ｖt30 はｎチャネル
ＭＯＳトランジスタ230a〜230dの閾値電圧でこの実施例
では−0.6 −0.7 −0.8 −0.9 ＝−3.0V）よりも低くな
るとこの電圧出力ノード200aと接地電圧ノード100cとの
間の導電抵抗を下げ、電圧出力ノード200aの電圧ＶBBを
クランプレベルＶCLにクランプするためのクランプ回路
で、電圧出力ノード200aと接地電圧ノード100cとの間に
直列にダイオード接続されたｎチャネルＭＯＳトランジ
スタ230a（閾値電圧Ｖt27 ）、230b（閾値電圧
Ｖt28 ）、230c（閾値電圧Ｖt29 ）、230d（閾値電圧Ｖ
t30 ）と、電圧出力ノード200aとノード230eとの間にｎ
チャネルＭＯＳトランジスタ230aおよび230bと並列に、
ポリシリコンからなる抵抗230fとから構成されており、
ｎチャネルＭＯＳトランジスタ230bと230cとが接続され
ているノード230eから基板電圧検知回路210 におけるｐ
チャネルＭＯＳトランジスタ210iのゲート電位ＶG を出
力している。
ド100cとの間に接続され、電圧出力ノード200aの電圧Ｖ
BBが、所定電圧であるＶPR＝−Ｖt29 −Ｖt30 −Ｖt24
（−2.3V）よりも低いクランプレベルＶCL＝−Ｖt27 −
Ｖt28 −Ｖt29 −Ｖt30 （Ｖt27 〜Ｖt30 はｎチャネル
ＭＯＳトランジスタ230a〜230dの閾値電圧でこの実施例
では−0.6 −0.7 −0.8 −0.9 ＝−3.0V）よりも低くな
るとこの電圧出力ノード200aと接地電圧ノード100cとの
間の導電抵抗を下げ、電圧出力ノード200aの電圧ＶBBを
クランプレベルＶCLにクランプするためのクランプ回路
で、電圧出力ノード200aと接地電圧ノード100cとの間に
直列にダイオード接続されたｎチャネルＭＯＳトランジ
スタ230a（閾値電圧Ｖt27 ）、230b（閾値電圧
Ｖt28 ）、230c（閾値電圧Ｖt29 ）、230d（閾値電圧Ｖ
t30 ）と、電圧出力ノード200aとノード230eとの間にｎ
チャネルＭＯＳトランジスタ230aおよび230bと並列に、
ポリシリコンからなる抵抗230fとから構成されており、
ｎチャネルＭＯＳトランジスタ230bと230cとが接続され
ているノード230eから基板電圧検知回路210 におけるｐ
チャネルＭＯＳトランジスタ210iのゲート電位ＶG を出
力している。
【００４７】そして、ｎチャネルＭＯＳトランジスタ23
0a〜230dはこの実施例では同じサイズで形成されている
が、バックゲート・ソース間電圧の関係で電圧出力ノー
ド200a側のものほど閾値電圧が小さくなっていて、それ
ぞれ0.6V，0.7V，0.8V，0.9Vとなっている。また、抵抗
230fは接地電圧ノード100cから電圧出力ノード200aに流
れる電流を少なくするために、ｎチャネルＭＯＳトラン
ジスタ230aおよび230bのオン抵抗に比べてかなり大きく
している（１ＭΩ以上）。クランプ回路230 にこの抵抗
230fを設けたことにより、ノード230eから出力されるゲ
ート電位ＶG は、電圧出力ノード200aの基板電圧ＶBBが
接地電圧からｎチャネルＭＯＳトランジスタ230cおよび
230dの閾値電圧の和を差し引いた電圧−Ｖt29 −Ｖt30
（この実施例では−1.6V）より高いときは、このｎチャ
ネルＭＯＳトランジスタ230cおよび230dが非導通状態な
ので抵抗230fを介して基板電圧ＶBBに等しくなり、基板
電圧ＶBBが−Ｖt27 −Ｖt30 より低いときはｎチャネル
ＭＯＳトランジスタ230cおよび230dが導通状態となるの
で−Ｖt29 −Ｖt30 となる。このとき抵抗230fは高抵抗
値をもつため、ＶG が−Ｖt29 −Ｖt30 となってもＶBB
はＶG にはならない（抵抗230fの両端で電圧差が生じて
いる）。
0a〜230dはこの実施例では同じサイズで形成されている
が、バックゲート・ソース間電圧の関係で電圧出力ノー
ド200a側のものほど閾値電圧が小さくなっていて、それ
ぞれ0.6V，0.7V，0.8V，0.9Vとなっている。また、抵抗
230fは接地電圧ノード100cから電圧出力ノード200aに流
れる電流を少なくするために、ｎチャネルＭＯＳトラン
ジスタ230aおよび230bのオン抵抗に比べてかなり大きく
している（１ＭΩ以上）。クランプ回路230 にこの抵抗
230fを設けたことにより、ノード230eから出力されるゲ
ート電位ＶG は、電圧出力ノード200aの基板電圧ＶBBが
接地電圧からｎチャネルＭＯＳトランジスタ230cおよび
230dの閾値電圧の和を差し引いた電圧−Ｖt29 −Ｖt30
（この実施例では−1.6V）より高いときは、このｎチャ
ネルＭＯＳトランジスタ230cおよび230dが非導通状態な
ので抵抗230fを介して基板電圧ＶBBに等しくなり、基板
電圧ＶBBが−Ｖt27 −Ｖt30 より低いときはｎチャネル
ＭＯＳトランジスタ230cおよび230dが導通状態となるの
で−Ｖt29 −Ｖt30 となる。このとき抵抗230fは高抵抗
値をもつため、ＶG が−Ｖt29 −Ｖt30 となってもＶBB
はＶG にはならない（抵抗230fの両端で電圧差が生じて
いる）。
【００４８】そして、電圧出力ノード200aと接地電圧ノ
ード100cとの間に接続されたクランプ回路230 は、電圧
出力ノード200aの電圧ＶBBが、所定電圧ＶPR＝−Ｖt29
−Ｖt30 −Ｖt24 （−2.3V）よりも高いクランプレベル
ＶCL＝−Ｖt27 −Ｖt28 −Ｖt29 −Ｖt30 （−3.0V）よ
りも低くなると、電圧出力ノード200aと接地電圧ノード
100cとの間に接続されたｎチャネルＭＯＳトランジスタ
230cおよび230dに加えて230aおよび230bも導通状態とな
り、それまで抵抗230f、ｎチャネルＭＯＳトランジスタ
230cおよび230dを介して導通していた電圧出力ノード20
0aと接地電圧ノード100cが、ｎチャネルＭＯＳトランジ
スタ230a〜230dを介しても導通し、ｎチャネルＭＯＳト
ランジスタ230aおよび230bのオン抵抗はこれと並列に接
続された高抵抗値をもつ抵抗230fに比べかなり低くなっ
ているため、接地電圧ノード100cから電圧出力ノード20
0aへと大きく電流が流れて電圧出力ノード200aの電圧Ｖ
BBはクランプレベルＶCLにクランプされる。
ード100cとの間に接続されたクランプ回路230 は、電圧
出力ノード200aの電圧ＶBBが、所定電圧ＶPR＝−Ｖt29
−Ｖt30 −Ｖt24 （−2.3V）よりも高いクランプレベル
ＶCL＝−Ｖt27 −Ｖt28 −Ｖt29 −Ｖt30 （−3.0V）よ
りも低くなると、電圧出力ノード200aと接地電圧ノード
100cとの間に接続されたｎチャネルＭＯＳトランジスタ
230cおよび230dに加えて230aおよび230bも導通状態とな
り、それまで抵抗230f、ｎチャネルＭＯＳトランジスタ
230cおよび230dを介して導通していた電圧出力ノード20
0aと接地電圧ノード100cが、ｎチャネルＭＯＳトランジ
スタ230a〜230dを介しても導通し、ｎチャネルＭＯＳト
ランジスタ230aおよび230bのオン抵抗はこれと並列に接
続された高抵抗値をもつ抵抗230fに比べかなり低くなっ
ているため、接地電圧ノード100cから電圧出力ノード20
0aへと大きく電流が流れて電圧出力ノード200aの電圧Ｖ
BBはクランプレベルＶCLにクランプされる。
【００４９】また、このクランプ回路230 からのゲート
電位ＶG （ＶBBまたは−Ｖt29 −Ｖt30 ）を受ける基板
電圧検知回路210 におけるｎチャネルＭＯＳトランジス
タ210iは、ソース電極に受けている基板電圧ＶBBが−Ｖ
t29 −Ｖt30 （−1.7V）より高いときはＶG ＝ＶBBなの
でゲート・ソース間電圧が０Ｖとなり常に非導通状態、
基板電圧ＶBBが−Ｖt29 −Ｖt30 （−1.7V）より低いと
きはＶG ＝−Ｖt29 −Ｖt30 （−1.7V）なので、この基
板電圧ＶBBがゲート電位ＶG よりもこのｎチャネルＭＯ
Ｓトランジスタ210iの閾値電圧Ｖt24 だけ低い電圧ＶG
−Ｖt24 （−2.3V）より低いと導通状態、高いと非導通
状態となる。
電位ＶG （ＶBBまたは−Ｖt29 −Ｖt30 ）を受ける基板
電圧検知回路210 におけるｎチャネルＭＯＳトランジス
タ210iは、ソース電極に受けている基板電圧ＶBBが−Ｖ
t29 −Ｖt30 （−1.7V）より高いときはＶG ＝ＶBBなの
でゲート・ソース間電圧が０Ｖとなり常に非導通状態、
基板電圧ＶBBが−Ｖt29 −Ｖt30 （−1.7V）より低いと
きはＶG ＝−Ｖt29 −Ｖt30 （−1.7V）なので、この基
板電圧ＶBBがゲート電位ＶG よりもこのｎチャネルＭＯ
Ｓトランジスタ210iの閾値電圧Ｖt24 だけ低い電圧ＶG
−Ｖt24 （−2.3V）より低いと導通状態、高いと非導通
状態となる。
【００５０】次に以上のように構成された電圧発生回路
200 の動作について説明する。まず、基板電圧ＶBBが検
知レベルＶDT（Ｖ10＜ＶCC＜Ｖ11ではほぼ−Ｖt21 −Ｖ
t22−Ｖt23 （−1.5V）、第１の電圧領域Ｖ11＜ＶCC＜
Ｖ12ではＶCCの上昇に応じて−Ｖt21 −Ｖt22 −Ｖt23
から下降するレベル、第２の電圧領域ＶCC＞Ｖ12ではＶ
PR（−2.3V））より高いレベルにあるときは、ｎチャネ
ルＭＯＳトランジスタ210b、210cおよび210dはともに非
導通状態で、ｎチャネルＭＯＳトランジスタ210iも非導
通状態で、ｐチャネルＭＯＳトランジスタ210eはゲート
電極に接地電圧を受けて常時導通状態となっているた
め、ノード210aの電圧は電源電圧ＶCCとなり、このノー
ド210aの電圧を受けるインバータ210gおよび210hにより
検知信号φ0 はＨレベル（ＶCC）となる。すると、この
検知信号φ0 を受けてリングオシレータ回路221 は発振
を開始し、クロック信号φcpは電源電圧ＶCCと接地電圧
との間で振動し始め、ドライバ回路222 はこのクロック
信号φcpを受け、このクロック信号φcpが接地電圧から
ＶCCへと立ち上がるとノード122dの電圧はキャパシタ22
2eの容量結合によりｋＶCCだけ上昇しようとする。
200 の動作について説明する。まず、基板電圧ＶBBが検
知レベルＶDT（Ｖ10＜ＶCC＜Ｖ11ではほぼ−Ｖt21 −Ｖ
t22−Ｖt23 （−1.5V）、第１の電圧領域Ｖ11＜ＶCC＜
Ｖ12ではＶCCの上昇に応じて−Ｖt21 −Ｖt22 −Ｖt23
から下降するレベル、第２の電圧領域ＶCC＞Ｖ12ではＶ
PR（−2.3V））より高いレベルにあるときは、ｎチャネ
ルＭＯＳトランジスタ210b、210cおよび210dはともに非
導通状態で、ｎチャネルＭＯＳトランジスタ210iも非導
通状態で、ｐチャネルＭＯＳトランジスタ210eはゲート
電極に接地電圧を受けて常時導通状態となっているた
め、ノード210aの電圧は電源電圧ＶCCとなり、このノー
ド210aの電圧を受けるインバータ210gおよび210hにより
検知信号φ0 はＨレベル（ＶCC）となる。すると、この
検知信号φ0 を受けてリングオシレータ回路221 は発振
を開始し、クロック信号φcpは電源電圧ＶCCと接地電圧
との間で振動し始め、ドライバ回路222 はこのクロック
信号φcpを受け、このクロック信号φcpが接地電圧から
ＶCCへと立ち上がるとノード122dの電圧はキャパシタ22
2eの容量結合によりｋＶCCだけ上昇しようとする。
【００５１】しかし、このノード222dの電圧がｐチャネ
ルＭＯＳトランジスタ222fの閾値電圧の絶対値｜Ｖt25
｜よりも高くなると、このｐチャネルＭＯＳトランジス
タ222fは導通状態となり、ノード222dからｐチャネルＭ
ＯＳトランジスタ222fを介して接地電圧ノード100cに電
流が流れるため、このノード222dの電圧は｜Ｖt25 ｜と
なる。また、クロック信号φcpが電源電圧ＶCCから接地
電圧へと立ち下がるとキャパシタ222eの容量結合により
ノード222dの電圧はｋＶCCだけ下降して−ｋＶCC＋｜Ｖ
t25 ｜になる。そして、ドライバ用トランジスタ222gは
ノード222dの電圧が電圧出力ノード200aの電圧ＶBBから
このドライバ用トランジスタ222gの閾値電圧の絶対値｜
Ｖt26 ｜だけ高い電圧ＶBB＋｜Ｖt26 ｜より低いと導通
し、高いと非導通となるため、ドライバ回路222 は電圧
出力ノード200aの電圧ＶBBを−ｋＶCC＋｜Ｖt25 ｜＋｜
Ｖt26 ｜（−ＶCC＋1.4 ）まで低くする能力を有してい
る。
ルＭＯＳトランジスタ222fの閾値電圧の絶対値｜Ｖt25
｜よりも高くなると、このｐチャネルＭＯＳトランジス
タ222fは導通状態となり、ノード222dからｐチャネルＭ
ＯＳトランジスタ222fを介して接地電圧ノード100cに電
流が流れるため、このノード222dの電圧は｜Ｖt25 ｜と
なる。また、クロック信号φcpが電源電圧ＶCCから接地
電圧へと立ち下がるとキャパシタ222eの容量結合により
ノード222dの電圧はｋＶCCだけ下降して−ｋＶCC＋｜Ｖ
t25 ｜になる。そして、ドライバ用トランジスタ222gは
ノード222dの電圧が電圧出力ノード200aの電圧ＶBBから
このドライバ用トランジスタ222gの閾値電圧の絶対値｜
Ｖt26 ｜だけ高い電圧ＶBB＋｜Ｖt26 ｜より低いと導通
し、高いと非導通となるため、ドライバ回路222 は電圧
出力ノード200aの電圧ＶBBを−ｋＶCC＋｜Ｖt25 ｜＋｜
Ｖt26 ｜（−ＶCC＋1.4 ）まで低くする能力を有してい
る。
【００５２】しかし、ＶBBが検知レベルＶDT（Ｖ10＜Ｖ
CC＜Ｖ11ではほぼ−Ｖt21 −Ｖt22−Ｖt23 （−1.5
V）、第１の電圧領域Ｖ11＜ＶCC＜Ｖ12ではＶCCの上昇
に応じて−Ｖt21 −Ｖt22 −Ｖt23 から下降するレベ
ル、第２の電圧領域ＶCC＞Ｖ12ではＶPR（−2.3V）より
も低くなると、ｎチャネルＭＯＳトランジスタ210b、21
0cおよび210dが導通状態、またはｎチャネルＭＯＳトラ
ンジスタ210iが導通状態となり、ノード210aがＬレベル
となり、これを受けるインバータ210gおよび210hにより
検知信号φ0 をＬレベル（接地電圧）とする。
CC＜Ｖ11ではほぼ−Ｖt21 −Ｖt22−Ｖt23 （−1.5
V）、第１の電圧領域Ｖ11＜ＶCC＜Ｖ12ではＶCCの上昇
に応じて−Ｖt21 −Ｖt22 −Ｖt23 から下降するレベ
ル、第２の電圧領域ＶCC＞Ｖ12ではＶPR（−2.3V）より
も低くなると、ｎチャネルＭＯＳトランジスタ210b、21
0cおよび210dが導通状態、またはｎチャネルＭＯＳトラ
ンジスタ210iが導通状態となり、ノード210aがＬレベル
となり、これを受けるインバータ210gおよび210hにより
検知信号φ0 をＬレベル（接地電圧）とする。
【００５３】すると、この検知信号φ0 を受けてリング
オシレータ回路221 におけるＮＡＮＤ回路221aはＨレベ
ル（ＶCC）の信号を出力し、このリングオシレータ回路
221から出力されるクロック信号φcpはＬレベルとな
り、ドライバ回路222 はこのクロック信号φcpを受けて
チャージポンプ動作を停止するため、電圧出力ノード20
0aの電圧ＶBBは検知レベルＶDTに保たれることになる。
また、電圧出力ノード200aの電圧ＶBBがクランプレベル
ＶCL（＝−Ｖt27 −Ｖt28 −Ｖt29 −Ｖt30 ）よりも低
くなったときは、クランプ回路230 におけるｎチャネル
ＭＯＳトランジスタ230a〜230dが導通状態となり電圧出
力ノード200aと接地電圧ノード100cが導通して電圧ＶBB
がクランプレベルＶCLにクランプされる。
オシレータ回路221 におけるＮＡＮＤ回路221aはＨレベ
ル（ＶCC）の信号を出力し、このリングオシレータ回路
221から出力されるクロック信号φcpはＬレベルとな
り、ドライバ回路222 はこのクロック信号φcpを受けて
チャージポンプ動作を停止するため、電圧出力ノード20
0aの電圧ＶBBは検知レベルＶDTに保たれることになる。
また、電圧出力ノード200aの電圧ＶBBがクランプレベル
ＶCL（＝−Ｖt27 −Ｖt28 −Ｖt29 −Ｖt30 ）よりも低
くなったときは、クランプ回路230 におけるｎチャネル
ＭＯＳトランジスタ230a〜230dが導通状態となり電圧出
力ノード200aと接地電圧ノード100cが導通して電圧ＶBB
がクランプレベルＶCLにクランプされる。
【００５４】次に、電圧出力ノード200aから出力される
基板電圧の電源電圧ＶCC依存性について図５に基づき説
明する。図５は電源電圧ＶCC−基板電圧ＶBB特性を表し
たグラフで、(a) は電圧発生回路200 が電圧出力ノード
200aに出力できる電圧を示す直線で−ｋＶCC＋｜Ｖt25
｜＋｜Ｖt26 ｜、(b)(c)および(d) は基板電位ＶBBがこ
れ以下になると基板電圧検知回路210 がＬレベルの検知
信号φ0 を出力してリングオシレータ回路221 の発振動
作を停止させる検知レベルＶDTを示す曲線で、Ｖ10＜Ｖ
CC＜Ｖ11（2.9V＜ＶCC＜3.9V）では−Ｖt21 −Ｖt22 −
Ｖt23 （−1.5V）、第１の電圧領域であるＶ11＜ＶCC＜
Ｖ12（3.9V＜ＶCC＜4.3V）では電源電圧ＶCCの上昇に応
答して−Ｖt21 −Ｖt22 −Ｖt23 から下降する曲線、第
２の電圧領域であるＶCC＞Ｖ12（ＶCC＞4.3V）ではＶPR
（−2.3V）、(e) はクランプ回路230 のクランプレベル
でＶCL（6.3V）である。
基板電圧の電源電圧ＶCC依存性について図５に基づき説
明する。図５は電源電圧ＶCC−基板電圧ＶBB特性を表し
たグラフで、(a) は電圧発生回路200 が電圧出力ノード
200aに出力できる電圧を示す直線で−ｋＶCC＋｜Ｖt25
｜＋｜Ｖt26 ｜、(b)(c)および(d) は基板電位ＶBBがこ
れ以下になると基板電圧検知回路210 がＬレベルの検知
信号φ0 を出力してリングオシレータ回路221 の発振動
作を停止させる検知レベルＶDTを示す曲線で、Ｖ10＜Ｖ
CC＜Ｖ11（2.9V＜ＶCC＜3.9V）では−Ｖt21 −Ｖt22 −
Ｖt23 （−1.5V）、第１の電圧領域であるＶ11＜ＶCC＜
Ｖ12（3.9V＜ＶCC＜4.3V）では電源電圧ＶCCの上昇に応
答して−Ｖt21 −Ｖt22 −Ｖt23 から下降する曲線、第
２の電圧領域であるＶCC＞Ｖ12（ＶCC＞4.3V）ではＶPR
（−2.3V）、(e) はクランプ回路230 のクランプレベル
でＶCL（6.3V）である。
【００５５】ここで、なぜ検知レベルＶDTがＶ10＜ＶCC
＜Ｖ11（2.9V＜ＶCC＜3.9V）では−Ｖt21 −Ｖt22 −Ｖ
t23 （−1.5V）となり、第１の電圧領域であるＶ11＜Ｖ
CC＜Ｖ12（3.9V＜ＶCC＜4.3V）では電源電圧ＶCCの上昇
に応答して−Ｖt21 −Ｖt22−Ｖt23 から下降するのか
説明しておく。ＶCC＜Ｖ12（ＶCC＜4.3V）では基板電圧
検知回路210 におけるｎチャネルＭＯＳトランジスタ21
0iは非導通状態であり、ノード210aの電圧はｐチャネル
ＭＯＳトランジスタ210eとｎチャネルＭＯＳトランジス
タ210b、210cおよび210dとでＶCC−ＶBBを抵抗分割した
値に基板電圧ＶBBを加えることで決まる。電源電圧ＶCC
が低いときは（2.9V＜ＶCC＜3.9V）、ｐチャネルＭＯＳ
トランジスタ210eのゲート・ソース間電圧の絶対値は小
さく、ｐチャネルＭＯＳトランジスタ210eは高抵抗値を
もった抵抗と同等となり、このときｎチャネルＭＯＳト
ランジスタ210b、210cおよび210dが導通したときの抵抗
の和よりも大きいためノード210aの電圧はＬレベル（こ
れを受けるインバータ210gがＨレベルを出力するレベ
ル）となる。
＜Ｖ11（2.9V＜ＶCC＜3.9V）では−Ｖt21 −Ｖt22 −Ｖ
t23 （−1.5V）となり、第１の電圧領域であるＶ11＜Ｖ
CC＜Ｖ12（3.9V＜ＶCC＜4.3V）では電源電圧ＶCCの上昇
に応答して−Ｖt21 −Ｖt22−Ｖt23 から下降するのか
説明しておく。ＶCC＜Ｖ12（ＶCC＜4.3V）では基板電圧
検知回路210 におけるｎチャネルＭＯＳトランジスタ21
0iは非導通状態であり、ノード210aの電圧はｐチャネル
ＭＯＳトランジスタ210eとｎチャネルＭＯＳトランジス
タ210b、210cおよび210dとでＶCC−ＶBBを抵抗分割した
値に基板電圧ＶBBを加えることで決まる。電源電圧ＶCC
が低いときは（2.9V＜ＶCC＜3.9V）、ｐチャネルＭＯＳ
トランジスタ210eのゲート・ソース間電圧の絶対値は小
さく、ｐチャネルＭＯＳトランジスタ210eは高抵抗値を
もった抵抗と同等となり、このときｎチャネルＭＯＳト
ランジスタ210b、210cおよび210dが導通したときの抵抗
の和よりも大きいためノード210aの電圧はＬレベル（こ
れを受けるインバータ210gがＨレベルを出力するレベ
ル）となる。
【００５６】さらに、電源電圧ＶCCが上昇すると、ｐチ
ャネルＭＯＳトランジスタ210eのゲート・ソース間電圧
の絶対値が大きくなるためｐチャネルＭＯＳトランジス
タ210eが導通したときの抵抗が小さくなり、ＶCCがＶ11
（3.9V）を越えると基板電位ＶBBが−Ｖt21 −Ｖt22 −
Ｖt23 （−1.5V）ではノード210aにはＬレベルの電圧が
抵抗分割によっては出力されなくなり、このノード210a
の電圧がＬレベルになるには基板電圧ＶBBがもっと下が
らなくてはならなくなる。したがって検知レベルＶDTは
第１の電圧領域であるＶ11＜ＶCC＜Ｖ12（3.9V＜ＶCC＜
4.3V）となると電源電圧ＶCCの上昇に応答して−Ｖt21
−Ｖt22 −Ｖt23 （−1.5V）から下降する。ここで、検
知レベルＶDTはｐチャネルＭＯＳトランジスタ210eの飽
和電流が（ＶCC−Ｖth）2 に比例して上昇するため（こ
れが上昇するということは抵抗値が小さくなることに相
当する）、ＶCCの上昇に伴い急速に下降していく。
ャネルＭＯＳトランジスタ210eのゲート・ソース間電圧
の絶対値が大きくなるためｐチャネルＭＯＳトランジス
タ210eが導通したときの抵抗が小さくなり、ＶCCがＶ11
（3.9V）を越えると基板電位ＶBBが−Ｖt21 −Ｖt22 −
Ｖt23 （−1.5V）ではノード210aにはＬレベルの電圧が
抵抗分割によっては出力されなくなり、このノード210a
の電圧がＬレベルになるには基板電圧ＶBBがもっと下が
らなくてはならなくなる。したがって検知レベルＶDTは
第１の電圧領域であるＶ11＜ＶCC＜Ｖ12（3.9V＜ＶCC＜
4.3V）となると電源電圧ＶCCの上昇に応答して−Ｖt21
−Ｖt22 −Ｖt23 （−1.5V）から下降する。ここで、検
知レベルＶDTはｐチャネルＭＯＳトランジスタ210eの飽
和電流が（ＶCC−Ｖth）2 に比例して上昇するため（こ
れが上昇するということは抵抗値が小さくなることに相
当する）、ＶCCの上昇に伴い急速に下降していく。
【００５７】もとの説明に戻って、通常動作時は電源電
圧ＶCCは図５に示されたようにＶ0（3.3V）付近を使用
し、基板電圧ＶBBはＶB （−1.5V）となっている。ま
た、バーンイン試験する際や、電源電圧が変動して上昇
した場合は電源電圧ＶCCは図５に示すように第２の電圧
領域であるＶCC＞Ｖ13（ＶCC＞4.7V）の領域でも使用さ
れることになる。この領域でも検知レベルＶDTを示す直
線(d) はクランプレベルＶCLを示す直線(e) よりも上に
ある。これにより、基板電圧ＶBBが検知レベルＶDT（−
2.3V）よりも低くなると、基板電圧検知回路210 がこれ
を検知してＬレベルの検知信号φ0 を出力してリングオ
シレータ回路221 の発振動作を停止させるため、基板電
圧ＶBBがたとえクランプレベルＶCLを越えたとしても、
このときチャージポンプ回路220 の電圧出力ノード200a
に電圧ＶBBを出力する動作が停止し、クランプ回路230
が接地電圧ノード100cから電圧出力ノード200aに電流を
流すクランプ動作の最中にリングオシレータ回路221 が
発振し続け、ドライバ回路222 はチャージポンプ動作を
し続けて電圧出力ノード200aの電圧ＶPPをさらに下降さ
せようとする動作がいっさい起きず、つまりは、チャー
ジポンプ動作とクランプ動作が同時に起こることがない
ので、消費電流を低減できる。
圧ＶCCは図５に示されたようにＶ0（3.3V）付近を使用
し、基板電圧ＶBBはＶB （−1.5V）となっている。ま
た、バーンイン試験する際や、電源電圧が変動して上昇
した場合は電源電圧ＶCCは図５に示すように第２の電圧
領域であるＶCC＞Ｖ13（ＶCC＞4.7V）の領域でも使用さ
れることになる。この領域でも検知レベルＶDTを示す直
線(d) はクランプレベルＶCLを示す直線(e) よりも上に
ある。これにより、基板電圧ＶBBが検知レベルＶDT（−
2.3V）よりも低くなると、基板電圧検知回路210 がこれ
を検知してＬレベルの検知信号φ0 を出力してリングオ
シレータ回路221 の発振動作を停止させるため、基板電
圧ＶBBがたとえクランプレベルＶCLを越えたとしても、
このときチャージポンプ回路220 の電圧出力ノード200a
に電圧ＶBBを出力する動作が停止し、クランプ回路230
が接地電圧ノード100cから電圧出力ノード200aに電流を
流すクランプ動作の最中にリングオシレータ回路221 が
発振し続け、ドライバ回路222 はチャージポンプ動作を
し続けて電圧出力ノード200aの電圧ＶPPをさらに下降さ
せようとする動作がいっさい起きず、つまりは、チャー
ジポンプ動作とクランプ動作が同時に起こることがない
ので、消費電流を低減できる。
【００５８】以上のようにこの実施例３では、リングオ
シレータ回路221 の発振を止める検知レベルＶDTがクラ
ンプレベルＶCLよりも常に高くなるようにしたため、チ
ャージポンプ動作とクランプ動作が同時に起こることが
ないので、消費電流が小さい。また、抵抗230fおよびｎ
チャネルＭＯＳトランジスタ210iを付加してこのトラン
ジスタ210iのゲート電位ＶG はクランプ回路230 から得
ているだけでこれを実現しており、つまり少ない素子で
これを実現しているため、レイアウト面積の増加が抑制
される。
シレータ回路221 の発振を止める検知レベルＶDTがクラ
ンプレベルＶCLよりも常に高くなるようにしたため、チ
ャージポンプ動作とクランプ動作が同時に起こることが
ないので、消費電流が小さい。また、抵抗230fおよびｎ
チャネルＭＯＳトランジスタ210iを付加してこのトラン
ジスタ210iのゲート電位ＶG はクランプ回路230 から得
ているだけでこれを実現しており、つまり少ない素子で
これを実現しているため、レイアウト面積の増加が抑制
される。
【００５９】実施例４．以下にこの発明の実施例４であ
る電圧発生回路について、図６に基づいて説明する。図
６において、100 は電源電圧ＶCCを受けて駆動し、通常
動作時はこの電源電圧ＶCC（この実施例では通常動作時
3.3V）よりも高い高電圧ＶPP（通常動作時4.7V）を電圧
出力ノード100aに出力する回路で、この電圧発生回路10
0 が図１に示された実施例１における電圧発生回路100
と異なる点は、実施例１においてはｐチャネルＭＯＳト
ランジスタ130a〜130fによりクランプ回路130 が構成さ
れていたが、この実施例４ではクランプ回路140 が電圧
出力ノード100aと接地電圧ノード100cとの間に接続され
たｐチャネルＭＯＳトランジスタ140a（閾値電圧Ｖ
t6（−0.8V））と、定電圧源141bおよび141cとからなる
基準電圧発生回路141 とから構成され、この基準電圧発
生回路141 から出力されるＶref1（5.5V）はｐチャネル
ＭＯＳトランジスタ140aのゲート電極に入力され、クラ
ンプレベルＶCLがＶref1＋｜Ｖt6｜（6.3V）決まってい
る点、および高電圧検知回路110 におけるｐチャネルＭ
ＯＳトランジスタ110g（閾値電圧Ｖt3（−0.7V））のゲ
ート電極に基準電圧発生回路141 からの基準電圧Ｖref2
（4.6V）が入力され、検知レベルＶDTにおける所定電圧
ＶPRがＶref2｜Ｖt3｜（5.3V）に決まっている点であ
る。
る電圧発生回路について、図６に基づいて説明する。図
６において、100 は電源電圧ＶCCを受けて駆動し、通常
動作時はこの電源電圧ＶCC（この実施例では通常動作時
3.3V）よりも高い高電圧ＶPP（通常動作時4.7V）を電圧
出力ノード100aに出力する回路で、この電圧発生回路10
0 が図１に示された実施例１における電圧発生回路100
と異なる点は、実施例１においてはｐチャネルＭＯＳト
ランジスタ130a〜130fによりクランプ回路130 が構成さ
れていたが、この実施例４ではクランプ回路140 が電圧
出力ノード100aと接地電圧ノード100cとの間に接続され
たｐチャネルＭＯＳトランジスタ140a（閾値電圧Ｖ
t6（−0.8V））と、定電圧源141bおよび141cとからなる
基準電圧発生回路141 とから構成され、この基準電圧発
生回路141 から出力されるＶref1（5.5V）はｐチャネル
ＭＯＳトランジスタ140aのゲート電極に入力され、クラ
ンプレベルＶCLがＶref1＋｜Ｖt6｜（6.3V）決まってい
る点、および高電圧検知回路110 におけるｐチャネルＭ
ＯＳトランジスタ110g（閾値電圧Ｖt3（−0.7V））のゲ
ート電極に基準電圧発生回路141 からの基準電圧Ｖref2
（4.6V）が入力され、検知レベルＶDTにおける所定電圧
ＶPRがＶref2｜Ｖt3｜（5.3V）に決まっている点であ
る。
【００６０】このように構成された電圧発生回路100 は
図１に示された実施例１における電圧発生回路100 と同
様の動作をし、図２に示されたような高電圧ＶPP−電源
電圧ＶCC特性を示す。以上のようにこの実施例４では、
リングオシレータ回路221 の発振を止める検知レベルＶ
DTがクランプレベルＶCLよりも常に低くなるようにした
ため、チャージポンプ動作とクランプ動作が同時に起こ
ることがないので、消費電流が小さい。
図１に示された実施例１における電圧発生回路100 と同
様の動作をし、図２に示されたような高電圧ＶPP−電源
電圧ＶCC特性を示す。以上のようにこの実施例４では、
リングオシレータ回路221 の発振を止める検知レベルＶ
DTがクランプレベルＶCLよりも常に低くなるようにした
ため、チャージポンプ動作とクランプ動作が同時に起こ
ることがないので、消費電流が小さい。
【００６１】実施例５．以下にこの発明の実施例５であ
る電圧発生回路について、図７に基づいて説明する。図
７において、200 は電源電圧ＶCCを受けて駆動し、負の
基板電圧ＶBB（この実施例では−1.5V）を電圧出力ノー
ド200aに出力する回路で、この電圧発生回路200 が図４
に示された実施例３における電圧発生回路200 と異なる
点は、実施例３においてはｎチャネルＭＯＳトランジス
タ230a〜230dによりクランプ回路230 が構成されていた
が、この実施例５ではクランプ回路240 が電圧出力ノー
ド200aと接地電圧ノード200cとの間に接続されたｎチャ
ネルＭＯＳトランジスタ240a（閾値電圧Ｖt27 （0.6
V））と、定電圧源241bおよび241cとからなる基準電圧
発生回路241 とから構成され、この基準電圧発生回路24
1 から出力されるＶref3（−2.4V）はｐチャネルＭＯＳ
トランジスタ240aのゲート電極に入力され、クランプレ
ベルＶCLがＶref3−Ｖt27 （−3.0V）に決まっている
点、および基板電圧検知回路210 におけるｎチャネルＭ
ＯＳトランジスタ210i（閾値電圧Ｖt24 （0.6V））のゲ
ート電極に基準電圧発生回路241 からの基準電圧Ｖref4
（−1.7V）が入力され、検知レベルＶDTにおける所定電
圧ＶPRがＶref4−Ｖt24 （−2.3V）に決まっている点で
ある。
る電圧発生回路について、図７に基づいて説明する。図
７において、200 は電源電圧ＶCCを受けて駆動し、負の
基板電圧ＶBB（この実施例では−1.5V）を電圧出力ノー
ド200aに出力する回路で、この電圧発生回路200 が図４
に示された実施例３における電圧発生回路200 と異なる
点は、実施例３においてはｎチャネルＭＯＳトランジス
タ230a〜230dによりクランプ回路230 が構成されていた
が、この実施例５ではクランプ回路240 が電圧出力ノー
ド200aと接地電圧ノード200cとの間に接続されたｎチャ
ネルＭＯＳトランジスタ240a（閾値電圧Ｖt27 （0.6
V））と、定電圧源241bおよび241cとからなる基準電圧
発生回路241 とから構成され、この基準電圧発生回路24
1 から出力されるＶref3（−2.4V）はｐチャネルＭＯＳ
トランジスタ240aのゲート電極に入力され、クランプレ
ベルＶCLがＶref3−Ｖt27 （−3.0V）に決まっている
点、および基板電圧検知回路210 におけるｎチャネルＭ
ＯＳトランジスタ210i（閾値電圧Ｖt24 （0.6V））のゲ
ート電極に基準電圧発生回路241 からの基準電圧Ｖref4
（−1.7V）が入力され、検知レベルＶDTにおける所定電
圧ＶPRがＶref4−Ｖt24 （−2.3V）に決まっている点で
ある。
【００６２】このように構成された電圧発生回路200 は
図４に示された実施例３における電圧発生回路100 と同
様の動作をし、図５に示されたような基板電圧ＶBB−電
源電圧ＶCC特性を示す。以上のようにこの実施例５で
は、リングオシレータ回路221 の発振を止める検知レベ
ルＶDTがクランプレベルＶCLよりも常に高くなるように
したため、チャージポンプ動作とクランプ動作が同時に
起こることがないので、消費電流が小さい。
図４に示された実施例３における電圧発生回路100 と同
様の動作をし、図５に示されたような基板電圧ＶBB−電
源電圧ＶCC特性を示す。以上のようにこの実施例５で
は、リングオシレータ回路221 の発振を止める検知レベ
ルＶDTがクランプレベルＶCLよりも常に高くなるように
したため、チャージポンプ動作とクランプ動作が同時に
起こることがないので、消費電流が小さい。
【００６３】実施例６．以下にこの発明の実施例１から
実施例５に示された電圧発生回路100 および200 を有し
たDRAM（Dynamic Random Access Memory）について、図
８に基づいて説明する。図８において、100 は図１、図
３および図６に示されたようなこの発明における高電圧
ＶPPを出力する電圧発生回路、200 は図４および図７に
示されたようなこの発明における基板電圧ＶBBを出力す
る基板電圧発生回路である。300は外部からのロウアド
レスストローブ信号ext/RAS を受けて内部ロウアドレス
ストローブ信号/RASを出力する/RASバッファ、310 はこ
の/RASバッファからの内部ロウアドレスストローブ信号
/RASおよび外部からのアドレス信号Ａi を受け、/RASが
Ｌレベルに立ち下がるとアドレス信号Ａi をロウアドレ
スとして取り込みRAi ,/RAi を出力する行アドレスバッ
ファ、320 は行アドレスバッファ310 からのロウアドレ
スRAi ,/RAi を受け、このロウアドレスRAi ,/RAi に応
じた行プリデコード信号Ｘi を出力する行プリデコー
ダ、330 は高電圧発生回路100 からの高電圧ＶPPを受け
て動作し、行アドレスバッファ310 からのロウアドレス
RAi ,/RAi の一部を受け、これに応じたワード線駆動信
号RXm を出力するRXサブデコーダ、340 は行アドレスバ
ッファ310 からのロウアドレスRAi ,/RAi の一部を受
け、これに応じたブロック選択信号BSn を出力するブロ
ック選択回路である。
実施例５に示された電圧発生回路100 および200 を有し
たDRAM（Dynamic Random Access Memory）について、図
８に基づいて説明する。図８において、100 は図１、図
３および図６に示されたようなこの発明における高電圧
ＶPPを出力する電圧発生回路、200 は図４および図７に
示されたようなこの発明における基板電圧ＶBBを出力す
る基板電圧発生回路である。300は外部からのロウアド
レスストローブ信号ext/RAS を受けて内部ロウアドレス
ストローブ信号/RASを出力する/RASバッファ、310 はこ
の/RASバッファからの内部ロウアドレスストローブ信号
/RASおよび外部からのアドレス信号Ａi を受け、/RASが
Ｌレベルに立ち下がるとアドレス信号Ａi をロウアドレ
スとして取り込みRAi ,/RAi を出力する行アドレスバッ
ファ、320 は行アドレスバッファ310 からのロウアドレ
スRAi ,/RAi を受け、このロウアドレスRAi ,/RAi に応
じた行プリデコード信号Ｘi を出力する行プリデコー
ダ、330 は高電圧発生回路100 からの高電圧ＶPPを受け
て動作し、行アドレスバッファ310 からのロウアドレス
RAi ,/RAi の一部を受け、これに応じたワード線駆動信
号RXm を出力するRXサブデコーダ、340 は行アドレスバ
ッファ310 からのロウアドレスRAi ,/RAi の一部を受
け、これに応じたブロック選択信号BSn を出力するブロ
ック選択回路である。
【００６４】350 は行プリデコーダ320 からの行プリデ
コード信号Ｘi 、RXサブデコーダ330 からのワード線駆
動信号RXm およびブロック選択回路340 からのブロック
選択信号BSn を受け、これらの信号に応じたワード線の
電位WLを高電圧ＶPPに立ち上げる行デコーダおよびワー
ドドライバである。360 は外部からのコラムアドレスス
トローブ信号ext/CAS を受けて内部コラムアドレススト
ローブ信号/CASを出力する/CASバッファ、370 はこの/C
ASバッファ370 からの内部コラムアドレスストローブ信
号/CASおよび外部からのアドレス信号Ａi を受け、/CAS
がＬレベルに立ち下がるとアドレス信号Ａi をコラムア
ドレスとして取り込みCAi ,/CAi を出力する列アドレス
バッファ、380 は列アドレスバッファ370 からのコラム
アドレスCAi ,/CAi を受け、このコラムアドレスCAi ,/
CAi に応じた列プリデコード信号Ｙi を出力する列プリ
デコーダ、390 はこの列プリデコーダ380 からの列プリ
デコード信号Ｙi を受け、これに応じたコラム選択線の
電位CSL をＨレベルに立ち上げる列デコーダである。
コード信号Ｘi 、RXサブデコーダ330 からのワード線駆
動信号RXm およびブロック選択回路340 からのブロック
選択信号BSn を受け、これらの信号に応じたワード線の
電位WLを高電圧ＶPPに立ち上げる行デコーダおよびワー
ドドライバである。360 は外部からのコラムアドレスス
トローブ信号ext/CAS を受けて内部コラムアドレススト
ローブ信号/CASを出力する/CASバッファ、370 はこの/C
ASバッファ370 からの内部コラムアドレスストローブ信
号/CASおよび外部からのアドレス信号Ａi を受け、/CAS
がＬレベルに立ち下がるとアドレス信号Ａi をコラムア
ドレスとして取り込みCAi ,/CAi を出力する列アドレス
バッファ、380 は列アドレスバッファ370 からのコラム
アドレスCAi ,/CAi を受け、このコラムアドレスCAi ,/
CAi に応じた列プリデコード信号Ｙi を出力する列プリ
デコーダ、390 はこの列プリデコーダ380 からの列プリ
デコード信号Ｙi を受け、これに応じたコラム選択線の
電位CSL をＨレベルに立ち上げる列デコーダである。
【００６５】400 は複数のメモリセルがマトリックス状
に配置されたメモリセルアレイ、410 は各ビット線対に
接続され、ワード線により選択されたメモリセルからビ
ット線に読み出されたデータを増幅するセンスアンプお
よび列デコーダ390 により選択されたコラム選択線に応
じたビット線対をＩ／Ｏ線対に接続するためのＩ／Ｏゲ
ート回路、420 はライトイネーブル信号/WE を受け、こ
のライトイネーブル信号/WE がＬレベルであると、外部
から入力されたデータＤinをＩ／Ｏ線対を介してアドレ
ス信号に応じたアドレスに位置するメモリセルに書き込
み、ライトイネーブル信号/WE がＨレベルであるとＩ／
Ｏ線に読み出されたデータを外部へＤout として出力す
る入出力バッファである。
に配置されたメモリセルアレイ、410 は各ビット線対に
接続され、ワード線により選択されたメモリセルからビ
ット線に読み出されたデータを増幅するセンスアンプお
よび列デコーダ390 により選択されたコラム選択線に応
じたビット線対をＩ／Ｏ線対に接続するためのＩ／Ｏゲ
ート回路、420 はライトイネーブル信号/WE を受け、こ
のライトイネーブル信号/WE がＬレベルであると、外部
から入力されたデータＤinをＩ／Ｏ線対を介してアドレ
ス信号に応じたアドレスに位置するメモリセルに書き込
み、ライトイネーブル信号/WE がＨレベルであるとＩ／
Ｏ線に読み出されたデータを外部へＤout として出力す
る入出力バッファである。
【００６６】図９はRXサブデコーダ330 の一回路を示し
ており、この回路は電源電圧ＶCCレベルのロウアドレス
信号RA0,/RA0のうち１つ、RA1,/RA1のうち１つを受け、
これに応じたワード線駆動信号RXm を高電圧発生回路10
0 から出力される高電圧ＶPPを受けて駆動するレベル変
換回路333 により高電圧ＶPPレベルに立ち上げる回路で
ある。図10は行デコーダおよびワードドライバ350 およ
びメモリアレイ400 の一部を示した回路図であり、351
は行デコーダ、352 はワードドライバ、410 はメモリセ
ルで、行デコーダ351 およびワード線駆動信号RXm によ
り選択されたワード線はワードドライバ352 のセルフブ
ースト動作により高電圧ＶPPまで立ち上がる。このよう
にワード線の電圧WLを電源電圧ＶCCよりも高い高電圧Ｖ
PPに与えることにより、ビット線のＶCCの電圧をメモリ
セル410 におけるｎチャネルＭＯＳトランジスタ410aの
閾値電圧Ｖthぶんの電圧降下なしにキャパシタ410bに伝
えることができる（ＶCCをキャパシタ410bに伝えるには
ＶCC＋Ｖth（3.3 ＋1.0 ＝4.3V）で十分だが余裕をもた
してＶPP＝ＶCC＋｜Ｖt1｜＋｜Ｖt2｜（3.3 ＋1.4 ＝4.
7V）としている）。
ており、この回路は電源電圧ＶCCレベルのロウアドレス
信号RA0,/RA0のうち１つ、RA1,/RA1のうち１つを受け、
これに応じたワード線駆動信号RXm を高電圧発生回路10
0 から出力される高電圧ＶPPを受けて駆動するレベル変
換回路333 により高電圧ＶPPレベルに立ち上げる回路で
ある。図10は行デコーダおよびワードドライバ350 およ
びメモリアレイ400 の一部を示した回路図であり、351
は行デコーダ、352 はワードドライバ、410 はメモリセ
ルで、行デコーダ351 およびワード線駆動信号RXm によ
り選択されたワード線はワードドライバ352 のセルフブ
ースト動作により高電圧ＶPPまで立ち上がる。このよう
にワード線の電圧WLを電源電圧ＶCCよりも高い高電圧Ｖ
PPに与えることにより、ビット線のＶCCの電圧をメモリ
セル410 におけるｎチャネルＭＯＳトランジスタ410aの
閾値電圧Ｖthぶんの電圧降下なしにキャパシタ410bに伝
えることができる（ＶCCをキャパシタ410bに伝えるには
ＶCC＋Ｖth（3.3 ＋1.0 ＝4.3V）で十分だが余裕をもた
してＶPP＝ＶCC＋｜Ｖt1｜＋｜Ｖt2｜（3.3 ＋1.4 ＝4.
7V）としている）。
【００６７】図11は基板電圧発生回路200 によりｐ型基
板に基板電圧ＶBBを印加したときの略式断面図で、メモ
リセルアレイが形成されるｐ型ウェルはこのｐ型基板に
形成され、基板電圧ＶBBがメモリセルに印加される。な
お図11では基板電圧発生回路200 におけるドライバトラ
ンジスタ222gのみ示した。
板に基板電圧ＶBBを印加したときの略式断面図で、メモ
リセルアレイが形成されるｐ型ウェルはこのｐ型基板に
形成され、基板電圧ＶBBがメモリセルに印加される。な
お図11では基板電圧発生回路200 におけるドライバトラ
ンジスタ222gのみ示した。
【００６８】
【発明の効果】以上のようにこの発明の第１の発明にお
いては、クランプ回路がクランプ動作中にチャージポン
プ回路がチャージポンプ動作しないため消費電流が少な
いという効果がある。また、この発明の第２の発明も同
様にクランプ回路がクランプ動作中にチャージポンプ回
路がチャージポンプ動作しないため消費電流が少ないと
いう効果がある。
いては、クランプ回路がクランプ動作中にチャージポン
プ回路がチャージポンプ動作しないため消費電流が少な
いという効果がある。また、この発明の第２の発明も同
様にクランプ回路がクランプ動作中にチャージポンプ回
路がチャージポンプ動作しないため消費電流が少ないと
いう効果がある。
【図１】この発明の実施例１の回路図である。
【図２】この発明の実施例１の動作特性を示すグラフで
ある。
ある。
【図３】この発明の実施例２の回路図である。
【図４】この発明の実施例３の回路図である。
【図５】この発明の実施例３の動作特性を示すグラフで
ある。
ある。
【図６】この発明の実施例４を示す回路図である。
【図７】この発明の実施例５を示す回路図である。
【図８】この発明における電圧発生回路を有するDRAM
（実施例６）を示すブロック図である。
（実施例６）を示すブロック図である。
【図９】この発明における実施例６のRXサブデコーダ回
路図である。
路図である。
【図１０】この発明における実施例６の行デコーダ、ワ
ードドライバおよびメモリセルアレイの一部の回路図で
ある。
ードドライバおよびメモリセルアレイの一部の回路図で
ある。
【図１１】この発明における実施例６の基板電圧発生回
路の基板およびメモリセルアレイへの基板電圧印加を示
した略式断面図である。
路の基板およびメモリセルアレイへの基板電圧印加を示
した略式断面図である。
【図１２】従来の電圧発生回路を示す回路図である。
【図１３】従来の電圧発生回路の動作を示すグラフであ
る。
る。
100 電圧発生回路 100a 電圧出力ノード 100c 接地電圧ノード 110 高電圧検知回路 120 チャージポンプ回路 130 クランプ回路 140 クランプ回路 200 電圧発生回路 200a 電圧出力ノード 210 基板電圧検知回路 220 チャージポンプ回路 230 クランプ回路 240 クランプ回路
Claims (2)
- 【請求項１】 電源電圧が第１の電圧領域にあるとき、
電源電圧の上昇に応答して高くなり、電源電圧が上記第
１の電圧領域よりも高い第２の電圧領域にあるときは所
定電圧となる検知レベルよりも電圧出力ノードの電圧が
低いと第１のレベルとなる検知信号を出力する検知回
路、 電源電圧を受けて駆動し、上記検知信号を受け、この検
知信号が上記第１のレベルであると上記電圧出力ノード
に電源電圧よりも高い電圧を出力するチャージポンプ回
路、 上記電圧出力ノードと接地電圧が印加される接地電圧ノ
ードとの間に接続され、上記電圧出力ノードの電圧が、
上記所定電圧よりも高いクランプレベルよりも高くなる
と上記電圧出力ノードと上記接地電圧ノードとの間の導
電抵抗が小さくなるクランプ回路を備えた電圧発生回
路。 - 【請求項２】 電源電圧が第１の電圧領域にあるとき、
電源電圧の上昇に応答して低くなり、電源電圧が上記第
１の電圧領域よりも高い第２の電圧領域にあるときは所
定電圧となる検知レベルよりも電圧出力ノードの電圧が
高いと第１のレベルとなる検知信号を出力する検知回
路、 電源電圧を受けて駆動し、上記検知信号を受け、この検
知信号が上記第１のレベルであると上記電圧出力ノード
に接地電圧よりも低い電圧を出力するチャージポンプ回
路、 上記電圧出力ノードと接地電圧が印加される接地電圧ノ
ードとの間に接続され、上記電圧出力ノードの電圧が、
上記所定電圧よりも低いクランプレベルよりも低くなる
と上記電圧出力ノードと上記接地電圧ノードとの間の導
電抵抗が小さくなるクランプ回路を備えた電圧発生回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5255697A JP2740626B2 (ja) | 1992-10-13 | 1993-10-13 | 電圧発生回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27425892 | 1992-10-13 | ||
| JP4-274258 | 1992-10-13 | ||
| JP5255697A JP2740626B2 (ja) | 1992-10-13 | 1993-10-13 | 電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06217528A JPH06217528A (ja) | 1994-08-05 |
| JP2740626B2 true JP2740626B2 (ja) | 1998-04-15 |
Family
ID=26542374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5255697A Expired - Lifetime JP2740626B2 (ja) | 1992-10-13 | 1993-10-13 | 電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2740626B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2766227B2 (ja) * | 1995-08-30 | 1998-06-18 | 日本電気アイシーマイコンシステム株式会社 | 半導体記憶装置 |
| KR0179845B1 (ko) * | 1995-10-12 | 1999-04-15 | 문정환 | 메모리의 기판전압 공급제어회로 |
| EP0915408B1 (en) * | 1997-11-05 | 2003-02-19 | STMicroelectronics S.r.l. | High voltage regulator and corresponding voltage regulation method |
| US6351420B1 (en) * | 2000-02-07 | 2002-02-26 | Advanced Micro Devices, Inc. | Voltage boost level clamping circuit for a flash memory |
| JP4158856B2 (ja) | 2003-04-17 | 2008-10-01 | 松下電器産業株式会社 | 昇圧電源回路 |
| JP4895778B2 (ja) * | 2006-11-28 | 2012-03-14 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
-
1993
- 1993-10-13 JP JP5255697A patent/JP2740626B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06217528A (ja) | 1994-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6489796B2 (en) | Semiconductor device provided with boost circuit consuming less current | |
| JP3704188B2 (ja) | 半導体記憶装置 | |
| US6272055B1 (en) | Semiconductor memory device | |
| US6492863B2 (en) | Internal high voltage generation circuit capable of stably generating internal high voltage and circuit element therefor | |
| US6597236B1 (en) | Potential detecting circuit for determining whether a detected potential has reached a prescribed level | |
| US8599639B2 (en) | Semiconductor device including internal voltage generation circuit | |
| US5747974A (en) | Internal supply voltage generating circuit for semiconductor memory device | |
| JP4046382B2 (ja) | 半導体集積回路装置 | |
| JP3586502B2 (ja) | 電圧発生回路 | |
| JPH0831171A (ja) | 半導体記憶装置、内部電源電圧発生回路、内部高電圧発生回路、中間電圧発生回路、定電流源、および基準電圧発生回路 | |
| US20040238875A1 (en) | Semiconductor device less susceptible to viariation in threshold voltage | |
| US20080211572A1 (en) | Reference voltage generating circuit and semiconductor integrated circuit device | |
| JP3745877B2 (ja) | 半導体メモリ装置のメモリセルテスト用の高電圧感知回路 | |
| US6121812A (en) | Delay circuit having delay time free from influence of operation environment | |
| US6449208B1 (en) | Semiconductor memory device capable of switching reference voltage for generating intermediate voltage | |
| JP2740626B2 (ja) | 電圧発生回路 | |
| KR100351932B1 (ko) | 반도체 메모리 장치의 전압 감지 회로 | |
| US6330173B1 (en) | Semiconductor integrated circuit comprising step-up voltage generation circuit | |
| US6614270B2 (en) | Potential detecting circuit having wide operating margin and semiconductor device including the same | |
| KR100438237B1 (ko) | 테스트 회로를 갖는 반도체 집적 회로 | |
| US5420869A (en) | Semiconductor integrated circuit device | |
| US5955914A (en) | Voltage regulator for a voltage pump in a DRAM | |
| JP2685469B2 (ja) | 半導体装置 | |
| US20090231318A1 (en) | Column select signal adjusting circuit capable of reducing interference between bit lines and data lines and semiconductor memory device having the same | |
| US6934204B2 (en) | Semiconductor device with reduced terminal input capacitance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080123 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140123 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term |