JP2740626B2 - 電圧発生回路 - Google Patents

電圧発生回路

Info

Publication number
JP2740626B2
JP2740626B2 JP5255697A JP25569793A JP2740626B2 JP 2740626 B2 JP2740626 B2 JP 2740626B2 JP 5255697 A JP5255697 A JP 5255697A JP 25569793 A JP25569793 A JP 25569793A JP 2740626 B2 JP2740626 B2 JP 2740626B2
Authority
JP
Japan
Prior art keywords
voltage
level
node
circuit
output node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5255697A
Other languages
English (en)
Other versions
JPH06217528A (ja
Inventor
素子 原
毅 梶本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5255697A priority Critical patent/JP2740626B2/ja
Publication of JPH06217528A publication Critical patent/JPH06217528A/ja
Application granted granted Critical
Publication of JP2740626B2 publication Critical patent/JP2740626B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dram (AREA)
  • Control Of Electrical Variables (AREA)
  • Dc-Dc Converters (AREA)
  • Logic Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は電圧発生回路に係り、
特に電源電圧を異なる電圧に変換して出力する電圧発生
回路に関する。
【0002】
【従来の技術】図12は従来の電圧発生回路を示してお
り、この電圧発生回路10は電源電圧VCCを受けて駆動
し、この電源電圧VCCよりも高い高電圧VPPを電圧出力
ノード10aに出力する回路である。図12において11はこ
の電圧発生回路10から出力される高電圧VPPを受け、こ
の高電圧VPPがVCC+2|Vtp|(VtpはpチャネルM
OSトランジスタの閾値電圧)よりも低いとHレベル
(ほぼVCC)となる検知信号φ0 を出力する高電圧検知
回路で、高電圧VPPが出力される電圧出力ノード10a と
ノード11a との間に接続されたダイオード接続のpチャ
ネルMOSトランジスタ11b およびゲート電極が電源電
圧VCCが与えられる電源電圧ノード10b に接続されるp
チャネルMOSトランジスタ11c と、ノード11a と接地
電圧が与えられる接地電圧ノード10c との間に接続さ
れ、ゲート電極が電源電圧ノード10b に接続されたnチ
ャネルMOSトランジスタ11d と、ノード11a と検知信
号φ0 が出力される検知信号出力ノード11f との間に接
続されたインバータ11e から構成されている。
【0003】12は電源電圧VCCを受けて駆動し、高電圧
検知回路11からの検知信号φ0 を受け、この検知信号φ
0 がHレベルであるとHレベル(VCC)とLレベル(接
地電圧)との間の変化をする(VCC振幅で発振する)ク
ロック信号φcpを出力し、検知信号φ0 がLレベルであ
るとこのクロック信号φcpをLレベルに固定するリング
オシレータ回路で、一方の入力が検知信号出力ノード11
f に接続された2入力NAND回路12a と、このNAN
D回路12a の出力と他方の入力との間に直列に接続され
たインバータ12b 、12c と、インバータ12c の出力とク
ロック信号φcpが出力されるクロック信号出力ノード12
e との間に接続されたインバータ12d から構成されてい
る。
【0004】13はリングオシレータ回路12からのクロッ
ク信号φcpを受け、このクロック信号φcpが発振してい
るときは(1+k)VCC−2Vtn(kはキャパシタ13e
のカップリング比、VtnはnチャネルMOSトランジス
タの閾値電圧)の高電圧VPPを電圧出力ノード10a に出
力し、クロック信号φcpがLレベルに固定されると出力
をやめるドライバ回路で、クロック信号出力ノード12e
とノード13a との間に直列に接続されたインバータ13b
、13c と、ノード13a とノード13d との間に接続され
たキャパシタ13e と、電源電圧ノード10b とノード13d
との間にダイオード接続されたnチャネルMOSトラン
ジスタ13f と、ノード13d と電圧出力ノード10a との間
に接続され、ゲート電極がノード13d に接続されたドラ
イバ用トランジスタ(nチャネルMOSトランジスタ)
13g から構成されている。
【0005】14は電圧出力ノード10a と接地電圧ノード
10c との間に接続され、電圧出力ノードの電圧VPPが6
|Vtc|を越えるとこの電圧出力ノード10a と接地電圧
ノード10c とを導通させ、電圧出力ノード10a の電圧V
PPを6|Vtc|にクランプするためのクランプ回路で、
電圧出力ノード10a と接地電圧ノード10c との間に直列
にダイオード接続され、閾値電圧の平均値がVtcである
pチャネルMOSトランジスタ14a 、14b 、14c 、14d
、14e 、14f から構成されている。
【0006】次に以上のように構成された従来の電圧発
生回路の動作について説明する。まず、高電圧VPPが電
源電圧VCCよりpチャネルMOSトランジスタ11b 、11
c の閾値電圧の和の絶対値2|Vtp|ぶん高い検知レベ
ルVCC+2|Vtp|より低いレベルにあるときは、この
pチャネルMOSトランジスタ11b 、11c はともに非導
通状態で、nチャネルMOSトランジスタ11d はゲート
電極に電源電圧VCCを受けて常時導通状態となっている
ため、ノード11a の電圧は接地電圧となり、このノード
11a の電圧を受けるインバータ11e は検知信号φ0 をH
レベル(VCC)とする。すると、この検知信号φ0 を受
けてリングオシレータ回路12は発振を開始し、クロック
信号φcpは電源電圧VCCと接地電圧との間で振動し始
め、ドライバ回路13はこのクロック信号φcpを受け、こ
のクロック信号φcpが接地電圧からVCCへと立ち上がる
とノード13d の電圧はnチャネルMOSトランジスタ13
f により既に電源電圧VCCよりもこのnチャネルMOS
トランジスタ13f の閾値電圧Vtnぶん低いレベルVCC
tnまで充電されているため、キャパシタ13e の容量結
合により2VCC−Vtnのレベルまで上昇しようとする。
【0007】また、クロック信号φcpが電源電圧VCC
ら接地電圧へと立ち下がるとキャパシタ13e の容量結合
によりノード13d の電圧はVCC−Vtn以下になろうとす
るが、そうなるとnチャネルMOSトランジスタ13f が
導通してノード13d がVCC−Vtnのレベルまで充電され
るため、ノード13d の電圧はVCC−Vtnとなる。そし
て、ドライバ用トランジスタ13g はノード13d の電圧が
電圧出力ノード10a の電圧VPPからこのドライバ用トラ
ンジスタ13g の閾値電圧Vtnだけ低い電圧より高いと導
通し、低いと非導通となるため、ドライバ回路13は電圧
出力ノード10a の電圧VPPを2VCC−2Vtnまで昇圧す
る能力を有している。しかし、VPPがVCC+2|Vtp
を越えると、pチャネルMOSトランジスタ11b 、11c
が導通してノード11a がHレベルとなり、これを受ける
インバータ11e は検知信号φ0 をLレベル(接地電圧)
とする。
【0008】すると、この検知信号φ0 を受けてリング
オシレータ回路12におけるNAND回路12a はHレベル
(VCC)の信号を出力し、このリングオシレータ回路12
から出力されるクロック信号φcpはLレベルとなり、ド
ライバ回路13はこのクロック信号φcpを受けてチャージ
ポンプ動作を停止するため、電圧出力ノード10a の電圧
PPはVCC+2|Vtp|に保たれることになる。また、
電圧出力ノード10a の電圧VPPが6|Vtc|を越えたと
きは、クランプ回路14におけるpチャネルMOSトラン
ジスタ14a 〜14f が導通状態となり電圧出力ノード10a
と接地電圧ノード10c が導通して電圧VPPが6|Vtc
にクランプされる。このように、高電圧VPPをクランプ
することでVPPが供給される素子に必要以上に高電圧が
かかって素子が破壊されてしまうのを防いでいる。
【0009】
【発明が解決しようとする課題】図13は図12に示された
電圧発生回路10の電源電圧VCC−高電圧VPP特性を表し
た図である。図13において、(a) はこの電圧発生回路10
が出力できる電圧を示す直線で2VCC−2Vtn、(b) は
PPがこれ以上になると高電圧検知回路11がLレベルの
検知信号φ0 を出力してリングオシレータ12の発振動作
を停止させる検知レベルを示す直線でVCC+2|V
tp|、(c) はクランプ回路14のクランプレベルで6|V
tc|である。通常動作時は電源電圧VCCは図13に示され
たようにVc0付近を使用し、高電圧VPPはVp0(=Vc0
+2|Vtp|)となっている。
【0010】通常、半導体装置は高温、高電源電圧下で
バーンイン試験を行い初期不良の発生を意識的に加速
し、不良と判定されたものをより分けるということを行
って出荷後の故障率を減少させている。上記したような
従来の電圧発生回路10を含む半導体装置をバーンイン試
験する際や、電源電圧が変動して上昇した場合は電源電
圧VCCは図13に示すようにVCC>Vc1の領域も使用され
ることになる。この領域では検知レベルを示す直線(b)
はクランプレベルを示す直線(c) よりも上にあり、これ
は何を意味するかというと、高電圧VPPはクランプ回路
14により6|Vtc|にクランプされ、検知レベルVCC
2|Vtp|よりも低いので高電圧検知回路11はHレベル
の検知信号φ0 を出力し、リングオシレータ回路12は発
振し続け、ドライバ回路13はチャージポンプ動作をし続
けて電圧出力ノード10a の電圧VPPをさらに上昇させよ
うとする一方で、クランプ回路14は電圧出力ノード10a
と接地電圧ノード10c を導通させ、電圧出力ノード10a
から接地電圧ノード10c に電流を流し、この電圧出力ノ
ード10a の電圧VPPの上昇を防ごうとしている状態にあ
ることを意味する。
【0011】このように、検知レベルはVCC+2|Vtp
|で電源電圧VCCに依存し、クランプレベルは6|Vtc
|で電源電圧VCCに依存せず一定なため、電源電圧VCC
が高いVCC>Vt1の領域ではVCC+2|Vtp|>6|V
tc|となり、ドライバ回路13はVPPを上昇させようとす
る一方で、クランプ回路14は電圧出力ノード10a から接
地電圧ノード10c に電流を流し、この電圧出力ノード10
a の電圧VPPの上昇を防ごうとする状態、つまり、チャ
ージポンプ動作とクランプ動作が同時に起こる状態が生
じるので消費電流が大きいという問題があった。
【0012】この発明は上記した点に鑑みてなされたも
のであり、電源電圧が上昇しても検知レベルがクランプ
レベルよりも低くなるようにして、チャージポンプ動作
とクランプ動作が同時に起こるのを防いだ、消費電力の
小さな電圧発生回路を得ることにある。
【0013】
【課題を解決するための手段】この発明の第1の発明に
係る電圧発生回路は、電源電圧が第1の電圧領域にある
とき、電源電圧の上昇に応答して高くなり、電源電圧が
第1の電圧領域よりも高い第2の電圧領域にあるときは
所定電圧となる検知レベルよりも電圧出力ノードの電圧
が低いと第1のレベルとなる検知信号を出力する検知回
路、電源電圧を受けて駆動し、検知信号を受け、この検
知信号が第1のレベルであると電圧出力ノードに電源電
圧よりも高い電圧を出力するチャージポンプ回路、電圧
出力ノードと接地電圧が印加される接地電圧ノードとの
間に接続され、電圧出力ノードの電圧が、所定電圧より
も高いクランプレベルよりも高くなると電圧出力ノード
と接地電圧ノードとの間の導電抵抗が小さくなるクラン
プ回路を備えたものである。
【0014】この発明の第2の発明に係る電圧発生回路
は、電源電圧が第1の電圧領域にあるとき、電源電圧の
上昇に応答して低くなり、電源電圧が第1の電圧領域よ
りも高い第2の電圧領域にあるときは所定電圧となる検
知レベルよりも電圧出力ノードの電圧が高いと第1のレ
ベルとなる検知信号を出力する検知回路、電源電圧を受
けて駆動し、検知信号を受け、この検知信号が第1のレ
ベルであると電圧出力ノードに接地電圧よりも低い電圧
を出力するチャージポンプ回路、電圧出力ノードと接地
電圧が印加される接地電圧ノードとの間に接続され、電
圧出力ノードの電圧が、所定電圧よりも低いクランプレ
ベルよりも低くなると電圧出力ノードと接地電圧ノード
との間の導電抵抗が小さくなるクランプ回路を備えたも
のである。
【0015】
【作用】この発明の第1の発明においては、電源電圧が
第1の電圧領域にあるときは検知レベルが電源電圧の上
昇に応じて上昇するが、電源電圧がさらに上昇して第2
の電圧領域にはいると、この第2の電圧領域では検知レ
ベルが所定電圧となり、電圧出力ノードの電圧がこの所
定電圧を越えると検知回路は検知信号を第1のレベルと
するのをやめ、これを受けてチャージポンプ回路が電圧
出力ノードに電圧を発生するための動作をやめるため、
この電圧出力ノードの電圧は検知レベルにおける所定電
圧よりも高いクランプレベルよりも低いレベルとなり、
クランプ回路では電圧出力ノードと接地電圧ノードとの
間の導通抵抗を大きく保ったままとなり、電圧出力ノー
ドから接地電圧ノードへはほとんど電流は流れない。こ
れにより、チャージポンプ回路が電圧出力ノードに電圧
を出力する動作を行う一方で、クランプ回路が電圧出力
ノードと接地電圧ノードとの導通抵抗を小さくして電圧
出力ノードから接地電圧ノードへと電流を流していると
いう状態が生じない。
【0016】この発明の第2の発明においては、電源電
圧が第1の電圧領域にあるときは検知レベルが電源電圧
の上昇に応じて下降するが、電源電圧がさらに上昇して
第2の電圧領域にはいると、この第2の電圧領域では検
知レベルが所定電圧となり、電圧出力ノードの電圧がこ
の所定電圧より低くなると検知回路は検知信号を第1の
レベルとするのをやめ、これを受けてチャージポンプ回
路が電圧出力ノードに電圧を発生するための動作をやめ
るため、この電圧出力ノードの電圧は検知レベルにおけ
る所定電圧よりも低いクランプレベルよりも高いレベル
となり、クランプ回路では電圧出力ノードと接地電圧ノ
ードとの間の導通抵抗を大きく保ったままとなり、接地
電圧ノードから電圧出力ノードへはほとんど電流は流れ
ない。これにより、チャージポンプ回路が電圧出力ノー
ドに電圧を出力する動作を行う一方で、クランプ回路が
電圧出力ノードと接地電圧ノードとの導通抵抗を小さく
して接地電圧ノードから電圧出力ノードへと電流を流し
ているという状態が生じない。
【0017】
【実施例】実施例1.以下にこの発明の実施例1である
電圧発生回路について、図1に基づいて説明する。図1
において、100 は電源電圧VCCを受けて駆動し、通常動
作時はこの電源電圧VCC(この実施例では通常動作時3.
3V)よりも高い高電圧VPP(通常動作時4.7V)を電圧出
力ノード100aに出力する回路である。110 はこの電圧発
生回路100 から電圧出力ノード100aに出力される高電圧
PPを受け、電源電圧VCCが第1の電圧領域であるVCC
<V1 (この実施例ではVCC<3.9V)にあるときは、こ
の高電圧VPPが検知レベルであるVDT=VCC+|Vt1
+|Vt2|(Vt1、Vt2はpチャネルMOSトランジス
タ110b、110cの閾値電圧でこの実施例ではともに−0.7
V)よりも低いとき、および電源電圧VCCが第2の電圧
領域であるVCC>V1 (この実施例ではVCC>3.9V)に
あるときは、高電圧VPPが検知レベルVDTにおける電源
電圧VCCに依存しない所定電圧であるVPR(VPRについ
てはクランプ回路130 の説明で述べる)よりも低いとき
に第1のレベルであるHレベル(ほぼVCC)となる検知
信号φ0 を出力する高電圧検知回路である。
【0018】この高電圧検知回路110 は高電圧VPPが出
力される電圧出力ノード100aとノード110aとの間に接続
されたダイオード接続のpチャネルMOSトランジスタ
110b(閾値電圧Vt1)およびゲート電極が電源電圧VCC
が与えられる電源電圧ノード100bに接続されるpチャネ
ルMOSトランジスタ110c(閾値電圧Vt2)と、ノード
110aと接地電圧が与えられる接地電圧ノード100cとの間
に接続され、ゲート電極が電源電圧ノード100bに接続さ
れたnチャネルMOSトランジスタ110dと、ノード110a
と検知信号φ0 が出力される検知信号出力ノード110fと
の間に接続されたインバータ110eと、電圧出力ノード10
0aとノード110aとの間に接続されたpチャネルMOSト
ランジスタ110g(閾値電圧Vt3)とから構成されてい
る。
【0019】120 は電源電圧VCCを受けて駆動し、高電
圧検知回路110 からの検知信号φ0を受け、この検知信
号φ0 が第1のレベルであるHレベル(VCC)であると
電圧出力ノード110aに電源電圧VCCよりも高い高電圧V
PPを出力するチャージポンプ回路で、電源電圧VCCを受
けて駆動し、高電圧検知回路110 からの検知信号φ0
受け、この検知信号φ0 がHレベルであるとHレベル
(VCC)とLレベル(接地電圧)との間の変化をする
(VCC振幅で発振する)クロック信号φcpを出力し、検
知信号φ0 がLレベル(接地電圧)であるとこのクロッ
ク信号φcpをLレベルに固定するリングオシレータ回路
121 と、このリングオシレータ回路121 からのクロック
信号φcpを受け、このクロック信号φcpが発振している
ときは(1+k)VCC−Vt4−Vt5(kはキャパシタ12
2eのカップリング比でこの実施例では1、Vt4、Vt5
nチャネルMOSトランジスタ122f、122gの閾値電圧で
この実施例ではともに0.6V)の高電圧VPPを電圧出力ノ
ード100aに出力し、クロック信号φcpがLレベルに固定
されると出力をやめるドライバ回路122 から構成されて
いる。
【0020】そして、チャージポンプ回路120 における
リングオシレータ回路121 は、一方の入力が検知信号出
力ノード110fに接続された2入力NAND回路121aと、
このNAND回路121aの出力と他方の入力との間に直列
に接続されたインバータ121b、121cと、インバータ121c
の出力とクロック信号φcpが出力されるクロック信号出
力ノード121eとの間に接続されたインバータ121dから構
成されている。また、ドライバ回路122 は、クロック信
号出力ノード121eとノード122aとの間に直列に接続され
たインバータ122b、122cと、ノード122aとノード122dと
の間に接続されたキャパシタ122eと、電源電圧ノード10
0bとノード122dとの間にダイオード接続されたnチャネ
ルMOSトランジスタ122fと、ノード122dと電圧出力ノ
ード100aとの間に接続され、ゲート電極がノード122dに
接続されたドライバ用トランジスタ(nチャネルMOS
トランジスタ)122gから構成されている。
【0021】130 は電圧出力ノード100aと接地電圧ノー
ド100cとの間に接続され、電圧出力ノード100aの電圧V
PPが所定電圧であるVPR=|Vt8|+|Vt9|+|V
t10 |+|Vt11 |+|Vt3|(5.3V)よりも高いクラ
ンプレベルVCL=|Vt6|+|Vt7|+|Vt8|+|V
t9|+|Vt10 |+|Vt11 |(Vt6〜Vt11 はpチャ
ネルMOSトランジスタ130a〜130fの閾値電圧でこの実
施例では0.8 +0.9 +1.0 +1.1 +1.2 +1.3 =6.3V)
を越えるとこの電圧出力ノード100aと接地電圧ノード10
0cとを非導通から導通とし、電圧出力ノード100aの電圧
PPをクランプレベルVCLにクランプするためのクラン
プ回路で、電圧出力ノード100aと接地電圧ノード100cと
の間に直列ダイオード接続されたpチャネルMOSトラ
ンジスタ130a(閾値電圧Vt6)、130b(閾値電圧
t7)、130c(閾値電圧Vt8)、130d(閾値電圧
t9)、130e(閾値電圧Vt10 )、130f(閾値電圧V
t11 )から構成されており、pチャネルMOSトランジ
スタ130bと130cとが接続されているノード130gから高電
圧検知回路110 におけるpチャネルMOSトランジスタ
110gのゲート電位VG を出力し、このVG は高電圧VPP
がクランプレベルVCL以上になっていなければVPP−|
t6|−|Vt7|となるが、一度クランプレベルVCL
上になると|Vt8|+|Vt9|+|Vt10 |+|Vt11
|(この実施例では4.6V)を保つ。
【0022】このpチャネルMOSトランジスタ130a〜
130fはこの実施例では同じサイズで形成されているが、
バックゲートが全て電圧出力ノード100aに接続されバッ
クゲート電位が等しくなっており、ソース電位は電圧出
力ノード100a側のものほど高くなっているので、バック
ゲート・ソース間電圧は電圧出力ノード100a側のものほ
ど絶対値が小さくなり、電圧出力ノード100a側のものほ
ど閾値電圧の絶対値が小さくなっていて、pチャネルM
OSトランジスタ130a〜130fの閾値電圧はそれぞれ−0.
8V,−0.9V,−1.0V,−1.1V,−1.2V,−1.3Vとなって
いる。
【0023】また、高電圧検知回路110 におけるpチャ
ネルMOSトランジスタ110gは、高電圧VPPがクランプ
レベルVCL以上になっていなければVPP−|Vt6|−|
t7|となり、一度クランプレベルVCL(この実施例で
は6.3V)以上になると|Vt8|+|Vt9|+|Vt10
+|Vt11 |(この実施例では4.6V)を保つゲート電位
G を受けて、VG =VPP−|Vt6|−|Vt7|のとき
はゲート・ソース間電圧は−|Vt6|−|Vt7|(−0.
8 −0.9 =−1.7V)、かつ閾値電圧Vt3(−0.7V)はこ
のゲート・ソース間電圧よりも高いので常時導通状態で
ある(nチャネルMOSトランジスタ110dのチャネル幅
は消費電流低減のためpチャネルMOSトランジスタ11
0cのチャネル幅に比べてかなり小さくしてある)。
【0024】しかし、nチャネルMOSトランジスタ11
0dのチャネル幅に対するpチャネルMOSトランジスタ
110gのチャネル幅の比を調整して、このpチャネルMO
Sトランジスタ110gが非飽和領域で動作するようになっ
ており、高電圧VPPが所定電圧VPR=|Vt8|+|Vt9
|+|Vt10 |+|Vt11 |+|Vt3|(5.3V)より低
いときはnチャネルMOSトランジスタ110dの方がpチ
ャネルMOSトランジスタ110gよりも電流を多く流せる
状態で、ノード110aの電圧はpチャネルMOSトランジ
スタ110bおよび110cが導通ならばHレベル、非導通なら
ばLレベルとなり、高電圧VPPが所定電圧VPR(5.3V)
より高く、クランプレベルVCL(6.3V)より低いとき
は、nチャネルMOSトランジスタ110dが飽和状態で動
作し、pチャネルMOSトランジスタ110gの方がnチャ
ネルMOSトランジスタ110dよりも電流を多く流せる状
態となり、pチャネルMOSトランジスタ110bおよび11
0cの導通、非導通にかかわらずノード110aの電圧はHレ
ベルとなるようになっている。
【0025】そして、VG =|Vt8|+|Vt9|+|V
t10 |+|Vt11 |(4.6V)の時はVPPが所定電圧VPR
=VG +|Vt3|(5.3V)より低いとpチャネルMOS
トランジスタ110gは非導通状態となり、ノード110aの電
圧はpチャネルMOSトランジスタ110bおよび110cが導
通状態ならばHレベル、非導通状態ならばLレベルとな
る。一方、VPPが所定電圧VPR=VG +|Vt3|(5.3
V)より高いとpチャネルMOSトランジスタ110gは導
通状態となり、ノード110aの電圧はpチャネルMOSト
ランジスタ110bおよび110cの導通、非導通にかかわらず
Hレベルとなる。
【0026】次に以上のように構成された電圧発生回路
100 の動作について説明する。まず、高電圧VPPが検知
レベルVDT=VCC+|Vt1|+|Vt2|(VCC<VPR
|Vt1|−|Vt2|=V1 (VCC<3.9V)第1の電圧領
域のとき)、VDT=VPR(VCC>VPR−|Vt1|−|V
t2|=V1 (VCC>3.9V)第2の電圧領域のとき)より
低いレベルにあるときは、pチャネルMOSトランジス
タ110b、110cはともに非導通状態で、pチャネルMOS
トランジスタ110gも非導通状態または電流をnチャネル
MOSトランジスタ110dに比べ流せない状態で、nチャ
ネルMOSトランジスタ110dはゲート電極に電源電圧V
CCを受けて常時導通状態となっているため、ノード110a
の電圧は接地電圧となり、このノード110aの電圧を受け
るインバータ110eは検知信号φ0 をHレベル(VCC)と
する。すると、この検知信号φ0を受けてリングオシレ
ータ回路121 は発振を開始し、クロック信号φcpは電源
電圧VCCと接地電圧との間で振動し始め、ドライバ回路
122 はこのクロック信号φcpを受け、このクロック信号
φcpが接地電圧からVCCへと立ち上がるとノード122dの
電圧はnチャネルMOSトランジスタ122fにより既に電
源電圧VCCよりもこのnチャネルMOSトランジスタ12
2fの閾値電圧Vt4ぶん低いレベルVCC−Vt4まで充電さ
れているため、キャパシタ122eの容量結合により(1+
k)VCC−Vt4のレベル(2VCC−0.6 )まで上昇しよ
うとする。
【0027】また、クロック信号φcpが電源電圧VCC
ら接地電圧へと立ち下がるとキャパシタ122eの容量結合
によりノード122dの電圧はVCC−Vt4以下になろうとす
るが、そうなるとnチャネルMOSトランジスタ122fが
導通してノード122dがVCC−Vt4のレベルまで充電され
るため、ノード122dの電圧はVCC−Vt4となる。そし
て、ドライバ用トランジスタ122gはノード122dの電圧が
電圧出力ノード100aの電圧VPPからこのドライバ用トラ
ンジスタ122gの閾値電圧Vt5だけ低い電圧より高いと導
通し、低いと非導通となるため、ドライバ回路122 は電
圧出力ノード100aの電圧VPPを(1+k)VCC−Vt4
t5(2VCC−1.2 )まで昇圧する能力を有している。
しかし、VPPが検知レベルVDT(=VCC+|Vt1|+|
t2|またはVPR)を越えると、pチャネルMOSトラ
ンジスタ110b、110cが導通状態、またはpチャネルMO
Sトランジスタ110gがnチャネルMOSトランジスタ11
0dに比べ電流を多く流せる状態となり、ノード110aがH
レベルとなり、これを受けるインバータ110eは検知信号
φ0 をLレベル(接地電圧)とする。
【0028】すると、この検知信号φ0 を受けてリング
オシレータ回路121 におけるNAND回路121aはHレベ
ル(VCC)の信号を出力し、このリングオシレータ回路
121から出力されるクロック信号φcpはLレベルとな
り、ドライバ回路122 はこのクロック信号φcpを受けて
チャージポンプ動作を停止するため、電圧出力ノード10
0aの電圧VPPは検知レベルVDT(=VCC+|Vt1|+|
t2|(VCC<VPR−|Vt1|−|Vt2|のとき)、ま
たはVPR(VCC>VPR−|Vt1|−|Vt2|))に保た
れることになる。また、電圧出力ノード100aの電圧VPP
がクランプレベルVCL(=|Vt6|+|Vt7|+|Vt8
|+|Vt9|+|Vt10 |+|Vt11 |)を越えたとき
は、クランプ回路130 におけるpチャネルMOSトラン
ジスタ130a〜130fが導通状態となり電圧出力ノード100a
と接地電圧ノード100cが導通して電圧VPPがクランプレ
ベルVCLにクランプされる。このように、高電圧VPP
クランプすることでVPPが供給される素子に必要以上に
高電圧がかかって素子が破壊されてしまうのを防いでい
る。
【0029】次に、電圧出力ノード100aから出力される
高電圧VPPの電源電圧VCC依存性について図2に基づき
説明する。図2は電源電圧VCC−高電圧VPP特性を表し
たグラフで、(a) は電圧発生回路100 が電圧出力ノード
100aに出力できる電圧を示す直線で(1+k)VCC−V
t4−Vt5、(b) および(c) は高電圧VPPがこれ以上にな
ると高電圧検知回路110 がLレベルの検知信号φ0 を出
力してリングオシレータ回路121 の発振動作を停止させ
る検知レベルVDTを示す直線でVCC+|Vt1|+|Vt2
|(VCC<V1 (VCC<3.9V)第1の電圧領域のと
き)、またはVPR(VCC>V1 (VCC>3.9V)第2の電
圧領域のとき)、(d) はクランプ回路130 のクランプレ
ベルでVCL(6.3V)である。通常動作時は電源電圧VCC
は図2に示されたように第1の電圧領域であるVCC<V
1 内のV0 (3.3V)付近を使用し、高電圧VPPはV
p (4.7V)となっている。
【0030】また、バーンイン試験する際や、電源電圧
が変動して上昇した場合は電源電圧VCCは図2に示すよ
うに第2の電圧領域であるVCC>V1 の領域でも使用さ
れることになる。この領域でも検知レベルVDTを示す直
線(c) はクランプレベルVCLを示す直線(d) よりも下に
ある。これにより、高電圧VPPが検知レベルVDT(5.3
V)を越えると、高電圧検知回路110 がこれを検知して
Lレベルの検知信号φ0を出力してリングオシレータ回
路121 の発振動作を停止させるため、高電圧VPPがたと
えクランプレベルVCLを越えたとしても、このときチャ
ージポンプ回路120 の電圧出力ノード100aに電圧VPP
出力する動作が停止し、クランプ回路130が電圧出力
ノード100aから接地電圧ノード100cに電流を流すク
ランプ動作の最中にリングオシレータ回路121 が発振し
続け、ドライバ回路122 はチャージポンプ動作をし続け
て電圧出力ノード100aの電圧VPPをさらに上昇させよう
とする動作がいっさい起きず、つまりは、チャージポン
プ動作とクランプ動作が同時に起こることがないので、
消費電流を低減できる。
【0031】以上のようにこの実施例1では、リングオ
シレータ回路121 の発振を止める検知レベルがクランプ
レベルよりも常に低くなるようにしたため、チャージポ
ンプ動作とクランプ動作が同時に起こることがないの
で、消費電流が小さい。また、図12に示された回路にく
らべ、pチャネルMOSトランジスタ110gを付加してこ
のトランジスタ110gのゲート電位VG はクランプ回路13
0 から得ているだけでこれを実現しており、つまり少な
い素子でこれを実現しているため、レイアウト面積の増
加が抑制される。
【0032】実施例2.次にこの発明の実施例2である
電圧発生回路について、図3に基づいて説明する。図3
に示された電圧発生回路100 も図1に示された電圧発生
回路100 と同様に電源電圧VCCを受けて駆動し、通常動
作時はこの電源電圧VCC(この実施例では通常動作時3.
3V)よりも高い高電圧VPP(通常動作時4.7V)を電圧出
力ノード100aに出力する回路である。この図3に示され
た電圧発生回路100 が図1に示されたものとことなる点
は、クランプ回路130 において、電圧出力ノード100aと
ゲート電位VG を出力しているノード130gとの間に、p
チャネルMOSトランジスタ130aおよび130bと並列に、
ポリシリコンからなる抵抗130hを接続している点で、こ
の抵抗130hは電圧出力ノード100aからこの抵抗130hを介
して接地電圧ノード100cに流れる電流を少なくするため
に、pチャネルMOSトランジスタ130aおよび130bのオ
ン抵抗に比べてかなり大きくしている(1MΩ以上)。
【0033】クランプ回路130 にこの抵抗130hを設けた
ことにより、ノード130gから出力されるゲート電位VG
は、電圧出力ノード100aの高電圧VPPがpチャネルMO
Sトランジスタ130c〜130fの閾値電圧の絶対値の和|V
t8|+|Vt9|+|Vt10 |+|Vt11 |(この実施例
では4.6V)より低いときはこのpチャネルMOSトラン
ジスタ130c〜130fが非導通状態なのでVPPに等しくな
り、高電圧VPPが|Vt8|+|Vt9|+|Vt10 |+|
t11 |より高いときはpチャネルMOSトランジスタ
130c〜130fが導通状態となるので|Vt8|+|Vt9|+
|Vt10 |+|Vt11 |となる。このとき抵抗130hは高
抵抗値をもつため、VG が|Vt8|+|Vt9|+|V
t10 |+|Vt11 |となってもVPPはVG にはならない
(抵抗の両端で電圧差が生じている)。
【0034】そして、この電圧出力ノード100aと接地電
圧ノードとの間に接続されたクランプ回路130 は、電圧
出力ノード100aの電圧VPPが、所定電圧VPR=|Vt8
+|Vt9|+|Vt10 |+|Vt11 |+|Vt3|(5.3
V)よりも高いクランプレベルVCL=|Vt6|+|Vt7
|+|Vt8|+|Vt9|+|Vt10 |+|Vt11 |(6.
3V)よりも高くなると、電圧出力ノード100aと接地電圧
ノード100cとの間に接続されたpチャネルMOSトラン
ジスタ130c〜130fに加えて130aおよび130bも導通状態と
なり、それまで抵抗130hおよびpチャネルMOSトラン
ジスタ130c〜130fを介して導通していた電圧出力ノード
100aと接地電圧ノード100cが、pチャネルMOSトラン
ジスタ130a〜130fを介しても導通し、pチャネルMOS
トランジスタ130aおよび130bのオン抵抗はこれと並列に
接続された高抵抗値をもつ抵抗130hに比べかなり低くな
っているため、電圧出力ノード100aから接地電圧ノード
100cへと大きく電流が流れて電圧出力ノード100aの電圧
PPはクランプレベルVCLにクランプされる。
【0035】また、このクランプ回路130 からのゲート
電位VG (VPPまたは|Vt8|+|Vt9|+|Vt10
+|Vt11 |)を受ける高電圧検知回路110 におけるp
チャネルMOSトランジスタ110gは、ソース電極に受け
ている高電圧VPPが|Vt8|+|Vt9|+|Vt10 |+
|Vt11 |(4.6V)より低いときはVG =VPPなのでゲ
ート・ソース間電圧が0Vとなり常に非導通状態、高電
圧VPPが|Vt8|+|Vt9|+|Vt10 |+|Vt11
(4.6V)より高いときはVG =|Vt8|+|V t9|+|
t10 |+|Vt11 |(4.6V)なので、この高電圧VPP
がゲート電位VG よりもこのpチャネルMOSトランジ
スタ110gの閾値電圧Vt3の絶対値だけ高い電圧VG +|
t3|(5.3V)より高いと導通状態、低いと非導通状態
となる。
【0036】このように、pチャネルMOSトランジス
タ110gが、高電圧VPPが検知レベルVDTにおける所定電
圧VPR=|Vt8|+|Vt9|+|Vt10 |+|Vt11
+|Vt3|(5.3V)より高いと導通、低いと非導通とな
るため、このpチャネルMOSトランジスタ110gのチャ
ネル幅をnチャネルMOSトランジスタ110dのそれより
もある程度大きくしていれば、ノード110aの電圧はpチ
ャネルMOSトランジスタ110gが導通状態になればHレ
ベル、非導通状態になればpチャネルMOSトランジス
タ110bおよび110cが導通するとHレベル、非導通である
とHレベルとなり、実施例1に示されたものに比べトラ
ンジスタ110gのサイズに気を払わなくてすむ。
【0037】次に以上のように構成された電圧発生回路
100 の動作について説明する。まず、高電圧VPPが検知
レベルVDT=VCC+|Vt1|+|Vt2|(VCC<VPR
|Vt1|−|Vt2|=V1 (VCC<3.9V)第1の電圧領
域のとき)、VDT=VPR(VCC>VPR−|Vt1|−|V
t2|=V1 (VCC>3.9V)第2の電圧領域のとき)より
低いレベルにあるときは、pチャネルMOSトランジス
タ110b、110cおよび110gはともに非導通状態で、nチャ
ネルMOSトランジスタ110dはゲート電極に電源電圧V
CCを受けて常時導通状態となっているため、ノード110a
の電圧は接地電圧となり、このノード110aの電圧を受け
るインバータ110eは検知信号φ0 を第1のレベルである
Hレベル(VCC)とする。すると、この検知信号φ0
受けるチャージポンプ回路120 は実施例1で示された電
圧発生回路100 におけるチャージポンプ回路120 と同様
の動作をし、電圧出力ノード100aに高電圧VPPを出力す
る。そして、VPPが検知レベルVDT(=VCC+|Vt1
+|Vt2|またはVPR)を越えると、pチャネルMOS
トランジスタ110b、110cが導通状態、またはpチャネル
MOSトランジスタ110gが導通状態となり、ノード110a
がHレベルとなり、これを受けるインバータ110eは検知
信号φ0 をLレベル(接地電圧)とする。
【0038】すると、この検知信号φ0 を受けて実施例
1に示された電圧発生回路100 におけるチャージポンプ
回路120 と同様にチャージポンプ動作を停止するため、
電圧出力ノード100aの電圧VPPは検知レベルVDT(=V
CC+|Vt1|+|Vt2|(VCC<VPR−|Vt1|−|V
t2|のとき)、またはVPR(VCC>VPR−|Vt1|−|
t2|))に保たれることになる。また、電圧出力ノー
ド100aの電圧VPPがクランプレベルVCL(=|Vt6|+
|Vt7|+|Vt8|+|Vt9|+|Vt10 |+|Vt11
|)を越えたときは、クランプ回路130 におけるpチャ
ネルMOSトランジスタ130a〜130fが導通状態となり電
圧出力ノード100aと接地電圧ノード100cが導通して電圧
PPがクランプレベルVCLにクランプされる。
【0039】次に、電圧出力ノード100aから出力される
高電圧VPPの電源電圧VCC依存性について説明する。こ
の実施例2でも実施例1に示された電圧発生回路100 と
同様に図2に示されたような電源電圧VCC特性を有し、
通常動作時は電源電圧VCCは図2に示されたように第1
の電圧領域であるVCC<V1 内のV0 (3.3V)付近を使
用し、高電圧VPPはVp (4.7V)となっている。
【0040】また、バーンイン試験する際や、電源電圧
が変動して上昇した場合は電源電圧VCCは図2に示すよ
うに第2の電圧領域であるVCC>V1 の領域でも使用さ
れることになる。この領域でも検知レベルVDTを示す直
線(c) はクランプレベルVCLを示す直線(d) よりも下に
ある。これにより、高電圧VPPが検知レベルVDT(5.3
V)を越えると、高電圧検知回路110 がこれを検知して
Lレベルの検知信号φ0を出力してリングオシレータ回
路121 の発振動作を停止させるため、高電圧VPPがたと
えクランプレベルVCLを越えたとしても、このときチャ
ージポンプ回路120 の電圧出力ノード100aに電圧VPP
出力する動作が停止し、クランプ回路130が電圧出力ノ
ード100aから接地電圧ノード100cに電流を流すクランプ
動作の最中にリングオシレータ回路121 が発振し続け、
ドライバ回路122 はチャージポンプ動作をし続けて電圧
出力ノード100aの電圧VPPをさらに上昇させようとする
動作がいっさい起きず、つまりは、チャージポンプ動作
とクランプ動作が同時に起こることがないので、消費電
流を低減できる。
【0041】以上のようにこの実施例2では、リングオ
シレータ回路121 の発振を止める検知レベルがクランプ
レベルよりも常に低くなるようにしたため、チャージポ
ンプ動作とクランプ動作が同時に起こることがないの
で、消費電流が小さい。また、図12に示された回路にく
らべ、pチャネルMOSトランジスタ110gおよび抵抗13
0hを付加し、トランジスタ110gのゲート電位VG はクラ
ンプ回路130 から得ているだけでこれを実現しており、
つまり少ない素子でこれを実現しているため、レイアウ
ト面積の増加が抑制される。さらに抵抗130hを設けてp
チャネルMOSトランジスタ110gのゲート電位VGが出
力されるノード130gがフローティング状態にならないよ
うにして、pチャネルMOSトランジスタ110gが、高電
圧VPPが検知レベルVDTにおける所定電圧VPR(5.3V)
より高いと導通、低いと非導通となるように、このゲー
ト電位VG を出力しているので、このpチャネルMOS
トランジスタ110gのチャネル幅をnチャネルMOSトラ
ンジスタ110dのそれよりもある程度大きくしていればよ
く、実施例1に示されたものに比べpチャネルMOSト
ランジスタ110gのサイズに気を払わなくてすむ。
【0042】実施例3.以下にこの発明の実施例3であ
る電圧発生回路について、図4に基づいて説明する。図
4において、200 は電源電圧VCCを受けて駆動し、負の
基板電圧VBB(この実施例では−1.5V)を電圧出力ノー
ド200aに出力する回路である。210 はこの電圧発生回路
200 から電圧出力ノード200aに出力される基板電圧VBB
を受け、この基板電圧VBBが、電源電圧VCCがVCC<V
11(この実施例ではVCC<3.9V)にあるときは、−V
t21 −Vt22 −Vt23 (この実施例では−1.5V)、第1
の電圧領域であるV11<VCC<V12(この実施例では3.
9V<VCC<4.3V)にあるときは、電源電圧VCCの上昇に
応じて−Vt21 −Vt22 −Vt23 (−1.5V)から下降す
るレベル、および電源電圧VCCが第2の電圧領域である
CC>V12(この実施例ではVCC>4.3V)にあるとき
は、基板電圧VBBが所定電圧であるVPR(−2.3V)
である検知レベルVDTよりも高いときに第1のレベル
であるHレベル(ほぼVCC)となる検知信号φ0 を出力
する基板電圧検知回路である。
【0043】この基板電圧検知回路210 は基板電圧VBB
が出力される電圧出力ノード200aとノード210aとの間に
接続されたダイオード接続のnチャネルMOSトランジ
スタ210b(閾値電圧Vt21 )、210c(閾値電圧Vt22
およびゲート電極が接地電圧ノード100cに接続されるn
チャネルMOSトランジスタ210d(閾値電圧Vt23
と、電源電圧ノード100bとノード210aとの間に接続さ
れ、ゲート電極が接地電圧ノード100cに接続されたpチ
ャネルMOSトランジスタ210eと、ノード210aと検知信
号φ0 が出力される検知信号出力ノード210fとの間に直
列に接続されたインバータ210gおよび210hと、電圧出力
ノード200aとノード210aとの間に接続されたnチャネル
MOSトランジスタ210i(閾値電圧Vt24 )とから構成
されている。
【0044】220 は電源電圧VCCを受けて駆動し、基板
電圧検知回路210 からの検知信号φ0 を受け、この検知
信号φ0 が第1のレベルであるHレベル(VCC)である
と電圧出力ノード200aに負の電圧VBBを出力するチャー
ジポンプ回路で、電源電圧VCCを受けて駆動し、基板電
圧検知回路210 からの検知信号φ0 を受け、この検知信
号φ0 が第1のレベルであるHレベルであるとHレベル
(VCC)とLレベル(接地電圧)との間の変化をする
(VCC振幅で発振する)クロック信号φcpを出力し、検
知信号φ0 がLレベル(接地電圧)であるとこのクロッ
ク信号φcpをLレベルに固定するリングオシレータ回路
221 と、このリングオシレータ回路221 からのクロック
信号φcpを受け、このクロック信号φcpが発振している
ときは−kVCC+|Vt25 |+|Vt26 |(kはキャパ
シタ222eのカップリング比でこの実施例では1、
t25 、Vt26 はpチャネルMOSトランジスタ222f、
222gの閾値電圧でこの実施例ではともに−0.7V)の基板
電圧VBBを電圧出力ノード200aに出力し、クロック信号
φcpがLレベルに固定されると出力をやめるドライバ回
路222 から構成されている。
【0045】そして、チャージポンプ回路220 における
リングオシレータ回路221 は、一方の入力が検知信号出
力ノード210fに接続された2入力NAND回路221aと、
このNAND回路221aの出力と他方の入力との間に直列
に接続されたインバータ221b、221cと、インバータ221c
の出力とクロック信号φcpが出力されるクロック信号出
力ノード221eとの間に接続されたインバータ221dから構
成されている。また、ドライバ回路222 は、クロック信
号出力ノード221eとノード222aとの間に直列に接続され
たインバータ222b、222cと、ノード222aとノード222dと
の間に接続され、ソース電極とドレイン電極をショート
させチャネル領域とゲート電極間で容量をなすキャパシ
タ222eと、ノード222dと接地電圧ノード100cとの間にダ
イオード接続されたpチャネルMOSトランジスタ222f
と、ノード222dと電圧出力ノード200aとの間に接続さ
れ、ゲート電極がノード222dに接続されたドライバ用ト
ランジスタ(pチャネルMOSトランジスタ)222gから
構成されている。
【0046】230 は電圧出力ノード200aと接地電圧ノー
ド100cとの間に接続され、電圧出力ノード200aの電圧V
BBが、所定電圧であるVPR=−Vt29 −Vt30 −Vt24
(−2.3V)よりも低いクランプレベルVCL=−Vt27
t28 −Vt29 −Vt30 (Vt27 〜Vt30 はnチャネル
MOSトランジスタ230a〜230dの閾値電圧でこの実施例
では−0.6 −0.7 −0.8 −0.9 =−3.0V)よりも低くな
るとこの電圧出力ノード200aと接地電圧ノード100cとの
間の導電抵抗を下げ、電圧出力ノード200aの電圧VBB
クランプレベルVCLにクランプするためのクランプ回路
で、電圧出力ノード200aと接地電圧ノード100cとの間に
直列にダイオード接続されたnチャネルMOSトランジ
スタ230a(閾値電圧Vt27 )、230b(閾値電圧
t28 )、230c(閾値電圧Vt29 )、230d(閾値電圧V
t30 )と、電圧出力ノード200aとノード230eとの間にn
チャネルMOSトランジスタ230aおよび230bと並列に、
ポリシリコンからなる抵抗230fとから構成されており、
nチャネルMOSトランジスタ230bと230cとが接続され
ているノード230eから基板電圧検知回路210 におけるp
チャネルMOSトランジスタ210iのゲート電位VG を出
力している。
【0047】そして、nチャネルMOSトランジスタ23
0a〜230dはこの実施例では同じサイズで形成されている
が、バックゲート・ソース間電圧の関係で電圧出力ノー
ド200a側のものほど閾値電圧が小さくなっていて、それ
ぞれ0.6V,0.7V,0.8V,0.9Vとなっている。また、抵抗
230fは接地電圧ノード100cから電圧出力ノード200aに流
れる電流を少なくするために、nチャネルMOSトラン
ジスタ230aおよび230bのオン抵抗に比べてかなり大きく
している(1MΩ以上)。クランプ回路230 にこの抵抗
230fを設けたことにより、ノード230eから出力されるゲ
ート電位VG は、電圧出力ノード200aの基板電圧VBB
接地電圧からnチャネルMOSトランジスタ230cおよび
230dの閾値電圧の和を差し引いた電圧−Vt29 −Vt30
(この実施例では−1.6V)より高いときは、このnチャ
ネルMOSトランジスタ230cおよび230dが非導通状態な
ので抵抗230fを介して基板電圧VBBに等しくなり、基板
電圧VBBが−Vt27 −Vt30 より低いときはnチャネル
MOSトランジスタ230cおよび230dが導通状態となるの
で−Vt29 −Vt30 となる。このとき抵抗230fは高抵抗
値をもつため、VG が−Vt29 −Vt30 となってもVBB
はVG にはならない(抵抗230fの両端で電圧差が生じて
いる)。
【0048】そして、電圧出力ノード200aと接地電圧ノ
ード100cとの間に接続されたクランプ回路230 は、電圧
出力ノード200aの電圧VBBが、所定電圧VPR=−Vt29
−Vt30 −Vt24 (−2.3V)よりも高いクランプレベル
CL=−Vt27 −Vt28 −Vt29 −Vt30 (−3.0V)よ
りも低くなると、電圧出力ノード200aと接地電圧ノード
100cとの間に接続されたnチャネルMOSトランジスタ
230cおよび230dに加えて230aおよび230bも導通状態とな
り、それまで抵抗230f、nチャネルMOSトランジスタ
230cおよび230dを介して導通していた電圧出力ノード20
0aと接地電圧ノード100cが、nチャネルMOSトランジ
スタ230a〜230dを介しても導通し、nチャネルMOSト
ランジスタ230aおよび230bのオン抵抗はこれと並列に接
続された高抵抗値をもつ抵抗230fに比べかなり低くなっ
ているため、接地電圧ノード100cから電圧出力ノード20
0aへと大きく電流が流れて電圧出力ノード200aの電圧V
BBはクランプレベルVCLにクランプされる。
【0049】また、このクランプ回路230 からのゲート
電位VG (VBBまたは−Vt29 −Vt30 )を受ける基板
電圧検知回路210 におけるnチャネルMOSトランジス
タ210iは、ソース電極に受けている基板電圧VBBが−V
t29 −Vt30 (−1.7V)より高いときはVG =VBBなの
でゲート・ソース間電圧が0Vとなり常に非導通状態、
基板電圧VBBが−Vt29 −Vt30 (−1.7V)より低いと
きはVG =−Vt29 −Vt30 (−1.7V)なので、この基
板電圧VBBがゲート電位VG よりもこのnチャネルMO
Sトランジスタ210iの閾値電圧Vt24 だけ低い電圧VG
−Vt24 (−2.3V)より低いと導通状態、高いと非導通
状態となる。
【0050】次に以上のように構成された電圧発生回路
200 の動作について説明する。まず、基板電圧VBBが検
知レベルVDT(V10<VCC<V11ではほぼ−Vt21 −V
t22−Vt23 (−1.5V)、第1の電圧領域V11<VCC
12ではVCCの上昇に応じて−Vt21 −Vt22 −Vt23
から下降するレベル、第2の電圧領域VCC>V12ではV
PR(−2.3V))より高いレベルにあるときは、nチャネ
ルMOSトランジスタ210b、210cおよび210dはともに非
導通状態で、nチャネルMOSトランジスタ210iも非導
通状態で、pチャネルMOSトランジスタ210eはゲート
電極に接地電圧を受けて常時導通状態となっているた
め、ノード210aの電圧は電源電圧VCCとなり、このノー
ド210aの電圧を受けるインバータ210gおよび210hにより
検知信号φ0 はHレベル(VCC)となる。すると、この
検知信号φ0 を受けてリングオシレータ回路221 は発振
を開始し、クロック信号φcpは電源電圧VCCと接地電圧
との間で振動し始め、ドライバ回路222 はこのクロック
信号φcpを受け、このクロック信号φcpが接地電圧から
CCへと立ち上がるとノード122dの電圧はキャパシタ22
2eの容量結合によりkVCCだけ上昇しようとする。
【0051】しかし、このノード222dの電圧がpチャネ
ルMOSトランジスタ222fの閾値電圧の絶対値|Vt25
|よりも高くなると、このpチャネルMOSトランジス
タ222fは導通状態となり、ノード222dからpチャネルM
OSトランジスタ222fを介して接地電圧ノード100cに電
流が流れるため、このノード222dの電圧は|Vt25 |と
なる。また、クロック信号φcpが電源電圧VCCから接地
電圧へと立ち下がるとキャパシタ222eの容量結合により
ノード222dの電圧はkVCCだけ下降して−kVCC+|V
t25 |になる。そして、ドライバ用トランジスタ222gは
ノード222dの電圧が電圧出力ノード200aの電圧VBBから
このドライバ用トランジスタ222gの閾値電圧の絶対値|
t26 |だけ高い電圧VBB+|Vt26 |より低いと導通
し、高いと非導通となるため、ドライバ回路222 は電圧
出力ノード200aの電圧VBBを−kVCC+|Vt25 |+|
t26 |(−VCC+1.4 )まで低くする能力を有してい
る。
【0052】しかし、VBBが検知レベルVDT(V10<V
CC<V11ではほぼ−Vt21 −Vt22−Vt23 (−1.5
V)、第1の電圧領域V11<VCC<V12ではVCCの上昇
に応じて−Vt21 −Vt22 −Vt23 から下降するレベ
ル、第2の電圧領域VCC>V12ではVPR(−2.3V)より
も低くなると、nチャネルMOSトランジスタ210b、21
0cおよび210dが導通状態、またはnチャネルMOSトラ
ンジスタ210iが導通状態となり、ノード210aがLレベル
となり、これを受けるインバータ210gおよび210hにより
検知信号φ0 をLレベル(接地電圧)とする。
【0053】すると、この検知信号φ0 を受けてリング
オシレータ回路221 におけるNAND回路221aはHレベ
ル(VCC)の信号を出力し、このリングオシレータ回路
221から出力されるクロック信号φcpはLレベルとな
り、ドライバ回路222 はこのクロック信号φcpを受けて
チャージポンプ動作を停止するため、電圧出力ノード20
0aの電圧VBBは検知レベルVDTに保たれることになる。
また、電圧出力ノード200aの電圧VBBがクランプレベル
CL(=−Vt27 −Vt28 −Vt29 −Vt30 )よりも低
くなったときは、クランプ回路230 におけるnチャネル
MOSトランジスタ230a〜230dが導通状態となり電圧出
力ノード200aと接地電圧ノード100cが導通して電圧VBB
がクランプレベルVCLにクランプされる。
【0054】次に、電圧出力ノード200aから出力される
基板電圧の電源電圧VCC依存性について図5に基づき説
明する。図5は電源電圧VCC−基板電圧VBB特性を表し
たグラフで、(a) は電圧発生回路200 が電圧出力ノード
200aに出力できる電圧を示す直線で−kVCC+|Vt25
|+|Vt26 |、(b)(c)および(d) は基板電位VBBがこ
れ以下になると基板電圧検知回路210 がLレベルの検知
信号φ0 を出力してリングオシレータ回路221 の発振動
作を停止させる検知レベルVDTを示す曲線で、V10<V
CC<V11(2.9V<VCC<3.9V)では−Vt21 −Vt22
t23 (−1.5V)、第1の電圧領域であるV11<VCC
12(3.9V<VCC<4.3V)では電源電圧VCCの上昇に応
答して−Vt21 −Vt22 −Vt23 から下降する曲線、第
2の電圧領域であるVCC>V12(VCC>4.3V)ではVPR
(−2.3V)、(e) はクランプ回路230 のクランプレベル
でVCL(6.3V)である。
【0055】ここで、なぜ検知レベルVDTがV10<VCC
<V11(2.9V<VCC<3.9V)では−Vt21 −Vt22 −V
t23 (−1.5V)となり、第1の電圧領域であるV11<V
CC<V12(3.9V<VCC<4.3V)では電源電圧VCCの上昇
に応答して−Vt21 −Vt22−Vt23 から下降するのか
説明しておく。VCC<V12(VCC<4.3V)では基板電圧
検知回路210 におけるnチャネルMOSトランジスタ21
0iは非導通状態であり、ノード210aの電圧はpチャネル
MOSトランジスタ210eとnチャネルMOSトランジス
タ210b、210cおよび210dとでVCC−VBBを抵抗分割した
値に基板電圧VBBを加えることで決まる。電源電圧VCC
が低いときは(2.9V<VCC<3.9V)、pチャネルMOS
トランジスタ210eのゲート・ソース間電圧の絶対値は小
さく、pチャネルMOSトランジスタ210eは高抵抗値を
もった抵抗と同等となり、このときnチャネルMOSト
ランジスタ210b、210cおよび210dが導通したときの抵抗
の和よりも大きいためノード210aの電圧はLレベル(こ
れを受けるインバータ210gがHレベルを出力するレベ
ル)となる。
【0056】さらに、電源電圧VCCが上昇すると、pチ
ャネルMOSトランジスタ210eのゲート・ソース間電圧
の絶対値が大きくなるためpチャネルMOSトランジス
タ210eが導通したときの抵抗が小さくなり、VCCがV11
(3.9V)を越えると基板電位VBBが−Vt21 −Vt22
t23 (−1.5V)ではノード210aにはLレベルの電圧が
抵抗分割によっては出力されなくなり、このノード210a
の電圧がLレベルになるには基板電圧VBBがもっと下が
らなくてはならなくなる。したがって検知レベルVDT
第1の電圧領域であるV11<VCC<V12(3.9V<VCC
4.3V)となると電源電圧VCCの上昇に応答して−Vt21
−Vt22 −Vt23 (−1.5V)から下降する。ここで、検
知レベルVDTはpチャネルMOSトランジスタ210eの飽
和電流が(VCC−Vth2 に比例して上昇するため(こ
れが上昇するということは抵抗値が小さくなることに相
当する)、VCCの上昇に伴い急速に下降していく。
【0057】もとの説明に戻って、通常動作時は電源電
圧VCCは図5に示されたようにV0(3.3V)付近を使用
し、基板電圧VBBはVB (−1.5V)となっている。ま
た、バーンイン試験する際や、電源電圧が変動して上昇
した場合は電源電圧VCCは図5に示すように第2の電圧
領域であるVCC>V13(VCC>4.7V)の領域でも使用さ
れることになる。この領域でも検知レベルVDTを示す直
線(d) はクランプレベルVCLを示す直線(e) よりも上に
ある。これにより、基板電圧VBBが検知レベルVDT(−
2.3V)よりも低くなると、基板電圧検知回路210 がこれ
を検知してLレベルの検知信号φ0 を出力してリングオ
シレータ回路221 の発振動作を停止させるため、基板電
圧VBBがたとえクランプレベルVCLを越えたとしても、
このときチャージポンプ回路220 の電圧出力ノード200a
に電圧VBBを出力する動作が停止し、クランプ回路230
が接地電圧ノード100cから電圧出力ノード200aに電流を
流すクランプ動作の最中にリングオシレータ回路221 が
発振し続け、ドライバ回路222 はチャージポンプ動作を
し続けて電圧出力ノード200aの電圧VPPをさらに下降さ
せようとする動作がいっさい起きず、つまりは、チャー
ジポンプ動作とクランプ動作が同時に起こることがない
ので、消費電流を低減できる。
【0058】以上のようにこの実施例3では、リングオ
シレータ回路221 の発振を止める検知レベルVDTがクラ
ンプレベルVCLよりも常に高くなるようにしたため、チ
ャージポンプ動作とクランプ動作が同時に起こることが
ないので、消費電流が小さい。また、抵抗230fおよびn
チャネルMOSトランジスタ210iを付加してこのトラン
ジスタ210iのゲート電位VG はクランプ回路230 から得
ているだけでこれを実現しており、つまり少ない素子で
これを実現しているため、レイアウト面積の増加が抑制
される。
【0059】実施例4.以下にこの発明の実施例4であ
る電圧発生回路について、図6に基づいて説明する。図
6において、100 は電源電圧VCCを受けて駆動し、通常
動作時はこの電源電圧VCC(この実施例では通常動作時
3.3V)よりも高い高電圧VPP(通常動作時4.7V)を電圧
出力ノード100aに出力する回路で、この電圧発生回路10
0 が図1に示された実施例1における電圧発生回路100
と異なる点は、実施例1においてはpチャネルMOSト
ランジスタ130a〜130fによりクランプ回路130 が構成さ
れていたが、この実施例4ではクランプ回路140 が電圧
出力ノード100aと接地電圧ノード100cとの間に接続され
たpチャネルMOSトランジスタ140a(閾値電圧V
t6(−0.8V))と、定電圧源141bおよび141cとからなる
基準電圧発生回路141 とから構成され、この基準電圧発
生回路141 から出力されるVref1(5.5V)はpチャネル
MOSトランジスタ140aのゲート電極に入力され、クラ
ンプレベルVCLがVref1+|Vt6|(6.3V)決まってい
る点、および高電圧検知回路110 におけるpチャネルM
OSトランジスタ110g(閾値電圧Vt3(−0.7V))のゲ
ート電極に基準電圧発生回路141 からの基準電圧Vref2
(4.6V)が入力され、検知レベルVDTにおける所定電圧
PRがVref2|Vt3|(5.3V)に決まっている点であ
る。
【0060】このように構成された電圧発生回路100 は
図1に示された実施例1における電圧発生回路100 と同
様の動作をし、図2に示されたような高電圧VPP−電源
電圧VCC特性を示す。以上のようにこの実施例4では、
リングオシレータ回路221 の発振を止める検知レベルV
DTがクランプレベルVCLよりも常に低くなるようにした
ため、チャージポンプ動作とクランプ動作が同時に起こ
ることがないので、消費電流が小さい。
【0061】実施例5.以下にこの発明の実施例5であ
る電圧発生回路について、図7に基づいて説明する。図
7において、200 は電源電圧VCCを受けて駆動し、負の
基板電圧VBB(この実施例では−1.5V)を電圧出力ノー
ド200aに出力する回路で、この電圧発生回路200 が図4
に示された実施例3における電圧発生回路200 と異なる
点は、実施例3においてはnチャネルMOSトランジス
タ230a〜230dによりクランプ回路230 が構成されていた
が、この実施例5ではクランプ回路240 が電圧出力ノー
ド200aと接地電圧ノード200cとの間に接続されたnチャ
ネルMOSトランジスタ240a(閾値電圧Vt27 (0.6
V))と、定電圧源241bおよび241cとからなる基準電圧
発生回路241 とから構成され、この基準電圧発生回路24
1 から出力されるVref3(−2.4V)はpチャネルMOS
トランジスタ240aのゲート電極に入力され、クランプレ
ベルVCLがVref3−Vt27 (−3.0V)に決まっている
点、および基板電圧検知回路210 におけるnチャネルM
OSトランジスタ210i(閾値電圧Vt24 (0.6V))のゲ
ート電極に基準電圧発生回路241 からの基準電圧Vref4
(−1.7V)が入力され、検知レベルVDTにおける所定電
圧VPRがVref4−Vt24 (−2.3V)に決まっている点で
ある。
【0062】このように構成された電圧発生回路200 は
図4に示された実施例3における電圧発生回路100 と同
様の動作をし、図5に示されたような基板電圧VBB−電
源電圧VCC特性を示す。以上のようにこの実施例5で
は、リングオシレータ回路221 の発振を止める検知レベ
ルVDTがクランプレベルVCLよりも常に高くなるように
したため、チャージポンプ動作とクランプ動作が同時に
起こることがないので、消費電流が小さい。
【0063】実施例6.以下にこの発明の実施例1から
実施例5に示された電圧発生回路100 および200 を有し
たDRAM(Dynamic Random Access Memory)について、図
8に基づいて説明する。図8において、100 は図1、図
3および図6に示されたようなこの発明における高電圧
PPを出力する電圧発生回路、200 は図4および図7に
示されたようなこの発明における基板電圧VBBを出力す
る基板電圧発生回路である。300は外部からのロウアド
レスストローブ信号ext/RAS を受けて内部ロウアドレス
ストローブ信号/RASを出力する/RASバッファ、310 はこ
の/RASバッファからの内部ロウアドレスストローブ信号
/RASおよび外部からのアドレス信号Ai を受け、/RASが
Lレベルに立ち下がるとアドレス信号Ai をロウアドレ
スとして取り込みRAi ,/RAi を出力する行アドレスバッ
ファ、320 は行アドレスバッファ310 からのロウアドレ
スRAi ,/RAi を受け、このロウアドレスRAi ,/RAi に応
じた行プリデコード信号Xi を出力する行プリデコー
ダ、330 は高電圧発生回路100 からの高電圧VPPを受け
て動作し、行アドレスバッファ310 からのロウアドレス
RAi ,/RAi の一部を受け、これに応じたワード線駆動信
号RXm を出力するRXサブデコーダ、340 は行アドレスバ
ッファ310 からのロウアドレスRAi ,/RAi の一部を受
け、これに応じたブロック選択信号BSn を出力するブロ
ック選択回路である。
【0064】350 は行プリデコーダ320 からの行プリデ
コード信号Xi 、RXサブデコーダ330 からのワード線駆
動信号RXm およびブロック選択回路340 からのブロック
選択信号BSn を受け、これらの信号に応じたワード線の
電位WLを高電圧VPPに立ち上げる行デコーダおよびワー
ドドライバである。360 は外部からのコラムアドレスス
トローブ信号ext/CAS を受けて内部コラムアドレススト
ローブ信号/CASを出力する/CASバッファ、370 はこの/C
ASバッファ370 からの内部コラムアドレスストローブ信
号/CASおよび外部からのアドレス信号Ai を受け、/CAS
がLレベルに立ち下がるとアドレス信号Ai をコラムア
ドレスとして取り込みCAi ,/CAi を出力する列アドレス
バッファ、380 は列アドレスバッファ370 からのコラム
アドレスCAi ,/CAi を受け、このコラムアドレスCAi ,/
CAi に応じた列プリデコード信号Yi を出力する列プリ
デコーダ、390 はこの列プリデコーダ380 からの列プリ
デコード信号Yi を受け、これに応じたコラム選択線の
電位CSL をHレベルに立ち上げる列デコーダである。
【0065】400 は複数のメモリセルがマトリックス状
に配置されたメモリセルアレイ、410 は各ビット線対に
接続され、ワード線により選択されたメモリセルからビ
ット線に読み出されたデータを増幅するセンスアンプお
よび列デコーダ390 により選択されたコラム選択線に応
じたビット線対をI/O線対に接続するためのI/Oゲ
ート回路、420 はライトイネーブル信号/WE を受け、こ
のライトイネーブル信号/WE がLレベルであると、外部
から入力されたデータDinをI/O線対を介してアドレ
ス信号に応じたアドレスに位置するメモリセルに書き込
み、ライトイネーブル信号/WE がHレベルであるとI/
O線に読み出されたデータを外部へDout として出力す
る入出力バッファである。
【0066】図9はRXサブデコーダ330 の一回路を示し
ており、この回路は電源電圧VCCレベルのロウアドレス
信号RA0,/RA0のうち1つ、RA1,/RA1のうち1つを受け、
これに応じたワード線駆動信号RXm を高電圧発生回路10
0 から出力される高電圧VPPを受けて駆動するレベル変
換回路333 により高電圧VPPレベルに立ち上げる回路で
ある。図10は行デコーダおよびワードドライバ350 およ
びメモリアレイ400 の一部を示した回路図であり、351
は行デコーダ、352 はワードドライバ、410 はメモリセ
ルで、行デコーダ351 およびワード線駆動信号RXm によ
り選択されたワード線はワードドライバ352 のセルフブ
ースト動作により高電圧VPPまで立ち上がる。このよう
にワード線の電圧WLを電源電圧VCCよりも高い高電圧V
PPに与えることにより、ビット線のVCCの電圧をメモリ
セル410 におけるnチャネルMOSトランジスタ410aの
閾値電圧Vthぶんの電圧降下なしにキャパシタ410bに伝
えることができる(VCCをキャパシタ410bに伝えるには
CC+Vth(3.3 +1.0 =4.3V)で十分だが余裕をもた
してVPP=VCC+|Vt1|+|Vt2|(3.3 +1.4 =4.
7V)としている)。
【0067】図11は基板電圧発生回路200 によりp型基
板に基板電圧VBBを印加したときの略式断面図で、メモ
リセルアレイが形成されるp型ウェルはこのp型基板に
形成され、基板電圧VBBがメモリセルに印加される。な
お図11では基板電圧発生回路200 におけるドライバトラ
ンジスタ222gのみ示した。
【0068】
【発明の効果】以上のようにこの発明の第1の発明にお
いては、クランプ回路がクランプ動作中にチャージポン
プ回路がチャージポンプ動作しないため消費電流が少な
いという効果がある。また、この発明の第2の発明も同
様にクランプ回路がクランプ動作中にチャージポンプ回
路がチャージポンプ動作しないため消費電流が少ないと
いう効果がある。
【図面の簡単な説明】
【図1】この発明の実施例1の回路図である。
【図2】この発明の実施例1の動作特性を示すグラフで
ある。
【図3】この発明の実施例2の回路図である。
【図4】この発明の実施例3の回路図である。
【図5】この発明の実施例3の動作特性を示すグラフで
ある。
【図6】この発明の実施例4を示す回路図である。
【図7】この発明の実施例5を示す回路図である。
【図8】この発明における電圧発生回路を有するDRAM
(実施例6)を示すブロック図である。
【図9】この発明における実施例6のRXサブデコーダ回
路図である。
【図10】この発明における実施例6の行デコーダ、ワ
ードドライバおよびメモリセルアレイの一部の回路図で
ある。
【図11】この発明における実施例6の基板電圧発生回
路の基板およびメモリセルアレイへの基板電圧印加を示
した略式断面図である。
【図12】従来の電圧発生回路を示す回路図である。
【図13】従来の電圧発生回路の動作を示すグラフであ
る。
【符号の説明】
100 電圧発生回路 100a 電圧出力ノード 100c 接地電圧ノード 110 高電圧検知回路 120 チャージポンプ回路 130 クランプ回路 140 クランプ回路 200 電圧発生回路 200a 電圧出力ノード 210 基板電圧検知回路 220 チャージポンプ回路 230 クランプ回路 240 クランプ回路

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 電源電圧が第1の電圧領域にあるとき、
    電源電圧の上昇に応答して高くなり、電源電圧が上記第
    1の電圧領域よりも高い第2の電圧領域にあるときは所
    定電圧となる検知レベルよりも電圧出力ノードの電圧が
    低いと第1のレベルとなる検知信号を出力する検知回
    路、 電源電圧を受けて駆動し、上記検知信号を受け、この検
    知信号が上記第1のレベルであると上記電圧出力ノード
    に電源電圧よりも高い電圧を出力するチャージポンプ回
    路、 上記電圧出力ノードと接地電圧が印加される接地電圧ノ
    ードとの間に接続され、上記電圧出力ノードの電圧が、
    上記所定電圧よりも高いクランプレベルよりも高くなる
    と上記電圧出力ノードと上記接地電圧ノードとの間の導
    電抵抗が小さくなるクランプ回路を備えた電圧発生回
    路。
  2. 【請求項2】 電源電圧が第1の電圧領域にあるとき、
    電源電圧の上昇に応答して低くなり、電源電圧が上記第
    1の電圧領域よりも高い第2の電圧領域にあるときは所
    定電圧となる検知レベルよりも電圧出力ノードの電圧が
    高いと第1のレベルとなる検知信号を出力する検知回
    路、 電源電圧を受けて駆動し、上記検知信号を受け、この検
    知信号が上記第1のレベルであると上記電圧出力ノード
    に接地電圧よりも低い電圧を出力するチャージポンプ回
    路、 上記電圧出力ノードと接地電圧が印加される接地電圧ノ
    ードとの間に接続され、上記電圧出力ノードの電圧が、
    上記所定電圧よりも低いクランプレベルよりも低くなる
    と上記電圧出力ノードと上記接地電圧ノードとの間の導
    電抵抗が小さくなるクランプ回路を備えた電圧発生回
    路。
JP5255697A 1992-10-13 1993-10-13 電圧発生回路 Expired - Lifetime JP2740626B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5255697A JP2740626B2 (ja) 1992-10-13 1993-10-13 電圧発生回路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP27425892 1992-10-13
JP4-274258 1992-10-13
JP5255697A JP2740626B2 (ja) 1992-10-13 1993-10-13 電圧発生回路

Publications (2)

Publication Number Publication Date
JPH06217528A JPH06217528A (ja) 1994-08-05
JP2740626B2 true JP2740626B2 (ja) 1998-04-15

Family

ID=26542374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5255697A Expired - Lifetime JP2740626B2 (ja) 1992-10-13 1993-10-13 電圧発生回路

Country Status (1)

Country Link
JP (1) JP2740626B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2766227B2 (ja) * 1995-08-30 1998-06-18 日本電気アイシーマイコンシステム株式会社 半導体記憶装置
KR0179845B1 (ko) * 1995-10-12 1999-04-15 문정환 메모리의 기판전압 공급제어회로
EP0915408B1 (en) * 1997-11-05 2003-02-19 STMicroelectronics S.r.l. High voltage regulator and corresponding voltage regulation method
US6351420B1 (en) * 2000-02-07 2002-02-26 Advanced Micro Devices, Inc. Voltage boost level clamping circuit for a flash memory
JP4158856B2 (ja) 2003-04-17 2008-10-01 松下電器産業株式会社 昇圧電源回路
JP4895778B2 (ja) * 2006-11-28 2012-03-14 ルネサスエレクトロニクス株式会社 半導体集積回路装置

Also Published As

Publication number Publication date
JPH06217528A (ja) 1994-08-05

Similar Documents

Publication Publication Date Title
US6489796B2 (en) Semiconductor device provided with boost circuit consuming less current
JP3704188B2 (ja) 半導体記憶装置
US6272055B1 (en) Semiconductor memory device
US6492863B2 (en) Internal high voltage generation circuit capable of stably generating internal high voltage and circuit element therefor
US6597236B1 (en) Potential detecting circuit for determining whether a detected potential has reached a prescribed level
US8599639B2 (en) Semiconductor device including internal voltage generation circuit
US5747974A (en) Internal supply voltage generating circuit for semiconductor memory device
JP4046382B2 (ja) 半導体集積回路装置
JP3586502B2 (ja) 電圧発生回路
JPH0831171A (ja) 半導体記憶装置、内部電源電圧発生回路、内部高電圧発生回路、中間電圧発生回路、定電流源、および基準電圧発生回路
US20040238875A1 (en) Semiconductor device less susceptible to viariation in threshold voltage
US20080211572A1 (en) Reference voltage generating circuit and semiconductor integrated circuit device
JP3745877B2 (ja) 半導体メモリ装置のメモリセルテスト用の高電圧感知回路
US6121812A (en) Delay circuit having delay time free from influence of operation environment
US6449208B1 (en) Semiconductor memory device capable of switching reference voltage for generating intermediate voltage
JP2740626B2 (ja) 電圧発生回路
KR100351932B1 (ko) 반도체 메모리 장치의 전압 감지 회로
US6330173B1 (en) Semiconductor integrated circuit comprising step-up voltage generation circuit
US6614270B2 (en) Potential detecting circuit having wide operating margin and semiconductor device including the same
KR100438237B1 (ko) 테스트 회로를 갖는 반도체 집적 회로
US5420869A (en) Semiconductor integrated circuit device
US5955914A (en) Voltage regulator for a voltage pump in a DRAM
JP2685469B2 (ja) 半導体装置
US20090231318A1 (en) Column select signal adjusting circuit capable of reducing interference between bit lines and data lines and semiconductor memory device having the same
US6934204B2 (en) Semiconductor device with reduced terminal input capacitance

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080123

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090123

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090123

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100123

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110123

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110123

Year of fee payment: 13

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110123

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110123

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140123

Year of fee payment: 16

EXPY Cancellation because of completion of term