CN114362732A - 上电复位电路、芯片及显示装置 - Google Patents

Abstract

本申请实施例提供了一种上电复位电路、芯片及显示装置。该上电复位电路包括依次连接的第一控制模块、复位控制模块、输出模块，第一控制模块、复位控制模块以及输出模块分别与电源端连接，且复位控制模块的导通状态由第一控制模块控制；第一控制模块被配置为当电源电压提升至设定阈值时导通且向复位控制模块发送导通信号；复位控制模块被配置为当接收到导通信号时进行导通且根据电源电压和导通信号生成复位控制信号；输出模块被配置为对复位控制信号进行翻转以输出上电复位信号。因此，复位控制模块与第一控制模块受到的温度以及工艺等因素的影响基本一致，从而有利于改善温度以及工艺等因素对上电复位电路精确度的影响。

Description

上电复位电路、芯片及显示装置

技术领域

本申请涉及电子电路技术领域，具体而言，本申请涉及一种上电复位电路、芯片及显示装置。

背景技术

上电复位(Power On Reset，POR)电路是芯片的重要电路之一，尤其是模拟芯片，基本都包括POR电路。POR电路用于使芯片恢复到起始状态，POR电路的优劣直接影响到整个系统工作的可靠性。

但POR电路对工艺角、温度及电源电压比较敏感，这影响POR电路的精度。

发明内容

本申请针对现有方式的缺点，提出一种上电复位电路、芯片及显示装置，能够降低工艺及温度对上电复位电路的影响。

第一个方面，本申请实施例提供了一种上电复位电路，该上电复位电路包括依次连接的第一控制模块、复位控制模块、输出模块，所述第一控制模块、所述复位控制模块以及所述输出模块分别与电源端连接，且所述复位控制模块的导通状态由所述第一控制模块控制；其中，所述第一控制模块被配置为当所述电源端的电源电压提升至设定阈值时导通且向复位控制模块发送导通信号；

所述复位控制模块被配置为当接收到所述导通信号时进行导通且根据所述电源电压和所述导通信号生成复位控制信号；

输出模块，被配置为对所述复位控制信号进行翻转以输出上电复位信号。

可选地，所述第一控制模块包括第一P型MOS管、稳压器件、第一电阻、第二电阻和第三电阻；所述第一P型MOS管的源极与所述电源端电连接，所述第一P型MOS管的栅极和漏极均与所述第一电阻的第一端电连接，所述第一电阻的第二端分别与所述第二电阻的第一端以及所述复位控制模块电连接，所述第二电阻的第二端与所述第三电阻的第一端电连接，所述第三电阻的第二端接地；所述稳压器件分别与所述电源端和所述复位控制模块电连接。

可选地，所述复位控制模块包括第二P型MOS管和第四电阻；所述第二P型MOS管的栅极与所述第一电阻的第二端电连接，所述第二MOS管的源极与所述电源端电连接，所述第二MOS管的漏极与所述第四电阻的第一端电连接，所述第四电阻的第二端接地。

可选地，所述输出模块包括施密特触发器、第一反相器和第二反相器；所述施密特触发器的输入端与所述第一节点电连接，所述施密特触发器的输出端与所述第一反相器的输入端电连接，所述第一反相器的输出端与所述第二反相器的输入端电连接，所述第二反相器的输出端输出所述复位信号；所述施密特触发器的上升阈值高于所述第一反相器上升阈值，且所述施密特触发器的下降阈值低于所述第一反相器的下降阈值；所述第一反相器的上升阈值与所述第二反相器的上升阈值相同，所述第一反相器的下降阈值与所述第二反相器的下降阈值相同。

可选地，所述输出模块还被配置为根据所述电源电压和所述复位控制信号生成迟滞控制信号；所述上电复位电路还包括：第二控制模块，被配置为根据所述迟滞控制信号调整所述上电复位电路的迟滞时间。

可选地，所述第二控制模块包括第一N型MOS管，所述第一N型MOS管的栅极与所述第一反相器的输出端电连接，所述第一N型MOS管的源极接地，所述第三MOS管的漏极与所述第二电阻的第二端电连接，所述第一反相器的输出端的电压即为所述迟滞控制信号。

可选地，所述稳压器件包括稳压电容，所述稳压电容的两端分别与所述电源端和所述复位控制模块电连接。

可选地，所述稳压器件包括第一稳压二极管，所述第一稳压二极管的正极与所述复位控制模块电连接，所述稳压二极管的负极与所述电源端电连接。

可选地，所述复位控制模块还包括第二稳压二极管，所述第二稳压二极管的两端分别与所述第四电阻的第一端和第二端电连接。

可选地，所述第一控制模块还包括第三P型MOS管，所述第三P型MOS管的栅极和漏极均与所述第一电阻的第一端电连接，所述第三P型MOS管的源极与所述第一P型MOS管的漏极电连接。

第二个方面，本申请实施例提供了一种模拟芯片，该模拟芯片包括上述的上电复位电路。

第三个方面，本申请实施例提供了一种显示装置，该显示装置包括行述的模拟芯片。

本申请实施例提供的技术方案带来的有益技术效果包括：

本申请实施例提供的上电复位电路、芯片及显示装置，复位控制模块的导通与第一控制模块的导通一致，因此复位控制模块与第一控制模块受到的温度以及工艺等因素的影响基本一致，从而有利于改善温度以及工艺等因素对上电复位电路精确度的影响。

本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。

附图说明

本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为现有技术中的一种上电复位电路的结构示意图；

图2为现有技术中的另一种上电复位电路的结构示意图；

图3为本申请实施例提供的一种上电复位电路的结构示意图；

图4为本申请实施例提供的一种上电复位电路的具体电路示意图；

图5为本申请实施例提供的另一种上电复位电路的结构示意图；

图6为本申请实施例提供的另一种上电复位电路的具体电路示意图；

图7为本申请实施例提供的又一种上电复位电路的具体电路示意图；

图8为本申请实施例提供的一种上电复位电路中第一控制模块的具体电路示意图；

图9为图6所示的上电复位电路所对应的上电过程中各节点的电位以及POR信号随电源电压AVDD的时序变化图；

图10为图6所示的上电复位电路在不同工艺角和不同温度下的仿真实验结果的POR信号图；

图11为图1所示的现有技术中的上电复位电路在不同工艺角和不同温度下的仿真实验结果的POR信号图；

图12为本申请实施例提供的一种芯片的框架结构示意图；

图13为本申请实施例提供的一种显示装置的框架结构示意图。

附图标记：

1-第一控制模块；

2-复位控制模块；

3-输出模块；

4-第二控制模块；

100-芯片；1000-上电复位电路；

200-显示面板；

AVDD-电源端；

M1-第一P型MOS管；M2-第二P型MOS管；M3-第一N型MOS管；M4-第三P型MOS管；

R1-第一电阻；R2-第二电阻；R3-第三电阻；R4-第四电阻；

SMIT-施密特触发器；INV1-第一反相器；INV2-第二反相器。

具体实施方式

下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。

本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。

本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。

上电复位(Power On Reset，POR)电路是芯片的重要电路之一，尤其是模拟芯片，基本都包括POR电路。POR电路用于使芯片恢复到起始状态，POR电路的优劣直接影响到整个系统工作的可靠性。但POR电路对工艺角、温度及电源电压比较敏感，这影响POR电路的精度。具体地，图1为现有技术中的一种上电复位电路的结构示意图。如图1所示，当电源电压AVDD由0逐渐升高的过程中，电阻R2与电阻R3中间的A1点与电源电压AVDD之间的电压差逐渐增大，直至大于M1(PMOS)的阈值电压Vth时，M1导通，之后A2点的电压逐渐升高。而史密斯触发器SMIT的输出信号与A2点的电压值以及电源电压AVDD的值相关，当A2点的电压升高到SMIT的翻转电压时，SMIT的输出为低，经过反相器INV1之后输出为高，再经过反相器INV2之后输出的POR信号为0。即POR信号先是随AVDD的升高而升高，当A2点的电压升高到SMIT的翻转电压之后，POR信号的值为0。图1所示的POR电路的缺点是POR信号同时受到电阻R1、R2、R3和PMOS M1的阈值电压的影响，在不同工艺、不同温度下翻转阈值差异过大，不能用对高精度的应用。

图2为现有技术中的另一种上电复位电路的结构示意图。如图2所示，首先由框中的基准电流产生电路产生一个基准电流i_CORE，镜像到MP2；然后由R2、MN3以及MP3产生一个随AVDD电压升高而增加的电流i_MP2，镜像到MN2；当MN2电流i_MN2大于MP2电流i_MP2时，POR信号为高电平，芯片中的后续电路启动。该上电复位电路的缺点是电路结构复杂，面积和功耗相对较大，由于基准电流产生电路也需要在AVDD达到一定电压之后才能正常工作，因此AVDD较低时电路不能工作，此结构不能工作于低电压的判定条件。该POR电路同样会同时受到R2、MP3和MN3工艺角的影响，精度不高。

本申请提供的上电复位电路、芯片及显示装置，旨在解决现有技术的如上技术问题。

下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。

图3示出了本申请实施例提供的一种上电复位电路的结构示意图。

如图3所示，本实施例提供的上电复位电路包括依次连接第一控制模块1、复位控制模块2和输出模块3，第一控制模块1、复位控制模块2以及输出模块3分别与电源端AVDD连接；且复位控制模块2的导通状态由第一控制模块控制1。

第一控制模块1被配置为当电源电压AVDD提升至设定阈值时导通且向复位控制模块2发送导通信号；复位控制模块2被配置为当接收到导通信号时进行导通且根据电源电压AVDD和导通信号生成复位控制信号；输出模块3被配置为对复位控制信号进行翻转以输出上电复位信号POR。

需要说明的是，在本实施例中，电源端即为输出电源电压的端口，在本实施例中，电源端和电源电压均以“AVDD”进行表示。

具体地，电路中各模块中的器件受到温度以及工艺等因素的影响不同，是引起上电复位电路精确度降低的重要原因。本实施例提供的上电复位电路，复位控制模块2的导通与第一控制模块1的导通一致，因此复位控制模块2与第一控制模块1受到的温度以及工艺等因素的影响基本一致，从而有利于改善温度以及工艺等因素对上电复位电路精确度的影响。

图4示出了本申请实施例提供的一种上电复位电路的具体电路示意图。

如图4所示，本实施例提供的上电复位电路中，第一控制模块包括第一P型MOS管M1、稳压器件、第一电阻R1、第二电阻R2和第三电阻R3；第一P型MOS管M1的源极与电源端AVDD电连接，第一P型MOS管M1的栅极和漏极均与第一电阻R1的第一端电连接，第一电阻R1的第二端与第二电阻R2的第一端电连接，第二电阻R2的第二端与第三电阻R3的第一端电连接，第三电阻R3的第二端接地；稳压器件分别与电源端AVDD和第一节点A1电连接。

具体地，第一控制模块输1出的第一控制信号即为第一节点A1的电压，当第一P型MOS管M1断开时，第一节点A1的电压为地电平GND，当第一P型MOS管M1导通时，第一节点A1的电压可根据电阻分压原理来确定，在上电复位电路的上电过程中，第一节点A1的变化趋势与电源电压AVDD的变化趋势相同。

需要说明的是，稳压器件、第一电阻R1、第二电阻R2和第三电阻R3均具有一定的迟滞作用，因此，也有利于保证第一节点A1的稳定性，从而有利于保证复位控制信号的稳定性，即保证输出模块4翻转的精确度，从而保证POR信号的精确度。

如图4所示，本实施例提供的上电复位电路中，复位控制模块2包括第二P型MOS管M2和第四电阻R4；第二P型MOS管M2的栅极与第一节点A1电连接，第二P型MOS管M2的源极与电源端AVDD电连接，第二P型MOS管M2的漏极与第四电阻R4的第一端电连接，第四电阻R4的第二端接地。

如图4所示，本实施例提供的上电复位电路中，输出模块3包括施密特触发器SMIT、第一反相器INV1和第二反相器INV2；施密特触发器SMIT的输入端与第二节点A2电连接，施密特触发器SMIT的输出端与第一反相器INV1的输入端电连接，第一反相器INV1的输出端与第二反相器INV2的输入端电连接，第二反相器INV2的输出端输出复位信号POR；施密特触发器SMIT的上升阈值高于第一反相器INV1上升阈值，且施密特触发器SMIT的下降阈值低于第一反相器INV1的下降阈值；第一反相器INV1的上升阈值与第二反相器INV2的上升阈值相同，第一反相器INV1的下降阈值与第二反相器INV2的下降阈值相同。

施密特触发器SMIT具有迟滞效应，因此，当电源电压AVDD发生抖动时，尤其是在施密特触发器SMIT的翻转阈值附近发生抖动时，能够有效改善上电复位电路的“误翻”现象。具体地，误翻是指施密特触发器SMIT(或者反相器)因输入信号在翻转阈值附近发生抖动而使得，而使得施密特触发器SMIT(或者反相器)发生误判，在本不该翻转时而发生了翻转，或者在本该翻转时而未翻转，从而影响输出的复位信号POR的准确性。而迟滞则使得施密特触发器SMIT在翻转电压上下分别具有一个门限阈值，能够有效改善误翻问题，从而获得准确的复位信号POR。

图5示出了本申请实施例提供的另一种上电复位电路的结构示意图。如图5所示，本实施例提供的上电复位电路还包括第二控制模块4，输出模块3还被配置为根据电源电压AVDD和复位控制信号生成迟滞控制信号；第二控制模块4被配置为根据迟滞控制信号调整上电复位电路的迟滞参数。

具体地，第一反相器INV1的输出端的电位即为迟滞控制信号，迟滞参数主要是体现在对施密特反相器SMIT的上下门限阈值的调节。因此，本实施例提供的上电复位电路，通过增加第二控制模块3，能够对上电复位电路的迟滞参数进行调整，有利于改善输出模块3误翻问题。

图6示出了本申请实施例提供的另一种上电复位电路的具体电路示意图。图7示出了本申请实施例提供的又一种上电复位电路的具体电路示意图。

如图6和图7所示，本实施例提供的上电复位电路中，第二控制模块3包括第一N型MOS管M3，第一N型MOS管M3的栅极与第一反相器INV1的输出端电连接，第一N型MOS管M3的源极接地，第一N型MOS管M3的漏极与第二电阻R2的第二端电连接，第一反相器INV1的输出端即为迟滞控制信号。

具体地，由于施密特触发器SMIT本身具有一定的迟滞效果，由于温度以及工艺能够影响迟滞效果，因此，通过第二控制模块M3对整个上电复位电路的迟滞时间进行调整，能够降低温度以及工艺能够对施密特触发器SMIT的迟滞参数的影响而可能引起的误翻。

进一步地，如图6和图7所示，本实施例提供的上电复位电路中，稳压器件可采用不同的器件。

如图6所示，在一个具体的实施例中，稳压器件包括稳压电容C1，稳压电容C1的两端分别与电源端AVDD和第一节点A1电连接。由于稳压电压C1内存储有电荷，因此在第一节点A1的电位发生抖动时能够向第一节点A1输出电荷以维持第一节点A1的电位变化趋势较为稳定。

如图7所示，在另一个具体的实施例中，稳压器件包括第一稳压二极管D1，第一稳压二极管D1的正极与复位控制模块2电连接，稳压二极管D1的负极与电源端AVDD电连接。稳压电容和稳压二极管均具有较好的稳压效果，有利于进一步防止输出模块3的误翻，提升上电复位电路的精确度。

如图7所示，本实施例提供的上电复位电路中，复位控制模块2还包括第二稳压二极管D2，第二稳压二极管D2的两端分别与第四电阻R4的第一端和第二端电连接。第二稳压二极管D2能够进一步防止施密特触发器SMIT的输入端的电压(即复位控制信号)的抖动，从而进一步提升上电复位电路的精确度。

图8为本申请实施例提供的一种上电复位电路中第一控制模块的具体电路示意图。如图8所示，本实施例提供的上电复位电路中，第一控制模块1还包括第三P型MOS管M4，第三P型MOS管M4的栅极和漏极均与第一电阻R1的第一端电连接，第三P型MOS管M4的源极与第一P型MOS管M1的漏极电连接。本实施例提供的上电复位电路的稳压模块1包括多个MOS管，能够适用于电源电压AVDD较高的上电复位电路。

需要说明的是，虽然图8所示的第一控制模块1仅示出第一P型MOS管M1和第三P型MOS管M4，但在具体实施时，为了适应更高的电源电压值，第一控制模块1可以包括更多的MOS管。

经过上述对本申请提供的上电复位电路的详细说明，能够确定，本申请实施例提供的上电复位电路较为简单，有利于芯片的小型化。

而且第一控制模块1输出的第一控制信号主要由第一P型MOS管M1决定，当电源电压AVDD大于第一P型MOS管M1的阈值电压Vth后，第一P型MOS管M1导通使得第一电阻R1、第二电阻R2以及第三电阻R3上才开始有电流经过，第一节点A1的电位开始升高，同时因为第一P型MOS管M1开启后第二P型MOS管M2也开启，也就是第一P型MOS管M1和第一电阻R1共同决定了第二P型MOS管M2的Vgs电压，因为第一P型MOS管M1的Vgs电压和第二P型MOS管M2的Vgs电压在不同的电源电压和工艺角情况下偏差基本一致，因此第二节点A2在不同工艺角条件下具有较好的一致性，也就是本实施例提供的上电复位电路受工艺响较小，具有较高的精确度。

具体地，其中第一节点A1与第一电阻R1的第二端以及第二P型MOS管M2的栅极的电位相等。第二节点A2的电位即为复位控制信号，也就是输入至施密特触发器SMIT的输入端的电位。

为了便于对本申请提供的上电复位电路的工作原理的理解，以下结合图6所示的上电复位电路和图9所示的上电过程中上电复位电路中各节点的电位以及POR信号随电源电压AVDD的时序变化图，对本申请实施例提供的上电复位电路的上电过程进行说明。

如图6和图9所示，在上电过程中，电源电压AVDD逐渐升高直至稳定，在上电过程中，主要包括四个阶段，具体如下：

第一阶段：电源电压AVDD大于V1且小于V2。此时第一P型MOS管M1和第二P型MOS管M2均未导通，第一节点A1、第二节点A2、第四节点A4和第五节点A5的电位均为0V，也就是施密特触发器SMIT的输入端输入的第二控制信号为0V，该电压低于施密特触发器SMIT的翻转电压，则施密特触发器SMIT输出的电压与电源电压AVDD相关，再经过第一反相器INV1和第二反相器INV2的处理之后输出POR信号，在该阶段，输出的POR信号与电源电压AVDD相同。并且在此过程中，第一反相器INVI的输出端，即第三节点A3的电位一直为0。

第二阶段：电源电压AVDD大于或等于V2且小于V3。当电源电压AVDD达到V2时，第一P型MOS管M1的栅极和源极之间的压差达到导通要求，使得第四节点A4的电压与电源电压AVDD相等，第一节点A1的电压通过分压原理能够求得，具体地，第一节点A1的电位等于R1*AVDD/(R1+R2+R3)。

在第二阶段，第一节点A1在第一P型MOS管M1导通后的电位使得第二P型MOS管M2导通，第二节点A2与电源端AVDD连接，即第二节点A2的电压的变化趋势与电源电压AVDD的变化趋势相同。施密特触发器SMIT的输入端输入的复位控制信号(第二节点A2的电压)为与电源电压AVDD呈现相同的变化趋势，此时复位控制信号的电压仍低于施密特触发器SMIT的翻转电压，则施密特触发器SMIT输出的电压与电源电压AVDD相关，再经过第一反相器INV1和第二反相器INV2的处理之后输出POR信号，在该阶段，输出的POR信号与电源电压相同。在此过程中，第一反相器INVI的输出端，即第三节点A3的电位一直为0。

第三阶段：电源电压AVDD大于或等于V3且小于V4。当电源电压AVDD达到V3时，第一P型MOS管M1和第二P型MOS管M2均导通，第一节点A1的变化趋势与电源电压AVDD的变化趋势相同，第二节点A2的电位可近似看为与电源电压AVDD相等。V3为施密特触发器SMIT的翻转电压，则施密特触发器SMIT输出的电压反向，经过第一反相器INV1处理之后输出高电平(即第三节点为高电平)，再经过第二反相器INV2的处理之后输出POR信号为低电平(通常为0V)。

在此过程中，由于施密触发器的翻转使得第一反相器INV1的输出端，即第三节点A3的电位为高电平，从而使得第一N型MOS管M3导通，以使得第三电阻R3短路，以减少第一控制模块1中影响迟滞参数的器件以实现调整上电复位电路的迟滞参数的目的。

需要说明的是，在上述三个阶段中，第一电容C1起到稳压作用，从而保证第一节点A1的电压处于较为稳定的状态。且在上述三个阶段过程中，上电复位电路输出的POR信号使得该上电复位电路所在的芯片中的其他电路逐步启动。

第四阶段，电源电压AVDD等于V4，上电完成，芯片恢复预设状态。

图10为图6所示的上电复位电路在不同工艺角和不同温度下的仿真实验结果的POR信号图。图11为图1所示的现有技术中的上电复位电路在不同工艺角和不同温度下的仿真实验结果的POR信号图。

具体地，如图10和图11所示，申请人分别对图1所示的上电复位电路和图4所示的上电复位电路分别进行了多工艺角以及多温度下的仿真实验。

请参照图10，横坐标为电源电压AVDD，纵坐标为POR信号在不同电源电压下的电压值，在初始阶段POR信号随电源电压AVDD的升高而升高，当AVDD升高到一定值时，上电复位电路中的施密特触发器SMIT开始发生翻转，输出的POR信号为0。

结合图10和图11，本申请提供的上电复位电路和图1所示的传统上电复位电路，在不同的工艺角以及温度下均进行了仿真实验，图10所示的本申请提供的上电复位电路生成的POR信号的个数之所以少于，图11所示的传统上电复位电路生成的POR信号的个数，是因为在部分不同测试条件下生成的POR信号发生了重合，这也证明了本申请提供的电平转换电路受到工艺角以及温度的影响较小。

并且，本申请提供的电平转换电路在不同测试条件下的翻转电压(POR信号下降点)的范围明显小于图1所示的传统电平转换电路的翻转电压的范围，这也能够证明本申请提供的电平转换电路受到工艺角以及温度的影响较小。

基于同一发明构思，本申请实施例提供了一种芯片，如图12所示，该芯片100包括上述实施例中的上电复位电路1000，具有上述实施例中的上电复位电路的有益效果，在此不再赘述。

具体地，该芯片100中的上电复位电路1000的结构较为简单，有利于芯片100的小型化。该芯片100可用于多个领域，例如可用于作为显示驱动芯片。

基于同一发明构思，本申请实施例提供了一种显示装置，如图13所示，该显示装置包括上述实施例中的芯片100，具有上述实施例中的芯片100的有益效果，在此不再赘述。

具体地，该显示装置还包括显示面板200，芯片100与显示面板200电连接，芯片100产生的信号传输至显示面板从而驱动显示面板进行显示。

应用本申请实施例，至少能够实现如下有益效果：

本申请实施例提供的上电复位电路、芯片及显示装置，复位控制模块的导通与第一控制模块的导通一致，因此复位控制模块与第一控制模块受到的温度以及工艺等因素的影响基本一致，从而有利于改善温度以及工艺等因素对上电复位电路精确度的影响。

术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。

以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (12)

1.一种上电复位电路，其特征在于，包括依次连接的第一控制模块、复位控制模块、输出模块，所述第一控制模块、所述复位控制模块以及所述输出模块分别与电源端连接，且所述复位控制模块的导通状态由所述第一控制模块控制；其中，

所述第一控制模块被配置为当所述电源端的电源电压提升至设定阈值时导通且向复位控制模块发送导通信号；

所述复位控制模块被配置为当接收到所述导通信号时进行导通且根据所述电源电压和所述导通信号生成复位控制信号；

输出模块，被配置为对所述复位控制信号进行翻转以输出上电复位信号。

2.根据权利要求1所述的上电复位电路，其特征在于，所述第一控制模块包括第一P型MOS管、稳压器件、第一电阻、第二电阻和第三电阻；

所述第一P型MOS管的源极与所述电源端电连接，所述第一P型MOS管的栅极和漏极均与所述第一电阻的第一端电连接，所述第一电阻的第二端分别与所述第二电阻的第一端以及所述复位控制模块电连接，所述第二电阻的第二端与所述第三电阻的第一端电连接，所述第三电阻的第二端接地；

所述稳压器件分别与所述电源端和所述复位控制模块电连接。

3.根据权利要求2所述的上电复位电路，其特征在于，所述复位控制模块包括第二P型MOS管和第四电阻；

所述第二P型MOS管的栅极与所述第一电阻的第二端电连接，所述第二MOS管的源极与所述电源端电连接，所述第二MOS管的漏极与所述第四电阻的第一端电连接，所述第四电阻的第二端接地。

4.根据权利要求3所述的上电复位电路，其特征在于，所述输出模块包括施密特触发器、第一反相器和第二反相器；

所述施密特触发器的输入端与所述第一节点电连接，所述施密特触发器的输出端与所述第一反相器的输入端电连接，所述第一反相器的输出端与所述第二反相器的输入端电连接，所述第二反相器的输出端输出所述复位信号；

所述施密特触发器的上升阈值高于所述第一反相器上升阈值，且所述施密特触发器的下降阈值低于所述第一反相器的下降阈值；所述第一反相器的上升阈值与所述第二反相器的上升阈值相同，所述第一反相器的下降阈值与所述第二反相器的下降阈值相同。

5.根据权利要求4所述的上电复位电路，其特征在于，所述输出模块还被配置为根据所述电源电压和所述复位控制信号生成迟滞控制信号；所述上电复位电路还包括：

第二控制模块，被配置为根据所述迟滞控制信号调整所述上电复位电路的迟滞时间。

6.根据权利要求5所述的上电复位电路，其特征在于，所述第二控制模块包括第一N型MOS管，所述第一N型MOS管的栅极与所述第一反相器的输出端电连接，所述第一N型MOS管的源极接地，所述第三MOS管的漏极与所述第二电阻的第二端电连接，所述第一反相器的输出端的电压即为所述迟滞控制信号。

7.根据权利要求2～6中任一项所述的上电复位电路，其特征在于，所述稳压器件包括稳压电容，所述稳压电容的两端分别与所述电源端和所述复位控制模块电连接。

8.根据权利要求2～6中任一项所述的上电复位电路，其特征在于，所述稳压器件包括第一稳压二极管，所述第一稳压二极管的正极与所述复位控制模块电连接，所述稳压二极管的负极与所述电源端电连接。

9.根据权利要求8所述的上电复位电路，其特征在于，所述复位控制模块还包括第二稳压二极管，所述第二稳压二极管的两端分别与所述第四电阻的第一端和第二端电连接。

10.根据权利要求2～6中任一项所述的上电复位电路，其特征在于，所述第一控制模块还包括第三P型MOS管，所述第三P型MOS管的栅极和漏极均与所述第一电阻的第一端电连接，所述第三P型MOS管的源极与所述第一P型MOS管的漏极电连接。

11.一种芯片，其特征在于，包括权利要求1～10中任一项所述的上电复位电路。

12.一种显示装置，其特征在于，包括权利要求11所述的芯片。

Images