CN117316921B - 一种封装后的可编程熔丝修调控制电路 - Google Patents
一种封装后的可编程熔丝修调控制电路 Download PDFInfo
- Publication number
- CN117316921B CN117316921B CN202311615578.3A CN202311615578A CN117316921B CN 117316921 B CN117316921 B CN 117316921B CN 202311615578 A CN202311615578 A CN 202311615578A CN 117316921 B CN117316921 B CN 117316921B
- Authority
- CN
- China
- Prior art keywords
- gate
- fuse
- field effect
- output end
- input end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000009966 trimming Methods 0.000 title claims abstract description 74
- 238000005538 encapsulation Methods 0.000 title description 3
- 238000001514 detection method Methods 0.000 claims abstract description 63
- 102100024735 Resistin Human genes 0.000 claims abstract description 46
- 101150091950 retn gene Proteins 0.000 claims abstract description 46
- 230000005669 field effect Effects 0.000 claims description 127
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 claims description 14
- 101100286980 Daucus carota INV2 gene Proteins 0.000 claims description 14
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 claims description 14
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 claims description 14
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 claims description 14
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 claims description 14
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 claims description 14
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 claims description 14
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 claims description 14
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 claims description 12
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 claims description 12
- 101100508840 Daucus carota INV3 gene Proteins 0.000 claims description 8
- 101150110971 CIN7 gene Proteins 0.000 claims description 7
- 101150110298 INV1 gene Proteins 0.000 claims description 7
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 claims description 7
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000004806 packaging method and process Methods 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供了一种封装后的可编程熔丝修调控制电路，包括系统复位单元电路的输入端能够接收控制信号EN并产生读脉冲信号READ和系统复位信号RSTN，输出端与烧写脉冲检测单元电路的输入端相连，烧写脉冲检测单元电路的输出端与熔丝单元电路的输入端相连，熔丝单元电路的输出端与关断信号检测单元电路的输入端相连，关断信号检测单元电路的输出端能够输出结束标志信号FLG，烧写脉冲检测单元电路的输入端还能够通过芯片引脚接收CLK信号和DATA信号并产生WRT信号选中相应熔丝单元对其进行烧写。本发明的有益效果为：低成本、高可靠性，减少了电路占用面积，有效的防止发生误烧调，提升了烧调效率。
Description
技术领域
本发明涉及电路技术领域，具体涉及一种封装后的可编程熔丝修调控制电路。
背景技术
芯片制造过程中存在的工艺偏差，会导致芯片最终实现的参数与仿真数据有很大偏差，从而影响到芯片电路系统的性能指标，由于这类误差无法在芯片设计之初通过仿真工具进行有效的模拟，因此可以在电路设计时引入修调技术，在芯片生产完成后再根据实际测试数据对芯片的参数进行调整。
目前芯片生产中的修调技术存在激光熔丝修调、晶圆测试修调以及封装后修调，激光熔丝修调是通过激光来烧断金属熔丝，晶圆测试修调是在封装之前通过探针卡来烧断熔丝，封装后修调是在芯片封装之后进行的修调，通过芯片的某个功能管脚(通常为芯片的使能管脚)上加修调信号，在芯片内部产生大电流来烧断熔丝。
激光修调精度较好，但需要专门的修调设备及苛刻的外部环境，因此成本较高，不易操作；晶圆测试阶段修调是在晶圆封装之前进行修调，需要许多PAD端口，占用很大的芯片面积，并且在对晶圆进行封装时，芯片切割和封装也会对芯片的物理特性产生影响，造成修调后的芯片在封装之后产生偏差；封装后修调需要芯片具有特定的管脚来施加修调信号，不需要新增PAD端口，复用已有的芯片管脚，是一种低成本，高可靠性的熔丝修调方式，但是在目前的封装后修调方式中，由于烧调电路可以进行反复多次的烧调，因此容易导致芯片在烧调过程中发生误烧调，而且每次烧调只能烧写一位，整个芯片的烧调过程较为繁杂，烧调效率较低。
发明内容
为解决现有技术中的问题，本发明提供了一种封装后的可编程熔丝修调控制电路，通过在封装后的可编程熔丝修调控制电路中设置相互配合的系统复位单元电路、烧写脉冲检测单元电路、熔丝单元电路和关断信号检测单元电路，烧写脉冲检测单元电路的输入端能够通过芯片引脚接收CLK信号和DATA信号并产生WRT信号选中相应熔丝单元对其进行烧写，不仅具有封装后修调方式的低成本和高可靠性优点，减少了电路所占用面积，还可以有效的防止芯片在生产过程中发生误烧调，大幅度提升了烧调效率，解决了现有技术中芯片的封装后修调方式容易发生误烧调、每次烧调只能烧写一位导致效率较低的问题。
本发明提供的一种封装后的可编程熔丝修调控制电路，包括系统复位单元电路、烧写脉冲检测单元电路、熔丝单元电路和关断信号检测单元电路，所述系统复位单元电路的输入端能够通过芯片引脚接收控制信号EN并产生读脉冲信号READ和系统复位信号RSTN，所述系统复位单元电路的输出端与所述烧写脉冲检测单元电路的输入端相连，所述烧写脉冲检测单元电路的输出端与所述熔丝单元电路的输入端相连，所述熔丝单元电路的输出端与所述关断信号检测单元电路的输入端、所述烧写脉冲检测单元电路的输入端相连，所述关断信号检测单元电路的输出端能够输出结束标志信号FLG，所述烧写脉冲检测单元电路的输入端还能够通过芯片引脚接收CLK信号和DATA信号并产生WRT信号选中相应熔丝单元对其进行烧写。
本发明作进一步改进，所述系统复位单元电路设有读脉冲信号READ输出端口和系统复位信号RSTN输出端口，所述读脉冲信号READ输出端口、所述系统复位信号RSTN输出端口与所述烧写脉冲检测单元电路的输入端相连。
本发明作进一步改进，所述烧写脉冲检测单元电路内设有与门AND1、与门AND11、与门AND12、与门AND13、与门AND14、与门AND15、与门AND16、触发器TFFP1、触发器TFFP2和触发器TFFP3，其中，所述与门AND1的输入端能够通过芯片引脚接收CLK信号，所述触发器TFFP1的输入端与所述与门AND1的输出端相连，所述系统复位信号RSTN输出端口与所述触发器TFFP1的输入端、所述触发器TFFP2的输入端、所述触发器TFFP3的输入端相连，所述触发器TFFP1的输出端与所述触发器TFFP2的输入端、所述与门AND11的输入端、所述与门AND12的输入端、所述与门AND13的输入端、所述与门AND14的输入端、所述与门AND15的输入端、所述与门AND16的输入端相连，所述触发器TFFP2的输出端与所述触发器TFFP3的输入端、所述与门AND11的输入端、所述与门AND12的输入端、所述与门AND13的输入端、所述与门AND14的输入端、所述与门AND15的输入端、所述与门AND16的输入端相连，所述触发器TFFP3的输出端与所述与门AND11的输入端、所述与门AND12的输入端、所述与门AND13的输入端、所述与门AND14的输入端、所述与门AND15的输入端、所述与门AND16的输入端相连，所述与门AND11的输出端、所述与门AND12的输出端、所述与门AND13的输出端、所述与门AND14的输出端、所述与门AND15的输出端、所述与门AND16的输出端、所述读脉冲信号READ输出端口、所述系统复位信号RSTN输出端口与所述熔丝单元电路的输入端相连。
本发明作进一步改进，所述烧写脉冲检测单元电路内还设有与门AND2、与非门NAND100、或非门NOR1、倒相放大器INV1、倒相放大器INV2和倒相放大器INV3，其中，所述与门AND2的输入端与所述倒相放大器INV3的输出端、所述与门AND1的输入端相连且能够通过芯片引脚接收DATA信号，所述与门AND2的输出端与所述倒相放大器INV1的输入端、所述与门AND11的输入端、所述与门AND12的输入端、所述与门AND13的输入端、所述与门AND14的输入端、所述与门AND15的输入端、所述与门AND16的输入端相连，所述倒相放大器INV1的输出端与所述或非门NOR1的输入端相连，所述与非门NAND100的输入端与所述触发器TFFP1的输出端、所述触发器TFFP2的输出端、所述触发器TFFP3的输出端相连，所述与非门NAND100的输出端与所述或非门NOR1的输入端、所述倒相放大器INV2的输入端相连，所述倒相放大器INV2的输出端、所述或非门NOR1的输出端与所述熔丝单元电路的输入端相连，所述熔丝单元电路的输出端与所述倒相放大器INV3的输入端、所述关断信号检测单元电路的输入端相连。
本发明作进一步改进，所述熔丝单元电路内设有熔丝单元CELL1、熔丝单元CELL2、熔丝单元CELL3、熔丝单元CELL4、熔丝单元CELL5、熔丝单元CELL6和熔丝单元CELL7，其中，所述熔丝单元CELL1、所述熔丝单元CELL2、所述熔丝单元CELL3、所述熔丝单元CELL4、所述熔丝单元CELL5、所述熔丝单元CELL6的电路结构相同，所述熔丝单元CELL1的输入端与所述读脉冲信号READ输出端口、所述系统复位信号RSTN输出端口、所述与门AND11的输出端相连，所述熔丝单元CELL2的输入端与所述读脉冲信号READ输出端口、所述系统复位信号RSTN输出端口、所述与门AND12的输出端相连，所述熔丝单元CELL3的输入端与所述读脉冲信号READ输出端口、所述系统复位信号RSTN输出端口、所述与门AND13的输出端相连，所述熔丝单元CELL4的输入端与所述读脉冲信号READ输出端口、所述系统复位信号RSTN输出端口、所述与门AND14的输出端相连，所述熔丝单元CELL5的输入端与所述读脉冲信号READ输出端口、所述系统复位信号RSTN输出端口、所述与门AND15的输出端相连，所述熔丝单元CELL6的输入端与所述读脉冲信号READ输出端口、所述系统复位信号RSTN输出端口、所述与门AND16的输出端相连，所述熔丝单元CELL7的输入端与所述读脉冲信号READ输出端口、所述系统复位信号RSTN输出端口、所述倒相放大器INV2的输出端、所述或非门NOR1的输出端相连，所述熔丝单元CELL1的输出端、所述熔丝单元CELL2的输出端、所述熔丝单元CELL3的输出端、所述熔丝单元CELL4的输出端、所述熔丝单元CELL5的输出端、所述熔丝单元CELL6的输出端、所述熔丝单元CELL7的输出端与所述关断信号检测单元电路的输入端相连，所述熔丝单元CELL7的输出端还与所述倒相放大器INV3的输入端相连。
本发明作进一步改进，所述熔丝单元CELL1的电路中设有场效应管MN1、场效应管MN2、场效应管MP1、场效应管MP3和保险丝FUSE1，其中，所述场效应管MN1的栅极与所述与门AND11的输出端相连，所述场效应管MN2的栅极与所述读脉冲信号READ输出端口相连，所述场效应管MP1的栅极与所述系统复位信号RSTN输出端口相连，所述场效应管MN1的漏极与所述场效应管MN2的漏极、所述场效应管MP1的漏极、所述保险丝FUSE1的一端、所述场效应管MP3栅极的相连，所述保险丝FUSE1的另一端与所述场效应管MP1的源极、所述场效应管MP3的源极相连，所述场效应管MP3的漏极与所述关断信号检测单元电路的输入端相连，所述场效应管MN1的源极、所述场效应管MN2的源极接地。
本发明作进一步改进，所述熔丝单元CELL7的电路中设有场效应管MN11、场效应管MN12、场效应管MP11、场效应管MP13、场效应管MP14和保险丝FUSE2，其中，所述场效应管MN11的栅极与所述或非门NOR1的输出端相连，所述场效应管MN12的栅极与所述读脉冲信号READ输出端口相连，所述场效应管MP11的栅极与所述系统复位信号RSTN输出端口相连，所述场效应管MP13的栅极与所述倒相放大器INV2的输出端相连，所述场效应管MN11的漏极与所述场效应管MN12的漏极、所述场效应管MP11的漏极、所述保险丝FUSE2的一端、所述场效应管MP14栅极的相连，所述保险丝FUSE2的另一端与所述场效应管MP11的源极、所述场效应管MP13的源极相连，所述场效应管MP13的漏极与所述场效应管MP14的源极相连，所述场效应管MP14的漏极与所述关断信号检测单元电路的输入端相连，所述场效应管MN11的源极、所述场效应管MN12的源极接地。
本发明作进一步改进，所述关断信号检测单元电路设有与门AND0和场效应管MN0，其中，所述与门AND0的输入端与所述熔丝单元CELL1的输出端、所述熔丝单元CELL2的输出端、所述熔丝单元CELL3的输出端、所述熔丝单元CELL4的输出端、所述熔丝单元CELL5的输出端、所述熔丝单元CELL6的输出端、所述场效应管MP14的漏极相连，所述与门AND0的输出端与所述场效应管MN0的栅极相连，所述场效应管MN0的漏极能够输出结束标志信号FLG，所述场效应管MN0的源极接地。
与现有技术相比，本发明的有益效果是：提供了一种封装后的可编程熔丝修调控制电路，通过在封装后的可编程熔丝修调控制电路中设置相互配合的系统复位单元电路、烧写脉冲检测单元电路、熔丝单元电路和关断信号检测单元电路，烧写脉冲检测单元电路的输入端能够通过芯片引脚接收CLK信号和DATA信号并产生WRT信号选中相应熔丝单元对其进行烧写，不仅具有封装后修调方式的低成本和高可靠性优点，可以复用已有的芯片管脚，在封装后根据不同的输入信号熔断目标熔丝位，减少了电路所占用面积，可以通过熔丝单元CELL7将整个封装后的可编程熔丝修调控制电路进行关断，并且能够输出结束标志信号FLG对用户进行提醒，这样可以有效的防止芯片在生产过程中发生误烧调；在对整个封装后的可编程熔丝修调控制电路关断前，可以对烧调电路进行反复多次的烧调，并且每次烧调可以只烧写一位，也可以一次烧写多位，大幅度提升了烧调效率，解决了现有技术中芯片的封装后修调方式容易发生误烧调、每次烧调只能烧写一位导致效率较低的问题。
附图说明
为了更清楚地说明本发明或现有技术中的方案，下面将对实施例或现有技术描述中所需要使用的附图作一个简单介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的一种封装后的可编程熔丝修调控制电路的原理框图；
图2为本发明的一种封装后的可编程熔丝修调控制电路的电路图；
图3为本发明的熔丝单元CELL1到熔丝单元CELL6的电路图；
图4为本发明的熔丝单元CELL7的电路图。
具体实施方式
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明技术领域的技术人员通常理解的含义相同；本文中在申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明；本发明的说明书和权利要求书及上述附图说明中的术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含。本发明的说明书和权利要求书或上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
为了使本技术领域的人员更好地理解本发明方案，下面将结合附图，对本发明实施例中的技术方案进行清楚、完整地描述。
如图1-4所示，本发明提供的一种封装后的可编程熔丝修调控制电路，包括系统复位单元电路、烧写脉冲检测单元电路、熔丝单元电路和关断信号检测单元电路，系统复位单元电路的输入端能够通过芯片引脚接收控制信号EN并产生读脉冲信号READ和系统复位信号RSTN，系统复位单元电路的输出端与烧写脉冲检测单元电路的输入端相连，烧写脉冲检测单元电路的输出端与熔丝单元电路的输入端相连，熔丝单元电路的输出端与关断信号检测单元电路的输入端、烧写脉冲检测单元电路的输入端相连，关断信号检测单元电路的输出端能够输出结束标志信号FLG。在本实施例中，烧写脉冲检测单元电路的输入端还能够通过芯片引脚接收CLK信号和DATA信号并产生WRT信号选中相应熔丝单元对其进行烧写，不仅具有封装后修调方式的低成本和高可靠性优点，可以复用已有的芯片管脚，在封装后根据不同的输入信号熔断目标熔丝位，减少了电路所占用面积，可以通过熔丝单元CELL7将整个封装后的可编程熔丝修调控制电路进行关断，并且能够输出结束标志信号FLG对用户进行提醒，这样可以有效的防止芯片在生产过程中发生误烧调；在对整个封装后的可编程熔丝修调控制电路关断前，可以对烧调电路进行反复多次的烧调，并且每次烧调可以只烧写一位，也可以一次烧写多位，大幅度提升了烧调效率。
如图2所示，系统复位单元电路设有读脉冲信号READ输出端口和系统复位信号RSTN输出端口，读脉冲信号READ输出端口、系统复位信号RSTN输出端口与烧写脉冲检测单元电路的输入端相连。在本实施例中，系统复位单元电路用于通过芯片引脚接收控制信号EN并产生读脉冲信号READ和系统复位信号RSTN，控制烧写脉冲检测单元电路和熔丝单元电路启动。
如图2所示，烧写脉冲检测单元电路内设有与门AND1、与门AND11、与门AND12、与门AND13、与门AND14、与门AND15、与门AND16、触发器TFFP1、触发器TFFP2和触发器TFFP3，其中，与门AND1的输入端能够通过芯片引脚接收CLK信号，触发器TFFP1的输入端与与门AND1的输出端相连，系统复位信号RSTN输出端口与触发器TFFP1的输入端、触发器TFFP2的输入端、触发器TFFP3的输入端相连，触发器TFFP1的输出端与触发器TFFP2的输入端、与门AND11的输入端、与门AND12的输入端、与门AND13的输入端、与门AND14的输入端、与门AND15的输入端、与门AND16的输入端相连，触发器TFFP2的输出端与触发器TFFP3的输入端、与门AND11的输入端、与门AND12的输入端、与门AND13的输入端、与门AND14的输入端、与门AND15的输入端、与门AND16的输入端相连，触发器TFFP3的输出端与与门AND11的输入端、与门AND12的输入端、与门AND13的输入端、与门AND14的输入端、与门AND15的输入端、与门AND16的输入端相连，与门AND11的输出端、与门AND12的输出端、与门AND13的输出端、与门AND14的输出端、与门AND15的输出端、与门AND16的输出端、读脉冲信号READ输出端口、系统复位信号RSTN输出端口与熔丝单元电路的输入端相连；烧写脉冲检测单元电路内还设有与门AND2、与非门NAND100、或非门NOR1、倒相放大器INV1、倒相放大器INV2和倒相放大器INV3，其中，与门AND2的输入端与倒相放大器INV3的输出端、与门AND1的输入端相连且能够通过芯片引脚接收DATA信号，与门AND2的输出端与倒相放大器INV1的输入端、与门AND11的输入端、与门AND12的输入端、与门AND13的输入端、与门AND14的输入端、与门AND15的输入端、与门AND16的输入端相连，倒相放大器INV1的输出端与或非门NOR1的输入端相连，与非门NAND100的输入端与触发器TFFP1的输出端、触发器TFFP2的输出端、触发器TFFP3的输出端相连，与非门NAND100的输出端与或非门NOR1的输入端、倒相放大器INV2的输入端相连，倒相放大器INV2的输出端、或非门NOR1的输出端与熔丝单元电路的输入端相连，熔丝单元电路的输出端与倒相放大器INV3的输入端、关断信号检测单元电路的输入端相连。在本实施例中，烧写脉冲检测单元电路用于通过芯片引脚接收CLK信号和DATA信号并产生WRT信号选中相应熔丝单元对其进行烧写。
如图2所示，熔丝单元电路内设有熔丝单元CELL1、熔丝单元CELL2、熔丝单元CELL3、熔丝单元CELL4、熔丝单元CELL5、熔丝单元CELL6和熔丝单元CELL7，其中，熔丝单元CELL1、熔丝单元CELL2、熔丝单元CELL3、熔丝单元CELL4、熔丝单元CELL5、熔丝单元CELL6的电路结构相同，熔丝单元CELL1的输入端与读脉冲信号READ输出端口、系统复位信号RSTN输出端口、与门AND11的输出端相连，熔丝单元CELL2的输入端与读脉冲信号READ输出端口、系统复位信号RSTN输出端口、与门AND12的输出端相连，熔丝单元CELL3的输入端与读脉冲信号READ输出端口、系统复位信号RSTN输出端口、与门AND13的输出端相连，熔丝单元CELL4的输入端与读脉冲信号READ输出端口、系统复位信号RSTN输出端口、与门AND14的输出端相连，熔丝单元CELL5的输入端与读脉冲信号READ输出端口、系统复位信号RSTN输出端口、与门AND15的输出端相连，熔丝单元CELL6的输入端与读脉冲信号READ输出端口、系统复位信号RSTN输出端口、与门AND16的输出端相连，熔丝单元CELL7的输入端与读脉冲信号READ输出端口、系统复位信号RSTN输出端口、倒相放大器INV2的输出端、或非门NOR1的输出端相连，熔丝单元CELL1的输出端、熔丝单元CELL2的输出端、熔丝单元CELL3的输出端、熔丝单元CELL4的输出端、熔丝单元CELL5的输出端、熔丝单元CELL6的输出端、熔丝单元CELL7的输出端与关断信号检测单元电路的输入端相连，熔丝单元CELL7的输出端还与倒相放大器INV3的输入端相连。在本实施例中，熔丝单元电路内设有保险丝电阻，保险丝电阻在熔断前，表现为一个很小的电阻，熔断后通过熔丝阻值的变大改变输出电平，达到修调的目的。
如图3所示，熔丝单元CELL1的电路中设有场效应管MN1、场效应管MN2、场效应管MP1、场效应管MP3和保险丝FUSE1，其中，场效应管MN1的栅极与与门AND11的输出端相连，场效应管MN2的栅极与读脉冲信号READ输出端口相连，场效应管MP1的栅极与系统复位信号RSTN输出端口相连，场效应管MN1的漏极与场效应管MN2的漏极、场效应管MP1的漏极、保险丝FUSE1的一端、场效应管MP3栅极的相连，保险丝FUSE1的另一端与场效应管MP1的源极、场效应管MP3的源极相连，场效应管MP3的漏极与关断信号检测单元电路的输入端相连，场效应管MN1的源极、场效应管MN2的源极接地；熔丝单元CELL7的电路中设有场效应管MN11、场效应管MN12、场效应管MP11、场效应管MP13、场效应管MP14和保险丝FUSE2，其中，场效应管MN11的栅极与或非门NOR1的输出端相连，场效应管MN12的栅极与读脉冲信号READ输出端口相连，场效应管MP11的栅极与系统复位信号RSTN输出端口相连，场效应管MP13的栅极与倒相放大器INV2的输出端相连，场效应管MN11的漏极与场效应管MN12的漏极、场效应管MP11的漏极、保险丝FUSE2的一端、场效应管MP14栅极的相连，保险丝FUSE2的另一端与场效应管MP11的源极、场效应管MP13的源极相连，场效应管MP13的漏极与场效应管MP14的源极相连，场效应管MP14的漏极与关断信号检测单元电路的输入端相连，场效应管MN11的源极、场效应管MN12的源极接地。在本实施例中，烧写脉冲检测单元电路输入端能够通过芯片引脚接收CLK信号和DATA信号，CLK信号通过触发器TFFP1、触发器TFFP2和触发器TFFP3，可以产生8个3位2进制的地址，其中地址<000>不可用，因此总共有7个可用地址，将这7个地址由低到高依次对应熔丝单元CELL1到熔丝单元CELL7；由DATA信号与上述3位2级制地址信息进行逻辑与，DATA信号为高所对应的地址信息被选中，再将产生WRT信号输入到熔丝单元中，如图3，确定需要进行烧写的熔丝单元，被选中的熔丝单元所对应的场效应管MN1，行成由电源经过保险丝FUSE1、场效应管MN1到地的大电流通路，将保险丝FUSE1烧断，形成大电阻，再将场效应管MP3的栅极电压拉低，场效应管MP3因此被导通，场效应管MP3的漏极电压被拉高，输出电平Y被置高，从而达到修调的目的；在完成一次系统编程以后如果还需要对系统进行二次编程，可以通过重置系统复位单元电路的输入端接收的控制信号EN，对系统进行复位，并重新产生读脉冲信号READ和系统复位信号RSTN，对系统进行编程。熔丝单元CELL7不用于系统的修调，在整个烧写结束的时候，需要通过DATA信号选中地址<111>，对熔丝单元CELL7进行烧写，烧写完成后会输出一个逻辑电平为高的OFF信号，该信号经过倒相放大器INV3产生一个逻辑低电平，该低电平输入到与门AND1和与门AND2，切断CLK信号和DATA信号的输入，从而将WRT信号永久置低电平，所有熔丝单元不能再被烧写，整个修调系统被关断，不能再对系统进行编程，OFF信号输入关断信号检测单元电路，当OFF信号为低时，场效应管MN0栅极为低电平，输出结束标志信号FLG为高，当修调结束时，OFF信号被置高，场效应管MN0栅极为高电平，场效应管MN0导通，结束标志信号FLG输出低电平。
如图2所示，关断信号检测单元电路设有与门AND0和场效应管MN0，其中，与门AND0的输入端与熔丝单元CELL1的输出端、熔丝单元CELL2的输出端、熔丝单元CELL3的输出端、熔丝单元CELL4的输出端、熔丝单元CELL5的输出端、熔丝单元CELL6的输出端、场效应管MP14的漏极相连，与门AND0的输出端与场效应管MN0的栅极相连，场效应管MN0的漏极能够输出结束标志信号FLG，场效应管MN0的源极接地。在本实施例中，关断信号检测单元电路用于检测熔丝单元CELL7输出的OFF信号，并输出结束标志信号FLG。
由上可知，本发明提供了一种封装后的可编程熔丝修调控制电路，通过在封装后的可编程熔丝修调控制电路中设置相互配合的系统复位单元电路、烧写脉冲检测单元电路、熔丝单元电路和关断信号检测单元电路，烧写脉冲检测单元电路的输入端能够通过芯片引脚接收CLK信号和DATA信号并产生WRT信号选中相应熔丝单元对其进行烧写，不仅具有封装后修调方式的低成本和高可靠性优点，可以复用已有的芯片管脚，在封装后根据不同的输入信号熔断目标熔丝位，减少了电路所占用面积，可以通过熔丝单元CELL7将整个封装后的可编程熔丝修调控制电路进行关断，并且能够输出结束标志信号FLG对用户进行提醒，这样可以有效的防止芯片在生产过程中发生误烧调；在对整个封装后的可编程熔丝修调控制电路关断前，可以对烧调电路进行反复多次的烧调，并且每次烧调可以只烧写一位，也可以一次烧写多位，大幅度提升了烧调效率，解决了现有技术中芯片的封装后修调方式容易发生误烧调、每次烧调只能烧写一位导致效率较低的问题。
以上所述之具体实施方式为本发明的较佳实施方式，并非以此限定本发明的具体实施范围，本发明的范围包括并不限于本具体实施方式，凡依照本发明所作的等效变化均在本发明的保护范围内。
Claims (4)
1.一种封装后的可编程熔丝修调控制电路，其特征在于：包括系统复位单元电路、烧写脉冲检测单元电路、熔丝单元电路和关断信号检测单元电路，所述系统复位单元电路的输入端能够通过芯片引脚接收控制信号EN并产生读脉冲信号READ和系统复位信号RSTN，所述系统复位单元电路的输出端与所述烧写脉冲检测单元电路的输入端相连，所述烧写脉冲检测单元电路的输出端与所述熔丝单元电路的输入端相连，所述熔丝单元电路的输出端与所述关断信号检测单元电路的输入端、所述烧写脉冲检测单元电路的输入端相连，所述关断信号检测单元电路的输出端能够输出结束标志信号FLG，所述烧写脉冲检测单元电路的输入端还能够通过芯片引脚接收CLK信号和DATA信号并产生WRT信号选中相应熔丝单元对其进行烧写，其中，所述系统复位单元电路设有读脉冲信号READ输出端口和系统复位信号RSTN输出端口，所述读脉冲信号READ输出端口、所述系统复位信号RSTN输出端口与所述烧写脉冲检测单元电路的输入端相连，所述烧写脉冲检测单元电路内设有与门AND1、与门AND11、与门AND12、与门AND13、与门AND14、与门AND15、与门AND16、触发器TFFP1、触发器TFFP2和触发器TFFP3，其中，所述与门AND1的输入端能够通过芯片引脚接收CLK信号，所述触发器TFFP1的输入端与所述与门AND1的输出端相连，所述系统复位信号RSTN输出端口与所述触发器TFFP1的输入端、所述触发器TFFP2的输入端、所述触发器TFFP3的输入端相连，所述触发器TFFP1的输出端与所述触发器TFFP2的输入端、所述与门AND11的输入端、所述与门AND12的输入端、所述与门AND13的输入端、所述与门AND14的输入端、所述与门AND15的输入端、所述与门AND16的输入端相连，所述触发器TFFP2的输出端与所述触发器TFFP3的输入端、所述与门AND11的输入端、所述与门AND12的输入端、所述与门AND13的输入端、所述与门AND14的输入端、所述与门AND15的输入端、所述与门AND16的输入端相连，所述触发器TFFP3的输出端与所述与门AND11的输入端、所述与门AND12的输入端、所述与门AND13的输入端、所述与门AND14的输入端、所述与门AND15的输入端、所述与门AND16的输入端相连，所述与门AND11的输出端、所述与门AND12的输出端、所述与门AND13的输出端、所述与门AND14的输出端、所述与门AND15的输出端、所述与门AND16的输出端、所述读脉冲信号READ输出端口、所述系统复位信号RSTN输出端口与所述熔丝单元电路的输入端相连，所述烧写脉冲检测单元电路内还设有与门AND2、与非门NAND100、或非门NOR1、倒相放大器INV1、倒相放大器INV2和倒相放大器INV3，所述与门AND2的输入端与所述倒相放大器INV3的输出端、所述与门AND1的输入端相连且能够通过芯片引脚接收DATA信号，所述与门AND2的输出端与所述倒相放大器INV1的输入端、所述与门AND11的输入端、所述与门AND12的输入端、所述与门AND13的输入端、所述与门AND14的输入端、所述与门AND15的输入端、所述与门AND16的输入端相连，所述倒相放大器INV1的输出端与所述或非门NOR1的输入端相连，所述与非门NAND100的输入端与所述触发器TFFP1的输出端、所述触发器TFFP2的输出端、所述触发器TFFP3的输出端相连，所述与非门NAND100的输出端与所述或非门NOR1的输入端、所述倒相放大器INV2的输入端相连，所述倒相放大器INV2的输出端、所述或非门NOR1的输出端与所述熔丝单元电路的输入端相连，所述熔丝单元电路的输出端与所述倒相放大器INV3的输入端、所述关断信号检测单元电路的输入端相连，所述熔丝单元电路内设有熔丝单元CELL1、熔丝单元CELL2、熔丝单元CELL3、熔丝单元CELL4、熔丝单元CELL5、熔丝单元CELL6和熔丝单元CELL7，所述熔丝单元CELL1、所述熔丝单元CELL2、所述熔丝单元CELL3、所述熔丝单元CELL4、所述熔丝单元CELL5、所述熔丝单元CELL6的电路结构相同，所述熔丝单元CELL1的输入端与所述读脉冲信号READ输出端口、所述系统复位信号RSTN输出端口、所述与门AND11的输出端相连，所述熔丝单元CELL2的输入端与所述读脉冲信号READ输出端口、所述系统复位信号RSTN输出端口、所述与门AND12的输出端相连，所述熔丝单元CELL3的输入端与所述读脉冲信号READ输出端口、所述系统复位信号RSTN输出端口、所述与门AND13的输出端相连，所述熔丝单元CELL4的输入端与所述读脉冲信号READ输出端口、所述系统复位信号RSTN输出端口、所述与门AND14的输出端相连，所述熔丝单元CELL5的输入端与所述读脉冲信号READ输出端口、所述系统复位信号RSTN输出端口、所述与门AND15的输出端相连，所述熔丝单元CELL6的输入端与所述读脉冲信号READ输出端口、所述系统复位信号RSTN输出端口、所述与门AND16的输出端相连，所述熔丝单元CELL7的输入端与所述读脉冲信号READ输出端口、所述系统复位信号RSTN输出端口、所述倒相放大器INV2的输出端、所述或非门NOR1的输出端相连，所述熔丝单元CELL1的输出端、所述熔丝单元CELL2的输出端、所述熔丝单元CELL3的输出端、所述熔丝单元CELL4的输出端、所述熔丝单元CELL5的输出端、所述熔丝单元CELL6的输出端、所述熔丝单元CELL7的输出端与所述关断信号检测单元电路的输入端相连，所述熔丝单元CELL7的输出端还与所述倒相放大器INV3的输入端相连。
2.根据权利要求1所述的封装后的可编程熔丝修调控制电路，其特征在于：所述熔丝单元CELL1的电路中设有场效应管MN1、场效应管MN2、场效应管MP1、场效应管MP3和保险丝FUSE1，其中，所述场效应管MN1的栅极与所述与门AND11的输出端相连，所述场效应管MN2的栅极与所述读脉冲信号READ输出端口相连，所述场效应管MP1的栅极与所述系统复位信号RSTN输出端口相连，所述场效应管MN1的漏极与所述场效应管MN2的漏极、所述场效应管MP1的漏极、所述保险丝FUSE1的一端、所述场效应管MP3栅极的相连，所述保险丝FUSE1的另一端与所述场效应管MP1的源极、所述场效应管MP3的源极相连，所述场效应管MP3的漏极与所述关断信号检测单元电路的输入端相连，所述场效应管MN1的源极、所述场效应管MN2的源极接地。
3.根据权利要求2所述的封装后的可编程熔丝修调控制电路，其特征在于：所述熔丝单元CELL7的电路中设有场效应管MN11、场效应管MN12、场效应管MP11、场效应管MP13、场效应管MP14和保险丝FUSE2，其中，所述场效应管MN11的栅极与所述或非门NOR1的输出端相连，所述场效应管MN12的栅极与所述读脉冲信号READ输出端口相连，所述场效应管MP11的栅极与所述系统复位信号RSTN输出端口相连，所述场效应管MP13的栅极与所述倒相放大器INV2的输出端相连，所述场效应管MN11的漏极与所述场效应管MN12的漏极、所述场效应管MP11的漏极、所述保险丝FUSE2的一端、所述场效应管MP14栅极的相连，所述保险丝FUSE2的另一端与所述场效应管MP11的源极、所述场效应管MP13的源极相连，所述场效应管MP13的漏极与所述场效应管MP14的源极相连，所述场效应管MP14的漏极与所述关断信号检测单元电路的输入端相连，所述场效应管MN11的源极、所述场效应管MN12的源极接地。
4.根据权利要求3所述的封装后的可编程熔丝修调控制电路，其特征在于：所述关断信号检测单元电路设有与门AND0和场效应管MN0，其中，所述与门AND0的输入端与所述熔丝单元CELL1的输出端、所述熔丝单元CELL2的输出端、所述熔丝单元CELL3的输出端、所述熔丝单元CELL4的输出端、所述熔丝单元CELL5的输出端、所述熔丝单元CELL6的输出端、所述场效应管MP14的漏极相连，所述与门AND0的输出端与所述场效应管MN0的栅极相连，所述场效应管MN0的漏极能够输出结束标志信号FLG，所述场效应管MN0的源极接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311615578.3A CN117316921B (zh) | 2023-11-30 | 2023-11-30 | 一种封装后的可编程熔丝修调控制电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311615578.3A CN117316921B (zh) | 2023-11-30 | 2023-11-30 | 一种封装后的可编程熔丝修调控制电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117316921A CN117316921A (zh) | 2023-12-29 |
| CN117316921B true CN117316921B (zh) | 2024-01-30 |
Family
ID=89297667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311615578.3A Active CN117316921B (zh) | 2023-11-30 | 2023-11-30 | 一种封装后的可编程熔丝修调控制电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117316921B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1221914A (zh) * | 1997-09-30 | 1999-07-07 | 西门子公司 | 快速检测电源关断的电源接通检测和启动电路 |
| CN116073817A (zh) * | 2021-10-29 | 2023-05-05 | 上海岭芯微电子有限公司 | 一种芯片参数修调电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4439950B2 (ja) * | 2004-03-10 | 2010-03-24 | 富士通マイクロエレクトロニクス株式会社 | 半導体集積回路 |
| US8519507B2 (en) * | 2009-06-29 | 2013-08-27 | International Business Machines Corporation | Electrically programmable fuse using anisometric contacts and fabrication method |
| KR101033491B1 (ko) * | 2010-03-31 | 2011-05-09 | 주식회사 하이닉스반도체 | 반도체 장치 |
-
2023
- 2023-11-30 CN CN202311615578.3A patent/CN117316921B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1221914A (zh) * | 1997-09-30 | 1999-07-07 | 西门子公司 | 快速检测电源关断的电源接通检测和启动电路 |
| CN116073817A (zh) * | 2021-10-29 | 2023-05-05 | 上海岭芯微电子有限公司 | 一种芯片参数修调电路 |
Non-Patent Citations (1)
| Title |
|---|
| 一种单引脚修调电路的设计;李晶;汪西虎;许建蓉;;半导体技术(第11期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117316921A (zh) | 2023-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10074443B2 (en) | Semiconductor device including fuse circuit | |
| CN102237146B (zh) | 半导体存储装置的修复电路和修复方法 | |
| KR20090084531A (ko) | 퓨즈 회로 및 이를 포함하는 반도체 메모리 장치 | |
| CN105139891B (zh) | 一种用于校准模拟集成电路的方法及装置 | |
| US7924646B2 (en) | Fuse monitoring circuit for semiconductor memory device | |
| US8193851B2 (en) | Fuse circuit of semiconductor device and method for monitoring fuse state thereof | |
| CN116011367A (zh) | 一种efuse模块快速读写验证方法及系统 | |
| US9172371B2 (en) | Majority dominant power scheme for repeated structures and structures thereof | |
| CN117316921B (zh) | 一种封装后的可编程熔丝修调控制电路 | |
| US6882202B2 (en) | Multiple trip point fuse latch device and method | |
| CN202758882U (zh) | 一种模拟/数模混合信号处理芯片的修调装置 | |
| US20130294183A1 (en) | Electrical fuse rupture circuit | |
| EP0120034A4 (en) | REDUNDANCY OF A E? 2 PROM IN A MODULE. | |
| EP0704800A2 (en) | Semiconductor memory device including redundant bit line selection signal generating circuit | |
| CN106710632B (zh) | 存储器装置 | |
| CN118522335A (zh) | 一种引脚复用的智能熔丝修调电路 | |
| WO2006017387A1 (en) | Writable memory | |
| US11670393B2 (en) | Semiconductor devices for controlling repair operations | |
| KR20140017075A (ko) | 반도체 메모리 장치 및 그 동작 방법 | |
| KR100543192B1 (ko) | 프로그래머블 퓨즈 회로 및 그를 구비한 반도체메모리장치 | |
| TW202401443A (zh) | 一次性可程式化非揮發性記憶體 | |
| JP2013089261A (ja) | 半導体記憶装置及びそのテスト方法 | |
| US6618303B2 (en) | Integrated circuit, test structure and method for testing integrated circuits | |
| CN117789807A (zh) | 控制装置及内存修复方法、装置、系统、设备及介质 | |
| JPH01273298A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |