CN116011367A

CN116011367A - 一种efuse模块快速读写验证方法及系统

Info

Publication number: CN116011367A
Application number: CN202211684050.7A
Authority: CN
Inventors: 陈琪; 罗志宏; 邱晓波; 莫凡
Original assignee: Guangzhou Galen Electronic Technology Co ltd
Current assignee: Guangzhou Galen Electronic Technology Co ltd
Priority date: 2022-12-27
Filing date: 2022-12-27
Publication date: 2023-04-25

Abstract

本发明涉及芯片电路技术领域，提供了一种efuse模块快速读写验证方法，包括以下步骤：S1：获取一个efuse模块的行数和列数，生成与所述行数和所述列数相同的随机数阵列；S2：修改所述efuse模块的网表，在所述网表中写入随机数；S3：生成带有模拟实际环境的输入激励仿真testbench，对所述efuse模块进行全array读操作仿真；S4：对比步骤S2中所述网表中写入的随机数和步骤S3中仿真得到的输出数据，对所述efuse模块进行读写验证，从而验证内部逻辑的正确性。通过程序修改网表，把随机数阵列写入efuse macro，确保每个bit都可以被写入0或者1，保证全面覆盖。同时能够快速通过比较写入矩阵和读出矩阵的一致性，验证efusemacro内部的逻辑。

Description

一种efuse模块快速读写验证方法及系统

技术领域

本发明涉及芯片电路的技术领域，尤其涉及一种efuse模块快速读写验证方法及系统。

背景技术

热保险丝作为一种基本的电路保护器件，已经成功使用了150多年。热保险丝有效、可靠、易用，具有各种不同的数值和版本，能够满足不同的设计目标。然而，对于寻求以极快的速度切断电流的设计人员来说，热保险丝不可避免的缺点就是其自复位能力，以及在相对较低的电流下的工作能力。对于这些设计人员来说，电子保险丝(通常用eFuse或者e-Fuse表示)是一种很好的解决方案，有时候还可以取代热保险丝，但是通常是用作对热保险丝功能的补充。

eFuse基于一个简单的概念，即通过测量已知电阻器上的电压来检测电流，然后在电流超过设计限值时，通过场效应晶体管(FET)切断电流。eFu se具有热保险丝无法实现特性、灵活性和功能。

传统热保险丝的工作原理简单可靠，为人熟知：当通过易熔连接部分的电流超过设计值时，该元件就会被充分加热而熔化。这样，电流路径被切断，电流归零。根据保险丝的额定值、类型以及过电流的大小，热保险丝可在几百毫秒到几秒内作出响应并断开电流通路。当然，和所有的有源和无源元器件一样，对于这个原理简单的纯无源器件来说，也会有很多变化、细节和遮蔽运行可供选择。

相比之下，电子保险丝eFuse的工作原理则截然不同。电子保险丝具有一些相同的功能，但也增加了不同的新功能和新特性。eFuse的基本概念同样很直接：负载电流通过FET和一个检测电阻器，并通过该检测电阻器上的电压进行监控。当该电压超过预设值时，控制逻辑会断开FET并切断电流路径。FET与电源线和负载串联，必须具有非常低的导通电阻，因此不会引起过大的电流电阻(I R)降或功率损失。

电子保险丝eFuse具有以下独特的属性：

(1)速度：反应快，其断开反应时间为微秒级，有些设计能达到纳秒级。这一属性对于今天采用相对敏感的I C和无源元件的电路来说非常重要。

(2)低电流操作：电子保险丝不仅可以采用低电流工作设计(大约100毫安(mA)或更小)，而且还可以在很低的个位数电压下正常工作。在这些水平下，热保险丝往往无法获得足够的自热电流，以促使其易熔连接部分熔断。

(3)可复位：根据具体型号，eFuse可选择在激活后保持断开(称为闩锁模式)，或在当前故障消失后恢复正常工作(自动重启模式)。后一种设置在没有"硬"故障的瞬态浪涌电流情况下特别有用，例如当板子插入带电总线时就会出现这种情况。在更换保险丝困难或成本较高的情况下，也很有用。

(4)反向电流保护：电子保险丝也可以提供反向电流保护，这是热熔断器无法做到的。当系统输出电压高于其输入的电压时，就会出现反向电流。例如，在一组冗余电源并联时就会出现这种情况。

(5)过压保护：借助一些额外的电路，eFuse还可以提供过压保护，以防止浪涌或感应跳闸，即当输入电压超过设定的过压跳闸点时，切断FET并在过压条件持续期间保持在断开状态。

(6)反极性保护：eFuse还可以提供反极性保护，如果电源反向连接，则迅速切断电流。例如汽车电池因电缆意外接触而短暂的反接。

(7)转换速率递增：一些先进的电子保险丝还可以通过外部控制或使用固定元件来控制无源元件FET的导通/关断之间的切换，从而提供规定的断电/上电电流转换速率。

虽然说，电子保险丝eFuse具有上文中提到的众多优点，但是电子保险丝eFuse模块前端设计时，需要进行读写验证，确保电子保险丝eFuse模块内部逻辑正确。在现有技术中，一般通过：(1)手动修改电子保险丝eFuse模块的原理图写入数据，再仿真；(2)手工修改电子保险丝eFuse网表写入数据，再仿真的方法进行读写认证。但是以上方法的缺点也很明显：修改原理图或者sp i ce网表过程复杂，耗时长；人工检查比较写入数据和读出数据，过程繁琐，容易出错；Macro(电子保险丝eFuse模块)比较大时，无法覆盖所有的字节(b it)，容易有遗漏。

发明内容

针对上述问题，本发明的目的在于提供一种efuse模块快速读写验证方法及系统，通过程序修改网表，把随机数阵列写入efuse macro，确保每个b it都可以被写入0或者1，保证全面覆盖。同时能够快速通过比较写入矩阵和读出矩阵的一致性，验证efusemacro内部的逻辑。

本发明的上述发明目的是通过以下技术方案得以实现的：

一种efuse模块快速读写验证方法，包括以下步骤：

S1：获取一个efuse模块的行数和列数，生成与所述行数和所述列数相同的随机数阵列；

S2：修改所述efuse模块的网表，在所述网表中写入随机数；

S3：生成带有模拟实际环境的输入激励仿真testbench，对所述efuse模块进行全array读操作仿真；

S4：对比步骤S2中所述网表中写入的所述随机数和步骤S3中仿真得到的输出数据，对所述efuse模块进行读写验证，从而验证内部逻辑的正确性。

进一步地，在步骤S1中，生成与所述行数和所述列数相同的所述随机数阵列，具体为：

设置所述随机数阵列中随机数取值范围为大于等于0，小于2；

依据所述随机数取值范围对所述随机数阵列进行赋值，当赋值完成后，所述随机数阵列为取值为0或1的阵列。

进一步地，在步骤S2中，修改所述efuse模块的所述网表，在所述网表中写入随机数，具体为：

遍历所述随机数阵列的行号的每一个b i t,以行为单位将0或者1写入所述网表中；

遍历行号，将0替换为表示未熔断的描述fuse_pgnfet_i ntact，将1替换为表示已熔断的描述fuse_pgnfet_b l own。

进一步地，在步骤S3中，生成带有模拟实际环境的输入激励仿真testb ench，对所述efuse模块进行全array读操作仿真，还包括：

建立所述仿真testbench的测试文件，通过所述测试文件仿真得到所述efuse模块的输出。

进一步地，在步骤S4中，对比步骤S2中所述网表中写入的所述随机数和步骤S3中仿真得到的输出数据，对所述efuse模块进行读写验证，从而验证内部逻辑的正确性，具体为：

以所述efuse模块的行为单位进行遍历；

若当前行的写入数据和模拟输出数据相同，则当前行内部逻辑正确；

若当前行的写入数据和模拟输出数据不相同，则当前行内部逻辑不正确。

进一步地，在步骤S4中，还包括：

将当前行的写入数据和模拟输出数据的比对结果进行输出；

当当前行的写入数据和模拟输出数据相同时，输出正确提示；

当当前行的写入数据和模拟输出数据不相同时，输出错误提示，并同时输出写入数据和模拟输出数据。

一种用于执行如上述的efuse模块快速读写验证方法的efuse模块快速读写验证系统，包括：

随机数阵列建立模块，用于获取一个efuse模块的行数和列数，生成与所述行数和所述列数相同的随机数阵列；

网表写入模块，用于修改所述efuse模块的网表，在所述网表中写入随机数；

仿真校验模块，用于生成带有模拟实际环境的输入激励仿真testbench，对所述efuse模块进行全array读操作仿真；

读写验证模块，用于对比所述网表写入模块中所述网表中写入的所述随机数和所述仿真校验模块中仿真得到的输出数据，对所述efuse模块进行读写验证，从而验证内部逻辑的正确性。

一种计算机设备，包括存储器和一个或多个处理器，所述存储器中存储有计算机代码，所述计算机代码被所述一个或多个处理器执行时，使得所述一个或多个处理器执行如上述的方法。

一种计算机可读存储介质，所述计算机可读存储介质存储有计算机代码，当所述计算机代码被执行时，如上述的方法被执行。

与现有技术相比，本发明包括以下至少一种有益效果是：

(1)通过提供一种efuse模块快速读写验证方法，包括以下步骤：S1：获取一个efuse模块的行数和列数，生成与所述行数和所述列数相同的随机数阵列；S2：修改所述efuse模块的网表，在所述网表中写入随机数；S3：生成带有模拟实际环境的输入激励仿真testbench，对所述efuse模块进行全array读操作仿真；S4：对比步骤S2中所述网表中写入的所述随机数和步骤S3中仿真得到的输出数据，对所述efuse模块进行读写验证，从而验证内部逻辑的正确性。上述技术方案，通过使用程序来修改网表，生成随机数阵列，写入efuse模块，确保每个b it都可以被写入0或1，实现efuse模块的全覆盖。通过对比写入矩阵和仿真testbench的读出矩阵来验证efuse模块内部的逻辑性，检查全面，覆盖率高，能够确保检查到efuse模块内部所有b it的写入和读出数据。

(2)提高了efuse模块网表写入和验证的效率，缩短了设计周期，只需要几秒钟就可以在efuse模块网表中写入随机数或验证efuse模块写入和读出数据的准确性，确保内部逻辑正确。

(3)efuse模块网表写入和验证的代码可复用，通用性强，适用于不同的工艺、不同大小的模块，易维护。

附图说明

图1为本发明eFuse模块的简单示意图；

图2为本发明一种efuse模块快速读写验证方法的整体流程图；

图3为本发明一种efuse模块快速读写验证系统的整体结构图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本发明的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。

如图1所示，为eFuse模块的简单举例示意图。在对电子保险丝eFuse模块前端设计前，需要进行读写验证，确保电子保险丝eFuse模块内部逻辑正确。在现有技术中，一般通过：(1)手动修改电子保险丝eFuse模块的原理图写入数据，再仿真；(2)手工修改电子保险丝eFuse网表写入数据，再仿真的方法进行读写认证。但是以上方法的缺点也很明显：修改原理图或者sp i ce网表过程复杂，耗时长；人工检查比较写入数据和读出数据，过程繁琐，容易出错；Macro(电子保险丝eFuse模块)比较大时，无法覆盖所有的字节(b it)，容易有遗漏。

本发明提出了一种efuse模块快速读写验证方法及系统，通过程序修改网表，把随机数阵列写入efuse macro，确保每个b it都可以被写入0或者1，保证全面覆盖。同时能够快速通过比较写入矩阵和读出矩阵的一致性，验证efusemacro内部的逻辑。

以下通过具体实施例进行说明：

第一实施例

如图2所示，本实施例提供了一种efuse模块快速读写验证方法，包括以下步骤：

S1：获取一个efuse模块的行数和列数，生成与所述行数和所述列数相同的随机数阵列。

具体的，对于每一个efuse模块来说，一般都是以多少行乘以多少列的形式存在。因此为了在对efuse模块网表进行赋值时确保每一个bit进行全覆盖，在对网表写入随机数之前，先生成一个与efuse模块的行数和列数相同的随机数阵列。通过借用随机数阵列与efuse模块的行数和列数相同的特性在对网表进行赋值时，遍历随机数阵列，即可以实现efuse模块每一个bi t的全覆盖。

对于生成行数和列数与efuse模块相同的随机数阵列，一种优选的方式为：设置所述随机数阵列中随机数取值范围为大于等于0，小于2；依据所述随机数取值范围对所述随机数阵列进行赋值，当赋值完成后，所述随机数阵列为取值为0或1的阵列。

同时对于设置随机数阵列的方式，本实施例不做任何限制，举个例子来说，可以使用python的rand i nt函数来创建。如l i st＝np.random.rand i nt(0,2**row,co lumn),即以大于等于0,小于2为随机数，创建row行co l umn列的随机数阵列l i st。

S2：修改所述efuse模块的网表，在所述网表中写入随机数。

在随机数阵列创建完成后，通过程序修改efuse模块的网表，在网表中写入随机数，具体包括：遍历所述随机数阵列的行号的每一个b it，以行为单位将0或者1写入所述网表，把相对应位置的随机数写入每一行。

同时，本步骤中，还包括建立描述更为清晰的变量，使得用户能够清晰看到当前bit是否熔断。更为清晰的变量建立步骤为：遍历每一个bit；将0替换为表示未熔断的描述fuse_pgnfet_i ntact，将1替换为表示已熔断的描述fuse_pgnfet_b l own。

举个例子来说，本步骤通过可以通过以下程序代码实现：

S3：生成带有模拟实际环境的输入激励仿真testbench，对所述efuse模块进行全array读操作仿真。

为了实现对efuse模块输出效果的模拟，本实施例通过生成sense mode仿真testbench的方式进行。testbench是一种验证的手段。首先，任何设计都是会有输入输出的。但是在软环境中没有激励输入，也不会对你设计的输出正确性进行评估。那么此时便有一种，模拟实际环境的输入激励和输出校验的一种“虚拟平台”的产生。在这个平台上你可以对你的设计从软件层面上进行分析和校验，这个就是testbench的含义。

具体的，通过建立所述仿真testbench的测试文件，通过所述测试文件仿真得到所述efuse模块的输出。

举个例子来说，建立仿真testbench的测试文件，可以通过以下程序实现：

具体的，以所述efuse模块的行为单位进行遍历；若当前行的写入数据和模拟输出数据相同，则当前行内部逻辑正确；若当前行的写入数据和模拟输出数据不相同，则当前行内部逻辑不正确。

进一步地，在本步骤中还包括：将当前行的写入数据和模拟输出数据的比对结果进行输出；当当前行的写入数据和模拟输出数据相同时，输出正确提示；当当前行的写入数据和模拟输出数据不相同时，输出错误提示，并同时输出写入数据和模拟输出数据。

举个例子来说，对efuse模块进行读写验证，确保内部逻辑正确，可以通过以下程序实现：

//当当前行的写入数据和模拟输出数据不相同时，输出错误提示，并同时输出写入数据和模拟输出数据

pr i nt("wt"+str(i),"Funct ion Wrong！","Wr ite data"+i nt_data[i],"Read data"+i nput_l i nes[i])

上述程序运行示例为：

如果读写相同：

('wl0','Function pass.')

('wl1','Function pass.')

('wl2','Function pass.')

('wl3','Function pass.')

('wl4','Function pass.')

('wl5','Function pass.')

('wl6','Function pass.')

('wl7','Function pass.')

('wl8','Function pass.')

('wl9','Function pass.')

('wl10','Function pass.')

('wl11','Function pass.')

('wl12','Function pass.')

('wl13','Function pass.')

('wl14','Function pass.')

('wl15','Function pass.')

('wl16','Function pass.')

('wl17','Function pass.')

('wl18','Function pass.')

如果某行读写不匹配:

('wl0','Function pass.')

('wl1','Function pass.')

('wl2','Function pass.')

('wl3','Function pass.')

('wl4','Function pass.')

('wl5','Function Wrong！','Write data 00100101',u'Read data 10000001')

('wl6','Function pass.')

('wl7','Function pass.')

('wl8','Function pass.')

('wl9','Function pass.')

('wl10','Function pass.')

('wl11','Function pass.')

('wl12','Function pass.')

('wl13','Function pass.')

('wl14','Function pass.')

('wl15','Function pass.')

('wl16','Function pass.')

('wl17','Function pass.')

('wl18','Function pass.')

第二实施例

如图3所示，本实施例提供了一种用于执行如第一实施例中的efuse模块快速读写验证方法的efuse模块快速读写验证系统，包括：

随机数阵列建立模块1，用于获取一个efuse模块的行数和列数，生成与所述行数和所述列数相同的随机数阵列；

网表写入模块2，用于修改所述efuse模块的网表，在所述网表中写入随机数；

仿真校验模块3，用于生成带有模拟实际环境的输入激励仿真testbenc h，对所述efuse模块进行全array读操作仿真；

读写验证模块4，用于对比所述网表写入模块中所述网表中写入的所述随机数和所述仿真校验模块中仿真得到的输出数据，对所述efuse模块进行读写验证，从而验证内部逻辑的正确性。

一种计算机可读存储介质，计算机可读存储介质存储有计算机代码，当计算机代码被执行时，如上述方法被执行。本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：只读存储器(ROM，Read On l y Memory)、随机存取存储器(RAM，Random Access Memory)、磁盘或光盘等。

以上所述仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims

1.一种efuse模块快速读写验证方法，其特征在于，包括以下步骤：

S2：修改所述efuse模块的网表，在所述网表中写入随机数；

2.根据权利要求1所述的efuse模块快速读写验证方法，其特征在于，在步骤S1中，生成与所述行数和所述列数相同的所述随机数阵列，具体为：

3.根据权利要求1所述的efuse模块快速读写验证方法，其特征在于，在步骤S2中，修改所述efuse模块的所述网表，在所述网表中写入随机数，具体为：

遍历所述随机数阵列的行号的每一个bit，以行为单位将0或者1写入所述网表中。

4.根据权利要求3所述的efuse模块快速读写验证方法，其特征在于，在步骤S2中，还包括：

遍历行号；

将0替换为表示未熔断的描述fuse_pgnfet_intact，将1替换为表示已熔断的描述fuse_pgnfet_blown。

5.根据权利要求1所述的efuse模块快速读写验证方法，其特征在于，在步骤S3中，生成带有模拟实际环境的输入激励仿真testbench，对所述efuse模块进行全array读操作仿真，还包括：

6.根据权利要求1所述的efuse模块快速读写验证方法，其特征在于，在步骤S4中，对比步骤S2中所述网表中写入的所述随机数和步骤S3中仿真得到的输出数据，对所述efuse模块进行读写验证，从而验证内部逻辑的正确性，具体为：

以所述efuse模块的行为单位进行遍历；

7.根据权利要求6所述的efuse模块快速读写验证方法，其特征在于，在步骤S4中，还包括：

将当前行的写入数据和模拟输出数据的比对结果进行输出；

8.一种用于执行如权利要求1-7所述的efuse模块快速读写验证方法的efuse模块快速读写验证系统，其特征在于，包括：

9.一种计算机设备，包括存储器和一个或多个处理器，所述存储器中存储有计算机代码，所述计算机代码被所述一个或多个处理器执行时，使得所述一个或多个处理器执行如权利要求1至7中任一项所述的方法。

10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机代码，当所述计算机代码被执行时，如权利要求1至7中任一项所述的方法被执行。