CN116758964A - 熔丝烧录方法、装置及电子设备 - Google Patents
熔丝烧录方法、装置及电子设备 Download PDFInfo
- Publication number
- CN116758964A CN116758964A CN202310776139.4A CN202310776139A CN116758964A CN 116758964 A CN116758964 A CN 116758964A CN 202310776139 A CN202310776139 A CN 202310776139A CN 116758964 A CN116758964 A CN 116758964A
- Authority
- CN
- China
- Prior art keywords
- fuse
- burning
- low
- order
- fuse unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 73
- 230000015654 memory Effects 0.000 claims description 17
- 238000010304 firing Methods 0.000 claims description 6
- 238000007664 blowing Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 8
- 238000004590 computer program Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
Landscapes
- Read Only Memory (AREA)
Abstract
本申请实施例提供一种熔丝烧录方法、装置及电子设备,针对eFuse产品烧录的应用场景,该方法包括:基于烧录地址,对低位熔丝单元进行多次烧录,并多次读取烧录后的低位熔丝单元的熔丝状态,得到多个低位状态值;基于多个低位状态值确定低位烧录结果;若低位烧录结果指示烧录成功,则基于烧录地址,对高位熔丝单元进行多次烧录,并多次读取经过多次烧录后的高位熔丝单元的熔丝状态,得到多个高位状态值;基于多个高位状态值确定高位烧录结果;若高位烧录结果指示烧录成功,则烧录完成。通过多次烧录和多次读取,以及结合低位和高位的烧录结果进行烧录判断,显著提高了烧录的成功率和可靠性,提高了产品良率。
Description
技术领域
本申请实施例涉及半导体制造技术领域,尤其涉及一种熔丝烧录方法、装置及电子设备。
背景技术
eFuse(Electronic Fuse,电子熔丝或电子保险丝)是一种一次性可编程存储器,广泛应用于芯片保护、电源管理、电路校准等场景。在向eFuse中写入信息时,为了确保写入信息以及信息读取的准确度,针对各烧录地址,需要判断eFuse相应的熔丝单元(FuseCell)是否烧断成功。eFuse的熔丝单元包括低位熔丝单元(Low Gate Fuse Cell)和高位熔丝单元(High Gate Fuse Cell),在烧录时,需先后将对应的一组低位熔丝单元(Low GateFuse Cell)和高位熔丝单元(High Gate Fuse Cell)击穿。
相关技术中,在判断eFuse是否烧录成功时,往往仅基于低位熔丝单元或高位熔丝单元是否被击穿进行烧录判定。当eFuse产品的低位熔丝单元和高位熔丝单元的差异较大,或者eFuse的熔丝单元不稳定时,采用上述方式判断eFuse是否烧录成功的准确度较差,容易出现多次测试后原本烧断的熔丝单元变为未烧断的现象,导致产品良率降低。
因此,针对不稳定或低位熔丝单元和高位熔丝单元的差异较大的eFuse产品,亟需提供一种可靠的、准确度高的eFuse烧录方案。
发明内容
本申请实施例提供一种熔丝烧录方法、装置及电子设备,通过多次烧录、多次读取,且综合多次读取的结果判断烧录是否成功的方式,提高了eFuse烧录的可靠性以及准确度,从而提高了嵌入eFuse的芯片的良率。
第一方面,本申请实施例提供一种熔丝烧录方法,包括:
基于烧录地址,对低位熔丝单元进行多次烧录,并多次读取经过所述多次烧录后的所述低位熔丝单元的熔丝状态,得到多个低位状态值;
基于所述多个低位状态值,确定低位烧录结果;
若所述低位烧录结果指示所述低位熔丝单元烧录成功,则基于所述烧录地址,对高位熔丝单元进行多次烧录,并多次读取经过多次烧录后的所述高位熔丝单元的熔丝状态,得到多个高位状态值;
基于所述多个高位状态值,确定高位烧录结果;
若所述高位烧录结果指示所述高位熔丝单元烧录成功,则烧录完成。
在一些实施方式中,所述方法还包括:
基于烧录结果,判断是否存在未烧断熔丝单元,所述烧录结果为所述低位烧录结果或所述高位烧录结果;
若否,则对应的熔丝单元烧录成功;
其中,所述低位烧录结果对应的熔丝单元为低位熔丝单元,所述高位烧录结果对应的熔丝单元为高位熔丝单元;所述未烧断熔丝单元为所述烧录地址中指示烧录而熔丝状态为未烧断状态的熔丝单元。
在一些实施方式中,所述低位熔丝单元和所述高位熔丝单元均包括多个熔丝单元;所述低位状态值或所述高位状态值为对应的熔丝单元的熔丝状态组成的二进制数;若烧录后的熔丝单元的熔丝状态为烧断状态,则所述低位状态值或所述高位状态值中所述熔丝单元对应的比特位的值为1;
基于所述多个低位状态值,确定所述低位烧录结果,以及基于所述多个高位状态值,确定所述高位烧录结果,包括:
对所述多个低位状态值进行逻辑与运算,得到所述低位烧录结果;
对所述多个高位状态值进行逻辑与运算,得到所述高位烧录结果。
在一些实施方式中,基于烧录结果,判断是否存在未烧断熔丝单元,包括:
计算所述烧录地址减去所述烧录结果的差值;
基于所述差值,判断是否存在未烧断熔丝单元。
在一些实施方式中,若所述差值不为0,则确定存在未烧断熔丝单元。
在一些实施方式中,若存在未烧断熔丝单元,所述方法还包括:
基于所述差值,确定新的烧录地址,返回执行对对应的熔丝单元进行多次烧录的步骤。
在一些实施方式中,所述方法还包括:
获取熔丝烧录电压;
将所述熔丝烧录电压增大预设比例,以基于增大后的熔丝烧录电压,对所述低位熔丝单元或所述高位熔丝单元进行烧录。
在一些实施方式中,所述预设比例为10%。
在一些实施方式中,对所述低位熔丝单元或所述高位熔丝单元烧录的次数不少于3次。
在一些实施方式中,读取烧录后所述低位熔丝单元或所述高位熔丝单元的次数大于对所述低位熔丝单元或所述高位熔丝单元烧录的次数。
第二方面,本申请实施例提供一种熔丝烧录装置,包括:
低位烧录模块,用于基于烧录地址,对低位熔丝单元进行多次烧录,并多次读取经过多次烧录后的所述低位熔丝单元的熔丝状态,得到多个低位状态值;
低位烧录结果获取模块,用于基于所述多个低位状态值,确定低位烧录结果;
高位烧录模块,用于若所述低位烧录结果指示所述低位熔丝单元烧录成功,则基于所述烧录地址,对高位熔丝单元进行多次烧录,并多次读取经过多次烧录后的所述高位熔丝单元的熔丝状态,得到多个高位状态值;
高位烧录结果获取模块,用于基于所述多个高位状态值,确定高位烧录结果;
烧录完成判定模块,用于若所述高位烧录结果指示所述高位熔丝单元烧录成功,则烧录完成。
第三方面,本申请实施例还提供一种电子设备,包括:存储器和至少一个处理器;
所述存储器存储计算机执行指令;
所述至少一个处理器执行所述存储器存储的计算机执行指令,使得所述电子设备实现第一方面提供的熔丝烧录方法。
第四方面,本申请实施例还提供一种计算机可读存储介质,所述计算机可读存储介质中存储有计算机执行指令,当处理器执行所述计算机执行指令时,实现如第一方面提供的熔丝烧录方法。
第五方面,本申请实施例还提供一种计算机程序产品,包括计算机程序,所述计算机程序被处理器执行时实现如第一方面提供的熔丝烧录方法。
本申请实施例提供的熔丝烧录方法、装置及电子设备,针对eFuse烧录的应用场景,提供了一种多次烧录以及基于多次读取结果联合判定烧录成功与否的烧录方法,在低位熔丝单元或高位熔丝单元的烧录判定时,结合多次读取的烧录结果联合进行,有效避免了由于eFuse产品不稳定导致的烧录状态误判的情况;同时,在低位熔丝单元烧录判定为烧录成功之后,进行高位熔丝单元的烧录,综合低位熔丝单元和高位熔丝单元的烧录结果,进行烧录判定,当低位熔丝单元和高位熔丝单元均烧断成功后结束烧录,有效避免了由于低位熔丝单元和高位熔丝单元差异较大导致烧录判定不准确的现象,显著提高了eFuse产品烧录的稳定性和成功率,提高了eFuse产品的良率。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本申请实施例的实施例,并与说明书一起用于解释本申请实施例的原理。
图1是本申请实施例提供的一种eFuse的结构示意图;
图2为图1所示eFuse中熔丝单元烧录电路的示意图;
图3是本申请实施例提供的一种熔丝烧录方法的流程示意图;
图4为本申请实施例提供的另一种熔丝烧录方法的流程示意图;
图5为本申请实施例提供的又一种熔丝烧录方法的流程示意图;
图6为本申请实施例提供的另一种熔丝烧录方法的流程示意图;
图7为本申请实施例提供的又一种熔丝烧录方法的流程示意图;
图8是本申请实施例提供的一种熔丝烧录装置的结构示意图;
图9是本申请实施例提供的一种电子设备的结构框图。
通过上述附图,已示出本申请实施例明确的实施例,后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请实施例构思的范围,而是通过参考特定实施例为本领域技术人员说明本申请实施例的概念。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请实施例相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本申请实施例的一些方面相一致的装置和方法的例子。
图1是本申请实施例提供的一种eFuse的结构示意图,eFuse包括熔丝单元构成的阵列,eFuse的熔丝单元包括低位熔丝单元和高位熔丝单元,图1中以8个低位熔丝单元(对应X0~X7)和8个高位熔丝单元(对应X8~X15)为例,在一些实施例中低位熔丝单元和高位熔丝单元中熔丝单元的数量可以均为16个,本申请对此不进行限定。
熔丝单元包括两个输入端和一个输出端,两个输入端分别为X端和Y端,X端(又称为Xadd端)用于接收信号X,信号X为输入控制信号;Y端(又称为Lvsbln端)用于接收信号Y。两个输入端与熔丝单元中的控制管的栅极连接。
X0至X15分别表示不同行的熔丝单元的X端,Y0至Y15分别表示不同列的熔丝单元的Y端。
熔丝单元的输出端可以与存储器的位线(Bit Line,BL)连接。
信号Y可以由存储器的字线(Word Line,WL)控制,为字线行地址信号。
图2为图1所示eFuse中熔丝单元烧录电路的示意图,参见图1和图2,熔丝单元外接有比较器,信号Y默认为1。当信号X=0时,信号X对应的控制管处于关断状态,熔丝(eFuselink)在熔断之前是一个阻值很小的电阻,比较器的阻值高于熔丝的阻值,输出为1,表示熔丝单元未烧断。
当X=1时,即向X对应的控制管的栅极施加高电位电压信号(逻辑“1”对应的电压信号,如5V)时,在烧录电压的作用下X对应的控制管导通,熔丝产生电子迁移现象,导致熔丝熔断,熔丝的阻值大于比较器的阻值,输出为0,即表示熔丝单元烧断。
在烧录时,需先后烧录eFuse中同一组的低位熔丝单元与高位熔丝单元,如X0和X8,以提高烧录判定的可靠性。同一组的低位熔丝单元与高位熔丝单元的比特位之差为低位熔丝单元或高位熔丝单元中熔丝单元的总数,如8、16或者其他值。如烧录X1的熔丝单元时,需先烧录X1的熔丝单元,之后再烧录X9的高位熔丝单元。
由于理论上同一组低位熔丝单元和高位熔丝单元在烧录时的状态一致,在相关技术中,在烧录结果判断时,若同一组的低位熔丝单元和高位熔丝单元中有一个的烧录状态为烧断,则认为所需烧录的熔丝单元已烧断。
当低位熔丝单元和高位熔丝单元的差异较大或者eFuse的稳定性较差时,采用上述烧录判定方式,容易出现已确定烧断的熔丝单元,而多次测试之后变为未烧断的现象,从而无法准确、可靠地判断熔丝单元的烧录状态,导致eFuse产品的良率降低,从而影响基于eFuse进行芯片保护、电源管理、电路校准等功能的存储器的良率。
针对上述问题,针对不稳定或者低位熔丝单元和高位熔丝单元的差异较大的eFuse产品,本申请实施例提供了一种熔丝烧录方法,实现了基于多次烧录以及连续多次读取的烧录结果单独进行低位熔丝单元和高位熔丝单元烧录判断的烧录方法,具体为,在基于多次烧录以及连续多次读取的烧录结果,确定低位熔丝单元烧录成功的前提下,对高位熔丝单元进行多次烧录以及连续多次读取烧录结果,并基于多次读取的结果,判断高位熔丝单元是否烧录成功,若成功,则eFuse烧录成功。采用上述烧录以及烧录判定方式,当由于eFuse产品不稳定,导致连续多次读取的结果不一致时,烧录判定结果为不成功,从而避免了未烧录成功的eFuse产品投入使用,提高了eFuse烧录的可靠性以及稳定性,提高了eFuse产品的良率。
图3是本申请实施例提供的一种熔丝烧录方法的流程示意图。本实施例提供的熔丝烧录方法,可以由具备相应数据处理能力的电子设备执行,如熔丝烧录设备,如图3所示,熔丝烧录方法包括以下步骤:
S301,基于烧录地址,对低位熔丝单元进行多次烧录,并多次读取经过所述多次烧录后的所述低位熔丝单元的熔丝状态,得到多个低位状态值。
其中,低位熔丝单元为eFuse中X0~X7,高位熔丝单元则为eFuse中X8~X15。
多次烧录可以为2次、3次、4次或者其他大于1的次数,多次读取可以为2次、3次、4次、6次或者其他大于1的次数,以通过多次烧录和多次读取,提高烧录的可靠性和成功率。
烧录地址用于指示需烧断的熔丝单元。烧录地址可以为二进制数,烧录地址中取值为1的比特位对应的熔丝单元为需烧断的熔丝单元。
当烧录地址不是二进制数时,如为十六进制数,则可以先将烧录地址转换为二进制数,再基于二进制的烧录地址进行多次烧录。
示例性的,以烧录地址为0x002A为例,将其转为二进制数即00101010,比特位从0开始,则比特位1、3和5对应的熔丝单元,即熔丝单元X1、X3和X5。
在一些实施方式中,对低位熔丝单元烧录或高位熔丝单元的次数T1应不少于3次,如3次、5次或者其他次数。
烧录次数越多,烧录的可靠性和成功率越高,烧录成本越高、效率越低,综合烧录的成功率、成本和效率等因素,T1取值为3。
以T1为3为例,在基于烧录地址,对低位熔丝单元进行3次烧录之后,多次读取烧录3次后的低位熔丝单元中各熔丝单元的熔丝状态,并将每次读取的低位熔丝单元中各熔丝单元的熔丝状态组合成一个低位状态值,通过多次读取,得到多个低位状态值。
熔丝状态可以包括烧断和未烧断两种状态,如采用逻辑0或1分别表示未烧断状态和烧断状态。
具体的,可以按照熔丝状态对应的熔丝单元的比特位,对每次读取的低位熔丝单元中各熔丝单元的熔丝状态进行组合,得到二进制的低位状态值。
以熔丝单元X0至X7为例,在经过5次烧录后,某一次读取的熔丝单元X0至X7的熔丝状态依次为0、1、0、1、1、0、0、0,则得到的二进制低位状态值为00011010。
在一些实施方式中,对多次烧录后的低位熔丝单元的熔丝状态的读取次数T2为偶数,如6、8、10、12等。
在一些实施方式中,T2应大于T1,以通过较多的读取次数,减小由于产品不稳定导致某一次不准确的读取结果对最终烧录结果判断的影响,提高烧录判定的准确度。
读取的次数越多,对烧录结果判定的准确度越高,烧录判定的效率越低、成本越高,综合烧录判定的准确度、效率等因素,T2取值为10,即连续10次读取经过多次烧录后的低位熔丝单元中各熔丝单元的熔丝状态,得到10个低位状态值。
在得到二进制的低位状态值之后,还可以将其转换为十六进制,以便于基于十六进制的低位状态值,得到十六进制的低位烧录结果。
S302,基于所述多个低位状态值,确定低位烧录结果。
对于低位熔丝单元第i个熔丝单元,若在该多个低位状态值中每次读取的第i个熔丝单元的状态均为烧断状态,则在低位烧录结果中第i个熔丝单元的烧录结果为已烧断;若均为未烧断状态,则在低位烧录结果中第i个熔丝单元的烧录结果为未烧断;若部分为烧断状态、部分为未烧断状态,则在低位烧录结果中第i个熔丝单元的烧录结果为烧录失败,第i个熔丝单元记为未烧断熔丝单元。
在一些实施例中,低位烧录结果可以为二进制或十六进制。
当多个低位状态值中某一比特位的值均为1时,低位烧录结果中该比特位的值为1。可以通过对读取的多个低位状态值进行逻辑与运算的方式,得到低位烧录结果。
S303,若所述低位烧录结果指示所述低位熔丝单元烧录成功,则基于所述烧录地址,对高位熔丝单元进行多次烧录,并多次读取经过多次烧录后的所述高位熔丝单元的熔丝状态,得到多个高位状态值。
若低位烧录结果指示各需烧录的熔丝单元的熔丝状态均为烧断状态,则低位熔丝单元烧录成功。
在一些实施方式中,若低位烧录结果与烧录地址一致,则低位熔丝单元烧录成功,反之则不成功。
进一步地,若低位烧录结果指示低位熔丝单元烧录不成功,则基于低位烧录结果与烧录地址的差异,确定新的烧录地址,返回步骤S301,以基于新的烧录地址进行多次烧录以及多次读取,得到新的低位烧录结果。重复上述步骤,直至最新的低位烧录结果指示低位熔丝单元烧录成功。
通过反复多次烧录直至烧录成功,提高了低位熔丝单元烧录的可靠性和准确性。
示例性的,以烧录地址为0x0003、T2=2、低位熔丝单元要烧录的地址包括16个熔丝单元为例,烧录地址为0x0003,表示需烧录的熔丝单元包括X0和X1。第一次读取得到的低位状态值为0x0001,第二次读取得到的低位状态值0x0003,则对两次读取的低位状态值进行与运算,得到低位烧录结果即0x0001,表示仅熔丝单元X0烧录成功,则低位熔丝单元烧录不成功,需重新进行低位熔丝单元烧录。由于熔丝单元X0烧录成功,则可以基于熔丝单元X1得到新的烧录地址即0x0002,以重新进行低位熔丝单元的多次烧录,得到新的低位烧录结果,若新的低位烧录结果为0x003,则低位熔丝单元烧录成功,进行后续高位熔丝单元的烧录。
在一些实施方式中,对高位熔丝单元烧录的次数应不少于3次,如3次、5次或者其他次数。
对高位熔丝单元进行多次烧录的方式以及得到多个高位状态值的方式,可以参照低位熔丝单元进行,仅将对象由低位熔丝单元替换为高位熔丝单元即可。
以烧录次数为3、读取次数为10为例,若低位烧录结果指示低位熔丝单元烧录成功,则基于烧录地址对高位熔丝单元进行3次烧录,在3次烧录之后,连续读取高位熔丝单元中各熔丝单元的熔丝状态10次,得到10个高位状态值。
高位状态值可以为二进制或十六进制,用于表示高位熔丝单元中各熔丝单元的熔丝状态。
以熔丝单元X8至X16为例,在经过3次烧录后,某一次读取的X8至X16的熔丝状态依次为0、1、0、1、1、0、1、0,则得到的二进制低位状态值为01011010。
得到高位状态值的具体方式,可以参照得到低位状态值的方式进行,在此不再赘述。
S304,基于所述多个高位状态值,确定高位烧录结果。
对于高位熔丝单元第i个熔丝单元,若在该多个高位状态值中每次读取的第i个熔丝单元的状态均为烧断状态,则在高位烧录结果中第i个熔丝单元的烧录结果为已烧断;若均为未烧断状态,则在高位烧录结果中第i个熔丝单元的烧录结果为未烧断;若部分为烧断状态、部分为未烧断状态,则在高位烧录结果中第i个熔丝单元的烧录结果为烧录失败,第i个熔丝单元记为未烧断熔丝单元。
在一些实施例中,高位烧录结果可以为二进制或十六进制。
当多个高位状态值中某一比特位的值均为1时,高位烧录结果中该比特位的值为1。可以通过对读取的多个高位状态值进行逻辑与运算的方式,得到高位烧录结果。
S305,若所述高位烧录结果指示所述高位熔丝单元烧录成功,则烧录完成。
若高位烧录结果指示高位熔丝单元中与低位熔丝单元中烧断的熔丝单元对应的熔丝单元均烧断,即熔丝状态为烧断状态,则以该烧录地址进行的eFuse烧录成功,该烧录地址对应的烧录程序完成。
在一些实施方式中,若高位烧录结果与烧录地址一致,则高位熔丝单元烧录成功,反之则不成功。
进一步地,若高位烧录结果指示高位熔丝单元烧录不成功,则基于高位烧录结果与烧录地址的差异,确定新的烧录地址,返回步骤S303,以基于新的烧录地址进行多次烧录以及多次读取,得到新的高位烧录结果。重复上述步骤,直至最新的高位烧录结果指示低位熔丝单元烧录成功。
示例性的,以需要烧录的熔丝单元为X0和X1为例,则在低位熔丝单元烧录成功之后,需要对X8和X9进行烧录。在基于烧录地址对高位熔丝单元进行3次烧录之后,以读取次数为4为例,各次读取得到的高位状态值依次为0x0001、0x0003、0x0003和0x0001,则对4次读取的高位状态值进行与运算,得到高位烧录结果即0x0001,表示仅熔丝单元X8烧录成功,则高位熔丝单元烧录不成功,需重新进行高位熔丝单元烧录。由于熔丝单元X8烧录成功,则可以基于熔丝单元X9得到新的烧录地址即0x0002,以重新进行高位熔丝单元的多次烧录,得到新的高位烧录结果,若新的高位烧录结果为0x003,则高位熔丝单元烧录成功,高烧录地址对应的烧录程序完成。
需要了解的是,在本实施例中,对高位熔丝单元和低位熔丝单元进行的烧录处理的具体方式相同,区别仅在于高位熔丝单元的烧录以低位烧录结果指示低位熔丝单元烧录成功为触发条件。
本实施例提供的熔丝烧录方法,针对eFuse烧录的应用场景,提供了一种多次烧录以及基于多次读取结果联合判定烧录成功与否的烧录方法,在低位熔丝单元或高位熔丝单元的烧录判定时,结合多次读取的烧录结果联合进行,有效避免了由于eFuse产品不稳定导致的烧录状态误判的情况;同时,在低位熔丝单元烧录判定为烧录成功之后,进行高位熔丝单元的烧录,综合低位熔丝单元和高位熔丝单元的烧录结果,进行烧录判定,当低位熔丝单元和高位熔丝单元均烧断成功后结束烧录,有效避免了由于低位熔丝单元和高位熔丝单元差异较大导致烧录判定不准确的现象,显著提高了eFuse产品烧录的稳定性和成功率,提高了eFuse产品的良率。
在一些实施方式中,所述方法还包括:
基于烧录结果,判断是否存在未烧断熔丝单元,所述烧录结果为所述低位烧录结果或所述高位烧录结果;若否,则对应的熔丝单元烧录成功。
其中,所述低位烧录结果对应的熔丝单元为低位熔丝单元,所述高位烧录结果对应的熔丝单元为高位熔丝单元;所述未烧断熔丝单元为所述烧录地址中指示烧录而熔丝状态为未烧断状态的熔丝单元。
未烧断熔丝单元为eFuse中不稳定的熔丝单元,需反复对未烧断熔丝单元进行烧录,以确定不稳定的熔丝单元成功击穿即烧断。
在一些实施方式中,未烧断熔丝单元烧录时向栅极施加的电压可以高于逻辑1对应的电压,如5V。
示例性的,未烧断熔丝单元烧录时向栅极施加的电压可以为110%的逻辑1对应的电压。
具体的,可以基于烧录结果与烧录地址的比较结果,判断是否存在未烧断熔丝单元以及确定未烧断熔丝单元。若烧录结果与烧录地址不一致,则确定存在未烧断熔丝单元,并确定烧录结果与烧录地址取值不一致的比特位对应的熔丝单元为未烧断熔丝单元。
以烧录地址为01110101为例,则需要烧录的低位熔丝单元为X0、X2、X4、X5和X6,其中X表示熔丝单元,X后面的数字表示比特位,比特位从0开始。若低位烧录结果为00110100,则存在未烧断熔丝单元,通过逐比特位比较烧录地址和低位烧录结果可知,熔丝单元X0和X6为未烧断熔丝单元。
进一步地,基于确定的未烧断熔丝单元,生成新的烧录地址,并返回对熔丝单元进行多次烧录的步骤,重复执行,直至不存在未烧断熔丝单元。
通过对未烧断熔丝单元反复烧录,进一步提高了烧录的成功率和可靠性。
图4为本申请实施例提供的另一种熔丝烧录方法的流程示意图,本实施例是在图3所示实施例的基础上,对步骤S302和步骤S304进行进一步细化,以及增加未烧断熔丝单元确定的步骤以及重新对未烧断熔丝单元烧录的步骤。
低位熔丝单元和高位熔丝单元均包括多个熔丝单元;低位状态值或高位状态值为对应的熔丝单元的熔丝状态组成的二进制数;若烧录后的熔丝单元的熔丝状态为烧断状态,则在低位状态值或高位状态值中该熔丝单元对应的比特位的值为1。
如图4所示,本实施例提供的熔丝烧录方法可以包括以下步骤:
S401,基于烧录地址,对低位熔丝单元进行多次烧录,并多次读取经过所述多次烧录后的所述低位熔丝单元的熔丝状态,得到多个低位状态值。
S402,对所述多个低位状态值进行逻辑与运算,得到所述低位烧录结果。
通过逻辑与运算,使得仅连续多次读取的熔丝状态均为烧断状态的熔丝单元,在低位烧录结果或高位烧录结果对应比特位的取值为1,从而有效避免了部分读取次数时熔丝状态为烧断状态的熔丝单元被判定为已烧断,提高了烧录判定的准确度。
S403,计算所述烧录地址减去所述低位烧录结果的差值。
在一些实施例中,可以采用异或运算实现减法,即对烧录地址和低位烧录结果进行逻辑异或运算,得到两者的差值。
S404,基于所述差值,判断是否存在未烧断熔丝单元;若否,则低位熔丝单元烧录成功,执行步骤S406;若是,则低位熔丝单元烧录不成功,执行步骤S405。
S405,基于所述差值,确定新的烧录地址;返回步骤S401,以重新对低位熔丝单元中未烧断熔丝单元进行多次烧录,直至不存在未烧断熔丝单元。
在一些实施方式中,若所述差值不为0,则确定存在未烧断熔丝单元。
通过差值是否为0的判定方式,判断烧录是否成功,逻辑简单、运算复杂度低,判定效率高。
烧录地址中需要烧断的熔丝单元对应的比特位取值为1,烧录结果中需要烧断的部分或全部的熔丝单元对应的比特位取值为1,通过两者相减,得到应当被烧断而未被烧断的熔丝单元,即未烧断熔丝单元。
可以以烧录地址减去低位烧录结果的差值为新的烧录地址,对低位熔丝单元中未烧断熔丝单元重新进行多次烧录,即重复执行步骤S401至步骤S405,直至不存在未烧断熔丝单元。
在一些实施例中,可以基于差值,确定未烧断熔丝单元,基于未烧断熔丝单元对应的比特位,生成新的烧录地址。
示例性的,以烧录地址为0x003C为例,多次读取得到的低位状态值的逻辑与运算的结果(即低位烧录结果)为0x0034,两者的差值为0x0008,则表示熔丝单元X4为未烧断熔丝单元,则新的烧录地址为0x0008,以重新对熔丝单元X4进行多次烧录。
通过以烧录地址减去低位烧录结果的差值为新的烧录地址进行反复烧录,提高了不稳定的熔丝单元烧录的成功率。
在低位熔丝单元烧录成功后,采用相同的步骤,对高位熔丝单元进行烧录,烧录的具体过程包括步骤S406至步骤S410。
S406,基于所述烧录地址,对高位熔丝单元进行多次烧录,并多次读取经过多次烧录后的所述高位熔丝单元的熔丝状态,得到多个高位状态值。
S407,对所述多个高位状态值进行逻辑与运算,得到所述高位烧录结果。
S408,计算所述烧录地址减去所述高位烧录结果的差值。
S409,基于所述差值,判断是否存在未烧断熔丝单元;若否,则烧录完成;若是,则高位熔丝单元烧录不成功,执行步骤S410。
S410,基于所述差值,确定新的烧录地址;返回步骤S406,以重新对高位熔丝单元中未烧断熔丝单元进行多次烧录,直至不存在未烧断熔丝单元。
在本实施例中,分别进行低位熔丝单元和高位熔丝单元的多次单独烧录以及连续多次读取烧录后的熔丝状态,通过联合多次读取的结果,判断低位熔丝单元或高位熔丝单元是否烧录成功,若任意一次读取的结果指示熔丝单元未烧断,则重新进行该熔丝单元的烧录,直至连续多次读取的结果均指示熔丝单元已被烧断为止,大大提高了熔丝单元烧录的成功率;同时,先基于低位熔丝单元的烧录结果进行一次烧录判定,再基于高位熔丝单元的烧录结果进行二次烧录判定,当低位熔丝单元和高位熔丝单元均烧录成功时,方结束烧录程序,显著提高了低位熔丝单元和高位熔丝单元差异较大的eFuse产品的烧录稳定性和成功率,提高了eFuse产品的良率。
为了进一步提高eFuse产品烧录的可靠性和稳定性,还可以增大熔丝烧录电压,即施加在熔丝单元的控制管栅极的电压。
在一些实施例方式中,所述方法还包括:
获取熔丝烧录电压;将所述熔丝烧录电压增大预设比例,以基于增大后的熔丝烧录电压,对所述低位熔丝单元或所述高位熔丝单元进行烧录。
示例性的,预设比例可以为5%、10%、15%或者其他比例。
在一些实施例方式中,所述预设比例为10%。
图5为本申请实施例提供的又一种熔丝烧录方法的流程示意图,如图5所示,该熔丝方法主要包括以下步骤:
将熔丝烧录电压设置为5.5V,熔丝烧录电压默认为5V,可以将默认的熔丝烧录电压增大10%,得到本次烧录所采用的熔丝烧录电压;采用5.5V的熔丝烧录电压连续多次烧录低位熔丝单元;连续读取低位熔丝单元的熔丝状态10次;通过10次读取的熔丝状态,确定不稳定的熔丝单元(未烧断熔丝单元);采用5.5V的熔丝烧录电压连续多次烧录不稳定的熔丝单元,直至不存在不稳定的熔丝单元,即低位熔丝单元烧录成功;在低位熔丝单元烧录成功后,采用5.5V的熔丝烧录电压连续多次烧录高位熔丝单元;连续读取高位熔丝单元的熔丝状态10次;通过10次读取的熔丝状态,确定不稳定的熔丝单元(未烧断熔丝单元);采用5.5V的熔丝烧录电压连续多次烧录不稳定的熔丝单元,直至不存在不稳定的熔丝单元,即高位熔丝单元烧录成功,烧录程序结束。
图6为本申请实施例提供的另一种熔丝烧录方法的流程示意图,在本实施例中以T1为3,T2为10为例进行说明,如图6所示,该熔丝方法主要包括以下步骤:
S601,基于烧录地址,确定需要烧录的熔丝单元的地址信息。
S602,采用5.5V电压烧录对应的一个或多个低位熔丝单元,烧录次数加1。
烧录次数的初始值为0。对应的一个或多个低位熔丝单元为需要烧录的熔丝单元,或者地址信息对应的熔丝单元。
S603,读取该一个或多个低位熔丝单元的熔丝状态。
S604,判断读取的熔丝状态是否均为0;若是,则执行步骤S606;若否,则执行步骤S605。
熔丝状态为0表示对应的熔丝单元击穿或已被烧断。
S605,判断烧录次数是否大于或等于3次;若是,则执行步骤S606;若否,则返回步骤S602,进行再次烧录。
S606,连续读取各低位熔丝单元的熔丝状态10次。
S607,读取的10次熔丝状态进行与运算,得到低位烧录结果。
低位烧录结果用于描述10次读取的需要烧录的各低位熔丝单元熔丝状态与运算的结果。
在一些实施例中,低位烧录结果可以为二进制数或十六进制数,包括10次读取的所有的低位熔丝单元的熔丝状态与运算的结果,所有的低位熔丝单元包括需要烧录和不需要烧录的低位熔丝单元。
S608,运算低位烧录结果与烧录地址,产生记录未烧断熔丝单元的文件。
具体的,针对烧录地址中值为1的比特位,将该比特位与低位烧录结果中的对应的比特位进行与运算,若运算结果为1,则该比特位对应的低位熔丝单元为未烧断熔丝单元,将未烧断熔丝单元记录至该文件中。
在一些实施例方式中,可以计算烧录地址与低位烧录结果的差值,基于该差值,确定未烧断熔丝单元,并记录至该文件中。
S609,判断该文件的容量是否为0;若是,则执行步骤S611;若否,则重置烧录次数后,跳转至步骤S610。
该文件用于指示低位熔丝单元中的未烧断熔丝单元。该文件中可以存储未烧断熔丝单元的地址信息。
文件的容量为0表示低位熔丝单元中不存在未烧断熔丝单元,即低位熔丝单元烧录成功。
重置烧录次数,具体为将烧录次数重置为0。
S610,读取文件中的未烧断熔丝单元的地址信息,返回步骤S602,以对低位熔丝单元中未烧断熔丝单元进行重新烧录。
S611,采用5.5V电压烧录对应的一个或多个高位熔丝单元,烧录次数加1。
对应的一个或多个高位熔丝单元为烧录地址中指示烧录的低位熔丝单元对应的高位熔丝单元,如与烧录地址中指示烧录的低位熔丝单元同一组的高位熔丝单元,如X0和X8,X1和X9。
S612,读取该一个或多个高位熔丝单元的熔丝状态。
S613,判断读取的熔丝状态是否均为0;若是,则执行步骤S615;若否,则执行步骤S614。
S614,判断烧录次数是否大于或等于3次;若是,则执行步骤S615;若否,则返回步骤S611,进行再次烧录。
S615,连续读取各高位熔丝单元的熔丝状态10次。
S616,读取的10次熔丝状态进行与运算,得到高位烧录结果。
高位烧录结果用于描述10次读取的需要烧录的各高位熔丝单元熔丝状态与运算的结果。
在一些实施例中,高位烧录结果可以为二进制数或十六进制数,包括10次读取的所有的高位熔丝单元的熔丝状态与运算的结果,所有的高位熔丝单元包括需要烧录和不需要烧录的高位熔丝单元。
S617,运算高位烧录结果与烧录地址,产生记录未烧断熔丝单元的文件。
具体的,针对烧录地址中值为1的比特位,将该比特位与高位烧录结果中的对应的比特位进行与运算,若运算结果为1,则该比特位对应的高位熔丝单元为未烧断熔丝单元,将未烧断熔丝单元记录至该文件中。
在一些实施例方式中,可以计算烧录地址与高位烧录结果的差值,基于该差值,确定未烧断熔丝单元,并记录至该文件中。
S618,判断该文件的容量是否为0;若是,则烧录程序结束;若否,则执行步骤S619。
该文件用于指示高位熔丝单元中的未烧断熔丝单元。
该文件中可以存储未烧断熔丝单元的地址信息。
文件的容量为0表示高位熔丝单元中不存在未烧断熔丝单元,即高位熔丝单元烧录成功。
S619,读取文件中的未烧断熔丝单元的地址信息,返回步骤S611,以对高位熔丝单元中未烧断熔丝单元进行重新烧录。
图7为本申请实施例提供的又一种熔丝烧录方法的流程示意图,如图7所示,该熔丝方法包括两大阶段低位烧录阶段和高位烧录阶段,具体主要包括以下几个步骤:
步骤一、低位熔丝单元烧录,如采用5.5V电压,基于烧录地址对低位熔丝单元进行多次烧录;
步骤二、判定低位熔丝单元烧录结果,具体通过连续多次(如10次)读取的需要烧录的低位熔丝单元的熔丝状态,判断需要烧录的低位熔丝单元的熔丝状态在各次读取的结果中是否均为0,确定存在至少一次读取时不为0的需要烧录的低位熔丝单元为不稳定的熔丝单元;
步骤三、重新烧录低位熔丝单元中不稳定的熔丝单元,具体可以为采用5.5V电压,多次烧录低位熔丝单元中不稳定的熔丝单元;
步骤四、判断连续多次读取的不稳定的熔丝单元的熔丝状态是否均为0;若否,则返回步骤三,以反复对不稳定的熔丝单元进行烧录;若是,则执行步骤五;
步骤五、高位熔丝单元烧录,如采用5.5V电压,基于烧录地址对高位熔丝单元进行多次烧录;
步骤六、判定高位熔丝单元烧录结果,具体通过连续多次(如10次)读取的需要烧录的高位熔丝单元的熔丝状态,判断需要烧录的高位熔丝单元的熔丝状态在各次读取的结果中是否均为0,确定存在至少一次读取时不为0的需要烧录的高位熔丝单元为不稳定的熔丝单元;
步骤七、重新烧录高位熔丝单元中不稳定的熔丝单元,具体可以为采用5.5V电压,多次烧录高位熔丝单元中不稳定的熔丝单元;
步骤八、判断连续多次读取的不稳定的熔丝单元的熔丝状态是否均为0;若否,则返回步骤七,以反复对不稳定的熔丝单元进行烧录;若是,则结束。
对应于上述方法实施例,图8是本申请实施例提供的一种熔丝烧录装置的结构示意图。如图8所示,该熔丝烧录装置包括:低位烧录模块810、低位烧录结果获取模块820、高位烧录模块830、高位烧录结果获取模块840和烧录完成判定模块850。
低位烧录模块810用于基于烧录地址,对低位熔丝单元进行多次烧录,并多次读取经过多次烧录后的所述低位熔丝单元的熔丝状态,得到多个低位状态值;低位烧录结果获取模块820用于基于所述多个低位状态值,确定低位烧录结果;高位烧录模块830用于若所述低位烧录结果指示所述低位熔丝单元烧录成功,则基于所述烧录地址,对高位熔丝单元进行多次烧录,并多次读取经过多次烧录后的所述高位熔丝单元的熔丝状态,得到多个高位状态值;高位烧录结果获取模块840用于基于所述多个高位状态值,确定高位烧录结果;烧录完成判定模块850用于若所述高位烧录结果指示所述高位熔丝单元烧录成功,则烧录完成。
在一些实施方式中,所述装置还包括不稳定熔丝单元判断模块,用于:
基于烧录结果,判断是否存在未烧断熔丝单元,所述烧录结果为所述低位烧录结果或所述高位烧录结果;若否,则对应的熔丝单元烧录成功;其中,所述低位烧录结果对应的熔丝单元为低位熔丝单元,所述高位烧录结果对应的熔丝单元为高位熔丝单元;所述未烧断熔丝单元为所述烧录地址中指示烧录而熔丝状态为未烧断状态的熔丝单元。
在一些实施方式中,所述低位熔丝单元和所述高位熔丝单元均包括多个熔丝单元;所述低位状态值或所述高位状态值为对应的熔丝单元的熔丝状态组成的二进制数;若烧录后的熔丝单元的熔丝状态为烧断状态,则所述低位状态值或所述高位状态值中所述熔丝单元对应的比特位的值为1。
相应的,低位烧录结果获取模块820,具体用于:对所述多个低位状态值进行逻辑与运算,得到所述低位烧录结果;高位烧录结果获取模块840,具体用于:对所述多个高位状态值进行逻辑与运算,得到所述高位烧录结果。
在一些实施方式中,不稳定熔丝单元判断模块,具体用于:
计算所述烧录地址减去所述烧录结果的差值;基于所述差值,判断是否存在未烧断熔丝单元;若否,则对应的熔丝单元烧录成功。
在一些实施方式中,若所述差值不为0,则确定存在未烧断熔丝单元。
在一些实施方式中,若存在未烧断熔丝单元,所述装置还包括重新烧录模块,用于:
基于所述差值,确定新的烧录地址,返回执行对对应的熔丝单元进行多次烧录的步骤。
在一些实施方式中,所述装置还包括:
烧录电压设置模块,用于获取熔丝烧录电压;将所述熔丝烧录电压增大预设比例,以基于增大后的熔丝烧录电压,对所述低位熔丝单元或所述高位熔丝单元进行烧录。
在一些实施方式中,所述预设比例为10%。
在一些实施方式中,对所述低位熔丝单元或所述高位熔丝单元烧录的次数不少于3次。
在一些实施方式中,读取烧录后所述低位熔丝单元或所述高位熔丝单元的次数大于对所述低位熔丝单元或所述高位熔丝单元烧录的次数。
上述装置实施例是与前述方法实施例对应的实施例,具有与方法实施例相同的技术效果。该装置实施例的详细说明可以参照前述方法实施例的详细说明,在此不再赘述。
本申请实施例还提供一种电子设备,包括:至少一个处理器和存储器。
所述存储器存储计算机执行指令。所述至少一个处理器执行所述存储器存储的计算机执行指令,使得所述电子设备实现上述熔丝烧录方法。
图9是本申请实施例提供的一种电子设备的结构框图。该电子设备包括存储器89和至少一个处理器920。
其中,存储器910存储计算机执行指令。
至少一个处理器920执行存储器910存储的计算机执行指令,使得电子设备实现前述实施例提供的熔丝烧录方法。
其中,存储器910和处理器920通过总线930连接。
本申请实施例还提供一种计算机可读存储介质,所述计算机可读存储介质中存储有计算机执行指令,当处理器执行所述计算机执行指令时,使处理器实现如本申请任意实施例提供的方法。
本申请实施例还提供一种计算机程序产品,包括计算机程序,所述计算机程序被处理器执行时实现如本申请任意实施例提供的方法。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本申请实施例序号仅仅为了描述,不代表实施例的优劣。
以上仅为本申请实施例的优选实施例,并非因此限制本申请实施例的专利范围,凡是利用本申请实施例说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请实施例的专利保护范围内。
Claims (10)
1.一种熔丝烧录方法,其特征在于,包括:
基于烧录地址,对低位熔丝单元进行多次烧录,并多次读取经过所述多次烧录后的所述低位熔丝单元的熔丝状态,得到多个低位状态值;
基于所述多个低位状态值,确定低位烧录结果;
若所述低位烧录结果指示所述低位熔丝单元烧录成功,则基于所述烧录地址,对高位熔丝单元进行多次烧录,并多次读取经过多次烧录后的所述高位熔丝单元的熔丝状态,得到多个高位状态值;
基于所述多个高位状态值,确定高位烧录结果;
若所述高位烧录结果指示所述高位熔丝单元烧录成功,则烧录完成。
2.根据权利要求1所述的方法,其特征在于,所述方法还包括:
基于烧录结果,判断是否存在未烧断熔丝单元,所述烧录结果为所述低位烧录结果或所述高位烧录结果;
若否,则对应的熔丝单元烧录成功;
其中,所述低位烧录结果对应的熔丝单元为低位熔丝单元,所述高位烧录结果对应的熔丝单元为高位熔丝单元;所述未烧断熔丝单元为所述烧录地址中指示烧录而熔丝状态为未烧断状态的熔丝单元。
3.根据权利要求2所述的方法,其特征在于,所述低位熔丝单元和所述高位熔丝单元均包括多个熔丝单元;所述低位状态值或所述高位状态值为对应的熔丝单元的熔丝状态组成的二进制数;若烧录后的熔丝单元的熔丝状态为烧断状态,则所述低位状态值或所述高位状态值中所述熔丝单元对应的比特位的值为1;
基于所述多个低位状态值,确定所述低位烧录结果,以及基于所述多个高位状态值,确定所述高位烧录结果,包括:
对所述多个低位状态值进行逻辑与运算,得到所述低位烧录结果;
对所述多个高位状态值进行逻辑与运算,得到所述高位烧录结果。
4.根据权利要求3所述的方法,其特征在于,基于烧录结果,判断是否存在未烧断熔丝单元,包括:
计算所述烧录地址减去所述烧录结果的差值;
基于所述差值,判断是否存在未烧断熔丝单元。
5.根据权利要求4所述的方法,其特征在于,若所述差值不为0,则确定存在未烧断熔丝单元。
6.根据权利要求4所述的方法,其特征在于,若存在未烧断熔丝单元,所述方法还包括:
基于所述差值,确定新的烧录地址,返回执行对对应的熔丝单元进行多次烧录的步骤。
7.根据权利要求1-6任一项所述的方法,其特征在于,所述方法还包括:
获取熔丝烧录电压;
将所述熔丝烧录电压增大预设比例,以基于增大后的熔丝烧录电压,对所述低位熔丝单元或所述高位熔丝单元进行烧录。
8.根据权利要求1-6任一项所述的方法,其特征在于,读取烧录后所述低位熔丝单元或所述高位熔丝单元的次数大于对所述低位熔丝单元或所述高位熔丝单元烧录的次数。
9.一种熔丝烧录装置,其特征在于,包括:
低位烧录模块,用于基于烧录地址,对低位熔丝单元进行多次烧录,并多次读取经过多次烧录后的所述低位熔丝单元的熔丝状态,得到多个低位状态值;
低位烧录结果获取模块,用于基于所述多个低位状态值,确定低位烧录结果;
高位烧录模块,用于若所述低位烧录结果指示所述低位熔丝单元烧录成功,则基于所述烧录地址,对高位熔丝单元进行多次烧录,并多次读取经过多次烧录后的所述高位熔丝单元的熔丝状态,得到多个高位状态值;
高位烧录结果获取模块,用于基于所述多个高位状态值,确定高位烧录结果;
烧录完成判定模块,用于若所述高位烧录结果指示所述高位熔丝单元烧录成功,则烧录完成。
10.一种电子设备,其特征在于,包括:存储器和至少一个处理器;
所述存储器存储计算机执行指令;
所述至少一个处理器执行所述存储器存储的计算机执行指令,使得所述电子设备实现如权利要求1-9任一项提供的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310776139.4A CN116758964A (zh) | 2023-06-27 | 2023-06-27 | 熔丝烧录方法、装置及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310776139.4A CN116758964A (zh) | 2023-06-27 | 2023-06-27 | 熔丝烧录方法、装置及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116758964A true CN116758964A (zh) | 2023-09-15 |
Family
ID=87956885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310776139.4A Pending CN116758964A (zh) | 2023-06-27 | 2023-06-27 | 熔丝烧录方法、装置及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116758964A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117293047A (zh) * | 2023-11-23 | 2023-12-26 | 深圳市芯茂微电子有限公司 | 一种电修调方法、装置及芯片 |
-
2023
- 2023-06-27 CN CN202310776139.4A patent/CN116758964A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117293047A (zh) * | 2023-11-23 | 2023-12-26 | 深圳市芯茂微电子有限公司 | 一种电修调方法、装置及芯片 |
CN117293047B (zh) * | 2023-11-23 | 2024-04-16 | 深圳市芯茂微电子有限公司 | 一种电修调方法、装置及芯片 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4601031A (en) | Repairable ROM array | |
US20180075922A1 (en) | Semiconductor device including fuse circuit | |
US7561482B2 (en) | Defective block isolation in a non-volatile memory system | |
US10541045B2 (en) | Semiconductor apparatus related to the repairing of a redundancy region | |
US4833652A (en) | Semiconductor memory device having a self-diagnosing function | |
CN102237146A (zh) | 半导体存储装置的修复电路和修复方法 | |
JP2006228330A (ja) | 半導体記憶装置 | |
US9978463B2 (en) | Semiconductor apparatus and repair method thereof | |
CN116758964A (zh) | 熔丝烧录方法、装置及电子设备 | |
KR102276007B1 (ko) | 집적 회로의 리페어 정보 제공 장치 | |
US9847142B2 (en) | Semiconductor apparatus and repair method thereof | |
CN111352594B (zh) | eFuse中写入数据、读取数据的方法及装置 | |
US7755956B2 (en) | Non-volatile semiconductor memory and method for replacing defective blocks thereof | |
US6888764B2 (en) | Semiconductor device including semiconductor memory | |
US9093178B1 (en) | Integrated circuit with programmable storage cell array and boot-up operation method thereof | |
US5644530A (en) | Electrically modifiable non-volatile memory incorporating test functions | |
EP0763794A2 (en) | Semiconductor memory and method for substituting a redundancy memory cell | |
US11335427B1 (en) | Memory test circuit | |
US5594693A (en) | Matrix device with redundancy fuses for integrated memory | |
US6639863B2 (en) | Semiconductor integrated circuit device having link element | |
US7352638B2 (en) | Method and apparatus for testing a memory device | |
KR100673669B1 (ko) | 메모리 셀 및 기준 셀을 포함하는 집적 메모리 | |
JP2012155788A (ja) | Nand型フラッシュメモリ | |
CN106710632B (zh) | 存储器装置 | |
TWI724937B (zh) | 記憶體測試電路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |