TW465077B - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
TW465077B
TW465077B TW089112998A TW89112998A TW465077B TW 465077 B TW465077 B TW 465077B TW 089112998 A TW089112998 A TW 089112998A TW 89112998 A TW89112998 A TW 89112998A TW 465077 B TW465077 B TW 465077B
Authority
TW
Taiwan
Prior art keywords
gate
insulating film
region
aforementioned
film
Prior art date
Application number
TW089112998A
Other languages
English (en)
Inventor
Junji Yagishita
Tomohiro Saito
Toshihiko Iinuma
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW465077B publication Critical patent/TW465077B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/66583—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with initial gate mask or masking layer complementary to the prospective gate location, e.g. with dummy source and drain contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/901—MOSFET substrate bias

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

46 : 5 0 7, 第灼11號專利申請案 Λ7 中文說明#修正頁(90年7月） B7 五、發明説明（1 ) 相關申請 本申請係以先前曰本專利申請第1 1-186995號案（於1999年 6月30日申請）為基礎並主張優先權，且在此結合全文以作 為參考。 發明之背景 本發明係關於一種電連接MISFET通道下部之井（well)與 閘極的半導體裝置及其製造方法。 以往，為了要降低半導體裝置之消耗電力，係以持續減 低電源電壓Vdd作為因應。然而，為了防止截止電流之增加 而MISFET之臨限電壓Vth就無法過於減低。因而，就傾向 於減低電晶體之驅動能力Id » 作為解決此問題的裝置，有一種DTMISFET(動態臨限電 壓金屬絕緣物半導體場效電晶體）被提出（Fariborz Assaderaghi, et al, "Dynamic threshold-voltage MOSFET (DTMOS) for Ultra-Low voltage VLSI", IEEE Trans. Electron Devices, Voi· 44. pp.414-421，1997)。 參照圖26A、26B，說明DTMISFET之構造。圖26A係顯示 習知之DTMISFET構成的立體圖。圖26A係顯示DTMISFET 構成的立體圖，圖26B係顯示圖26A之A-A'部之剖面的剖面 圖。在圖26A、26B中，3500為SOI基板，3501為矽（Si)基板 ，3502為絕緣層，3503為矽主體（Si-Body)(井區域），3504 為n +型之源極及汲極，3505為閘極絕緣膜，3506為由多晶 矽所構成的閘極，3507為構成與連接閘極之金屬栓塞3508 之連接部的P +擴散層。 本紙張尺度適州中阐®家標率(CNS) A.1規格（210 X 297公楚） 4 6 5 (W12998號專利申請案 _中文說明書修正页(9〇年7月、 五、發明説明（2 ) A7 B7 月)^ 修正丨 補充 DTM[SFET ’係一種電連接閘極與通道下部之井（矽主體） 的MISFET ’且為即使電源電壓Vdd小而其驅動能力也大， 而且具有截止電流小之優點的裝置。產生此種優點的理由 ’可依閘極電壓施加在基板上以發生基板偏壓效應，當電 晶體導通時其臨限電壓Vih低，而當截止時Vth高的動作原 理來加以說明。 更且，其他的優點有如下幾點： (1) DTMOS因其縱向電場小而載子之移動率大，可實現較 高的驅動能力； (2) 在未發生短通道效應之區域上s-fact〇r經常成為 60mV/decade的理想值（室溫下的最佳值）；以及 (3) 可實現一種本來很難以使用中間能隙功函數（mid- gap work function)之金屬閘極（例如使用氮化鈦（TiN)的閘極）的 MISFET來實現的低臨限電壓Vth等。 然而，在DTMISFET中有以下之缺點，而難以實用化。 (1)為了要形成多晶梦與碎主體之間的連接部（接觸孔與 金屬栓塞），而會增大裝置之佔有面積，且製造步驟會變得 複雜’如圖2 7所示，當每一個電晶體形成二個用以連接閘 極與井區域之接觸時’就會增大裝置之佔有面積，且製造 步驟會變得複雜。接觸孔形成於矽主體3502之左右兩側的 理由’係因當硬主禮之電阻很南時有發生閘極之RC延遲、 或沿著通道宽度方向臨限電壓V t h變得不均等的危險之故， 另外，在圖27中與圖2 6A、26B相同的部位上附記相同的元 件編號，並省略其說明。 本紙張尺度逮爪中國國家標準(CNS) A4规格（2川x 297公楚^ 465077 經濟部智慧財產局員工消費合作社印製 A7 B7_ 五、發明說明（3 ) (2)主體電阻增大而發生閘極之RC延遲，易對電路動作 帶來不良影響。 - (3 )源極/汲極之接面電容大於習知之MOSFET。近年來， 爲了要減低源極/汲極與矽主體間之ρ η接面洩漏電流，雖然 提案一種介以電容器連接閘極與主體的嘗試（IEEE International Solid-State Circuits Conference Digest of Technical paper,p.292,1997)，但是因形成電容器而使裝置面積增大而 造成很大的問題。（如介紹文獻所記載般，在介以電容器連 接閘極與主體時，亦必須形成ρ η接面二極體）。 (4)因源極/汲極與矽主體間之ρη接面係爲順向偏壓，所以 當Vdd高過0.7V左右時洩漏電流就會增大而變得無法使用。 發明之簡單摘述 本發明之目的，係在於提供一種可謀求DTMISFET之佔有 面積的縮小，同時可謀求製造步驟簡化的半導體裝置及其 製造方法。 本發明爲了達成上述目的而構成如下。 本發明之半導體裝置，其係電連接形成於半導體基板上 之MISFET的閘極、及前述MISFET之通道下方的井區域，前 述MISFET，係形成於在前述半導體基板上形成島狀的元件 區域上，前述MISFET之閘極與前述半導體基板之井區域的 電連接，係在前述島狀之元件區域的侧面進行者。 較佳者爲，前述開極與前述井區域之電連接，係介以形 成於前述島狀之元件區域侧面乏一部分上的電容器而進行 者。 -6 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) --Ϊ I I ------訂 ---------- ^ 46 50 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（ 本發明之半導體裝置，其係包含有：半導體基板，包含 由下部構造及上部構造所構成的島狀元件區域，而.該上部 構造，其與形成於該下部構造上之基板主面平行的截面積 係小於下部構造者；閘極絕緣膜，形成於前述元件區域之 上部構造上面；側壁絕緣膜，形成於前述元件區域之下部 構造上及上部構造側面；以及閘極，連接前述閘極絕緣膜 上、前述侧壁絕緣膜之表面、及前述元件區域之下部構造 側面而形成。 本發明之半導體裝置’其係包含有：半導體基板，包含 由下部構造及上部構造所構成的島狀元件區域，而該上部 構造，其與形成於該下部構造上之基板主面平行的截面積 係小於下部構造者；閘極絕緣膜，形成於前述元件區域之 上邵構造上面；閘極，形成於該閘極絕緣膜上；元件侧壁 絕緣膜，形成於前述元件區域之上部構造側面、及閘極之 側面’而其表面係形成比該間極之表面還低；以及接觸， 形成於前述元件區域之下邵構造側面、及前述元件侧壁I邑 緣膜之側面’用以電連接前述問極及前述元件區域之下部 構造側面。 本發明之半導體裝置，其係包含有：丰導體基板，包含 由下部構造及上部構造所構成的島狀元件區域，而該上部 構造，其與形成於該下部構造上之基板主面平行的截面積 係小於下部構造者；閘極絕緣膜，形成於前述元件區域之 上邵構造上面；側壁絕緣膜，形成於前述元件區域之上部 構造侧面上；電容器絕緣膜，形成於與前述元件區域之下 本紙張尺度適用中固國家標準（CNS)A4規格（210 X 297公爱） (請先閲讀背面之注意事項再填寫本頁) Μ 1 ^--------訂----- 465077
發明說明（ 部構造相對向的側面上；開極，形成 以及電容器電極’形成於前述電容器：邑:膜上； 極電連接。 上’與前述閘 (靖先閱讀背面之注意事項再填寫本頁) .本發明’較佳者爲’前述閘極與前述 連續形成之電極材料所構成。 裔电極，係由 本發明之半導體裝置，其係電連接形 之腦而的祕、及前述娜阳之通道下方基板j 述罐T，係形成於在前述半導體基板上形成=: :域=6:—邵分上’前述MISFET之閘極與前述半導：基 ::井區域的電連接’係在前述島狀之元件區域的= 本發明’較佳者爲，形成有二個電連接在與 件區域相對向之側面上的關K ^ t島狀疋 ，…、"側面上的間極。更佳者爲，形成有源極及 以夹住形成於與前述島狀元件區域相對向之側面上 的可述二個閘極。 經濟部智慧財產局員工消費合作社印製 本發明之半導體裝置，其特徵爲包含有：半導體 包含由下部構造及上部構造所構成的島狀元件區域，而該 上邵構造，其與形成於該下部構造上之基板主面平行的截 :積係小於下部構造者―對閘⑯絕緣膜，分別形成於與 心述元件區域之下郅構造相對向的侧面上：側壁絕緣膜， 形成於前述元件區域之上部構造侧面上閘極，形成於前 述—對閛極絕緣膜上、前述側壁絕緣膜之表面、及前述元 件區域之上邵構造上；以及源極及汲極區域，形成於前述 一件ϋ域之下部構造上用以夹住前述一對閘極絕緣膜。 -8 - 本紙張尺度適用中國國家標準（CNSDA4規格（210 X挪公复）
4 6 5》孟1了2998號專利申請案 _中文說明書修正頁(90年·7ΡΜ 五、發明説明（6 ) 上述半導體裝置中，較佳者為，前述閘極係由金屬材料 所構成。 本發月之半導體裝置之製造方法，其係包含有以下之步 鄉：在形成有半導體基板上之MOS電晶體之源極及汲極及 通道區域的區域上形成光罩材料；將前述光罩材料用作蝕 刻光罩並將前述半導體基板蝕刻至預定深度，以在半導體 基板上形成凸部：在前述光罩材料及前述凸部之侧面形成 側壁絕緣膜；將前述光罩材料及前述元件側壁絕緣膜用作 光罩並蝕刻前述半導體層，以形成由前述凸部構成之上部 構造及形成於該上部構造之τ部訂部構造所構成的島狀 元件區域；在形成有前述半導體基板上之閘極的區域上形 成可自由處理的閘（disp〇sble gate，即可拋棄的閘之意，以 後簡稱自㈣）；在前述元件區域之上部構造上形成源極及 汲極；在前述半導體基板上形成與該自由閘之側部相接且 使該自由閘之上面露出的層間絕緣膜；去除該自由閘，以 形成使前述元件區域露出的閘極溝；在露出於前述閘極溝 之底面的前述元件區域之上部構造上面形成閘極絕緣膜； 以及在前述閘極溝内埋設形成電連接前述元件區域之下部 構造侧面的閘極。 ，本發明之〗導體裝置之製造m係包含彳以下之步 驟.在介以絕緣層而形成於半導體基板上之形成有半導體 層上面< MIS電晶體之源極、汲極及閘極的區域上形成光罩 材料：將前述光罩材料用作光罩並蝕刻前述半導體層，以 在3半導粗層上形成凸部；在前述半導禮層之凸部侧面上 形成第一側壁絕緣膜；將前述光罩材料及第一側壁絕緣膜
本紙张通川中搏國私標準(CMS) A4規格（2U)X 297公势J 465077 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（7 ) 用作光罩並蚀刻前逑半遂轉u 形成由前述凸部構成之上：：：使前述述絕緣層露出，以 下部的下部構造所構成的島^及形成於該上部·構造之 T -15 ^ ^ ^ - 狀兀件區域；在前述元件區域 之下部構匕側面及弗—側壁 ^ 、·巴·..彖膜又侧面上形成第二側壁 壁絕緣膜、第一側壁絕成有嘯緣層、第二側 上面之問極的區域；在前述元件區域之上部構造 — 在則逑疋件區域之上部構造上面形成 源極及波極；在形成絕緣膜 緣膜之表面平坦化以使兮自由^ ^自由問之後，使琢絕 m — 使4自由閘露出；去除該自由閘，以 4 邵構造側面露出的問極溝；在前 述閘極溝底面之前述元件區祕 凡什R域的上邵構造上面形成閘極絕
緣膜；以及在前述開極溝内埋設形成閘極D 本發明之半導體裝置之製造方法，其係包含有以下之步 驟在Φ成有半導體基板上之半導體層上的则電晶體之源 極、没極及閉極的區域上形成光罩材料：將前述光罩材料 用作光罩並1虫刻前述半導體層，以在該半導體基板上形成 凸邵丄在前述半導體層之凸部側部上形成第一側壁絕緣膜 將第一光罩材料及第一側壁絕緣膜用作光罩並蝕刻前述 半導體層，以形成由前述凸部構成之上部構造、及形成於 該上部構造之下部的下部構造所構成的島狀元件區域；形 成用以覆蓋前述元件區域以外之前述半導體基板表面的絕 緣層’俾使前述元件區域之下部構造側面的上端部露出； 在d述Λ件區域之下部構造側面及第一側壁絕緣膜之側面 上形成第二倒壁絕緣膜；形成自由閘用以覆蓋形成有前述 10 · 本紙張尺度適用t國國家標準（CNS)A4規格⑵G χ 297公爱 -------I---产------r---^--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 465077 A7 --------- B7 五、發明說明（） 絕緣層、第二側璧絕緣膜、第一側壁絕緣膜、及前述元件 區域之上部構造上面之閘極的區域；在前述元件良域之上 邵構造上面形成源極及汲極；在形成絕緣膜以覆蓋該自由 閘之後’使該絕緣膜之表面平坦化以使該自由閘露出；去 除該自由問’以形成連接前述元件區域之下部構造側面的 閘極溝：在前述閘極溝底面之前述元件區域的上部構造上 面形成閘極絕緣膜；以及在前述閘極溝内埋設形成閘極。 本發明之半導體裝置之製造方法，其係包含有以下之步 驟：在介以絕緣層而形成於半導體基板上之形成有半導體 層上面之MOS電晶體之源極、汲極及閘極的區域上形成光 罩材料；將前述光罩材料用作蝕刻光罩並蝕刻前述半導體 層至預足深度，以在半導體層上形成凸部；在前述光罩材 料及如述半導體層之凸部側面形成元件侧壁絕緣膜：將前 述光罩材料及前述元件側壁絕緣膜用作光罩並蚀刻前述半 導體層而使前述述絕緣層露出，以形成由前述凸部構成之 上郅構造、及形成於該上部構造之下部的下部構造所構成 的島狀7C件區域；在前述元件區域之下部構造側面及前述 元件側壁絕緣膜之側面上形成虛設接觸；在前述虛設接觸 之周圍形成第一絕緣膜；使前述元件側壁絕緣膜之表面後 退；去除前述光罩材料之一部分或全部；在形成有前述閘 極之區域的上面形成與前述虛設接觸連接的自由閘，前述 問極係包含前述元件區域之上部構造的前述通道區域；將 泫自由閘用作光罩以在前述凸元件區域之上部構造上面形 成源極及汲極；在前述半導體基板上形成絕緣膜用以覆蓋 -11 - 本紙張尺度適用甲國國家標準（CNS)A4規格（21〇 X 297公爱） -----1------¢-裝--------訂---------^ 1 (請先閱讀背面之注意事項再填寫本頁) 465077 ^_____ 經濟部智慧財產局員工消費合作社印製 A7 B7 發明說明（9) 該自由閘之侧面，同時使該自由閘之表面露出；去除該自 由閘，以形成使前述虛設接觸露出的閘極溝；在前述問杨 溝内邵形成閘極絕緣膜；在前述閘極溝内埋設形成前述間 極；使前述虛設接觸之上面露出；去除前述虚設接觸以形 成使前述元件區域之下部構造側面露出的接觸溝；以及在 前述接觸溝内埋設形成接觸電極。 本發明之半導體裝置之製造方法，其係包含有以下之步 驟：在形成有半導體基板上之MOS電晶體之源極、没極及 閘極的區域上形成光罩材料；將前述光罩材料用作蚀刻光 罩並蝕刻前述半導體基板至預定深度，以在半導體基板上 形成凸部；在前述光罩材料及前述凸部之側面形成側壁絕 緣膜；將前述光罩材料及前述元件側壁絕緣膜用作光罩並 蚀刻七述半導體層，以形成由如述3部構成之上部構造、 及形成於該上部構造之下部的下部構造所構成的島狀元件 區域；在前述元件區域之下部構造側面及前述元件侧壁絕 緣膜之側面上形成虚設接觸；在前述虛設接觸之周圍形成 第一絕緣膜；使前述元件侧壁絕緣膜之表面後退；去除前 述光罩材科之一部分或全部；在形成有前述閘極之區域的 上面形成與前述虛設接觸連接的自由閘，前述閘極係包含 前述元件區域之上部構造的前述通道區域；將該自由閘用 作光罩以在前述元件區域之上部構造上面形成源極及汲極 ;在前述丰導體基板上形成第二絕緣膜用以覆蓋該自由閘 之側面，同時使該自由閘之表面露出；去除該自由閘，以 形成使前述虛設接觸露出的閘極溝；在前述閘極溝之内部 -12- 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） ------------裝--------訂---------^ I (請先閱讀背面之注意事項再填寫本頁) 4650 7 7 A7 B7 五、發明說明（） 形成閘極絕緣膜；在前述閘極溝内埋設形成閘極；使前述 虚設接觸 < 上面露出；去除前述虛設接觸以形成使側壁之 一部分連接在前述元件區域之下部構造側面的接觸溝；以 及在前述接觸溝内埋設形成接觸電極。 本發明之半導體裝置之製造方法’其係包含有以下之步 驟：在形成有半導體基板上之MOS電晶體之源極、汲椏及 閘極的區域上形成光罩材#;將冑述光罩材料用作蚀刻光 罩並蝕刻前述半導體基板至預定深度，以在半導體基板上 形成凸部；在前述光罩材料及前述凸部之側面形成側壁絕 緣膜；將前述光罩材料及前述元件側壁絕緣膜用作光罩並 蚀刻前述半導體層，以形成由前述凸部構成之上部構造、 及形成於該上部構造之下部的下部構造所構成的島狀元件 區域；在形成有前述半導體基板上之閘極的區域上形成自 由^在前述元件區域之上部構造上面形成源極及没極； 在前述半導體基板上形成與該自由閘之側部接觸，且使該 自$閘之表面露出的層間絕緣膜；去除該自由閘，以形成 使前述元件區域之—部分露出的問極溝；在露出於前述閉 極溝之底面的前述元件區域之表面上堆積絕緣膜，以在該 凡件區域之上邵構造上形成閘極絕緣膜，且在前述元件區 域之下4構側面形成問極絕緣膜：以及在前述問極溝 内埋設形成電極材料，以形成閘極及電容器電極。 本發明之丰導體裝置之製造方法，其係包含有以下之步 驟^在形成有半導體基板上之M〇s電晶體之源極、汲極及 ^纟區或上形成光罩材料；將前述光罩材料用作蝕刻光 -13· <請先閱讀背面之注意事項再填寫本頁) 丄 '裝------- -訂----- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（ΓΜ.αΔ/ί is』* $ Λ Α. 一 i χ 公 y y 經濟部智慧財產局員工消費合作社印製 465077 A7 ___ B7_____ 11 五、發明說明（） 罩並蝕刻前述半導體基板至預定深度’以在半導體基板上 形成凸邵；在前述光罩材料及前述凸部之側面形成側壁絕 緣膜；將前述光罩材料及前述元件側壁絕緣膜用作光罩並 蚀刻前述半導體層，以形成由前述凸部構成之上部構造、 及形成於邊上部構造之下部的下部構造所構成的島狀元件 區域：在形成有前述半導體基板上之閘極的區域上形成自 由閉：在前述元件區域之下部構造上面形成源極及汲極； 在前述半導體基板上形成與該自由閘之侧部接觸，且使該 自由閘之表面露出的層間絕緣膜；去除該自由開，以形成 使前述元件區域之—部分露出的閘極溝；在露出於前述問 極溝之底面的前述元件區域之下邯構造之側面形成閘極絕 緣膜：以及在前述閘極溝内埋設形成閘極。 本發明，依上述構成具有以下之作用及效果。 由於係在島狀元件區域之側面進行閘極與丼區域之電連 接，所以不需要如習之接觸形成部分的平面面 積，而可大幅減低裝置之佔有面積。又，電連接閘極與井 區域的部位由於係以自動對準的方式形成，所以可謀求製 造步驟的簡化。 ^ 又藉由4以形成於島狀元件區域S i之側面的電容器進 行間極與井的電連接，則不僅可減低面積，亦可大幅減低 源極/没極與矽主體之間的洩漏電流。 又，由於係形成有源極/汲極用以夾住形成於島狀元件區 域側部之二個閉極，所以可減低⑼接面面積，並可大幅減 低源極/汲極與矽主體之間的洩漏電流。 -14- 本紙張尺度義_國家標準（CN&)A4規格⑵G X 297公爱 ----------^ I ------11^.---------1 <請先閱讀背面之注意事項再填寫本頁) 465077 A7 ______B7 12 五、發明說明（） 又’藉丨使用金屬電極以作爲閉極，即可容易在η型井、 Ρ型井之雙方上進行電連接。（，在使用多晶妙閘極的情況 ’當連接與閘極相反之導電型的井區域㈣極時，雖然在 兩者之間必須形成金屬栓塞，但是藉由使用金屬閘極，即 不需要形成其他的金屬栓塞。 圖式之簡單説明 圖1 Α顯7F本發明之第一實施例之DTMISFET構成的立體 圖。 圖1 B顯不圖1 A之A - A ’部之剖面的剖面圖。 圖2 A〜2 L顯不本發明之第一實施例之dtmiSFET之製造步 驟的步驟剖面圖（相當於圖】A中的A _ A，部之剖面）。 圖3A〜3L顯示本發明之第—實施例之dtmiSFET之製造步 驟的步驟剖面圖（相當於圖ϊ A中的B _ B，部之剖面）。 圖4 A顯示本發明之第二實施例之dtmISFET構成的立體 圖。 圖4 B顯示圖4 A之A - A1部之剖面的剖面圖。 圖5 A〜5 D顯示本發明之第二實施例之DTMISFET之製造 步驟的步驟剖面圖（相當於圖4 A中的A _ A t部之剖面）。 圖ό A〜6D顯示本發明之第二實施例之DTMISFET之製造 步驟的步驟剖面圖（相當於圖4 A中的b - B，部之剖面）。 圖7顯示本發明之第三實施例之D TMISFET構成的立體圖。 圖8 A〜8 P顯示本發明之第三實施例之DTMISFET之製造步 驟的步驟剖面圖（相當於圖7中的A - A，部之剖面）。 圖9 A〜9P顯示本發明之第三實施例之DTMISFET之製造步 -15- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) i. 裝 訂---------^ 經濟部智慧財產局員工消費合作社印製 465077 經濟部智慧財產局員工消費合作社印製 A7 _________B7_____ 五、發明說明（13) 驟的步驟剖面圖（相當於圖7中的B _ B，部之剖面）。 圖1 0顯不本發明之第四實施例之DTMISFET構成的立體圖。 圖11A〜11D顯示本發明之第四實施例之dtmISFET之製造 步驟的步驟剖面圓（相當於圖1 〇中的A _ A _部之剖面）。 圖12A〜12D顯示本發明之第四實施例之dtmISFET之製造 步驟的步驟剖面圖（相當於圖1 〇中的B _ B，部之剖面）。 圖13顯示本發明之第五實施例之DTMISFET構成的立體圖。 圖14A〜14B顯示本發明之第五實施例之DTMISFET之製造 步骤的步驟剖面圖（相當於圖1 3中的A · A，部之剖面）。 圖15A〜15B顯示本發明之第五實施例之DTMISFET之製造 步驟的步驟剖面圖（相當於圖】3中的B - B _部之剖面）。 圖16A〜顯示本發明之第六實施例之dtmISFET之製造 步驟的步驟剖面圖（相當於圖！ 3中的A - A'部之剖面）。 圖1：7A〜17Ό顯示本發明之第六實施例之DTMISFET之製造 步驟的步驟吾|]面圖（相當於圖1 3中的B - B 1部之剖面）。 圖18A〜1服顯示本發明之第七實施例之DTMISFET之製造 步螺的步驟剖面圖（相當於圖1 3中的A - A1部之剖面）。 圖19A〜19E顯示本發明之第七實施例之DTMISFET之製造 步驟的步驟剖面圖（相當於圖1 3中的B - B '部之剖面）。 圖20 A顯示本發明之第八實施例之DTMISFET構成的立體 圖。 圖20B顯不圖20A之A - A1部之剖面的剖面圖。 圖21A〜21J顯示本發明之第八實施例之DTMISFET之製造 步驟的步驟剖面圖（相當於圖2 0 A中的A - A1部之剖面）。 -16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -I - II —---I I --— — — — —— « — — — 1 — —— —^ (請先Μ讀背面之注意事項再填寫本頁) 補充 4 6 5 0 7 7 第89丨129如號專利申請案 A7 _中文說明書修正頁(90年7月） B7 五、發明説明（14 ) 圖22A〜22J顯示本發明之第八實施例之dtm[SFET之製造 步驟的步驟剖面囷（相當於圖2 〇 a中的B - B，部之剖面）。 圖23A顯示本發明之第九實施例之dtmisfeT構成的立體 圖。 圖23B顯示圖23A之A-A'部之剖面的剖面圖》 圖24A〜24K顯示本發明之第九實施例之dtMISFET之製造 步驟的步驟剖面圖（相當於圖22 A中的A - A ·部之剖面）。 圖25A〜25K顯示本發明之第九實施例之DTMISFET之製造 步驟的步驟剖面圖（相當於圖2 3 A中的B - B/部之剖面）。 圖26A顯示習知之DTMISFET構成的立體圖。 圖26B顯示圖26A之A_A'部之剖面的剖面圖》 圖2 7顯示圖26Α、26Β所示之DTMISFET之閘極與丼區域 之連接部位的平面圖。 發明之詳細說明 以下係參照圖式說明本發明之實施例。 [第一實施例] 圖1 A係顯示本發明之第一實施例之DTMISFET構成的立 體圖，圖1 B係顯示圖1 a之A - A'部之剖面的剖面圖β 如圖1A、1 Β所示，在本實施例中’半導體基板係使用依 序層合有碎單晶基板12、硬氧化膜13及島狀碎主體（井區域 )14的SOI(矽在絕緣物上）基板11。島狀矽主體14，係由下部 構造14a及上部構造14b所構成，而上部構造14b，其與形成 於下部構造14a上之基板主面平行的截面積小於下部構造i4a 。另外，在上部構造14b之周圍上，露出下部構造i 4a之上 面0 -17- 本紙張尺度遑用中8 ®家標準(CMS) A4規格(2t〇x 297公货> 修正 A 7 B7 4b5〇77 第89Π2998號專利申請案 __中文說明書修正頁(90年7月） 五、發明説明（15 ) 形成有與島狀矽主體14之下部構造i4a之惻面及上部構造 14 b之上面相接的側壁絕緣膜1 7。然後，在島狀夕主體1 4之 上部構造14b上的一部分上形成有閘極絕緣膜} 8。在閘極絕 緣膜I 8上形成有金屬閘極1 9俾與側壁絕緣膜1 7及島狀矽主 體1 4之下部構造14a的側面相接》以左右夾住金屬閘極1 9的 方式，在島狀矽主體14之表面層上形成有源極及汲極 如上述般，金屬閘極1 9與元件區域之島狀矽主體1 4，係 在島狀矽主體14之下部構造14a的側面電連接。 另外’閘極絕緣膜1 8 ’較佳者係採用Ta205、Ti02、Si3N4 、Hf02、Zr02、La2〇3、Gd2〇3、Y2O3、CaF2、CaSnF2、Ce〇2 、氧化釔(Y203)安定的氧化锆(Zr02) (Yttria Stabilized Zirconia) 、A1203 ' ZrSi04 ' HfSi04、Gd2Si05、2La203 · 3Si02等的高 介電質膜。 其次，參照圖式說明本裝置之製造方法。圖2 A〜2 L、圖 3A〜3L係顯示圖ΙΑ、1B所示之DTMISFET之製造步驟的步 騾剖面圖，另外，圖2A〜2L係相當於圖1A中的A-A*部之 剖面的步驟剖面圖，圖3A〜3L係相當於圖1A中的B-B·部 之剖面的步驟剖面圖》 首先，如圖2A、圖3A所示’準備層合有矽單晶基板12、 矽氧化膜13及矽半導體層14的SOI基板11。 其次，如圖2B、圖3B所示，在矽半導體層14之表面上形 成膜厚5 nm左右之熱氧化膜2 1之後，利用LPCVD法沈積膜 厚100 nm左右之多晶矽層（光罩材料）22。在元件區域之多 晶矽層2 2上形成未圖示之光阻圖案之後，依序對多晶矽 -18* 本紙伕义度通Μ十阐國家捸率A4规格（2丨〇 χ的7公请）
8 8 8 8 ABCD
修jd MM 第89丨12998號專利申請案 中文說明書修正頁(90年7月) 六、申請專利範® 層22、熱轧化膜2 1及矽半導體層丨4進行反應離子蝕刻 (RIE) ’以在破半導體層丨4上形成深度_ 左右的溝， 並形成碎王體4上部構造14b。然後’去除光阻圖案之後， 薄薄地（〜5 nm)將露出之多晶矽層22及矽半導體層14之表 面予以氧化以形成二氧化矽層23。然後，在矽主體之下部 構造14a的侧面，利用離子植入法形成電連接後面所形成之 閘極與矽層所需要的p +擴散層15。當進行離子植入時，多 晶矽層2 2就變成為光罩。 其次，如圖2C '圖3C所示，在全面上沈積以#4膜之後， 藉由進行RIE以在前面步驟中所形成之上部構造14b的侧面 上形成側壁絕緣膜1 7。然後，將多晶矽層2 2及側壁絕緣膜 17用作光罩’並姓刻島狀碎主體〖4以使梦氧化膜13露出。 利用此蝕刻步驟，形成由上部構造丨4b所構成的島狀矽主體 14 ’而該上部構造14b’其與形成於下部構造i4a上之基板 主面平行的截面積係小於下部構造14a。另外，在上部構造 14b之周圍’露出下部構造i4a之上面》在此姓刻步驟中， 多晶矽層22雖也被蝕刻，但是由於有事先調整膜厚，或是 先在多晶珍層22之表面上形成四乙基氧碎甲故
Si(OC2H5)4(TEOS)-Si〇2膜等的蝕刻光罩，所以不會消失 〇 其次’如圖2D、3D所示，在沈積Si3N4膜之後*藉由對 ShN4膜進行RIE，以在形成於矽氧化膜13上的構造物之側 壁上形成厚度10 nm左右之第二侧壁絕緣膜2 4。另外，在沈 積用以構成此第二側壁絕緣膜2 4的Si3N4膜時，調整處理條 件’以將第二側壁絕緣膜2 4之濕式蝕刻速度調整比側壁絕 -19· 本紙張尺度適用中國國家梯準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部令央榇率局男工消費合作杜印«. 4 6 5 第891丨2998號專利申請案 中文說明書修正頁(90年7月) A7 B7 五、發明説明（17 )
緣膜1 7還快。 其次如圖2E '圖3E所示，沈積膜厚400 nm左右之作為自 由閘（disposable gate)材料的多晶矽層25。 其次如圖2F、圖3F所示，使用化學機械研磨（CMP)法使 多晶矽層2 5之表面平坦化《然後，在後面形成有閘極之區 域的多晶矽層表面上形成未圖示之光阻圖案之後，對多晶 矽層2 5、2 2進行蝕刻，以形成圖案。以後就將此被圖案化 的多晶矽層22、25記為自由閘22、25。 其次，如圖2G、圖3G所示，在去除光阻圖案之後，進行 Si3N4膜之沈積、蝕刻’以在自由閘2 2、2 5之側壁上形成膜 厚20 nm左右之閘極側壁絕緣膜2 6。然後，形成擴充用或深 接面用之擴散層，以形成源極及汲極16。用以形成擴充用 之ιΓ擴散層的砷離子之植入條件，例如為加速電壓15 keV , 劑量3 X l〇l4cm·2。又，形成深度接合之砷之植入條件，為 加速電壓45 keV，劑量3 X 1015cm·2 ^亦在此進行源極及汲 極1 6之活性化用的加熱處理（〜1 〇〇〇。(；）。 其次，如圖211、圖31^斤示，在全面堆積丁£05-8丨02膜2 7 之後’利用CMP法使TE0S-Si02膜27平坦化，以使自由閘 22 ' 25之表面露出。 其次’如圖21、圖3 I所示，利用化學乾蚀刻（CDE)等去除 自由閘2 2、2 5，以在閘極之形成區域上形成閘極溝3 1。另 外，此蝕刻步驟係以Si]N4膜不被蝕刻的處理來進行，而留 下侧壁絕緣膜1 7、2 4 ' 2 6。然後，利用H F系之濕式轴刻 ，去除閘極溝底面之熱氧化膜2 1。 -20- $紙依尺度iiJt丨乍a國家標準(CNS) A4規格（210X297公发） 4 6 5 0^9了12998號專利申請案 __中文說明書修正頁(％年7月） Λ7 B7 邮年7月>^)
五、發明説明（18 )
WTO 其次*如圖2 J '圖3 J所示’在露出於閘極溝3 1之底面的 矽主體之上部構造14b表面上形成由Si02所構成的閘極絕緣 膜1 8。其次’如圖2 K、圖3 K所示，利用濕式蚀刻去除形 成P +擴散層1 5之側部上的第二側壁絕緣膜2 4，以使p +擴散 層1 5露出。如上述般，用以構成第二惻壁絕緣膜2 4的Si3N4 膜由於其比側壁絕緣膜1 7及閘極側壁絕緣膜2 6之蚀刻速率 高且膜厚較薄’所以在去除第二側壁絕緣膜2 4之後，亦可 殘留側壁絕緣膜1 7及閘極側壁絕緣膜2 6 » 其次’如圖2 L·、圖3 L所示’利用化學氣相沈積（c VD)法 或濺鍍法形成如鋁/氮化鈦（膜厚：400 nm/ 5 nm)的層合金 屬’並利用CMP進行平坦化’藉以形成電連接形成於前述 元件區域之下部構造Ma側部上之p +擴散層的金屬閘極 19 〇 之後，與一般的大型積體電路（LSI)製程同樣，只要利用 CVD法堆積TEOS層間絕緣膜’且在源極及汲極及金屬閘極 上將接觸孔予以開口’以形成上述金屬配線即可。 如以上所示，閘極與矽層之電連接，由於係利用在形成 島狀之元件區域側面之一部分上與閘極一體形成的接觸電 極而進行，所以不需要接觸形成部分之平面面積，即可大 幅減低裝置佔有面積。 又，閘極由於係由金屬所形成，所以可容易在n型半導體 、口型半導體之雙方上進行電連接，非常有利於互補型· MOSFET之形成。當其為多晶矽閘極的情況，則在連接與閘 極呈相反之導電型的矽層與問極時，就必須在兩者之間形 成金屬栓塞等，步驟很複雜。 -21 - 本纸張尺度適财ϋ®家揉準(CNS) A4规格(210X297公梦) 4 6 5 0 7 7
A7 B7 第89丨12"8號專利申請案 中文說明書晗正買(90年7月） 五、發明説明（19 ) -- 再者，可利用自動對準進行閘極與矽層之連接，可獲得 面積縮小、步驟簡化的步驟。更且，藉由组合金屬閘極與 DTMISFET ’即可實現一種難以金屬閘極MISFET來實現的 低臨限電壓Vth(〜0 · 2 V )。 又’在形成閘極絕緣膜及閘極之前由於形成有源極及汲 極，所以在進行源極及汲極之活性化的退火步驟之後，高 溫熱處理步驟就不存在。因此，在閘極絕緣膜上，不只是 Si〇2膜，亦可使用Ta205膜、Ti02膜或（Ba，Sr)Ti〇3膜等的 高介電質膜或強介電質膜，且可在閘極上使用金屬材料。 另外，在閘極絕緣膜上使用高或強介電質膜時，則有必 要按照所使用之閘極絕緣膜而選擇閘極之材料，且可使用 氮化鈦、鋁、鎢、釕等《又，在閘極絕緣膜與閘極之間， 較佳者係形成氮化鈥或氮化鎢以作為阻障金屬。 [第二實施例] 在本實施例中，係就使用一般整體（bulk)之矽半導趙基板 的DTMISFET加以說明。囷4 A係顯示本發明之第二實施例 之DTMISFET構成的立體圖®圖4B係顯示圖4A之A-A，部之 剖面的剖面圖。 在元件區域之珍單晶基板71的一部分上，形成有島狀元 件區域75。島狀元件區域75 ’係由下部構造75a、與形成於 下部構造75 a上之基板主面平行的截面積小於下部構造了“的 上部構造75b所構成。另外，在上部構造75fc>之周圍上，露 出下部構造75a之上面。在島狀元件區域75之表面層上形成 有p型井7 3 ’更在p型丼73之下部形成有η型丼72。 本紙張尺度遴用中迪國家標準(CNS) Α4规恪（210X297公釐） 4〇〇07 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（20) 與石夕單晶基板之島狀元件區_的下部構造&上u 部構造卿，…目接而形成有側壁絕緣膜17。與島狀元件區 域7k周圍㈣單晶基板71上及元件區域乃之下部構造 75a侧面相接而形成有元件隔離絕緣膜（te〇s)74。另外， 元件隔離絕緣膜74之上面’係形成比島狀元件區域75之下 部構造75a上面還低，而沙單晶基板71々型井川系局部從 元件隔離絕緣膜7 4露出。 在元件區域75之上部構造751)上面的一部分上，形成有問 極絕緣膜18。閘極19，係介以閘極絕緣膜18而形成於矽單 晶基板71上，並以夾住該閘極絕緣膜18的方式在島狀元件 區域7 5之上邵構造75b表面上形成有源極及汲極丨6。閘極 1 9，係形成於閘極絕緣膜丨8上，且與側壁絕緣膜丨7及元件 區域7 5之下部構造75a的上部側面之p型井73相接觸。 其/人’使用圖5A〜5D、圖6A〜6D就本裝置之製造步驟加 以說明。圖5 A〜5 D係顯示相當於圖4 A中的A - A1部之剖面 的步驟剖面圖。圖6 A ~ 6 D係相當於圖4 A中的B - B，部之剖 面的步驟剖面圖。 首先，如圖5 A、圖6 B所示，準備凸塊之矽單晶基板7 1。 在珍早晶基板71之表面上形成膜厚5 nm左右之熱氧化膜81 之後，利用LPCVD法堆積由膜厚1〇〇 ηιη左右之多晶秒層8 2 及膜厚150 nm左右之TEOS膜所構成的絕緣膜8 3。使用微影 術在元件區域上之絕緣膜8 3上形成未圖示的光阻圖案。將 光阻圖案用作光罩並蝕刻絕緣膜8 3、多晶矽層8 2、熱氧化 膜8 I及矽單晶基板7 1，以在矽單晶基板7 1上形成深度1 〇〇 -23- 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (-^-----Γ---訂---------^ (請先閱讀背面之注意事項再填寫本頁) 46507 Α7 Β7 21 五、發明說明（） (請先閱讀背面之注意事項再填寫本頁) nm左右的溝，並在矽單晶基板7 1上形成上部構造75b。然 後，去除光阻圖案之後，薄薄地5 nm)將露出之多·晶石夕層 8 2及矽單晶基板7 1的表面予以氧化，以形成氧化層8 4。 其次，如圖5B、圖6B所示，在形成於硬單晶基板71上 的上部構造75b之側面上形成由厚度30 nm左右之Si3N4所構 成的側壁絕緣膜1 7。然後，將絕緣膜8 3及側壁絕緣膜1 7用 作光罩更將秒單晶基板7 1蚀刻至250 nm左右。利用此蚀刻 ’可形成由下部構造75a及上部構造75b所構成的島狀元件 區域7 5，而該上部構造75b，其與形成於下部構造75a上之 基板主面平行的截面積係小於下部構造7Sa。另外，在上部 構造75b之周圍，露出下部構造75a之上面。此時，絕緣膜 8 3雖也同時被蝕刻，但是由於在此蝕刻步驟中事先調整形 成絕緣膜8 3之膜厚，所以絕緣膜8 3不會消失。 其次，如圖5C、圖6C所示，在全面堆積全面膜厚爲550 nm左右的元件隔離絕緣膜7 4之後，利用CMP使表面平坦化 ，以使多晶矽層8 2露出。其次，利用高加速離子植入，依 序形成較深的η型丼72、較淺的p型井73 (雙層井構造）。 經濟部智慧財產局員工消費合作社印製 其次’如圖5 D、圖6 D所示，利用RIE或濕式蝕刻進行將 元件隔離區域之元件隔離絕緣膜7 4形成凹陷，且使側壁絕 緣膜1 7下方較淺的ρ型井7 3之侧面朝深度方向進入露出80 nm左右。更且藉由進行叫队膜之堆積/蝕刻，以在側壁絕 緣膜1 7之侧部更加形成厚度1 0 nm左右的第二側壁絕緣膜 8 5。另外，用以構成第二側壁絕緣膜8 5之Si3N4膜的蝕刻速 度，較佳者係以比侧壁絕緣膜1 7還快的方式，使處理條件 -24- 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公釐） 465077 A7 B7 五、發明說明（22) 成最佳化以進行堆積。 此後的步驟’由於與使用第一實施例之圖2 E〜之L、圖 3 E〜3 L所説明的製造步驟相同，所以省略其説明。 .右依據本實施例，則不必擔心在使用SOI基板時容易造成 問嘁的矽主體之較高的電阻。爲何如此，係由於使用雜質 濃度咼且膜厚較厚的p型井以取代矽主體，而可減低此部分 的電阻所致。 [第三實施例] 圖7係顯不本發明之第三實施例之DTMISFEt構成的立體 圖。 本裝置’係使用層合有矽基板丨〇〇1、埋設氧化膜1 〇〇2及 矽活性層1003的SOI基板1 〇〇〇。矽活性層（元件區域）丨〇〇3 , 係形成島狀。島狀的矽活性層】〇〇3，係由下部構造1 〇 〇 3 a 及上郅構造1003b所構成的，而該上部構造1〇〇3b，其與形 成於下邵構造l〇〇3a上之基板主面平行的截面積係小於下部 構造1003a。另外，在上部構造1〇〇3b之周圍，露出下部構 造1003a之上面。 與島狀的碎活性層1 003之下部構造10〇33上面及上部構造 1003b側面相接而形成有環狀的元件側壁絕緣膜】〇1 〇。另外 ，元件側壁絕緣膜1010之上面的高度，係形成比矽活性層 1003之上部構造1003b的上面還高。 在埋設氧化膜1002上形成有與矽活性層i 003之下部構造 1003a側面及元件侧壁絕緣膜1 〇 1 〇之側面相接，且底面及下 面爲阻障金屬1011所覆蓋的接觸電極1 〇丨2。因而，矽活性 -25- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公笼） (請先閱讀背面之注意事項再填寫本頁) 裝 訂---------f 1. 經濟部智慧財產局員工消費合作社印製 A7 ab 6ϋ 7 7 —______B7__ 五、發明說明（23 ) 層1003與接觸電極1 〇 12，係介以阻障金屬丨〇 11而電連接。 在珍’舌性層1003之上部構造1 〇〇3b上面形成有閘極-絕緣膜 1006。此閘極絕緣膜1 〇〇6係形成與用以連接元件側壁絕緣 膜1010之一方相對向的面之一部分連接，而不與另方相對 向的面連接。在未形成有閘極絕緣膜I 〇〇6的矽活性層1 〇〇3 之上部構造1003b上面，形成有緩衝氧化膜1〇〇5。 另外’閘極絕緣膜1 8，較佳者係採用Ta205、Ti02、Si3N4 、Hf02、Zr〇2、La203、Gd203、Y2〇3、CaF2、CaSnF2、 Ce02、Yttria Stabilized Zirconia、A1203、ZrSi04、HfSi04 、Gd2Si05、2La203 · 3Si02等的高介電質膜。 接觸緩衝氧化膜1005之上面、與缓衝氧化膜1005相接之區 域的元件側壁絕緣膜1 〇 1 〇的側面及上面、及阻障金屬丨〇 i丄 之側面而形成有層間絕緣膜1007。 接觸閘極絕緣膜1006之上面、層間絕緣膜1 007之側面、元 件側壁絕緣膜1010之側面及上面、及阻障金屬101丨之側面 而形成有阻障金屬1008。然後以接觸阻障金屬1008之方式 形成有閘極1009。換句話說，閘極1009與接觸電極1012係 介以阻障金屬1008、101丨而電連接。因而，閘極1009與矽 活性層1003之下部側面，可介以阻障金屬1〇〇8、1 〇 11及接 觸電極1012而電連接。 然後’在矽活性層1003之上部構造1003b的上面形成源極 及汲極1004以央住閘極1009(源極或汲極之一方未被圖示）。 然後，與用以覆蓋接觸電極1012之表面的阻障金屬1011之 外周表面相接觸而形成有元件隔離絕緣膜1 〇 1 3。元件隔 -26- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） (請先閱讀背面之注意事項再填寫本頁)
---I I — 丨訂-------— II 經濟部智慧財產局員工消費合作社印製 465077 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（24) 離絕緣膜1013之上面，係形成比閘極1009還低。然後，在 元件隔離絕緣膜1013之上面，形成有沿著閘極1009之長度 方向的延長方向，利用阻障金屬1008A覆蓋侧面及下面的電 極1009A ^然後，在元件隔離絕緣膜1013上之未形成有電極 1009A的區域上，形成有層間絕緣膜1007。 其次，參照圖8 A〜8P、圖9A~9P就本裝置之製造方法加 以説明。圖8 A〜8 P係相當於圖7中的A - A，部之剖面的步驟 剖面圖。圖9 A〜9 P係相當於圖7中的B - B '部之剖面的步驟 剖面圖。 首先，如圖8 A、圖9 A所示，在介以埋設氧化膜1 002形成 有厚度300 nm左右之矽活性層1〇〇3的SOI基板1000上形成緩 衝氧化膜1005之後，在矽基板1 〇〇1上依序堆積多晶矽膜 1101及矽氮化膜1102。 其次’如圖8 B、圖9 B所示，在使用微影術描繪元件區域 之圖案而形成未圖示之光阻圖案之後，對矽氮化膜1102、 多晶矽膜11 〇 1、緩衝氧化膜1005及矽活性層1 〇〇3進行RIE。 此時，未將矽活性層1 003對深度方向蝕刻全體，而蚀刻深 度nm〜20 nm左右，以在矽活性層1003上形成上部構造 1003b。 其次，如圖8 C、圖9 C所示，藉由在堆積矽氧化膜之後進 行RIE，以形成用以包圍矽活性層1〇〇3之上部構造i〇〇3b之 周圍的元件側壁絕緣膜1010。在此，元件侧壁絕緣膜1 〇 1 〇 ，雖係記載爲剖面長方形狀，但是一般元件側壁絕緣膜 1010係在上部較薄。 -27- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝 ----訂----- •r -- 465077 A7 ______B7 _ 25 五、發明說明（） (請先閱讀背面之注意事項再填寫本頁) 其次’如圖8 D、圖9 D所示，將矽氮化膜11 〇2及元件側壁 絕緣膜1010用作光罩，對矽活性層1 〇〇3進行RIE直至埋設氧 化膜1002露出爲止，以在元件側壁絕緣膜1〇1〇之下部露出 矽活性層1003 »利用此蝕刻步驟，以形成由下部構造1 〇〇3a 及上部構造1003b所構成的島狀矽活性層1003，而上部構造 10〇3b，其與形成於下部構造10033上之基板主面平行的截 面積係小於下部構造l〇〇3a。另外，在上部構造1003b之周 圍，露出下部構造l〇〇3a之上面。較佳者，係利用傾斜離子 植入等方法對此矽活性層1 〇〇3之下部構造〗〇〇3a的側面植入 雜質藉以形成高濃度，以使之與後面之閘極的接觸電阻降 低ΰ 其次’如圖8 Ε、圖9 Ε所示，在全面上堆積矽氮化膜之後 藉由進行RIE，以在矽活性層1〇〇3之下部構造i〇〇3a及元件 側壁絕緣膜1010之侧部上形成虛設接觸丨103。 其次’如圖8 F '圖9 F所示，在全面上堆積矽氧化膜之後 藉由進行CMP，以在所鄰接之矽活性層丨〇〇3間的空間上形 成元件隔離絕緣膜1013。利用RIE選擇性地蚀刻矽氧化膜， 以使元件隔離絕緣膜1013之表面後退。此時，元件側壁絕 緣膜1010之表面亦會同樣後退。 經濟部智慧財產局員工消費合作社印製 其次，如圖8 G、圖9 G所示，以選擇性地蚀刻矽氮化膜之 條件進行RIE，以去除矽氮化膜〗〗02 D在進行此蝕刻時，由 砂氣化物所構成的虛設接觸（dummy contact) 11 03之表面會 後退。 其次，如圖8H、圖9H所示，依序使多晶矽膜11〇4及矽氮 -28· ^紙張尺度適用中翻家標準（CNS)A4規格（2KU 297公# )~ 465077 A7 B7 第S9112998號專利申請案 中文說明書修正頁(90年7月） 五、發明説明（26 ) 化膜1105堆積。其次，如圖81、圖91所示，在使用微影術 形成用以覆蓋形成有閘極之區域的未圖示之光阻圖案之後 ，進行RIE，並利用RIE依序蝕刻矽氮化膜1105、多晶矽膜 1104、多晶矽膜1101，而在形成自由閘之後，去除光阻圖 案。將以後所殘存的矽氮化膜1105、多晶矽膜1104、多晶 矽膜1101記為自由閘1105、1104、1101。 其次，如圖8J、圖9J所示，將自由閘H05、1104、1101 當作光軍而對矽活性層1003進行離子植入以形成源極及汲 極1004之後，進行退火以使之活性化〇 其次，如圖8 K、圖9 K所示，以覆蓋自由閘1105、1104、 1101的方式堆積層間絕緣膜1007之後進行CMP，以使層間 絕緣膜1007之背面與自由閘1105、1104、1101之表面成為相 同的高度。 其次，如圖8L、圖9L所示，將層間絕緣膜1007當作光軍 而去除自由閘1105、1104、1101，以形成緩衝氧化膜1005之 表面露出的閘極溝1106。然後，如圖8M、圖9M所示，去 除露出於閘極溝1106内的緩衝氧化膜1005。 其次’如圖8N、圈9N所示，使露出於閘極溝1106内的矽 活性層1003之表面氧化，以形成閘極絕緣膜1〇〇6、為了防 止閘極材料之擴散，而在堆積例如由氮化鈦所構成的阻障 金屬1008之後，沈積鎢等的閘極1〇〇9 ^然後，使用CMP研 磨閘極材料及阻障金屬材料，且只在溝内形成阻障金屬 1008及閘極1009。 其次，如圖80、圖90所示，利用熱磷酸處理而去除虚設 29 本紙張尺度適用中》國家樣準(CNS) A4規格(210 X 297公釐） 46507 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明（27 接觸1103，以形成在側面露出矽活性層1〇〇3之下部構造 刚3&露出的接觸溝1107。其次，如圖8p、圖9p所示、在形 成阻障金屬1011及鋁等的接觸電極1〇12之後，利用等 使之平坦，藉以形成電連接閘極1〇〇9及矽活性層1〇〇3之上 部構造1003b的接觸電極1〇12。 >之後，與一般的電晶體之形成步驟同樣，進行層間絕緣 膜的堆積、連接閘極之接觸孔的形成。然後，更在堆積氮 化鈦以作為反應防止層之後，堆積成為閘極配線的鋁並形 成圖案以形成閘極配線。 在本實施例中’ p余了上述第一實施例中所述的效果之外 ，由於接觸電極1012與元件隔離絕緣膜1〇13之接觸，可在 元件隔離絕緣膜1013之全周園内進行，所以可穩定獲得低 呢阻的电連接。另外，圖7中雖圖示源極接觸、汲極接 觸1014 ’但是該等由於可利用週知之方法來形成，所以有 關製造方法無須特別加以說明β [第四實施例] 在本實施例中，係就使用如氧化鈕之堆積膜以作為閘極 絕緣膜的DT題FET加以說明。錢用堆積膜以料閉極絕 緣膜時，由於可在去除虛設搬運所形成的閘極溝全面上堆 積絕緣膜，所以電連制極與#性層㈣觸與閉極可由 閘極絕緣膜所絕緣。 因此，如圖1 0所示，形成用以連接接觸電極1〇12及閘極 _的電極_、1903。另外，在圖10中，在與圖7相同的 部位上附記相同的元件編號，並省略其詳細說明。 -30- 本紙張尺㈣财關家標準（CNS)A4規格（210 X 297公爱)' 一^--------1— 訂----------Μ {請先閱讀背面之注意事項再填寫本頁) 4650 7 7 A7 B7 28 五、發明說明（ 其次，就本裝置之製造方法加以説明。圖11A〜nD、圖 12A〜12D，係顯示本發明之第四實施例之DTMISFET之製造 方法的步驟剖面圖。圖11 A~ 11D，係相當於圖1 0中的A - A1 部之剖面的步驟剖面圖。圖12A〜12D係相當於圖1 〇中的B -B '部之剖面的步騍剖面圖。 圖Π A、圖丨2A所示的構造，由於係經由顯示第二實施例 之DTMISFET之製造方法的步驟剖面圖中之圖8 A〜8M、圖 9A〜9M所形成的構造，所以省略其説明。 然後，如圖11B、圖12B所示，在依序堆積作爲閘極絕緣 膜之氧化妲等的高介電質膜、阻障金屬及閘極之後，利用 CMP等使之平坦化，藉以只在溝1106之内殘留閘極絕緣膜 1901、阻障金屬ι〇〇8及閘極1〇〇9。其次，如圖nc、圖12(： 所示，利用熱磷酸處理而去除虚設接觸〗103以形成接觸溝 1107。然後，堆積阻障金屬10U、接觸電極1〇〗2之後，進 行CMP藉以只在接觸溝11〇7内殘留阻障金屬1〇11及接觸電 極1012。 u 其次，如圖丨1D、圖所示，在依序堆積 之後，使用微影術而形成圖案，以形成用以連接閘椏】〇〇9 及接觸電極1012的金屬電極1903。 若依據本實施例’則即使使用堆積膜以作爲閘極絕緣膜 ，亦可依金屬電極而電連接閘極與接觸電極。因此，可電 連接閘極與矽活性層。 ％ [第五實施例] 在本實施例中，與第二實施例相同，係就藉由堆積高介 1 — 1 — — — — — —— 乂 1 --- -----J11· I---1 I--^ I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -31 - 465077 A7 B7 29 ----- 五、發明說明（） 電質膜以形成閘極絕緣膜的DTMISFET而加以説明。 如圖1 3所示，本實施例之構造，可去除接觸電極1〇12側 部之閘極絕緣膜1901 ,且可電連接接觸電極1〇12及閘極 1009。另外，在圖1 3中，在與圖〗〇相同的部分上附記相同 的元件編號而省略其詳細説明。 其次，有關本裝置之製造方法係參照圖14A〜14B '圖 15A〜15B而加以説明。實施例中之圖14A〜14B，係相當於圖 13中的A-A1部之剖面的步驟剖面圖。圖^八〜丨沾係相當於 圖1 3中的B - B 1部之剖面的步驟剖面圖。 圖11A〜11B、圖12A〜12B係在進行與第四實施例同樣的製 造步％之後，如圖14A '圖15A所示，去除虚設接觸1103之 说’利用CDE等選擇性地蚀刻由接觸虛設接觸丨〗〇3之氧化 組等高介電質膜所構成的閘極絕緣膜1 9〇1以使之凹陷。 其次’如圖14B、圖15B所示，在去除虛設接觸π 〇3之後 ’進行阻障金屬1011及接觸電極1〇12之堆積、CMP之平坦 化’以形成用以電連接閘極1 〇09及矽活性層丨〇〇3的接觸電 極1012 。 具有不需要第四實施例中所使用的電極1903，且可進行 閘極1009與接觸電極1 〇丨2之電連接的優點。 [第六實施例] 在第三至第五實施例中雖係使用矽氬化物以作爲矽氮化 物’但是在本實施例中係就於虚設接觸中使用多晶矽的實 施形態加以說明。 圖16 A〜1 60係相當於圖1 3中的A - A ’部之剖面的步驟剖面 -32- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) α'裝------- !訂---------^ 1 經濟部智慧財產局員工消費合作社印製 465077 A7 Β7 經 濟 部 智 慧 財 產 局 員 工 消 費 合 社 印 製 五、發明說明（30 圖。圖17Α〜170係相當於圖13中的Β_Β，部之剖面的步驟剖 面圖。 本實施例中，首先如圖16Α、圖17Α所示，在膜厚· nm 左右足矽活性層1003上形成緩衝氧化膜丨〇〇5之後，更堆 矽氮化膜2401。 ' 其次，如圖湖、圖17B所示，使用微影術形成未圖示之 光阻圖案，並將此光阻圖案當作光罩而對矽氮化膜24〇1及 緩衝氧化膜1005進行RIE。然後，在去除光阻圖案之後，將 矽氮化膜2401當作光軍而對矽活性層丨〇〇3進行RE。在此 RIE步驟中，並非是在深度方向全部蝕刻矽活性層ί〇〇3 ’而 是蝕刻深度15nm〜20nm左右，以形成上部構造1〇〇3b。 其次，如圖16C、圖17C所示’在全面形成矽氧化膜之後 進行RIE，藉以在矽活性層10〇3之上部構造i〇〇3b、缓衝氧 化膜1005及矽氮化膜24〇1之側部上形成元件側壁絕緣膜 1010。 其次，如圖16D、圖17D所示，將錢化膜24〇1及元件側 壁絕緣膜1〇1〇當作光罩而對矽活性層1〇〇3進行rie直至埋設 氧化膜1002露出為止。在此RIE步驟中，可在元件側壁絕緣 膜1〇10之下部露出梦活性層剛，而可形成連接用以電連 接閘極之接觸電極的下部構造1〇〇3&。然後，較佳者，係使 :傾斜料植入法等藉由將石夕活性層所露出之部位的雜質 濃度形成高濃度’以使之與後面之間極的接觸電阻降低a 其次，如圖16E、圖17E所示，在使所露出之矽活性層 之下部構造1003a的表面熱氧化之後，以覆蓋矽氮化膜 -33- 本紙張尺賴财關家規格— X 297公釐） . -裝---------訂----------峻 {請先閱讀背面之注意事項再填寫本頁) 465077 Α7 Β7 經濟部智慧財產局貝工消費合作社印製 發明說明（1) 2401及元件側壁絕緣膜1010的方式堆積多晶矽膜之後，藉 由進行RIE，以在元件區域之周園形成用以連接妙活性層的 虛設接觸2402。 其次，如圖16F、圖17F所示，在全面堆積矽氧化膜之後 ，使用CMP等使之平坦化以形成元件隔離絕緣膜1〇13。然 後，β選擇性地蝕刻矽氧化膜的條件，使元件隔離絕緣膜 1013之表面後退。另外，由矽氧化物所構成的元件側壁絕 緣膜1010之表面也會同時後退。 其次，如圖16G、圖17G所示，在全面上堆積矽氮化膜 2403。其次，如圖16Η、圖17Η所示，使用微影術在閘極區 域之妙氮化膜2403上形成未圖示之光阻圖案之後，將此光 阻圖案當作光罩，對秒氮化膜2403、2401進行RIE，使之只 在閘極形成區域上殘留妙氮化膜2401、2403，以去除光阻 圖案。另外，將此殘留的矽氮化膜2401、2403記爲自由閘 2401 、 2403 〇 其次，如圖161、圖171所示，將自由閘2401、2403當作光 罩並進行離子植入及活性化退火，以形成源極及汲極〗〇〇4 。然後，其次，如圖16J、圖17J所示，在全面上堆積層間 絕緣膜1007。其次，如圖16Κ、圖17Κ所示，利用CMP等使 層間絕緣膜1007之表面平坦化以使自由閘2401、2403之表 面露出。其次，如圖1 6L、圖17L所示，選擇性地去除由矽 氮化膜所構成的自由閘240〗、2403，以形成閘極溝〗106。 其次，如圖16Μ、圖1 7Μ所示，氧化露出於閘極溝u 06之底 面的矽活性層1003之表面以形成閘極絕緣膜1〇〇6。然後， • 34- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -Λ.-裝------
· I I I rr 4.6507 7 經濟部智慧財產局員工消費合作社印製 A7 ___B7_ 五、發明說明（32 ) 在依序堆積用以構成阻障金屬1 008及閘極1 〇〇9的材料之後 ’藉由進行CMP以在閘極溝1106内選擇性地形成阻-障金屬 1008及閘極1〇〇9。 其次，如圖16N、圖17N所示，在利用卩^^抓處理以去 除由多晶矽所構成的虛設接觸2402之後，利用稀氟酸處理 而去除電晶體主體表面之氧化膜，以形成露出下部構造 1003a的接觸溝1107。 其次，如圖160、圖170所示，進行阻障金屬丨〇 u及由鋁 所構成的接觸電極1012之堆積、CMP之平坦化，以形成電 連接的接觸電極10 12。 [第七實施例] 其次，在本實施例中，係就一般凸塊之矽多晶基板（非 SOI基板）上形成DTMISFET的情況加以說明。 圖1 8 A〜18E係相當於圖1 3中的A - A1部之剖面的步驟剖面 圖。圖19A〜19E係相當於圖1 3中的B - B 1部之剖面的步驟剖 面圖。 首先，如圖18A、圖19A所示，在矽單晶基板32〇1上形成 緩衝氧化膜1005之後，依序堆積多晶矽膜u 〇丨及矽氮化膜 1102。 其次，如圖18B、圖19B所示，在使用微影術描繪元件區 域之圖案以形成未圖示之光阻圖案之後，對矽氮化膜丨1〇2 、多晶矽膜ποι、緩衝氧化膜1005及矽單晶基板32〇1進行 RIE。此時，不對深度方向蝕刻全體，而將矽單晶基板32〇i 蚀刻’木度15 nm〜20 nm左右以限定上部構造wo 1 b。 -35- 本紙張尺度適用中國國家標準（CNS>A4規格（210 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝 465077 A7
經濟部智慧財產局員工消費合作社印製 五、發明說明（33) 其次，如圖18C、圖19C所示，藉由在堆積矽氧化膜之後 進行RIE ’以無縫隙地圍住矽單晶基板32〇lb之側部的方式 形成元件側壁絕緣膜1 〇 1 〇。 其次，如圖1 8D、圖19D所示，將矽氮化膜丨丨〇2及元件側 壁繞緣膜1010用作光罩，並對矽單晶基板32〇丨進行RIE，以 在上部構造3201b之元件侧壁絕緣膜ι〇10的下部形成下部構 造3201 a。較佳者’係利用傾斜離子植入等，對此露出的 3201 a植入雜質而形成高濃度，以使之與後面之閘極的接觸 電阻降低。 其次，如圖18E、圖19E所示，在全面上去除矽氮化膜之 後’藉由進行RIE，以在元件侧壁絕緣膜1 〇丨0及下部構造 3201a之侧部上形成虛設接觸〗丨〇3。 以後的步驟，由於與參照圖8 F〜8 P及圖9 F〜9 P所説明的 步驟相同所以省略其説明。 以下爲追加實施例。 [第八實施例] 圖2 0 A係顯示本發明之第八實施例之DTMISFET構成的立 體圖，圖20B係顯示圖20 A之A - A ’部之剖面的剖面圖。本裝 置，係在凸型（mesa)之元件隔離的基礎下形成有金屬閘極N 通道MOSFET者。 如圖2〇A、圖20B所示’在本實施例中，半導體基板係使 用依序層合有矽單晶基板1 2、矽氧化膜ί 3及島狀矽主體（ 井區域）1 4的SOI基板1〗。島狀矽主體1 4，係由下部構造 14a及上部構造14b所構成，而上部構造14b，其與形成於下 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） . I 1 1 t I I 訂--- -----a ^ (請先閲讀背面之注意事項再填寫本頁) 465077 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（） 邵構造14a上之基板主面平行的截面積小於下部構造14a。 另外’在上部構造14b之周圍上，露出下部構造14&之上面。 形成有與島狀矽主體之上部構造丨4b之側面及下部構造 14a之上面相接的侧壁絕緣膜！ 7。然後’沿著在島狀矽主體 1 4及側壁絕緣膜1 7之表面Ta205膜3801。形成於矽主體之上 部構造14b上的Τ&2〇5膜380〗係成爲DTMISFET之閘極絕緣膜 3802。又，形成於矽主體之下部構造Ma上的丁32〇5膜38〇1係 成爲電容器絕緣膜3803。 沿著Ta2〇5膜38〇1之表面形成有金屬電極38〇4。介以矽主 體之上邵構造14b上的Ta：!〇5膜3801(閘極絕緣膜3802)所形成 的金屬電極3804 ’係成爲閘極3805。又，介以矽主體之下 部構造〗4a上的Ta2〇5膜3801(電容器絕緣膜38〇3)所形成的金 屬電極3804，係成爲電容器電極38〇6。以左右央住閘極j 9 的方式’在秒主體〗4之表面層上形成有源極及汲極1 6。因 而’秒主體之下邵構造14a的側面上形成有電容器3 8 〇 7， 且在矽主體之上部構造14b上形成有MISFET。 MISFET之閘極3805與電容器3807之電容器電極3806係由 相同的金屬電極3804所形成。因而，MISFET之電容器絕緣 膜3803可介以電容器3807而電連接矽主體的下部構造Ua。 矽主體的下邵構造14a之上面及矽主體的上部構造14b之 侧面上形成有側壁絕緣膜17，並進行問極與源極及汲極間 之絕緣隔離及電容減低。 本裝置，由於閘極1 9與矽主體之電連接，係在矽主體之 下邵構造14a側面的一部分上進行，所以可解決習知之裝置 -37- 本紙張尺度適用t國國家標準（CNS)A4規格（210 X 297公爱） I---------乂 裝--------訂--I------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4650 7 7 A7 ------B7 35 五、發明說明（) 面積的增大問題。又，由於藉以形成於矽主體之下部構造 14a側面的電容器以進行閘極與秒主體的電連接，所以不僅 可減低面積’亦可大幅減低源極及汲極與矽主體之間的洩 漏電流。再者，若依據本實施例，則可利用自動對準的方 式來進行閘極與矽主體之連接，而可獲得面積縮小、步驟 簡化的效果。 其次，參照圖式説明本裝置之製造方法。圖21A〜、圖 22A〜22J係顯示圖2〇A、20B所示之DTMISFET之製造步驟的 步驟剖面圖。另外，圖21A〜2丨j係相當於圖2〇A中的八_八，部 之剖面的步驟剖面圖，圖22A〜22J係相當於圖20A中的B - B ' 部之剖面的步驟剖面圖。 首先，如圖21A、圖22A所示，準備層合有矽單晶基板12 、石夕氧化膜1 3及矽半導體層1 4的SOI基板1 1。 其次，如圖21B、圖22B所示，在矽半導體層i 4之表面上 形成膜厚5 nm左右之熱氧化膜2 1之後，利用LPCVd法堆積 膜厚100 nm左右之叫仏膜3811。在元件區域之叫乂膜3811 上形成未圖示之光阻圖案之後，依序對&3队膜38丨〗、熱氧 化膜2 1及矽半導體層1 4進行RIE，以在砂半導體層14上形 成冰度1 00 nm左右的溝，並形成秒主體之上部構造1。然 後，去除光阻圖案之後，薄薄地（〜5 nm)將矽主體1 4之表 面予以氧化以形成二氧化矽層。然後，利用離子植入法形 成電連接後面所形成之閘極與矽層所需要的p +擴散層。 其次，如圖21C、圖22C所示，在全面上堆積si3N4膜之後 ，藉由進行RIE以在矽主體之上部構造14b的侧面上形成由 -38- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚） - ----I i I I I J 1 - I------訂------— — -^1 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（36) 厚度30 nm左右之Si〗N4膜所構成的側壁絕緣膜1 7。將此側 壁絕緣膜1 7及Si#4膜381〖當作光罩，蝕刻矽半導體-層1 4直 至二氧化矽層1 3露出為止。此時’由於Si3N4膜3 8丨I也同時 被蝕刻，所以膜厚會減少。 其次，如圖21D、22D所示，為了要去除位於矽主體之上 部構造14b上面的SbN4膜3811，而進行少量的RIE或熱磷酸 處理。將矽主體之上部構造14b的側面予以氧化以形成矽氧 化膜38 12 ° 其次如圖21D、圖22D所示，在全面上堆積4〇() nm左右之 作為後面被去除之使用後丢棄的閘極（稱為自由閘）之材料 的多晶矽膜2 5。形成自由閘用之未圖示的光阻圖案，並蝕 刻加工多晶矽膜2 5。另外，若需要的話，亦可在利用cMP( 化學氣相研磨）削去多晶矽膜2 5之凸部分並使之平坦化之後 ’蚀刻加工多晶矽膜2 5。之後，去除光阻，並進行叫％膜 疋堆積、RIE，以在多晶矽膜2 5之側面上形成si3N4膜3 8 13( 膜厚20 nm左右）。 其次，如圖21F、圖2 2F所示’將多晶矽膜2 5當作光罩， 進行擴充用或深接面用之離子植入，以在此形成源極及汲 極16。擴充之n-植入條件，例如為坤，15 keV，3xl〇l4cm-2 。深接面之η擴散層植入條件，例如為坤，45 keV，3 X l〇15cm·2。亦在此進行源極及汲極之活性化（〜丨〇〇〇〇c) ^ 在已形成源極及汲極之後’今後就不存在6〇〇艺以上的高 /皿熱處理步驟。因而，在閘極絕緣膜上，不值可使用二氧 化矽膜，而且也可使用Ta2〇5膜、Ti02膜、Hf02膜' Zr02膜 或（鋇、趄）T i Ο3膜等的鬲介電質膜（h丨gh_ k膜），且可在閘 -39- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） ^ --t t l·---訂---------^ C請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 ____B7 五、發明說明（37) 極上使用金屬材料β在閘極絕緣膜上使用高介電質膜時， 有必要按照所使用之問極絕緣膜而選擇問極材料，且可使 用多晶矽、氮化鈦、鋁、鎢、釕等。又，很多情況，較佳 者係在閘極絕緣膜與閘極材料之間形成氮化鈦或氮化鎮等 以作為阻障金屬。 其次，如圖21G、圖22G所示，在全面堆積TE〇s_s丨〇2膜 3814之後，利用CMP法使TE0S-Si02膜3814平坦化，以使多 晶矽膜2 5之表面露出。 其次，如圖21H、圖22H所示，利用CDE等去除多晶矽膜 2 5，以在閘極形成預定區域上形成用以埋設閘極材料的溝 3815。該時，係使用叫仏膜38 13及由Si#膜所構成的側壁 絕緣膜1 7不被去除的處理條件。 其次’如圖211、圖221所示，在利用HF系之濕式蝕刻法 去除$丨〇2膜2 1、3812之後，利用（^〇法形成1^2〇5膜3801。 Τ^〇5膜3 801，係在秒主體之下部構造14a上成為電容器絕緣 膜3 803，而在矽主體之14b上成為閘極絕緣膜3 802。 其次’如圖21J、圖22J所示，利用CVD法或濺鍍法形成 如爲’亂化鈇（膜厚：400 nm/ 5 nm)的層合金屬，並利用CMP 進行平坦化及圖案化’藉以在溝内埋設形成金屬電極38〇4 °介以矽主體之上部構造14b上的Ta205膜3801(閘極絕緣膜 3802) 所形成的金屬電極3804，係成為閘極3805。又，介以 秒主體之下部構造14a側面的Ta205膜3801(電容器絕緣膜 3803) 所形成的金屬電極3804，係成為電容器電極3806。 利用以上所說明的製造步驟，可在矽主體之上部構造14b -40 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------J(- ·裝--------訂 ---------今- (請先閱讀背面之注意事項再填寫本頁) S07 7
五、發明說明（ 6 經濟部智慧財產局員工消費合作社印製 上形成有贿贿，同時問極3SG5與島狀妙主體之下部構造 Ha ’可介以電容器38〇7而自動對準地連接。 形成金屬閘極之後’係與—般的LSI製造過程相同。利用 ㈣法堆積層間絕緣獻咖，在源極及没極與閘極上將接 觸孔予以開口，以形成上層金屬配線（未圖示）。 如以上所不，若依據本實施例，則由於閘極與矽主體之 '&連接可在7L件區域之側面的—部分上進行，所以可解決 習知造成裝置面積增大的問題。又，由於係介以形成於矽 主體之下部構造侧面上的電容器而進行閘極與矽主體之電 連接’所以不僅可減低面積，而且可大幅減少源極及汲極 與硬主體之間的洩漏電流。更且，若依據本實施例，則可 利用自動對準的方式進行閘極與珍主體之連接，而可獲得 面積縮小、步驟簡化的效果。 [第九實施例] 圖2 3 A係顯示本發明之第九實施例之DTMISFET構成的立 體圖’圖23B係顯示圖23 A之A - A ’部之刻面的剖面圖。本半 導體裝置，係係在凸型（mesa)之元件隔離的基礎下形成有 金屬閘極N通道MOSFET者。 如圖23A、23B所示，在本實施例中，半導體基板係使用 依序層合有矽單晶基板1 2、矽氧化膜1 3及島狀矽主體（井 區域）1 4的SOI基板1 1。島狀矽主體1 4，係由下部構造14a 及上部構造14b所構成，而上部構造14b，其與形成於下部 構造14a上之基板主面平行的截面積小於下部構造Ha。另 外，在上部構造14b之周園上，露出下部構造14a之上面。 -41 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） —----------r -裳--------訂----------Λ (請先閱讀背面之注意事項再填寫本頁) 46507 7 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（39) 形成有與珍主體之下部構造14a之側面及上部構造14b之上 面相接的側壁絕緣膜丨7，以實現閘極與源極及汲極.間之絕 緣隔離及電容減低。然後，在島狀矽主體1 4之上部構造14b 的側面形成有閘極絕緣膜〖8。在閘極絕緣膜丨8上形成有金 屬問極1 9俾與側壁絕緣膜1 7及矽主體之上部構造丨4 b的上面 相接。以夾住形成於與矽主體之下部構造Ma相對向之側面 上的一個問極之方式’形成有源極及汲極區域。 右依據本装置的話，則由於在矽主體之下部構造l4a的兩 側面形成有MOSFET ,同時閘極與矽主體之電連接，可在矽 主體艾上邵構造14b的上面進行，所以可大幅減低裝置佔有 面積’ JL可客易製造。更且’若依據本實施例，則由於形 成於島狀砂主體之兩側面上的源極及汲極，與用以構成形 成於與矽主體之下部構造14a相對向之側面上的MOS電晶體 之源極及汲極的擴散層相同，所以可減低各自的pn接面面 積，且與習知之DTMISFET相較可大幅減低源極及汲極與矽 主體之間的洩漏電流。 其次’參照圖式說明本裝置之製造方法^圖24A〜24K、圖 25Α〜25Κ係顯示圖23Α、23Β所示之DTMISFET之製造步驟的 步驟剖面圖，另外，圖24Α〜24Κ係相當於圖23Α中的α_α, 部之剖面的步驟剖面圖，圖25Α〜25κ係相當於圖23Α中的β _ Β ^部之剖面的步驟剖面圖。 首先，如圖24Α、圖25Α所示，準備層合有矽單晶基板1 2 、5夕氧化膜1 3及矽丰導體層丨4的SOI基板1 1 , 其次，如圖24B、圖25B所示，在矽半導體層14之表面上 42 - 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公釐） (請先閱讀背面之注意事項再填寫本頁) J·. ^-----r---訂---------,. 4 6 5 0 7 五 經濟部智慧財產局員工消費合作社印製 A7 B7 心 40 發明說明（） 形成膜厚5 nm左右之熱氧化膜2 1之後，利用LPCVD法堆積 膜厚100 nm左右之Si3N4膜3811。在元件區域之Si3N4膜3811 上形成未圖示之光阻圖案之後，依序對Si3N4膜381〗、熱氧 化膜2〗及矽主體1 4進行RIE，以在矽主體1 4上形成深度1 〇〇 run左右的溝，並形成矽主體之上部構造然後，去除光 阻圖案之後，薄薄地（〜5 nm)將碎主體1 4之表面予以氧化 以形成Si02層。 其次’如圖24C、圖25C所示，在碎主體之上部構造14b的 側面上形成由厚度30 nm左右之Si 3N4膜所構成的側壁絕緣 膜1 7 °將由此Si3N4膜所構成的側壁絕緣膜1 7及Si3N4膜3811 當作光罩’蝕刻矽半導體層1 4直至埋設絕緣膜露出爲止， 以在矽主體之上部構造14b之下方形成下部構造14a。 其次’如圖24D、25D所示，在將矽主體之下部構造14a的 側面予以氧化以形成4301之後，在全面上堆積400 rnn左右 之作爲後面被去除之使用後丟棄的閘極（稱爲自由閘）之材 料的多晶玲膜2 5。形成自由閘用之未圖示的光阻圖案，並 蚀刻加工多晶矽膜2 5。另外，若需要的話，亦可在利用 CMP(化學氣相研磨）削去凸部分並使之平坦化之後，蚀刻 加工多晶砂膜2 5。之後，去除光阻，並在多晶矽膜2 5之側 壁上形成膜厚20 nm左右的Si3N4膜3813。 其次’如圖24E、圖25E所示，將多晶矽膜2 5當作光罩並 使用傾斜離子植入法，在矽主體之下部構造l4a的側面上形 成擴充用或深接面，以形成用以夾住形成於與矽主體之下 部構造14a相對向之側面上的二個閘極之源極及汲極1 6 ^將 -43 - (請先閱讀背面之注意事項再填寫本頁) 465077
經濟部智慧財產扃員工消費合作社印製 多晶㈣25當作«絲由料離子植入β 另=藉由調整碎主體14之寬度、及傾斜離子植入法之 植入仏件，以在與砂主體之下^ ϋ1 4 4 m <卜4構造1 4a相對向的側面上分
別植入雜貝離子之後，由、佳A ,、 .精由進仃活性化以使構成源極及汲 極之擴散層，可在未被多晶”25覆蓋的區域上連接。 擴充之η-植入條件，例如為坪，I5keV，3xi〇1W2。
深接面之η +擴散層植入條件，例如為砷’ C ，3 X 1〇、2。亦在此進行源極及波極之活性化㈠贿卜 在已形成源極及汲極16之後，於以後的步驟中就不存在 600 C以上的冋/m熱處理步驟。因而，在之閘極絕 緣Μ上，不僅可使用Si〇2膜，而且也可使用τ^〇5膜、丁1〇2 膜、Hf〇2膜、Zr〇2膜或（鋇 '锶）Ti〇3膜等的高介電質膜 (high-k膜）。又，可在MISFET之閘極上使用金屬材料。在 閘極絕緣膜上使用高介電質膜時，有必要按照所使用之閘 極絕緣膜而選擇閘極材料，且可使用多晶矽、氮化鈦、鋁 、鎢、釕等。又，很多情況，較佳者係在閘極絕緣膜與閘 極材料之間形成氮化鈦或氮化鎢等以作為阻障金屬。 其次’如圖24F、圖25F所示’在全面堆積TE0S-Si02膜 3814之後’利用CMP法使TEOS-Si〇2膜3814平坦化，以使多 晶矽膜2 5之頂部露出。 其次’如圖24G、圖25G所示，利用CDE等去除多晶矽膜 2 5 ’以在閘極形成預定區域上形成用以埋設閉極材料的溝 4302。更利用RIE去除溝4302底部之Si3N4膜38Π。該時，係 使用由Si3N4膜所構成的側壁絕緣膜1 7、3 8 13不被去除的處 -44- 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------< * 裝-----=----訂---------, (請先閱讀背面之注音？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 46 507 7 A7 __ B7 五、發明說明（42) 理條件。更利用HF系之濕式蝕刻法去除溝4302底部之Si02 膜2 1、4301。 - 其次’如圖24H、圖25H所示，利用CVD法形成Ta205膜 3802以作為閘極絕緣膜。其次’如圖241、圖251所示，首先 利用CVD法形成膜厚15 nm左右之氮化鈦膜4303以作為金屬 閘極。此碳化鈦膜4303，係成為用以抑制在後段步驟中所 形成的镇膜之擴散的阻障金屬。其次，如圖24j、圖25 J所示 ，對奴化鈇膜4303及Ta2〇5膜3802進行，以只在溝4302之 側壁上殘留Ta2〇5膜3802及碳化鈦膜4303。在此，係露出硬 主體之上部構造14b的上面《在此係進行離子植入，以在矽 主體之上邵構造14b的上面形成用以電連接閘極與矽主體i 4 的P +擴散層（未圖示）。 其次，如圖24K、圖25K所示，利用CVD法形成4〇〇 nm左 右的鎢，並利用CMP使之平坦化。如此的話，則可在矽主 體之上部構造14b上面的一部分上可自動對準地連接金屬閘 極4303、4304與矽主體14，且可在矽主體之下部構造】“側 面的一部分上形成有MOS電晶體。 形成金屬閘極4303、4304之後，係與—般的[^製造過程 相同。利用CVD法堆積層間絕緣膜TE〇s，在源極及没極與 間極上將接觸孔予以開口，以形成上層金屬配線（未圖示）。 如以上所示，若依據本實施例，則由於在矽主體之下部 構造14a之兩側面上可形成从⑽阳丁，同時問極與矽主體i 電連接可在元件區域之上部構造的上面進行，所以可大幅 減低裝置估有面積，且可容易製造。更且，若依據本實: -45- 本紙張尺度適用t國國家標準(CNS)A4規袼（210x297公笼）
A7 465077 五、發明說明（43 ) 例，則由於形成於島（壁）狀矽主體之兩侧面上的源極及汲 極，與用以構成形成於與矽主體之下部構造14&相對.向之側 面上的MOS電晶體之源極及汲極的擴散層相同’所以可減 低各自的ρ η接面面積，且與習知之DTMISFET相較可大幅減 低源極及汲極與矽主體之間的洩漏電流。 更且，若依據本實施例，則可利用自動對準的方式進行 問極與矽主體之連接，而可獲得面積縮小、步驟簡化的效 果。更且，由於其係為DTMISFET，所以可實現一種很難以 使用中間能隙工作函數之金屬閘極的MISFET來實現的臨限 電壓 Vth(〜0.2V)。 另外，在本實施例中，雖係形成有源極及汲極區域以夾 住形成於下部構造之側部上的二個閘極，但是亦可在各閘 極上分別形成源極及汲極。此情況，雖然無法減低洩漏電 流，但是可謀求如本發明縮小元件面積、簡化步驟之目的。 另外，本發明並非被限定於上述實施W，只要未脫離本 發明之意旨範圍内，仍可做各種的變更及實抱。 (請先閱讀背面之注意事項再填寫本頁) » ----- l·---訂--------- 經濟部智慧財產局員工消費合作社印製 -46- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 465077 六、申請專利範圍 ' 1 · 一種半導體裝置，其係電連接形成於半導體基板上之 MI^FET的閘極、及前述MISFET之通道下方的井區域， W述MISFET，係形成於在前述半導體基板上形成島狀 的元件區域上， •雨述MISFET之閘極與前述半導體基板之井區域的電連 接，係在前述島狀之元件區域的側面進行者。 2‘如申請專利範圍第丄項之半導體裝置，其中前述問極係 由金屬材料所構成。 3 . ^中請專利範圍第！項之半導體裝置，其中前述閉極與 則述井區域之電連接，係介以形成於前述島狀之元件區 域側面之一部分上的電容器而進行者。 4· 一種半導體裝置，其係包含有： 半導體基板，包含由下部構造及上部構造所構成的島 狀7C件區域，而孩上部構造，其與形成於該下部構造上 之基板主面平行的截面積係小於下部構造者； 閘極絕緣膜，形成於前述元件區域之上部構造上面； 侧壁絕緣膜，形成於前述元件區域之下部構造上及上 部構造側面；以及 閘極，連接前述閘極絕緣膜上、前述侧壁絕緣膜之表 面、及前述元件區域之下部構造側面而形成。 5如申請專利範圍第4項之半導體裝置，其中前述閉極係 由金屬材料所構成。 6 · —種半導體裝置，其係包含有： 半導體基板，包含由下部構造及上部構造所構成的島 ______^47- 本紙張K度適用中關家標準（CXS)A4規格⑵〇 χ 297^7 ------------f 裝 (請先閱讀背面之注意事項再填寫本頁) ----訂---------專 經濟部智珐財產局員工消費合作社印製 465077 A8 BS C8 D8 經 濟 部 智 慧 財 產 局 消 合 抂 印 η 申請專利範圍 狀元件區域，而該上部構造，其與形成於該下部構造上 之基板主面平行的截面積係小於下部構造者；- 開極纟巴緣膜’形成於前述元件區域之上部構造上面； 閘極，形成於該閘極絕緣膜上； 70件側壁系巴 '緣月莫，形成於前述元件區域之上部構造侧 面及閘極（侧面，而其表面係形成比該閑極之表面還 低；以及 —接觸’形成於前述元件區域之下部構造側面'及前述 兀件側壁絕緣膜之倒面，用以電連接前述閘極及前述元 件區域之下部構造側面。 .如申清專利範圍第6項之半導體裝置，其中前述閘極係 由金屬材料所構成。 一種半導體裝置，其係包含有·· 半導體基板，包含由下部構造及上部構造所構成的島 狀兀件區域，而該上部構造，其與形成於該下部構造上 之基板主面平行的截面積係小於下部構造者； 閘極絕緣膜，形治4人#、+. 一 μ π , y成於則述凡件區域之上部構造上面； • 成万；m述凡件區域之上部構造側面上 ， 電容益絕緣膜，形成说,+. _ 成^與則述凡件區域之下部構造相 對向的側面上； 閘極，形成於該閘極絕緣膜上；以及 電容器電極’形成於前述電容器絕緣膜上，與前述閉 極電連接。 本袄張又度適巾關家標準（CNS)A.l 48- ------------f -------- 訂·-------- (請先閱讀背面之注意事項再填寫本頁} 297 46507/ Λ8 B8 § 六、申請專.利範圍 9. $申請專利範圍第8項之半導體裝置，其中前述閘極與 刼述電容器電極，係由連績形成之電極材料所構成。 10. 如申請專利範圍第8項之半導體裝置，其中前逑閘極係 由金屬材料所構成。 " 1 1 . 一種半導體裝置，其係電連接形成於半導體基板上之 MISFET的閘極、及前述MISFET之通道下方的井區域， d述MISFET，係形成於在前述半導體基板上形成島狀 之元件區域側面的一部分上， 前述MISFET之閘極與前述半導體基板之井區域的電連 接，係在前述島狀之元件區域的側面進行者。 12. 如申請專利範圍第！丨項之半導體裝置，其中形成有二個 電連接在與前述島狀元件區域相對向之側面上的間技^。固 13. 如申請專利範圍第12項之半導體裝置，其中形成有源極 及沒極用U夹住形成於與前述島狀元件自域相對向^ 面上的前述二個閘椏。 ’ 1 4 . 一種半導體裝置，其係包含有： 半導體基板，包含由下部構造及上部構造所構成的島 狀元件區域，而該上部構造，其與形成於該下部構造上 之基板主面平行的截面積係小於下部構造者· U 一對閘極絕緣膜，分別形成於與前述元件區域之下 構造相對向的側面上； 側壁絕緣膜，形成於前述元件區域之上部構造側面上 閉極’形成於前述一#閉極絕緣膜上、前迷側壁絕緣 -49- 本饮張砭度適用中四0家標準（CNS〉A4規格⑵0 X 297公釐） J Mr--------^----------M f請先閱讀背面之注意事項再填寫本頁} 經濟部智髮財產局員工消费合作|£印製 465077 A8 B8 CS DS 經 濟 智 慧 財 產 局 消 費 合 作 社 印 rfe'J •申請專利範圍 膜之表面、及前述元件區域之上部構造上；以及 源極及汲極區域’形成於前述元件區域之下部構造上 用以夾住前述一對閘極絕緣膜。 5. —種半導體裝置之製造方法，其係包含有以下之步驟： 在形成有半導體基板上之M〇 s電晶體之源極及汲極及 通道區域的區域上形成光罩材料； 將前述光罩材料用作蝕刻光罩並將前述半導體基板蝕 刻至預定深度，以在半導體基板上形成凸部； 在别述光罩材科及前述凸部之側面形成側壁絕緣膜； 將則述光罩材料及前述元件側壁絕緣膜用作光罩並蝕 刻前述半導體層，以形成由前述凸部構成之上部構造及 形成於II上部構造之下部的下部構造所構成的島狀元件 區域； 在形成有前述半導體基板上之閘極的區域上形成自由 閘； 在前述元件區域之上部構造上形成源極及汲極； 、在前述半導體基板上形成與該自由間之側部相接且使 該自由閘之上面露出的層間絕緣膜； 去除該自由閘，以形成使前述元件區域露出的閘極溝 在露出於前述閘極溝之底面的前述元件區域之上部構 t上面形成鬧極絕緣膜；以及 在前述閘極溝内埋設形成電連接前述元件區域之下 構造側面的間極。 “ -50- ----^--------ft--------訂---------碌 (請先間讀背面之注意事項再填寫本頁) n I丄 本紙張K 度適用中関 φ (CNS)A-l (210 ) 46 50 7 7 AS BS C8 D8 經濟部智慧財產局員工消费合作汪印製 、申請專利範圍 1 6 . —種半導體裝置之製造方法，其係包含有以下之步驟： 在介以絕緣層而形成於半導體基板上之形成有半導體 層上面之MIS電晶體之源極、汲極及閘極的區域上形成 光罩材料； 將前述光罩材料用作光罩並蚀刻前述半導體層，以在 該丰導體層上形成凸部； 在前述半導體層之凸部側面上形成第一側壁絕緣膜； 將前述光罩材料及第一側壁絕緣膜用作光罩並蝕刻前 述半導體層而使前述述絕緣層露出，以形成由前述凸部 構成之上部構造、及形成於該上部構造之下部的下部構 造所構成的島狀元件區域； 在前述元件區域之下部構造側面及第一側壁絕緣膜之 侧面上形成第二侧壁絕緣膜； 形成自由閘用以覆蓋形成有前述絕緣層 '第二侧壁絕 緣膜、第一側壁絕緣膜、及前述元件區域之上部構造上 面之閘極的區域； 在前述元件區域之上部構造上面形成源極及汲極； 在形成絕緣膜以覆蓋該自由閘之後，使該絕緣膜之表 面平坦化以使該自由閘露出； 去除琢自由間，以形成使前述元件區域之下部構造側 面露出的閘極溝； 在前述閘極溝底面之前逑元件區域的上部構造上面形 成閘極絕緣膜；以及 在前述閘極溝内埋設形成閘極。 51 - ------------J 裝--------訂----------屬 (請先閱讀背面之注意事項再填寫本頁) y r s ί 465077 灿§08 六、申請專利範圍 一種半導«置之製造方法，其係包含有以下之步驟： 在形成有半導體基板上之半導體層上的M0S電晶體之 源極、汲極及閘極的區域上形成光罩材料； 將前述光罩材料用作光罩並蝕刻前述半導體層，以在 該半導體基板上形成凸部； 在前述半導體層之凸部侧部上形成第一侧壁絕緣膜； 將第一光軍材料及第一側壁絕緣膜用作光罩並蝕刻前 述半導體層，以形成由前述凸部構成之上部構造、及形 成方、及上邵構造之下邵的下部構造所構成的島狀元件區 域； (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消费合作杜印製 形，用以覆盖㈤述元件區域以外之前述半導體基板表 面的絕緣層，俾使前述元件區域之下部構造側面的上端 部露出； 在前述元件區域之下部構造側面及第一側壁絕緣膜之 側面上形成第二側壁絕緣膜； 形成自由閘用以覆蓋形成有前述絕緣層、第二側壁絕 緣膜、第一側壁絕緣膜、及前述元件區域之上部構造上 面之閘極的區域； 在前述元件區域之上部構造上面形成源極及汲極； 在形成絕緣膜以覆蓋該自由閘之後，使該絕緣膜之表 面平坦化以使該自由閘露出； 去除遠自由閘’以形成連接前述元件區域之下部構造 側面的閘極溝； 在前述閉極溝底面之前述元件區域的上部構造上面形 ____ -52- t n Pi (CNS)A4 cTTo x 291 — f I! I — 訂·--— — — III A8 R8 C8 D8 46 50 六、申請專利範圍 成閘極絕緣膜；以及 在前述閘極溝内埋設形成閘極。 - 18. —種半導體裝置之製造方法’其係包含有以下之步驟： 在介以絕緣層而形成於半導體基板上之形成有丰導體 層上面之MOS電晶體之源極 '汲極及閘極的區域上形成 光罩材料； 將前逑光罩材料用作蝕刻光罩並蝕刻前述半導體層至 預定深度，以在半導體層上形成凸部； 在前述光罩材料及前述半導體層之凸部側面形成元件 側壁絕緣膜； 將則述光罩材料及前述元件侧壁絕緣膜用作光罩並蝕 刻前述半導體層而使前述絕緣層露出，以形成由前述凸 部構成之上部構造、及形成於該上部構造之下部的下部 構造所構成的島狀元件區域； 在則迷7C件區域之下部構造側面及前述元件侧壁絕緣 膜之側面上形成虛設接觸； 在前述虛設接觸之周圍形成第一絕緣膜； 使前逑元件側壁絕緣膜之表面後退； 去除前逑光罩材料之一部分或全部； 在形成有前述問極之區域的上面形成與前述虛設接觸 連接的自由閘，前述閘極係包含前述元件區域之上部構 造的前述通道區域； 將該自由間用作光覃以在前述凸元件區域之上部構造 上面形成源極及汲極； -‘ " 「裝--------訂---------專 ί請先閱讀背面之注意Ϋ項再填寫本頁) 經濟部智慧財產局員工消費合作社印裝
    ο 5 6 d- 800 8 8 ARCD 經濟部智慧財產局負工消饽合作社印製 六、申請專利範圍 在前述半導體基板上形成絕緣膜用以覆蓋該自由閘之 側面，同時使該自由閘之表面露出； 去除孩自由閘，以形成使前述虛設接觸露出的閘極溝 1 在前述問極溝内部形成閘極絕緣膜； 在前述閘極溝内埋設形成前述閘極； 使前述虛設接觸之上面露出； 去除前述虚設接觸以形成使前述元件區域之下部構造 側面露出的接觸溝；以及 在前述接觸溝内埋設形成接觸電極。 1 9 ·—種半導體裝置之製造方法，其係包含有以下之步驟： 在形成有半導體基板上之MOS電晶體之源極、汲極及 閘極的區域上形成光罩材料； 將兩述光罩材料用作蚀刻光罩並姓刻前述半導體基板 至預定深度 > 以在半導體基板上形成凸部； 在m述光罩材料及前述凸部之側面形成側壁絕緣膜； 將前述光罩材料及前述元件側壁絕緣膜用作光罩並蝕 刻前述半導體層，以形成由前述凸部構成之上部構造、 及形成於該上部構造之下部的下部構造所構成的島狀元 件區域； 在前述元件區域之下部構造側面及前述元件側壁絕緣 膜之側面上形成虛設接觸； 在前述虛設接觸之周圍形成第一絕緣膜； 使前述元件側壁絕緣膜之表面後退； -54- 尽饮抆適用中囤國家標準（CNS)A-l规格（210 X 297公爱） ---i--------^^--------訂---------Λ%: (請先閱讀背面之注意事項再填寫本頁) 4650 A8 B8 C8 D8 六、申請專利範圍 去除前述光罩材料之—部分或全部； 在形成有前述間極之區域的上面形成與前述虚設接觸 連接的自“，前述閉極係包含前述元件區域之上部構 造的前述通道區域； 將該自由閘用作光罩以在前述元件區域之上部構造上 面形成源極及汲極； 在前述半導體基板上形成第二絕緣膜用以覆蓋該自由 閘之側面，同時使該自由閘之表面露出； 去除β自由閘，以形成使前述虛設接觸露出的問極溝 > 在前述閘極溝之内部形成閘極絕緣膜； 在前述閘極溝内埋設形成閘極； 使前述虛設接觸之上面露出； 去除前述虛設接觸以形成使側壁之—部分連接在前述 元件區域之下邵構造侧面的接觸溝；以及 在前述接觸溝内埋設形成接觸電極。 2 0 . —種半導體裝置之製造方法，其係包含有以下之步驟： 在形成有半導體基板上之MOS電晶體之源極、汲極及 開極的區域上形成光罩材料； 將前述光罩材料用作蝕刻光罩並蝕刻前逑半導體基板 至預定深度，以在半導體基板上形成凸部； 在別述光罩材料及前述凸部之侧面形成側壁絕緣膜； 將前述光罩材料及前述元件側壁絕緣膜用作光罩並蝕 刻前述半導體層，以形成由前述凸部構成之上部構造、 _ -55- 本纸張度適用中國國家標準（CNS)ZU規格⑵Ο X 297 -----------γ --------訂---------41 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消费合作社印製 46507 7 Α8 Β8 CS DS 申請專利範圍 2 1 經 濟 部 智 ，-Li 財 產 局 消 費 合 作 社 印 η 及形成於該上部姐、也、 广1 ^構化又下部的下部構造所構成的島狀元 件區域； 成有Θ述半導體基板上之閘極的區域上形成自由 閘； «述元件區域之上部構造上面形成源極及沒極； 在⑴述半導體基板上形成與該自由閘之侧部接觸，且 使薇自由閘之表面露出的層問絕綠膜； 去除該自由間，以形成使前述元件區域之一部分露出 的閘極溝； 在露出於前述問極溝之底面的前述元件區域之表面上 堆積絕緣Ί在該元件區域之上㈣造上形成閉極絕 >.·彖膜且在則述疋件區域之下部構造之側面形成閘極絕 緣膜；以及 在前述閉極溝内埋設形成電極材料，以形成閉極及電 客益電極。 .-種半導體裝置之製造方法，其係包含有以下之步驟： 在形成有半導體基板上之M0S電晶體之源極、汲極及 閘極的區域上形成光罩材料； 將前逑光罩材料用作蝕刻光罩並蝕刻前述半導體基板 至預定深度，以在丰導體基板上形成凸部； 在前述光罩材料及前述凸部之側面形成倒壁絕緣膜； 將前述光罩材料及前逑元件側壁絕緣膜周作光罩並名虫 刻前述半導體層，以形成由前述凸部構成之上部構造、 及形成於該上部構造之下部的下部構造所構成的島狀元 -56- 本紙張及度遺闬中國國家標準（CNS)A4规格（2J0 x 297公釐） ^ ^ Μ--------^----- (請先間讀背面之注意事項再填寫本頁) I I Μ 550 7 8S88 AKCD 、申請專利範圍 件區域 閘 在形成有前述半導體基板上之閉極的區域上渺成自由 在fli述元件區域之下部構造上面形成源極及汲極； 在W述半導體基板上形成與該自由閘之側部接觸，且 使為自由閘之表面露出的層間絕緣膜； 去除該自由閘’以形成使前述元件區域之一部分露出 的閉極溝； 在露出於前述閘極溝之底面的前述元件區域之下部構 造之側面形成閘極絕緣膜；以及 在前述閘極溝内埋設形成閘極。 ------------f 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員X.消费合作杜印製 -57 - 表纸佐义度適用中g國家標準（CNSM.1規格（210 X 297公髮
TW089112998A 1999-06-30 2000-06-30 Semiconductor device and its manufacturing method TW465077B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP18699599 1999-06-30
JP2000175512A JP4270719B2 (ja) 1999-06-30 2000-06-12 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW465077B true TW465077B (en) 2001-11-21

Family

ID=26504085

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089112998A TW465077B (en) 1999-06-30 2000-06-30 Semiconductor device and its manufacturing method

Country Status (4)

Country Link
US (2) US6465823B1 (zh)
JP (1) JP4270719B2 (zh)
CN (1) CN1166004C (zh)
TW (1) TW465077B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000065719A (ko) * 1999-04-08 2000-11-15 김영환 반도체 소자 및 그 제조방법
JP2003332582A (ja) 2002-05-13 2003-11-21 Toshiba Corp 半導体装置及びその製造方法
US6864582B1 (en) * 2002-10-31 2005-03-08 National Semiconductor Corp. Semiconductor interconnect and method of providing interconnect using a contact region
US6686231B1 (en) * 2002-12-06 2004-02-03 Advanced Micro Devices, Inc. Damascene gate process with sacrificial oxide in semiconductor devices
JP2004281761A (ja) 2003-03-17 2004-10-07 Seiko Epson Corp 半導体装置およびその製造方法
US7205185B2 (en) * 2003-09-15 2007-04-17 International Busniess Machines Corporation Self-aligned planar double-gate process by self-aligned oxidation
FR2861501B1 (fr) * 2003-10-22 2006-01-13 Commissariat Energie Atomique Dispositif microelectronique a effet de champ apte a former un ou plusiseurs canaux de transistors
US7041542B2 (en) * 2004-01-12 2006-05-09 Advanced Micro Devices, Inc. Damascene tri-gate FinFET
US7122412B2 (en) * 2004-04-30 2006-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a necked FINFET device
US7084018B1 (en) 2004-05-05 2006-08-01 Advanced Micro Devices, Inc. Sacrificial oxide for minimizing box undercut in damascene FinFET
JP2006093216A (ja) 2004-09-21 2006-04-06 Toshiba Corp 半導体装置
US7704865B2 (en) * 2005-08-23 2010-04-27 Macronix International Co., Ltd. Methods of forming charge-trapping dielectric layers for semiconductor memory devices
US8513066B2 (en) * 2005-10-25 2013-08-20 Freescale Semiconductor, Inc. Method of making an inverted-T channel transistor
KR100724560B1 (ko) * 2005-11-18 2007-06-04 삼성전자주식회사 결정질 반도체층을 갖는 반도체소자, 그의 제조방법 및그의 구동방법
US8759915B2 (en) 2006-03-20 2014-06-24 Micron Technology, Inc. Semiconductor field-effect transistor, memory cell and memory device
US7550795B2 (en) * 2006-06-30 2009-06-23 Taiwan Semiconductor Manufacturing SOI devices and methods for fabricating the same
US7745319B2 (en) * 2006-08-22 2010-06-29 Micron Technology, Inc. System and method for fabricating a fin field effect transistor
US7880232B2 (en) * 2006-11-01 2011-02-01 Micron Technology, Inc. Processes and apparatus having a semiconductor fin
KR100875432B1 (ko) 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR100889626B1 (ko) 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
US7754559B2 (en) * 2008-03-19 2010-07-13 Tower Semiconductor Ltd. Method for fabricating capacitor structures using the first contact metal
KR100982310B1 (ko) * 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100989136B1 (ko) 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101002666B1 (ko) 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
JP5446558B2 (ja) * 2009-08-04 2014-03-19 富士通セミコンダクター株式会社 半導体装置の製造方法
US8643108B2 (en) * 2011-08-19 2014-02-04 Altera Corporation Buffered finFET device
US10068749B2 (en) 2012-05-21 2018-09-04 Fei Company Preparation of lamellae for TEM viewing
US8772101B2 (en) * 2012-11-08 2014-07-08 Globalfoundries Inc. Methods of forming replacement gate structures on semiconductor devices and the resulting device
JP6681117B2 (ja) * 2015-03-13 2020-04-15 株式会社半導体エネルギー研究所 半導体装置
US9601512B2 (en) * 2015-07-16 2017-03-21 Globalfoundries Inc. SOI-based semiconductor device with dynamic threshold voltage
CN115497816B (zh) * 2022-10-19 2023-10-17 弘大芯源(深圳)半导体有限公司 一种半导体场效应集成电路及制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0214578A (ja) * 1988-07-01 1990-01-18 Fujitsu Ltd 半導体装置
JPH03205869A (ja) * 1990-01-08 1991-09-09 Hitachi Ltd 半導体集積回路装置
JPH05343687A (ja) * 1992-06-09 1993-12-24 Nec Corp 薄膜トランジスタ
JP3784438B2 (ja) * 1995-12-05 2006-06-14 株式会社ルネサステクノロジ 半導体集積回路装置
JP3545583B2 (ja) 1996-12-26 2004-07-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US6177299B1 (en) * 1998-01-15 2001-01-23 International Business Machines Corporation Transistor having substantially isolated body and method of making the same
US6075272A (en) * 1998-03-30 2000-06-13 Micron Technology, Inc. Structure for gated lateral bipolar transistors

Also Published As

Publication number Publication date
JP4270719B2 (ja) 2009-06-03
US6465823B1 (en) 2002-10-15
CN1279516A (zh) 2001-01-10
US6794720B2 (en) 2004-09-21
US20020179970A1 (en) 2002-12-05
JP2001077364A (ja) 2001-03-23
CN1166004C (zh) 2004-09-08

Similar Documents

Publication Publication Date Title
TW465077B (en) Semiconductor device and its manufacturing method
US7479423B2 (en) Semiconductor device and manufacturing method of semiconductor device
US6815296B2 (en) Polysilicon back-gated SOI MOSFET for dynamic threshold voltage control
US7667252B2 (en) Semiconductor nonvolatile storage element and method of fabricating the same
JP3309078B2 (ja) 電界効果トランジスタの製造方法
US7253484B2 (en) Low-power multiple-channel fully depleted quantum well CMOSFETs
JP3600476B2 (ja) 半導体装置の製造方法
JP2002118255A (ja) 半導体装置およびその製造方法
US6633061B2 (en) SOI substrate, a semiconductor circuit formed in a SOI substrate, and an associated production method
JP2001015734A (ja) トランジスタ素子製造におけるトレンチ分離構造を利用した高圧素子と低圧素子の整合方法
US6300172B1 (en) Method of field isolation in silicon-on-insulator technology
US20070254417A1 (en) Method of fabricating a semiconductor device having a capacitor
JP4440119B2 (ja) デュアルゲートの形成方法
JPH0325972A (ja) 半導体記憶装置とその製造方法
US6621111B2 (en) Capacitor structure of semiconductor device and method for forming the same
JP3373772B2 (ja) 半導体装置
US6200905B1 (en) Method to form sidewall polysilicon capacitors
KR100541155B1 (ko) 반도체 소자의 캐패시터 제조방법
JPH06216333A (ja) 半導体記憶装置の製造方法
CN114334971A (zh) 半导体器件及其制备方法
KR101064286B1 (ko) 반도체 소자의 제조 방법
TWI309082B (en) Dynamic random access memory structure
JPH10321739A (ja) 電界効果トランジスターおよびその製造方法
TW401624B (en) Device structure of metal-oxide-semiconductor (MOS) and the manufacture method
KR100588781B1 (ko) 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent