TW463177B

TW463177B - Failure capture apparatus and method for automatic test equipment

Info

Publication number: TW463177B
Application number: TW089106051A
Authority: TW
Inventors: Michael H Augarten
Original assignee: Teradyne Inc
Priority date: 1999-04-02
Filing date: 2000-03-31
Publication date: 2001-11-11
Also published as: DE60005941D1; MY123372A; KR20010109342A; WO2000060606A1; KR100676205B1; EP1173853A1; JP2002541611A; EP1173853B1; US6442724B1; DE60005941T2; JP4758005B2

Description

463177 A7 -----------B7 五、發明說明（f ) 一、本發明之領域本發明一般言之是有關用於半導體裝置‘之自動測試設備，便特別地一種用於半導體裝置測試器之故障捕捉裝置及方法。二、本發明之背景半導體記憶體的製造廠家不斷地尋求將製造記憶體裝置之成本減到最小，以便維持競爭力。其中較重要的一製造過程包含測試每一個裝置，以確保在各種情況下的可靠度及可操作性。該設備用來完成測試過程的裝置通常被稱爲自動測試設備或“測試器”。傳統的測試器通常包含電路，該電路把一個或更多的測試中記憶體〔memories-under-test(MUT)〕結合在一起，且寫入信號到被選擇的測試中記憶體(MU T)內的位置上。該被寫入的信號後來被讀回來且被測試器捕捉，以便與預期的信號比較。該比較後的故障結果通常決定該測試中記憶體(MUT)通過測試、或是需要修理。許多的記憶體裝置使用冗餘列(row)及行(column)，用於維修測試中被偵測到失敗的裝置。這個特徵充分地改善了商業地可接受裝置的產量。傳統的記憶體測試器典型地包括一個或更多的冗餘維修站，以便實際地以可用的冗餘列/行更換一個或多個的列或行。然而，在冗餘分析可以開始之前，由測試器完成之故障資料可靠的初始捕捉必須發生。傳統地，測試器已經初始地儲存故障資料於隨機存取本紙張尺度適用中國國家標率（CNS)A4規格⑵G X 297公« ) --------- (猜先間讀背面之注意事項再填寫本頁) 裝 > ϋ 1 H - 經濟部智慧財產局員工消費合作社印製 463177 濟部智慧財產局貝工消費合作 A7 ---------B7 五、發明說明（二）記億體(RAM)裡，該隨機存取記憶體有著與測試中記憶體 (MUT)相似的容量大小。通常被稱爲捕捉隨機存取記憶體 (catchrams)，該記憶體典型地儲存故障資訊於位址上，該位址爲實質上與位於測試中記憶體(MUT)內之位址相符合。這個方法方便地提供一種測試中記憶體(MUT)的位元圖像(bit-image)表示，允許使用者快速地認出成串的故障’可能與特有的製造問題有關的故障。這對早期工程的開發環境是特別地重要的，以便診斷有關製造測試中記憶體 (MUT)的製程問題。生產線快速的確認生產線上的製造問題亦是重要的，以便將生產線之當機時間最小化，且將生產量及相關的貨品產量最大化。捕捉隨機存取記憶體的一種構造係利用一種1位元寬度的靜態隨機存取記憶體(SRAM)，該SRAM有著充分地與測試中記憶體（MUT)相同的容量。以其操作於隨機模式中相對地高的速度而聞名，SRAM以其操作的立場提供令人滿意的儲存型式。不幸地，SRAM的產量在最近幾年下滑了，對將來的能夠取得性是有疑問的。因此，SRAM裝置的成本是相當高的。在努力創造一種無SRAM之便宜的捕捉隨機存取記憶體中，熟習該項技術者已經利用各種的動態隨機存取記憶體(DRAM)來完成。DRAMs相對地較不昂貴，且通常提供大的記憶體容量，適用於捕捉隨機存取記憶上的位元圖像應用。.該裝置包含可選擇的操作模式，是依照不是一種隨機模式（交錯式）就是叢發方式（循序的）。不幸地’在隨 ^ * Μ----------訂----- (請先閱讀背面之注意事項再填寫本頁)

n ϋ I 製本紙張尺度適用尹國國家標準（CNS)A4規格（210 X 297公釐 4 6317 7 經濟部智慧財產局員工消费合作社印t A7 ----------B7___ 五、發明說明（、）機模式下，DRAMs操作於實質地慢速於SRAM裝置，需要特別的技術，以便成功地操作於捕捉隨機存取記憶體的應用上。有一個設計是關於使用DRAMs於故障捕捉記憶體上 ’其揭示於授予Sato之美國專利第5,790,559中，是利用數排組(banks)的交錯式DRAMs，以便達到當DRAM操作於隨機（交錯式)模式時的可接受的速度。該排組的每一排有著相等於MUT的儲存容量，且產生輸出，是用交錯式以產生一個更快的順序位元束(serial bitstream)當作隨機操作模式的替代，該專利亦發表一種技術，使用叢發方式(burst mode)結合一種位址轉換器，以便同時的循序地儲存故障資訊的多數位元於捕捉記憶體裡。當該Sato的設計發表有益於他們預定的應用時，他們使數排的DRAM裝置給每一個測試中記憶體(MUT)，對處理多至16到32個並聯的測試記憶體(MUT)的測試器而言，需要所有的捕捉隨機存取記憶體接近不合需要的程度的 DRAMs數目，同時依據空間及硬體的成本，此外，由於 MUT的容量總是在大小上增加，該對應的傳統捕捉隨機存取記憶體容量亦增加，造成關於更大記憶體的成本問題。一種由Ohsawa提出的技術，出現在美國專利第 5,644,578號，依其申述定址上述之記憶體容量的問題，乃藉由壓縮故障資訊及儲存該壓縮的故障資訊於捕捉記億體裡，該捕捉記憶體有著小於該測試中記憶體(MUT)的容量，當這個設計依其申述降低了捕捉記憶體的容量大小及成 ___5 本紙張尺度適用中國固^標準(CNS)A4規格（21〇 X 297公釐）---- 「裝----------訂---------線! (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 46317 7 A7 ___B7 五、發明說明（4) 本，該儲存結構仍然依靠一種實際上相稱於故障MUT記憶體單元的位置及捕捉記憶體之間的位置α 一種更縮小的結構，出現於美國專利第5,3丨7,573號及第4,628,509 ’避免完全地使用一個捕捉隨機存取記憶體’ 該技術通常包含··一種壓縮的矩陣結構，用以追蹤特定的 “必然故障(must-fail)”資訊’以便認出該MUT的那一個冗餘列或行是需要的，以便維修該裝置’該壓縮的矩陣提供一個被限制的可定址的列及行〔與冗餘列及行的數目相同〕的數目，該數目實際上相同於MUT上的故障位址。當這個資料壓縮的技術問世，且有益於快速的生產流程，提供任何種的位元圖像分析的能力便被省略了 ’因此，萬一裝置在生產測試期間同時皆故障’任何的製造問題將無法很快地顯而易見，也許延長了故障排除及維修的所需時間。什麼是需要的且迄今得不到的’那就是一種捕捉隨機存取記憶體結構，該結構提供重建故障資訊的位元圖像圖的能力’而該故障資訊是來自一個或多個的MUT ’同時，該結構以最小的成本將故障資訊搬到多餘的分析電路上的能力增加到最大限度，該捕捉隨機存取記憶體及本發明之方法滿足這些需求。三、本發明之槪要本發明之故障捕捉電路降低了捕捉及分析來自測試中記憶體（MUT)之故障資訊的成本，該降低成本的目標是藉由儲存最少的資訊（此資訊具有標示MUT記憶體基本單位本紙掁尺度適用中國國家標準（CNS)A4規格（21〇 X 297公爱） (請先閱讀背面之注意事項再填寫本頁〉裝 ----訂---------線經濟部智慧財產局員工消費合作社印製 4 6317 7 A7 ____B7__ 五、發明說明（ί ) 故障的功能）來達成。將儲存最初捕捉到的故障資訊減到最小，其後將故障資訊傳送到一個冗餘分析電路的傳送時間亦充分地減到最少，亦增加了測試的產量。爲了了解前述的優點’本發明以一種形式包含：一種故障捕捉電路用以識別故障位置的資訊（此資訊是來自 MUT，該MUT有著預先決定好的儘存容量），該故障捕捉電路包含：故障檢測電路（適合於與MUT結合’及實地的把測試信號用於MUT上’且從那裡處理輸出信號而故障位置資訊，一種對照表結合故障檢測電路’用以儲存該故障位置資訊。以另一種形式，本發明包含一種故障處理電路’用以決定來自MUT的故障資訊，及分析該故障資訊，以便維修該Mtrr，該故障處理電路包含：一種故障捕捉電路，其中包含：故障檢測電路，適合於與MUT結合，及實地的把測試信號用於MUT上，該故障檢測電路亦處理來自MUT的輸出信號，而成爲故障資訊（此資訊具有標示故障的記憶體基本單位的位置的功能），一種對照表與故障檢測電路結合，用以儲存位置資IJI，該古夂障處理電路另傾包含：冗餘分析電路兩以建立一種最隹的程序（維修MUT用的程序）τ轉移電路結合冗餘分析電路而成爲故障捕捉電路’ 且是獨立於故障檢測電路而操作的° 以另一種形式，本發明包含一鋪選電路，用以區別稀少的故障（sparse-failure)資訊及必然的故障（must_failure)， Ί____ 本紙張尺度適用中困國@^NS)A4規格（210 χ297公爱^ i ^----------^----11* ^ . (請先閲讀背面之注意事項再填寫本頁)

4B317 7 五、發明說明（（；）且選擇性地自MUT上傳遞稀少的故障資訊（代表故障資訊 )到故障記憶體上，該篩選電路亦將稀少的故障資訊及必然的故障資訊指向冗餘分析器上，該篩選電路包含一種行旗號記憶體(column flag memory)，用以追蹤記億體單元行〔有著預先決定的故障數目，定義著必然故障行〕，及一種列旗號記憶體(row flag memory)，用以追蹤記憶體單元列〔有著預先決定的故障數目，定義著必然故障列〕，一種列故障計數器與列旗記憶體及行旗記憶體協同，用以設定旗號(flags)〔依照預先以程式規劃好的臨界標準〕。本發明的另一種形式包含一種記憶體，使用於故障捕捉電路1用來儲存捕捉自MUT多數的多位元信號，該信號有著預先選擇好的資料結構，該記憶體包含含：一種多位元輸入介面，用來接收當操作於叢發模式時的多位元信號，及一個,儲存單位的陣列該陣列處理與輸入介面的通信，以便儲存多位元信號。以另一種形式，本發明包含一種自測試中記憶體上取得故障資訊的方法，作爲從來的重複分析之用’該方法包含：捕捉故障資訊的步驟；自故障資訊中識別測試中記憶體裡故障的位置；儲存所識別的故障位置於對照表中。以另一種形式，本發明包含一種篩選要傳送到故障捕捉記憶體的故障資訊的方法，該故障捕捉記憶體適用於儲來自測試中記憶體的故障位址資訊，該捕捉記憶體對冗餘分析電路而言，是易取得的；該方法包含：決定必然故障資訊的步驟；區分必然故障資訊及稀少的故障資訊；傳送 8 本紙張尺度適用中國圉家標準（CNS)A4規格（210 X 297公爱）一裝---------訂---------線 (請先閱讀背面之>i意事項再填寫本頁) 經濟邹智慧財產局員工消費合作社印製 A7 4 6317 7 ____B7__ 五、發明說明（Π ) 該稀少的故障資訊到捕捉記憶體；且將該必然故障資訊及該稀少的故障資訊指向該冗餘分析電路。本發明其他的特色及優點，將由以下的詳細描述及閱讀相關的附圖而顯示。四、附圖之簡略說明藉由了解以下更詳細的說明及其中的附圖，將可對本發明有更好的認識。圖1是一種測試槪括的方塊圖，該測試器使用本發明的故障捕捉儀器；圖2是該圖1所示之故障捕捉電路的一個實例的部分槪要圖，圖3是圖1所示之測試中記憶體(MUT)的槪括方塊圖 j 圖4是圖2所示之必然故障電路的方塊圖；圖5是圖1所示之故障捕捉電路的一個實例的部分槪要圖，及圖6是兩較佳的資料結構的槪觀’使用於本發明之故障捕捉電路裡。主要部份代表符號之簡要說明 10半導體記憶體測試器 12電腦工作站 13測試控制器 14樣本產生器 16測試中記憶體 9 » ---- 1 - -----I I ---— I I I I ί ' (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製本紙張尺度適用中國國家標準（CNS)A4規格mo X 297公釐） 4 631 A7 B7 經濟部智慧財產局員工消f合作社印製五、發明說明（） 17驅動電路 20故障捕捉電路 22故障檢測電路 24輸入/輸出選擇邏輯 25捕捉電路 27同步-拒絕邏輯 28暫存器 30或閘 32互斥或閘 34先進先出(FIFO)模組 36及間 38樣本分佈邏輯 40位址選擇器 42 STC路徑 44任選的資料來源匯流排 46第二匯流排 48、50暫存器 52位址-選擇多工器 56先進先出(FIFO)模組 60比較器電路 62互斥或閘 64反及閘 70篩選邏輯 71篩選電路 I ----I I Ί J -------— I 訂---! I I ---I 一 { (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）經濟部智慧財產局員工消費合作社印製 46317 7 A7 _____B7 五、發明說明（1 ) 72、73正反器 75控制暫存器 76、77及閘陣列 78比較器 79列計數器 80比較器 81暫存器 82列旗號記憶體 83及閘 84行旗號記憶體 90傳送介面 92或閘 94控制器 96控制 98、100、102、104 先進先出 110故障位址對照表 112位址資訊資料結構 114命令資料結構 116暫存器 120傳送電路 122有限狀態機器 124 ISE邏輯 126、Π8暫存器 160冗餘分析電路本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）裝---------訂---------線-； (請先閱讀背面之注意事項再填寫本頁) 4 6317 7 經濟部智慧財產局員工消費合作社印製 A7 _____B7__ _ 五、發明說明（) 五、本發明之細節說明現在，請參考圖1，一個簡化的半導體記憶體測試器的方塊圖，該方塊圖是依照本發明之一個實例，通常被命名爲10，包含一個電腦工作站12及一測試控制器13，該測試控制器包含一種樣本產生器14,該樣本產生器對該工作站應答，以便產生位址信號及資料信號，用以來回地寫入及讀取到一個或更多的測試中記億體（MUT) 16,由樣本產生器產生的信號透過驅動電路17來存取MUT，且寫入指定的資料到MUT裡預先決定的列位址位置及行位址位置上，一種故障捕捉電路，通常被指定爲20，其後存取MUT 以應答由樣本產生器所產生的讀取信號，而讀取資料，且將讀取的資料與預期的値做比較，以便識別在MUT裡故障的記憶體單元的位置。繼續的參考圖1，本發明之故障捕捉電路20使用故障檢測電路22及一種故障位址對照表110，以便以最小的硬體成本將位元圖像故障資訊的傳送速度（自MUT16傳送到冗餘分析電路160上）增加到最大限度。更進一步的參考圖1，該故障檢測電路22包含：用來結合MUT16的輸入/輸出接腳(I/O pins)的捕捉及比較邏輯，該捕捉及比較邏輯包含：捕捉電路25 (由一陣列的比較器（未出示）所組成），該捕捉電路相配於MUT上個別的接腳，是依照由輸入/輸出選擇邏輯24(1/0 selection logic) 所選擇的結構，每一個比較器都投入給同步-拒絕邏輯 (sync-reject logic)27，該同步—拒絕邏輯產生同步-拒絕信 ____12 氏張尺度適用中國國家標準（CNS)A4規格（2l^x 297公* ) 一 I I I ---^ ^ -link--I I 訂.It-----..線 1 * 洲 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 6317 7 A7 ___B7 ___ 五、發明說明（d ) 號(sync-reject signals)，該同步一拒絕信號能代表—種故障狀態（在特定的操作週期期間及特定的接腳）° 再次地參考圖2，且以更詳細的程度參考圖2，該輸入 •輸出選擇邏輯24較佳地包含：一種多數的同步一拒絕輸入，0到79，是由樣本產生器時脈（Pattern §enerator clock (BOC))用一種暫存器28來記錄，該暫存器的輸出沿著多數的20 : 1選擇器路徑（是由各自的多工器Ml到M4所定義 )成扇形散開，該多工器組供給各自的單位元輸出到或閘 30，並依次地結合到互斥或閘32的輸入處，該互斥或閘接收第二個輸入（來自一種反轉的同步—拒絕記憶INV SR (inverted sync-reject signal)) ’ 且產生一種輸出’該輸出越過先進先出（FIFO)模組34指向及閘36，該及閘當作篩選邏輯（screening logic)70 的輸入。繼續參考圖2，該樣本分佈邏輯38 ’以更佳的詳述，包含一種位址選擇器40，該位址選擇器供帛δ位址及資料曰只息給比較器電路60，該樣本分佈邏輯亦包含一種STC路徑 42，該STC路徑42警告著該電路，當樣本產生器14中的一個樣本被加入及當儲存資料時（由樣本產生器供給，且是基於程式所設定的條件下）。該位址選擇器40包含各自的 32 位元任選的資料來源（alternative-data-source(ADS)) ’ 及第二匯流排〔secondary(SEC) busses〕44和46，且由對應的暫存器48及50來記錄，並操作於樣本產生器時脈〔 pattern generator clock (B0C)]’ 該匯流排供應 32 個位址— 選擇多工器52,該位址一選擇多工器選擇性地自其中一個 13 I I-------I i ^ ----f I--訂- ------I * 線 I ~ 、ί (諝先閱讀背面之法意事項再填寫本頁) 本紙張尺度適用令國國家標準（CNS)A4規格（210 X 297公釐）經濟部智慧財產局員工湞费合作社印製 4 6317 7 A7 ___B7____ 五、發明說明（θ ) 匯流排上通過單位元輸出，一個互斥或閘54接收來源選擇輸出和互斥或閘組（含有反轉的位址信號INV_ADDR)，一個第二的先進先出(FIFO)模組56將經過互斥或閘以後的資料，以管線方式（pipe)輸送，且是與第一個先進先出 (FIFO)模組34同步（第一個先進先出(FIFO)模組34處理著輸入/輸出選擇器的資料流）。第二個先進先出(FIFO)的輸出被送到比較器電路60 ’以便與捕捉位址暫存器及捕捉位址致能相比較，在本發明中之故障捕捉電路中所描述的先進先出（FIFO)結構，較佳地包含各自的正反器(flip-flops 未出示），該各自的正反器處理著各自的模組資料輸入及輸出，但也許包含有，例如技術上熟知的閂鎖器(latches)或記憶體。該比較器電路60包含一個互斥或閘62，該互斥或閘接收32位元的MUT値信號CAPTR_CMP_VAL及將32位元的MUT値信號CAPTR_CMP_VAL和第二個先進先出(FIFO) 的輸出56此輸出代表樣本產生器的資訊作互斥或運算，互斥或閘62的輸出被送到反及閘64，該反及閘64將互斥或閘62的輸出資料與32位元的捕捉致能信號 CAPTR_CMPJENA作反及運算，該反及閘的輸出及一種致能信號SLICE_ENA被指向篩選邏輯的及閘36輸入。現在參考圖1到4，該篩選邏輯70包含必然故障電路 71，該必然故障電路是用來實行必然故障的分析（在 MUT16上）及禁止不必要的故障資訊傳送到對照表110上，結果，對照表的容量可以減到最小，有效地改良傳送速 14 本紙張尺度適用t國國家標準（CNS)A4規格（210 X 297公釐） — — — — — — — — ---I -Γ---^ 11111111 I <請先閲讀背面之注意事項再填寫本頁> 經濟部智慧財產局員工消費合作社印製 46317 7 A7 _____B7_ 五、發明說明（A ) 度（傳送故障資訊到冗餘分析電路160上的速度）。更周詳地參考圖3，測試中記憶體(MUT)16包含一種預先決定的重複列數目（RX)及重複行數目（RY)，萬一有一個異常的列或行含有的故障數目（以X’s表示）超過重複線的數目，例如73和75，然後那些特定的列或行必須完全地被該冗餘結構所取代，因此，本發明人已經決定，假如一列或一行應該完全地被取代，則那些特定的列或行必須完全地被該冗餘結構所取代，因此，本發明人已經決定，假如一列或一行應該完全地被取代，則那一列的故障資訊不必被儲存在對照表裡（既然那一列“必須”被維修）〇現在參考圖4，該必須故障的篩選電路71包含一對位址正反器72和73，該對位址正反器交互的自位址匯流排上儲存位址（是依照由一種控制暫存器75所產生的時脈信號來做上述的儲存動作），該正反器組交互地儲存32位元的位址，且提供給個自的及閘陣列76和77，該閘陣列選擇性地排除預先決定好的位址；一種比較器78接收及閘陣列的輸出，且將現在的位址（儲存在其中一個正反器裡）與之前的位址（儲存在其他的正反器裡）做比較；一種列計數器79與該同步—拒絕(sync-reject)信號路徑DATA S/R 相結合，且該列計數器之値會隨著每一次故障（同步_拒絕）的被偵測而增加，該計數器包含一種重置R，用來淸除該計數器（重置R接收來自比較器78的高位準輸出，而做淸除的動作）：通常，假如現在位址的列和先前位址的 15 本紙ϋ度適用中國國家標莩（CNTS)A4規格（210 X 297公釐） --I ---------^裝---------訂-------- ·線 (请先閲讀背面之注意事項再填寫本頁) 4 631 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（A ) 列相同，則比較器的輸出爲低位準，假如兩者的列不同，則比較器的輸出是高位準，此時重置該計數器。列計數器79的輸出被送到第二個比較器80,該比較器80比較以程式預先設定好的臨界計數値，該計數値儲存在暫存器81裡，超過臨界將導致該比較器80送出寫入致能信號到列旗號記憶體82，及送出一個邏輯低位準信號到篩選邏輯資料輸出及閘83，以便禁止另外的故障資訊（關於該列的）進入該捕捉隨機存取記憶體，行旗號記億體84 的控制是藉由冗餘分析器所做的測定來實現，該冗餘分析器識別必然故障行如同列故障的功能一樣。現在參考圖5，該篩選邏輯70之輸入餵入傳送介面90 ，該傳送介面90以高速將稀少的故障資訊進入故障位址對照表110此傳送介面包含一個有32位元輸入的或閘92，該或閘結合必然故障篩選電路71的輸出，以便接收同步-拒絕信號SR0〜SR3I，該或閘92的輸出餵入資料的先進先出控制器94,該控制器94與捕捉隨機存取記憶體的控制器96(catchram controller)協同執行任務，且控制器94透過一對交互的64x64 “乒乓球式”先進先出98及100來控制資料的管線；該資料先進先出控制器94包含一個計數器（未出示），該計數器之値會因每次一個故障進入任何一個 SR輸入(SR0〜SR31)而增加；每一個乒乓球式先進先出透過各自的資料路徑先進先出102及104選擇性地接收來自篩選邏輯70的資料，該兵兵球式先進先出98及100輪流產生64位元的輸出，此64位元輸出以兩倍於輸入資料的 16 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公龙） (請先閱讀背面之注意事項再填寫本頁) 裝----l·---訂---------Μ 經濟部智慧財產局員工消費合作社印製 4 63177 A7 -___2Z__ 五、發明說明（〆）速率操作而彤成資料流，且是依照唯一的可程資料結構來形成該資料流’因此，可將故障位址查閱表110的能力增加到最大限度。以一個實例來看，該查閱表H0，通常被稱爲捕捉隨機存取記憶體’較佳地包含一種半導體記憶體，諸如靜態動態隨機存取記憶體(SDRAM)裝置，該裝置包含一個64位元寬的輸入的D型正反器，以便循序地自乒乓球式先進先出(98及1〇〇)裝入資料（以高速且是以滿頁(full-page)線性叢發模式來運作。爲了將捕捉隨機存取記憶體在叢發模式之高速優勢的特色增加到最大限度，本發明人已發明唯一的資料結構，顯示於圖5，包含各自的成串的測試中記憶體(MUT)位址資訊及/或命令資訊；一種位址資訊資料結構112較佳地包含測試中記憶(MUT)輸入/輸出接腳資訊（以位元0到位元31來編碼），及故障位址資訊（以位元32到位元62來編碼），位元63是用來區分位址字串及命令字串用的；一種命令資料結構114，另一方面，利用一個預先決定好的位元數將運算元(operand)編碼，以位元的第二個領域來識別運算碼(opcode)，如同位址結構，該命令資料結構利用一個位元（位元63)來區別其本身及位址資料結構112。進一步地參考圖4，該捕捉隨機存取記憶體110包含多數的控制輸入，這些控制輸入通常與SDRAM裝置相結合’諸如ADDR (多工器位址），RAS (列位址脈衝）， CAS (行位址脈衝），WE (寫入致能）’ CS (晶選擇）及 (7 (請先閱讀背面之注意事項再填寫本頁) '裝-----r--- 訂·------- 本紙張尺度適用1國國家標準（CNS)A4規格（210 X 297公釐) ' 46317 7 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（Λ ) CKE (時脈致能）；這些控制輸入自該捕捉隨機存取記憶體控制器96接收各自的以程式設定好的控制信號。該捕捉隨機存取記憶體控制器96較佳地結構是當作，一種有限的狀態機器，該控制器96執行許多的控制功能，其一包含突然打開捕捉隨機存取記憶體H0’以便裝入故障位址資訊，更新該捕捉隨機存取記憶體，及與資料先進先出控制器94協同控制乒乓球式先進先出98和100 ;來自該控制器96的控制輸出到了捕捉隨機存取記憶體會被重新以時脈控制（是由操作於高速度8奈秒(8χ1(Τ秒)週期時脈（125百萬赫茲，125 Χ106赫茲)的一陣列的暫存器116所完成）；此時脈-領域的轉變亦對捕捉隨機存取記憶體的操作能力增加到最大限度有用；由此控制器96控制的其他功能包含記憶體的讀取（供冗餘分析轉移之用），及系統的讀取/寫入（供診斷用）。自捕捉隨機存取記憶體110存取故障位址，是由介面或傳送電路120 (圖1及圖4)來完成.此傳送電路120將捕捉隨機存取記憶體與冗餘分析(RA)電路160 (圖1)相結合；該傳送電路120包含一種掃描有限狀態機器（FSM) 122，用來控制資料的傳送（自捕捉隨機存取記憶體傳送到几餘分析電路160上）’及ISE邏輯124，用來決定傳送的資料的有效性；該掃描有限狀態機器(FSM)連接到捕捉隨機存取記憶體的控制器96,用來指定資料的傳輸及依照一種自行運轉(free-running)的16奈秒(週期時脈來運作；暫存器126及128是與8奈秒(8 X 10_()秒)的時脈(CLK8)平行而被本紙張尺度適用令國國家標準（CNS)A4規格（210 X 297公釐） -----------裝'--I L----訂*!------ {請先閲讀背面之注意事項再填寫本頁) 4 6317 A7 B7 經濟部智慧財產局員工消費合作社印製五、發明説明（\ 1 ) 裝塡的，且是與16奈秒（16X10·9秒)的時脈(CLjk16)串聯而被卸載的，裝塡和卸載連同交互的裝載量，提供持脈 8CCLK8)到時脈16(CLK16)來同步。繼續參考圖4 ’該傳送電路120以更詳述的方式較佳地包含一種64位元輸出資料路徑丨30 (出自捕捉隨機存取記憶體的D型正反器接腳，該64位元輸出資料路徑130餵入一對資料選擇器Π2及134，該對選擇器132及134接收來自各自的及閘(AND gate)輸出的控制信號，且評估負載量及掃描來自捕捉隨機存取記憶體控制器96和掃描控制器 122 (沿著各自的命令線140和142)的命令信號；來自選擇器組132 ’ 134的平行輸出被裝入8奈秒(8 X10·9秒)時的暫存器126及128 ’且被各自的64 : 1平行到串列（P2S)模組144和146 ’轉換成串列式的輸出，前述之模組丨44及 146是由掃描控制器122沿著位元選擇控制線148來控制；該模組144及146連接到多工器丨50上，此多工器150選擇那一個位元流要被傳送，且輪流地結合到ISE先入先出 (FIFO)152上’此ISE先入先出(FIFO)152產生一種64位元的有效資料流給冗餘分析電路丨60，且是以適當的同步化用於系統RA (冗餘分析）〔獨立於樣本產生器的捕捉信號 ]° 前述之故障捕捉電路20的許多結構提供本身良好的實現，是以一種特殊用途積體電路(ASIC)的形式來實現，這個特別地有益於平行式的測試應用，在那裡多數個的故障捕捉電路以平行的方式配置，用來測試對應的成平行陣列本紙張疋度適用中國國家標準（CNS)A4規格（210 X 297公爱）裝----l· II--訂---------線' {請先閱讀背面之注意事項再填寫本頁) 46317 7 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（β) 的測試中記億體(MUT)，因爲與ASIC技術有關’而存在的高密度的優點’對於提供測試大數量的測試中記憶體 (MUT.)的能力的故障捕捉電路，其所需的空間實在地降低了。通常，故障捕捉電路20的作用包含捕捉及處理來自測試中記憶體16的故障資訊，以便用於其後高速傳送到冗餘分析電路160上’因爲’在冗餘分析中’位元圖像分析的優點，大量的故障資訊通常被包含’因此需要高速地操作，以便使測試中記憶體(MUT)的測試生產量增加到最大限度；由冗餘分析電路(RA circuitry)所接收的資訊’是依照爲那些熟練於此技術的人所熟知方法而被分析的’例如：在美國專利第5,754,556號所發表的，題名爲“使用硬體加速器的半導體記憶體測試器”，讓與給本發明之受讓人，且特別地合倂於此中以供參考；前述之故障捕捉電路，其構造及結構允許在最大的設備密度及最小的硬體成本下，以高速來運轉β 操作之前，該測試器10被預先以程式規劃寫入預先決定好的資料到被選擇的位址上（指在測試中記憶體 (MUT)16內的位址而言），這通常包含以程式設定樣本產生器（pattern generator)14去驅動測試樣本波形（test pattern waveforms)，例如：歸零，回到補數，及其他爲熟練於技術上的人所熟知的測試波形。於執行一次測試期間，該樣本產生器14供應波形資訊給驅動電路17,且供應一份該測試信號的複製給故障捕捉 20 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公Μ ) -------------裝·! ----訂---------M <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消费合作社印製 46317 7 A7 ______B7 _ 五、發明說明（d ) 電路20,該驅動電路17寫入以程式規劃好的波形到測試中記憶體(MUT);該樣本產生器分佈邏輯38接收位址選擇器40上的位址資訊（來自樣本產生器），而該資料資訊是由同步一拒絕邏輯27所接收，以作爲其後的資料比較之用〇在驅動電路17寫入資料到測試中記憶體(MUT)16後，該捕捉及比較邏輯22掃描所選擇的區域(MUT的區域），以應合答其後的樣本資訊，且讀取來自所選擇的區域的資訊，以作爲與先前由樣本產生器所送出的資訊做比較用的；該輸入/輸出選擇器26識別預先決定好的測試中記憶體 (MUT)輸入/輸出(I/O)接腳以便存取，且引領資料資源到那些特定的接腳；當測試一整排平行的測試中記憶體 (MUT)時，這是特別有益的。該捕捉電路25對選通信號(strobe signal)(由樣本產生 14所產生）作回應，而去讀取測試中記憶體(MUT)位址上的資料（是由輸入/輸出選擇邏輯26所選擇的），該被捕捉的資料被每一個比較器（未出示）以邏輯的高位準及低準的形式所偵測，且被餵入同步-拒絕邏輯27，該同步一拒絕邏輯27於是將該被偵測到的邏輯位準和預期的資料（由樣本產生器所提供）作比較：假如該被捕捉的資料和該預期的資料相稱，則該同步-拒絕邏輯的輸出仍然保持低位準(low);萬一發生比較結果是不相稱的，則該同步一拒絕邏輯產生一種同步-拒絕信號以便指布一種故障的狀態〇 21 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） (^-----„----訂---------線I (請先閱讀背面之注t事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 46317 7 A7 ___B7_________ 五、發明說明（該被捕捉的故障資訊於是被該篩選邏輯70所處理，以便區別必然的故障資訊及稀少的故障資訊，該發明人已經發現測試中記憶體的全部故障數目擴張超過一個大量的裝置數目，裝置的數目相當地少，平均而言，根據推論得到的這個決定，藉由只儲存測試中記憶體(MUT)的故障位址於捕捉隨機存取記憶體110中，而不是儲存邏輯“Γ於相對應的測試中記憶體(MUT)的鏡像中，該捕捉隨機存取記憶體的儲存能力將會充分地降低，此外，因爲該捕捉隨機存取記憶體利用一種同步動態隨機存取記憶體(SDRAM)裝置高速的叢發模式，交錯存取記憶體的儲存體可被除去’ 降低了硬體成本及將測試器頻道卡上的珍貴空間減到最小〇再次地參考圖4，該必然故障篩選電路71以故障計數器79計算故障數目（於被選擇的列75上（圖3))’當一特定的列上的預先決定好的臨界故障數目被偵測到時（通常是與可用的重複列數目相同），則一種旗號被儲存在 1位元寬的列旗號記憶體82中，相同於測試中記憶體 (MUT)裡的“必然故障”列，旗號記憶體82及84兩者的結果被供應到禁止電路83上，以防止任何的必然故障資訊佔據捕捉隨機存取記憶體中可貴的儲存空間。該篩選邏輯70沿著各自的資料路徑先入先出 (FIFO)102及104傳遞稀少的故障資訊，依照來自資料先入先出(FIFO)控制器94的命令（經時脈控制的命令）來載入該“乒乓球式”的先入先出(FIFO)98及100，多數個的同步 22 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） ’ — 丨丨 f-y I - I I I l· I I I 11111111 f請先閲讀背面之注意事項再填寫本頁) 4 6317 7 Α7 Β7 經濟部智慧財產局員工消費合作社印製五、發明說明（>1) -拒絕信號被餵入該控制器94的資料輸入端，以便計算載入到先入先出(FIFO)的故障數目，通常，該先入先出(piF〇) 控制器以故障資訊載入到一個先入先出(FIFO)裡，於此同時將其他的先入先出(FIFO)中的資料淸除爲空的，並送入捕捉隨機存取記憶體H0中的D型正反器(D/Q)輸入端，以此方式，一個連續的資料流以兩倍的樣本產生器時脈最大速率載入到捕捉隨機存取記憶體裡。如前所述，載入及載出故障位址資訊進入及離開捕捉隨機存取記憶體110的發生是在裝置操作於叢發模式時；對一個SDRAM裝置，這樣需要該筆資料循序地儲存於記憶體中，而不是隨便地儲存；這樣允許該捕捉隨機存取記憶體被設定成只儲存故障位址〔指測試中記憶體(MUT)內的故障位址而訂，而不是儲存位元圖像資料於對應在測試中記憶體(MUT)的實際位置上；所以，自捕捉隨機存取記億體傳送故障資訊到冗餘分析電路上的傳送時間引人注目地改良了，如以下更進一步的描述所示。現在參考圖1及4，該介面電路或傳送電路120通常存取捕捉隨機存取記憶體110及傳送故障資訊到冗餘分析電路160上〔以獨立於樣本產生器時脈的資料速率來傳送〕，藉由允許樣本被送到測試中記憶體(MUT)，而不需等待自捕捉隨機存取記憶體11(3傳送資訊到冗餘分析電路 160上，這樣對生產量是有益處，這個益處在平行的測試應用上更明顯，是藉由當其他的電路在傳送資訊時’允許一個故障捕捉電路捕捉資訊。 23 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公爱） (請先閱讀背面之注意事項再填寫本頁) 裝.---l· —--訂----- 46317 7 A7 B7 五、發明說明（〆）以更多的詳述，該掃描控制器122藉由發出命令到捕捉隨機存取記憶體控制器96上，來指揮自捕捉隨機存取記憶體110傳送故障資訊到外部；該掃描控制器亦選擇性地觸發兩個資料選擇器路徑132及134中的-個，該資料選擇器被改良成平行式的，且後來是以循序地傳送資料暫存器的每一位元；該高速時脈是用來以平行方式下載資料用的，而慢速的時脈是用來以循序方式卸載資料用的；以較慢的，循序的方式卸載資料提供了足夠的時間給同步動態隨機存取記憶體(SDRAM)控制器去執行更新(refresh)的需求 ’且執行必要的叢發脈衝串“Γ (burst-Ι)讀取動作；該讀取記憶體的程序以平行的方式載入所選擇的暫存器，然後連續地自被選擇的暫存器上傳送資料到捕捉隨機存取記憶體的記憶體位址上（是以程式規劃好，存在該掃描有限狀態機器的暫存器裡）。那些在技術上熟練的人將會領會到本發明所提供的許多益處及優點，重量的是儲存及傳送速度的優點，是藉由使用一種捕捉隨機存取記憶體，其中儲著故障位址（是暫存在故障捕捉電路裡），這樣允許一個記憶體裝置去捕捉、儲存及傳送故障資訊，足夠給冗餘分析電路去復活一個測試記憶體(MUT)的一種豐富地位元圖像複製品，採購多數排組的記憶體裝置的成本因而減到最小；此外，因爲該故障捕捉電路，一般而言，所儲存的資料少於先前所使用的電路，自捕捉隨機存取記億體到冗餘分析電路上的傳速速率可以增加到最大限度；這些優點在平行式的測試環境 24 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

J -裝-----r---訂---------滅經濟部智慧財產局員工消費合作社印製 4 6317 7 A7

五、發明說明（约）裡更能彰顯’其中多數個的故障捕捉電路被用來測試多數個的測試中記憶體(MUT)。雖然本發明已經參考其較佳的實施例被周詳地展示及描述後，但是本發明將可被那些在技術上熟練的人所了解，本發明各種不同的形式及細節上的改變，在不脫離本發明的精神及範圍的前提下，是可以施行的，例如，當在此中所描述的介面電路，有關自捕捉隨機存取記憶體傳送資訊到冗餘分析電路上，介面電路亦可在非傳送的模式中將冗餘分析器結合到共享的捕捉隨機存取記憶體組態上。 i ί t -----一/ ----l·----訂.ll — it!· (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消费合作杜印製適度尺一張紙本格 ί規 Μ s) N (c 準標 5 2

Claims

4 6317 7 A8 B8 C8 D8 經濟部智慧財產局員工消費合作.社印製六、申請專利範圍 1. —種故障捕捉電路，用來識別來自測試中記憶體 (MUT)的故障位置資訊，該MUT含有預先決定好的儲存容量，其具有複數個的記憶體單元，該故障捕捉電路係包含故障檢測電路，其適合與前述之MUT結合，且在運轉時提供測試信號給前述之MUT，及處理來自前述之MUT 的輸出信號而成爲故障資訊，該故障資訊具有指示故障的記憶體單元的位置；以及一對照表，其結合到前述之故障檢測電路，用來儲存前述之故障資訊。 2. 依據申請專利範圍第1項之故障捕捉電路，其中該故障檢測電路包含：一樣本產生器’其用來提供前述之測試信號給該等記憶體單元；捕捉邏輯’其用來取得前述之輸出信號；以及比較邏輯，其用來比較前述之輸出信號及預先決定好的預期信號，且識別出比較結果爲失敗的記憶體單元位置〇 3. 依據申請專利範圍第丨項之故障捕捉電路，其更進 —步地包含：篩選邏輯，其結合到前述之比較邏輯，且運作時會區別必然故障資訊及稀少的故障資訊’該篩選邏輯經過一稀少的故障信號路徑結合到前述之對照表，以便傳遞稀少的故障資訊到前述之對照表’及包含一必然故障信號路徑’ ___1_^__ 一本紙張尺度適财( CNS ) A4卿' (21GX297公麓 1 """"' I ϋ I. ! I n :訂 ' 線 ί· f (請先閲讀背面之注意事項再瑣寫本寊> 8 8 8 8 ABCD 46317 7 六、申請專利範圍其適用於引導前述之必然故障資訊和前述之稀少的故障資訊到一冗餘分析器上。 4. 依據申請專利範圍第3項之故障捕捉電路，其中該篩選邏輯包含：一行旗號記憶體，其用來追蹤具有預先決定好的故障數目之記憶體單元行，定義著必然故障行；一列旗號記憶體，其用來追蹤具有預先決定好的列故障數目之記憶體單元列，定義著必然故障列；一列計數器，其用來計算各自的列故障數目直到前述之預先決定好的列故障數目爲止，且與前述之行旗號記憶體協同，以便識別必然故障行爲前述之列故障的函數。 5. 依據申請專利範圍第1項之故障捕捉電路，其中該對照表包含一個RAM。 6. 依據申請專利範圍第5項之故障捕捉電路，其中該 RAM含有的記憶體容量少於前述之MUT的容量。 7. 依據申請專利範圍第5項之故障捕捉電路，其中該 RAM含有一種多位元的叢發模式。 8. 依據申請專利範圍第5項之故障捕捉電路，其中該 RAM適用於只儲存稀少的故障資訊。 9. 依據申請專利範圍第5項之故障捕捉電路，其中該 RAM適用於儲存複數個的多位元信號，該等信號有著一種預先選擇好的資料結構，該RAM含有：一多位元輸入介面，其用於在該叢發模式的動作期間接收該等多位元信號；以及 ----------^------'11------0 ί ί (請先閱讀背&之注意事項再填寫本頁) 經濟部智慧財產局員工涓費合作社印製本紙張尺度適用中國國家標準（CNS )从死格（210 X 297公釐） 4 6 3 17 7 A8 B8 C8 _ D8 六、申請專利範圍一儲存單元的陣列，其被設置與該輸入介面間通訊，用以儲存該等多位元信號。 10·依據申請專利範圍第9項之故障捕捉電路，其中：該等多位元信號包含位址的資料結構，該位址的資料結構有著故障位址及資料欄位，其指示在該MUT內的故障 i己憶體卓兀的位置。 Π·依據申請專利範圍第Η)項之故障捕捉電路，其中該等多位元信號含有命令的資料結構，該命令的資料結構有著命令欄位，該命令欄位代表以程式規劃好的運算碼。 12. 依據申請專利範圔第η項之故障捕捉電路，其中該等多位元信號包含一種識別器，用來識別該資料結構是否包含該故障位址資訊或是該命令資訊。 13. 依據申請專利範圍第1項之故障捕捉電路，其更進一步地含有：傳送電路，其用來結合該對照表到一冗餘分析電路上〇 14. 依據申請專利範圍第13項之故障捕捉電路，其中該傳送電路是獨立操作於該故障檢測電路。 15. —種故障處理電路，其用來決定來自一 MUT的故障資料，且分析所該故障資料，以便修理該MUT，該故障處理電路包含： n n n n 訂 n I 線 - i (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製本紙張尺度逋用中國S家榇準（CNS ) A4規格（210X297公釐） 46317 7 A8 B8 C8 D8____ 六、申請專利範圍一故障捕捉電路，其包含：故障檢測電路，其適合於結合到該MUT，且運作時提供測試信號給該MUT，及處理來自該MUT的輸出信號成爲故障資訊，該故障資訊指示故障的記憶體單元的位置，以及一對照表，其結合到該故障檢測電路，用來儲存該位置資訊；冗餘分析電路，其用來建立一種維修該MUT的程序；以及介面電路，其結合該冗餘分析電路到該故障捕捉電路上’該介面電路獨立於該故障檢測電路而操作。 16. —種篩選電路，其用來區分稀少的故障資訊及必然的故障資訊，且選擇性地自一 MUT傳遞代表故障資訊之稀少的故障資訊至一個故障記憶體中，及導引必然故障資訊到一個冗餘分析器上，該篩選電路係包含：一行旗號記憶體，其用來追蹤記憶體單元行，該行旗號記憶體有著預先決定好故障數目，定義著必然故障行；一列旗號記憶體’其用來追蹤記憶體單元列，該行旗號記億體有著預先決定好的列故障數目，定義著必然故障列；一列計數器’其用來計算各自的列故障數目，其用以計數至該預先決定好的列故障數目爲止，且與該行旗號記憶體協同，以便識別必然故障行爲該列故障的函數。 17. —種記憶體’用於一故障捕捉電路中，用來儲存複 4 本紙張尺度適用中國國家梂準（CNS > A4说格了210X 297^^ -------Γ--^------ir------線· ! ί (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局β工消費合作社印製 46317 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製六、申請專利範圍數個的多位元信號’其捕捉自一MUT中’該等信號有著預先選擇好的資料結構，該記憶體包含：一多位元輸入介面，用來在叢發模式的操作期間接收該等多位元信號；以及一儲存單元的陣列，係被設置與該輸入介面通信，用以儲存該等多位元信號。 18. 依據申請專利範圍第17項之記憶體’其中：該等多位元信號係包含位址的資料結構，位址的資料結構中含有故障位址及故障資訊的欄位，其指示在該MUT 內的故障記億體單元的位置。 19. 依據申請專利範圍第18項之記憶體，其中：該等多位元信號包含命令的資料結構，該命令的資料結構中含有命令欄位，代表著預先以程式規劃好的運算碼〇 20. 依據申請專利範圍第19項之記憶體，其中：該等多位元信號包含一種識別器，用來識別是否該資料結構含有該故障位址資訊或該命令資訊。 21·—種自一MUT取得故障資訊的方法，用以供其後的冗餘分析之用，該方法包含步驟有：捕捉該故障資訊；自該故障資訊中識別在該MUT中之該等故障的位置；及儲存該已識別的故障位置於一對照表中。 22.依據申請專利範圍第21項之自一 MUT取得故障資 5 (請先聞讀背面之注意事項再矽寫本頁) t -s 丁本紙張尺度適用中國®家揉準（CNS ) Α<ί说格（21〇><297公* ) 46 317 A8 B8 CS D8 經齊部智慧时產局員工消費合作社印製申請專利範圍訊的方法，其中：該識別歩驟包含篩選該等故障位置，以便決定必然故障資訊及稀少的故障資訊的步驟；以及該儲存步驟包含寫入該稀少的故障資訊到該對照表中 0 23. 依據申請專利範圍第21項之自一 MUT取得故障資訊的方法，其中：該儲存步驟包含在叢發模式的操作期間寫入該故障位置資訊到一ram中。 24. 一種篩選故障資訊的方法，該故障資訊係被傳遞到一故障捕捉記憶體中，其適合於儲存來自一 MUT的故障位址資訊，該捕捉記憶體是可以被一冗餘分析電路所存取的，該方法包含步驟有：決定必然故障資訊；區分該必然故障資訊及稀少的故障資訊；傳遞該稀少的故障資訊到該捕捉記憶體裡；並且引導該必然故障資訊及該稀少的故障資訊到該冗餘分析電路上。 25. 依據申請專利範圍第24項之篩選故障資訊的方法，其中該決定步驟包含步驟有：在該MUT裡，建立一種各自的列及行的預先決定好的故障的臨界數目；計數在該每一個列中的故障，以便產生一個計數·’ 檢測行故障，而爲該計算出的列故障的函數；並且 --------:--裝------訂------線我 ί {請先閱讀背面之注意事項再填寫本頁) 本紙浪尺度逋用中國國家標率（CNS ) A4現格（2丨公瘦）經濟部智慧財產局員工消費合作社印製 6 317 7 bI C8 D8 六、申請專利範圍當該計數達到或超過該預先決定好的故障的臨界數目時，識別列及/或行成爲必然故障。本紙張尺度適用中國國掣揉準（CNS ) A4規格（2丨〇乂2们公釐） ^ 裝訂線 ϊ; -(請先閱讀背面之注意事項再填寫本頁)