經濟部中央標準局員工消费合作社印製 315416 A7 B7 五、發明説明（1 ) 〔技術領域〕 本發明係有關測試被集體電路化之記憶體（半導體集 體電路記憶體，以下稱爲I C記億體）之記憶體測試裝置 ，尤其有關包括記憶IC記憶體之測試結果之不良解析記 憶體之記憶體測試裝置部分。 〔背景技術〕 隨著I C記憶體之記憶容量之增加，就需要I C晶片 面積之增加及圖樣（pattern)之髙密度化等，而發生起 因於微小缺陷之I C記憶體之良率降低之情形增多。爲了 防止良率之降低，採取了將不良單元以替代單元取代之種 種不良補救措施。 圖1 2係概略地表示先行技術之一般性記憶體測試裝 置之整體電路構成，又，圖1 3係爲了說明進行不良補救 之解析方法而將IC記憶體內部加以圖解者》如圖13所 示，I C記憶體係包含其主要記億部分之主單元1 7，與 配置在此主單元1 7之周圍（此例爲下側與右側）之4個 替代單元18，19，20，21。主單元17，在本例 係具有8行X 8列之合計6 4個之記憶元件，爲了簡化說 明，如圖示，各行係分別以A，B，C，……，Η表示， 而各列係分別以a，b，c ........ h表示。主單元1 7 之行與列之交點A a，A. b，A ........，H h係分別構 成素元件，各素元件將變成I C記憶體之單位記憶元件. 替代單元18，19，20，21係爲了補救不良事 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-4 - nn 「 裝 訂 | '备 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 315416 A7 B7 五、發明説明（2 ) 先準備於I C晶片內，而由各個複數個之單位記憶元件所 構成。在本例雖然例示4個之替代單元，但是替代單元之 個數或I C晶片內之配置位置爲可做任意之選擇。 將圖1 3所示之I C記憶體以後述之圖1 4之記憶體 測試裝置測試之結果，例如於圚1 3以斜線所示，假定不 良處所爲素單元Bb，素單元Be，素單元Df，素單元 Fe之4處時，包含將素單元Bb與素單元Be之行B， 包含素單元Df之列f ，及包含素單元Fe之行F從主單 元1 7分離，而在主單元1 7內將不良之素單元變成零。 接著，將行B以替代單元1 8取代，將行F以替代單 元1 9取代，將列f以替代單元20取代。像這樣地將替 代單元包含不良之素單元之行及/或列取代使用，即使在 主單元1 7存在有不良之素單元之I C記憶體時，就可將 所有位址補救爲可使用之IC記憶體。 像這樣地爲了補救I C記憶體之不良，就需要稱做不 合格地圖之「指示不良之素單元位於那一位址之資訊」， 如圖1 2所示使用備有記憶不合格資訊（資料）之不良解 析記憶體（不合格記憶體）16之記憶體測試裝置。 此記憶體測試裝置係，由時間發生器2 2，圖樣發生 器2 3，及波形整形器2 4產生規定之測試圖樣信號而施 加於被測試記憶體（被測試I C記憶體>MUT將規定之 資料寫入於被測試記憶體MUT(以下，稱爲MUT)· 寫入於MUT之資料係其後被讀出，而做爲響應輸出信號 供給給邏輯比較器1 4。 本紙張尺度適用中國國家標準（CNS)A4規格（210Χ297公釐）-5 - 11· ^^^1 ^^^1 ^^^1 I m MmmmmMmmr n (請先閲讀背面之注意事項再填寫本頁) 、\1β 線_ 經濟部中央標準局貝工消费合作社印装 ^15416 A7 _ _B7 五、發明説明（3 ) 圖樣發生器2 3係經由波形整形器2 4對於MUT給 與測試圖樣信號*並且，對於邏輯比較器1 4直接給與期 待值圖樣信號，並且，圖樣發生器2 3係將與表示附加於 測試圖樣信號及期待值圖樣信號之位址信號相同位址之位 址信號給與不良解析記憶體1 6 » 邏輯比較器14將比較從MUT所讀出之響應輸出信 號與圖樣發生器2 3所輸出之期待值圇樣信號，來檢測兩 信號間是否存在有不相同。亦即，若響應输出信號與期待 值圖樣信號不相同時，將指示MUT之主單元1 7之不良 單元（素單元）位置之不合格信號（資料）寫入於不良解 析記憶體1 6。寫入不合格資料之不良解析記億體1 6之 位址係與發生不相同之MUT位址相同位址，其位址信號 係如上述，從圖樣發生器2 3直接給與不良解析記憶體 1 6 0 不良解析記億體16係備有至少與MUT同一記億容 量之記憶體，而在開始測試之前加以格式化。例如，對於 所有位址寫入邏輯「0」加以格式化。若在MUT測試中 從邏輯比較器1 4發生不合格信號時，由不良解析記憶體 1 6內之記憶體之上述位址信號所指定之位址標示檩誌。 例如，寫入邏輯「1」。 像這樣地將一系列之測試中所發生之MU T之不良位 址資訊存儲於不良解析記憶體1 6。存儲於不良解析記憶 體1 6之不合格資料，測試結束後被讀出，例如爲了利用 於不良補救時製作不合格地圖，而將此不合格地圖讀出於 本紙張尺度適用中國國家標準（CNS )八4規格（210X297公釐）_ 6 _ ---------γ丨裝------訂-----『線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央橾準局貝工消費合作社印製 A7 B7 五、發明説明（4 ) 演算部1 5來決定欲補救之行，列。 另一方面，被常用之測試方法，例如馬丁法，蓋洛普 法等時，因在一系列之測試中對於MUT之同一位址進行 複數次之讀出測試，所以，對於同一位址信號，不合格信 號將會發生複數次。 但是，對於同一之位址不良，就重寫標誌而只存儲所 需要之資訊β 如上述，不良解析記億體1 6係具有MUT與至少同 一之記憶容量，而每當發生其不合格信號，在與發生其不 合格信號之素單元之位置（位址）相同位置進行寫入邏輯 「1」之動作。因此，不良解析記憶體1 6係除了具有 MU T與至少同一記憶容置之外，必須以同一速度動作" 因此使用稱爲從以往以可髙速動作之靜態型之RAM( S RAM)之記憶體元件來構成不良解析記憶體。然而， S RA爲昂貴之外，沒有製造容量大之元件，所以具有必 須使用多量之S RAM來構成記憶容量大之不良解析記億 體。所以，嘗試使用動作速度慢而可低廉購到之動態型 RAM (DRAM，需要記憶保持動作之可隨時寫入讀出 之記憶體）。茲將使用RDAM時可想到之電路構成表示 於圖1 4。 想像在不良解析記憶髖1 6內部裝設切換電路Μ P ’ 與複數之記億體銀行ΒΚ#1，ΒΚ#2，ΒΚ#3，… …’ ΒΚ#Ν，切換電路ΜΡ係每當發生不合格信號（不 合格資料）時，將記憶體銀行（memory bank) Β Κ # 1 本紙張尺度適用中國國家標準（CNS ) A4規格（2ΐ〇χ 297公釐）_ 7 --------γ I裝------訂-----1 線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 315416 A7 B7 五、發明説明（5 ) 〜B K # N依序切換而給與不合格信號，而對於這些複數 之記憶體銀行BK#1，BK#2，BK#3，……， BK#N，分類爲不合格資料加以存儲之方法。此方法係 —般叫做交錯（interleave)，因採用此交錯構造各記憶 體銀行BK#1〜BK#N係以MUT之動作速度之 1/N之動作速度動作就可以。 然而，若欲採用圖1 4所示之交錯構造時在各記憶體 銀行BK# 1〜BK#N，隨機地給與發生不合格信號之 位址與不合格信號，所以，各記憶體銀行B K# 1〜 B K # N係全部需要與MU T同一之記憶體容量》此結果 ，若欲構成N相之交錯時就需要MUT之N倍之記憶容量 ，比例於交錯之相數N具有記憶體元件之使用量變大之缺 點。 另一方面，將補救所需資訊之不合格地圖從不良解析 記憶體1 6讀出演算部1 5時，爲了獲得決定可否補救所 需之資訊必須讀出構成MU T之素單元所有之個數相等數 目之資料，而需要許多時間。因此，到決定補救之時間花 費太長，而具有作業性不良之缺點。 〔發明之揭示〕 本發明之第1目的係提供一種，爲了補救不良削減從 不良解析記憶體讀出於演算部之資訊量，而可大幅度地縮 短到決定補救爲止之時間之記憶體測試裝置。 本發明之第2目的係提供一種，若欲將不良解析記憶 本紙張尺度適用中國國家標準（CNS ) Μ規格（210X297公釐）_ 8 _ --------7丨裝------訂-----「線 (請先閲讀背面之注意事項再填寫本页) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（6 ) 體由交錯構造構成時’可將各記憶體銀行之記憶體容量減 少之記憶體測試裝置。 本發明之第3目的係提供一種’在於靠近之測試周期 ，從同一位址發生不合格信號時，禁止在第2次以後所發 生之同一位址之不合格信號之寫入’而降低對於不良解析 記憶體之寫入頻次，對於各記憶體銀行不要求髙速動作之 記憶體測試裝置。 若依據本發明之第1層面’係提供一種對於構成 MU T之所有素元件替代記憶有無不良之測試結果之先行 技術之不良解析記億體’而只將有不良之素元件之位址做 爲測試結果記憶之不合格單元藉使用縱連接不合格單元陣 列，將補救所需削減對於演算部讀出之資訊量，而大幅度 地縮短到決定補救爲止之時間之記億體測試裝置。 或，若依據本發明之第2層面，係提供一種若以交錯 構造來構成不良解析記億體時，將不合格資料分發於各記 億體銀行之切換電路時，依序發生不合格之位址進行切換 控制之記憶體測試裝置。 亦即，對應於發生不合格之位址下位位元之值來控制 切換電路，將存儲於各記憶體銀行之不合格發生位址依據 位址之下位位元之值加以分類之構成者。 因此，藉由採用本發明之第2層面之構成，例如，若 對應於不合格發生位址之下位位元之值來進行切換電路時 ’寫入於各記憶體銀行之位址由於各以1/4分散分類， 所以，記憶體銀行之記億容量係可限制爲NUT之其 本紙張尺度適用中國國家標準(~CNS ) A4規格（210X297公釐）„ 9 _ I ^ 裝 訂 ’ 線 (請先閲讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（7 )1 / 4。 若依據本發明之第3層面，若採用上述第2層面之構 成時所發生之不妥情形也可消除。 亦即’如上述若對應於不合格發生位址之下位位元之 值來控制切換電路之切換動作時，以靠近之測試周期以同 .一位址存取，而以同一位址發生不合格時，必須接於同一 之記憶體銀行寫入不合格資料。 像這種狀況係執行依據單元間干擾測試圖樣之測試時 會發生。在單元間干擾測試圖樣，係例如存在有蓋洛普圖 樣，賓膨圊樣，蝴蝶圖樣等，將所注目之記憶體單元做爲 中心，而對於所注目之記憶單元與對於其記憶體單元給與 干擾之記憶體單元，例如，交替地執行寫入於讀出，而來 觀看所注目之記憶體單元之記憶是否受到破壞之測試圖樣 〇 若依據單元間干擾圖樣執行測試時，假如所注目之記 憶單元爲不良時，以所靠近之測試周期就會以同一位址發 生不合格。因此，對應於發生不合格之位元之下位之值而 特定存儲於不合格資料之記憶體銀行時，若接於同一位址 發生不合格時，就會發生必須連續於同一記憶體銀行寫入 不合格資料之狀況。其結果，將對於記憶體銀行要求髙速 動作。 爲了消除此不妥，若依據本發明之第3層面，若在靠 近之測試周期以同一位址發生不合格時，設有禁止在第2 次以後所發生之同一位址之不合格資料之寫入之手段，藉 I 1111『 ^ I ^ n n ^ I I I n ~^ ' 線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐）-10 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（8 ) 此寫入禁止手段來降低對於記億體之寫入頻次，來消除不 需要記憶體銀行之髙速動作。 因此，若依據本發明之第2及第3之層面時，由少的 記憶體元件可構成不良解析記憶體，與其記憶體元件係由 於不要求高速動作，而獲得可使用低廉之記憶體元件之益 處β 〔圖式之簡單說明〕 圖1係表示依據本發明之記憶體測試裝置所使用之不 合格單元之一具體例之方塊圖。 圖2係表示依據本發明之記憶體測試裝置所使用之不 合格單元陣列之一具體例之方塊圖。 圖3係概略地表示依據本發明之記憶體測試裝置之第 1實施例之全體構成之方塊圖。 圖4係表示依據本發明之記憶體測試裝置之第2實施 例所使用之不良解析記憶體之一具體例之全體構成之方塊 圖β 圖5係表示依據本發明之記憶體測試裝置所使用之不 良解析記憶體之管線暫存器（pip e line resistor)之一 具體例之方塊圖。 圖6係說明依據本發明之記憶體測試裝置之第2實施 例之動作所用之圖。 圓7係說明依據本發明之記憶體測試裝置之第2實施 例之動作所用之圖· 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）_ u I-IIII γ ^裝 n 1 nnnn 線 (請先閲讀背面之注意事項再填寫本頁) A7 315416 B7 五、發明説明（9 ) 圖8係說明依據本發明之記憶體測試裝置之第2實施 例之動作所用之圖》 (請先聞讀背面之注意事項再填寫本頁) 圖9係說明依據本發明之記憶體測試裝置之第2實施 例之動作所用之圖》 圖1 0係說明測試I C記憶體所用之測試圖樣之一例 之圖。 圖1 1係說明測試I C記億體所使用之單元間干擾測 試圖樣之一例之圖。 圖1 2係概略地表示先行技術之記憶體測試裝置之一 例之全體構成之方塊圖。 圖1 3係說明不良補救方法之一例之圖，而例示準備 替代元件之IC記憶體之內部構造之圓。 圖14係表示使用DRAM之不良解析記憶體之一具 體例之方塊圖。 〔實施發明之最佳形態〕 首先，參照圖3就本發明之記憶體測試裝置之第1實 經濟部中央標準局貝工消費合作社印裝 施例說明如下。爲了簡化說明，圖3中與圖1 2相對應之 部分檫示了同一符號，而沒有必要則省略其說明。 圖3所示之記億體測試裝置，係於圖1 2所示之先行 技術之記憶體測試裝置，除了替代不良解析記憶體1 6使 用了不合格單元陣列2之點之外其他之構成爲相同。不合 格單元陣列2係與不良解析記憶體1 6同樣，將受信來自 邏輯比較器1 4所輸出之不合格信號，與從圖樣發生器 本紙張尺度逋用中國國家標準.（CNS > A4規格（210X297公釐）_ _ 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明（10 ) 2 3所供給之不合格信號取入用之位址信號，與從時間發 生器2 2所供給之時鐘信號，與雖然沒有圖示來自系統匯 流排之重設信號。受信到這些信號之不合格單元陣列2將 爲了製作不合格地圓之資訊存儲成如下述，對於输出演算 部15做爲決定可否補救所需之資訊。 茲就此不合格單元陣列2之一具體例參照圖2詳細說 明如下。 不合格單元陣列2係由複數個之不合格單元1所構成 ，各不合格單元1，係備有；受信來自圖樣發生器之不合 格信號取入用之上述位址信號之端子A I N，與送出上述 位址信號之端子A 0 U T，與受信上述不合格信號之端子 F I N，與送出上述不合格信號之端子FOUT，與受信 上述時鐘信號之端子CK I N，與受信上述重設信號之端 子 R I N。 這些複數個之不合格單元1之中，於圖最左側之第1 不合格單元1，係由端子A I N受信來自圖樣發生器2 3 之位址信號，而由端子F I N受信來自邏輯比較器1 4之 不合格信號。 第2之不合格單元1，係由端子A IN受信來自第1 不合格單元1之端子AOUT之输出信號，而由端子 FIN受信來自第1不合格單元1之端子FOUT之輸出 信號》 以下，第3，第4 .......之各不合格單元1係由各個 端子A I N與端子F I N，分別受信來自前段不合格單元 本紙張尺度適用中國國家標準（CNS)A4規格（21〇X：297公釐）-13 - 1—<^裝 ~~ 訂 I I I I一線 (請先聞讀背面之注意事項再填寫本頁) 315416 A7 B7 一1 — *" 五、發明説明（11 ) 1之端子AOUT之输出信號與來自端子FOUT之輸出 信號。又，所有不合格單元1之端子C K I N與端子 R I N係分別連接成並聯。 像這樣地，構成不合格單元陣列2之複數個不合格單 元1將構成互相將端子A I N與端子AOUT，端子 FIN與端子FOUT做縱連接而將不合格信號取入用之 信址信號與不合格信號依序傳達之不合格單元陣列2。按 ，所有不合格單元1係在開始測試時在端子RIN受信重 設信號，而將其狀態格式化爲沒有保持不合格資訊之起始 狀態》 經濟部中央標準局貝工消費合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 在測試中，若在MUT檢測出第1次之不良單元時， 分別對於第1不合格單元1之端子A I N與F I N供給來 自圖樣發生器2 3之位址信號，與來自邏輯比較器1 4之 不合格信號。此時，此第1不合格單元1因係處於不保持 不合格資訊之起始狀態，所以，由於這些位址信號與不合 格信號之施加而將不合格資訊保持於內部，而將其狀態， 只要變化爲沒有保持不合格資訊之已保持狀態，就不會對 於端子F 0 U T送出不合格信號。 在其後之測試中，在MUT檢測出第2次之不良單元 ，而位址信號與不合格信號供給於第1不合格單元1時， 則此第1不合格單元1由於是已經是處於保持有不合格資 訊之已保持狀態，所以，比較其所保持之不合格資訊之位 址，與現在受信於端子A I N之位址信號，假如兩者爲相 同時，就不對於端子FOUT送出信號，但是，若兩者不 本紙張尺度適用中國國家標準（€奶）八4規格（210父297公釐）-14- 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（l2 ) 相同時，就對於端子FOUT送出不合格信號，且對於端 子AOUT送出位址信號。 因而，當第1不合格單元1對於其端子FOUT不送 出不合格信號時，第2不合格單元1以後雖然不改變任何 狀態，但是，當第1不合格單元1對於其端子FOUT送 出不合格信號時，第2不合格單元1係在其端子A IN與 FIN將分別受信到位址信號與不合格信號。 當此第2次之不合格信號，從第1不合格單元1供給 給第2不合格單元1時，則與第1次之不合格信號施加於 第1不合格單元1，同樣地，由於第2不合格單元1係處 於起始狀態，所以將此不合格資訊保持於內部，而將其狀 態變化爲已保持狀態，而不會對於端子FOUT送出不合 格信號。 其後，在MUT檢測出第3次之不良單元時，第1及 第2不合格單元1，將分別所保持之不合格資訊位址，與 現在在各個端子A I N所受信之位址信號做比較，假如兩 者爲相同者，雖然不對於端子F OUT送出信號，但是若 兩者不相同時，就對於端子F OUT送出不合格信號，且 對於端子AOUT送出位址信號。 像這樣，每當在MUT檢測出不良單元時，在各個不 合格單元1，就判斷是否對於端子FOUT送出不合格信 號，保持於任何不合格單元1之不合格資訊之位址都相異 之位址信號，係依序連同不合格信號傳送到下一段之不合 格單元1 ，而保持在處於起始狀態之不合格單元1，做爲 本紙張尺度適用中國國家棣準（〇~8)八4規格（210'/297公釐）-15- I- I I ’ 裝 I I 訂 n ϋ Ϊ 線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 A7 B7_ 五、發明説明（l3 ) 製作MU T之不合格地圖之資訊而存儲於不合格單元陣列 2，爲了決定補救，讀入於演算部1 5。 茲參照圖1就不合格單元1之一具體例詳細說明如下 〇 不合格單元1係由位址保持暫存器3，與位址傳送暫 存器4，與位址比較器5，與狀態保持暫存器6，與狀態 傳送暫存器7，與控制器8所構成。 位址保持暫存器3係由η位元之同步型D型閂鎖所構 成，而將由不合格單元1之端子A I Ν所受信之不合格信 號取入用之位址信號，當來自控制器8之閂鎖促效（late henable)信號爲邏輯1時，由不合格單元1之端子 C K I N所受信之時鐘信號做同步取入，而送到位址比較 器5 » 位址傳送暫存器4係由η位元之D型正反器（flip flop)(以下稱爲FF)所構成，而將由不合格單元1之 端子A I N所受信之不合格信號取入用之位址信號，由不 合格單元1之端子CKIN所受信之時鐘信號同步地取入 ，而對於不合格單元1之端子AOUT，做爲下一段之不 合號取入用之位址信號送出。 位址比較器5係由η位元之數位比較器所構成，而受 信到在不合格單元1之端子A I Ν所受信之不合格信號取 入用之位址信號，與位址保持暫存器3之输出信號，若兩 信號所對應之各個位元爲相同時，則將邏輯1之信號送至 控制器8。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-16 - I II ^一 裝 — —-11 訂 11’ 線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作杜印製 A7 B7 五、發明説明（14 ) 狀態保持暫存器6係由J K型F F所構成，而將由不 合格單元1之端子FIN所受信之不合格信號由J端子受 受，K端子係經常固定爲邏輯〇，而將由不合格單元1之 端子CK I N所受信之時鐘信號由CK端子受信，將不合 格單元1之狀態信號送至控制器8。 狀態傳送暫存器7係由D型F F所構成，將來自控制 器8之下一段用不合格信號由D端子受信，將由不合格單 元1之端子CK I N所受信之時鐘信號由CK端子受信， 對於不合格單元1之端子FOUT，做爲對於下一段之不 合格信號送出。 控制器8係由AND閘8 B所構成，而受信由不合格 單元1之端子F I N所受信之不合格信號，與受信來自狀 態保持暫存器6之狀態信號，而對於位址保持暫存器3傳 送閂鎖促效信號，對於狀態傳送暫存器7傳送下段用之不 合格信號。 由不合格單元1之端子R I N所受信之重設信號，係 分別傳送到位址保持暫存器3，位址傳送暫存器4，狀態 保持暫存器6，及狀態傅送暫存器7之R端子。 構成爲如上述之不合格單元1將如下動作。 1 .由重設信號將位址保持暫存器3，位址傳送暫存 器4，狀態保持暫存器6，及狀態傳送暫存器7格式化爲 邏輯0之起始狀態。位址傅送暫存器4係同步於時鐘信號 而將不合格取入用之位址信號，而對於端子AOUT做爲 下段用之不合格取入用之位址信號傳送。 I.In 51^, —裝 H 訂 I 線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）_ _ 315416 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( 15 ) 1 I 2 * 當 狀 態 保 持暫存 器 6 爲 邏 輯 0 而 起 始 狀 態 時 若 1 1 I 受 信 到 不 合 格 信 號 時 9 狀 態 保 持 暫存 器 6 係 同 步 於 時 鐘 信 1 1 I 號 而 變 化 爲 以 邏 輯 1 之 已 保 持 狀 態 〇 同 時 9 控 制 器 8 內 之 請 1 1 A N D 閘 8 A 將 變 成 邏 輯 1 » 而 位 址 保持暫存 器 3 受 到 促 先 閲 ft 1 1 效 9 而 不 合 格取 入 用 之 位 址 信 號 就 同 步 於 時 鐘信 號 而 被 取 背 面 1 1 入 於 位 址 保 持暫存 器 3 〇 另 —· 方 面 > A N D 閘 8 B 係 由 於 注 意 翥 1 | 從 狀 態 保 持 暫存 器 6 受 信 邏 輯 0 之 信 號 所 以 變 成 邏 輯 0 » Ψ 項 再 1 而 由 於 受 信 其输 出 之 狀 態 傳 送 暫 存 器 7 之 D 端 子 爲 邏 輯 0 银 寫 本 裝 I } 所 以 > 狀 態 傳 送 暫 存 器 7 係 將 時 鐘 信 號 即 使 受 信 於 C K Ά V_^ 1 1 1 端 子 仍 爲 邏 辑 0 之 狀 態 而 對 於 不 合格 單 元1 之 端 子 1 1 F 0 U T 不 送 出 下 段 用 之 不 合 格 信 號 0 1 1 3 當 狀 態 保持暫存 器 6 以 邏 輯 1 而 已 處於保持狀 態 訂 1 時 若 受 信 不 合格 信 號 時 控 制 器 8 內 之 A N D 閘 8 A 爲 1 | 邏 輯 0 而 位 址 保 持 暫 存 器 3 不 受 到 促 效 » 而 由 C K 端 子 1 I 受 信 時 鐘 信 號 也 不 會 變 化 〇 另 一 方 面 A N D 閘 8 B 係 受 J 線 信 位 址 比 較 器 5 之 輸 出 信 號 而 位 址 信 號 與位 址 保持暫存 1 器 3 之 輸 出 信 號 爲 相 異 且 位 址 比 較 器 5 之输出 信 號 爲 邏 1 1 輯 1 時 就 輸 出 邏 輯 1 受 信 其輸 出 之 狀 態 傳 送 暫存 器 7 1 1 係 同 步 於 受 信 於 C K 端 子 之 時 鐘 信 號 而 變 成 邏 輯 1 9 而 | 對 於 不 合 格 單 元 1 之 端 子 F 0 U T 送 出 下 段 用 之 不 合格 信 I 號 0 但 是 9 A N D 閘 8 B 係 t 位 址 信 號 與 位 址 保 持 暫存 器 1 1 I 3 之 輸 出 信 St& 號 爲 相 同 » 且 當 位 址 比 較 器 5 之 輸 出 信 號 爲 邏 1 ! 輯 1 時 > 就输 出 邏 輯 0 t 而 受 信 其輸 出 之 狀 態 傳 送 暫 存 器 1 1 7 係 9 即 使 C K 端 子 受 信 時 鐘 信 航 仍 爲 邏 輯 0 9 不 對 於 不 1 1 本紙張尺度適用中國國家揉準（CNS)A4規格（2丨0X297公釐）_ 18 — 經濟部中央標準局員工消費合作社印製 A7 _B7 五、發明説明（l6 ) 合格單元1之端子F 0 U T送出下段用之不合格信號。 亦即，不合格單元1係其狀態爲由重設信號格式化爲 起始狀態。起始狀態時若受信不合格信號時，將不合格取 入用之位址信號保持於內部之位址保持暫存器3，不合格 單元1之狀態將變化爲已保持之狀態。此已保持狀態時若 受信不合格信號時，就比較不合格取入用之位址信號與已 保持位址，若相異時就送出下段用之不合格信號，若相同 時就不會送出下段用之不合格信號。 以上係對於不合格單元1之位址信號之所有位元寬傳 送有效之資料來加以說明，但是在申請專利範圍第3項之 發明係，欲測試較不合格單元1之位元寬更窄之位元信號 之位元寬之MU T時，就禁止不合格單元1之位址信號之 位元寬中變成剩餘之配位元寬量之位址信號，例如構成爲 固定邏輯0使用，藉此位址信號之位元寬，即使與不合格 單元1之位址信號之位元寬相異之MU T也可進行測試。 茲就依據本發明之記憶體測試裝置之第2實施例所使 用之不良解析記憶體之一具體例參照圇4詳細說明如下。 於圖4，AMF係依據本發明之記憶體測試裝置之第 2實施例所使用之不良解析記憶體以綜合地表示》此不良 解析記憶體AMF係，由管線暫存器1 〇，與切換電路 1 1，與緩衝記憶體1 2A〜1 2D，與從這些緩衝記憶 體1 2A〜1 2D所輸出之不合格資料（不合格信號）存 儲於不合格發生位址之記憶體銀行BK#1〜BK#4所 構成在本發明之不良解析記憶體AMF，係構成爲發生不 本紙張尺度適用中國國家標準（〇奶）八4規格（210父297公釐）_19一—'~ 一 --------j I裝------訂-----1 線 (請先閲讀背面之注$項再填寫本頁) 經濟部中央棣準局貝工消费合作社印製 A7 _________B7_ 五、發明説明（l7 ) 合格之位址信號中之例如，由於下位2位元之信號BT之 值來控制爲切換電路11之切換位置》 若不合格發生位址之下位2位元之信號BT，爲例如 係「0，0」時，切換電路1 1就對於緩衝記億體1 2A 供給不合格資料與其表示不合格之發生位址之位址信號， 而藉由其位址信號存取記憶體銀行BK#1，將不合格資 料寫入於記億體銀行BK#1。 若不合格發生位址之下位2位元之信號B T爲「0， 1 j時，切換電路1 1係對於緩衝記憶體1 2 B供給不合 格資料與表示其不合格之發生位址之位址信號》因此，此 情況時透過緩衝記憶體12B對於記憶髖銀行BK#2給 與不合格資料與位址信號，而由其位址信號所指示之位址 存儲不合格資料。 若不合格發生位址之下位2位元之信號BT爲「1 ， 0 j時，切換電路1 1就對於緩衝記憶體1 2 C給與不合 格資料與表示其不合格發生位址之位址信號，而將其不合 格資料寫入於其位址信號所指示之記億體銀行B K # 3內 之位址。 若不合格發生位址之下位2位元之信號BT爲「1， 1」時，切換電路1 1就對於緩衝記憶體1 2D給與不合 格資料與表示其不合格之發生位址之位址信號，將其不合 格資料寫入於表示其位址信號所指示之記憶體銀行B K # 4內之位址。 像這樣，將切換電路1 1之切換動作藉對應於位址信 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公嫠）-20 - ---------f丨裝------訂-----1 線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 A7 _B7_ 五、發明説明（18 ) 號之下位2位元之信號B T之值來執行，在記憶體位元銀 行BK#1若位址信號之下位2位元之信號BT爲「〇， 0」時之不合格資料將寫入於其不合格發生位址，而將不 寫入具有其他值之位址所發生之不合格資料。因此，由於 在各記憶體銀行BK#1〜BK#4將寫入各個位址信號 之下2位數爲相同時# 4之記憶容量係只要MU T記億容 量之1/4容量就可以。 本發明係再於同一位址不合格靠近發生時，藉由管線 暫存器10而第2次以後所發生之同一位址之不合格資料 將進行禁止寫入之動作。 茲於圖5表示爲此之管線暫存器1〇之電路構成之一 例》在圖5所示之例，係由暫存器10B1〜10B4， 構成，依各段之暫存器10B4，10B3，10B2， 1 0 B 1之順序記憶從第1次發生不合格到發生第4次之 不合格爲止之位址與不合格資料。在初段之暫存器1 〇 A 存儲表示重新發生不合格位址之位址信號與不合格資料。 對於這些各暫存器10A與1〇B1〜10B4爲止之各 個時鐘輸入端子C K給與與結束測試周期同步之時鐘信號 。所以，存儲於各暫存器1 OB 1〜1 0B4之各位址信 號及不合格資料將同步於時鐘C L K而依序各1段送到後 方。 按’時鐘C L K係不合格資料中之任一位元存在有邏 輯1 (存在有不合格）時，將其邏輯1信號以OR閘 1 〇 F取出，藉此邏輯1信號將閘1 〇 G控制爲開，而透 本紙張尺度適用中國國家標準（CNS ) A4規格（210X2.97公釐） ---------f -裝------訂-----1 球 (請先聞讀背面之注意事項再填寫本頁) -21 - 經濟部中央標準局貝工消費合作社印製 A7 B7 _ 五、發明説明（19 ) 過此閘1 0 G取出時鐘CLK。藉此，時鐘CLK係只在 發生不合格之測試周期通過閘1 0 G ;而給與暫存器 1 Ο A與管線。 從構成管線之各段暫存器1 Ο B 1〜1 Ο B 4之各輸 出側取出位址信號，而輸入於位址比較器1 0 C 1〜 10C4之各一方之輸入端子A。在位址比較器10C1 〜1 0 C 4之各地方之输入端子B將給與存儲於初段暫存 器1 0A之位址信號。所以，在各位址比較器1 0 C 1〜 1 0 C 4將比較重新發生不合格之位址，與過去4次份之 不合格發生位址》 各位址比較器1 0 C 1〜1 0 C4之比較输出係透過 OR閘10D給與閘10E。位址比較器10C1〜 1 0 C 4係若輸入於输入端子A與B之位址信號相同時， 將输出邏輯「1」。藉將此邏輯「1」信號透過OR閘 10D給閘10E，若位址比較器10C1〜10C4之 任一發生相同時，則閘1 0 E將被控制爲閉之狀態。此結 果，若重新發生不合格之位址與過去4次份之位址相同時 ，就阻止取入於管線，而在暫存器1 0 A內發生下一不合 格時，就改寫爲發生不合格之位址信號而消滅。按，在圖 5係說明管線做爲4段構造之情形，但是，管線之段數並 非限於4段而可做自由選定。 從管線暫存器10輸出之位址信號與不合格資料係在 切換電路11依據位址信號之下位2位元之信號BT之值 加以分類而分配給緩衝記憶體1 2A〜1 2D，寫入於記 本紙張尺度逋用中國國家揉準（CNS ) A4規格（210X297公釐） --------1， I 裝-----—訂------' ^ (請先閲讀背面之注意事項再填寫本頁) 315416 A7 B7 五、發明説明（2〇 ) 憶體銀行BK#1〜ΒΚ#4· 在此就構成緩衝記憶體1 2Α〜1 2D之先進先出（ frst-in first-out)記憶體所需之段數進行檢討。若製 作圖6所示不合格地圖（在與MUT之記憶單元之配置等 值）時，位址爲A0與A4之列寫入於記憶體銀行 BK#1。又，位址A1與A5之列寫入於記憶體銀行 BK#2。位址A2與A6之列寫入於記憶體銀行 BK#3。位址A3與A7之列寫入於記憶體銀行 B K # 4。 經濟部中央標準局貝工消費合作社印裝 ---------r -裝------訂 (請先閱讀背面之注意事項再填寫本頁) 做爲測試圖樣則如圖7所示，將到位址A 0〜A 6 3 逐一錯開+1向X方向掃描而寫入邏輯0(W0)，如圖 8所示，將其寫入之邏辑0到位址A0〜A6 3依序讀出 (RO )時，若所有之位址發生不合格時，則在各記憶體 銀行BK#1〜BK#4爲如圊9所示將寫入位址A0， A1，A2，A3，接著以 A4，A5，A6，A7 之順 序進行寫入。此時，由於例如在緩衝記憶體1 2 A以A 〇 ，A 4，A 8，……之順序給與位址，所以，其取入周期 係被測試記憶體之讀出速度之1 /4速度，在各緩衝記憶 體1 2 A〜1 2D不會存儲於位址信號及不合格資料而通 過寫入於各記憶體銀行BK#1〜BK#4。所以，只要 執行此測試圖樣就不一定需要緩衝記憶髖1 2 A〜1 2 D 〇 另一方面，有時使用如圖1 0所示之測試圖樣對於 MU T寫入〇，而進行讀出之情形。因這測試圖樣係將位 本紙張尺度適用中國國家標準（CNS > A4说格（210X297公釐）~~~~ 經濟部中央橾準局貝工消費合作社印製 A7 B7_ 五、發明説明（21 ) 址以 AO，A8，A1 6，A32，A40 ...... A54 之 順序存取，所以，在此情況時，若所有之位址發生不合格 時，其不合格資料係必須集中記憶體BK# 1寫入。 因此，做爲緩衝記憶體1 2A，例如能夠保持到A0 〜A 5 6之8個不合格資料與位址使用8段之先進先出記 憶體時，到A 〇〜A 5 6之8個不合格資料與位址信號將 存儲於緩衝記憶體1 2 A，存取到A 5 6後之下一讀出將 變成位址A1〜A57。所以，這些位址A1〜A57之 不合格資料及位址信號係欲寫入於記憶體銀行B K # 2之 資料，所以，若緩衝記億體1 2 B具有8段之緩衝容量時 ，寫入於記憶體銀行B K # 2之資料將被存儲於緩衝記憶 體1 2 B，而可進行寫入。接著，若發生欲寫入於記憶體 銀行BK#1，BK#2之資料時，就在迄今之時間內結 束寫入於記憶體銀行BK#1與BK#2，而緩衝記憶體 1 2A，1 2B將變成空白之狀態。像這樣地緩衝記憶體 1 2A〜1 2D由於具有相當於MUT位址之Y方向單元 數之段數，對於圖1 0所示測試圖樣可執行資料之取入動 作。 於圖6所示記憶體單元之配置（不合格地圖），例如 圖1 1所示將位址A 9做爲注目位址，而將此注目位址 4 9做爲中心，例如，具有如下之測試圖樣； 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） ---------f -裝------訂------1 球 (請先閲讀背面之注意事項再填寫本頁) -24 - 315416 A7 B7 五、發明説明（22 ) 經濟部中.央裸準局員工消費合作杜印製 測 試 周 期 ⑴， (2)， (3), (4)， (5)， (6) 寫 入 / 讀 出 W1, R1, W0, R1, W0, R1 位 址 A9, A9, A10 A9, A8, A9 (7), (8), (9)， (10) ...... V0, R1, W0, R1 ...... A1, A9, A17 A9, · ..... 此 測 試 圖 樣係 在 測試 周 期（ 1 )對於 位址 A 9 寫 入 邏 輯 1 從測試 周期 ( 2 ) 從 位址 A 9讀出 邏輯 1 ♦ 在 測試 周 期 ( 3 ) 對 於位 址 A 1 0 寫入 邏辑0， 在測 試 周 期 ( 4 ) 從 位 址 A 9 讀出 邏 輯1 * ...... 之 測試圚 樣。 在 此 1 0 次 之 測 試 周 期 » 注目 位 址A 9 就被 做 6次存取》 在 其 中 5 次 係 進 行 讀 出 動 作， 而 在此 讀 出動 作 時進行 邏輯 比 較 而 問 及 是 否 會 發 生 不合格 〇 在 此 若 在注 巨 位址 A 9存 在 不良單 元時 於 測 試 周 期 ( 2 ) ( 4 ) (6 ) ，( 8 )« ( 10 ) 將 發 生 不 合 格 〇 若 不 合 格發 生 位址 A 9連 續 輸入於 圖5 所 示 之 管 線 暫 存 器 1 0 時 ，只 有 在測 試 周期 ( 1 )發 生之 不 合 格 資 料 Cba 與 位 址 信 號 留 在管 線 ，而 在 其他 測 試周期 (4 ) ( 6 ) 9 ( 8 ) ( 10 ) 所發 生 之不 合 格資料 與位 址 信 號 將 受 到 阻 止 對 於 管 線之 取 入。 因 此 9 若 在同 一 位址 連 績發 生 不合時 ，由 於 在 管 線 暫 存 器 1 0 壓 縮 不合 格 之發 生 次數 * 所以， 對於 記 憶 體 銀 行 ---------^ I裝-- (請先閲讀背面之注意事項再填寫本頁) BK# 1〜BK# 1之取入不至於要求高速性。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X2.97公釐） -訂 ------- -25 - 經濟部中央樣準局貝工消費合作社印製 A7 B7 五、發明説明（23 ) 按，在上述係就在同一位址之不合格連續發生時加入 說明，但是也可能發生在同一位址之發生之時段發生其他 位址之不合格之情形。若將管線暫存器1 〇之段數如圖4 所示成爲4段時，在注目位址A9之後，例如若在A1〇 ’ A8 ’ A} ，A1 7發生不合格時，則注目位址A9就 從管線終段之暫存器10B4輸出，而就從位址之比較對 象脫離。所以，接著若在注目位址A 9發生不合格時，注 目位址A 9將再次被取入於管線暫存器1 〇。即使注目位 址A 9將再次被取入於管線暫存器1 〇，由於與先前所取 入之注目位址A 9之間至少存在有4個之其他位址之不合 格資料，所以，對於同一記憶體塊之寫入將不會連績。 如以上所說明，若依據本發明之第1層面，爲了補救 而讀出於演算部1 5之讀出資訊量，係使用先行技術之不 良解析記憶體時，將與MUT之元件數同一之個數不管各 個元件之良否對於讀出，使用由本發明之不合格單元陣列 時，只要Μϋ T之不良元件之個數就可，而可削減大幅度 之資訊量。又，可縮短將決定可否補救之不合格地圖之製 作資料讀入於演算部之時間，因可提升測試之生產力，所 以，將可降低測試成本之明顯效果。 又，若依據本發明之第2層面，因爲規定了發生不合 格之下位位元之值所寫入之記億體塊B K # 1〜B K # N ，所以，存取各記憶髖塊BK# 1〜BK#N之位址係事 先限制於某範圍•所以，使用於各記憶體塊B K# 1〜 BK#N之記憶元件之量，係若將交錯數做爲N時，因可 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） ---------I 裝------訂-----.-I涨 (請先聞讀背面之注意事項再填寫本頁) 3x5416 A7 B7 五、發明説明（24 ) 限制爲1 / N，所以可大幅度地減少記憶元件之使用量。 並且，若依據本發明之第3層面，即使在同一位址連 續發生不合格，第1次以後所發生之不合格就由管線暫存 器1 0阻止其取入。所以，可避免同一位址之不合格發生 連續寫入於同一之記憶體銀行之狀況（要求髙速寫入之狀 況）。所以，不必將特別髙速動作之記憶元件使用於記憶 體銀行也可以，而可獲得容易將不良解析記憶體，並且， 低廉地製作之明顯之效果。 按，在上述之實施例係將切換電路1 1之切換抵制以 不合格發生位址之下位2位元之值加以控制，但是，其位 元數爲3位元或4位元也可以，並非限於2位元。總之， 由記憶體銀行之數目來加以決定。 ---------? I裝------訂-----乂 踩 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）