TW451554B

TW451554B - MOS logic circuit

Info

Publication number: TW451554B
Application number: TW087105900A
Authority: TW
Inventors: Yuichi Sato
Original assignee: Sharp Kk
Priority date: 1997-04-18
Filing date: 1998-04-17
Publication date: 2001-08-21
Also published as: JPH10294663A; DE69833231D1; DE69809623D1; EP1191695B1; EP0872958A2; DE69809623T2; DE69833231T2; EP0872958A3; EP0872958B1; KR19980081498A; EP1191695A2; JP3178799B2; KR100324940B1; US6320423B1; EP1191695A3; US6144227A

Description

451554 經濟部中央標孪局員工消费合作社印製 A7 B7 五 '發明説明（1 ) 發明背景 1. 發明領域：本發明涉及一種金屬氧化半導體（下文中簡稱爲"MOS") 邏輯電路。更明確地説，本發明相關的是一種具有較少元件個數與較小電路面積的MOS遲輯電路，且可以在較低的電力消耗下運作。本發明進一步相關的是一種結合這種 MOS邏輯電路的半導體裝置β 2. 相關技藝説明： - 最近，一種傳輸電晶體運輯電路在做爲遲輯電路上已引起眾多的注意《這種傳輸電晶體邏輯鼋路對於互補型M〇s( 下文中簡稱爲"CMOS")靜態電路而言，在減少電辱體個數也就是降低元件個數與較快的運作速率方面有很大的優點。圖8是一個傳統型雙輸入，，及"電路（NanD)的電路圖實例 ’它包含一個傳輸電晶體邏輯電路以及—個CMOS鎖定電路14。這個傳輪電晶體邏輯電路包含四個NM0S(n通道場效應MOS)電晶體至。一個雙輪入型"及"電路（1^人1^]〇)通常接收兩個输入訊號（例如訊號A與B)。然而，圖8中的傳輸電晶體邏輯電路需要四個訊號，也就疋訊號A與b，以及它們的反向訊號Αχ 與BX。每一個NM〇s傳輸電晶體u_i至傳輸一個 "GND"位準的邏輯訊號"〇"，也就是_個”低"位準（下文中簡稱爲’’L位準而不需改變訊號的電壓位準。然而，每—個 N = 〇S傳輸電晶體11-1至11-4傳輸一個"VDD"位準的邏輯訊號1 (個.電源電麼位準），也就是一個"高"位準（下文中 (請先閲讀背面之注意事項存填寫本頁)

4 5 1 5 5 4 A7 B7 經濟部中央標準局員工消費合作社印製五、發明説明（2 ) 簡稱爲"H位準"），所以訊號的電壓位準藉著NMOS電晶趙 11-1至11-4各別的門限電壓位準而下降◊ CMOS鎖定電路 14的作用是爲了補償原來的"H"位準以及加強負載驅動能力。爲了提升"H”位準至VDD位準，已知使用的方法例如，利用PMOS(p通道場效應MOS)電晶體作爲提升功能的元件。圖9是一個傳統型MOS邏輯電路的電路囷實例，它.包含由兩個NMOS電晶體11-1與U-2，以及兩個PMOS電晶體12-1與12-2组成的一個傳輸電晶體連輯電路。根據圖9中的傳統型MOS邏輯電政，NMOS電晶體11-1的應用是爲了在輸入訊號爲"H”位準時，進行有敢的遲輯運作’而PMOS電晶體12-1的應用是爲了在輸入訊號爲"l__ 位準時，進行有效的邏輯運作。因此，不需要提供反向訊號。一個NMOS傳輸電晶體’也就是NMOS電晶體11-1，傳輸一個"L"位準的訊號而不需改變它的電壓位準。然而，對於·· Η ”位準的訊號，它的電壓位準會因爲NMOS電晶體11-1 的門限電壓位準而降低。另一方面，一個PMOS傳輸電晶體，也就是PMOS電晶體12-1，傳輸—個"η”位準訊號，然而它會傳輸一個"L”位準的訊號，所以它的電壓位準會因爲PMOS電晶體12-1的門限電壓位準而提高β 因此，在圖9的MOS邏輯電路中，PMOS電晶體12-2 是爲了提升傳輸電晶體運輯電路的輸出至VDD位準》同樣地，NMOS電晶體U-2是爲了降低傳輸電晶體邏輯電路的 -—-------^_5_=_ 冬紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公犮} I -------n I (請先聞讀背面之注•意事項•再填寫本頁) • l·—

*1T 4 5 1 5 5 4 A7 B7 五'發明説明（3 輸出至GND位準。根據圖9，電路也包含一個反向器13 而且，圖10B是一個利用反向輸入訊號的傳統邏輯電路圖。圖IOA是一個傳統CMOS電路，它是圖10B中邏輯電路的改良型構造’由圖中可知道它沒有利用反向輸入訊號。比較囷10A與10B可以認知，圖1〇a中的CMOS電路._不需要圖10B中邏輯電路利用的反向器13_丨與13 2。此外，圖10A中CMOS電路不需要反向輸入訊號Αχ與BX，因此 ’圖10A中CMOS電路的接線面積可以減少。然而，如上述’一個"H"位準的輸出會因爲nm〇S電晶體ll-ι至11-4 各別的門限電壓而降低，而一個"L"位準的輸出會因爲 PMOS電晶體l2-i至n_4各別的門限電壓而增加。圖8中傳統的傳輸電晶體邏輯電路，如上述，對於cm〇s 靜態電路而言具有減少電晶體個數的優點，但是它有下列幾個缺點。 ⑴因爲圖8中的傳輸電晶體邏輯電路需要反向訊號，與 CMOS靜態電路需要的訊號比較起來，它需要兩倍的訊號。因此，訊號線個數增加，導致接線面積増大。經濟部中央標嗥扃貝工消費合作社印皱 (請先閱讀背面之注意事哽再填寫本頁) 兩倍訊號線的個數導致"H"與"L"位準訊號傳輸（訊號父換)的加倍EI此，接線電容的充電與放電所需的電流增加，進而增加電力的消耗量。

⑺在正、負訊號位準交換的傳輸期間，可能會剛好正、 =號同時在"H"位準。在這種狀態之下，_電晶體開的’匕會在傳輸電晶體邏輯電路内VDD位準與GND 本纸张尺度適用中國國家標準(^ΓΠϋίϋ： -6 (210X297公潑} 5 15 54 經濟部中央標準局員工消费合作社印製 A7 B7 五、發明説明（4 位準之間形成一個直接電流路徑，而產生穿透電流β (4)傳輸電晶體邏輯電路的1Ή"位準輸出會因爲NMOS電晶體的門限電壓· Vthn從VDE)位準下降。當這個電壓 VDD-Vthn應用到CMOS鎖定電路14中PMOS電晶體的閘極時，其中PMOS電晶體的門限電壓Vthp爲Vthn > |Vthp| ’ PMOS電晶體打開以致於電壓VDD-Vthn會應用到 NMOS電晶體的閘極。結果，經過NMOS電晶體VDD位準與GND位準之間的穿透電流是導通的，且持續到CMOS鎖疋電流14成爲反向爲止。此外’圖9所示的邏輯電路，當輪出位準交換時，對於通過電路的穿透電流有一個缺點，其原因如下述。如上述，CMOS鎖定電路12，也就是，PMOS電晶體 12-2與NMOS電晶體1 1-2的作用是爲了提升輸出Y1的"H，，位準電位至VDD位準，以及降低輸出γι的”L，_位準電位至 GND位準。這種情況之下，NMOS電晶體11-1是打開的，且輸出Y1的訊號B是"H"位準時，"H"位準會因爲NMOS 電晶體11-1的門限電壓位準而降低。輸出Y1的電位是基於經過NMOS電晶體11-1訊號β的"H"位準與經過打開的 NMOS電晶體11-2 GND位準的"L”位準之間的比例而決定的。因此，NMOS電晶體11 _2的阻抗設定在一個高位準以致於輸出Y1的電位，比”H"位準的訊號B由打開的NMOS 電晶體11-1提供做爲輸出Y1時，CMOS鎖定電路12中反向器13的反向電壓還高。因此，當輸出Y1在"H"位準的電位超過反向器13的反向本紙張尺度適用中國國家標準（CNS ) Λ4規格(~Τϊ^97公& ) {請先閱讀背面之注'意事項•再填寫本頁)

451554 經濟部中央標準局員工消费合作社印製 A7 B7 五、發明説明（5 ) 〜電壓時’反向器13的輸出Y2變成”LH位準。當輸出Υ2成爲"L"位準時，NMOS電晶體11-2關閉而PM〇s電晶體 12-2是打開的。因爲NMOS電晶體11-2是關閉的，一個直接電流路徑從一個訊號B的輸入點，經由NMOS電晶體11 _ j 流向GND位準’且NMOS電晶體11-2被阻隔起來，於是沒有穿透電流通過。另一方面，因爲PMOS電晶禮12-2是打開的’輸出Y1的"H"位準增加至VDD位準。當PMOS電晶體12-1-打開且"L"位準的訊號a做爲輸出 Yl ’ "L”位準會因爲PMOS電晶體12-1的門限電壓從gnd 位準增加。輸出Y1的電位是基於經―過PM〇s電晶體 GND位準的”L"位準與經過PMOS電晶體12-2 VDD位準的"H"位準之間的比例而決定的。因此，pM〇s電晶體I2 的阻抗設定在一個高位準以致於輸出γ i的電位，比，，L" 位準的訊號A由打開的PMOS電晶體12-1提供做爲輸出Yl 時’ CMOS鎖定電路12中反向器13的反向電壓還低。因此’當輸出Y1從"H"位準交換成"L"位準時，且輸出γι的電位變得比反向器13的反向電壓低時，反向器13的輪出 Y2反向成爲”H”位準。當輸出Y2變成"H”位準時，PMOS 電晶體12-2是關閉的而NMOS電晶體11-2是打開的。因爲 PMOS電晶體12-2是關閉的，一個直接電流路徑經由PMOS 電晶體12-1從GND位準流向VDD位準，且PMOS電晶體 12-2被阻隔起來，於是没有穿透電流通過。因爲NMOS電晶體1 1-2是打開的，輸出Y2的”L"位準降低至GND位準。然而，反向器13的NMOS與PMOS電晶體保持在開的狀 -8 - 本纸張尺度適用中囷國家標準（CNS ) Λ4規格（210X297公茇）

f靖先聞«背面之注·意事3.再壤sr本頁；I ο-. r 丁、-=* 515 54 A7 --- - B7 — 五、發明説明（6 ) 態，直到反向器13成爲反向的，於是一個穿透電流經過反向器13在VDD位準與GND位準之間流通。因此，圖9中的邏輯電路，如上述，存在一個穿透電流流通的問題β 最近，一種降低LSIs(大型積體電路）消耗電力的技術正引起大家的注意。爲了實現低電力消耗，提供一種低電壓運作的電路是需要的1爲了讓傳輸電晶體遲輯電路在低電壓下運作，電晶體的門限電壓必需很低。圖11是一個邏輯電路的實例電路圖。在此實例中，NM0S電晶體的門歧電壓假設爲vthn以及PMOS电晶體的門限電壓假設成vthp。當圖11邏輯電路中，輸入（A、B、C、ΑΧ、BX、CX)從（1、〇、0、〇 1 1)改變成爲（ι、ι、ο.、ο、〇'ι)時，輸出γι 的電位從0伏特變成VDD-Vthn。電壓VDD-Vthn必需超過 CMOS鎖定電路12中一個nm〇S電晶體的門限電壓。爲了瞭解上述的説明，它必需滿足下列的關係式（丨）： VDD-Vthn>Vthn 可以簡化成經濟部中央摞準局負4消f合作社印裝

•⑴ …(2) ，VDD 衣-- (請先閱讀背面之ϊΐ.意事哽再填寫本頁) VDD>2Vthn 根據上述的關係式（2)，例如，Vthn是0.6 V時是1.2V或更低時，電路不能運作。圓9顯示的邏輯電路中，位準會因爲PM〇s電晶體的門限電壓Vthp而增加。因此，它必需同時滿足下列的闞係 —---- -9. 本紙張尺度適用中國國家標準（CNS ) “公趁} _ ' - 經濟部中央標牟局負工消费合作社印裝 4 5 15 5 4 A7 _____. B7 五、發明説明（7 ) 式（3): VDD>2Vthn，VDD>2|Vthp| ...(3) 當疊層的傳輸電晶體個數增加，因爲後閘極效應，它的門限電壓明顯增加，因此VDD位準必需提高。另外，疊層的傳輸電晶體個數必需小至兩個，所以VDD位準不會變高，以避免放大器個數增加的缺點β - 爲了可以讓邏輯電路在VDD = 1 V下運作以降低電力消耗，並考量門限電壓Vthn的變異，Vthn與|Vthp丨必需等於或低於約0‘3 V。然而，當門限電壓低至約爲〇.3 v時，關掉電晶體產生的漏電流變得很大，進而增加了不必要的宰透電流。就上述的理由，有必要提供一種含少數元件與小電路面積的邏輯電路，並且可在低電力消耗下運作β 發明概要本發明的MOS邏輯電路包含：_個傳輸電晶體邏輯電路，它至少包含一個第一 MOS電晶體執行一個預定的邏輯運作以提供一個輸出；以及一個放大電路，它至少包含_ 個第二MOS電晶體以加強傳輸電晶體邏輯電路輸出的驅動能力。每一個第一 MOS電晶體與第二MOS電晶體是— 種DTMOS電晶體，並具有一個閘極連接到關連的井，因而形成一個通道。第一 MOS電晶體可以是ν型DTMOS電晶體，或是ρ型 DTMOS電晶體。另一個可行性，第一 MOS電晶體可以包含一個第_Ν型 10. Q---------ΐτ------0 (請先閱讀背面之注貪事項#·填寫本頁) 451554 A7 _______B7 五、發明説明（8 ) DTMOS電晶體與一個第一1>型DTM〇s電晶體，且第二M〇s 電晶體可以包含一個第二N型DTM〇s電晶體與一個第二p 型DTMOS電晶體β在這個情況下，第一 N型DTM〇s電晶體應用在傳輸電晶體邏輯電路相對於高位準訊號有效的邏輯運作中，以及第一 P型DTM〇s電晶體是應用在傳輸電晶體邏輯電路相對於低位準訊號有效的邏輯運作中。根據本發明另一形式所提供的MOS遲輯電路包含：一個傳輸電晶體邏輯電路，它至少包含一個第—MOS電晶體執行一個預定的邏輯運作以提供一個輸出；以及一個放大電路，它至少包含一個第二MOS電晶體以加強傳輸電晶體遲輯電路輸出的驅動能力。至少一個第二MOS電晶體的門限電壓絕對値被設定成比至少一個第一]VJOS電晶體的門限電壓絕對値大》經濟部中央標隼扃男工消费合作社印製 (請先聞讀背面之注'意事項再填舄本頁) 第一 MOS電晶體可以包含一個第一 NMOS電晶體與一個第一 PMOS電晶體，且第二MOS電晶體可以包含一個第二NMOS電晶體與一個第二PMOS電晶體。在這個情況下 ’第一 NMOS電晶體可應用在傳輸電晶體邏輯電路相對於高位準訊號有效的邏輯運作中，以及第一 PMOS電晶體是應用在傳輸電晶體邏輯電路相對於低位準訊號有效的邏輯運作中。仍然是根據本發明另一形式所提供的MOS遲輯電路包含：一個做爲預先充電用的第一 MOS電晶體；一個決定電路包含一個第二MOS電晶體基於輸入訊號藉著放電或保留第一 MOS電晶體預先充電的電荷來決定邏輯；以及一個 -11 - 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐）經濟部中央標糸局員工消费合作社印製 4 515 54 A? ------ ---87 五、發明説明（9 ) 放大電路包含一個第三]VIOS電晶體以放大決定電路的輸出。每一個第一、第二、與第三MOS電晶體是DTMC)S電晶體，它有一個閘極連接到關連的井，因而形成一個通道。仍然是根據本發明另一形式所提供的M0S邏輯電路包含.個N型DTMOS電晶體與一個P型DTM〇s電晶體，每一個電晶體有一閘極連接到關連的井因此形成一個通道’其中一個反向電壓會應用到N型DTMOS電晶體與ρ 型DTM〇S電晶體的閘極。仍然是根據本發明的另一形式，一個半導體裝置包含上述説明的MOS邏輯電路。 - 因此，本文説明的發明具有的優點是提供：（丨）一個嶄新的MOS邏輯電路可以在低電力消耗下運作，以及結合這種 MOS邏輯電路的半導體裝置；以及（？）一個嶄新沒有靜態穿透電流的M0S邏輯電路，與結合這種MOS邏輯電路的半導體裝置。對於那些熟悉本技藝者而言’在閲讀與了解下述詳細的説明並參考隨附的圖示，本發明的所有優點會變得更明白。圖示簡要説明圖1是根據本發明第一實例之MOS邏輯電路的電路圖；圖2是根據本發明第二實例之m〇s邏輯電路的電路圖；圖3是根據本發明第三實例之m〇s邏輯電路的電路圖；圖4是根據本發明第四實例之m〇S邏輯電路的電路圖；圖5是根據本發明第五實例之m〇S邏輯電路的電路圖；它是一個主要用於指示解碼器之電路的改良電路構造； _-_ -12- 本紙張尺度適用中國(m^r) f請先閱讀背面之：·Λ·意事項_再填寫本頁)

4 5 15 5 4 A7 B7 經濟部中央梯準局員4消費合作社印" 五、發明説明（1〇圖6是根據本發明第六實例之MOS邏輯電路的電路圖；它是圖10A與10B所示傳統電路的改良電路構造；圖7是根據本發明第七實例之MOS邏輯電路的電路圖；它是圈11所示傳統電路的改良電路構造；圖8是一個傳統型雙輸入and(NAND)電路的電路圖實例；圖9是一個傳統邏輯電路的電路圖包含—個nm〇S與 PMOS電晶體组成的傳輸電晶體遝輯電路；圖】0A是—個對圖ι〇Β-所示傳統cmos電路結構改良而成的傳統CMOS電路的電路圖，而圖10B所示的傳統CMOS 電路具有反向輸入訊號；一圖Π是一個傳統遲輯電路的電路圖；以及圖12是一個主要用於傳統指示解碼器電路的電路圏。較佳實例説明下文中，會參照附加的圖示以實例説明本發明。在本説明中，一個MOS電晶體其中閘極連接到—個井，而提供一個MOS電晶體的通道，它稱爲DTMOS(動態門限 MOS)電晶體《特別地説，—個NM〇s電晶體的閘極連接到一個井就是所謂的NDTMOS電晶體。同樣地，一個pM〇s 電晶體的閛極連接到一個井就是所謂的pdtmos電晶禮。 (實例1) 圖1是根據本發明第一實例之MOS邏輯電路的電路圖。根據本發明第一實例的MOS邏輯電路，它是一個雙輪入 NAND電路，其中包含一個NDTMQS電晶體1 、一個 PDTMOS電晶體2與一個反向器3。NDTMOS電晶體！與 13- 冬纸張尺度適用中國囡家標孪{ CNS ) A4規格（210X297公沒 (請先閱讀背面之汶意事吼再填寫本頁) '1Τ

IQ 經濟部中央標隼局貞工消费合作社印装 451554 蚪 Α7 Β7 五、發明説明（11 ) PDTMOS電晶體2形成一個傳輸電晶體邏輯電路^反向器3 是由一個DTMOS電晶體形成的β 兩個訊號Α與Β被輸入至雙輸入NAND電路。雙輸入 N AND電路的邏輯運作是當訊號a與B在"Η"位準時，輸出 Υ2成爲"L"位準’且訊號Α與Β是另一種组合時，輸出Υ2 是在"H"位準。更明確地説，參照圖1，當訊號A與B在"H"位準時.， NDTMOS電晶體1是打開的且PDTM0S電晶體2是關閉的，因爲訊號A是在"H"位準，於是在"H1·位準的訊號b做爲輸出Y1 。當說號A在"H”位準而訊-號b在"l"位準時， NDTMOS電晶雜1是打開的且pD丁M〇s電晶體2表關閉的 ’於是在，，L"位準的訊號B做爲輸出γι。此外，當訊號a 在"L"位準時，NDTMOS電晶體1是關閉的且Pdtm〇S電晶體2是打開的，於是"L"位準可做爲輸出γι且不管訊號 B爲何。輸出Y1的反向訊號（也就是/Y1)做爲從反向器3 來的輸出Υ2。本發明第一實例利用的M0S電晶體，也就是，NDTM〇s 電晶體1與PDTMOS電晶體2是DTMOS電晶趙，它具有門限限電壓的特徵，所以，它們是"開”的時候，它的門限電壓變得比較低，當它們是"關"的時候，它的門限電壓變得比較高。 DTMOS電晶體的形成是藉著連接它的閘極與一個井而產生一個通道（也稱爲，，關連井_，）。例如，當—個m〇s電晶體形成具有0.4 V的門限電壓，以致於閘極與關連井導通 ——— - _ 14 _ 本紙張尺度適用中國國家標準（CNS ) Λ4規^ϋχ 297^ )-----^ _ ---------^^衣— (請先閱讀背面之注意事項·再填寫本頁) *11 .10. 45 15 54 A7 _______;_B7_ 五、發明説明（12 )

，當MOS電晶體是開的時候，門限電壓降至約〇.2 V，當 MOS電晶體是關的時候，門限電壓約爲〇.4 V。這種例子中，電路可以在低電壓下運作，例如VDD位準約是0.6 V 時。 DTMOS電晶體可以應用至NMOS與PMOS電晶體。應用 DTMOS電晶體時，門限電壓在開的時候變得較低，且明顯的門限電壓沒有增加可能是因爲後閘極效應的關係。因此，疊層傳輸電晶體的個數較不受限制，所以放大器的個數可以減少^ 當從傳輪電晶體邏輯電路的NDTMOS電晶體1來的輸出是在"H"位準時，輸出Y1變成VDD-Vthnon，Vthnon是 NDTMOS電晶體i在"開狀態時的門限電壓。根據本發明的第一實例，反向器3做爲放大器，它也是一個DTMOS 電晶體’因此，它也可能具有—個關係|Vthpoff| > Vthnon ’其中Vthpoff是PDTMOS電晶體2在"關，，狀態時的門限電壓。因此’不會有靜態穿透電流通過反向器3，而不會造成PMOS電晶體不必要地提升ι，Η"位準。經濟部中央標準局員工消合作社印^ (請先閱讀背面之ΪΪ-意事項再填寫本頁) 另一方面，當從傳輸電晶體邏輯電路的NDTMOS電晶體 1來的輸出是在"L"位準時，輸出Y1變成GND-Vthpon， Vthpon是PDTMOS電晶體2在開，'狀態時的門限電壓。根據本發明的第—實例’反向器3做爲放大器，它也是一個 DTMOS電晶體，因此，它也可能具有關係Vthn〇ff >iVthp〇n| ，其中Vthnoff是NDTMOS電晶體1在11關"狀態時的門限電壓。因此，不會有靜態穿透電流通過反向器3，而不會 ^紙張尺纽财S —__----- - 451554 A7 B7____ 五、發明説明（13 ) 造成NMOS電晶體不必要地降低"L”位準。此外，DTMOS電晶體在"關”狀態時的門限電壓比在"開 "狀態時的門限電壓大，所以"關"的漏電流很小。因此，傳輸電晶體邏輯電路内產生的穿透電流很小。因此，根據本發明第一實例的MOS邏輯電路，元件個數與訊號線個數都減少了，電路面積與接線面積也跟著縮小。而且，根據本發明第一實例的MOS邏輯電路可以在低電力消耗下運作》 - (實例2)

囷2是根據本發明第二實例之MOS""邏輯電路的電路圖。根據本發明第二實例的傳輸電晶體邏輯電碎只包含 NDTMOS電晶體°明確地説’根據本發明第二實例之邏輯電路包含NDTMOS電晶想1-1與1-2做爲傳輸電晶體邏輯電路’與一個反向器3。反向器3也是一個ndTMOS 電晶禮並且放大傳輸電晶體邏輯電路的輸出以増強它的驅動能力。根據本發明第二實例的傳輸電晶體邏輯電路執行邏輯運作產生的輸出，實際上是與本發明第一實例之傳輸電晶體邏輯電路產生的方式-樣’除了它是利用三個輪入訊號A 、/A、與 B 〇如同本發明第一實例，根據本發明第二實例的M〇s邏輯電路中，提升"H"位準的PMOS電晶體或是降低”l"位舉的 NMOS電晶禮’如傳統上所需要的，在此不需要。因此，根據本發明第二實例的刪邏輯電路需要較少的元件與 ________________________-16 - 本紙張α適( cns } Mm (—--~~~~ __ — (請先閲讀背面之注意事¾再填寫本頁) -L--訂經濟部中央標绛扃貝工消費合作社印製經濟部中央標準局負工消費合作社印製 451554 A7 __ B7 五、發明説明（14 ) 較小的電路面積，且可以在較低的電力消耗下運作。 (實例3)

圖3是根據本發明第三實例之2^〇5邏輯電路的電路圖。根據本發明第三實例的傳輸電晶體邏輯電路只包含 PDTMOS電晶體。明確地説，根據本發明第三實例之M〇s 邏輯電路包含PDTMOS電晶體2-1與2-2做爲傳輸電晶體邏輯電路，與一個反向器3。反向器3也是一個PDTMOS 電晶想並1放大傳輸電晶體邏輯電路的輸出以增強它的軀動能力。根據本發明第三實例的傳輸電晶體-邏輯電路執行邏輯運作產生的輸出，實際上是與本發明第—實例之傳轉電晶體邏輯電路產生的方式一樣，除了它是利用三個輸入訊號/八、A、與 b。如同本發明第一實例，根據本發明第三實例的M〇S邏輯電路中’提升"H"位準的PMOS電晶體或是降低_，L"位準的 NMOS電晶體，如傳統上所需要的，在此不需要。因此，根據本發明第三實例的MOS邏輯電路需要較少的元件與較小的電路面積，且可以在較低的電力消耗下運作。 (實例4) 圖4是根據本發明第四實例之MOS邏輯電路的電路圖。根據本發明第四實例的MOS邏輯電路包含一個NM〇s 電晶體Γ與一個PM〇s電晶體2,做爲傳輸電晶體邏輯電路 :與一個反向器3.。反向器3,是由NM〇s與ρΜ〇§電晶體组成的，並且放大傳輸電晶體邏輯電路的輸出以择強它的本,氏張尺規格（210X297公;Ϊ ) (請先閲讀背面之注項再填寫本芄)

451554 A7 B7 五、發明説明（15 ) 經濟部中央樣準局貝工消費合作社印製驅動能力。此外，兩個訊號A與B輸入傳輸電晶體邏輯電路’並且基於和本發明第一實例之相同方式執行的邏輯運作而得到輸出Y1。根據本發明第四的實例’反向器3，中做爲放大器之每一個NMOS與PMOS電晶體的門限電壓被設定成比NMOS電晶禮1’與PMOS電晶體2'每一個的門限電壓高。下文中’會説明本發明第四實例之MOS邏輯電路的運作.。參照圖4 ’當"H"位準因爲]STMOS電晶體I1的門限電壓 Vthnl·而比VDD位準低並做爲輸出¥1時，輸出γι的電位變成VDD，Vthnl’。一個反向器3·中P&OS電晶體的門限電壓Vthp3’與NMOS電晶體Γ的門限電壓Vthnl，的闞係式是 |Vthp3’| > Vthnl’，因此，反向器3,的PMOS電晶體不會因爲輸出Y1的電位VDD-Vtlinr而打開，且只有反向器3，的 NMOS電晶體打開。因此，根據本發明第四實例的M〇s邏輯電路中’甚至不需應用一個提升型PiVi0S電晶體，也沒有靜態穿透電流通過反向器3，： β 此外，在一個例子中，當位準因爲P]VI〇s電晶體2, 的門限電壓Vthj>2,而比GND位準高並做爲輸出時，一個反向器3’中NMOS電晶體的門限電壓Vthn3w pM〇s電晶趙2,的門限電壓Vthp2_的關係式是|Vthn3,丨>Vthp2,，因此 ’反向器3,的NMOS電晶體不會因爲輸出的電位〇-Vthn2'而打開’且只有反向器3ι的PM〇s電晶體打開。因此’根據本發明第四實例的M0S邏輯電路中，甚至不需麻用—個降低型PM〇S電晶體，也沒有靜態穿透電流通過^ -18 - 表紙乐尺度適用中關家標準（CNS ) Μ祕（21GX297公及 (請先閲讀背面之注•意事項·再填寫本頁〕 -¾ 訂 .10. 451554 A7 B7 五、發明説明（16 向器3% (請先聞讀背面之注.意事項再填寫本頁) 因此’根據本發明第四實例的MOS邏輯電路具有較少的 %件與較小的電路面積，且可以在較低的電力消耗下運作。 (實例5) 圖5是根據本發明第五實例之MOS邏輯電路的電路圖；它説明的是主要用於指示解碼器之電路β 一根據本發明第五實例之MOS邏輯電路包含NDTMOS.電晶體 1-1 至 1_6、PDTMOS 電晶體 2-1 至 2-6、一個 NDTMOS 電晶雜1與—個反向器3。如圖5所示，本實例MOS邏輯電路的優點’會藉由圖12所示之傳政…型指示解碼器之間的相互比較而加以説明。圖12的電路圖説明一個主#做爲指 ν解瑪器的傳统電路，它包含NMOS電晶體11-1至11-12 '—個PMOS電晶體〖2-1與反向器13-1至13-5。反向器至13-5產生反向輸入訊號αχ、ΒΧ ' CX與DX » 由圖5可認知，根據本發明第五實例之M〇S邏輯電路沒有利用任何反向訊號。換言之，圖5所示之MOS邏輯電路中，邏輯運作的執行只利用到正訊號。因此，所需的接線個數會比圖12中傳統的指示解碼器所需要的接線個數少經濟部中央標準局貝工消费合作社印製。而且’根據本發明第五實例之M〇s邏輯電路不需要負訊號產生器。此外’根據本發明第五實例之MOS邏輯電路中，一個預先充電電壓變成VDD-Vthnon，Vthnon是NDTMOS電晶體 1在開’狀態時的門限電壓。甚至當預先充電電荷因爲邏輯運作而放電’預先充電電荷只放電至相對於〇_Vthp〇n的位 -19 - 本紙張尺度適用中囡國家椋準（CNS ) Λ4規格（210X297公势）經濟部中央標準局貝工消费合作社印製 451554 A7 ___ — · B7 五、發明説明（17 ) 準，而Vthpon是PDTMOS電晶體2-1至2-6在”開”狀態時的門限電壓。因此，它只消耗小量的電荷。而且’根據本發明的第五實例，藉著設定反向器3的門限電壓與其它門限電壓的關係，就如本發明第一實例所祝明的一樣’它可以防止靜態穿透電流通過做爲放大器用的反向器3。 (實例6) 圖6是根據本發明第六實例之m〇S邏輯電路的電路圖。這種MOS邏輯電路與圖1〇a與i〇B所示傳統邏輯電路比較，它具有改良過的電路構造，但可_執行相同的邏輯運作。明確地説’根據本發明第六實例之MOS邏輯電路包含 NDTMOS電晶雜1-1至1-4與PDTMOS電晶趙2-1至2-4。下文中，根據本發明之第六實例MOS邏輯電路的優點，會藉由圖10A與10B所示之傳統型邏輯電路之間的相互比較而加以説明。如上述’圖10A與10B所示之傳統型CMOS電路具有的缺點，例如’當前述電路的輸出位準降低時，會有靜態穿透電流通過放大器的缺點。然而’根據本發明第六實例的 MOS邏輯電路中，藉著設定DTMOS電晶體的門限電整，也就疋’ NDTMOS電晶雜1-1至1-4以及PDTMOS電晶體 2-1至2-4的門限電壓，就如本發明第一實例所説明的方法 —樣，它可以防止靜態穿透電流通過。此外，根據本發明第六實例的MOS邏輯電路中，它不需要反向訊號，與圖10B説明的傳統MOS邏輯電路比較起來 ____ - 20 - 本紙ϋ度適用中國國家^ ( CNS ) A4规棺（2!0x25>7^fT " ^------— (請先閲讀背面之汰意?灰再填寫本頁) 117 451554 A7 B7 經濟部中央標牟局員工消资合作杜印製五、發明説明（18 ’匕可以減少孰號線個數。因此，根據本發明第六實例的 MOS邏輯電路具較小的接線面積且可在較低電力消耗下運作。根據本發明的第六實例，它可以同時實現各種優點（例如 ’避免靜態穿透電流、接線面積與電力消耗的降低），但確是傳統上是很困難解決的問題。 (實例7) 圖7疋根據本發明第七實例之MOS邏輯電路的電路圖。本實例的MOS邏輯電路與圖π所.示-傳統mos邏輯電路比較起來，它具有改良過的電路構造'但可執行相同的邏輯運作。明確地説，根據本發明第七實例之M〇s孽輯電路包含NDTMOS電晶趙1-1至1-3、PDTMOS電晶體2-1至 2-3與一個反向器3。下文中’根據本發明之第七實例MOS邏輯電路的優點，會藉由與圖11所示之傳統型MOS邏輯電路之間的相互比較而加以説明。如上述’圖11所示之傳統型電路，例如，當輸入訊號A 與B在"Η"位準時，NMOS傳輸電晶體是打開的，所以vdD 位準的輸出可做爲輸出Y1。然而，當nmos傳輸電晶趙的門限電壓是vthn時，輸出YI會因爲NMOS傳輸電晶體的位準VDD-Vthn而降低。另一方面，當GND位準的輸出做爲輸出Y2時，閘極連接至輸出Y2之CMOS鎖定電路12 的PMOS電晶體是打開的，而間極連接至輸出Y2之CMOS 鎖定電路12的NMOS電晶體是關閉的。結果，輸出γι提 -21 - Μ民張尺度通用中囡國家標準（CNS ) A4規格（2l〇X 297公犮〉 -- (請先閱讀背面之ίΐ.意事也再填窍本頁) 訂經濟部中央標準局員工消費合作社印¾ 51554 A7 __._B7_'_五、發明説明（19 ) 升了 VDD位準。然而，當Vthn > |Vthp|時，其中Vthp是 CMOS鎖定電路12中每一個PMOS電晶體的門限電壓，在輸出Y1被提升至VDD-|Vthp丨期間，閘極連接至輸出Y1之 CMOS鎖定電路12的NMOS電晶體與PMOS電晶體是"開" 的狀態"這樣會導致VDD位準與GND位準之間穿透電流的通過。而且，在圖11傳統型MOS邏輯電路之中，各別訊號A 、B、C與Y2的反向訊號ΑΧ、BX、CX與Y1是需要的。結果導致較大的接線面積與較多訊號交換時消耗的大量電力。此外，更多的電晶體會導致更 >复雜的電路構造，相對增加了製造成本。反之，根據本發明第七實例之MOS邏輯電路，藉著設定 NDTMOS電晶體1-1至1-3以及PDTMOS電晶體2-1至2-3 的門限電壓，就如本發明第一實例所説明的方法一樣，不會有靜態穿透電流通過電路。而且，根據本發明的第七實例，因爲不需要訊號A、Β 、與Y的反向訊號，需要的電晶體個數減少。因此，根據本發明第七實例的MOS邏輯電路具有較小的電路面積且可在較低的電力消耗下運作。本發明也提供各種半導體裝置，每一個裝置具有上述任何根據本發明之MOS邏輯電路結合在一起的優點。如上述，根據本發明的MOS邏輯電路通常包含一個傳輸電晶體邏輯電路，它是由NDTMOS電晶體及/或PDTMOS 電晶體、以及可放大傳輸電晶體邏輯電路輸出以增強驅動 -22- 衣-- ί請先閲讀背面之注.意事項·再填寫本頁) -1Τ 本紙張尺度適用中國國家標準（CNS ) Λ4規格.（2ΪΟΧ 297公# ) 451554 A7 B7 五、發明说明（2〇 ) 能力的放大器。NDTMOS電晶體的應用是爲了在輸入訊號爲“H”位準時，進行有效的邏輯運作，而PDTMOS電晶體1的應用是爲了在輸入訊號爲"L"位準時，進行有效的運輯運作β因此，不同於傳統運輯電路，一個因此形成的遲輯電路不需要反向訊號。結果，訊號線各數減少，接線面積也跟著縮小。再者，因爲不需要反向訊號，訊號交換的個數也減少。因此，需要充電與放電接線電容的電流減-少，進而得到更低的電力消耗。根據本發明的邏輯電路，當正與負訊號同時在”Η"位準時的穿透電流很小。那是因爲上述的邏輯電路只得到正訊號，這個例子中，在電源電壓位準（VDD位準）與GNP位準之間的直接電流通道被阻隔起來，就如CMOS靜態電路的利用方法一樣。因此，它不需要提升型與降低型元件，其中的優點是減少元件個數，並進而縮小電路面積。經濟部中央標準局wc工消費合作杜印製在具有本發明說明的傳輸電晶體邏輯電路構造中， NDTMOS與PDTMOS電晶體可以做爲傳輸電晶體邏輯電路。另一個可行性’根據本發明的的傳輸電晶體邏輯電路可以只包含NDTMOS電晶禮且具有一個反向訊號/a輸入其中一個NDTMOS電晶體，或是只包含pdtmOS電晶體且具有一個反向訊號/A輪入其中一個PDTMOS電晶體。兩種這樣的傳輸電晶體邏輯電路實際上具有相同的邏輯功能，因爲傳輸電晶體邏輯電路包含NDTMOS與PDTMOS電晶體，它們包含較少的元件，因而縮小電路面積，並且能在較低電力消耗之下運作。 -23 -- (請先閱讀背面之ii.意事I再填寫本頁) 本紙張尺度逋用中國國家標準（CNS > Λ4規格（210x297公釐經濟部中夫#準爲負工消资合作社印奴 451554 A7 __ . __B7 五、發明説明（21 ) 而且，根據本發明的另一觀點，一個MOS邏輯電路通常包含一個由一個或多個MOS電晶體組成的傳輸電晶體邏輯電路以及一個或多個MOS電晶體組成的放大器，包含在放大器内之MOS電晶體的門限電壓絕對値，會比包含在傳輸電晶體邏輯電路内之MOS電晶體的門限電壓絕對値大 °在這樣的結構中，可以避免_個靜態穿透電流流過電路 ’甚至不需要提供任何提升型或降低型元件。因此，可以得到一個包含較少的元件與較小電路面積，並且能在較低電力消耗之下運作的MOS邏輯電路〇上述利用的MOS電晶體可以是一板NMOS電晶體、一個 PMOS電晶體 '或是一個互補型m〇S電晶體包含yMOS與 PMOS電晶體。而且，根據本發明的MOS邏輯電路可包含—個預先充電的DTMOS電晶體、一個DTMOS電晶體形成的決定電路並基於輸入訊號是放電或保持的預先充電電荷來決定—個邏輯運作、以及一個可放大決定電路輸出訊號的DTM〇s電晶體組成的放大器。根據這個構造，依據—個邏輯而放電的預先充電電荷量是很小的，因此’電荷消耗量很低，所以’它可以提供一個低電力消耗的μ os邏輯電路。而且，根據本發明，它可以利用一個閘極連接到井的 PMOS電晶’以代替MOS邏輯電路中需要反向訊號輸入閘極的NMOS電晶體，並輸入一個非反向訊號至pM〇s電晶趙的閘極’以及利用-個閘極連接到井NM〇s電晶體，以代替MOS邏輯電路中需要反向訊號輸入閉極的pM〇s 24- 本紙張尺度適用中國國家標準（CNS 現格（210X297公势> T-嗓-- Γ. (请先IJati背面之ii.意事免再填寫本頁)

-II .0 451554 A7 ---- B7 五、發明説明（22 ) 電晶體，並輪入一個非反向訊號至NM〇s電晶體的閘極。這樣的結構可以排除傳統結構中需要的負訊號產生器。此外，因爲傳統CMOS電路中需要的負訊號已經不需要，所以接線面積可以縮小。而且，因爲訊號交換時充電與放電電容所需要的電流可以降低，進而導致電力消耗的降低。此外’根據本發明，結合上述MOS邏輯電路的各種半_導想裝置具有的優點是可以薙現出來的。對於那些熟悉本技藝者，各種修改是顯而易見的且隨時可以實行的，但不會脱離本發明的領域和精神。因此’這裡想要説明的是，附屬的申請專利範—園並非只限定於前文中的説明，而是可以廣泛地解釋相關領域a 經濟部中央標準局員工消费合作社印製 _______ -25- 本紙張尺度適用中國囡家標準（CNS } Λ4規格（210X297公兑}

Claims

申讀專利範圍 4 5 15 5 4 溱87105900號專利申請案益--- 中文申請專利範圍修正本(9〇年4月）§卜斗政曰^ 1- 一種MOS遴輯電路，包含：一傳輸電晶體遴輯電路，它至少包含一第一 M〇s電晶想’可執行一預定的邏輯電路以提供一個輸出；以及一放大電路’它至少包含一第二MOS電晶體可加強傳輸電晶體遲輯電路輸出的驅動能力，其中每一第一 MOS電晶體與第二MOS電晶體是一種 DTMOS電晶體且具有一個閘極連接到關連的井，因而形成一通道》 2. 根據申請專利範圍第1項之MOS邏輯電路，其中第_ MOS電晶體是一N型DTMOS電晶體。 3. 根據申請專利範園第1項之MOS遲輯電路，其中第— MOS電晶體是_ P型DTMOS電晶體。 4. 根據申請專利範園第1項之MOS邏輯電路，其中第— M0S電晶蹬包含一第一 N型DTM0S電晶髖與一第一 p 型DTM0S電晶體，以及第二M0S電晶體包含一第二N 型DTM0S電晶體與一第二P型DTM0S電晶體，以及其中第一 N型DTM0S電晶體被應用於高位準訊號時傳輸電晶體邏輯電路有效的邏輯運作，以及第一 P型 DTM0S電晶體被應用於低位準訊號時傳輸電晶體邏輯電路有效的邏輯運作。 5. —種M0S遲輯電路，包含：一傳輸電晶體邏輯電路，它至少包含一第—M0S電晶體，可執行一預定的遲輯電路以提供一輸出；以及一放大電路，它至少包含一第二M0S電晶體可加強傳本紙ft尺度逋用中困*家揉準（CNS 说格（210X297公釐） ί請先κ讀背面之注再填寫本I) 訂經濟部中央橾隼局Λ工消t合作社印*. 451554 經濟部f央梯準扃負工消费合作社印*. A8 C8 08 六、申請專利範圍輸電晶體邏輯電路輸出的驅動能力，其中至少一第二MOS電晶體的門限電壓絕對值被設定成比至少一第一 MOS電晶體的門限電壓絕對值高。 6-根據申請專利範圍第5項之m〇S邏輯電路’其中第一 M〇s電晶體包含一第一 NMOS電晶體與一個第一 PM0S 電晶體，以及第二MOS電晶體包含一個第二NM0S電晶禮與一第二PMOS電晶體，以及其中第一 NMOS電晶體被應用於高位準訊號時傳輸電晶體邏輯電路有效的遲輯運作，以及第一 PMOS電晶體被應用於低位準訊號時傳輸電晶髏邁輯電路有效的遂輯運作。 7. —種MOS遲輯電路，包含：一用來預先充電的第一 MOS電晶體；一決定電路，它包含一個第二MOS電晶體，並基於一輪入訊號藉著放電或保持第一 M〇S電晶體預先充電的電荷而決定一個遲輯運作；以及一放大電路’它包含一第三MOS電晶醴來放大決定電路的輸出，其中每一第一、第二、與第三是一種DTMOS電晶體且具有一閘極連接到闞連的井，因而形成一通道。 8. —種MOS邏輯電路，包含一 n型DTMOS電晶體與一 P 型DTMOS電晶體而每一電晶體具有一閘極連接到關連的井，因而形成一通道，其中一反向訊號被應用至每一 N型DTMOS電晶體與p型DTMOS電晶體的閘極上， (請先«讀背面之注$項再缜寫本霣> -裝. 訂本纸浓尺度逋用中两《家#準（€呢）八4洗格（21〇父297公着）