TW445590B

TW445590B - Semiconductor apparatus with multi-layer wiring structure

Info

Publication number: TW445590B
Application number: TW089101465A
Authority: TW
Inventors: Isao Tottori
Original assignee: Mitsubishi Electric Corp
Priority date: 1999-07-27
Filing date: 2000-01-28
Publication date: 2001-07-11
Also published as: KR20010014513A; JP2001044281A; KR100367799B1; US6265778B1

Description

' 445590 五、發明說明⑴ 一~' ~ - 【發明所屬技術區域】本發明係有關多層配線構造之半導體裝置，特別關在設有半導體元件之半導體基板的更上層形成配線層配線構造。 > 【習知技術】第9圖係顯示習知半導體裝置之多層配線構造的剖圖。第10圖係顯示習知半導體裝置之多層配線構造的部分的概略構造剖面圖。圖中，1〇1代表多層配線構造之半導體裝置，2’代表半導體基板，3，代表肫鐽部分等之記憶區域，4代表邏輯部分之周邊電路區域，5，代表形成於s己憶區域3之當作半導體元件的堆叠dram記憶單元 (cell)，6a’、6b，代表形成於周邊電路區域4，之關、 PM0S專電晶體’61〜63 代表絕緣膜，Cl，、C2’代表接觸窗，7’代表形成於比DRAM記憶單元5’更上層之多層配線。在DRAM記憶單元5’ ’ 11 ’代表鎢等高融點金屬或多晶石夕所組成之位元線’ 1 2’代表鎢、鉬等高融點金屬和石夕化物所組成之字元線，1 3’代表多晶矽所組成之單元板， 1 4 ’代表同樣以多晶矽做成之儲存節點，1 5 ’代表介於單元板（c e 11 ρ 1 a t e ) 1 3和儲存節點1 4，之間之由i化膜、氧化膜的多層膜所組成之絕緣獏。在多層配線7’ ，71’代表第1層間絕緣膜，72，代表第 2層間絕緣膜，73’代表第3層間絕緣膜，2 1，代表第i層金屬配線，22，代表第2層金屬配線，23，代表第3層金

445590

五、發明說明（2) 屬配線，24’代表第4層金屬配線，V1，〜v 【間絕緣額，〜73, ’而將上下金屬配線電心接表之形接觸孔（vla contact )，以及金屬配線21，以鋁或鋁合金所組成。 4逋*都疋 ^外，3Γ代表形成於記憶體區域3,和周邊電路區 ^界料’和構成多層配線部7, <第3層金屬 /

一層之熔線。熔線31，是用來置換在製程中 J DRAM記憶單元5’之備用（redundancy)記憶單元第9圖顯示多層配線構造之半導體裝置的71具體實例，含有DRAM記憶單元5，作為構成要+ > 、 ^ 傅取要素之記憶體形成於記憶Q域3 ’含有電晶體6a’、6b，作為構成要素之周邊雷路形成於周邊電路區域4，。第9圖中，省畋 v

~咏™ - c；，办而， 4略一部分之DRAM 兄憶早凡5與電晶體6&, 、6b’的構成要素，而未示於圖卜而且為了簡化圖’亦省略部分之第9圖與第1〇圖中的斜線區域a 接下來說明操作。〇當以備用記憶單元置換在製程中發生的不〇RAM記憶早凡5 &時候，首先進行晶圓測試。其後根據該測試結果，如第11圖所示’ α雷射光P照射應切斷炼線31，。當雷射光照射溶線31’時’雷射光ρ的能量被溶線31，吸收而懷融切斷溶線31，’因而可使用備用電路。藉此可將不良的 DRAM記憶單元5’置換成備用記憶單元。本發明之參考技術已有揭露於特開昭號公報以及特開平9 -1 7 8 7 7號公報的技術。

五、發明說明（3) *— - 第12圖為特開昭60-761 40號公報所揭露之半導體裝置的熔線部分的剖面圖。圖中，i丨丨代表半導體裝置，i丨2代表半，體基板’ 113代表場氧化膜，114代表熔線，ιΐ5代表覆蓋熔線114之PSG (磷矽酸玻璃）膜，ι16代表形成於熔線11 4下側之場氧化膜丨i 3上的導電層，丨丨7為代表形成於嫁線11 4和導電層1 1 6之間的絕緣膜。該技術認為熔線11 4和導電層11 6是以多晶矽、高融點金屬或該等之金屬矽化物（siHcide)所形成，且於形成構成5己憶單元之字元線和位元線的同時形成者。而配置在熔線11 4之下側的導電層僅為1層之單層配線構造。第13圖為特開平9-17877號公報所揭示之半導體裝置的熔線部分的剖面圖。圖中，121為半導體裝置，122為熔線，1 2 3為形成於熔線1 2 2下侧的導電層。該技術中’導電層123僅使用為反射雷射光之方法。【發明欲解決的問題】由於習知多層配線構造之半導體裝置係如以上所構成者’故以雷射光p照射而切斷溶線3 1時，未被溶線31吸收之雷射光和穿過該切斷部分後之雷射光傳達至熔線3丨的下側’而到達至半導體基板2 ’因而於熔線31下侧之半導體基板2產生損傷。因此，不僅多層配線構造之半導體裝置的品質惡化’也會有該多層配線構造之半導體裝置本身成為不良品的問題。此外，當熔線31下側之半導體基板2設有半導體元件時’由於到達半導體基板2的雷射光會破壞半導體元件，

445590 五、發明說明（4) 因此無法在熔線31下側之半導體基板2設置半導體元件，而會有無法提高半導體裝置的集積度的問題。本發明之目的是為了解決上述問題，而提供一多層配線構造之半導體裝置’其中為了切斷熔線31而無雷射光到達炼線下側之半導體基板之虞。【解決問題的手段】本發明較佳實施例之多層配線構造之半導體裝置，其具有以半導體元件形成之半導體基板，坡覆於該半導體元件之絕緣膜’形成於該絕緣膜上之第1配線，其經由形成於該絕緣膜上之接觸窗而電性連接該半導體元件和該基板，形成於該第1配線和該絕緣膜上之第丨層間絕緣膜，形成於該第1層間絕緣膜上之第2配線，其經由該第1層間緣膜上形成之接觸孔而與第〗配線電性連接，形成於該第2 配線和該絕緣獏上之第2層間絕緣膜，於該第2層間絕緣膜上形成之第3配線t其經由該第2層間絕緣膜上形成之接觸孔而與第2配線電性連接，溶線，其形成於作為導電層之該第2配線的同一層，雷射光控制裝置，由配置於該熔線下側之導電層所構成，且該導電層和第1配線形成於同-層。，奖：’ i ΐ:之ί:較佳實施例之多層配線構造之半導有以半導體7°件形成半導體基板，披覆於該之絕緣膜’形成於該絕緣膜上之第1配線，其經=於該絕緣膜上之接觸窗而電性連接該半導體元件和§ ’形成於該第1配線和該絕緣膜上之第1層間絕緣

Hi 第7頁 4455 9 〇 ------ 一 '. 一 ----— 五、發明説明（5) 膜，於該第1層間絕緣膜上形成第2配線，其經由該第！層間絕緣膜上形成之接觸孔與第1配線電性連接，形成於該第2配線和該絕緣膜上之第2層間絕緣膜’於該第2層間絕緣膜上形成第3配線’其經由該第2層間絕緣膜上形成之接觸孔與第2配線電性連接，形成於該第3配線和該第2居門絕緣膜上之第3層間絕緣膜，於該第3層間絕緣膜上形成第 4配線，其經由該第3層間絕緣膜上形成之接觸孔與第3配線電性連接，熔線，形成於作為導電層之該第3配線同— 層，雷射光控制裝置，由配置於該的下側之至少一導電尽所構成，該控制裝置是形成於和該第1配線或第2配線同二層’或分別形成於和該第1配線以及第2配線同一層電層。两導本發明其他較佳實施例之多層配線構造之半中’其雷射光控制裝置含有之導雷场a Λ斬甚面π姐展置成。 β心导電層疋由暫置圖形所構裝置體基本發明其他較佳實施例中’其中在位於熔線下側之板具有半導體元件。【發明之實施例】之多層配線構造之半導體雷射光控制裝置下的半導以下，5兒明本發明的實施例。實施例1 第1圖顯示本發明實施例i之置之構造的剖面圖。第2圖鹿_ ^多層線構以之丰導體裝構造之半導體裝置之炼線部八不的本概發明實施例1之多層配綿線4力的概略構造剖面圖。圖中，

445590 五、發明說明（6) ~ ~~—- 1為多層配線構造之半導體裝置，2為半導體基板， mam部&等的t己憶裝置㈣’4為邏輯部分等的周邊^ =，5 β表形成於記憶裝置區域3之作堆疊DRAM記憶單元，6a*6b代表形成於周邊件1 之NM0S、PM0S等電晶體，6卜63代表绍珐艏γμ , 域4 ± lA 八衣絕緣膜* Cl和C2代表接觸窗，7代表形成於比DRAM記憶單元5更上層配線。夕在DRAM記憶單元5中，11代表鎢等高融點金屬或多晶石夕所組成之位元線’ 12代表鎢、鉬等高融點金屬和石夕化物所組成之字元線，1 3代表多晶矽所组成之單元板，1 4 代表同樣以多晶矽做成之儲存節點，丨5代表在單元板i 3 和儲存節點1 4之間之由氮化膜、氧化膜的多層膜所纟且成之絕緣膜。、'' 在多層配線7中’ 71代表第1層間絕緣膜，72代表第2 層間絕緣膜’ 7 3代表第3層間絕緣膜，21代表第1層金屬配線’22代表第2層金屬配線’ 23代表第3層金屬配線’ 24代表第4層金屬配線’ V卜V3分別代表形成於層間絕緣膜71〜7 3 ’而將上下金屬配線電性連接之接觸孔，以及金属配線21〜24通常都是以銘或铭合金所組成。第1層金屬配線21和第2層金屬配線22，第2層金屬配線22和第3 層金屬配線23以及第3層金屬配線23和第4層金屬配線24分別經由圓穿孔，亦即接觸孔V卜V3連接。此外’31代表形成在記憶體區域3和周邊電路區域4，邊界附近，和構成多層配線部7之第3層金屬配線23同一層

44559f> 五、發明說明（7) 之熔線。熔線31是形成第3層金屬配線時，同時形成者。第1圖未圖示’但在半導體裝置1形成多個熔線31。熔線3! 是用來將在製程中發生之不&DRAM記憶單元5置換成備用記憶單元。一般’熔線3 1是形成於構成多層配線7之上一層或上兩層之金屬配線之同一層上。又’32為配置在熔線31的下侧之第1導電層，該第1導電層32形成於與構成多層配線部7之第1層金屬配線21同一層’33為配置在熔線31的下側之第2導電層，該第2導電層 33形成於與構成多層配線部7之第2層金屬配線22同一層。第1導電層32是與形成第1層金屬配線21時同時形成，而第 2導電層33是與形成第2層金屬配線22時同時形成。第i導電層32與第2導電層33是用來作為吸收當照射並切斷熔線 31時所未被熔線31吸收的剩餘雷射光，或反射而散射的雷 =光控制裝置。第i導電層32與第2導電層33構成雷射光控制和第1導電層32與第2導電層33的圖案形狀的方向來看’較佳為大於熔線31，以便於當J射= =位置即使務微偏離時，藉著⑺導電層3 2導電層 33亦可吸收、反射雷射光。要搆成元件之記憶體形成於記恃體3導體兀件為主為主要構成要素之周邊=二且含有電晶體 V/此處而言，半導體元件為電晶體、二拖體電阻線圈、電容器等電性零件與該等之複合物，特別是電含有該

4 45 五 '發明說明（8) 等零件所組成之DRAM、SRAM等記憶單元。又第1圖中，省略了一部份之DRAM記億單元5以及電晶體6的構成要素（圖上未示）。為了簡化圖，亦省略第1及第2圖中的斜線部分。接著說明其動作。當將在製程中產生的不良的DRAM記憶單元5，置換成備用圮憶單元時’首先進行晶圓測試’其後根據該測試結果，如第3圖所示，以雷射光p照射應切斷熔線31，^當雷射光照射熔線3 1 ’時，雷射光p的能量被熔線31，吸收而熔融切斷熔線31，，因而可使用備用電路，同時未被熔線31，吸收之雷射光由在熔線31，下侧之第i導電層32與第2導電層33所吸收、反射，因此可控制雷射光反射之輻射埶、干涉光的發生。藉此可阻止熔線31，下側之半導體基板2受損’並可將不良之DRAM記憶單元5，置換成備用記憶單元。 w μ如述，根據實施例1，由於在熔線31下側配置由 ίΛ H2與第2導電層33所構成之雷射光控制裝置，故斷炫魂Ή，與第2導電層33吸收、反射而散射為了切 Γίί，：未被吸收的剩餘雷射光。因此，減小之半導體基2板產生受損之虞，而提高製品的良率’同時可得品質良好的效果。貝良好的夕層配線構造之半導體裝置再者’上述實施例1中，恭l , 2 ^ ^ QQ a 田射光控制裝置是由第1、第 2之V電層32、33兩層所形成，但可得到相同的效果。尽τ μ韦刀

445590

五、發明說明（9) 進一步說，參考第4圖的斷面構造’可作為上述實施例1的其他實施例。與第1圖相異處為在多層配線部7a中，多層配線是由經接觸孔VI、V2之二層之層間絕緣1膜71、’ 72和三層的金屬配線21〜23所構成，且熔線31是形成於第2 層金屬配線2 2之同一層’故作為特徵部的導電層32非形於第1層金屬配線2 1之同一層不可。藉此，即使在傷用處理時，對應切斷熔線3 1照射雷射光P而未被吸收場合，^ 下侧形成之導電層32亦將通過光予以吸收、反射而°散亂，故可控制雷射光P之輻射熱、干涉光的發生。因此’可阻止在熔線31，下側位置之半導體基板2和形成於該基板之導體元，的受損，同時將不良2DRAM記慢單元5置換成備用記憶單元，且多層配線構造之半導體裝置的品質好，同時可得到給予提高產量之效果。實施例2 在此實施例中，將說明實施例1多層配線構造之半導體裝置’其中第1導電層32和第2導電層33是以暫置圖形槿成的情況:暫置圖形為在CMP等將晶圓表面平坦化之製程中，為了得到良好的平坦面，而在做為電線機能之導電間，在一定的間隔所配置之多角形狀的導電層。第5圖係顯示本發明實施例2之多層配線構造之半裝置的熔線部分的概略構造剖面圖。圖中，34為配置於線31下側之第！ t置圖巾，其形成於與構成多層配線部7 同一層之第i層金屬配線21 ,35為配置於熔線3〗下側之第2 暫置圖形’其形成於與構成多層配線部7同一層之第2層金

' 4 4 5 5 ο 五、發明說明（ίο) 屬配線22。第1暫置圖形34是形成第！層金屬配線21時同時形成者’而第2暫置圖形35是形成第2層金屬配線22時同時形成者。第1暫置圖形34和第2暫置圖形35是用來作為吸收、反射當照射並切斷31熔線時所未被熔線31吸收的剩餘雷射光，複數個第1暫置圖形34構成第1導電層 32，複數個第2暫置圖形35則構成第2導電層33。因此第 1導電層32和第2導電層33作為雷射光吸收裳置之雷射光控制裝置。在此要注意的是由於暫置圖形在積體電路的佈局（layout)中是自動發生的，且產生一定面積的格式 (gr i d ) ’因此在熔線31下側的希望區域埋設暫置圖形時，必須形成兩層以上之構造。而其他的構成要素係與實施例1的情況相同，在此省略詳細說明。接著說明操作。當將在製程中不良的DRAM記憶單元5，置換成備用記憶單元時’首先進行晶圓測試，其後根據該測試結果，如第 5圖所示’以雷射光p照射切斷熔線3丨’。當雷射光照射炼線31 ’時’雷射光p的能量被熔線31，吸收而熔融切斷溶線 3Γ ’因而可使用備用電路，同時未被熔線31’吸收之雷射光藉由在熔線3〗，下側之第1暫置圖形34和第2暫置圖形 35吸收、反射而散射。因此可阻止熔線3丨，下侧之羊導體基板2受損’並可將不良之DRAM記憶單元5’置換成備用記憶單元。如上所述，根據實施例2，由於在熔線31 ’下側配置由複數個第1暫置圖形34構成之第1導電層32和複數個第2

第13頁 α 455 9 Ο 五、發明說明（11) 暫置圖形35所構成之第2導電層33所構成之雷射光控制裝置’故藉由第1暫置圖形34和第2暫置圖形35吸收、反射而散射切斷炼線31 ’而照射之未被吸收之剩餘雷射光。因此，減小於熔線3 1 ’下側之半導體基2板產生受損之虞，亦可得品質良好的多層配線構造之半導體裝置。實施例3 在此實施例中，將說明實施例1多層配線構造之半導體裝置1的31下側之半導體基板2上，設有作為半導體元件的電晶體之情形。第7圖係顯示本發明實施例3之多層配線構造之半導體裝置之嫁線部分的概略構造剖面圖。圖中41為設置在31下側之半導體基板2上的電晶體，C1為接觸窗，41丨為場氧化膜 412為有！融點金屬多晶碎兩層構造的字線，413為井區’如源極、汲極，4 ] 4為在單元板和儲存節點之間的絕緣膜所構成之電容器◊其他構造與實施例1相同，因此省略說明。接著說明操作。當將在製程中不良的DRAM記憶單元5’置換成備用記，單元時’首先進行晶圓測試，其後根據該測試結果，如第7圖所示，以雷射光p照射切斷熔線3丨。當雷射光照射熔線31時’雷射光P的能量被熔線31，吸收而溶融切斷熔線 ’同時未被熔線31吸收之雷射光藉由在熔線31，下側之第1導電層32與第2導電層33吸收。因此，可阻止形成於嫁線31下側之半導體基板2之受損’並可將不良之⑽^記憶 4 45 5 9 〇五、發明說明（12) 單元5’置換成備用記憶單元。如上所述，根據實施例3，由於在熔線31下側配置第1 導電層32與第2導電層33構成之雷射光控制裝置，同時熔線31下側的半導體基板2設有電晶體，因此可得多層配線構造之半導體裝置之集積度高的效果。再者，本實施例說明實施例1多層配線構造之半導體裝置1的熔線31下側之半導體基板2上設有作為半導體元件的電晶體41的情形，但於實施例2多層配線構造之半導體裝置1的熔線31下侧之半導體基板2上設有作為半導體元件之電晶體也可得到相同效果。又，本實施型態中說明了設有做為半導體元件的電晶體情形，但設有電阻、電容器作為半導體元件時亦可得到相同的效果。上述各實施例中，顯示多層配線是三層和四層所構成者，並說明分別在2層和2、3層的配線同一層設置熔線的情形’但配線亦可在五層以上’或者傳線形成在最上層的配線的同一層也可以，如果熔線在其下侧具有至少一層以上的導電層時，亦可配置在2層以上配線的同一層上。【發明的效果】如上所述，根據本發明，由形成於與構成配線同一層之熔線和配置在熔線下側之至少一層以上的導電層所構成，各導電層具有構成各層配線不論與哪一配線同一層上形成之雷射控制裳置，由此構成了多層配線構造的半導體裝置，因此為了切斷炫線而照射雷射光之未被嫁線吸收的

第15頁 445590 五、發明說明（13) -- 雷射光藉由炼線下側所配置的導電層所組成之雷射光控制裝置吸收’反射而散射。因此可減少熔線下側之半導體基板發生受損之虞，並可得到產量提高’同時品質良好的多層配線構造之半導體裝置之效果。根據上述發明，雷射光控制裝置所含之導電層是由暫置資料（dunrny data)所構成的，其所構成的多層配線構造之半導體装置，因此為了切斷熔線而照射雷射光之未被熔線吸收的雷射光被熔線下側所配置的至少一層以上的暫置圖形所組成之雷射光控制裝置所吸收。因此同樣地，可減少31下側之半導體基板2發生受損之虞，亦可得品質良好的多層配線構造之半導體裝置。根據本發明’由於定位在熔線下側位置之雷射光控制裝置下的半導體基板具有半導體元件而構成之多層配線構造之半導體裝置’而有可得到高集積度的多層配線構造之半導體裝置的效果。【圖式簡單說明】第1圖為顯示本發明實施例1之多層配線構造之半導體裝置之構造剖面圖。第2圖為顯示本發明實施例1之多層配線構造之半導體裝置之溶線部分的概略構造剖面圖。第3圖為顯示本發明實施例丨之多層配線構造之半導體裝置之操作說明圖。第4圖為顯不本發明實施例丨之多層配線構造之半導體裝置之其他型態構造剖面圖。

第16頁 4455 ο 、.j

第5圖為顯不本發明實施例2之多層配線構造之半導體裝置之熔線部分的概略構造剖面圖。第6圖為顯示本發明實施例2之多層配線構造之半導體裝置之操作說明圖。第7圖為顯示本發明實施例3之多層配線構造之半導體裝置之溶線部分的概略構造别面圖。第8圖表示本發明實施例3之多層配線構造之半導體裝置之操作說明圖。第9圖為顯示習知多層配線構造之半導體裝置之構造剖面圖。第圖為顯示習知多層配線構造之半導體裝置之熔線部分的大約構造剖面圖。第11圖為顯示習知多層配線構造之半導體裝置之操作說明圖。第12圖為顯示習知半導體裝置之熔線部分的剖面圖。第13圖為顯示習知半導體裝置之熔線部分的剖面圖。【符號說明】卜多層配線構造之半導體裝置；2~半導體基板； 3DRAM邰分等之圮憶裝置區域；邏輯部分之周邊電路區 7〜形成於比DRAM 位元線；1 2〜字元線域，5〜形成於記憶裝置區域3之作為半導體元件之堆疊 DRAM记憶單tl ; 6a，6b〜形成於周邊區域4之_〇5、 PMOS等電晶體；61’-63’〜代表絕緣膜記憶單70 5更上層之多層配線；玉 13〜單7L板；14〜儲存節點；15〜絕 2卜第】層金屬配

第17頁 4455 ^¾9 0 五、發明說明（15) 線；22~第2層金屬配線；23〜第3層金屬配線；24〜第4層金屬配線；31〜熔線；32〜第1導電層；33〜第2導電層；34~第 1 暫置圖形；3 5〜第2 暫置圖形；4卜電晶體；6卜6 3〜絕緣膜；7卜73〜層間絕緣膜；Cl，C2〜接觸窗；VI-V3〜接觸孔。

第18頁

Claims

4455 9 〇六、申請專利範圍 1. 一種多層配線構造之半導體裝置，包括· 一半導體基板，形成爭導體元件；一絕緣膜，覆蓋該半導體元件’ 一第1配線，形成於該絕緣膜上，以便於經由形成於該絕緣膜之接觸窗而與該半導體元件或該基板電性連接；一第1層間絕緣膜，形成於該第1配線和該絕緣骐之上；一第2配線，形成於該第1層間絕緣膜上，以便於經由形成於該第1層間絕緣膜之接觸孔而與該第1配線電性連接；一第2層間絕緣膜，形成於該第2配線和該第1層間絕緣膜之上；一第3配線，形成於該第2層間絕緣膜上，以便於經由形成於該第2層間絕緣膜之接觸孔而與該第2配線電性連接；一熔線，形成於具有該第2配線之導電層的同一層上；以及一雷射光控制裝置，由配置在該熔線下側之導電層所構成，且該導電層形成於第1配線之同一層。 2. —種多層配線構造之半導體裝置，包括：一半導體基板，形成半導體元件；一絕緣膜，覆蓋該半導體元件；一第1配線，形成於該絕緣膜上，以便於經由形成於該絕緣膜之接觸層而與該半導體元件或該基板板電性連

第19頁 445ι

六、申請專利範圍接一第1層間絕緣膜，形成於該第1配線和該絕緣膜之以便於經由電性連接’ 第1層間絕上； -第2配線，形成於該第1層間絕緣膜上’ 該第1層間絕緣膜形成之接觸孔而與該第1配線一第2層間絕緣膜，形成於該第2配線和該緣膜上，、你於經由一第3配線，形成於該第2層間絕緣膜上，以^嗦形成於該第2層間絕緣膜之接觸孔而與該第2配線—’ 一第3層間絕緣膜，形成於該第3配線和該第2層間名緣膜上；一第4配線，形成於該第3層間絕緣膜上，以便於忑由該第3層間絕緣膜形成之接觸孔而與該第3配線電性連接’ 一熔線，形成於提供該第3配線之導電層的同一層上；以及一雷射光控制裝置，由配置在該熔線下側之至少一層之導電層所構成，該控制裝置是形成於該第1配線或該第2 配線之同一層的導電層上，或分別形成於該第1配線以及該第2配線同一層之兩導電層上。 3 ·如申請專利範圍第1或2項所述之多層配線構造之半導體裝置’其中該雷射光控制裝f所包含之導電層是由暫置圖形所構成。一 4如申請專利範圍第1或2項戶斤述之多層配線構造之半

第20頁 4455

第21頁